JP2002313220A - Electron emitting element, electron source, and method of manufacturing image forming apparatus - Google Patents
Electron emitting element, electron source, and method of manufacturing image forming apparatusInfo
- Publication number
- JP2002313220A JP2002313220A JP2001120762A JP2001120762A JP2002313220A JP 2002313220 A JP2002313220 A JP 2002313220A JP 2001120762 A JP2001120762 A JP 2001120762A JP 2001120762 A JP2001120762 A JP 2001120762A JP 2002313220 A JP2002313220 A JP 2002313220A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- conductive thin
- thin film
- forming step
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 帯電防止膜6で基体1を被覆した好ましい電
子放出素子を製造するに際し、基体1表面に疎水性を付
与する表面加工を施すことなく、液滴付与法により得ら
れる導電性薄膜3の形状や厚みの安定性を高めることが
できるようにする。
【解決手段】 導電性薄膜3の形成に先立って、導電性
薄膜3が設けられる領域を開口部6aとして除いて、基
体1上に帯電防止膜6を設け、しかも導電性薄膜3の形
成に際し、基体1上に設けられた帯電防止膜6の開口部
6a内に、導電性薄膜成分含有液を液滴として付与し、
帯電防止膜6の開口部6a周縁を堰として機能させるこ
とで、液滴の広がりを規制する。
PROBLEM TO BE SOLVED: To produce a preferable electron-emitting device in which a substrate 1 is coated with an antistatic film 6 without subjecting the surface of the substrate 1 to surface treatment for imparting hydrophobicity, by a droplet applying method. The stability of the shape and thickness of the conductive thin film 3 to be obtained can be enhanced. SOLUTION: Prior to formation of a conductive thin film 3, an antistatic film 6 is provided on a substrate 1 except for a region where the conductive thin film 3 is provided as an opening 6a. A liquid containing a conductive thin film component is applied as droplets into the opening 6a of the antistatic film 6 provided on the base 1,
By making the periphery of the opening 6a of the antistatic film 6 function as a weir, the spread of the droplet is regulated.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、絶縁性の基体上に
対向して設けられた一対の素子電極と、この素子電極に
接続して設けられた導電性薄膜とを備えた電子放出素
子、これを複数配列した電子源およびこの電子源を用い
た画像形成装置の製造方法に関する。さらに詳しくは、
基体上に対向して設けられた一対の素子電極に接続して
導電性薄膜を設ける工程と、基体上に帯電防止膜を設け
る工程とを有する上記電子放出素子、電子源および画像
形成装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device having a pair of device electrodes provided on an insulating substrate so as to face each other, and a conductive thin film provided in connection with the device electrodes. The present invention relates to an electron source in which a plurality of electron sources are arranged and a method for manufacturing an image forming apparatus using the electron source. For more information,
Manufacture of the electron-emitting device, the electron source, and the image forming apparatus, the method including a step of providing a conductive thin film by connecting to a pair of element electrodes provided to face each other on a substrate and a step of providing an antistatic film on the substrate. About the method.
【0002】[0002]
【従来の技術】従来、絶縁性の基体上に対向して設けら
れた一対の素子電極と、この素子電極に接続して設けら
れた導電性薄膜とを備えた電子放出素子の例としては、
M.I.Elinsonが「Radio・Eng.・E
lectron・Phys.、10、1290、(19
65)」に発表した表面伝導型電子放出が知られてい
る。この表面伝導型電子放出素子は、上記導電性薄膜に
予めフォーミングと称される通電処理を施すことによっ
て、導電性薄膜を局所的に破壊、変形もしくは変質させ
て、亀裂を含む電気的に高抵抗な箇所を形成し、その
後、素子電極間に電圧を印加して、導電性薄膜面に平行
な電流を流すと、上記亀裂を含む電気的に高抵抗な箇所
(電子放出部)から電子放出を生じる現象を利用するも
のである。2. Description of the Related Art Conventionally, as an example of an electron-emitting device having a pair of device electrodes provided oppositely on an insulating substrate and a conductive thin film provided in connection with the device electrodes,
M. I. Elinson's "Radio Eng. E
electron Phys. , 10, 1290, (19
65)) is known. This surface conduction type electron-emitting device performs an electrical treatment called forming in advance on the conductive thin film, thereby locally destroying, deforming or altering the conductive thin film, thereby forming an electrically high-resistance containing crack. When a voltage is applied between the device electrodes and a current parallel to the surface of the conductive thin film flows, electrons are emitted from an electrically high-resistance portion (electron emission portion) including the crack. It utilizes the phenomenon that occurs.
【0003】上述の表面伝導型放出素子は、構造が単純
で小型化しやすく、大面積に亘って多数配列しやすいこ
とから、多数の表面伝導型電子放出素子の両端を配線
(共通配線とも呼ぶ)でそれぞれ結線した行を多数行配
列した電子源とすることが提案されている(例えば、特
開昭64−031332号、特開平1−283749
号、特開平2−257552号公報)。また、上記のよ
うな電子源と、この電子源より放出された電子によって
可視光を発光する蛍光体とを組み合わせて画像形成装置
とすることも提案されている(アメリカ特許第5066
883号明細書)。The above-mentioned surface conduction electron-emitting devices have a simple structure, are easily miniaturized, and are easily arranged in large numbers over a large area. Therefore, both ends of many surface conduction electron-emitting devices are interconnected (also referred to as common interconnection). It has been proposed that a plurality of rows are connected to each other to form an electron source (for example, JP-A-64-031332 and JP-A-1-283737).
No. JP-A-2-257552). It has also been proposed to combine an electron source as described above with a phosphor that emits visible light by electrons emitted from the electron source to form an image forming apparatus (US Pat. No. 5,066,506).
883).
【0004】ところで、上述したような電子放出素子に
おける導電性薄膜の形成は、通常、真空蒸着法や、エッ
チング、リフトオフなどの半導体プロセスを主とする方
法で行われている。The formation of a conductive thin film in the above-described electron-emitting device is usually performed by a method mainly using a semiconductor process such as a vacuum deposition method, etching, and lift-off.
【0005】しかしながら、半導体プロセスを主とする
方法は、特殊で高価な製造装置を必要とし、パターニン
グに伴う複数の工程が必要となることから、特に大きな
基体に大面積に亘って多数の電子放出素子を形成する場
合に、生産コストがかかる問題がある。このため、半導
体プロセスによらずに導電性薄膜を形成する方法とし
て、導電性薄膜を構成する金属元素を含む液を液滴とし
て付与することで導電性薄膜を形成することが提案され
ている。However, a method mainly using a semiconductor process requires a special and expensive manufacturing apparatus and a plurality of steps required for patterning. When forming an element, there is a problem that a production cost is required. Therefore, as a method of forming a conductive thin film without depending on a semiconductor process, it has been proposed to form a conductive thin film by applying a liquid containing a metal element constituting the conductive thin film as droplets.
【0006】即ち、例えば圧電素子による圧力もしくは
加熱により生じる気泡による圧力で液滴を吐出させるイ
ンクジェット装置などを用い、基体上に対向して形成し
た素子電極間に、導電性薄膜を構成する金属元素を含む
液を液滴として付与し、この液滴を加熱焼成して、素子
電極に接続された導電性薄膜を形成することが提案され
ている(特開平9−6934,5号公報)。That is, a metal element constituting a conductive thin film is interposed between element electrodes formed on a substrate by using, for example, an ink jet apparatus which discharges liquid droplets by the pressure of a piezoelectric element or the pressure of bubbles generated by heating. It has been proposed to apply a liquid containing as a liquid droplet and heat and sinter the liquid droplet to form a conductive thin film connected to the element electrode (Japanese Patent Application Laid-Open No. 9-6934,5).
【0007】このような液滴付与法を用いることによ
り、金属を含有する液の微小な液滴を所望の位置のみに
選択的に付与することができるため、導電性薄膜材料を
無駄にすることがない。また、高価な装置を必要とする
真空プロセス、多数の工程を含むフォトリソグラフィー
によるパターニングが不要となり、生産コストを大幅に
下げることができる利点がある。By using such a droplet applying method, minute droplets of a liquid containing metal can be selectively applied only to desired positions, so that the conductive thin film material is wasted. There is no. Further, there is no need for a vacuum process requiring an expensive apparatus and patterning by photolithography including a number of steps, and there is an advantage that the production cost can be significantly reduced.
【0008】一方、前記電子放出素子は、真空中で駆動
されれるが、電子放出部近傍に絶縁性の基体表面が露出
していると、この表面が帯電し、電子放出が不安定とな
ったり、特に高電位下で放電を生じ、電子放出素子の損
傷に至ることも生じる。この電子放出特性の不安定化や
放電による電子放出素子の劣化を、電子放出効率を低下
させることなく防止するために、リーク電流の発生が実
質的に問題にならないほど小さく、しかも帯電を防止で
きる帯電防止膜で基体表面が露出しないように被覆する
ことも知られている(特開平8−180801号公
報)。なお、上記電子放出効率とは、一対の素子電極間
に電圧を印加したときに、素子電極間に流れる電流(素
子電流If)と真空中に放出される電流(放出電流I
e)との比をいい、リーク電流とは、帯電防止膜を介し
て素子電極間に流れる電流をいう。On the other hand, the electron-emitting device is driven in a vacuum, but if the surface of the insulating substrate is exposed near the electron-emitting portion, the surface is charged and the electron emission becomes unstable. In particular, a discharge occurs at a high potential, which may cause damage to the electron-emitting device. In order to prevent the instability of the electron emission characteristics and the deterioration of the electron emission element due to the discharge without lowering the electron emission efficiency, the generation of the leakage current is so small that it does not substantially matter, and the charging can be prevented. It is also known to coat a substrate surface with an antistatic film so as not to be exposed (JP-A-8-180801). Note that the electron emission efficiency refers to a current flowing between the device electrodes (device current If) and a current emitted into the vacuum (emission current I when a voltage is applied between a pair of device electrodes).
e), and the leak current refers to a current flowing between the device electrodes via the antistatic film.
【0009】[0009]
【発明が解決しようとする課題】ところで、上記液滴付
与による導電性薄膜の形成は、基体の表面上に液滴が不
規則に広がり、形成される導電性薄膜の形状や大きさが
不揃いになることを防止するために、基体の表面が疎水
性となる表面処理を施しておくことが好ましい。具体的
には、HMDS(ヘキサメチルジシラザン)、PHAM
S、GMS、MAP、PESなどのシランカップリング
剤を、例えばスピナーなどで基体表面に塗布し、次いで
オーブンで100℃〜300℃で数十分〜数時間ベーク
を行うことが好ましい。However, the formation of the conductive thin film by the application of the above-mentioned liquid droplets involves the irregular spread of the liquid droplets on the surface of the substrate, and the formation and the size of the formed conductive thin film are irregular. In order to prevent this, it is preferable to perform a surface treatment that makes the surface of the substrate hydrophobic. Specifically, HMDS (hexamethyldisilazane), PHAM
It is preferable to apply a silane coupling agent such as S, GMS, MAP, or PES to the surface of the base using, for example, a spinner or the like, and then perform baking at 100 ° C. to 300 ° C. in an oven for several minutes to several hours.
【0010】上記表面処理を行うことによって、基体表
面に付与された液滴が不規則に広がることを防止し、当
該液滴の形状安定性を高めることができることから、得
られる導電性薄膜の形状および厚さの再現性および均一
性が向上する。その結果、大面積に亘って多数の電子放
出素子を形成する場合でも、各電子放出素子の電子放出
特性を均一なものとすることができる。By performing the above-mentioned surface treatment, it is possible to prevent the droplets applied to the substrate surface from spreading irregularly and to improve the shape stability of the droplets. And the reproducibility and uniformity of the thickness are improved. As a result, even when a large number of electron-emitting devices are formed over a large area, the electron-emitting characteristics of each electron-emitting device can be made uniform.
【0011】しかしながら、上記疎水性化のための表面
処理には、例えばシランカップリング剤の塗布とそのベ
ーキングが必要となり、導電性薄膜の形成に液滴付与法
を採用することによる利益の一つである、電子放出素子
製造工程の簡略化が希釈されてしまう問題がある。However, the above-mentioned surface treatment for imparting hydrophobicity requires, for example, application of a silane coupling agent and baking thereof. One of the advantages of employing the droplet applying method for forming the conductive thin film is one of the advantages. However, there is a problem that the simplification of the manufacturing process of the electron-emitting device is diminished.
【0012】一方、電子放出素子の電子放出特性の安定
化や放電による電子放出素子の劣化防止の観点からすれ
ば、前記帯電防止膜による基体の被覆を行うことが好ま
しいが、この帯電防止膜による被覆は、特に上記液滴付
与法と関連付けられた技術として提案されているもので
はない。On the other hand, from the viewpoint of stabilizing the electron emission characteristics of the electron-emitting device and preventing deterioration of the electron-emitting device due to discharge, it is preferable to coat the substrate with the antistatic film. Coating is not specifically proposed as a technique associated with the droplet application method described above.
【0013】本発明は、上記帯電防止膜で基体を被覆し
た好ましい電子放出素子を製造するに際し、基体表面に
疎水性を付与する表面加工を施すことなく、液滴付与法
により得られる導電性膜の形状や厚みの安定性を高める
ことができるようにすることを目的とする。According to the present invention, in producing a preferable electron-emitting device in which a substrate is coated with the above antistatic film, a conductive film obtained by a droplet applying method without performing a surface treatment for imparting hydrophobicity to the surface of the substrate. It is an object of the present invention to improve the stability of the shape and thickness of the sheet.
【0014】[0014]
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1は、絶縁性の基体上に、対向する一対
の素子電極を設ける素子電極形成工程と、該一対の素子
電極にそれぞれ接続された導電性薄膜を設ける導電性薄
膜形成工程と、該導電性薄膜の一部に電子放出部を形成
する電子放出部形成工程とを有する電子放出素子の製造
方法において、少なくとも前記導電性薄膜形成工程に先
立って、該導電性薄膜形成工程で導電性薄膜が設けられ
る領域を開口部として除いて、前記基体上に帯電防止膜
を設ける帯電防止膜形成工程を有し、しかも前記導電性
薄膜形成工程が、前記帯電防止膜形成工程で基体上に設
けられた帯電防止膜の開口部内に、導電性薄膜成分含有
液を液滴として付与する工程を含むことを特徴とする電
子放出素子の製造方法を提供するものである。In order to achieve the above object, a first aspect of the present invention is to provide an element electrode forming step of providing a pair of opposing element electrodes on an insulating substrate, and a method of forming the pair of element electrodes. A method for manufacturing an electron-emitting device, comprising: a conductive thin-film forming step of providing a conductive thin film connected to each of the conductive thin films; and an electron-emitting portion forming step of forming an electron-emitting portion on a part of the conductive thin film. Prior to the conductive thin film forming step, there is provided an antistatic film forming step of providing an antistatic film on the base except for a region where the conductive thin film is provided in the conductive thin film forming step as an opening; An electron-emitting device, wherein the step of forming a conductive thin film includes a step of applying a liquid containing a conductive thin-film component as liquid droplets in an opening of the antistatic film provided on the substrate in the step of forming the antistatic film. Manufacturing of It is intended to provide the law.
【0015】上記本発明によれば、帯電防止膜の開口部
周縁部は、開口部内に付与された液滴が不規則に広がる
のを阻止し、開口部内に付与された液滴の形状を規制す
る堰として機能する。従って、本発明によれば、特に基
体表面を疎水化する処理を施しておかなくても、液滴の
形状を均一なものとすることができるものである。According to the present invention, the peripheral edge of the opening of the antistatic film prevents the droplet applied in the opening from spreading irregularly and regulates the shape of the droplet applied in the opening. It functions as a weir. Therefore, according to the present invention, the shape of the droplet can be made uniform without performing a treatment for making the substrate surface hydrophobic.
【0016】また、上記本発明は、帯電防止膜形成工程
と導電性薄膜形成工程を素子電極形成工程より後とし、
該帯電防止膜形成工程において、該素子電極形成工程で
設けられた一対の素子電極の対向側端部を開口部内に位
置させて、一対の素子電極上から帯電防止膜を設けた
後、導電性薄膜形成工程を行うこと;帯電防止膜形成工
程と導電性薄膜形成工程を素子電極形成工程より先と
し、帯電防止膜形成工程で設けた帯電防止膜の開口部内
に、導電性薄膜形成工程で導電性薄膜を設けた後、素子
電極形成工程において、前記帯電防止膜の開口部内に設
けられた導電性薄膜上に素子電極を設けること;導電性
膜形成工程における導電性薄膜成分含有液の液滴として
の付与を、圧電素子による圧力もしくは加熱により生じ
る気泡による圧力で液滴を吐出させるインクジェット装
置によって行うことをその好ましい態様として含むもの
である。In the present invention, the step of forming the antistatic film and the step of forming the conductive thin film may be performed after the step of forming the device electrode.
In the antistatic film forming step, the opposite end portions of the pair of element electrodes provided in the element electrode forming step are positioned in the opening, and after forming the antistatic film from above the pair of element electrodes, the conductive Performing a thin film forming process; the antistatic film forming process and the conductive thin film forming process are performed before the element electrode forming process, and the conductive film is formed in the opening of the antistatic film provided in the antistatic film forming process. After the conductive thin film is provided, in the device electrode forming step, the device electrode is provided on the conductive thin film provided in the opening of the antistatic film; droplets of the conductive thin film component-containing liquid in the conductive film forming process In a preferred embodiment of the present invention, the application of the pressure is performed by an ink jet apparatus that ejects liquid droplets by a pressure of a piezoelectric element or a pressure of a bubble generated by heating.
【0017】さらに本発明は、上記いずれかの電子放出
素子の製造方法によって、共通の基体上に複数の電子放
出素子を形成することを特徴とする電子源の製造方法、
および、この電子源の製造方法で製造した電子源を、該
電子源からの電子線の照射により画像を形成する画像形
成部材と組み合わせることを特徴とする画像形成装置の
製造方法を提供するものでもある。Further, according to the present invention, there is provided a method of manufacturing an electron source, wherein a plurality of electron-emitting devices are formed on a common substrate by any one of the above-described methods of manufacturing an electron-emitting device.
Further, the present invention also provides a method of manufacturing an image forming apparatus, wherein an electron source manufactured by the method of manufacturing an electron source is combined with an image forming member that forms an image by irradiating an electron beam from the electron source. is there.
【0018】[0018]
【発明の実施の形態】図1は、本発明によって製造され
る電子放出素子の一例を示す概略構成図であり、(a)
は平面図、(b)は断面図である。FIG. 1 is a schematic diagram showing an example of an electron-emitting device manufactured according to the present invention.
Is a plan view, and (b) is a sectional view.
【0019】図1において1は基体、2は電子放出卯、
3は電子放出部2を含む導電性薄膜、4と5は素子電
極、6は帯電防止膜、6aは帯電防止膜6の開口部であ
る。In FIG. 1, 1 is a substrate, 2 is an electron emitting device,
Reference numeral 3 denotes a conductive thin film including the electron emitting portion 2, 4 and 5 denote device electrodes, 6 denotes an antistatic film, and 6a denotes an opening of the antistatic film 6.
【0020】基体1は、電気的に絶縁性を有するもの
で、例えば石英ガラス、Naなどの不純物含有量を減少
させたガラス、青板ガラス、青板ガラスにスパッタ法な
どによりSiO2膜を積層した積層体、アルミナなどの
セラミックス、いわゆるSi基板などの板状物を用いる
ことができる。The substrate 1 is electrically insulative, for example, quartz glass, glass with a reduced content of impurities such as Na, blue plate glass, or a laminate of a blue plate glass and a SiO 2 film laminated by a sputtering method or the like. A body, ceramics such as alumina, and a plate-like material such as a so-called Si substrate can be used.
【0021】上記基体1上には、対向する一対の素子電
極4,5が設けられている。この素子電極4,5の材料
としては、一般的な導体材料を用いることができる。例
えば、Ni、Cr、Au、Mo、W、Pt、Ti、A
l、Cu、Pdなどの金属或いは合金、Pd、Ag、A
u、RuO2、Pd−Agなどの金属或は金属酸化物と
ガラスなどから構成される印刷導体、In2O3−SnO
2などの透明導電体、ポリシリコンなどの半導体材料な
どから適宜選択することができる。A pair of opposing element electrodes 4 and 5 are provided on the base 1. As the material of the device electrodes 4 and 5, a general conductor material can be used. For example, Ni, Cr, Au, Mo, W, Pt, Ti, A
metals or alloys such as l, Cu, Pd, Pd, Ag, A
a printed conductor composed of a metal such as u, RuO 2 , Pd—Ag or a metal oxide and glass; In 2 O 3 —SnO
2 or a semiconductor material such as polysilicon.
【0022】素子電極4,5間の間隔L、素子電極4,
5の幅W、素子電極4,5の膜厚dなどは、応用される
形態などを考慮して設計されるが、好ましい素子電極
4,5間の間隔Lは、数百nmから数百μmの範囲であ
り、より好ましくは数μmから数十μmの範囲である。
また、好ましい素子電極4,5の幅Wは、電極の抵抗
値、電子放出特性を考慮すると、数μmから数百μmの
範囲であり、好ましい素子電極4,5の膜厚dは、数十
nmから数μmの範囲である。The distance L between the device electrodes 4 and 5, the device electrode 4,
The width W of the device electrode 5 and the film thickness d of the device electrodes 4 and 5 are designed in consideration of the applied form and the like. A preferable distance L between the device electrodes 4 and 5 is several hundred nm to several hundred μm. And more preferably in the range of several μm to several tens μm.
The width W of the preferred device electrodes 4 and 5 is in the range of several μm to several hundred μm in consideration of the resistance value of the electrodes and the electron emission characteristics. The range is from nm to several μm.
【0023】上記素子電極4,5が設けられた基体1の
表面は、素子電極4,5間に跨る領域を開口部6aとし
て除いて、素子電極4,5上から設けられた帯電防止膜
6で被覆されている。つまり、基体1の表面には、電子
放出部2を含む導電性薄膜3の形成領域が開口部6aと
なった帯電防止膜6が設けられている。The surface of the substrate 1 on which the device electrodes 4 and 5 are provided has an antistatic film 6 provided over the device electrodes 4 and 5 except for a region extending between the device electrodes 4 and 5 as an opening 6a. It is covered with. That is, on the surface of the base 1, the antistatic film 6 in which the formation region of the conductive thin film 3 including the electron-emitting portion 2 is the opening 6a is provided.
【0024】上記帯電防止膜6は、前述したように、リ
ーク電流の発生が実質的に問題にならないほど小さいも
のであることが好ましいが、放電防止のためにはシート
抵抗値が1012Ω/□以下であることが好ましく、電子
放出特性の安定化のためにはシート抵抗値が1010Ω/
□以下であることが好ましい。また、帯電防止膜6は、
大面積の均一な膜が容易に得られる材料で構成されてい
ることが好ましく、例えば、炭素材料、酸化スズ、酸化
クロムなどの金属酸化物、或いは導電性材料が酸化シリ
コンなどに分散された材料などで構成されていることが
好ましい。As described above, it is preferable that the antistatic film 6 is so small that the generation of a leak current does not substantially cause a problem. However, in order to prevent discharge, the sheet resistance value is 10 12 Ω /. □ or less, and a sheet resistance of 10 10 Ω /
□ It is preferable that it is the following. In addition, the antistatic film 6
It is preferable that a large-area uniform film is formed of a material that can be easily obtained, for example, a carbon material, a metal oxide such as tin oxide or chromium oxide, or a material in which a conductive material is dispersed in silicon oxide or the like. And the like.
【0025】図示される開口部6aは、直径がW’の円
形となっているが、本発明における開口部6aはこれに
限られるものではなく、例えば矩形、楕円形などの他の
形状としてもよいが、後述する液滴法における液滴の形
状から、円形が好ましい。また、大きさは、例えば素子
電極4,5の大きさなどに応じて適宜定めることができ
る。The illustrated opening 6a has a circular shape with a diameter W ', but the opening 6a in the present invention is not limited to this, and may have other shapes such as a rectangle and an ellipse. Although good, a circle is preferable from the shape of the droplet in the droplet method described later. Further, the size can be appropriately determined according to, for example, the size of the element electrodes 4 and 5.
【0026】上記帯電防止膜6の開口部6a内には、電
子放出部2を有する導電性薄膜3が、開口部6a内に位
置する素子電極4,5の対向側端部上から設けられてお
り、これによって導電性薄膜3と素子電極4,5が電気
的に接続されている。また、この電子放出部2を有する
導電性薄膜3は、その平面輪郭が帯電防止膜6の開口部
6a周縁によって規定されており、平面形状が、上記帯
電防止膜6の開口部6aの平面形状に沿った形状となっ
ている。In the opening 6a of the antistatic film 6, a conductive thin film 3 having an electron emitting portion 2 is provided from an end of the element electrodes 4 and 5 located in the opening 6a on opposite sides. Thus, the conductive thin film 3 and the device electrodes 4 and 5 are electrically connected. The conductive thin film 3 having the electron-emitting portion 2 has a planar contour defined by the periphery of the opening 6 a of the antistatic film 6, and the planar shape is the planar shape of the opening 6 a of the antistatic film 6. It has a shape along.
【0027】ここで電子放出部2を含む導電性薄膜3
は、良好な電子放出特性を得るために、微粒子で構成さ
れた微粒子膜であることが好ましい。微粒子膜とは、複
数の微粒子が集合した膜であり、その微細構造として、
微粒子が個々に分散配置した状態のみならず、微粒子が
互いに隣接あるいは重なり合った状態(島状も含む)の
膜を指す。その膜厚は、素子電極4,5へのステップカ
バレージ、素子電極4,5間の抵抗および後述するフォ
ーミング条件などを考慮して適宜設定されるが、通常、
0.1nmの数倍から数百nmの範囲とするのが好まし
く、より好ましくは1nmから50nmの範囲である。Here, the conductive thin film 3 including the electron emitting portion 2
Is preferably a fine particle film composed of fine particles in order to obtain good electron emission characteristics. A fine particle film is a film in which a plurality of fine particles are aggregated.
The film refers not only to a state in which fine particles are individually dispersed and arranged, but also to a film in which fine particles are adjacent to each other or overlap each other (including an island shape). The film thickness is appropriately set in consideration of the step coverage to the device electrodes 4 and 5, the resistance between the device electrodes 4 and 5, a forming condition described later, and the like.
It is preferably in the range of several times 0.1 nm to several hundred nm, more preferably in the range of 1 nm to 50 nm.
【0028】また、電子放出部2を含む導電性薄膜3
は、107Ω/□以下のシート抵抗値を示すことが好ま
しい。この電子放出部2を含む導電性薄膜3のシート抵
抗値は、電子放出部2の形成後に、電子放出部2を含ま
ない領域で測定される導電性薄膜3のシート抵抗値で、
後述する電子放出部2の形成工程、すなわちフォーミン
グ工程において、良好な電子放出部2を形成できるよう
にする上で、上記のシート抵抗値であることが好まし
い。電子放出部2を含む導電性薄膜3のより好ましいシ
ート抵抗値は、103Ω/□から107Ω/□の範囲であ
る。Further, the conductive thin film 3 including the electron emitting portion 2
Preferably has a sheet resistance of 10 7 Ω / □ or less. The sheet resistance value of the conductive thin film 3 including the electron emitting portion 2 is a sheet resistance value of the conductive thin film 3 measured in a region not including the electron emitting portion 2 after the electron emitting portion 2 is formed.
The sheet resistance is preferably the above-described value in order to form a favorable electron-emitting portion 2 in a later-described forming step of the electron-emitting portion 2, that is, a forming step. The more preferable sheet resistance value of the conductive thin film 3 including the electron-emitting portion 2 is in the range of 10 3 Ω / □ to 10 7 Ω / □.
【0029】なお、シート抵抗値とは、幅w,長さlの
薄膜の抵抗をRとした場合に、R=Rs・(l/w)を
満たすRsをいう。The sheet resistance value is Rs that satisfies R = Rs · (l / w), where R is the resistance of a thin film having a width w and a length l.
【0030】しかしながら、電子放出部2を形成した後
は、素子電極4,5を通じて印加される電圧が十分に電
子放出部2に印加されるのが好ましく、電子放出部2を
含む導電性薄膜3の抵抗値はより低いほうが好ましい。
このため、詳しくは後述するが、電子放出部2を形成す
る前の導電性薄膜3は、103Ω/□から107Ω/□の
範囲のシート抵抗値を持つ金属酸化膜半導体薄膜として
形成し、電子放出部2を形成した後(フォーミング後)
に還元して、電子放出部2を有する導電性薄膜3をより
低抵抗な金属薄膜としておくことが好ましい。従って、
最終的な状態での電子放出部2を含む導電性薄膜3の抵
抗値の下限は特に限定されない。However, after the formation of the electron-emitting portion 2, it is preferable that the voltage applied through the device electrodes 4 and 5 is sufficiently applied to the electron-emitting portion 2, and the conductive thin film 3 including the electron-emitting portion 2 is formed. Is preferably lower.
Therefore, as will be described in detail later, the conductive thin film 3 before forming the electron emitting portion 2 is formed as a metal oxide semiconductor thin film having a sheet resistance value in the range of 10 3 Ω / □ to 10 7 Ω / □. And after forming the electron-emitting portion 2 (after forming)
It is preferable that the conductive thin film 3 having the electron emitting portion 2 is reduced to a metal thin film having a lower resistance. Therefore,
The lower limit of the resistance value of the conductive thin film 3 including the electron-emitting portion 2 in the final state is not particularly limited.
【0031】導電性薄膜3を構成する材料は、Pd、P
t、Ru、Ag、Au、Ti、In、Cu、Cr、F
e、Zn、Sn、Ta、W、Pbなどの金属、PdO、
SnO 2、In2O3、PbO、Sb2O3などの酸化物、
HfB2、ZrB2、LaB6、CeB6、YB4、GdB4
などの硼化物、TiC、ZrC、HfC、TaC、Si
C、WCなどの炭化物、TiN、ZrN、HfNなどの
窒化物、Si、Geなどの半導体、カーボンなどの中か
ら適宜選択される。また、導電性薄膜3を構成する材料
は、これらの1種であっても2種以上を組み合わせたも
のであってもよい。The material constituting the conductive thin film 3 is Pd, P
t, Ru, Ag, Au, Ti, In, Cu, Cr, F
e, metal such as Zn, Sn, Ta, W, Pb, PdO,
SnO Two, InTwoOThree, PbO, SbTwoOThreeOxides, such as
HfBTwo, ZrBTwo, LaB6, CeB6, YBFour, GdBFour
Boride such as TiC, ZrC, HfC, TaC, Si
Carbides such as C and WC, TiN, ZrN, HfN, etc.
In semiconductors such as nitride, Si, Ge, and carbon
Selected as appropriate. Further, a material constituting the conductive thin film 3
Is a combination of two or more of these
It may be.
【0032】電子放出部2は、素子電極4,5間に電圧
を印加することで電子を放出する箇所で、導電性薄膜3
の一部に形成された亀裂を含む電気的に高抵抗な箇所で
ある。この電子放出部2の内部には、0.1nmの数倍
から数十nmの範囲の粒径の導電性微粒子が存在する場
合もある。この導電性微粒子は、導電性薄膜3を構成す
る材料の元素の一部、あるいは全ての元素を含有するも
のとなる。また、電子放出部2およびその近傍の導電性
薄膜3には、炭素および炭素化合物を有することが好ま
しい。The electron emitting portion 2 is a portion where electrons are emitted when a voltage is applied between the device electrodes 4 and 5.
This is an electrically high-resistance portion including a crack formed in a part of. In some cases, conductive fine particles having a particle size in the range of several times 0.1 nm to several tens of nm exist inside the electron emitting portion 2. The conductive fine particles contain some or all of the elements of the material constituting the conductive thin film 3. Further, it is preferable that the electron emitting portion 2 and the conductive thin film 3 in the vicinity thereof contain carbon and a carbon compound.
【0033】図2は、本発明によって製造される電子放
出素子の他の例を示す概略構成図であり、(a)は平面
図、(b)は断面図である。なお、図2において図1と
同じ符号は同じ部位または部材を示すものである。FIGS. 2A and 2B are schematic structural views showing another example of the electron-emitting device manufactured according to the present invention, wherein FIG. 2A is a plan view and FIG. 2B is a sectional view. In FIG. 2, the same reference numerals as those in FIG. 1 indicate the same parts or members.
【0034】図2に示される電子放出素子は、帯電防止
膜6が素子電極4,5の下に設けられている。つまり、
図1の電子放出素子は、基体1上に素子電極4,5を設
けた後に帯電防止膜6を設けたものであるが、図2の電
子放出素子は、基体上に帯電防止膜6を設けた後に素子
電極4,5を設けたものとなっている。In the electron-emitting device shown in FIG. 2, an antistatic film 6 is provided below the device electrodes 4 and 5. That is,
The electron-emitting device shown in FIG. 1 has an antistatic film 6 provided after the device electrodes 4 and 5 are provided on the base 1, whereas the electron-emitting device shown in FIG. 2 has the antistatic film 6 provided on the base. After that, device electrodes 4 and 5 are provided.
【0035】本例における帯電防止膜6も、図1の帯電
防止膜と同様に、開口部6aが設けられたものとなって
いる。つまり、電子放出部2を有する導電性薄膜3を形
成する領域を開口部6aとして除いて、基体1の表面を
帯電防止膜6で覆ったものとなっている。The antistatic film 6 in this embodiment has an opening 6a similarly to the antistatic film of FIG. In other words, the surface of the base 1 is covered with the antistatic film 6 except for the region where the conductive thin film 3 having the electron emitting portion 2 is formed as the opening 6a.
【0036】上記帯電防止膜6の開口部6a内には、電
子放出部2を有する導電性薄膜3が設けられている。ま
た、この電子放出部2を有する導電性薄膜3は、その平
面輪郭が帯電防止膜6の開口部6a周縁によって規定さ
れており、平面形状が、上記帯電防止膜6の開口部6a
の平面形状に沿った形状となっている。In the opening 6a of the antistatic film 6, a conductive thin film 3 having an electron emitting portion 2 is provided. The conductive thin film 3 having the electron-emitting portion 2 has a planar contour defined by the periphery of the opening 6 a of the antistatic film 6, and has a planar shape of the opening 6 a of the antistatic film 6.
The shape is in accordance with the planar shape of.
【0037】本例における電子放出素子の素子電極4,
5は、少なくとも一部が上記導電性薄膜3上に重なるよ
うに、上記帯電防止膜6および導電性薄膜3上から設け
られており、これによって導電性薄膜3と素子電極4,
5が電気的に接続されたものとなっている。The device electrodes 4 and 4 of the electron-emitting device in this embodiment
5 is provided on the antistatic film 6 and the conductive thin film 3 so that at least a part thereof overlaps the conductive thin film 3, whereby the conductive thin film 3 and the device electrode 4 are provided.
5 is electrically connected.
【0038】次に、図1および図3をに基づき、図1に
示される電子放出素子の製造方法を順を追って説明す
る。なお、図3においても、図1に示した部位と同じ部
位は図1と同じ符号で示す。Next, a method for manufacturing the electron-emitting device shown in FIG. 1 will be described step by step with reference to FIGS. In FIG. 3, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those in FIG.
【0039】(1)基体1を、洗剤、純水および有機溶
剤などを用いて十分に洗浄する前処理を施した後、真空
蒸着法、スパッタ法などにより、素子電極4,5の構成
材料を堆積し、例えばフォトリソグラフィー技術を用い
て素子電極4,5を形成する(素子電極形成工程;図3
(a))。(1) After subjecting the substrate 1 to a pretreatment for sufficiently washing it with a detergent, pure water, an organic solvent or the like, the constituent materials of the device electrodes 4 and 5 are removed by a vacuum deposition method, a sputtering method or the like. Then, the device electrodes 4 and 5 are formed by using, for example, a photolithography technique (device electrode forming process; FIG. 3).
(A)).
【0040】(2)次に、基体1上に帯電防止膜6を形
成する(帯電防止膜形成工程;図3(b))。本例にお
ける帯電防止膜形成工程は、素子電極4,5を設けた基
体12対して施される。(2) Next, an antistatic film 6 is formed on the substrate 1 (antistatic film forming step; FIG. 3B). The antistatic film forming step in this example is performed on the base 12 provided with the device electrodes 4 and 5.
【0041】帯電防止膜6の形成方法としては、スパッ
タ法、真空蒸着法、塗布法、炭素系ガスによる電子ビー
ムによる重合法、プラズマ法、CVD法などが挙げら
れ、これらのどの方法によっても安定した帯電防止膜6
が容易に得られる。なお、詳細な成膜方法については後
述する実施例で述べる。Examples of the method for forming the antistatic film 6 include a sputtering method, a vacuum evaporation method, a coating method, a polymerization method using an electron beam with a carbon-based gas, a plasma method, and a CVD method. Antistatic film 6
Can be easily obtained. A detailed film forming method will be described in an example described later.
【0042】帯電防止膜6は、後で電子放出部2を含む
導電性薄膜3が設けられる領域を開口部6aとして除い
て設けられるもので、先だって基体1上に形成された一
対の素子電極4,5の対向側端部を開口部6a内に位置
させて、一対の素子電極4,5上から設けられる。The antistatic film 6 is provided except that a region where the conductive thin film 3 including the electron emitting portion 2 is to be provided later is formed as an opening 6a. The antistatic film 6 has a pair of device electrodes 4 previously formed on the base 1. , 5 are provided from above the pair of element electrodes 4, 5 with the opposing ends of the element electrodes 4, 5 positioned in the opening 6 a.
【0043】帯電防止膜6を、電子放出部2を含む導電
性薄膜3の形成領域を開口部6aとして除いて形成する
ことは、例えばフォトリソグラフィー技術を用いて、リ
フトオフ、エッチングなどによりパターニングすること
により容易に可能である。この開口部6aは、前記の通
り、導電性薄膜3を形成する際に付与される液滴の形状
を考慮して円形とすることが好ましい。開口部6aは、
これを円形とした場合、その直径W'は、通常、数μm
から数百μmの範囲で適宜選択することができる。The formation of the antistatic film 6 excluding the formation region of the conductive thin film 3 including the electron-emitting portion 2 as the opening 6a is performed by patterning by lift-off, etching, or the like using, for example, photolithography technology. Is possible more easily. As described above, the opening 6a is preferably circular in consideration of the shape of the droplet applied when the conductive thin film 3 is formed. The opening 6a is
If this is a circle, its diameter W 'is usually several μm
To several hundred μm.
【0044】(3)次いで、導電性薄膜成分含有液を液
滴付与装置7から液滴として吐出させ、上記開口部6a
内に上記液滴を付与した後、乾燥して薄膜化すること
や、乾燥後必要に応じて更に加熱処理(焼成)すること
で、開口部6a内に露出している素子電極4,5の対向
側端部上を覆って、素子電極4,5に接続された導電性
薄膜3を形成する(導電性薄膜形成工程;図3(c),
(d))。開口部6a内に付与された液滴は、帯電防止
膜6の開口部6a周縁が堰として機能して、これを越え
て不規則に広がることが防止されるので、ほぼこの開口
部6aに沿った平面形状に制御され、導電性薄膜3の寸
法安定性や均一性が向上する。(3) Next, the liquid containing the conductive thin film component is discharged as droplets from the droplet applying device 7, and the opening 6a
After the droplets are applied to the inside of the device electrodes 4 and 5 exposed in the opening 6a, the film is dried and thinned, or if necessary, further heated (baked) after drying. A conductive thin film 3 connected to the device electrodes 4 and 5 is formed so as to cover the opposite side end (conductive thin film forming step; FIG. 3C,
(D)). The liquid droplets provided in the opening 6a substantially follow the opening 6a because the peripheral edge of the opening 6a of the antistatic film 6 functions as a weir and is prevented from spreading irregularly beyond this. The dimensional stability and uniformity of the conductive thin film 3 are improved by controlling the flat shape.
【0045】上記導電性薄膜成分含有液の液滴としての
付与は、10ngから数十ng程度の範囲の微小量の液
滴として行うことが好ましく、例えばインクジェット装
置により行うことが好ましい。このインクジェット装置
としては、圧電素子による圧力で液滴を吐出させる圧電
素子方式と、加熱により生じる気泡による圧力で液滴を
吐出させる加熱方式とがあり、いずれを用いることもで
きる。加熱方式のインクジェット装置の具体例として
は、キヤノン社のバブルジェット(登録商標)がある。The application of the conductive thin film component-containing liquid as droplets is preferably performed as minute droplets in the range of about 10 ng to several tens ng, for example, preferably performed by an ink jet apparatus. As the ink jet device, there are a piezoelectric element system in which droplets are ejected by pressure from a piezoelectric element and a heating system in which droplets are ejected by pressure caused by bubbles generated by heating, and any of them can be used. As a specific example of the heating type inkjet apparatus, there is Bubble Jet (registered trademark) manufactured by Canon Inc.
【0046】導電性薄膜成分含有液は、少なくとも前述
した導電性薄膜3の構成材料となる金属元素を含む溶液
もしくは分散液で、前記導電性薄膜3の構成材料の例と
して掲げた金属もしくは金属化合物の溶液もしくは分散
液の他、例えば酸化処理、還元処理、窒化処理などを経
て前記導電性薄膜3の構成材料となる金属化合物を含む
ものであってもよい。導電性薄膜成分含有液は、上記金
属もしくは金属化合物を水もしくは溶剤などに溶解させ
たものや有機金属溶液、さらには上記金属もしくは金属
化合物の微粒子をバインダー溶液に分散させたものとし
て得ることができる。The conductive thin film component-containing liquid is a solution or dispersion containing at least the above-mentioned metal element which is a constituent material of the conductive thin film 3, and is a metal or a metal compound listed as an example of the constituent material of the conductive thin film 3. In addition to the above solution or dispersion, a metal compound which becomes a constituent material of the conductive thin film 3 through an oxidation treatment, a reduction treatment, a nitridation treatment, or the like may be used. The conductive thin film component-containing liquid can be obtained as a solution in which the metal or the metal compound is dissolved in water or a solvent, or an organic metal solution, or a solution in which fine particles of the metal or the metal compound are dispersed in a binder solution. .
【0047】(4)上記のようにして形成した導電性薄
膜3に電子放出部2を形成するフォーミングを施す(電
子放出部形成工程;図3(e))。このフォーミングの
一例として、通電処理による通電フォーミングを説明す
る。(4) The conductive thin film 3 formed as described above is subjected to forming for forming the electron emitting portions 2 (electron emitting portion forming step; FIG. 3E). As an example of this forming, energization forming by energization processing will be described.
【0048】素子電極4,5間に、不図示の電源を用い
て通電を行うと、導電性薄膜3の一部に、構造の変化し
た電子放出部2が形成される。つまり、この通電によ
り、導電性薄膜3に局所的に破壊、変形もしくは変質な
どの構造の変化した部位が形成されて、この部位が電子
放出部2を構成する。When current is applied between the device electrodes 4 and 5 using a power supply (not shown), an electron emitting portion 2 having a changed structure is formed in a part of the conductive thin film 3. That is, due to this energization, a portion of the conductive thin film 3 whose structure such as destruction, deformation or alteration is locally formed is formed, and this portion constitutes the electron emission portion 2.
【0049】通電フォーミングの電圧波形の例を図4に
示す。FIG. 4 shows an example of the voltage waveform of the energization forming.
【0050】電圧波形は、パルス波形が好ましく、これ
にはパルス波高値を定電圧としたパルスを連続的に印加
する図4(a)に示した手法と、パルス波高値を増加さ
せながら、電圧パルスを印加する図4(b)に示した手
法がある。The voltage waveform is preferably a pulse waveform. For this purpose, a method shown in FIG. 4A for continuously applying a pulse having a pulse peak value as a constant voltage, or a method of increasing the pulse peak value while increasing the pulse peak value is used. There is a method shown in FIG. 4B for applying a pulse.
【0051】図4(a)におけるT1およびT2は、そ
れぞれ電圧波形のパルス幅とパルス間隔である。通常T
1は1μs〜10msの範囲で、また、T2は10μs
〜10msの範囲で設定される。図示されるパルス波形
は三角波で、この三角波の波高値(通電フォーミング時
のピーク電圧)は、電子放出素子の形態に応じて適宜選
択され、このような条件のもと、例えば、数秒から数十
分間電圧を印加する。なお、パルス波形は三角波に限定
されるものではなく、矩形波などの他の波形を採用する
こともできる。T1 and T2 in FIG. 4A are the pulse width and pulse interval of the voltage waveform, respectively. Normal T
1 is in the range of 1 μs to 10 ms, and T2 is 10 μs
It is set in the range of 10 to 10 ms. The illustrated pulse waveform is a triangular wave, and the peak value of this triangular wave (peak voltage at the time of energization forming) is appropriately selected according to the form of the electron-emitting device. Under such conditions, for example, several seconds to several tens of Apply voltage for one minute. Note that the pulse waveform is not limited to a triangular wave, and other waveforms such as a rectangular wave can be adopted.
【0052】図4(b)におけるT1およびT2の値に
ついては、図4(a)に示したのと同様とすることがで
きる。図4(b)における三角波の波高値(通電フォー
ミング時のピーク電圧)は、例えば0.1Vステップ程
度づつ、増加させることができる。The values of T1 and T2 in FIG. 4B can be the same as those shown in FIG. The peak value of the triangular wave (peak voltage at the time of energization forming) in FIG. 4B can be increased, for example, in steps of about 0.1 V.
【0053】通電フォーミング処理の終了時期について
は、パルス間隔T2中に、導電性薄膜3を局所的に破
壊、変形しない程度の電圧を印加して、電流を測定して
検知することができる。例えば、0.1V程度の電圧印
加により流れる素子電流を測定し、抵抗値を求めて、1
MΩ以上の抵抗を示した時、通電フォーミングを終了さ
せることができる。The end time of the energization forming process can be detected by applying a voltage that does not locally destroy or deform the conductive thin film 3 during the pulse interval T2 and measuring the current. For example, a device current flowing by applying a voltage of about 0.1 V is measured, and a resistance value is obtained.
When the resistance shows MΩ or more, the energization forming can be terminated.
【0054】(5)上記電子放出部形成工程を終えた
後、活性化工程と呼ばれる工程を行うことが好ましい。(5) After the above-mentioned electron emitting portion forming step is completed, it is preferable to perform a step called an activation step.
【0055】活性化工程とは、素子電流Ifおよび放出
電流Ieを、著しく変化させる処理を行うであり、この
処理は、例えば、有機物質のガスを含有する雰囲気下
で、通電フォーミングと同様に、パルスの印加を繰り返
すことで行うことができる。The activation process is a process for significantly changing the device current If and the emission current Ie. This process is performed, for example, in an atmosphere containing an organic substance gas in the same manner as in energization forming. This can be performed by repeating the application of the pulse.
【0056】上記有機物質のガスを含有する雰囲気は、
例えば油拡散ポンプやロータリーポンプなどを用いて真
空容器内を排気した場合に雰囲気内に残留する有機物質
のガスを利用して形成することができる他、イオンポン
プなどにより一旦十分に排気した真空中に適当な有機物
質のガスを導入することによっても得られる。The atmosphere containing the organic substance gas is as follows:
For example, when the inside of a vacuum container is evacuated using an oil diffusion pump or a rotary pump, it can be formed by using a gas of an organic substance remaining in the atmosphere, or in a vacuum once sufficiently evacuated by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance.
【0057】このときの好ましい有機物質のガス圧は、
得られる電子放出素子の用途、真空容器の形状、有機物
質の種類などにより異なるため、場合に応じて適宜設定
される。At this time, the preferable gas pressure of the organic substance is:
Since it differs depending on the use of the obtained electron-emitting device, the shape of the vacuum vessel, the type of the organic substance, and the like, it is set as appropriate according to the case.
【0058】適当な有機物質としては、アルカン、アル
ケン、アルキンの脂肪族炭化水素類、芳香族炭化水素
類、アルコール類、アルデヒド類、ケトン類、アミン
類、フェノール、カルボン、スルホン酸等の有機酸類な
どを挙げることができる。具体的には、メタン、エタ
ン、プロパンなど、CnH2n+2で表される飽和炭化水
素、エチレン、プロピレンなどCnH2nなどの組成式で
表される不飽和炭化水素、ベンゼン、トルエン、メタノ
ール、エタノール、ホルムアルデヒド、アセトアルデヒ
ド、アセトン、メチルエチルケトン、メチルアミン、エ
チルアミン、フェノール、蟻酸、酢酸、プロピオン酸な
ど、あるいはこれらの混合物を使用できる。Suitable organic substances include aliphatic hydrocarbons such as alkanes, alkenes, and alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carboxylic acids, and organic acids such as sulfonic acids. And the like. Specifically, saturated hydrocarbons represented by C n H 2n + 2 such as methane, ethane and propane; unsaturated hydrocarbons represented by a composition formula such as C n H 2n such as ethylene and propylene; benzene and toluene , Methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid, acetic acid, propionic acid and the like, or a mixture thereof.
【0059】上記活性化工程により、雰囲気中に存在す
る有機物質から、炭素あるいは炭素化合物が電子放出部
2およびその付近に堆積し、素子電流Ifおよび放出電
流Ieが著しく変化するようになる。活性化工程の終了
時期は、素子電流Ifと放出電流Ieを測定しながら適
宜判定することが好ましい。また、活性化工程の処理の
ためのパルス幅、パルス間隔、パルス波高値なども適宜
設定される。In the activation step, carbon or a carbon compound is deposited from the organic substance existing in the atmosphere in and around the electron-emitting portion 2, and the device current If and the emission current Ie are significantly changed. It is preferable to appropriately determine the end time of the activation step while measuring the element current If and the emission current Ie. Further, a pulse width, a pulse interval, a pulse crest value, and the like for the processing in the activation step are appropriately set.
【0060】炭素あるいは炭素化合物とは、例えばグラ
ファイト(いわゆるHOPG、PG、GCを包含するも
のであり、HOPGはほぼ完全なグラファイトの結晶構
造、PGは結晶粒が20nm程度で結晶構造がやや乱れ
たもの、GCは結晶粒が2nm程度になり結晶構造の乱
れがさらに大きくなったものを指す)、あるいは非晶質
カーボン(アモルファスカーボン、アモルファスカーボ
ンと前記グラファイトの微結晶の混合物を指す)であ
り、その堆積する膜厚は、50nm以下の範囲とするの
が好ましく、30nm以下の範囲とすることがより好ま
しい。The carbon or carbon compound includes, for example, graphite (so-called HOPG, PG, GC), HOPG has a crystal structure of almost perfect graphite, and PG has a crystal grain of about 20 nm and the crystal structure is slightly disordered. And GC is one in which the crystal grains are about 2 nm and the disorder of the crystal structure is further increased) or amorphous carbon (indicating amorphous carbon, a mixture of amorphous carbon and the fine crystals of graphite), The deposited film thickness is preferably in the range of 50 nm or less, more preferably in the range of 30 nm or less.
【0061】(6)このような活性化工程を経て得られ
た電子放出素子には、さらに安定化工程と称される処理
を施すことが好ましい。(6) It is preferable that the electron-emitting device obtained through such an activation step is further subjected to a treatment called a stabilization step.
【0062】この工程は、真空容器内の有機物質を排気
する工程である。This step is a step of exhausting the organic substance in the vacuum vessel.
【0063】ここで、真空容器を排気する真空排気装置
については、装置から発生するオイルが電子放出素子の
特性に影響を与えないように、オイルを使用しないもの
を用いるのが好ましい。具体的には、ソープションポン
プ、イオンポンプなどの真空排気装置を用いることが好
ましい。また、上記活性化工程で、真空排気装置として
油拡散ポンプやロータリーポンプを用い、これから発生
するオイル成分に由来する有機物質のガスを用いた場合
は、安定化工程におけるこの成分の分圧を極力低く抑え
る。Here, it is preferable to use a vacuum-evacuation device that does not use oil so as to prevent the oil generated from the device from affecting the characteristics of the electron-emitting device. Specifically, it is preferable to use a vacuum exhaust device such as a sorption pump or an ion pump. Further, in the activation step, when an oil diffusion pump or a rotary pump is used as a vacuum pump and an organic substance gas derived from an oil component generated from the oil diffusion pump or the rotary pump is used, the partial pressure of this component in the stabilization step is minimized. Keep it low.
【0064】真空容器内の有機成分の分圧は、上記炭素
あるいは炭素化合物がほぼ新たに堆積しない分圧で、
1.3×10-6Pa以下であることが好ましく、特に
1.3×10-8Pa以下であることが好ましい。The partial pressure of the organic component in the vacuum vessel is a partial pressure at which the carbon or carbon compound is hardly newly deposited.
It is preferably at most 1.3 × 10 −6 Pa, particularly preferably at most 1.3 × 10 −8 Pa.
【0065】真空容器内を排気するときには、真空容器
全体を加熱して、真空容器内壁や電子放出素子に吸着し
た有機物質分子を排気しやすくすることが好ましい。こ
のときの加熱条件は、80〜300℃であることが好ま
しく、特に150℃以上であることが好ましい。また、
できるだけ長時間処理することが望ましいが、特にこの
条件に限るものではなく、真空容器の大きさや形状、電
子放出素子の構成などの諸条件により適宜条件を定める
ことが好ましい。When the inside of the vacuum vessel is evacuated, it is preferable to heat the entire vacuum vessel so as to easily evacuate the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device. The heating conditions at this time are preferably from 80 to 300 ° C., particularly preferably 150 ° C. or higher. Also,
It is desirable to perform the treatment for as long a time as possible, but it is not particularly limited to this condition, and it is preferable to appropriately determine the condition according to various conditions such as the size and shape of the vacuum vessel and the configuration of the electron-emitting device.
【0066】真空容器内の圧力は極力低くすることが好
ましく、1×10-5Pa以下であることが好ましく、特
に1.3×10-6Pa以下であることが好ましい。The pressure in the vacuum vessel is preferably as low as possible, preferably 1 × 10 −5 Pa or less, and particularly preferably 1.3 × 10 −6 Pa or less.
【0067】安定化工程を行った後の駆動時の雰囲気
は、上記安定化工程終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することができる。It is preferable that the atmosphere at the time of driving after the stabilization step is performed is the same as that at the end of the stabilization step. However, the present invention is not limited to this. Even if the degree of vacuum itself is slightly reduced, sufficiently stable characteristics can be maintained.
【0068】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
また真空容器や基体1などに吸着したH2O、O2なども
除去でき、結果として素子電流Ifおよび放出電流Ie
が安定する。By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed.
Further, H 2 O, O 2, etc. adsorbed on the vacuum vessel or the substrate 1 can be removed, and as a result, the device current If and the emission current Ie
Becomes stable.
【0069】図2に示される電子放出素子の製造におい
ては、まず、前処理を施した基体1上に、電子放出部2
を含む導電性薄膜3が設けられる領域を開口部6aとし
て除いて、帯電防止膜6を設ける(導電性薄膜形成工
程)。次に、この開口部6a内への前記導電性薄膜成分
含有液の液滴としての付与を経て、導電性薄膜3を設け
る(導電性薄膜形成工程)。そして、この開口部6a内
に設けられた導電性薄膜6上に、素子電極4,5を形成
(素子電極形成工程)した後、前記電子放出部形成工
程、活性化工程、安定化工程を順次施すことで、図2で
説明した電子放出素子を得ることができる。In the manufacture of the electron-emitting device shown in FIG. 2, first, the electron-emitting portion 2 is placed on the pretreated base 1.
The antistatic film 6 is provided except for a region where the conductive thin film 3 including the conductive film 3 is provided as the opening 6a (conductive thin film forming step). Next, the conductive thin film 3 is provided through the application of the conductive thin film component-containing liquid as droplets into the opening 6a (conductive thin film forming step). After forming the device electrodes 4 and 5 on the conductive thin film 6 provided in the opening 6a (device electrode forming process), the electron emitting portion forming process, the activation process, and the stabilizing process are sequentially performed. By performing the application, the electron-emitting device described with reference to FIG. 2 can be obtained.
【0070】上述の工程を経て得られた電子放出素子の
基本特性について、図1で説明した電子放出素子を例に
して、図5および図6を参照しながら説明する。なお、
図5において、図1に示した部位と同じ部位には図1に
付した符号と同一の符号を付す。The basic characteristics of the electron-emitting device obtained through the above-described steps will be described with reference to FIGS. 5 and 6, taking the electron-emitting device described with reference to FIG. 1 as an example. In addition,
5, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.
【0071】電子放出素子の特性は、測定評価装置とし
ての機能をも兼ね備えている、例えば図5に示されるよ
うな真空処理装置で測定することができる。The characteristics of the electron-emitting device can be measured by, for example, a vacuum processing apparatus as shown in FIG. 5, which also has a function as a measurement and evaluation apparatus.
【0072】図5において、55は真空容器であり、5
6は排気ポンプである。In FIG. 5, reference numeral 55 denotes a vacuum vessel,
Reference numeral 6 denotes an exhaust pump.
【0073】真空容器55内には電子放出素子が配され
ている。この電子放出素子は、図1で説明したように、
基体1上に、素子電極4,5、開口部6aを有する帯電
防止膜6a、電子放出部2を含む導電性薄膜3を有する
ものとなっている。An electron-emitting device is provided in the vacuum vessel 55. As described with reference to FIG.
On a substrate 1, there are provided device electrodes 4 and 5, an antistatic film 6a having an opening 6a, and a conductive thin film 3 including an electron emitting portion 2.
【0074】51は電子放出素子に素子電圧Vfを印加
するための電源、50は素子電極4,5間の導電性薄膜
3を流れる素子電流Ifを測定するための電流計、54
は素子の電子放出部2より放出される放出電流Ieを捕
捉するためのアノード電極である。また、53はアノー
ド電極54に電圧を印加するための高圧電源、52は素
子の電子放出部2より放出される放出電流Ieを測定す
るための電流計である。Reference numeral 51 denotes a power supply for applying a device voltage Vf to the electron-emitting device; 50, an ammeter for measuring a device current If flowing through the conductive thin film 3 between the device electrodes 4 and 5;
Is an anode electrode for capturing the emission current Ie emitted from the electron emission portion 2 of the device. Reference numeral 53 denotes a high-voltage power supply for applying a voltage to the anode electrode 54, and reference numeral 52 denotes an ammeter for measuring an emission current Ie emitted from the electron emission section 2 of the device.
【0075】真空容器55内には、不図示の真空計など
の真空雰囲気下での測定に必要な機器が設けられてい
て、所望の真空雰囲気下での測定評価を行えるようにな
っている。排気ポンプ56は、ターボポンプ、ロータリ
ーポンプからなる通常の高真空装置系と、さらに、イオ
ンポンプなどからなる超高真空装置系とにより構成され
ており、しかも真空容器55は、全体が不図示のヒータ
ーにより加熱できるようになっている。従って、この図
5に示される真空処理装置は、前述の通電フォーミング
による電子放出部形成工程以降の工程も行うことができ
るものとなっている。The vacuum vessel 55 is provided with equipment required for measurement in a vacuum atmosphere, such as a vacuum gauge (not shown), so that measurement and evaluation in a desired vacuum atmosphere can be performed. The exhaust pump 56 is composed of a normal high vacuum device system including a turbo pump and a rotary pump, and an ultrahigh vacuum device system including an ion pump and the like. It can be heated by a heater. Therefore, the vacuum processing apparatus shown in FIG. 5 can perform the steps after the above-described step of forming the electron-emitting portion by the energization forming.
【0076】上記真空処理装置による電子放出素子の特
性測定は、例えば、アノード電極54の電圧を1kV〜
10kVの範囲とし、アノード電極54と電子放出素子
との距離Hを2mm〜8mmの範囲として行うことがで
きる。The measurement of the characteristics of the electron-emitting device by the vacuum processing apparatus is performed, for example, by setting the voltage of the anode electrode 54 to 1 kV or more.
The range can be set to 10 kV, and the distance H between the anode electrode 54 and the electron-emitting device can be set to a range of 2 mm to 8 mm.
【0077】図6は、図5に示した真空処理装置を用い
て測定された放出電流Ie、素子電流Ifと素子電圧V
fの関係を模式的に示した図である。図6においては、
放出電流Ieが素子電流Ifに比べて著しく小さいの
で、任意単位で示している。なお、縦・横軸ともリニア
スケールである。FIG. 6 shows the emission current Ie, the device current If, and the device voltage V measured using the vacuum processing apparatus shown in FIG.
It is the figure which showed the relationship of f typically. In FIG.
Since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units. The vertical and horizontal axes are linear scales.
【0078】図6からも明らかなように、上述のように
構成された電子放出素子は、放出電流Ieに関して次の
三つの特徴的性質を有する。As is clear from FIG. 6, the electron-emitting device configured as described above has the following three characteristic properties with respect to the emission current Ie.
【0079】(i)本電子放出素子は、ある電圧(しき
い値電圧と呼ぶ、図6中のVth)以上の素子電圧を印
加すると、急激に放出電流Ieが増加し、一方しきい値
電圧Vth以下では放出電流Ieがほとんど検出されな
い。つまり、放出電流Ieに対する明確なしきい値電圧
Vthを持った非線形素子である。(I) In the present electron-emitting device, when an element voltage higher than a certain voltage (referred to as a threshold voltage, Vth in FIG. 6) is applied, the emission current Ie sharply increases. Below Vth, the emission current Ie is hardly detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.
【0080】(ii)放出電流Ieが素子電圧Vfに単
調増加依存するため、放出電流Ieは素子電圧Vfで制
御できる。(Ii) Since the emission current Ie depends monotonically on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.
【0081】(iii)アノード電極54に捕捉される
放出電荷は、素子電圧Vfを印加する時間に依存する。
つまり、アノード電極54に捕捉される電荷量は、素子
電圧Vfを印加する時間により制御できる。(Iii) The emission charge captured by the anode electrode 54 depends on the time during which the device voltage Vf is applied.
That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.
【0082】以上の説明より理解されるように、本発明
によって製造される電子放出素子は、入力信号に応じ
て、電子放出特性を容易に制御できる。As understood from the above description, the electron-emitting device manufactured according to the present invention can easily control the electron-emitting characteristics according to the input signal.
【0083】すなわち、電子放出素子からの放出電子
は、しきい値電圧以上では、対向する素子電極4,5間
に印加するパルス状電圧の波高値と幅で制御できる一
方、しきい値電圧以下では殆ど放出されない。この特性
によれば、多数の電子放出素子を配置した場合において
も、個々の電子放出素子にパルス状電圧を適宜印加すれ
ば、入力信号に応じて、電子放出素子を選択して電子放
出量を制御でき、複数の電子放出素子を共通の基体上に
配して構成した電子源、画像形成装置など、多方面への
応用が可能となる。That is, the emission electrons from the electron-emitting device can be controlled by the peak value and the width of the pulse-like voltage applied between the opposing device electrodes 4 and 5 above the threshold voltage, but below the threshold voltage. Is hardly released. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is appropriately applied to each of the electron-emitting devices, the electron-emitting device is selected according to an input signal to reduce the amount of electron emission. It can be controlled and can be applied to various fields such as an electron source and an image forming apparatus in which a plurality of electron-emitting devices are arranged on a common base.
【0084】続いて、上述した電子放出素子の応用例に
ついて以下に述べる。Next, an application example of the above-described electron-emitting device will be described below.
【0085】電子放出素子の配列については、種々のも
のを採用できるが、その一例として、電子放出素子をX
方向およびY方向に行列状に複数個配し、同じ行に配さ
れた複数の電子放出素子の一方の素子電極4または5と
他方の素子電極5または4をそれぞれ配線に共通に接続
すると共に、この配線と直交する方向(列方向と呼ぶ)
で、該電子放出素子の上方に配した制御電極(グリッド
とも呼ぶ)により、電子放出素子からの電子を制御駆動
するはしご状配置のものがある。As the arrangement of the electron-emitting devices, various arrangements can be employed.
A plurality of electron-emitting devices arranged in a matrix in the direction and the Y-direction, and one of the plurality of electron-emitting devices arranged in the same row is commonly connected to one of the device electrodes 5 or 4 and the other device electrode 5 or 4, respectively. Direction perpendicular to this wiring (referred to as column direction)
There is a ladder arrangement in which electrons from the electron-emitting device are controlled and driven by a control electrode (also referred to as a grid) disposed above the electron-emitting device.
【0086】また、これとは別に、電子放出素子をX方
向およびY方向に行列状に複数個配し、同じ行に配され
た複数の電子放出素子の素子電極4,5の一方を、X方
向の配線に共通に接続し、同じ列に配された複数の電子
放出素子の素子電極4,5の他方を、Y方向の配線に共
通に接続するものが挙げられる。これは、いわゆる単純
マトリクス配置である。この単純マトリクス配置につい
て以下に詳述する。Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the device electrodes 4 and 5 of the plurality of electron-emitting devices arranged in the same row is And the other of the device electrodes 4 and 5 of the plurality of electron-emitting devices arranged in the same column are commonly connected to the wiring in the Y direction. This is a so-called simple matrix arrangement. This simple matrix arrangement will be described in detail below.
【0087】図7において、1は基体であり、72はX
方向配線、73はY方向配線であり、74は電子放出素
子、75は結線である。In FIG. 7, 1 is a substrate, and 72 is X
Reference numeral 73 denotes a Y-direction wiring, 74 denotes an electron-emitting device, and 75 denotes a connection.
【0088】X方向配線72は、Dx1、Dx2、…
…、Dxmのm本の配線からなり、印刷法、真空蒸着
法、スパッタ法などを用いて付設された導電性金属など
で構成することができる。Y方向配線73は、Dy1、
Dy2、……、Dynのn本の配線よりなり、X方向配
線72と同様に形成される。いずれも配線の材料、膜
厚、幅は、適宜設計される。なお、m、nは、共に正の
整数である。The X-direction wiring 72 includes Dx1, Dx2,.
.., M wirings of Dxm, and can be made of a conductive metal or the like provided by using a printing method, a vacuum evaporation method, a sputtering method, or the like. The Y direction wiring 73 is Dy1,
.., Dyn are formed in the same manner as the X-direction wiring 72. In each case, the material, thickness and width of the wiring are appropriately designed. Note that m and n are both positive integers.
【0089】これらm本のX方向配線72とn本のY方
向配線73との間には、不図示の層間絶縁層が設けられ
ており、両者を電気的に分離している。この不図示の層
間絶縁層は、印刷法、真空蒸着法、スパッタ法などを用
いて形成されたSiO2、PbO膜などで構成すること
ができる。また、層間絶縁層は、例えば、X方向配線7
2を形成した基体1の全面あるいは一部に所望の形状で
形成され、特に、X方向配線72とY方向配線73の交
差部の電位差に耐え得るように、膜厚、材料、製法が適
宜設定される。An interlayer insulating layer (not shown) is provided between the m X-directional wirings 72 and the n Y-directional wirings 73 to electrically separate them. The interlayer insulating layer (not shown) can be composed of a SiO 2 or PbO film formed by using a printing method, a vacuum evaporation method, a sputtering method, or the like. The interlayer insulating layer is formed, for example, of the X-direction wiring 7.
The film 2 is formed in a desired shape on the entire surface or a part of the substrate 1 on which the substrate 2 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-directional wiring 72 and the Y-directional wiring 73. Is done.
【0090】X方向配線72とY方向配線73は、それ
ぞれ外部端子として引き出されている。The X-directional wiring 72 and the Y-directional wiring 73 are drawn out as external terminals.
【0091】電子放出素子74を構成する一対の素子電
極(不図示)は、m本のX方向配線72とn本のY方向
配線73に対して、導電性金属などからなる結線75に
よって電気的に接続されている。A pair of device electrodes (not shown) constituting the electron-emitting device 74 are electrically connected to the m X-directional wires 72 and the n Y-directional wires 73 by a connection 75 made of a conductive metal or the like. It is connected to the.
【0092】X方向配線72とY方向配線73を構成す
る材料、結線75を構成する材料および一対の素子電極
を構成する材料は、その構成元素の一部あるいは全部が
同一であっても、またそれぞれ異なっていてもよい。こ
れらの材料は、例えば前述の素子電極の材料として掲げ
た材料より適宜選択される。なお、素子電極を構成する
材料と結線75や、X方向配線72およびY方向配線7
3の材料が同一である場合には、素子電極に接続した結
線75や、X方向配線72およびY方向配線73の一部
は素子電極ということもできる。The material forming the X-direction wiring 72 and the Y-direction wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may be identical or partially identical to the constituent elements. Each may be different. These materials are appropriately selected, for example, from the above-mentioned materials for the device electrodes. The material constituting the element electrode and the connection 75, the X-direction wiring 72 and the Y-direction wiring 7
In the case where the materials of No. 3 are the same, the connection 75 connected to the device electrode, and a part of the X-direction wiring 72 and the Y-direction wiring 73 can also be referred to as a device electrode.
【0093】X方向配線72には、X方向に配列した電
子放出素子74の行を選択するための走査信号を印加す
る不図示の走査信号印加手段が接続される。一方、Y方
向配線73には、Y方向に配列した電子放出素子74の
各列を入力信号に応じて変調するための不図示の変調信
号発生手段が接続される。各電子放出素子に印加される
駆動電圧は、当該素子に印加される走査信号と変調信号
の差電圧として供給される。The X-direction wiring 72 is connected to a scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the electron-emitting devices 74 arranged in the X-direction. On the other hand, a modulation signal generating means (not shown) for modulating each column of the electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.
【0094】上記構成においては、単純なマトリクス配
線を用いて、個別の電子放出素子を選択し、独立に駆動
可能とすることができる。In the above configuration, individual electron-emitting devices can be selected and driven independently using a simple matrix wiring.
【0095】本発明によって得られる単純マトリクス配
置の電子源について、図8および9を用いて説明する。A simple matrix arrangement of electron sources obtained by the present invention will be described with reference to FIGS.
【0096】図8は本発明によって得られる単純マトリ
クスの電子源の一例を示す模式図であり、図9は製造工
程を示す模式図である。FIG. 8 is a schematic view showing an example of a simple matrix electron source obtained by the present invention, and FIG. 9 is a schematic view showing a manufacturing process.
【0097】図8において、1は基体、2は電子放出
部、3は電子放出部2を含む導電性薄膜、4と5は素子
電極、6は開口部6aを有する帯電防止膜、72はX方
向配線、73はY方向配線、81は層間絶縁層である。
各電子放出素子の構成は図1で説明したとおりであり、
各電子放出素子の接続状態は図7に示したものと同じで
ある。In FIG. 8, 1 is a substrate, 2 is an electron emitting portion, 3 is a conductive thin film including the electron emitting portion 2, 4 and 5 are device electrodes, 6 is an antistatic film having an opening 6a, and 72 is X Reference numeral 73 denotes a Y-directional wiring, and reference numeral 81 denotes an interlayer insulating layer.
The configuration of each electron-emitting device is as described in FIG.
The connection state of each electron-emitting device is the same as that shown in FIG.
【0098】ここで、図8に示すような電子源において
は、特に電子放出素子の近傍に限らず、その外の絶縁性
部位についても帯電を防止するように配慮することが好
ましい。Here, in the electron source as shown in FIG. 8, it is preferable to consider not only the vicinity of the electron-emitting device but also the other insulating portions to prevent charging.
【0099】すなわち、各電子放出素子の素子電極4,
5に各々接続されたX方向配線73およびY方向配線7
2がマトリクス状に形成され、このX方向配線73およ
びY方向配線72が層間絶縁層81により電気的に隔て
られた構造においては、層間絶縁層81の表面にも帯電
防止膜6が形成されいることが好ましい。ただし、この
層間絶縁層81の表面に形成される帯電防止膜6は、前
述した電子放出素子の製造時に形成される帯電防止膜と
同じである必要は特には無い。That is, the device electrodes 4 of each electron-emitting device
X-direction wiring 73 and Y-direction wiring 7 connected to
2 are formed in a matrix and the X-direction wiring 73 and the Y-direction wiring 72 are electrically separated by an interlayer insulating layer 81, the antistatic film 6 is also formed on the surface of the interlayer insulating layer 81. Is preferred. However, the antistatic film 6 formed on the surface of the interlayer insulating layer 81 does not need to be the same as the antistatic film formed at the time of manufacturing the above-described electron-emitting device.
【0100】図9を用いて、図8に示される電子源の製
造工程について述べる。The manufacturing process of the electron source shown in FIG. 8 will be described with reference to FIG.
【0101】図9においても、図8と同様に、1は基
体、2は電子放出部、3は電子放出部2を含む導電性薄
膜、4と5は素子電極、6は開口部6aを有する帯電防
止膜、72はX方向配線、73はY方向配線であり、8
1は層間絶縁層である。In FIG. 9, as in FIG. 8, 1 is a substrate, 2 is an electron emitting portion, 3 is a conductive thin film including the electron emitting portion 2, 4 and 5 are device electrodes, and 6 has an opening 6a. 8 is an antistatic film, 72 is an X direction wiring, 73 is a Y direction wiring,
1 is an interlayer insulating layer.
【0102】(1)基体1を洗剤、純水および有機溶剤
等を用いて十分に洗浄する前処理の後、真空蒸着法、ス
パッタ法等などにより素子電極材料を堆積し、例えばフ
ォトリソグラフィー技術を用いて素子電極4,5を形成
する(素子電極形成工程;図9(a))。(1) After a pretreatment for sufficiently cleaning the substrate 1 using a detergent, pure water, an organic solvent, or the like, a device electrode material is deposited by a vacuum deposition method, a sputtering method, or the like. Then, device electrodes 4 and 5 are formed (device electrode forming step; FIG. 9A).
【0103】(2)素子電極4,5を設けた基体1上
に、素子電極5に接するようにY方向配線73を、印刷
法、真空蒸着法、スパッタ法等を用いて形成された導電
性金属等で形成する(Y方向配線形成工程;図9
(b))。(2) A Y-directional wiring 73 is formed on the substrate 1 provided with the device electrodes 4 and 5 so as to be in contact with the device electrodes 5 by a printing method, a vacuum deposition method, a sputtering method or the like. Forming with metal or the like (Y-direction wiring forming step; FIG. 9)
(B)).
【0104】(3)少なくともY方向配線73とX方向
配線72の交差部となる部分に、両者を電気的に分離で
きるように層間絶縁層81を設ける(層間絶縁層形成工
程;図9(c))。層間絶縁層81は、印刷法、真空蒸
着法、スパッタ法などを用いて、SiO2、PbOなど
の絶縁体層を所望の形状に形成することで得ることがで
きる。特に交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定されている。(3) An interlayer insulating layer 81 is provided at least at the intersection between the Y-directional wiring 73 and the X-directional wiring 72 so as to electrically separate them from each other (interlayer insulating layer forming step; FIG. 9C )). The interlayer insulating layer 81 can be obtained by forming an insulator layer of SiO 2 , PbO, or the like into a desired shape by using a printing method, a vacuum evaporation method, a sputtering method, or the like. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection.
【0105】(4)X方向配線72を、層間絶縁層81
上でY方向配線73と交差し、かつ素子電極4に接する
ように、印刷法、真空蒸着法、スパッタ法等を用いて形
成された導電性金属等で形成する(X方向配線形成工
程;図9(d))。(4) The X-direction wiring 72 is connected to the interlayer insulating layer 81
It is formed of a conductive metal or the like formed by using a printing method, a vacuum deposition method, a sputtering method, or the like so as to intersect with the Y-direction wiring 73 and to be in contact with the device electrode 4 (X-direction wiring forming step; FIG. 9 (d)).
【0106】(5)開口部6aを有する帯電防止膜6
を、例えばフォトリソグラフィー技術を用いて、リフト
オフ、エッチング等によりパターニングすることによ
り、電子放出部2を含む導電性薄膜3が形成される部分
を除く部分に形成する(帯電防止膜形成工程;図9
(e))。(5) Antistatic film 6 having opening 6a
Is formed in portions other than the portion where the conductive thin film 3 including the electron-emitting portion 2 is formed by patterning by lift-off, etching, or the like using, for example, photolithography technology (antistatic film forming step; FIG. 9).
(E)).
【0107】なお、この帯電防止膜6の形成を、図9
(e)に示されるように、電子放出部2を含む導電性薄
膜3が形成される部分を除く部分全てに形成すれば、図
8(a)に示される電子源を製造することができる。し
かし、X方向配線72上やY方向配線73上にはあえて
形成する必要はなく、導電性薄膜3が形成される部分周
辺の基体1上および素子電極4,5上に形成されていれ
ば本発明の目的を達成することができるので、X方向配
線72上およびY方向配線73上を除く領域に帯電防止
膜6を形成すれば、図8(b)に示される電子源を製造
することができる。いずれの場合にも、層間絶縁層81
の上にも同時に帯電防止膜6を形成することにより、同
一の成膜工程において層間絶縁層81の帯電を防止する
ことができ、より効果的である。The formation of the antistatic film 6 is described in FIG.
As shown in FIG. 8E, if it is formed on all parts except the part where the conductive thin film 3 including the electron emission part 2 is formed, the electron source shown in FIG. 8A can be manufactured. However, it is not necessary to form the conductive thin film 3 on the X-directional wiring 72 and the Y-directional wiring 73. Since the object of the invention can be achieved, if the antistatic film 6 is formed in a region except on the X-directional wiring 72 and the Y-directional wiring 73, the electron source shown in FIG. 8B can be manufactured. it can. In any case, the interlayer insulating layer 81
By simultaneously forming the antistatic film 6 on the surface of the substrate, the interlayer insulating layer 81 can be prevented from being charged in the same film forming step, which is more effective.
【0108】ここで帯電防止膜6の材料および形成方法
については、前述の電子放出素子の製造方法での説明と
同様である。Here, the material and the forming method of the antistatic film 6 are the same as those described in the method of manufacturing the electron-emitting device.
【0109】(6)次いで、前述した導電性薄膜成分含
有液を液滴として帯電防止膜6の各開口部6a内に付与
し、乾燥又は乾燥と熱処理(焼成)を経て、導電性薄膜
3を形成する(図9(f))。(6) Next, the above-described liquid containing the conductive thin film component is applied as droplets to each opening 6a of the antistatic film 6, and the conductive thin film 3 is dried or dried and heat-treated (fired). It is formed (FIG. 9F).
【0110】(7)その後、電子放出部形成工程、活性
化工程、安定化工程を施すが、これらについては前述し
たとおりである。(7) Thereafter, an electron emitting portion forming step, an activating step, and a stabilizing step are performed. These steps are as described above.
【0111】なお、上記製造方法は、各電子放出素子を
図1で説明した構造のものとする場合であるが、各電子
放出素子を図2で説明した構造のものとする場合、帯電
防止膜形成工程、素子電極形成工程、Y方向配線形成工
程、層間絶縁層形成工程、X方向配線形成工程、導電性
膜形成工程、電子放出部形成工程、活性化工程、安定化
工程の順に施せばよい。The above manufacturing method is for the case where each of the electron-emitting devices has the structure described with reference to FIG. 1. However, when each of the electron-emitting devices has the structure described for FIG. The forming step, the element electrode forming step, the Y direction wiring forming step, the interlayer insulating layer forming step, the X direction wiring forming step, the conductive film forming step, the electron emitting portion forming step, the activation step, and the stabilizing step may be performed in this order. .
【0112】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図10および図
11を用いて説明する。An image forming apparatus configured using such an electron source having a simple matrix arrangement will be described with reference to FIGS.
【0113】図10は画像形成装置の表示パネルの一例
を示す模式図であり、図11は図10の画像形成装置に
使用される蛍光膜の模式図である。FIG. 10 is a schematic view showing an example of a display panel of the image forming apparatus, and FIG. 11 is a schematic view of a fluorescent film used in the image forming apparatus of FIG.
【0114】図10において、1は電子放出素子を複数
配した基体、101は基体1を固定したリアプレート、
106はもう一枚の基体103の内面に蛍光膜104と
メタルバック105などを形成したフェースプレートで
ある。In FIG. 10, 1 is a base on which a plurality of electron-emitting devices are arranged, 101 is a rear plate on which the base 1 is fixed,
Reference numeral 106 denotes a face plate in which a fluorescent film 104 and a metal back 105 are formed on the inner surface of another substrate 103.
【0115】102は支持枠であり、この支持枠102
には、リアプレート101、フェースプレート106が
低融点のフリットガラスなどを用いて、接合されてい
る。72,73は、電子放出素子の一対の素子電極と接
続されたX方向配線およびY方向配線である。Reference numeral 102 denotes a support frame.
, The rear plate 101 and the face plate 106 are joined by using low melting point frit glass or the like. Reference numerals 72 and 73 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the electron-emitting device.
【0116】外囲器108は、上述の如く、フェースプ
レート106、支持枠102、リアプレート101で構
成される。リアプレート101は、主に基体1の強度を
補強する目的で設けられるため、基体1自体で十分な強
度を持つ場合は、基体1とは別体のリアプレート101
は不要とすることができる。つまり、基体1に直接支持
枠102を封着し、フェースプレート106、支持枠1
02および基体1で外囲器108を構成することができ
る。The envelope 108 includes the face plate 106, the support frame 102, and the rear plate 101 as described above. Since the rear plate 101 is provided mainly for the purpose of reinforcing the strength of the base 1, when the base 1 itself has sufficient strength, the rear plate 101 separate from the base 1 is provided.
Can be unnecessary. That is, the support frame 102 is directly sealed to the base 1, and the face plate 106, the support frame 1
02 and the base 1 can constitute the envelope 108.
【0117】一方、フェースプレート106とリアプレ
ート101との間に、スペーサーとよばれる不図示の支
持体を設置することにより、大気圧に対して十分な強度
をもつ外囲器108を構成することもできる。On the other hand, by providing a support (not shown) called a spacer between the face plate 106 and the rear plate 101, the envelope 108 having sufficient strength against atmospheric pressure can be formed. Can also.
【0118】図11は、蛍光膜を示す模式図である。FIG. 11 is a schematic diagram showing a fluorescent film.
【0119】蛍光膜104は、モノクロームの場合は蛍
光体(図11における112)のみから構成することが
できる。カラーの蛍光膜104の場合は、蛍光体の配列
によりブラックストライプ(図11(a))あるいはブ
ラックマトリクス(図11(b))などと呼ばれる黒色
導電材111と蛍光体112とから構成することができ
る。In the case of monochrome, the fluorescent film 104 can be composed of only the phosphor (112 in FIG. 11). In the case of the color fluorescent film 104, the fluorescent film 112 may be composed of a black conductive material 111 called a black stripe (FIG. 11A) or a black matrix (FIG. 11B) depending on the arrangement of the fluorescent materials. it can.
【0120】ブラックストライプやブラックマトリクス
を設ける目的は、カラー表示の場合に、必要となる三原
色蛍光体の各蛍光体112間の塗り分け部を黒くするこ
とで混色等を目立たなくすることと、蛍光膜104にお
ける外光反射によるコントラストの低下を抑制すること
にある。ブラックストライプやブラックマトリクスを構
成する黒色導電材111の材料としては、通常用いられ
ている黒鉛を主成分とする材料の他、導電性があり、光
の透過および反射が少ない材料を用いることができる。The purpose of providing the black stripes and the black matrix is to make the color separation between the phosphors 112 of the necessary three primary color phosphors black in color display so that color mixing and the like become inconspicuous. The object is to suppress a decrease in contrast due to reflection of external light on the film 104. As a material of the black conductive material 111 constituting the black stripe or the black matrix, in addition to a commonly used material containing graphite as a main component, a material having conductivity and having little light transmission and reflection can be used. .
【0121】ガラス基体103に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法な
どが採用できる。The method of applying the fluorescent substance to the glass substrate 103 can employ a precipitation method, a printing method, or the like irrespective of monochrome or color.
【0122】また、蛍光膜104の内面側には、通常メ
タルバック105が設けられる。メタルバックを設ける
目的は、蛍光体112の発光のうち内面側への光をフェ
ースプレート106側へ鏡面反射させることにより輝度
を向上させること、電子ビーム加速電圧を印加するため
の電極として作用させること、外囲器108内で発生し
た負イオンの衝突によるダメージから蛍光体112を保
護することなどである。A metal back 105 is usually provided on the inner surface side of the fluorescent film 104. The purpose of providing the metal back is to improve the brightness by mirror-reflecting the light toward the inner surface side of the light emitted from the phosphor 112 toward the face plate 106, and to act as an electrode for applying an electron beam acceleration voltage. And protecting the phosphor 112 from damage caused by collision of negative ions generated in the envelope 108.
【0123】メタルバックは、蛍光膜104の作製後
に、蛍光膜104の内面側表面の平滑化処理(通常、
「フィルミング」と呼ばれる。)を行い、その後Alな
どを真空蒸着などを用いて堆積させることで作製でき
る。The metal back is formed by smoothing the inner surface of the fluorescent film 104 (usually,
This is called "filming." ), And thereafter, Al or the like is deposited using vacuum evaporation or the like.
【0124】フェースプレート106には、さらに蛍光
膜104の導電性を高めるため、蛍光膜104の外面側
に透明電極(不図示)を設けてもよい。In the face plate 106, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 104 in order to further increase the conductivity of the fluorescent film 104.
【0125】前述の封着を行う際には、カラーの場合は
各色蛍光体112と電子放出素子とを対応させる必要が
あり、十分な位置合わせを行うことが好ましい。When performing the above-mentioned sealing, in the case of color, it is necessary to make each color phosphor 112 correspond to the electron-emitting device, and it is preferable to perform sufficient alignment.
【0126】図10に示した表示パネルの製造方法、特
に電子放出部形成工程以後の工程の一例を以下に説明す
る。A method of manufacturing the display panel shown in FIG. 10, in particular, an example of steps after the step of forming an electron-emitting portion will be described below.
【0127】図12はこの工程に用いる装置の概要を示
す模式図である。FIG. 12 is a schematic diagram showing an outline of an apparatus used in this step.
【0128】表示パネル121は、排気管122を介し
て真空チャンバー123に連結され、さらにゲートバル
ブ124を介して排気装置125に接続されている。The display panel 121 is connected to a vacuum chamber 123 via an exhaust pipe 122, and further connected to an exhaust device 125 via a gate valve.
【0129】真空チャンバー123には、内部の圧力お
よび雰囲気中の各成分の分圧を測定するために、圧力計
126、四重極質量分析器127等が取り付けられてい
る。これらは、表示パネル121の外囲器108内部の
圧力などを直接測定することは困難であるため、該真空
チャンバー123の圧力などを測定し、処理条件を制御
するためのものである。The vacuum chamber 123 is provided with a pressure gauge 126, a quadrupole mass analyzer 127, and the like for measuring the internal pressure and the partial pressure of each component in the atmosphere. Since it is difficult to directly measure the pressure inside the envelope 108 of the display panel 121, the pressure and the like of the vacuum chamber 123 are measured to control the processing conditions.
【0130】真空チャンバー123には、必要なガスを
真空チャンバー内に導入して雰囲気を制御するため、ガ
ス導入ライン128が接続されている。該ガス導入ライ
ン128の他端には導入物質源130が接続されてお
り、導入物質がアンプルやボンベなどに入れて貯蔵され
ている。A gas introduction line 128 is connected to the vacuum chamber 123 to introduce necessary gas into the vacuum chamber and control the atmosphere. An introduction substance source 130 is connected to the other end of the gas introduction line 128, and the introduction substance is stored in an ampoule, a cylinder or the like.
【0131】ガス導入ライン128の途中には、導入す
る導入物質のレートを制御するための導入制御手段12
9が設けられている。該導入量制御手段129としては
具体的には、スローリークバルブなど、流す流量を制御
可能なバルブや、マスフローコントローラーなどが、導
入物質の種類に応じて使用することができる。In the middle of the gas introduction line 128, the introduction control means 12 for controlling the rate of the introduced substance is introduced.
9 are provided. Specifically, as the introduction amount control means 129, a valve capable of controlling the flow rate such as a slow leak valve, a mass flow controller, or the like can be used according to the type of the introduced substance.
【0132】図12の装置により、外囲器108の内部
を排気し、フォーミングを行う。この際、例えば図13
に示すように、Y方向配線73を共通電極131に接続
し、X方向配線72の内の一つに接続された電子放出素
子74に、電源132によって同時に電圧パルスを印加
して、フォーミングを行うことができる。パルスの形状
や処理の終了の判定などの条件は、前述したフォーミン
グ方法に準じて選択すればよい。Using the apparatus shown in FIG. 12, the inside of the envelope 108 is evacuated and forming is performed. At this time, for example, FIG.
As shown in (1), the Y-directional wiring 73 is connected to the common electrode 131, and a voltage pulse is simultaneously applied by the power supply 132 to the electron-emitting devices 74 connected to one of the X-directional wirings 72 to perform forming. be able to. Conditions such as the shape of the pulse and the determination of the end of the processing may be selected according to the above-described forming method.
【0133】また、複数のX方向配線72に、位相をず
らせたパルスを順次印加(スクロール)することによ
り、複数のX方向配線72に接続された電子放出素子7
4をまとめてフォーミングすることも可能である。Further, by sequentially applying (scrolling) a pulse having a shifted phase to the plurality of X-direction wirings 72, the electron-emitting devices 7 connected to the plurality of X-direction wirings 72 are controlled.
4 can be formed together.
【0134】図13中133は電流測定用抵抗を、13
4は、電流測定用のオシロスコープを示す。In FIG. 13, reference numeral 133 denotes a current measuring resistor;
Reference numeral 4 denotes an oscilloscope for measuring current.
【0135】フォーミング終了後、活性化工程を行う。
外囲器108内は、十分に排気した後、有機物質のガス
がガス導入ライン128から導入される。また、前述し
たように、まず油拡散ポンプやロータリーポンプで排気
し、これによって真空雰囲気中に残留する有機物質を用
いてもよい。さらに、必要に応じて有機物質以外の物質
も導入される場合がある。After the forming is completed, an activation step is performed.
After sufficiently exhausting the inside of the envelope 108, an organic substance gas is introduced from the gas introduction line 128. In addition, as described above, first, exhaust may be performed by an oil diffusion pump or a rotary pump, and thereby, an organic substance remaining in a vacuum atmosphere may be used. Furthermore, substances other than organic substances may be introduced as needed.
【0136】このようにして形成し、有機物質を含む雰
囲気中で、各電子放出素子74に電圧を印加することに
より、炭素あるいは炭素化合物、ないし両者の混合物が
電子放出部に堆積し、電子放出量がドラスティックに上
昇するのは前述したとおりである。このときの電圧の印
加方法は、上記フォーミングの場合と同様の結線によ
り、X方向配線72の内の一つに接続された電子放出素
子74に、電源132によって同時に電圧パルスを印加
すればよい。By applying a voltage to each of the electron-emitting devices 74 in an atmosphere containing an organic substance, carbon or a carbon compound, or a mixture of both, is deposited on the electron-emitting portion. The amount rises drastically as described above. At this time, the voltage may be applied by applying a voltage pulse from the power supply 132 to the electron-emitting devices 74 connected to one of the X-directional wirings 72 in the same connection as in the above-described forming.
【0137】活性化工程終了後は、前述したように、安
定化工程を行うことが好ましい。After the activation step, it is preferable to perform the stabilization step as described above.
【0138】外囲器108を加熱して、80〜250℃
に保持しながら、イオンポンプ、ソープションポンプな
どのオイルを使用しない排気装置125により、排気管
122を通じて排気し、有機物質の十分少ない雰囲気に
した後、排気管122をバーナーで熱して溶解させて封
じきる。The envelope 108 is heated at 80 to 250 ° C.
While the pressure is kept low, the gas is exhausted through an exhaust pipe 122 by an exhaust device 125 that does not use oil, such as an ion pump or a sorption pump, and the atmosphere is made sufficiently low in organic substances. I will seal it.
【0139】外囲器108の封止後の圧力を維持するた
めに、ゲッター処理を行なうこともできる。これは、外
囲器108の封止を行う直前あるいは封止後に、抵抗加
熱あるいは高周波加熱などを用いた加熱により、外囲器
108内の所定の位置(不図示)に配置されたゲッター
を加熱し、蒸着膜を形成する処理である。ゲッターは、
通常はBaなどが主成分であり、該蒸着膜の吸着作用に
より、外囲器108内の雰囲気を維持するものである。[0139] In order to maintain the pressure after sealing the envelope 108, a getter process may be performed. This is because the getter disposed at a predetermined position (not shown) in the envelope 108 is heated by heating using resistance heating or high-frequency heating immediately before or after the envelope 108 is sealed. This is a process for forming a deposited film. Getters
Usually, Ba or the like is a main component, and the atmosphere in the envelope 108 is maintained by the adsorption action of the deposited film.
【0140】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルを用い、NTSC方式のテレビ信
号に基づいたテレビジョン表示を行うための駆動回路の
構成例について図14を用いて説明する。Next, an example of the configuration of a driving circuit for performing television display based on an NTSC television signal using a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. .
【0141】図14において、141は表示パネル、1
42は走査回路、143は制御回路、144はシフトレ
ジスタ、14,5はラインメモリ、146は同期信号分
離回路、147は変調信号発生器、VxおよびVaは直
流電圧源である。In FIG. 14, reference numeral 141 denotes a display panel;
42 is a scanning circuit, 143 is a control circuit, 144 is a shift register, 14 and 5 are line memories, 146 is a synchronization signal separation circuit, 147 is a modulation signal generator, and Vx and Va are DC voltage sources.
【0142】表示パネル141は、端子Dox1ないし
Doxm、端子Doy1ないしDoyn、および高圧端
子Hvを介して外部の電気回路と接続している。The display panel 141 is connected to an external electric circuit via terminals Dox1 to Doxm, terminals Doy1 to Doyn, and a high voltage terminal Hv.
【0143】端子Dox1ないしDoxmには、表示パ
ネル141内に設けられている電子源、即ち、m行n列
の行列状にマトリクス配線された電子放出素子群を一行
(n素子)ずつ順次駆動するための走査信号が印加され
る。端子Doy1ないしDoynには、前記走査信号に
より選択された一行の電子放出素子の各々の出力電子ビ
ームを制御するための変調信号が印加される。高圧端子
Hvには、直流電圧源Vaより、例えば10kVの直流
電圧が供給されるが、これは電子放出素子から放出され
る電子ビームに蛍光体を励起するのに十分なエネルギー
を付与するための加速電圧である。At the terminals Dox1 to Doxm, electron sources provided in the display panel 141, that is, electron emission element groups arranged in a matrix of m rows and n columns are sequentially driven one row (n element) at a time. Scan signal is applied. To the terminals Doy1 to Doyn, a modulation signal for controlling the output electron beam of each of the electron-emitting devices in one row selected by the scanning signal is applied. The high-voltage terminal Hv is supplied with a DC voltage of, for example, 10 kV from a DC voltage source Va, which is used to apply sufficient energy to the electron beam emitted from the electron-emitting device to excite the phosphor. Acceleration voltage.
【0144】走査回路142について説明する。The scanning circuit 142 will be described.
【0145】走査回路142は、内部にm個のスイッチ
ング素子(図中、S1ないしSmで模式的に示してい
る)を備えたものである。各スイッチング素子は、直流
電圧源Vxの出力電圧もしくは0V(グランドレベル)
のいずれか一方を選択し、表示パネル141の端子Do
x1ないしDoxmと電気的に接続されている。また、
S1ないしSmの各スイッチング素子は、制御回路14
3が出力する制御信号Tscanに基づいて動作するも
のであり、例えばFETのようなスイッチング素子を組
み合わせることにより構成することができる。The scanning circuit 142 includes m switching elements (symbols S1 to Sm in the drawing). Each switching element is an output voltage of the DC voltage source Vx or 0 V (ground level)
Is selected, and the terminal Do of the display panel 141 is selected.
It is electrically connected to x1 to Doxm. Also,
The switching elements S1 to Sm are connected to the control circuit 14
3 operates based on the control signal Tscan output by the control signal 3 and can be configured by combining switching elements such as FETs.
【0146】直流電圧源Vxは、本例の場合には電子放
出素子の特性(電子放出しきい値電圧Vth)に基づ
き、走査されていない電子放出素子に印加される駆動電
圧が電子放出しきい値電圧Vth以下となるような一定
電圧を出力するよう設定されている。In the case of the present embodiment, the DC voltage source Vx uses a drive voltage applied to an unscanned electron-emitting device based on the characteristics of the electron-emitting device (electron emission threshold voltage Vth). It is set to output a constant voltage that is equal to or lower than the value voltage Vth.
【0147】制御回路143は、外部より入力する画像
信号に基づいて適切な表示が行なわれるように各部の動
作を整合させる機能を有する。The control circuit 143 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside.
【0148】制御回路143は、同期信号分離回路14
6より送られる同期信号Tsyncに基づいて、各部に
対してTscanおよびTsftおよびTmryの各制
御信号を発生する。The control circuit 143 includes the synchronization signal separation circuit 14
Based on the synchronization signal Tsync sent from the control unit 6, the control unit generates Tscan, Tsft, and Tmry control signals for each unit.
【0149】同期信号分離回路146は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離するための回路で、一般的な周波数
分離(フィルター)回路等を用いて構成できる。同期信
号分離回路146により分離された同期信号は、垂直同
期信号と水平同期信号より成るが、ここでは説明の便宜
上Tsync信号として図示した。また、前記テレビ信
号から分離された画像の輝度信号成分は便宜上DATA
信号と表した。該DATA信号はシフトレジスタ144
に入力される。The synchronizing signal separating circuit 146 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 146 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is DATA for convenience.
Signaled. The DATA signal is supplied to the shift register 144.
Is input to
【0150】シフトレジスタ144は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路143より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは、シフトレジスタ
144のシフトクロックであるということもできる)。
シリアル/パラレル変換された画像1ライン分(電子放
出素子n素子分の駆動データに相当)のデータは、Id
1ないしIdnのn個の並列信号として前記シフトレジ
スタ144より出力される。The shift register 144 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 143. (Ie, the control signal Tsft can be said to be a shift clock of the shift register 144).
The data of one line of the serial / parallel-converted image (corresponding to drive data for n electron-emitting devices) is Id
The shift register 144 outputs as n parallel signals of 1 to Idn.
【0151】ラインメモリ145は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路143より送られる制御信号Tmryに従
って適宜Id1ないしIdnの内容を記憶する。記憶さ
れた内容は、I'd1ないしI'dnとして出力され、変
調信号発生器147に入力される。The line memory 145 is a storage device for storing data for one line of an image for a necessary time only, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 143. The stored contents are output as I'd1 to I'dn and input to the modulation signal generator 147.
【0152】変調信号発生器147は、画像データI'
d1ないしI'dnの各々に応じて表面伝導型電子放出
素子の各々を適切に駆動変調する為の信号源であり、そ
の出力信号は、端子Doy1ないしDoynを通じて表
示パネル141内の電子放出素子に印加される。The modulation signal generator 147 outputs the image data I ′
It is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of d1 to I'dn, and its output signal is sent to the electron-emitting devices in the display panel 141 through terminals Doy1 to Doyn. Applied.
【0153】前述したように、本発明により得られる電
子放出素子は放出電流Ieに対して以下の基本特性を有
している。As described above, the electron-emitting device obtained according to the present invention has the following basic characteristics with respect to the emission current Ie.
【0154】すなわち、電子放出には明確なしきい値電
圧Vthがあり、Vth以上の電圧を印加された時のみ
電子放出が生じる。また、電子放出しきい値以上の電圧
に対しては、電子放出素子への印加電圧の変化に応じて
放出電流も変化する。That is, electron emission has a clear threshold voltage Vth, and electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the electron emission element.
【0155】このことから、電子放出素子にパルス状の
電圧を印加する場合、例えば電子放出しきい値以下の電
圧を印加しても電子放出は生じないが、電子放出しきい
値以上の電圧を印加する場合には電子ビームが出力され
る。その際、パルスの波高値Vmを変化させることによ
り、出力電子ビームの強度を制御することが可能であ
る。また、パルスの幅Pwを変化させることにより、出
力される電子ビームの電荷の総量を制御することが可能
である。Therefore, when a pulse-like voltage is applied to the electron-emitting device, for example, even if a voltage lower than the electron emission threshold is applied, no electron emission occurs, but a voltage higher than the electron emission threshold is applied. When applied, an electron beam is output. At that time, the intensity of the output electron beam can be controlled by changing the peak value Vm of the pulse. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.
【0156】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器147として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。パルス幅変調方式を実施するに際しては、変
調信号発生器147として、一定の波高値の電圧パルス
を発生し、入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調方式の回路を用いるこ
とができる。Therefore, as a method of modulating the electron-emitting device in accordance with the input signal, a voltage modulation method, a pulse width modulation method, or the like can be employed. When implementing the voltage modulation method, a circuit of a voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 147. be able to. When performing the pulse width modulation method, the modulation signal generator 147 generates a voltage pulse having a constant peak value, and modulates the width of the voltage pulse appropriately according to input data. A circuit can be used.
【0157】シフトレジスタ144やラインメモリ14
5は、デジタル信号式のものをもアナログ信号式のもの
をも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。デジ
タル信号式を用いる場合には、同期信号分離回路146
の出力信号DATAをデジタル信号化する必要がある
が、これには同期信号分離回路146の出力部にA/D
変換器を設ければ良い。The shift register 144 and the line memory 14
5 can be either a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed. When the digital signal type is used, the synchronization signal separation circuit 146
Is required to be converted into a digital signal, which requires an A / D output at the output of the synchronizing signal separation circuit 146.
A converter may be provided.
【0158】これに関連して、ラインメモリ145の出
力信号がデジタル信号かアナログ信号かにより、変調信
号発生器147に用いられる回路が若干異なったものと
なる。つまり、デジタル信号を用いた電圧変調方式の場
合、変調信号発生器147には、例えばD/A変換回路
を用い、必要に応じて増幅回路などを付加する。In connection with this, the circuit used for the modulation signal generator 147 differs slightly depending on whether the output signal of the line memory 145 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 147, and an amplification circuit and the like are added as necessary.
【0159】パルス幅変調方式の場合、変調信号発生器
147には、例えば高速の発振器および発振器の出力す
る波数を計数する計数器(カウンタ)および計数器の出
力値と前記メモリの出力値を比較する比較器(コンパレ
ータ)を組み合わせた回路を用いる。必要に応じて、比
較器の出力するパルス幅変調された変調信号を電子放出
素子の駆動電圧にまで電圧増幅するための増幅器を付加
することもできる。In the case of the pulse width modulation method, the modulation signal generator 147 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparison between the output value of the counter and the output value of the memory. A circuit in which a comparator (comparator) is combined is used. If necessary, an amplifier for amplifying the pulse width modulated signal output from the comparator to the drive voltage of the electron-emitting device can be added.
【0160】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器147には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路(VCO)を
採用でき、必要に応じて表面伝導型電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。In the case of a voltage modulation method using an analog signal, an amplification circuit using, for example, an operational amplifier can be used as the modulation signal generator 147, and a level shift circuit and the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VCO) can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device can be added as necessary.
【0161】本発明により製造される画像表示装置にお
いては、各電子放出素子に、容器外端子Dox1ないし
Doxm、Doy1ないしDoynを介して電圧を印加
することにより、電子放出が生ずる。また、高圧端子H
vを介してメタルバック105、あるいは透明電極(不
図示)に高圧を印加して、電子ビームを加速すると、加
速された電子は、蛍光膜104に衝突し、発光が生じて
画像が形成される。In the image display device manufactured according to the present invention, electrons are emitted by applying a voltage to each of the electron-emitting devices via the external terminals Dox1 to Doxm and Doy1 to Doyn. Also, the high voltage terminal H
When a high voltage is applied to the metal back 105 or the transparent electrode (not shown) via v to accelerate the electron beam, the accelerated electrons collide with the fluorescent film 104 and emit light to form an image. .
【0162】入力信号については、NTSC方式を挙げ
たが、入力信号はこれに限られるものではなく、PA
L、SECAM方式など、これよりも多数の走査線から
なるTV信号(例えば、MUSE方式をはじめとする高
品位TV)方式を採用することもできる。The input signal has been described in the NTSC system. However, the input signal is not limited to this.
A TV signal (for example, a high-definition TV such as the MUSE system) including a larger number of scanning lines, such as the L and SECAM systems, may be employed.
【0163】[0163]
【実施例】実施例1 本実施例に係る電子放出素子の構成は、前述した図1に
示した構成と同様であり、その製造方法についても、基
本的には前述した図3に基づく説明と同様である。Embodiment 1 The configuration of an electron-emitting device according to this embodiment is the same as the configuration shown in FIG. 1 described above, and its manufacturing method is basically the same as that described with reference to FIG. The same is true.
【0164】以下、製造方法について説明する。Hereinafter, a manufacturing method will be described.
【0165】工程(a) 清浄化した青板ガラス上に厚さ1μmのシリコン酸化膜
をCVD法で形成した基体1上に、素子電極間隔Lを開
けて対向する素子電極4,5となるべきパターンをホト
レジスト(日立化成社製「RD−2000N−41」)
で形成し、真空蒸着法により、厚さ5nmのTi、厚さ
100nmのPtを順次堆積した。この堆積の後、ホト
レジストパターンを有機溶剤で溶解し、Pt/Ti堆積
膜をリフトオフし、素子電極間隔Lが10μm、素子電
極幅Wが300μmの素子電極4,5を形成した(図3
(a))。Step (a) On a substrate 1 in which a silicon oxide film having a thickness of 1 μm is formed on a cleaned blue plate glass by a CVD method, a pattern to be the element electrodes 4 and 5 facing each other with an element electrode interval L therebetween. To photoresist (“RD-2000N-41” manufactured by Hitachi Chemical Co., Ltd.)
, And 5 nm thick Ti and 100 nm thick Pt were sequentially deposited by a vacuum evaporation method. After this deposition, the photoresist pattern was dissolved with an organic solvent, and the Pt / Ti deposited film was lifted off to form device electrodes 4 and 5 having a device electrode interval L of 10 μm and a device electrode width W of 300 μm (FIG. 3).
(A)).
【0166】工程(b) 導電性薄膜3が形成される領域を開口部6aとして除く
べく、直径W'が100μmの円形パターンをホトレジ
スト(日立化成社製「RD−2000N−41」)で形
成し、以下に述べる方法により、基体1のほぼ表面全体
を帯電防止膜6で被覆した。Step (b) A circular pattern having a diameter W ′ of 100 μm is formed of a photoresist (“RD-2000N-41” manufactured by Hitachi Chemical Co., Ltd.) in order to remove the region where the conductive thin film 3 is formed as the opening 6 a. Almost the entire surface of the substrate 1 was covered with the antistatic film 6 by the method described below.
【0167】帯電防止膜6は、RFマグネトロンスパッ
タによって形成した。使用したターゲットは酸化スズ
で、膜厚はスパッタ時間でコントロールし、膜厚20n
mで形成した。シート抵抗値はおよそ2×1011Ω/□
であった。The antistatic film 6 was formed by RF magnetron sputtering. The target used was tin oxide, and the film thickness was controlled by the sputtering time.
m. Sheet resistance is about 2 × 10 11 Ω / □
Met.
【0168】次いで、ホトレジストパターンを有機溶剤
で溶解し、ホトレジストパターン上の帯電防止膜6をリ
フトオフし、後述する導電性薄膜3を形成する領域とな
る円形の開口部6aを形成した(図3(b))。Next, the photoresist pattern was dissolved with an organic solvent, the antistatic film 6 on the photoresist pattern was lifted off, and a circular opening 6a serving as a region for forming a conductive thin film 3 described later was formed (FIG. b)).
【0169】工程(c) 基体1を再度洗浄し、乾燥させた後、有機パラジウム含
有溶液(奥野製薬(株)製「ccp−4230」)を、
液滴付与装置7として加熱方式のインクジェット装置を
用いて、開口部6a内に液滴8として付与した(図3
(c))。液滴8は、帯電防止膜6が形成されていない
開口部6a内を満たして開口部6a内に収まり、基体1
上で不規則な形状に広がることがなく、安定した形状に
なった。Step (c) After the substrate 1 was washed again and dried, an organic palladium-containing solution (“cpp-4230” manufactured by Okuno Pharmaceutical Co., Ltd.) was
Using a heating type ink jet device as the droplet applying device 7, droplets 8 were applied in the opening 6a (FIG. 3).
(C)). The droplet 8 fills the inside of the opening 6 a where the antistatic film 6 is not formed and is contained in the opening 6 a.
It did not spread irregularly on the top and became a stable shape.
【0170】工程(d) 次に、350℃で10分間の加熱処理を行って、酸化パ
ラジウム(PdO)微粒子からなる微粒子膜を形成し、
導電性薄膜3とした(図3(d))。膜厚は平均10n
m、シート抵抗値は5×104Ω/□であった。Step (d) Next, a heat treatment is performed at 350 ° C. for 10 minutes to form a fine particle film made of fine particles of palladium oxide (PdO).
The conductive thin film 3 was obtained (FIG. 3D). Film thickness is 10n on average
m and sheet resistance were 5 × 10 4 Ω / □.
【0171】なお、ここで述べる微粒子膜とは、複数の
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接あるいは重なり合った状態(島状も含む)の膜を
指す。The fine particle film described here is a film in which a plurality of fine particles are gathered, and has a fine structure not only in a state where the fine particles are individually dispersed and arranged, but also in a state where the fine particles are adjacent to each other or overlap each other (an island). (Including the shape).
【0172】工程(e) 次に、図5に示す測定評価装置に設置し、排気ポンプ5
6にて排気し、2×10-3Paの圧力に達した後、電子
放出素子に素子電圧Vfを印加するための電源51より
素子電極4,5間に電圧を印加して、通電フォーミング
した。Step (e) Next, the apparatus is set in the measurement and evaluation apparatus shown in FIG.
After evacuating at 6 and reaching a pressure of 2 × 10 −3 Pa, a voltage was applied between the device electrodes 4 and 5 from a power source 51 for applying a device voltage Vf to the electron-emitting device, and energization forming was performed. .
【0173】通電フォーミングの電圧波形(フォーミン
グ電圧波形)を図4(b)に示す。図中、T1およびT
2は、それぞれ電圧波形のパルス幅とパルス間隔であ
り、本実施例ではT1を1ms、T2を10msとし、
三角波の波高値(フォーミング時のピーク電圧)を0.
1Vステップで昇圧させて通電フォーミングを行なっ
た。また、通電フォーミング中は、同時に、0.1Vの
電圧で、T2間に抵抗測定パルスを挿入し、抵抗を測定
した。FIG. 4B shows the voltage waveform of the energization forming (forming voltage waveform). In the figure, T1 and T
2 is the pulse width and pulse interval of the voltage waveform, respectively. In this embodiment, T1 is 1 ms, T2 is 10 ms,
Set the peak value (peak voltage during forming) of the triangular wave to 0.
The energization forming was performed by increasing the voltage in 1 V steps. In addition, during the energization forming, a resistance measurement pulse was simultaneously inserted between T2 at a voltage of 0.1 V to measure the resistance.
【0174】尚、通電フォーミングの終了は、抵抗測定
パルスでの測定値が約1MΩ以上になった時とし、同時
に電子放出素子への電圧の印加を終了した。この通電フ
ォーミング終了時のフォーミング電圧Vfは5.0Vで
あった。The energization forming was terminated when the value measured by the resistance measurement pulse became about 1 MΩ or more, and the application of the voltage to the electron-emitting device was terminated at the same time. The forming voltage Vf at the end of the energization forming was 5.0V.
【0175】この後、電子放出素子を真空中に保持した
まま200℃でアニーリングし、電子放出部2を含む導
電性薄膜3を還元した。Thereafter, annealing was performed at 200 ° C. while the electron-emitting device was kept in a vacuum, and the conductive thin film 3 including the electron-emitting portion 2 was reduced.
【0176】工程(f) 続いて、アセトンをアンプルに封じたものをスローリー
クバルブを通して真空内に導入し、0.1Paを維持し
た。(図示せず) 次に、通電フォーミングした電子放出素子に、波高値を
14Vとした図4(a)の波形で活性化処理を施した。
この活性化処理は、図5に示した測定評価装置内で、素
子電流Ifおよび放出電流Ieを測定しながら、素子電
極4,5間に上記パルス電圧を印加することで行った。Step (f) Subsequently, an acetone-sealed ampoule was introduced into a vacuum through a slow leak valve to maintain 0.1 Pa. (Not shown) Next, activation processing was performed on the electron-emitting device subjected to the energization forming with the waveform of FIG.
This activation process was performed by applying the pulse voltage between the device electrodes 4 and 5 while measuring the device current If and the emission current Ie in the measurement and evaluation device shown in FIG.
【0177】効率η((Ie/If)×100%)が、
約30分で最大になったため、通電を停止し、スローリ
ークバルブを閉め、活性化処理を終了した。The efficiency η ((Ie / If) × 100%) is
Since the maximum was reached in about 30 minutes, the energization was stopped, the slow leak valve was closed, and the activation process was completed.
【0178】この後、安定化工程処理を行うために、真
空容器内を1×10-5Paまで排気し、電子放出素子の
形成された基体を300℃で、また真空容器を250℃
で同時にそれぞれ10時間加熱し処理を行った。Thereafter, in order to perform a stabilization process, the inside of the vacuum vessel is evacuated to 1 × 10 −5 Pa, the substrate on which the electron-emitting devices are formed is heated at 300 ° C., and the vacuum vessel is heated at 250 ° C.
For 10 hours at the same time.
【0179】工程(g) こうして、電子放出部2を形成して電子放出素子を作製
し、電子放出特性を評価した。評価は、アノード電極5
4と電子放出素子間の距離を4mm、アノード電極54
の電位を5kV、電子放出特性測定時の真空容器55内
の圧力を1×10-6Paとした。Step (g) An electron-emitting device was manufactured by forming the electron-emitting portion 2 in this way, and the electron-emitting characteristics were evaluated. The evaluation was performed on the anode 5
4 and the distance between the electron-emitting device and the anode 54
Was set to 5 kV, and the pressure in the vacuum vessel 55 at the time of measuring the electron emission characteristics was set to 1 × 10 −6 Pa.
【0180】素子電極4,5の間に素子電圧Vfを14
V印加したが、電子放出特性は極めて安定で、放電等に
よる電子放出素子の破壊は生じなかった。An element voltage Vf of 14 is applied between the element electrodes 4 and 5.
When V was applied, the electron emission characteristics were extremely stable, and no destruction of the electron emission element due to discharge or the like occurred.
【0181】実施例2 図1に示す構成の電子放出素子を、図8および9に模式
的に示すように基体上に複数配置し、さらにマトリクス
状配線を配置した電子源を、以下に示す手順により作成
した。Example 2 A plurality of electron-emitting devices having the structure shown in FIG. 1 were arranged on a substrate as schematically shown in FIGS. 8 and 9, and an electron source in which matrix wirings were arranged was used in the following procedure. Created by
【0182】[工程1]青板ガラス上に厚さ1μmのシ
リコン酸化膜をCVD法で形成した基体1を洗剤と純水
により洗浄した後、素子電極間隔Lを開けて対向する素
子電極4,5となるべきパターンをホトレジスト(日立
化成社製「RD−2000N−41」)で形成し、真空
蒸着法により、厚さ5nmのTi、厚さ100nmのP
tを順次堆積した。この堆積の後、ホトレジストパター
ンを有機溶剤で溶解し、Pt/Ti堆積膜をリフトオフ
し、素子電極間隔Lが20μm、素子電極幅Wが200
μmの素子電極4,5を形成した(図9(a))。[Step 1] A substrate 1 having a silicon oxide film having a thickness of 1 μm formed on a blue plate glass by a CVD method is washed with a detergent and pure water, and then the device electrodes 4 and 5 opposed to each other with a device electrode interval L therebetween. The pattern to be formed is formed by photoresist (“RD-2000N-41” manufactured by Hitachi Chemical Co., Ltd.), and 5 nm thick Ti and 100 nm thick P are formed by vacuum evaporation.
t were sequentially deposited. After this deposition, the photoresist pattern was dissolved with an organic solvent, the Pt / Ti deposited film was lifted off, and the element electrode interval L was 20 μm and the element electrode width W was 200 μm.
μm device electrodes 4 and 5 were formed (FIG. 9A).
【0183】[工程2]次いで、金属成分としてAgを
含むペースト材料(ノリタケ社製「NP−4028
A」)を用い、スクリーン印刷法によりY方向配線72
のパターンを形成し、印刷後、110℃で20分乾燥
し、次いで熱処理装置によりピーク温度580℃、ピー
ク保持時間8分間の条件で上記ペーストを焼成して、Y
方向配線72を形成した(図9(b))。[Step 2] Next, a paste material containing Ag as a metal component (“NP-4028” manufactured by Noritake Co., Ltd.)
A ") and the Y-directional wiring 72 by screen printing.
After drying, the paste is dried at 110 ° C. for 20 minutes, and then baked by a heat treatment apparatus at a peak temperature of 580 ° C. and a peak holding time of 8 minutes.
The direction wiring 72 was formed (FIG. 9B).
【0184】[工程3]次に、PbOを主成分とするペ
ーストを用い、層間絶縁層81のパターンを印刷して、
工程2と同様の条件で焼成し、層間絶縁層81を形成し
た(図9(c))。この層間絶縁層81は、X方向配線
73とY方向配線72の交差部に配置した。[Step 3] Next, using a paste containing PbO as a main component, a pattern of the interlayer insulating layer 81 is printed.
Firing was performed under the same conditions as in Step 2 to form an interlayer insulating layer 81 (FIG. 9C). This interlayer insulating layer 81 was arranged at the intersection of the X-directional wiring 73 and the Y-directional wiring 72.
【0185】[工程4]工程2と同様の方法で、X方向
配線73を形成した(図9(d))。[Step 4] X-directional wiring 73 was formed in the same manner as in step 2 (FIG. 9D).
【0186】[工程5]導電性薄膜3が形成される領域
を開口部6aとして除くべく、直径W'が100μmの
円形パターンをホトレジスト(日立化成社製「RD−2
000N−41」)で形成し、以下に述べる方法によ
り、基体1のほぼ表面全体を帯電防止膜6で被覆した。[Step 5] In order to remove the region where the conductive thin film 3 is formed as the opening 6a, a circular pattern having a diameter W ′ of 100 μm was formed using a photoresist (“RD-2” manufactured by Hitachi Chemical Co., Ltd.).
000N-41 "), and the substantially entire surface of the substrate 1 was covered with the antistatic film 6 by the method described below.
【0187】帯電防止膜6は、RFマグネトロンスパッ
タによって形成した。使用したターゲットは酸化スズ
で、膜厚はスパッタ時間でコントロールし、膜厚20n
mで形成した。シート抵抗値はおよそ2×1011Ω/□
であった 次いで、ホトレジストパターンを有機溶剤で溶解し、ホ
トレジストパターン上の帯電防止膜6をリフトオフし、
後述する導電性薄膜3を形成する領域となる円形の開口
部6aを形成した(図9(e))。The antistatic film 6 was formed by RF magnetron sputtering. The target used was tin oxide, and the film thickness was controlled by the sputtering time.
m. Sheet resistance is about 2 × 10 11 Ω / □
Next, the photoresist pattern was dissolved with an organic solvent, and the antistatic film 6 on the photoresist pattern was lifted off.
A circular opening 6a to be a region for forming a conductive thin film 3 described later was formed (FIG. 9E).
【0188】なお、本実施例においては、導電性薄膜3
を形成するための開口部6a以外のほぼ全面に帯電防止
膜6を形成したが、前述したように、例えばX方向配線
73やY方向配線72は導体であるために帯電しないの
で、この上には帯電防止膜6を必要としないため、例え
ばこのX方向配線73やY方向配線72上も同時にリフ
トオフして帯電防止膜6を形成しないようにしてもよ
い。In this embodiment, the conductive thin film 3
Although the antistatic film 6 is formed on almost the entire surface except for the opening 6a for forming the wiring, as described above, for example, the X-direction wiring 73 and the Y-direction wiring 72 are not charged because they are conductors. Does not require the antistatic film 6, the X-directional wiring 73 and the Y-directional wiring 72 may be lifted off at the same time so that the antistatic film 6 is not formed.
【0189】[工程6]次いで、導電性薄膜3を形成し
た。[Step 6] Next, a conductive thin film 3 was formed.
【0190】具体的には、有機パラジウム含有溶液(奥
野製薬社製「ccp−4230」)を、液滴付与装置7
として加熱方式のインクジェット装置を用いて、開口部
6a内に液滴8として付与した。液滴は、帯電防止膜6
が形成されていない開口部6a内を満たして開口部6a
内に収まり、基体1上で不規則な形状に広がることがな
く、安定した形状になった。Specifically, an organic palladium-containing solution (“cpp-4230” manufactured by Okuno Pharmaceutical Co., Ltd.) was added to the droplet applying device
Was applied as droplets 8 in the openings 6a using a heating type inkjet apparatus. The droplet is charged by the antistatic film 6
Is filled in the opening 6a where the opening 6a is not formed.
Inside the substrate 1 and did not spread in an irregular shape on the substrate 1, and became a stable shape.
【0191】その後、350℃で10分間の加熱処理を
行って、酸化パラジウム微粒子から成る微粒子膜を得た
(図9(f))。Thereafter, a heat treatment was performed at 350 ° C. for 10 minutes to obtain a fine particle film composed of fine palladium oxide particles (FIG. 9F).
【0192】なお、フォーミング以降の工程について
は、以下に説明するように、外囲器を形成した後行っ
た。The steps after the forming were performed after the envelope was formed, as described below.
【0193】次に、以上のようにして作成した電子源を
用いて画像形成装置を作成した。その手順を、図10お
よび図11を用いて説明する。Next, an image forming apparatus was prepared by using the electron source prepared as described above. The procedure will be described with reference to FIGS.
【0194】上記のようにして、多数の電子放出素子を
設けた基体1をリアプレート101上に固定した後、基
体1の4mm上方に、フェースプレート106(ガラス
の基体103の内面に蛍光膜104とメタルバック10
5を形成したもの)を、支持枠102を介して配置し、
フェースプレート106、支持枠102、リアプレート
101の接合部と、リアプレート101と基体1の接合
部にフリットガラスを塗布し、窒素雰囲気中で400℃
ないし500℃で10分間以上焼成することで封着した
(図10)。After the base 1 provided with a large number of electron-emitting devices is fixed on the rear plate 101 as described above, the face plate 106 (the inner surface of the glass base 103 and the fluorescent film 104 And metal back 10
5) is disposed via the support frame 102,
Frit glass is applied to the joint between the face plate 106, the support frame 102, and the rear plate 101, and to the joint between the rear plate 101 and the base 1, and 400 ° C. in a nitrogen atmosphere.
Sealing was performed by baking at 500 to 500 ° C. for 10 minutes or more (FIG. 10).
【0195】なお、リアプレート101、支持枠102
およびフェースプレート106は、基体1と同じ材質の
青板ガラスで形成した。The rear plate 101, the support frame 102
The face plate 106 was formed of soda lime glass of the same material as the base 1.
【0196】蛍光膜104としては、マトリクス形状を
採用し、先にブラックマトリクスを形成し、その間隙部
に各色蛍光体112を塗布し、蛍光膜104を作製し
た。ブラックマトリクスを構成する黒色導電材111の
材料としては、通常良く用いられている黒鉛を主成分と
する材料を用いた。ガラス基体103に蛍光体112を
塗布する方法としてはスラリー法を用いた。As the fluorescent film 104, a matrix shape was adopted, a black matrix was formed first, and the phosphors 112 of each color were applied to the gaps, thereby forming the fluorescent film 104. As a material of the black conductive material 111 constituting the black matrix, a commonly used material mainly containing graphite was used. A slurry method was used as a method for applying the phosphor 112 to the glass substrate 103.
【0197】また、蛍光膜104の内面側にはメタルバ
ック105を設けた。メタルバック105は、蛍光膜1
04の作製後、蛍光膜104の内面側表面の平滑化処理
(通常フィルミングと呼ばれる)を行い、その後、Al
を真空蒸着することで作製した。Further, a metal back 105 was provided on the inner surface side of the fluorescent film 104. The metal back 105 is the fluorescent film 1
After the production of the phosphor film 104, the inner surface of the fluorescent film 104 is subjected to a smoothing treatment (usually called filming),
Was produced by vacuum evaporation.
【0198】フェースプレート106には、さらに蛍光
膜104の導電性を高めるため、蛍光膜104の外面側
に透明電極(不図示)が設けられる場合もあるが、本実
施例では、メタルバック105のみで十分な導電性が得
られたので省略した。In the face plate 106, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 104 in order to further increase the conductivity of the fluorescent film 104. In this embodiment, only the metal back 105 is provided. Was omitted because sufficient conductivity was obtained.
【0199】前述の封着を行う際、カラーの場合は各色
蛍光体112と電子放出素子とを対応させなくてはいけ
ないため、十分な位置合わせを行った。At the time of performing the above-mentioned sealing, in the case of color, since the phosphors 112 of each color must correspond to the electron-emitting devices, sufficient alignment was performed.
【0200】以上のようにして完成した外囲器108
を、図12に示す装置に接続し、外囲器108内の雰囲
気を、排気管122を通じ排気装置125にて排気し、
十分な圧力に達した後、図13に示すように、容器外端
子Dxo1ないしDoxmとDoy1ないしDoynを
通じて、電子放出素子74の電極4,5間に電圧を印加
して、導電性薄膜3をフォーミング処理することによ
り、電子放出部2を形成した。The envelope 108 completed as described above
Is connected to the device shown in FIG. 12, and the atmosphere in the envelope 108 is exhausted by the exhaust device 125 through the exhaust pipe 122,
After reaching a sufficient pressure, as shown in FIG. 13, a voltage is applied between the electrodes 4 and 5 of the electron-emitting device 74 through the external terminals Dxo1 to Doxm and Doy1 to Doyn to form the conductive thin film 3. By performing the treatment, the electron-emitting portion 2 was formed.
【0201】フォーミング処理の電圧波形は、図4
(b)と同様である。本実施例ではT1を1ms、T2
を10msとし、約2×10-3Paの圧力下で行った。The voltage waveform of the forming process is shown in FIG.
Same as (b). In this embodiment, T1 is 1 ms, T2
Was set to 10 ms and the pressure was about 2 × 10 −3 Pa.
【0202】このように作成された電子放出部2は、パ
ラジウム元素を主成分とする微粒子が分散配置された状
態となり、その微粒子の平均粒径は3nmであった。In the electron-emitting portion 2 thus prepared, fine particles mainly composed of palladium were dispersed and arranged, and the average particle size of the fine particles was 3 nm.
【0203】次に、パネルの排気管より、アセトンを、
スローリークバルブを通してパネル内に導入し、0.1
Paを維持した。Next, acetone was passed through the exhaust pipe of the panel.
Introduced into the panel through a slow leak valve, 0.1
Pa was maintained.
【0204】次いで、上記フォーミング処理で使用した
三角波を矩形波に変えて、波高14Vで、素子電流I
f,放出電流Ieを測定しながら、活性化処理を行っ
た。Next, the triangular wave used in the above-described forming process is changed to a rectangular wave, and a wave height of 14 V and an element current I
f, the activation process was performed while measuring the emission current Ie.
【0205】以上のようにフォーミング、活性化処理を
行い、電子放出部2を形成し、電子放出素子74を作製
した。As described above, the forming and activating processes were performed to form the electron-emitting portion 2, and the electron-emitting device 74 was manufactured.
【0206】次に、外囲器周辺より外囲器を300℃に
10時間加熱しながら10-6Pa程度の圧力まで排気
し、排気管をガスバーナーで熱することで溶着して外囲
器の封止を行った。最後に封止後の真空度を維持するた
めに、高周波加熱法でゲッター処理を行った。Next, the envelope was evacuated from the vicinity of the envelope to a pressure of about 10 −6 Pa while heating the envelope to 300 ° C. for 10 hours, and the exhaust pipe was welded by heating with a gas burner. Was sealed. Finally, in order to maintain the degree of vacuum after sealing, getter processing was performed by a high-frequency heating method.
【0207】以上のように完成した本実施例の画像表示
装置において、各電子放出素子には、容器外端子Dx1
ないしDxm,Dy1ないしDynを通じ、走査信号お
よび変調信号を不図示の信号発生手段よりそれぞれ印加
することにより、電子放出させて、高圧端子Hvを通じ
て、メタルバック105、あるいは透明電極(不図示)
に数kV以上の高圧を印加して電子ビームを加速し、蛍
光膜104に衝突させて励起・発光させることで画像を
表示した。In the image display device of the present embodiment completed as described above, each of the electron-emitting devices has a terminal Dx1 outside the container.
The scanning signal and the modulation signal are applied from signal generation means (not shown) through Dxm, Dy1 to Dyn, respectively, thereby emitting electrons, and through the high voltage terminal Hv, the metal back 105 or a transparent electrode (not shown).
An image was displayed by applying a high voltage of several kV or more to accelerate the electron beam and causing it to collide with the fluorescent film 104 to excite and emit light.
【0208】ここで、本実施例においては、層間絶縁層
81上の絶縁性表面にも帯電防止膜6が形成してあり、
この部分の帯電も効果的に防止されている。In this embodiment, the antistatic film 6 is also formed on the insulating surface on the interlayer insulating layer 81,
This portion is also effectively prevented from being charged.
【0209】その結果、安定した画像を表示し、電子ビ
ームの異常な偏向などもおきず、放電による破壊等も見
られなかった。As a result, a stable image was displayed, no abnormal deflection of the electron beam occurred, and no destruction due to electric discharge was observed.
【0210】[0210]
【発明の効果】上述のように、本発明においては、帯電
防止膜を、電子放出部を含む導電性薄膜が形成される部
分を開口部として除いて形成し、この開口部内に液適法
を用いて導電性薄膜を形成するようにしたため、液滴付
与時に帯電防止膜の開口部周縁が堰として機能し、液滴
が基体上で不規則な形状に広がることがないため、シラ
ンカップリング剤などによる疎水化処理を行うことな
く、導電性薄膜の形状および厚みの均一性を高めること
ができる。従って、上記基体の表面処理が不要となるた
め、工程および処理時間の短縮を図ることが可能であ
る。As described above, in the present invention, the antistatic film is formed by removing the portion where the conductive thin film including the electron-emitting portion is formed as an opening, and the liquid anti-static method is used in the opening. In order to form a conductive thin film, the periphery of the opening of the antistatic film functions as a weir when the droplet is applied, and the droplet does not spread in an irregular shape on the substrate. Without conducting the hydrophobic treatment, the uniformity of the shape and thickness of the conductive thin film can be improved. Therefore, since the surface treatment of the base is not required, it is possible to shorten the steps and the processing time.
【0211】また、導電性薄膜の形状が、帯電防止膜の
開口部と一致するため、導電性薄膜の寸法の再現性や均
一性が向上させることができ、複数の電子放出素子を形
成した電子源を用いて画像表示装置を形成する場合に、
表示全体の再現性や均一性を向上させることが可能で、
画像形成装置に適用することで、画像品質の向上を図る
ことができるものである。Further, since the shape of the conductive thin film matches the opening of the antistatic film, the reproducibility and uniformity of the dimensions of the conductive thin film can be improved, and the electron in which a plurality of electron-emitting devices are formed is formed. When forming an image display device using a source,
It is possible to improve the reproducibility and uniformity of the entire display,
By applying the present invention to an image forming apparatus, image quality can be improved.
【図1】本発明により得られる電子放出素子の基本構成
図である。FIG. 1 is a basic configuration diagram of an electron-emitting device obtained by the present invention.
【図2】本発明により得られる電子放出素子の他の構成
図である。FIG. 2 is another configuration diagram of the electron-emitting device obtained by the present invention.
【図3】図1に示される導型電子放出素子の製造工程図
である。FIG. 3 is a manufacturing process diagram of the conduction electron-emitting device shown in FIG.
【図4】フォーミング電圧波形の例を示す図である。FIG. 4 is a diagram illustrating an example of a forming voltage waveform.
【図5】電子放出素子の特性の測定評価装置の説明図で
ある。FIG. 5 is an explanatory diagram of an apparatus for measuring and evaluating characteristics of an electron-emitting device.
【図6】本発明によって得られる電子放出素子の放出電
流Ieおよび素子電流Ifと素子電圧Vfの関係を示す
模式図である。FIG. 6 is a schematic diagram showing the relationship between the emission current Ie, the device current If, and the device voltage Vf of the electron-emitting device obtained by the present invention.
【図7】電子源の基本構成の概略構成図である。FIG. 7 is a schematic configuration diagram of a basic configuration of an electron source.
【図8】本発明によって得られる電子源の構成を表す平
面図である。FIG. 8 is a plan view illustrating a configuration of an electron source obtained by the present invention.
【図9】図8の電子源の製造工程図を表す模式図であ
る。FIG. 9 is a schematic view illustrating a manufacturing process of the electron source of FIG. 8;
【図10】図8の電子源を用いた表示パネルの概略構成
を示す斜視図である。FIG. 10 is a perspective view showing a schematic configuration of a display panel using the electron source of FIG.
【図11】蛍光膜の説明図である。FIG. 11 is an explanatory diagram of a fluorescent film.
【図12】電子源および画像形成装置を製造する場合の
電子放出部形成工程および活性化工程を行うための真空
排気装置の模式図である。FIG. 12 is a schematic diagram of a vacuum exhaust device for performing an electron emitting portion forming step and an activation step when manufacturing an electron source and an image forming apparatus.
【図13】電子源および画像形成装置を製造する場合の
電子放出部形成工程および活性化工程を行うための配線
状態の説明図である。FIG. 13 is an explanatory diagram of a wiring state for performing an electron emission portion forming step and an activation step when manufacturing an electron source and an image forming apparatus.
【図14】画像形成装置にNTSC方式のテレビ信号に
応じて表示を行なうための駆動回路の一例を示すブロッ
ク図である。FIG. 14 is a block diagram illustrating an example of a drive circuit for performing display on an image forming apparatus in accordance with an NTSC television signal.
1 基体 2 電子放出部 3 導電性薄膜 4 素子電極 5 素子電極 6 帯電防止膜 6a 開口部 7 液滴付与装置 8 液滴 50 電流計 51 電源 52 電流計 53 高圧電源 54 アノード電極 55 真空容器 56 排気ポンプ 72 X方向配線 73 Y方向配線 74 電子放出素子 75 結線 81 層間絶縁層 101 リアプレート 102 支持枠 103 基体 104 蛍光膜 105 メタルバック 106 フェースプレート 108 外囲器 111 黒色導電材 112 蛍光体 121 表示パネル 122 排気管 123 真空チャンバー 124 ゲートバルブ 125 排気装置 126 圧力計 127 四重極質量分析器 128 ガス導入ライン 129 導入量制御手段 130 導入物質源 131 共通電極 132 電源 133 電流測定用抵抗 134 オシロスコープ 141 表示パネル 142 走査回路 143 制御回路 144 シフトレジスタ 145 ラインメモリ 146 同期信号分離回路 147 変調信号発生器 VxおよびVa 直流電圧源 DESCRIPTION OF SYMBOLS 1 Substrate 2 Electron emission part 3 Conductive thin film 4 Element electrode 5 Element electrode 6 Antistatic film 6a Opening 7 Droplet applying device 8 Droplet 50 Ammeter 51 Power supply 52 Ammeter 53 High voltage power supply 54 Anode electrode 55 Vacuum container 56 Exhaust Pump 72 X-directional wiring 73 Y-directional wiring 74 Electron-emitting device 75 Connection 81 Interlayer insulating layer 101 Rear plate 102 Support frame 103 Base 104 Fluorescent film 105 Metal back 106 Face plate 108 Enclosure 111 Black conductive material 112 Phosphor 121 Display panel 122 Exhaust pipe 123 Vacuum chamber 124 Gate valve 125 Exhaust device 126 Pressure gauge 127 Quadrupole mass analyzer 128 Gas introduction line 129 Introduced amount control means 130 Introduced substance source 131 Common electrode 132 Power supply 133 Current measuring resistor 134 Oscilloscope 1 41 display panel 142 scanning circuit 143 control circuit 144 shift register 145 line memory 146 synchronization signal separation circuit 147 modulation signal generator Vx and Va DC voltage source
Claims (6)
電極を設ける素子電極形成工程と、該一対の素子電極に
それぞれ接続された導電性薄膜を設ける導電性薄膜形成
工程と、該導電性薄膜の一部に電子放出部を形成する電
子放出部形成工程とを有する電子放出素子の製造方法に
おいて、 少なくとも前記導電性薄膜形成工程に先立って、該導電
性薄膜形成工程で導電性薄膜が設けられる領域を開口部
として除いて、前記基体上に帯電防止膜を設ける帯電防
止膜形成工程を有し、しかも前記導電性薄膜形成工程
が、前記帯電防止膜形成工程で基体上に設けられた帯電
防止膜の開口部内に、導電性薄膜成分含有液を液滴とし
て付与する工程を含むことを特徴とする電子放出素子の
製造方法。An element electrode forming step of providing a pair of opposing element electrodes on an insulating substrate; a conductive thin film forming step of providing conductive thin films respectively connected to the pair of element electrodes; An electron-emitting portion forming step of forming an electron-emitting portion on a part of the conductive thin film, wherein at least prior to the conductive thin-film forming step, the conductive thin film is formed in the conductive thin-film forming step. An antistatic film forming step of providing an antistatic film on the substrate except for a region provided as an opening, and the conductive thin film forming step is provided on the substrate in the antistatic film forming step. A method for manufacturing an electron-emitting device, comprising a step of applying a liquid containing a conductive thin film component as droplets in an opening of an antistatic film.
程を素子電極形成工程より後とし、該帯電防止膜形成工
程において、該素子電極形成工程で設けられた一対の素
子電極の対向側端部を開口部内に位置させて、一対の素
子電極上から帯電防止膜を設けた後、導電性薄膜形成工
程を行うことを特徴とする請求項1に記載の電子放出素
子の製造方法。2. An antistatic film forming step and a conductive thin film forming step are performed after an element electrode forming step, and in the antistatic film forming step, opposite ends of a pair of element electrodes provided in the element electrode forming step. 2. The method for manufacturing an electron-emitting device according to claim 1, wherein the step of forming the conductive thin film is performed after the portion is positioned in the opening and the antistatic film is provided on the pair of device electrodes.
程を素子電極形成工程より先とし、帯電防止膜形成工程
で設けた帯電防止膜の開口部内に、導電性薄膜形成工程
で導電性薄膜を設けた後、素子電極形成工程において、
前記帯電防止膜の開口部内に設けられた導電性薄膜上に
素子電極を設けることを特徴とする請求項1に記載の電
子放出素子の製造方法。3. An antistatic film forming step and a conductive thin film forming step are performed before an element electrode forming step, and a conductive thin film is formed in the opening of the antistatic film provided in the antistatic film forming step by the conductive thin film forming step. Is provided, in the device electrode forming step,
2. The method according to claim 1, wherein an element electrode is provided on a conductive thin film provided in an opening of the antistatic film.
分含有液の液滴としての付与を、圧電素子による圧力も
しくは加熱により生じる気泡による圧力で液滴を吐出さ
せるインクジェット装置によって行うことを特徴とする
請求項1〜3のいずれかに記載の電子放出素子の製造方
法。4. The method according to claim 1, wherein the application of the conductive thin film component-containing liquid as droplets in the conductive film forming step is performed by an ink jet device that discharges the droplets by a pressure of a piezoelectric element or a pressure of bubbles generated by heating. The method for manufacturing an electron-emitting device according to claim 1.
出素子の製造方法によって、共通の基体上に複数の電子
放出素子を形成することを特徴とする電子源の製造方
法。5. A method for manufacturing an electron source, comprising forming a plurality of electron-emitting devices on a common substrate by the method for manufacturing an electron-emitting device according to claim 1.
造した電子源を、該電子源からの電子線の照射により画
像を形成する画像形成部材と組み合わせることを特徴と
する画像形成装置の製造方法。6. An image forming apparatus, wherein an electron source manufactured by the method for manufacturing an electron source according to claim 5 is combined with an image forming member that forms an image by irradiating an electron beam from the electron source. Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120762A JP2002313220A (en) | 2001-04-19 | 2001-04-19 | Electron emitting element, electron source, and method of manufacturing image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120762A JP2002313220A (en) | 2001-04-19 | 2001-04-19 | Electron emitting element, electron source, and method of manufacturing image forming apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002313220A true JP2002313220A (en) | 2002-10-25 |
Family
ID=18970749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001120762A Withdrawn JP2002313220A (en) | 2001-04-19 | 2001-04-19 | Electron emitting element, electron source, and method of manufacturing image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002313220A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228444A (en) * | 2005-02-15 | 2006-08-31 | Seiko Epson Corp | Electron emitting device, method for manufacturing electron emitting device, electro-optical device, and electronic apparatus |
| JP2006228495A (en) * | 2005-02-16 | 2006-08-31 | Seiko Epson Corp | Electron emitting device, method for manufacturing electron emitting device, electro-optical device, and electronic apparatus |
| JP2006269254A (en) * | 2005-03-24 | 2006-10-05 | Seiko Epson Corp | Electron-emitting device substrate, method for manufacturing electron-emitting device substrate, display device, and electronic apparatus |
| KR100726275B1 (en) | 2005-01-05 | 2007-06-08 | 세이코 엡슨 가부시키가이샤 | Electron emitting device and method for manufacturing the electron emitting device, and electro-optical device, electronic device |
-
2001
- 2001-04-19 JP JP2001120762A patent/JP2002313220A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100726275B1 (en) | 2005-01-05 | 2007-06-08 | 세이코 엡슨 가부시키가이샤 | Electron emitting device and method for manufacturing the electron emitting device, and electro-optical device, electronic device |
| JP2006228444A (en) * | 2005-02-15 | 2006-08-31 | Seiko Epson Corp | Electron emitting device, method for manufacturing electron emitting device, electro-optical device, and electronic apparatus |
| JP2006228495A (en) * | 2005-02-16 | 2006-08-31 | Seiko Epson Corp | Electron emitting device, method for manufacturing electron emitting device, electro-optical device, and electronic apparatus |
| JP2006269254A (en) * | 2005-03-24 | 2006-10-05 | Seiko Epson Corp | Electron-emitting device substrate, method for manufacturing electron-emitting device substrate, display device, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001319563A (en) | Electron source forming substrate, electron source using the substrate, and image display device | |
| JP3530800B2 (en) | Electron source forming substrate, electron source using the substrate, and image display device | |
| KR100395602B1 (en) | Manufacture method for electron-emitting device, electron source, and image-forming apparatus | |
| JP3135118B2 (en) | Substrate for forming electron source, electron source, image forming apparatus, and manufacturing method thereof | |
| JP3372835B2 (en) | Method of manufacturing electron source and image forming apparatus | |
| JP2001319564A (en) | Electron source forming substrate, electron source using the substrate, and image display device | |
| JP3217949B2 (en) | Electron emitting element, electron source, display element, and method of manufacturing image forming apparatus | |
| JP2002358874A (en) | Method of manufacturing electron source and image forming apparatus | |
| JP2000182513A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP2002313220A (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP2000195415A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP3544135B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP3296549B2 (en) | Ink jet ejecting apparatus and ink jet ink used therefor | |
| JP3241599B2 (en) | Electron emitting element, electron source substrate, electron source, display panel, and method of manufacturing image forming apparatus | |
| JPH1140042A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP3596844B2 (en) | Electron-emitting device, method of manufacturing the same, electron source and image forming apparatus | |
| JP3582761B2 (en) | Organometallic compound for forming electron-emitting portion, and method for manufacturing electron-emitting device, electron source, and image forming apparatus | |
| JP3548431B2 (en) | Electron source and image forming apparatus using the electron source | |
| JP2000195417A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JPH11329221A (en) | Application method of paste-like substance and image display device using the application method | |
| JP3423527B2 (en) | Electron emitting element, electron source substrate, electron source, display panel, and method of manufacturing image forming apparatus | |
| JP3587335B2 (en) | Organometallic compound for forming electron-emitting device, and method for manufacturing electron-emitting device and image forming apparatus | |
| JPH1012136A (en) | Method of manufacturing electron-emitting device, electron-emitting device, electron source using the device, display panel, and image forming apparatus | |
| JP2000243257A (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JPH10283912A (en) | Electron source, image forming apparatus, and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |