JP2002369552A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 直流電圧変換器を含む半導体集積回路装置に
おいて、動作時においては損失を低減して高効率を実現
し、待機時においては消費電力を少なくする。 【解決手段】 半導体集積回路３０と、ニッケル水素電
池の電源電圧Ｖdd（1.2V）を電圧Ｖdd_int（0.5V）に降
圧して半導体集積回路に給電する直流電圧変換回路２１
とを同一チップ上に有する半導体集積回路装置におい
て、半導体集積回路３０は、絶対値がＶdd_int／２より
小さいしきい値電圧Ｖth1（-0.15V）を持つｐＭＯＳト
ランジスタと、Ｖdd_int／２より小さいしきい値電圧Ｖ
th2（0.15V）を持つｎＭＯＳトランジスタとを有し、直
流電圧変換回路２１は、絶対値が｜Ｖth1｜より大き
く、且つＶdd／２より小さいしきい値電圧Ｖth3（-0.33
V）を持つｐＭＯＳトランジスタＭ１と、Ｖth2 より大
きく、且つＶdd／２より小さいしきい値電圧Ｖth4（0.3
3V）を持つｎＭＯＳトランジスタＭ２とを有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流電圧変換回路
を含む半導体集積回路装置に係わり、特に各部のＭＩＳ
(Metal Insulator Semiconductor)トランジスタ（例え
ば、ＭＯＳトランジスタ）のしきい値電圧の最適化をは
かった半導体集積回路装置に関する。

【０００２】

【従来の技術】近年、半導体集積回路の集積度の向上は
著しく、ギガビット級の半導体メモリでは１チップに数
億個の半導体素子が、６４ビットのマイクロプロセッサ
では１チップに数百万から１千万個の半導体素子が集積
されるようになっている。集積度の向上は、素子の微細
化によって達成され、１ＧビットＤＲＡＭ（Dynamic Ra
ndom Access Memory）においては０．１５μｍのゲート
長のＭＯＳトランジスタが用いられ、さらに集積度が高
まると０．１μｍ以下のゲート長のＭＯＳトランジタが
用いられるようになる。

【０００３】このような微細ＭＯＳトランジスタにおい
ては、ホットキャリア生成によるトランジスタ特性の劣
化やＴＤＤＢ（Time Dependent Dielectric Breakdow
n）による絶縁膜破壊が起きる。また、チャネル長が短
くなることによるしきい値電圧の低下を抑えるため、基
板領域やチャネル領域の不純物濃度が高められると、ソ
ース，ドレインの接合耐圧が低下する。

【０００４】これら微細素子の信頼性を維持するために
は、電源電圧を下げることが有効である。即ち、ソース
・ドレイン間の横方向電界を弱めることによってホット
キャリアの発生を防ぐことができ、ゲート・バルク間の
縦方向電界を弱めることによってＴＤＤＢを防ぐことが
できる。さらに、電源電圧を下げることによって、ソー
ス・バルク間、ドレイン・バルク間の接合に加わる逆バ
イアスを低下させ、耐圧の低下に対応させることができ
る。また、低い電圧で駆動させることは、低消費電力化
にも繋がり、非常に好ましい。

【０００５】ところで、近年の市場の拡大が著しい携帯
情報機器においては、その主電源としてニッケル水素電
池或いはリチウムイオン電池に代表される、軽量で且つ
エネルギー密度の高い電源が使われることが多い。しか
し、これらの電池は電圧が１．２〜３．３Ｖ程度であ
り、上記微細ＭＯＳトランジスタの耐圧より高く、この
ような微細トランジスタを用いた回路に適用する場合、
例えば直流電圧変換器を用いて電圧を降圧して使用する
必要がある。

【０００６】携帯情報機器の使用時間は、電源システム
と構成部品の消費電力によって決まり、より長時間使う
ためには、高エネルギー密度の電池、高効率の直流電圧
変換器、低消費電力な集積回路が要求される。また、携
帯情報機器はインテリジェントで外部との通信を行える
機能を有するため、基本構成としてマイクロプロセッサ
や通信回路を備える。そして、降圧した電源電圧を特に
マイクロプロセッサ及びベースバンドＬＳＩに用いるこ
とは、ＬＳＩの低消費電力化の観点からも望ましいとい
える。

【０００７】図１０に、電池電圧を降圧するための直流
電圧変換器を用いた半導体集積回路装置の従来例を示
す。図中の１０はおよそ１．２Ｖの電圧を発生するニッ
ケル水素電池、２０は１．２Ｖの電池電圧をおよそ０．
５Ｖに降圧する直流電圧変換器、３０はベースバンドＬ
ＳＩに代表される集積回路である。直流電圧変換器２０
を構成する要素回路を集積回路３０が形成される半導体
基板と同一の半導体基板上に形成することによって、シ
ステムを構成する部品点数を減らし、コストの増加を抑
えることができる。

【０００８】集積回路３０においては、高速動作並びに
低消費電力の観点からｐＭＯＳトランジスタとｎＭＯＳ
トランジスタを組み合わせたＣＭＯＳ論理回路、パスゲ
ート論理回路、ダイナミック回路等が用いられることが
多い。これらのトランジスタのしきい値電圧は、回路の
動作電圧及び要求される動作速度と消費電力によって決
定される。また、直流電圧変換器２０を構成する各要素
回路は集積回路３０と同一基板上に同一プロセスで形成
するため、同様のｐＭＯＳトランジスタ及びｎＭＯＳト
ランジスタを組み合わせた回路で構成することが好まし
い。

【０００９】例えば、ＣＭＯＳ論理回路の中で最も簡単
なインバータ回路を例にとると、回路が動作するために
必要なトランジスタのしきい値電圧（ｐＭＯＳトランジ
スタの場合は絶対値、以下同様）は電源電圧の１／２以
下である。しきい値電圧が高いとトランジスタの駆動能
力が減少するため、回路の動作速度は低下する。一方、
しきい値電圧が低くなり過ぎると、トランジスタがカッ
トオフしているときのリーク電流が増加する。リーク電
流の増加は動作時の消費電力だけでなく、非動作時（待
機時）の消費電力を増加させる。

【００１０】また、リーク電流が増加すると、回路の出
力信号のハイレベルが電源電圧より低下したり、ロウレ
ベルが接地電圧より上昇したりして、出力信号の振幅が
低下する。振幅の低下はこの回路が駆動する別の回路の
動作速度を低下させたり、後動作を引き起こしたり、貫
通電流を増加させたりする。また、低いしきい値電圧は
トランジスタがパンチスルーしやすくなるため、ドレイ
ン耐圧が低下する。

【００１１】以上のことから、通常、しきい値電圧は電
源電圧の１／３から１／５程度の値に設定され、電源電
圧が０．５Ｖの場合、しきい値電圧は０．１Ｖから０．
１５Ｖ程度となる。しかしながら、０．５Ｖ動作用に設
計した素子を１．２Ｖ或いは３．３Ｖ入力の直流電圧変
換器を構成する要素回路にそのまま適用すると、リーク
電流の増加による消費電力の増加とドレイン耐圧が持た
なくなるため好ましくない。

【００１２】

【発明が解決しようとする課題】このように、従来の携
帯情報機器においては、主電源としてニッケル水素電池
などの高性能電池を使用し、直流電圧変換器を用いて電
池電圧を降圧して、より低電圧動作の半導体集積回路に
給電するようにしている。ここで、直流電圧変換器は、
各要素回路を半導体集積回路と同一チップ上に同一プロ
セスで形成するため、半導体集積回路を構成するトラン
ジスタと同一のトランジスタで構成されている。

【００１３】この場合、直流電圧変換器においては、電
源電圧に対してトランジスタのしきい値電圧が低いもの
となる。トランジスタのしきい値電圧が低過ぎると、リ
ーク電流が増加し、動作時の変換効率の低下及び待機時
の消費電力の増加を招き、携帯情報機器の電池の寿命を
減少させるという問題がある。また、直流電圧変換器の
要素回路は主電源により動作するため、半導体集積回路
の動作電圧より高い電圧で動作する。従って、半導体集
積回路の動作に適すように設計された低耐圧の素子を直
流電圧変換器の要素回路に用いると、信頼性が低下する
という問題がある。

【００１４】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、動作時においては損失
を低減して高効率を実現し、待機時においては消費電力
を少なくした直流電圧変換器を備えた半導体集積回路装
置を提供することにある。

【００１５】

【課題を解決するための手段】（構成）上記課題を解決
するために本発明は次のような構成を採用している。

【００１６】即ち本発明は、消費電力が大きい動作モー
ドとこの動作モードより消費電力が小さい待機モードの
２種のモードを持つ半導体集積回路と、第１の直流電圧
を第２の直流電圧に降圧して前記半導体集積回路に給電
する直流電圧変換回路とを同一チップ上に有する半導体
集積回路装置であって、前記半導体集積回路は、絶対値
が第２の直流電圧の１／２より小さい第１のしきい値電
圧を持つｐＭＯＳトランジスタと、第２の直流電圧の１
／２より小さい第２のしきい値電圧を持つｎＭＯＳトラ
ンジスタとを含むものであり、前記直流電圧変換回路
は、絶対値が第１のしきい値電圧の絶対値より大きく、
且つ第１の直流電圧の１／２より小さい第３のしきい値
電圧を持つｐＭＯＳトランジスタと、第２のしきい値電
圧より大きく、且つ第１の直流電圧の１／２より小さい
第４のしきい値電圧を持つｎＭＯＳトランジスタとを含
むものであることを特徴とする。なお、上記のＭＯＳト
ランジスタは、ゲート絶縁膜が酸化膜以外に窒化膜その
他の絶縁膜の場合も含むものとする。

【００１７】ここで、本発明の望ましい実施態様として
は次のものが挙げられる。 (1) 直流電圧変換回路における出力電力と最終段効率、
更に第３のしきい値電圧を持つｐＭＯＳトランジスタ及
び第４のしきい値電圧を持つｎＭＯＳトランジスタのオ
ン抵抗との関係から、所望の効率が得られるオン抵抗を
求め、このオン抵抗を基に第３及び第４のしきい値電圧
と待機電力との関係を求め、直流電圧変換回路における
第３及び第４のしきい値電圧を、許容できる待機電力に
対応する値に設定してなること。

【００１８】(2) 第１の直流電圧がおよそ１．２Ｖの起
電力を有するニッケル水素電池であり、第２の直流電圧
がおよそ０．５Ｖである場合に、第３のしきい値電圧を
−０．３３Ｖより小さく設定し、第４のしきい値電圧を
０．３３Ｖより大きく設定してなること。

【００１９】(3) 第１の直流電圧がおよそ３．３〜３．
６Ｖの起電力を有するリチウムイオン電池であり、第２
の直流電圧がおよそ０．５Ｖである場合に、第３のしき
い値電圧を−０．３６Ｖより小さく設定し、第４のしき
い値電圧を０．３６Ｖより大きく設定してなること。

【００２０】（作用）本発明によれば、直流電圧変換回
路におけるｐＭＯＳトランジスタの第３のしきい値電圧
の絶対値を半導体集積回路におけるｐＭＯＳトランジス
タの第１のしきい値電圧の絶対値よりも大きくし、且つ
直流電圧変換回路におけるｎＭＯＳトランジスタの第４
のしきい値電圧を半導体集積回路におけるｎＭＯＳトラ
ンジスタの第２のしきい値電圧よりも大きくすることに
より、直流電圧変換回路のリーク電流が小さくなるた
め、動作時の効率の低下と待機時の消費電力の増加を抑
えることができる。また、直流電圧変換回路を構成する
素子の耐圧が大きくなるため、信頼性が向上する。

【００２１】つまり、第１の直流電圧よりも低い第２の
直流電圧で動作する半導体集積回路は勿論のこと、第１
の直流電圧で動作する直流電圧変換回路においても、電
源電圧に対して最適なしきい値電圧を設定することによ
り、直流電圧変換回路における損失を抑制して高効率化
をはかることができ、更に待機時における低消費電力化
をはかることが可能となる。

【００２２】

【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。

【００２３】（第１の実施形態）図１は、本発明の第１
の実施例に係わる半導体集積回路装置の回路構成を示す
図である。図中の１０は電圧Ｖddを発生する主電源であ
って、ニッケル水素，リチウムイオン等の高性能の電池
を用いている。２１は電池電圧を電圧Ｖdd_intに降圧す
る直流電圧変換器であって、本実施例ではバック型ＤＣ
−ＤＣ変換器の例を示している。

【００２４】直流電圧変換器２１は、クロックを発生す
るクロック発生回路（ＣＧ）２２と、発生したクロック
のデューティ比を変調するパルス幅変調回路（ＰＷＭ）
２３と、変調されたクロック信号を増幅するプリバッフ
ァ回路（ＰＢ）２４と、最終段であるメインバッファを
構成するｐＭＯＳトランジスタＭ１及びｎＭＯＳトラン
ジスタＭ２と、メインバッファからの信号の直流成分を
通過させ電圧Ｖdd_intを出力するロウパスフィルタを構
成するインダクタＬ１及びキャパシタＣ１と、電圧Ｖdd
_intを参照電位Ｖref と比較し比較結果をＰＷＭに出力
する比較器２５と、系の安定化のためのキャパシタＣ２
及び抵抗Ｒ１，Ｒ２とからなる。

【００２５】また、図中の３０はｐＭＯＳトランジスタ
とｎＭＯＳトランジスタからなる負荷回路（半導体集積
回路）であって、降圧した電圧Ｖdd_intで駆動される回
路を含む。この負荷回路３０においては、電圧Ｖdd_int
が０．５Ｖのとき、例えばｐＭＯＳトランジスタのしき
い値を−０．１５Ｖに、ｎＭＯＳトランジスタのしきい
値を０．１５Ｖに設定されているものとする。

【００２６】直流電圧変換器２１は、スリープ信号Slee
p によって動作モードと待機モードが切り替えられる。
図２は、スリープ信号Sleep と直流電圧変換器２１から
の出力電圧Ｖdd_intの時間変化を示した図である。信号
Sleep がハイ状態のとき、クロック発生回路２２及び比
較器２５は非動作状態となる。また、信号Sleep は、待
機時に出力電圧Ｖdd_intが接地電圧Ｖssになるようにプ
リバッファ回路２４を制御する。信号Sleep がロウ状態
になると、直流電圧変換器２１は動作状態となり、出力
電圧Ｖdd_intは降圧電位まで上昇する。再び信号Sleep
がハイ状態になると、出力電圧Ｖdd_intは接地電圧Ｖss
まで低下する。

【００２７】次に、待機時において出力電圧Ｖdd_intが
接地電圧Ｖssになるような制御方法と、そのときのリー
ク電流について説明する。

【００２８】負荷回路３０が抵抗性回路の場合、プリバ
ッファ回路２４からの出力ＳＰ，ＳＮがそれぞれハイ，
ロウになるようにプリバッファ回路２４をスリープ信号
Sleep によって制御する。ｐＭＯＳトランジスタＭ１及
びｎＭＯＳトランジスタＭ２はどちらもオフ状態になる
ため、出力電圧Ｖdd_intは抵抗性の負荷回路３０を通し
て接地電圧Ｖssになる。この場合、メインバッファの電
源Ｖddから接地Ｖssへのリーク電流は、ｐＭＯＳトラン
ジスタＭ１のオフリーク電流で決定される。

【００２９】負荷回路３０が容量性回路の場合、プリバ
ッファ回路２４からの出力ＳＰ，ＳＮが共にハイになる
ようにプリバッファ回路２４をスリープ信号Sleep によ
って制御する。ｐＭＯＳトランジスタＭ１はオフ状態、
ｎＭＯＳトランジスタＭ２はオン状態になるため、出力
電圧Ｖdd_intはｎＭＯＳトランジスタＭ２を通して接地
電圧Ｖssになる。この場合も、オフリーク電流はｐＭＯ
ＳトランジスタＭ１で決定される。

【００３０】また、負荷回路３０が容量性回路の場合、
プリバッファ回路２４からの出力ＳＰ，ＳＮがそれぞれ
ハイ，ロウになるようにプリバッファ回路２４をスリー
プ信号Sleep によって制御し、図３に示すようなｎＭＯ
ＳトランジスタＭ３を導入して出力電圧Ｖdd_intを接地
電圧Ｖssにしても良い。ｎＭＯＳトランジスタＭ３はド
レインがＶdd_intに接続され、ゲートにSleep が入力
し、ソースがＶssに接地される。この場合も、メインバ
ッファの電源Ｖddから接地Ｖssへのリーク電流は、ｐＭ
ＯＳトランジスタＭ１のオフリーク電流で決定される。

【００３１】本実施形態システムでは、直流電圧変換器
２１を構成する要素回路２２〜２５及びキャパシタＣ
２、抵抗Ｒ１，Ｒ２は、負荷回路３０を集積形成する半
導体基板と同一の半導体基板上に集積形成される。マイ
クロファラッド以上の静電容量を有するキャパシタＣ１
は個別部品でも良いし、高誘電体材料を用いて負荷回路
３０及び直流電圧変換器２１の要素回路が集積形成され
る半導体基板上に形成しても良い。

【００３２】同様に、マイクロヘンリー以上のインダク
タンスを有するインダクタＬ１は個別部品でもよいし、
透磁率の大きな磁性薄膜材料を用いて負荷回路及び直流
電圧変換器の要素回路が集積形成される半導体基板上に
形成しても良い。さらに、Ｃ１，Ｌ１の少なくとも一方
を個別部品とし、スーパーコネクト技術等を用いて、こ
れらを負荷回路３０及び直流電圧変換器２１の要素回路
が集積形成される半導体基板上に形成しても良い。

【００３３】図４は、出力電圧Ｖdd_int＝０．５Ｖにお
ける直流電圧変換器２１のメインバッファを構成するト
ランジスタのオン抵抗に対する最終段効率の変化を数値
解析により計算した結果である。ここで、ｐＭＯＳトラ
ンジスタＭ１のオン抵抗とｎＭＯＳトランジスタＭ２の
オン抵抗は等しいことを仮定している。また、トランジ
スタＭ１及びＭ２のオフリーク電流と、電源配線の寄生
抵抗と、インダクタＬ１に代表される出力系の寄生抵抗
と、ドレイン接合容量に代表されるトランジスタの寄生
容量と、配線の寄生抵抗及び寄生容量は全て０であると
仮定している。トランジスタのオン抵抗は、ゲート・ソ
ース間に電圧Ｖddが与えられたときのドレイン電流に対
するドレイン電圧の傾きで定義している。また、最終段
効率は出力電力Ｐo と出力電力とトランジスタＭ１とＭ
２で構成されるメインバッファで消費される電力Ｐmain
の和（Ｐo +Ｐmain）の比で定義している。

【００３４】図４において、出力電力が１０ｍＷの場
合、主電源電圧Ｖddが１．２Ｖ，３．３Ｖいずれの場合
にもおよそ２．８Ω以下のオン抵抗で９０％以上の出力
段効率が得られている。また、出力電力が２０ｍＷの場
合には、９０％以上の出力段効率が得られるオン抵抗は
およそ１．４Ω以下となる。直流電圧変換器の効率は、
メインバッファのリーク電流、プリバッファ回路２４そ
の他の回路２２，２３，２５で消費する電力、配線の寄
生抵抗及び寄生容量、インダクタの寄生抵抗、トランジ
スタの寄生容量、等による損失が加わるため、出力段効
率より数％低下する。

【００３５】従って、出力電力が１０ｍＷ〜２０ｍＷ程
度の場合、９０％近くの効率を得るためにはオン抵抗を
１Ω程度或いはそれ以下にする必要がある。以下、出力
電圧が０．５Ｖ、オン抵抗が１Ωの場合について、トラ
ンジスタＭ１及びＭ２のしきい値電圧とサブスレッショ
ルド係数を変化させたときの効率の数値解析結果を示
す。

【００３６】図５は、主電源電圧Ｖddが１．２Ｖ、サブ
スレッショルド係数Ｓが８０ｍＶ／dec 、出力電圧Ｖdd
_intが０．５Ｖにおける効率の出力電力依存性を示す。
効率は出力電力Ｐo と直流電圧変換器２１の消費電力Ｐ
との比で定義している。ここで、消費電力Ｐは、出力電
力Ｐo とクロック発生回路２２、ＰＷＭ回路２３、プリ
バッファ回路２４で消費する電力Ｐcntlと、トランジス
タＭ１とトランジスタＭ２とからなるメインバッファの
オン抵抗により消費される電力Ｐonと、インダクタ起因
のメインバッファ出力の過剰電圧により生じる損失Ｐvx
と、メインバッファのリーク電力Ｐleakと、インダクタ
の寄生抵抗により生じる損失Ｐindとの和である。

【００３７】同じゲート幅の場合には、しきい値電圧Ｖ
ｔが高いほどトランジスタのオン抵抗が増加する。従っ
て、オン抵抗を一定（この例では１Ω）にするために
は、しきい値電圧の増加と共にゲート幅を大きくする必
要がある。これはメインバッファを駆動するプリバッフ
ァ回路２４の消費電力の増大を招く。一方、しきい値電
圧Ｖｔが低くなると、トランジスタのオフリーク電流が
増大するため、回路に流れるリーク電流による消費電力
が増加する。図５から、しきい値電圧が低くなると効率
が全ての出力電力において減少している。

【００３８】図６に、主電源電圧Ｖddが３．３Ｖ、サブ
スレッショルド係数Ｓが８０ｍＶ／dec 、出力電圧Ｖdd
_intが０．５Ｖにおける効率の出力電力依存性を示す。
この場合も、しきい値電圧が低くなると効率が全ての出
力電力において大きく減少している。

【００３９】以上のことから、しきい値電圧低下による
効率低下はオフリーク電流の増加が大きく効いているこ
とになる。

【００４０】図７に、ニッケル水素電池を用いた場合で
主電源電圧Ｖddが１．２Ｖ、出力電圧Ｖdd_intが０．５
Ｖ、出力電力Ｐo が１０ｍＷにおける直流電圧変換器の
効率と待機電力のしきい値電圧依存性を示す。ここで、
待機電力はメインバッファとプリバッファ２４で消費さ
れる電力だけを考える。トランジスタのオン抵抗は１Ω
とした。

【００４１】直流電圧変換器２１が待機モードにあり、
出力電圧Ｖdd_intはＶssに接地される期間、負荷回路３
０は電力を消費しない。しかし、図２に示したように、
待機モードにおいてＶdd_intがＶssまで下がる遷移期間
が存在し、この期間は電力を消費する。また、例えば
“IEEE Journal of Solid-State Circuits, Vol.32, N
o.6, pp.861-869, June 1997”にあるように、待機モー
ドにおいて負荷回路３０の一部回路を動作させるような
方式が提案されている。この場合、待機モードにおいて
１μＷより少ない待機電力が報告されている。携帯情報
端末はできるだけ少ない待機電力であることが望まれて
いて、一般的にその多くを占めるＬＳＩの待機電力は１
μＷを大きく超えないことが望ましい。

【００４２】負荷回路３０の待機電力が動作電力の１０
０００分の１の１μＷであり、直流電圧変換器２１の待
機電力が負荷回路３０の待機電力の１００分の１である
０．０１μＷである場合を例として考える。ここで、直
流電圧変換器２１の待機電力が負荷回路３０の待機電力
の１００分の１という設定は、直流電圧変換器２１の待
機電力が負荷回路３０と合わせたシステム全体の待機電
力に対して無視できる値であり、この値を大きく超えな
ければ直流電圧変換器２１を用いることによる待機性能
の劣化を防ぐことが可能である。

【００４３】図７から、完全空乏型のＳＯＩ（Silicon
on Insulator）ＭＯＳトランジスタに代表されるように
サブスレッショルド係数Ｓが理想値６０ｍＶ／dec の場
合、しきい値電圧を０．３３Ｖ以上にすることによって
待機電力を０．０１μＷ以下にすることができる。即
ち、直流電圧変換書き２１におけるｐＭＯＳトランジス
タＭ１のしきい値電圧を−０．３３Ｖ以下、ｎＭＯＳト
ランジスタＭ２のしきい値電圧を０．３３１Ｖ以上に設
定することにより、動作時の効率低下と待機時の消費電
力増加を抑えることができる。そして、このときの効率
はしきい値電圧により殆ど変化しない。また、しきい値
電圧のバラツキを１０％であると仮定した場合は、しき
い値電圧を０．３６Ｖ以上に設定することがより望まし
い。

【００４４】部分空乏型のＳＯＩ−ＭＯＳトランジスタ
或いはバルクＭＯＳトランジスタの場合、一般的にサブ
スレッショルド係数Ｓは８０ｍＶ／dec 以上である。図
７から、しきい値電圧が０．４５Ｖ以上のとき、高い効
率を保ったまま待機電力を０．０１μＷ以下にすること
ができる。この場合も、しきい値電圧のバラツキ１０％
を考慮すると、しきい値電圧を０．４９Ｖ以上に設定す
ることがより望ましい。

【００４５】図８に、リチウムイオン電池を用いた場合
で主電源電圧Ｖddが３．３Ｖ、出力電圧Ｖdd_intが０．
５Ｖ、出力電力Ｐo が１０ｍＷにおける直流電圧変換器
の効率と待機電力しきい値電圧依存性を示す。この場合
も図７と同様に、バラツキを考慮しない場合、サブスレ
ッショルド係数Ｓが６０ｍＶ／dec のとき、しきい値電
圧を０．３３Ｖ以上に設定することが望ましく、サブス
レッショルド係数Ｓは８０ｍＶ／dec 以上のとき、しき
い値電圧を０．４３Ｖ以上に設定することが望ましい。

【００４６】以上、主電源電圧Ｖddが１．２Ｖの場合と
３．３Ｖの場合について示したが、この間の電圧或いは
Ｖddが３．６Ｖ程度になった場合も同様である。また、
出力電圧Ｖdd_intは０．５Ｖの場合について示したが、
これ以外の電圧、例えばＶdd_intが０．８Ｖの場合でも
０．３Ｖの場合においても、直流電圧変換器を構成する
トランジスタのしきい値電圧はＶdd_intで駆動される集
積回路を構成するトランジスタのしきい値電圧より高く
設定することが望ましい。

【００４７】（第２の実施形態）図９は、本発明の第２
の実施形態に係わる半導体集積回路装置を説明するため
のもので、直流電圧変換器２１の回路構成を示す図であ
る。この実施形態では、直流電圧変換器２１がスイッチ
トキャパシタ型となっている。

【００４８】本実施形態の直流電圧変換器２１は、クロ
ック発生回路２６とｎＭＯＳトランジスタＭ４〜Ｍ７、
キャパシタＣ３，Ｃ４からなる。クロック発生回路２６
はスリープ信号Sleep により制御され、信号Sleep がロ
ウレベルのときクロックＣＫ及びその反転クロックＢＣ
Ｋが発生し、信号Sleep がハイレベルのとき非動作とな
る。

【００４９】ｎＭＯＳトランジスタＭ４，Ｍ５、キャパ
シタＣ３，Ｃ４は電源電圧Ｖddと接地電圧Ｖssの間に交
互に直列接続され、Ｍ４とＭ５のゲートにはクロックＣ
Ｋが入力される。また、ｎＭＯＳトランジスタＭ６は、
ソースがＭ５とＣ４の接続点である出力Ｖdd_intに接続
され、ゲートにクロックBCK が入力され、ドレインがＭ
４とＣ３の接続点に接続されている。ｎＭＯＳトランジ
スタＭ７は、ソースが接地され、ゲートにクロックBCK
が入力され、ドレインがＭ５とＣ３接続点に接続されて
いる。

【００５０】クロックＣＫがハイレベルになると、Ｍ４
とＭ５がオン状態、Ｍ６とＭ７がオフ状態となり、電源
電圧Ｖddと接地電圧Ｖssの間に直列に接続されたＣ３と
Ｃ４には同じ量の電荷が蓄積される。クロックＣＫがロ
ウレベルになると、Ｍ４とＭ５がオフ状態、Ｍ６とＭ７
がオン状態となり、Ｃ３とＣ４は出力Ｖdd_intと接地電
圧Ｖssとの間に並列に接続される。この動作を繰り返す
ことにより、Ｃ３とＣ４の静電容量で決定される電圧が
出力される。いま、Ｃ３とＣ４の静電容量が等しいと仮
定すると、Ｖdd_intはＶdd／２となる。

【００５１】この場合、サブスレッショルド係数Ｓが６
０ｍＶ／dec のとき、ＭＯＳトランジスタのしきい値電
圧を０．３６〜０．３７Ｖ以上に設定することが望まし
く、サブスレッショルド係数Ｓが８０ｍＶ／dec 以上の
とき、しきい値電圧を０．４９〜０．５Ｖ以上に設定す
ることが望ましいのが確認された。

【００５２】本実施形態では、ＭＯＳトランジスタとし
てｎＭＯＳトランジスタを使用したが、これをｐＭＯＳ
トランジスタにしてもよいし、ｎＭＯＳトランジスタと
ｐＭＯＳトランジスタを並列接続してもよい。また、キ
ャパシタの数は２に限定されるものではない。その数は
電源電圧Ｖddと所望の出力電圧Ｖdd_intによって決定さ
れ、数は２以上であればよい。

【００５３】以上、電源電圧変換器について述べたが、
これに電圧を一定に保つレギュレータを追加した場合も
同様である。主電源で動作するレギュレータを負荷回路
が集積形成される半導体基板と同一の半導体基板上に集
積形成する。この場合も、レギュレータ回路を構成する
ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタのしき
い値電圧をサブスレッショルド係数Ｓが６０ｍＶ／dec
のとき、ＭＯＳトランジスタのしきい値電圧を０．３３
Ｖ以上に設定することが望ましく、サブスレッショルド
係数Ｓが８０ｍＶ／dec 以上のとき、しきい値電圧を
０．４５Ｖ以上に設定することが望ましいのが確認され
た。

【００５４】（変形例）なお、本発明は上述した各実施
形態に限定されるものではない。実施形態では、直流電
圧がおよそ１．２Ｖのニッケル水素電池を用いた場合
に、直流電圧変換回路のｐＭＯＳトランジスタのしきい
値電圧を−０．３３Ｖより小さく、ｎＭＯＳトランジス
タのしきい値電圧を０．３３Ｖより大きく設定し、直流
電圧がおよそ３．３〜３．６Ｖのリチウムイオン電池を
用いた場合に、直流電圧変換回路のｐＭＯＳトランジス
タのしきい値電圧を−０．３３Ｖより小さく、ｎＭＯＳ
トランジスタのしきい値電圧を０．３３Ｖより大きく設
定したが、これらのしきい値電圧は使用する電池の出力
電圧に応じて最適値に定めればよい。

【００５５】即ち、直流電圧変換回路のｐＭＯＳトラン
ジスタのしきい値電圧の絶対値は、半導体集積回路のｐ
ＭＯＳトランジスタのしきい値電圧の絶対値より大き
く、且つ電池の出力電圧の１／２より小さく設定すれ
ば。また、直流電圧変換回路のｎＭＯＳトランジスタの
しきい値電圧は、半導体集積回路のｎＭＯＳトランジス
タのしきい値電圧より大きく、且つ電池の出力電圧の１
／２より小さく設定すればよい。

【００５６】より具体的には、直流電圧変換回路におけ
る出力電力と最終段効率、更に該回路におけるＭＯＳト
ランジスタのオン抵抗との関係から、所望の効率が得ら
れるオン抵抗を求め、このオン抵抗を基にしきい値電圧
と待機電力との関係を求め、許容できる待機電力に対応
する値となるように直流電圧変換回路におけるＭＯＳト
ランジスタのしきい値電圧を設定すればよい。

【００５７】また、直流電圧変換回路における回路構成
は、図１や図９に何ら限定されるものではなく、仕様に
応じて適宜変更可能である。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。

【００５８】

【発明の効果】以上詳述したように本発明によれば、電
池の電圧を降圧して半導体集積回路に給電する直流電圧
変換回路におけるＭＯＳトランジスタのしきい値を最適
に設定することにより、直流電圧変換回路のリーク電流
が小さくなるため、動作時の効率の低下と待機時の消費
電力の増加を抑えることができ、電池の寿命を長くする
ことができる。また、主電源で駆動される回路の耐圧が
向上することにより信頼性を高めることができる。

【図面の簡単な説明】

【図１】第１の実施形態に係わるバック型直流電圧変換
器を含む半導体集積回路装置の回路構成を示す図。

【図２】直流電圧変換器の動作モードと待機モードを切
り替える信号Sleep と出力電圧Ｖdd_intのタイミングを
示す図。

【図３】直流電圧変換器が待機モードのとき出力電圧Ｖ
dd_intを接地電圧ＶssにするためのＭＯＳトランジスタ
の例を示す図。

【図４】直流電圧変換器の最終段効率とオン抵抗との関
係を示す図。

【図５】直流電圧変換器の効率と出力電力との関係を示
す図。

【図６】直流電圧変換器の効率と出力電力との関係を示
す図。

【図７】直流電圧変換器の効率及び待機電力としきい値
電圧との関係を示す図。

【図８】直流電圧変換器の効率及び待機電力としきい値
電圧との関係を示す図。

【図９】第２の実施形態におけるスイッチトキャパシタ
型の直流電圧変換器の回路構成を示す図。

【図１０】従来の直流電圧変換器を用いた半導体集積回
路装置の回路構成を示す図。

【符号の説明】

１０…主電源 ２０，２１…直流電圧変換器 ２２，２６…クロック発生回路 ２３…パルス幅変調回路 ２４…プリバッファ回路 ２５…比較器 ３０…負荷回路（半導体集積回路） Ｍ１〜Ｍ７…ＭＯＳトランジスタ Ｃ１〜Ｃ４…キャパシタ Ｌ１…インダクタ Ｒ１，Ｒ２…抵抗素子

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 BG06 DF08 EZ06 EZ20 5H007 CA02 CB17 CC07 DA06 DB01 DC05

Claims (4)

【特許請求の範囲】
1. 【請求項１】消費電力が大きい動作モードとこの動作モ
   ードより消費電力が小さい待機モードの２種のモードを
   持つ半導体集積回路と、第１の直流電圧を第２の直流電
   圧に降圧して前記半導体集積回路に給電する直流電圧変
   換回路とを同一チップ上に有する半導体集積回路装置で
   あって、 前記半導体集積回路は、絶対値が第２の直流電圧の１／
   ２より小さい第１のしきい値電圧を持つｐＭＩＳトラン
   ジスタと、第２の直流電圧の１／２より小さい第２のし
   きい値電圧を持つｎＭＩＳトランジスタとを含むもので
   あり、 前記直流電圧変換回路は、絶対値が第１のしきい値電圧
   の絶対値より大きく、且つ第１の直流電圧の１／２より
   小さい第３のしきい値電圧を持つｐＭＩＳトランジスタ
   と、第２のしきい値電圧より大きく、且つ第１の直流電
   圧の１／２より小さい第４のしきい値電圧を持つｎＭＩ
   Ｓトランジスタとを含むものであることを特徴とする半
   導体集積回路装置。
2. 【請求項２】前記直流電圧変換回路における出力電力と
   最終段効率、更に第３のしきい値電圧を持つｐＭＩＳト
   ランジスタ及び第４のしきい値電圧を持つｎＭＩＳトラ
   ンジスタのオン抵抗との関係から、所望の効率が得られ
   るオン抵抗を求め、このオン抵抗を基に第３及び第４の
   しきい値電圧と待機電力との関係を求め、前記直流電圧
   変換回路における第３及び第４のしきい値電圧を、許容
   できる待機電力に対応する値に設定してなることを特徴
   とする請求項１記載の半導体集積回路装置。
3. 【請求項３】第１の直流電圧がおよそ１．２Ｖの起電力
   を有するニッケル水素電池であり、第２の直流電圧がお
   よそ０．５Ｖである場合に、第３のしきい値電圧を−
   ０．３３Ｖより小さく設定し、第４のしきい値電圧を
   ０．３３Ｖより大きく設定してなることを特徴とする請
   求項２記載の半導体集積回路装置。
4. 【請求項４】第１の直流電圧がおよそ３．３〜３．６Ｖ
   の起電力を有するリチウムイオン電池であり、第２の直
   流電圧がおよそ０．５Ｖである場合に、第３のしきい値
   電圧を−０．３３Ｖより小さく設定し、第４のしきい値
   電圧を０．３３Ｖより大きく設定してなることを特徴と
   する請求項２記載の半導体集積回路装置。