JP2002368184A - マルチチップ半導体装置 - Google Patents
マルチチップ半導体装置Info
- Publication number
- JP2002368184A JP2002368184A JP2001173632A JP2001173632A JP2002368184A JP 2002368184 A JP2002368184 A JP 2002368184A JP 2001173632 A JP2001173632 A JP 2001173632A JP 2001173632 A JP2001173632 A JP 2001173632A JP 2002368184 A JP2002368184 A JP 2002368184A
- Authority
- JP
- Japan
- Prior art keywords
- package
- chip
- semiconductor device
- outer periphery
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/5449—
-
- H10W90/756—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】マルチチップ構造のパッケージを実装したプリ
ント基板に変形が生じた際に発生するパッケージの外部
接続端子の剥がれを防止するとともに、外部接続端子数
の増加を図る。 【解決手段】パッケージ構造をＢＧＡからＱＦＰ構造に
変更したマルチチップ半導体装置であって、リードフレ
ームのアイランド２上に複数の半導体チップ１ａ，１ｂ
を搭載し、搭載された複数の半導体チップを一括して樹
脂モールドを行って樹脂モールドパッケージ６を形成
し、形成されたパッケージ６の外周部からガルウィング
型の外部リード５を四方向に導出させ、樹脂モールドパ
ッケージ６の外周部の中央付近が両側からくびれて外周
部に凹部７が形成され、パッケージ６の外周部の総延長
距離を長くして凹部７内の外周部にも外部リード５を設
ける。
ント基板に変形が生じた際に発生するパッケージの外部
接続端子の剥がれを防止するとともに、外部接続端子数
の増加を図る。 【解決手段】パッケージ構造をＢＧＡからＱＦＰ構造に
変更したマルチチップ半導体装置であって、リードフレ
ームのアイランド２上に複数の半導体チップ１ａ，１ｂ
を搭載し、搭載された複数の半導体チップを一括して樹
脂モールドを行って樹脂モールドパッケージ６を形成
し、形成されたパッケージ６の外周部からガルウィング
型の外部リード５を四方向に導出させ、樹脂モールドパ
ッケージ６の外周部の中央付近が両側からくびれて外周
部に凹部７が形成され、パッケージ６の外周部の総延長
距離を長くして凹部７内の外周部にも外部リード５を設
ける。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチチップ半導
体装置に関し、特に複数の半導体チップを同一リードフ
レーム上に搭載して一括して樹脂モールドを行うマルチ
チップパッケージ構造を有する半導体装置に関する。
体装置に関し、特に複数の半導体チップを同一リードフ
レーム上に搭載して一括して樹脂モールドを行うマルチ
チップパッケージ構造を有する半導体装置に関する。
【０００２】
【従来の技術】近年、樹脂モールドパッケージにおいて
複数の半導体チップを同一リードフレーム上に搭載した
いわゆるマルチチップパッケージ型の半導体装置が多く
用いられている。そして、当然のことながら、半導体チ
ップを複数搭載したことによって樹脂モールドパッケー
ジから導出する外部リードの本数も多くを必要とするよ
うになっている。そこで、外部リードに替わって外部接
続端子数を多く取ることができるＢＧＡ（ボールグリッ
ドアレイ）型のマルチチップパッケージが使用されるよ
うになり、このＢＧＡパッケージをプリント基板に実装
して電子機器等に組み込んでいる。図５は、内部に複数
の半導体チップ１を樹脂モールドしたＢＧＡパッケージ
９が、半田ボール１１で形成された外部接続端子を介し
てプリント基板１２に実装されている状態を示す部分断
面図である。
複数の半導体チップを同一リードフレーム上に搭載した
いわゆるマルチチップパッケージ型の半導体装置が多く
用いられている。そして、当然のことながら、半導体チ
ップを複数搭載したことによって樹脂モールドパッケー
ジから導出する外部リードの本数も多くを必要とするよ
うになっている。そこで、外部リードに替わって外部接
続端子数を多く取ることができるＢＧＡ（ボールグリッ
ドアレイ）型のマルチチップパッケージが使用されるよ
うになり、このＢＧＡパッケージをプリント基板に実装
して電子機器等に組み込んでいる。図５は、内部に複数
の半導体チップ１を樹脂モールドしたＢＧＡパッケージ
９が、半田ボール１１で形成された外部接続端子を介し
てプリント基板１２に実装されている状態を示す部分断
面図である。
【０００３】しかし、モバイル機器などに使用するプリ
ント基板は、外部からの力が常に加わる状態の中で使用
されるため、この外部応力によって反りなどの基板変形
が生じやすい状況に置かれている。そのため、このプリ
ント基板に実装されている樹脂モールドパッケージがＢ
ＧＡ構造の場合には、ＢＧＡパッケージの外部接続端子
が塑性材料である半田ボールで形成されてプリント基板
と接合される構造となっているため、外部応力によるプ
リント基板の変形を吸収することができず、プリント基
板に生じたわずかな変形によって、半田ボールで形成さ
れた外部接続端子がプリント基板から剥がれるという問
題が発生している。
ント基板は、外部からの力が常に加わる状態の中で使用
されるため、この外部応力によって反りなどの基板変形
が生じやすい状況に置かれている。そのため、このプリ
ント基板に実装されている樹脂モールドパッケージがＢ
ＧＡ構造の場合には、ＢＧＡパッケージの外部接続端子
が塑性材料である半田ボールで形成されてプリント基板
と接合される構造となっているため、外部応力によるプ
リント基板の変形を吸収することができず、プリント基
板に生じたわずかな変形によって、半田ボールで形成さ
れた外部接続端子がプリント基板から剥がれるという問
題が発生している。
【０００４】この半田ボールの剥がれの問題に対する対
策として、ＢＧＡパッケージとプリント基板との隙間
に、接着剤となるアンダーフィル材を充填して半田ボー
ルを固定することによって補強を行ったり（特開２００
０−３０２８４１号公報）、あるいは、ＢＧＡパッケー
ジを保護カバーで覆って半田ボールに加わるプリント基
板の変形応力を緩和する（特開平１１−１６３４９４号
公報）などの対策が取られてきた。しかし、これらの対
策はいずれもコスト高を招くものであり、また、作業工
数の増加にもつながるため十分な解決策とはならず、こ
のＢＧＡパッケージの外部接続端子の剥がれの問題は早
期解決を迫られている。
策として、ＢＧＡパッケージとプリント基板との隙間
に、接着剤となるアンダーフィル材を充填して半田ボー
ルを固定することによって補強を行ったり（特開２００
０−３０２８４１号公報）、あるいは、ＢＧＡパッケー
ジを保護カバーで覆って半田ボールに加わるプリント基
板の変形応力を緩和する（特開平１１−１６３４９４号
公報）などの対策が取られてきた。しかし、これらの対
策はいずれもコスト高を招くものであり、また、作業工
数の増加にもつながるため十分な解決策とはならず、こ
のＢＧＡパッケージの外部接続端子の剥がれの問題は早
期解決を迫られている。
【０００５】そこで、ＢＧＡパッケージに替わって、図
６の部分断面図に示すように、外部リード５が金属薄板
で形成された例えばガルウィング形状を有するＱＦＰ
（クアッドフラットパッケージ）型のマルチチップパッ
ケージをプリント基板１２に実装した場合には、プリン
ト基板１２に変形を生じてもガルウィング形状の外部リ
ード５の弾性力で変形を吸収できるため、外部リード５
がプリント基板１２から剥がれるという問題は発生しな
い。しかし、ＱＦＰ１０はパッケージの外周部のみにし
か外部リード５を設けることができないため、外部リー
ド５の本数が制限されてしまい、外部リード数を増やそ
うとすればパッケージの外形を必要以上に大きくせざる
を得ず、したがって、ＱＦＰ構造ではＢＧＡ構造のよう
に多数の外部接続端子を設けることができないという問
題がある。
６の部分断面図に示すように、外部リード５が金属薄板
で形成された例えばガルウィング形状を有するＱＦＰ
（クアッドフラットパッケージ）型のマルチチップパッ
ケージをプリント基板１２に実装した場合には、プリン
ト基板１２に変形を生じてもガルウィング形状の外部リ
ード５の弾性力で変形を吸収できるため、外部リード５
がプリント基板１２から剥がれるという問題は発生しな
い。しかし、ＱＦＰ１０はパッケージの外周部のみにし
か外部リード５を設けることができないため、外部リー
ド５の本数が制限されてしまい、外部リード数を増やそ
うとすればパッケージの外形を必要以上に大きくせざる
を得ず、したがって、ＱＦＰ構造ではＢＧＡ構造のよう
に多数の外部接続端子を設けることができないという問
題がある。
【０００６】
【発明が解決しようとする課題】上述したように、従来
のマルチチップ半導体装置においては、プリント基板の
変形による外部接続端子の剥がれを回避するためにはガ
ルウィング形状等の外部リードを有するＱＦＰの方が優
れているが、外部リードの本数が多く取れないという問
題点がある。一方、外部接続端子数を多くしようとすれ
ばＢＧＡの方が優れているが、外部接続端子が塑性材料
である半田ボールで形成されているため、プリント基板
の変形を吸収することができずに破壊につながり、半田
ボールの剥がれが発生するという問題がある。
のマルチチップ半導体装置においては、プリント基板の
変形による外部接続端子の剥がれを回避するためにはガ
ルウィング形状等の外部リードを有するＱＦＰの方が優
れているが、外部リードの本数が多く取れないという問
題点がある。一方、外部接続端子数を多くしようとすれ
ばＢＧＡの方が優れているが、外部接続端子が塑性材料
である半田ボールで形成されているため、プリント基板
の変形を吸収することができずに破壊につながり、半田
ボールの剥がれが発生するという問題がある。
【０００７】そこで、本発明は、外部接続端子の数量は
多く取ることができても弾性変形しない半田ボールを有
するＢＧＡパッケージを使用せずに、替わってプリント
基板の変形を吸収できるガルウィング形状などの金属薄
板で形成された外部リードを有するパッケージを使用
し、さらに、このパッケージの外周の総延長距離を長く
することによって外部リード本数を増やすことができる
構造のパッケージを提供するもので、これによってマル
チチップ半導体装置のコスト低減を図ることを目的とす
る。
多く取ることができても弾性変形しない半田ボールを有
するＢＧＡパッケージを使用せずに、替わってプリント
基板の変形を吸収できるガルウィング形状などの金属薄
板で形成された外部リードを有するパッケージを使用
し、さらに、このパッケージの外周の総延長距離を長く
することによって外部リード本数を増やすことができる
構造のパッケージを提供するもので、これによってマル
チチップ半導体装置のコスト低減を図ることを目的とす
る。
【０００８】
【課題を解決するための手段】本発明のマルチチップ半
導体装置は、少なくとも半導体チップを搭載するアイラ
ンドと、半導体チップとの間をボンディングワイヤで接
続する内部リードと、内部リードにつながり外部接続端
子となる外部リードとを有するリードフレームの前記ア
イランド上に複数の半導体チップを搭載し、搭載された
複数の半導体チップを一括して樹脂モールドを行って樹
脂モールドパッケージを形成し、形成されたパッケージ
外周部から外部リードが四方向に導出しているマルチチ
ップ半導体装置であって、前記樹脂モールドパッケージ
外周部の中央付近が両側からくびれて外周部に凹部形状
が形成され、パッケージ外周部の総延長距離が長くなっ
ていることを特徴とする。
導体装置は、少なくとも半導体チップを搭載するアイラ
ンドと、半導体チップとの間をボンディングワイヤで接
続する内部リードと、内部リードにつながり外部接続端
子となる外部リードとを有するリードフレームの前記ア
イランド上に複数の半導体チップを搭載し、搭載された
複数の半導体チップを一括して樹脂モールドを行って樹
脂モールドパッケージを形成し、形成されたパッケージ
外周部から外部リードが四方向に導出しているマルチチ
ップ半導体装置であって、前記樹脂モールドパッケージ
外周部の中央付近が両側からくびれて外周部に凹部形状
が形成され、パッケージ外周部の総延長距離が長くなっ
ていることを特徴とする。
【０００９】また、本発明のマルチチップ半導体装置
は、前記凹部形状を形成する外周部にも外部リードが設
けられていることを特徴とし、また、前記アイランドも
樹脂モールドパッケージと同様に中央付近がくびれて凹
部形状が形成されていることを特徴とし、また、前記ア
イランドの中央付近に搭載された一半導体チップを挟ん
でその両側に、対称的に他の半導体チップを配置して搭
載したことを特徴とし、また、前記アイランド上に搭載
した一半導体チップと他の半導体チップとの間、及びこ
れらの半導体チップと内部リードとの間がそれぞれボン
ディングワイヤにより接続されていることを特徴とし、
さらに、前記外部リードの形状がガルウィング形状、又
はＤＩＰ形状、又はＪリード形状であることを特徴とし
ている。
は、前記凹部形状を形成する外周部にも外部リードが設
けられていることを特徴とし、また、前記アイランドも
樹脂モールドパッケージと同様に中央付近がくびれて凹
部形状が形成されていることを特徴とし、また、前記ア
イランドの中央付近に搭載された一半導体チップを挟ん
でその両側に、対称的に他の半導体チップを配置して搭
載したことを特徴とし、また、前記アイランド上に搭載
した一半導体チップと他の半導体チップとの間、及びこ
れらの半導体チップと内部リードとの間がそれぞれボン
ディングワイヤにより接続されていることを特徴とし、
さらに、前記外部リードの形状がガルウィング形状、又
はＤＩＰ形状、又はＪリード形状であることを特徴とし
ている。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の一実施の
形態である樹脂モールドパッケージ構造のマルチチップ
半導体装置を上方向から見た内部透視図である。また、
図２は図１のＡ−Ａ断面図、図３は図１のＢ−Ｂ断面図
である。
て図面を参照して説明する。図１は、本発明の一実施の
形態である樹脂モールドパッケージ構造のマルチチップ
半導体装置を上方向から見た内部透視図である。また、
図２は図１のＡ−Ａ断面図、図３は図１のＢ−Ｂ断面図
である。
【００１１】図１，図２，図３からも分かるとおり、本
発明のマルチチップ半導体装置の特徴は、まず、外部接
続端子としては半田ボールではなくて金属薄板をガルウ
ィング形状等に曲げ形成した通常の外部リードを用いて
いることであり、そのため、パッケージ構造としてはＢ
ＧＡ構造ではなくてＱＦＰ構造を用いていることであ
る。そこで、ＢＧＡに比べて数量の少なくなった外部接
続端子数を確保するために、複数個のＱＦＰをつなぎ合
せた様な樹脂モールドパッケージ構造とすることによっ
て、外部リード数を減らさないようにしている。すなわ
ち、通常は四辺形であるＱＦＰの外周に部分的に凹部形
状を設けてパッケージ外周の総延長距離を長くし、この
凹部形状の外周部分にも外部リードを設けることによっ
て外部接続端子数を増加させたパッケージ構造を特徴と
している。
発明のマルチチップ半導体装置の特徴は、まず、外部接
続端子としては半田ボールではなくて金属薄板をガルウ
ィング形状等に曲げ形成した通常の外部リードを用いて
いることであり、そのため、パッケージ構造としてはＢ
ＧＡ構造ではなくてＱＦＰ構造を用いていることであ
る。そこで、ＢＧＡに比べて数量の少なくなった外部接
続端子数を確保するために、複数個のＱＦＰをつなぎ合
せた様な樹脂モールドパッケージ構造とすることによっ
て、外部リード数を減らさないようにしている。すなわ
ち、通常は四辺形であるＱＦＰの外周に部分的に凹部形
状を設けてパッケージ外周の総延長距離を長くし、この
凹部形状の外周部分にも外部リードを設けることによっ
て外部接続端子数を増加させたパッケージ構造を特徴と
している。
【００１２】以下に本発明のマルチチップ半導体装置の
実施の形態について、具体的に説明する。図４は、本発
明に使用するリードフレームの平面図で、１個のマルチ
チップ半導体装置に必要な一区画分を示している。一区
画の中央部分には、半導体チップを搭載するためのアイ
ランド２が設けられている。アイランド２は略Ｈ字型に
形成されて複数の半導体チップ、すなわち本実施の形態
では、４個の矩形状の半導体チップ１ａと１個の長方形
の半導体チップ１ｂとの計５個の半導体チップを搭載で
きる大きさに形成されている。また、アイランド２の周
囲には内部リード４が配置され、内部リード４とつなが
る外部リード５はリードフレーム枠１４につながって支
持され、同時にアイランド２、内部リード４、外部リー
ド５はタイバー８でつながってリードフレーム１３を構
成している。リードフレーム１３は、金属薄板を打ち抜
きプレス加工によって形成される。
実施の形態について、具体的に説明する。図４は、本発
明に使用するリードフレームの平面図で、１個のマルチ
チップ半導体装置に必要な一区画分を示している。一区
画の中央部分には、半導体チップを搭載するためのアイ
ランド２が設けられている。アイランド２は略Ｈ字型に
形成されて複数の半導体チップ、すなわち本実施の形態
では、４個の矩形状の半導体チップ１ａと１個の長方形
の半導体チップ１ｂとの計５個の半導体チップを搭載で
きる大きさに形成されている。また、アイランド２の周
囲には内部リード４が配置され、内部リード４とつなが
る外部リード５はリードフレーム枠１４につながって支
持され、同時にアイランド２、内部リード４、外部リー
ド５はタイバー８でつながってリードフレーム１３を構
成している。リードフレーム１３は、金属薄板を打ち抜
きプレス加工によって形成される。
【００１３】このリードフレーム１３のアイランド２上
に、図１に示すように４個の矩形状の半導体チップ１ａ
を対称的に配置して搭載し、また、アイランド２の中央
付近には１個の長方形の半導体チップ１ｂを横長に配置
して搭載する。中央付近に搭載した長方形の半導体チッ
プ１ｂとその両側に配置した半導体チップ１ａとは、そ
れぞれの半導体チップに形成されたボンディングパッド
との間がボンディングワイヤ３ｂにより接続されてい
る。また、矩形状の半導体チップ１ａや長方形の半導体
チップ１ｂは、それぞれのボンディングパッドと内部リ
ード４との間がボンディングワイヤ３ａにより接続さ
れ、組み立てられている。
に、図１に示すように４個の矩形状の半導体チップ１ａ
を対称的に配置して搭載し、また、アイランド２の中央
付近には１個の長方形の半導体チップ１ｂを横長に配置
して搭載する。中央付近に搭載した長方形の半導体チッ
プ１ｂとその両側に配置した半導体チップ１ａとは、そ
れぞれの半導体チップに形成されたボンディングパッド
との間がボンディングワイヤ３ｂにより接続されてい
る。また、矩形状の半導体チップ１ａや長方形の半導体
チップ１ｂは、それぞれのボンディングパッドと内部リ
ード４との間がボンディングワイヤ３ａにより接続さ
れ、組み立てられている。
【００１４】次に、この組立の完了したリードフレーム
を樹脂モールド金型に入れ、エポキシ樹脂を注入して樹
脂モールドパッケージを形成する。この時のパッケージ
の外形形状は、図１に示すように、アイランド２の形状
に合わせて樹脂モールドパッケージ６の両側面がくびれ
た状態の凹部７を有している。これを図４のリードフレ
ーム上で見ると、樹脂モールドパッケージ６（アイラン
ド２及び内部リード５を含む点線で囲んだ部分）の形状
に合わせて、アイランド２も中央付近がくびれて凹部７
が設けられている。そして、タイバー８及び外部リード
５は、樹脂モールドされずに樹脂モールドパッケージ６
の外側に出てリードフレーム枠１４とつながって支持さ
れている。次いで、切断金型を用いて外部リード５の先
端部分をリードフレーム枠１４から切り離し、同時にタ
イバー８を切断除去して外部リード５を個別に分離し、
また、凹部７内に配置された外部リード５は、中央部分
で切り離されて両側に２分され、同時にアイランド２も
タイバー８から切り離される。
を樹脂モールド金型に入れ、エポキシ樹脂を注入して樹
脂モールドパッケージを形成する。この時のパッケージ
の外形形状は、図１に示すように、アイランド２の形状
に合わせて樹脂モールドパッケージ６の両側面がくびれ
た状態の凹部７を有している。これを図４のリードフレ
ーム上で見ると、樹脂モールドパッケージ６（アイラン
ド２及び内部リード５を含む点線で囲んだ部分）の形状
に合わせて、アイランド２も中央付近がくびれて凹部７
が設けられている。そして、タイバー８及び外部リード
５は、樹脂モールドされずに樹脂モールドパッケージ６
の外側に出てリードフレーム枠１４とつながって支持さ
れている。次いで、切断金型を用いて外部リード５の先
端部分をリードフレーム枠１４から切り離し、同時にタ
イバー８を切断除去して外部リード５を個別に分離し、
また、凹部７内に配置された外部リード５は、中央部分
で切り離されて両側に２分され、同時にアイランド２も
タイバー８から切り離される。
【００１５】上記のような工程を経て、マルチチップ構
造の樹脂モールドパッケージが形成される。しかし、こ
の時点では、外部リードは樹脂モールドパッケージから
水平方向に導出したままなので、続いて曲げ金型を用い
てリード曲げ成形を行い、図２及び図３に示すように外
部リード５をガルウィング状に成形し、ここで図１に示
すような本発明のマルチチップ半導体装置が完成する。
なお、外部リードの形状は、ガルウィング型に限らず、
ＤＩＰ型、Ｊリード型でもよく、プリント基板に実装後
にプリント基板の変形を吸収できるように金属薄板で構
成されていればよい。
造の樹脂モールドパッケージが形成される。しかし、こ
の時点では、外部リードは樹脂モールドパッケージから
水平方向に導出したままなので、続いて曲げ金型を用い
てリード曲げ成形を行い、図２及び図３に示すように外
部リード５をガルウィング状に成形し、ここで図１に示
すような本発明のマルチチップ半導体装置が完成する。
なお、外部リードの形状は、ガルウィング型に限らず、
ＤＩＰ型、Ｊリード型でもよく、プリント基板に実装後
にプリント基板の変形を吸収できるように金属薄板で構
成されていればよい。
【００１６】
【発明の効果】従来のマルチチップ半導体装置は、パッ
ケージ構造がＢＧＡ構造であったために、外部接続端子
である半田ボールがプリント基板に加わる変形応力を吸
収することができずにプリント基板から剥がれるという
問題があり、この変形応力を吸収するために、ＢＧＡに
替わって外部接続端子としてガルウィング形状の外部リ
ードを有するＱＦＰ構造のパッケージを使用していた
が、同一外形寸法のＢＧＡパッケージに比べて外部接続
端子の数量が少ないという問題があった。
ケージ構造がＢＧＡ構造であったために、外部接続端子
である半田ボールがプリント基板に加わる変形応力を吸
収することができずにプリント基板から剥がれるという
問題があり、この変形応力を吸収するために、ＢＧＡに
替わって外部接続端子としてガルウィング形状の外部リ
ードを有するＱＦＰ構造のパッケージを使用していた
が、同一外形寸法のＢＧＡパッケージに比べて外部接続
端子の数量が少ないという問題があった。
【００１７】本発明のマルチチップ半導体装置によれ
ば、樹脂モールドパッケージの中央付近が両側からくび
れて凹部形状となっているためパッケージ外周の総延長
距離が長くなり、その分、同一外形寸法のＱＦＰに比較
して外部リードの本数を増やすことができるので、パッ
ケージ寸法を大きくする必要もなくなる。また、アイラ
ンドの形状を略Ｈ型とし、中央付近に長方形の半導体チ
ップを搭載するので、両側の半導体チップが中央の半導
体チップを介して接続でき、複数のＱＦＰをプリント基
板上で連結接続する場合よりも高速で信号処理を行うこ
とができる。
ば、樹脂モールドパッケージの中央付近が両側からくび
れて凹部形状となっているためパッケージ外周の総延長
距離が長くなり、その分、同一外形寸法のＱＦＰに比較
して外部リードの本数を増やすことができるので、パッ
ケージ寸法を大きくする必要もなくなる。また、アイラ
ンドの形状を略Ｈ型とし、中央付近に長方形の半導体チ
ップを搭載するので、両側の半導体チップが中央の半導
体チップを介して接続でき、複数のＱＦＰをプリント基
板上で連結接続する場合よりも高速で信号処理を行うこ
とができる。
【図１】本発明のマルチチップ半導体装置の実施の形態
を示す内部透視図である。
を示す内部透視図である。
【図２】図１のＡ−Ａ断面図である。
【図３】図１のＢ−Ｂ断面図である。
【図４】本発明のマルチチップ半導体装置に使用するリ
ードフレームの平面図である。
ードフレームの平面図である。
【図５】従来のＢＧＡ構造を示す部分断面図である。
【図６】従来のＱＦＰ構造を示す部分断面図である。
１，１ａ，１ｂ 半導体チップ ２ アイランド ３ａ，３ｂ ボンディングワイヤ ４ 内部リード ５ 外部リード ６ 樹脂モールドパッケージ ７ 凹部 ８ タイバー ９ ＢＧＡ １０ ＱＦＰ １１ 半田ボール １２ プリント基板 １３ リードフレーム １４ リードフレーム枠
Claims (6)
- 【請求項１】 少なくとも半導体チップを搭載するアイ
ランドと、半導体チップとの間をボンディングワイヤで
接続する内部リードと、内部リードにつながり外部接続
端子となる外部リードとを有するリードフレームの前記
アイランド上に複数の半導体チップを搭載し、搭載され
た複数の半導体チップを一括して樹脂モールドを行って
樹脂モールドパッケージを形成し、形成されたパッケー
ジ外周部から外部リードが四方向に導出しているマルチ
チップ半導体装置において、前記樹脂モールドパッケー
ジ外周部の中央付近が両側からくびれて外周部に凹部形
状が形成され、パッケージ外周部の総延長距離が長くな
っていることを特徴とするマルチチップ半導体装置。 - 【請求項２】 前記凹部形状を形成する外周部にも外部
リードが設けられていることを特徴とする請求項１記載
のマルチチップ半導体装置。 - 【請求項３】 前記アイランドも樹脂モールドパッケー
ジと同様に中央付近がくびれて凹部形状が形成されてい
ることを特徴とする請求項１記載のマルチチップ半導体
装置。 - 【請求項４】 前記アイランドの中央付近に搭載された
一半導体チップを挟んでその両側に、対称的に他の半導
体チップを配置して搭載したことを特徴とする請求項１
記載のマルチチップ半導体装置。 - 【請求項５】 前記アイランド上に搭載した一半導体チ
ップと他の半導体チップとの間、及びこれらの半導体チ
ップと内部リードとの間がそれぞれボンディングワイヤ
により接続されていることを特徴とする請求項１記載の
マルチチップ半導体装置。 - 【請求項６】 前記外部リードの形状がガルウィング形
状、又はＤＩＰ形状、又はＪリード形状であることを特
徴とする請求項１記載のマルチチップ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173632A JP2002368184A (ja) | 2001-06-08 | 2001-06-08 | マルチチップ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173632A JP2002368184A (ja) | 2001-06-08 | 2001-06-08 | マルチチップ半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368184A true JP2002368184A (ja) | 2002-12-20 |
Family
ID=19015059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001173632A Pending JP2002368184A (ja) | 2001-06-08 | 2001-06-08 | マルチチップ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368184A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7368813B2 (en) | 2003-11-10 | 2008-05-06 | Casio Computer Co., Ltd. | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| US7608480B2 (en) | 2004-03-31 | 2009-10-27 | Casio Computer Co., Ltd. | Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion |
| US7615411B2 (en) | 2003-06-03 | 2009-11-10 | Casio Computer Co., Ltd. | Semiconductor package including connected upper and lower interconnections, and manufacturing method thereof |
-
2001
- 2001-06-08 JP JP2001173632A patent/JP2002368184A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615411B2 (en) | 2003-06-03 | 2009-11-10 | Casio Computer Co., Ltd. | Semiconductor package including connected upper and lower interconnections, and manufacturing method thereof |
| US7709942B2 (en) | 2003-06-03 | 2010-05-04 | Casio Computer Co., Ltd. | Semiconductor package, including connected upper and lower interconnections |
| US7368813B2 (en) | 2003-11-10 | 2008-05-06 | Casio Computer Co., Ltd. | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| US7563640B2 (en) | 2003-11-10 | 2009-07-21 | Casio Computer Co., Ltd. | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| US7692282B2 (en) | 2003-11-10 | 2010-04-06 | Casio Computer Co., Ltd | Semiconductor device including semiconductor element surrounded by an insulating member wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| USRE43380E1 (en) | 2003-11-10 | 2012-05-15 | Teramikros, Inc. | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| US7608480B2 (en) | 2004-03-31 | 2009-10-27 | Casio Computer Co., Ltd. | Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8035204B2 (en) | Large die package structures and fabrication method therefor | |
| US20040241908A1 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US7642638B2 (en) | Inverted lead frame in substrate | |
| US7378298B2 (en) | Method of making stacked die package | |
| US20070210422A1 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
| US10290593B2 (en) | Method of assembling QFP type semiconductor device | |
| US7298026B2 (en) | Large die package and method for the fabrication thereof | |
| KR20040108582A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20250006596A1 (en) | Qfn packaged semiconductor device and method of making thereof | |
| JP2002368184A (ja) | マルチチップ半導体装置 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| US9099363B1 (en) | Substrate with corner cut-outs and semiconductor device assembled therewith | |
| US7122402B2 (en) | Method of manufacturing a semiconductor device using a rigid substrate including the vent-end edge portion of the substrate has a thickness smaller than the other portions of the substrate | |
| KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| KR100639700B1 (ko) | 칩 스케일 적층 칩 패키지 | |
| KR950000516B1 (ko) | 반도체 조립장치 | |
| JP2000183269A (ja) | Ｂｇａ型樹脂封止半導体装置 | |
| KR200245729Y1 (ko) | 반도체패키지구조 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| KR19980022527A (ko) | 클립 리드를 갖는 칩 스케일 패키지 | |
| KR100753409B1 (ko) | 초박형 패키지 및 그 제조방법 | |
| JPH0661412A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR20040009085A (ko) | 멀티칩 패키지 및 그 제조방법 | |
| KR20060131191A (ko) | 칩 스택 패키지 |