[go: up one dir, main page]

JP2002368159A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002368159A
JP2002368159A JP2001176141A JP2001176141A JP2002368159A JP 2002368159 A JP2002368159 A JP 2002368159A JP 2001176141 A JP2001176141 A JP 2001176141A JP 2001176141 A JP2001176141 A JP 2001176141A JP 2002368159 A JP2002368159 A JP 2002368159A
Authority
JP
Japan
Prior art keywords
electrode
circuit board
chip
wafer
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001176141A
Other languages
English (en)
Other versions
JP3705159B2 (ja
Inventor
Toshio Suzuki
俊夫 鈴木
Koji Kondo
宏司 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001176141A priority Critical patent/JP3705159B2/ja
Publication of JP2002368159A publication Critical patent/JP2002368159A/ja
Application granted granted Critical
Publication of JP3705159B2 publication Critical patent/JP3705159B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/0198
    • H10W72/5522
    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 製造コストが低減でき、かつ、信頼性の高い
電極接続を実現することのできる半導体装置の製造方法
を提供する。 【解決手段】 一面11にチップ側電極3が形成されチ
ップ側電極3の表面に一面11から突出する突起電極8
が形成されたウェハ10と、一面2aにチップ側電極3
に対応する回路基板側電極4が形成された樹脂よりなる
回路基板2とを用意し、突起電極8と回路基板側電極4
とを接触させた後、ウェハ10及び回路基板2を加圧し
ながら加熱することにより、突起電極8と回路基板側電
極4とを圧着するとともに、回路基板2を構成する樹脂
を軟化させ、電極3、4が形成されていない部分におけ
るウェハ10の一面11と回路基板2の一面2aとを接
着する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント回路基板
上に実装される半導体装置およびその製造方法に関する
ものであり、特にチップとほぼ同じ大きさを有するチッ
プ・サイズ・パッケージ(CSP)に用いられるもので
ある。
【0002】
【従来の技術】従来、多端子のICパッケージを小型化
するものとして、半導体チップとほぼ同等あるいはわず
かに大きいサイズのCSPがある。CSPはウェハから
切り出したチップ毎にパッケージするものである。図3
は従来構造における2種類のCSPの概略断面構成を示
しており、CSPの電極接合は一般的に図3(a)に示
すワイヤボンディングあるいは図3(b)に示すフリッ
プチップなどにより行われる。
【0003】ワイヤボンディングによる電極接合を行う
CSPの製造工程は、次のように行われる。まず、ウェ
ハをカットして形成した半導体チップJ1を回路基板J
2上にダイマウントし、チップ側電極J3と回路基板側
電極J4とをAuワイヤJ5によりボンディングして接
続する。次にチップJ1を封止するための樹脂J6を塗
布して硬化させる。最後に回路基板J2におけるチップ
搭載側の反対側の外側電極J7上に突起電極J8を形成
する。
【0004】また、フリップチップによる電極接合を行
うCSPの製造工程は、次のように行われる。まず、予
めチップ側電極J3上に突起電極J3aを形成したウェ
ハをカットしてチップJ1を形成し、突起電極J3aと
回路基板側電極J4とをはんだ付け等で接続することに
よりチップJ1を回路基板J2に組み付ける。次に、チ
ップJ1を封止するための樹脂J6をチップJ1と回路
基板J2との間に注入して硬化させる。最後に回路基板
J2におけるチップ搭載側の反対側の外側電極J7上に
突起電極J8を形成する。
【0005】以上のように、従来のCSPでは、ワイヤ
ボンディング、フリップチップ等による電極接合と、樹
脂によるチップ封止等が必要であり、組み付け工程が長
くなり、パッケージコストが高くなるという問題があっ
た。
【0006】また、CSPのコストダウンを目的として
特開平9−82850号公報および特開平10−507
72号公報に記載されている半導体装置がある。しかし
ながら、特開平9−82850号公報に記載されている
半導体装置では、チップ上の表面電極から外部接続端子
部までの配線形成工程とチップ表面を樹脂で封止する工
程とが別になり、全体の工程が長くなるという問題があ
る。
【0007】また、特開平10−50772号公報に記
載されている半導体装置では、チップ上の表面電極から
外側に延びる外部接続端子をワイヤボンディングにより
1つずつ形成しなければならず、ボンディング工程に時
間がかかるという問題があった。
【0008】これに対し、特開平8−335653号公
報において、チップ上の表面電極から外部接続端子まで
の配線形成とチップ表面の樹脂封止とを同時に実施する
半導体装置が記載されている。この半導体装置の構成を
図4に示す。
【0009】この半導体装置は、回路基板側電極J4上
に突起電極J4aを形成した補助配線板(回路基板)J
2とチップ側電極J3を形成したチップJ1とを熱融着
性ポリイミド樹脂J6を介して接着するように構成され
ている。これにより、チップ側電極J3と回路基板側電
極J4と接続するとともに、熱融着性ポリイミド樹脂J
6によってチップJ1と回路基板J2との間隙を封止す
るものである。
【0010】しかしながら、上記特開平8−33565
3号公報に記載された半導体装置では、回路基板J2以
外に樹脂封止のための熱融着性ポリイミド樹脂J6が必
要であり、また、回路基板J2への半導体チップJ1の
接着が1チップ毎に行われるため、生産性が低いという
問題があった。
【0011】上記した各従来公報における工程の手間や
生産性の低下といった問題を解決するものとして、特開
2001−24086号公報に記載の半導体装置が提案
されている。
【0012】このものは、例えば熱可塑性樹脂材料で形
成された回路基板の表面に平坦な電極を形成し、この回
路基板をウェハに加圧・加熱することにより、ウェハ側
の各チップに形成された平坦な電極と回路基板側の電極
とを接続すると同時に、電極が形成されていない部分に
てチップ表面(ウェハ表面)と回路基板の表面の樹脂部
とを接着することにより、チップ表面の樹脂封止を同時
に実施するものである。
【0013】
【発明が解決しようとする課題】しかしながら、本発明
者等の検討によれば、上記特開2001−24086号
公報に記載の半導体装置では、チップ側電極と回路基板
側電極とが接触するのと同時に、電極が形成されていな
い部分にてチップ表面と回路基板の表面とが接触するた
め、チップ側電極と回路基板側電極との間に、回路基板
表面の軟化した樹脂が侵入して良好な電極接続ができな
い場合が生じることがわかった。
【0014】本発明は上記問題に鑑み、製造コストが低
減でき、かつ、信頼性の高い電極接続を実現することの
できる半導体装置およびその製造方法を提供することを
目的とする。
【0015】
【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の発明では、一面(11)に第1の
電極(3)が形成され第1の電極の表面に前記一面から
突出する突起電極(8)が形成された半導体基板(1
0)と、一面(2a)に第1の電極に対応する第2の電
極(4)が形成された樹脂よりなる回路基板(2)とを
用意する工程と、半導体基板の前記一面と回路基板の前
記一面とを対向させ、突起電極と第2の電極とを接触さ
せる工程と、半導体基板と回路基板とを加圧しながら加
熱することにより、突起電極と第2の電極とを圧着する
とともに、回路基板を構成する樹脂を軟化させ、半導体
基板の前記一面における第1の電極が形成されていない
部分と回路基板の前記一面における第2の電極が形成さ
れていない部分とを接着し、半導体基板と回路基板とを
接着する工程と、を備えることを特徴としている。
【0016】それによれば、チップ側電極である第1の
電極(3)に突起電極(8)を形成し、まず、この突起
電極と回路基板側電極である第2の電極(4)とを接触
させた後に、電極が形成されていない部分にて半導体基
板(10)の表面(11)と回路基板(2)の表面(2
a)とを接触させるため、突起電極と第2の電極との間
に回路基板表面の軟化した樹脂が侵入するのを防止する
ことができる。
【0017】また、突起電極(8)と回路基板側電極で
ある第2の電極(4)と接触させる工程の後に、電極が
形成されていない部分にて半導体基板(10)の表面
(11)と回路基板(2)の表面(2a)とを接触させ
る工程を行うことは、これら両工程を同時に行う場合に
比べても、時間的にはほとんど大差なく行うことが可能
である。
【0018】従って、本発明によれば、製造コストが低
減でき、かつ、信頼性の高い電極接続を実現することの
できる半導体装置(S1)の製造方法を提供することが
できる。
【0019】ここで、半導体基板は、ウェハ(10)で
もチップ(1)でも良い。ウェハの場合には、半導体基
板と回路基板とを接着する工程の後に、接着した両基板
をチップ単位に切断すればよい。
【0020】また、請求項2に記載の発明のように、請
求項1の製造方法において、半導体基板(10)と回路
基板(2)とを接着する工程では、半導体基板と回路基
板とを加圧した後に、この加圧状態を保持しながら両基
板の加熱を行うことが好ましい。
【0021】上記加圧と加熱を同時に行うと、半導体基
板(10)と回路基板(2)との線膨張係数の相違に伴
う両基板(2、10)間の熱による変位の差により、当
該両基板の間で位置ずれが発生しやすい。
【0022】その点、本発明によれば、両基板(2、1
0)を加圧して押し付け合い互いに拘束された状態とし
た後に、加熱するので、両基板の熱による変位の差によ
る位置ずれを、確実に抑制することができる。
【0023】また、請求項3に記載の発明では、少なく
とも一面(1a)側に第1の電極(3)が形成された半
導体チップ(1)と、少なくとも一面(2a)側に第1
の電極に対応する第2の電極(4)が形成された樹脂よ
りなる回路基板(2)とを備え、第1の電極には半導体
チップの前記一面より回路基板側へ突出する突起電極
(8)が形成されており、突起電極と第2の電極とが接
触して電気的に接続されており、更に、回路基板の前記
一面における第2の電極が形成されていない部分が、半
導体チップ側へ盛り上がった状態で半導体チップの前記
一面における第1の電極が形成されていない部分に接着
していることを特徴とする半導体装置を提供する。
【0024】本発明は、請求項1の製造方法を用いて形
成されたものであり、その効果は、請求項1の発明と同
様である。
【0025】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【0026】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図1は本実施形態に係る半導体装置
S1の全体構成を示す図であり、(a)は概略断面図、
(b)は(a)のA矢視図((a)の下側から見たも
の)である。なお、この半導体装置S1はCSP(チッ
プ・サイズ・パッケージ)タイプのものである。
【0027】半導体装置S1は、シリコン等の半導体よ
りなる半導体チップ1および樹脂よりなる回路基板2か
ら形成される。半導体チップ1は後述するウェハ10
(図2参照)をカットすることにより形成されるもので
あり、その一面1aには複数の第1の電極(チップ側電
極)3が形成されている。
【0028】ここで、チップ側電極3は、半導体チップ
1の一面1aに対して平坦になるように形成されてい
る。また、回路基板2におけるチップ1が接着される面
2a側には、チップ側電極3に対応する複数の第2の電
極(回路基板側電極)4が形成されている。
【0029】また、回路基板2におけるチップ接着側の
反対側の面2bにも平坦な外側電極5が形成されてお
り、回路基板2内には、これらの回路基板側電極4およ
び外側電極5を電気的に接続するための内部配線6が形
成されている。また、外側電極5にはマザーボードであ
るプリント基板(図示せず)に接続するための半田等よ
りなるバンプ7が形成されている。
【0030】回路基板2は、例えば熱可塑性樹脂材料か
ら形成され、本例では、ポリイミド樹脂から形成されて
いる。また、チップ側電極3は例えばAlから形成さ
れ、回路基板側電極4は例えばSnやAu等の金属材料
から形成されている。
【0031】ここにおいて、チップ側電極(第1の電
極)3の表面には、半導体チップ1の一面1aよりも回
路基板4側へ突出する突起電極8が形成されている。こ
の突起電極8は、例えば無電解メッキにより形成された
Ni−Auバンプ(Niを芯材とし、Ni表面をAuで
被覆したもの)からなるものにできる。
【0032】そして、この突起電極8と回路基板側電極
4とが接触、接着または接合している。本例では、突起
電極8の表面を構成するAuと、回路基板側電極4を構
成するSnまたはAuとが固相拡散により接続されてい
る。
【0033】また、半導体チップ1の一面1aにおける
チップ側電極3が形成されていない部分(以下、半導体
チップ1の電極非形成部という)と回路基板2の一面2
aにおける回路基板側電極4が形成されていない部分
(以下、回路基板2の電極非形成部という)とが直接接
着して、半導体チップ1と回路基板2とが接着されてい
る。
【0034】半導体チップ1の電極非形成部は、図示し
ないが無機物(窒化膜等)や有機物等の保護膜にて被覆
されている。一方、回路基板2の電極非形成部は、上記
した熱可塑性樹脂等の樹脂材料よりなる。そして、両電
極非形成部の対向部において、回路基板2の一面2a側
の樹脂が、回路基板側電極4よりもチップ1側へ盛り上
がってチップ1の電極非形成部に直接接着するととも
に、電極3、4、8の接続部を封止している。
【0035】次に、上記構成の半導体装置S1の製造方
法を図2に基づいて説明する。図2は、本実施形態にお
ける半導体装置の製造工程を示す概略断面図である。ま
ず、図2(a)に示す様に、上記ウェハ(本発明でいう
半導体基板)10と回路基板2とを用意する。
【0036】ウェハ10は、半導体チップ1としてチッ
プ単位にカットされていないもので、その一面11(上
記半導体チップ1の一面1aに相当する)には、複数の
チップ側電極3が形成されている。また、ウェハ10の
一面11におけるチップ側電極3が形成されていない部
分(ウェハ10の電極非形成部)は、上記の半導体チッ
プ1の電極非形成部に相当する部位であり、上記した保
護膜が設けられている。
【0037】このウェハ10において、チップ側電極3
の表面には、ウェハ10の一面11から突出する突起電
極8が形成されている。一方、回路基板2の一面2aに
は、チップ側電極3に対応する複数の回路基板側電極4
が形成されている。
【0038】なお、ウェハ10は、通常の半導体プロセ
スを経て製造することができ、突起電極8も、この半導
体プロセスにおけるメッキプロセスにより、例えば上記
Ni−Auバンプとして容易に形成することができる。
【0039】次に、図2(b)に示す様に、チップ側電
極3と回路基板側電極4との位置を合わせながら、ウェ
ハ10の一面11と回路基板の一面2aとを対向させ、
突起電極8と回路基板側電極4とを接触させる(突起電
極接触工程)。
【0040】次に、図2(c)に示す様に、ウェハ10
と回路基板2とを挟み込むようにして加圧する。この
際、上記のように回路基板2の外側電極5は平坦に形成
されているので、加圧作業を行いやすくなっている。そ
して、ウェハ10と回路基板2に圧力をかけた状態で加
熱を行う(加圧・加熱工程)。
【0041】この加圧・加熱によって、ウェハ10内の
チップ側電極3に形成された突起電極8と回路基板2に
形成された回路基板側電極4とが圧着され、両電極4、
8は、接触、接着または接合の形態にて電気的に接続さ
れる。具体的には、本実施形態のように突起電極8が表
面をAuとしたNi−Auバンプであり、回路基板側電
極4がSn、Au等の金属材料であれば、AuとSnも
しくはAu同士の固相拡散接合により電極同士の接続が
形成される。
【0042】また、回路基板2は熱可塑性樹脂から形成
されていることから上記加熱によって、軟化する。そし
て、加圧によって、回路基板2の電極非形成部の樹脂部
分が、ウェハ10側へ盛り上がり、ウェハ10の電極非
形成部に直接接着される。
【0043】ここで、本実施形態で回路基板2として用
いているポリイミド樹脂等の有機物は官能基を有してい
ることから、回路基板2を加熱する際に官能基がチップ
表面(ウェハ表面)の保護膜の原子に接近して接合状態
を作り、化学的な結合が得やすくなると考えられる。
【0044】このように、回路基板2とウェハ10とを
接着することにより、結果的に、チップ1の表面を樹脂
で覆うことになり、電極4、8を接続すると同時に、当
該電極接続部の樹脂による封止を実施することができ
る。
【0045】以上の加圧・加熱工程における加熱温度は
100〜300℃で、特に望ましくは150〜250℃
であり、加圧時間は30秒〜30分であり、加圧力は5
00kPa〜5000kPa程度である。
【0046】この後、図2(d)に示す様に、マザーボ
ードであるプリント基板への接続のために必要であれ
ば、ウェハ10を接着しない回路基板側の外側電極5上
に半田等よりなるバンプ7を形成する。このバンプ7は
例えばハンダボールを用いて形成する。そして、ウェハ
10及び回路基板2をチップ単位(図2(d)中の破
線)でカットすることにより、複数のCSPタイプの半
導体装置S1を得ることができる。
【0047】ところで、上記製造方法によれば、チップ
側電極3に形成された突起電極8と回路基板側電極4と
を接触させた後に、ウェハ10及び回路基板2の電極非
形成部にてウェハ表面と回路基板表面とを接触させるた
め、突起電極8と回路基板側電極4との間に回路基板表
面の軟化した樹脂が侵入するのを防止することができ
る。
【0048】また、突起電極8と回路基板側電極4と接
触させる工程(突起電極接触工程)の後に、両基板2、
10の電極非形成部にて、両基板2、10の表面同士を
接触させる工程(加圧・加熱工程)を行うことは、上記
した特開2001−24086号公報のように、これら
両工程を同時に行う場合に比べても、時間的にはほとん
ど大差なく行うことが可能である。
【0049】さらに、電極が形成されていないチップ表
面と回路基板表面の樹脂部とを接着することにより、電
極接続と同時にチップの樹脂封止を実現できるため、樹
脂封止のための樹脂材料が不要となる。従って、本実施
形態によれば、製造コストが低減でき、かつ、信頼性の
高い電極接続を実現することのできる半導体装置S1の
製造方法を提供することができる。
【0050】ここで、上記製造方法において、用いられ
る半導体基板としては、ウェハ10でも切断後の半導体
チップ1でも良い。本実施形態では、ウェハ単位で組み
付けを行うので、ウェハから切り出したチップ単位で回
路基板2に組み付ける場合に比べて、半導体装置製造に
おける生産性を向上させることができ、パッケージコス
トを低減させることができる。
【0051】また、上記製造方法において、加圧・加熱
工程では、加圧と加熱とを同時に行っても良いが、好ま
しくは、ウェハ10と回路基板2とを挟み込んで加圧し
た後に、この加圧状態を保持しながらウェハ10と回路
基板2の加熱を行うことが望ましい。
【0052】これは、室温ではウェハ10上のチップ側
電極3と回路基板2上の回路基板側電極4との位置合わ
せができていても、加熱した後ではウェハ10と回路基
板2とは線膨張係数が異なるので、チップ側電極3と回
路基板側電極4との位置ずれが発生してしまうためであ
る。
【0053】その点、室温でウェハ10と回路基板2を
挟み込んで加圧し、互いに拘束された状態とした後に加
熱するようにすれば、両基板2、10の熱による変位の
差による位置ずれを、問題ないレベルに抑制することが
できる。
【0054】さらに通常、回路基板2には反りなどによ
る変形が発生しており、回路基板2上に形成した回路基
板側電極4の位置が上下にばらつくことがある。これに
ついても、ウェハ10と回路基板2を挟み込んで加圧
し、この後に加熱することで回路基板2を軟らかくし
て、反りなどの変形をなくすことができ、チップ側電極
3の上の突起電極8と回路基板側電極4との良好な接続
を得ることができる。
【0055】また、本実施形態では、上記図1に示す様
に、少なくとも一面1a側に第1の電極3が形成された
半導体チップ1と、少なくとも一面2a側に第1の電極
3に対応する第2の電極4が形成された樹脂よりなる回
路基板2とを備え、第1の電極3にはチップ1の一面1
aよりも回路基板2側へ突出する突起電極8が形成され
ており、突起電極8と第2の電極4とが接触して電気的
に接続されており、更に、回路基板2の電極非形成部
が、第2の電極4よりも半導体チップ1側へ盛り上がっ
た状態で半導体チップ1の電極非形成部に接着している
ことを特徴とする半導体装置S1が提供される。
【0056】この半導体装置S1によれば、半導体チッ
プ1には、その一面1aより突出する突起電極8が設け
られているため、上記製造方法から明らかなように、樹
脂よりなる回路基板2と半導体チップ1との接着におい
て、突起電極8と回路基板側電極(第2の電極)4とを
接触させた後に、電極非形成部における接着を行うこと
ができる。
【0057】そのため、本実施形態によれば、製造コス
トが低減でき、かつ、信頼性の高い電極接続を実現する
ことのできる半導体装置S1を提供することもできる。
【図面の簡単な説明】
【図1】本実施形態に係る半導体装置の全体構成を示す
図であり、(a)は概略断面図、(b)は(a)のA矢
視図である。
【図2】図1に示す半導体装置の製造方法を示す工程図
である。
【図3】従来技術の半導体装置の構成を示す断面図であ
る。
【図4】従来技術の半導体装置の構成を示す断面図であ
る。
【符号の説明】
1…半導体チップ、1a…半導体チップの一面、2…回
路基板、2a…回路基板の一面、3…第1の電極(チッ
プ側電極)、4…第2の電極(回路基板側電極)、8…
突起電極、10…ウェハ、11…ウェハの一面。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 一面(11)に第1の電極(3)が形成
    され、前記第1の電極の表面に前記一面から突出する突
    起電極(8)が形成された半導体基板(10)と、一面
    (2a)に前記第1の電極に対応する第2の電極(4)
    が形成された樹脂よりなる回路基板(2)とを用意する
    工程と、 前記半導体基板の前記一面と前記回路基板の前記一面と
    を対向させ、前記突起電極と前記第2の電極とを接触さ
    せる工程と、 前記半導体基板と前記回路基板とを加圧しながら加熱す
    ることにより、前記突起電極と前記第2の電極とを圧着
    するとともに、前記回路基板を構成する前記樹脂を軟化
    させ、前記半導体基板の前記一面における前記第1の電
    極が形成されていない部分と前記回路基板の前記一面に
    おける前記第2の電極が形成されていない部分とを接着
    し、前記半導体基板と前記回路基板とを接着する工程
    と、を備えることを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記半導体基板(10)と前記回路基板
    (2)とを接着する工程では、前記半導体基板と前記回
    路基板とを加圧した後に、この加圧状態を保持しながら
    前記半導体基板と前記回路基板との加熱を行うことを特
    徴とする請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 少なくとも一面(1a)側に第1の電極
    (3)が形成された半導体チップ(1)と、 少なくとも一面(2a)側に前記第1の電極に対応する
    第2の電極(4)が形成された樹脂よりなる回路基板
    (2)とを備え、 前記第1の電極には前記半導体チップの一面より前記回
    路基板側へ突出する突起電極(8)が形成されており、 前記突起電極と前記第2の電極とが接触して電気的に接
    続されており、 前記回路基板の前記一面における前記第2の電極が形成
    されていない部分が、前記半導体チップ側へ盛り上がっ
    た状態で前記半導体チップの前記一面における前記第1
    の電極が形成されていない部分に接着していることを特
    徴とする半導体装置。
JP2001176141A 2001-06-11 2001-06-11 半導体装置の製造方法 Expired - Fee Related JP3705159B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001176141A JP3705159B2 (ja) 2001-06-11 2001-06-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001176141A JP3705159B2 (ja) 2001-06-11 2001-06-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002368159A true JP2002368159A (ja) 2002-12-20
JP3705159B2 JP3705159B2 (ja) 2005-10-12

Family

ID=19017175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001176141A Expired - Fee Related JP3705159B2 (ja) 2001-06-11 2001-06-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3705159B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164190A (ja) * 2003-02-07 2015-09-10 ジプトロニクス・インコーポレイテッド 室温金属直接ボンディング
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11011418B2 (en) 2005-08-11 2021-05-18 Invensas Bonding Technologies, Inc. 3D IC method and device
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11264345B2 (en) 2015-08-25 2022-03-01 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11728313B2 (en) 2018-06-13 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Offset pads over TSV
US11804377B2 (en) 2018-04-05 2023-10-31 Adeia Semiconductor Bonding Technologies, Inc. Method for preparing a surface for direct-bonding
US11929347B2 (en) 2020-10-20 2024-03-12 Adeia Semiconductor Technologies Llc Mixed exposure for large die
US12381128B2 (en) 2020-12-28 2025-08-05 Adeia Semiconductor Bonding Technologies Inc. Structures with through-substrate vias and methods for forming the same
US12456662B2 (en) 2020-12-28 2025-10-28 Adeia Semiconductor Bonding Technologies Inc. Structures with through-substrate vias and methods for forming the same

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164190A (ja) * 2003-02-07 2015-09-10 ジプトロニクス・インコーポレイテッド 室温金属直接ボンディング
US10141218B2 (en) 2003-02-07 2018-11-27 Invensas Bonding Technologies, Inc. Room temperature metal direct bonding
US11011418B2 (en) 2005-08-11 2021-05-18 Invensas Bonding Technologies, Inc. 3D IC method and device
US11289372B2 (en) 2005-08-11 2022-03-29 Invensas Bonding Technologies, Inc. 3D IC method and device
US11515202B2 (en) 2005-08-11 2022-11-29 Adeia Semiconductor Bonding Technologies Inc. 3D IC method and device
US12381168B2 (en) 2015-08-25 2025-08-05 Adeia Semiconductor Bonding Technologies Inc. Conductive barrier direct hybrid bonding
US11264345B2 (en) 2015-08-25 2022-03-01 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US11830838B2 (en) 2015-08-25 2023-11-28 Adeia Semiconductor Bonding Technologies Inc. Conductive barrier direct hybrid bonding
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US12381173B2 (en) 2017-09-24 2025-08-05 Adeia Semiconductor Bonding Technologies Inc. Direct hybrid bonding of substrates having microelectronic components with different profiles and/or pitches at the bonding interface
US11552041B2 (en) 2017-09-24 2023-01-10 Adeia Semiconductor Bonding Technologies Inc. Chemical mechanical polishing for hybrid bonding
US11804377B2 (en) 2018-04-05 2023-10-31 Adeia Semiconductor Bonding Technologies, Inc. Method for preparing a surface for direct-bonding
US12341018B2 (en) 2018-04-05 2025-06-24 Adeia Semiconductor Bonding Technologies Inc. Method for preparing a surface for direct-bonding
US12243851B2 (en) 2018-06-13 2025-03-04 Adeia Semiconductor Bonding Technologies Inc. Offset pads over TSV
US11728313B2 (en) 2018-06-13 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Offset pads over TSV
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US11955445B2 (en) 2018-06-13 2024-04-09 Adeia Semiconductor Bonding Technologies Inc. Metal pads over TSV
US12205926B2 (en) 2018-06-13 2025-01-21 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US12482776B2 (en) 2018-06-13 2025-11-25 Adeia Semiconductor Bonding Technologies Inc. Metal pads over TSV
US12136605B2 (en) 2018-08-31 2024-11-05 Adeia Semiconductor Bonding Technologies Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics and method for forming the same
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US12125784B2 (en) 2018-10-22 2024-10-22 Adeia Semiconductor Bonding Technologies Inc. Interconnect structures
US11756880B2 (en) 2018-10-22 2023-09-12 Adeia Semiconductor Bonding Technologies Inc. Interconnect structures
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11929347B2 (en) 2020-10-20 2024-03-12 Adeia Semiconductor Technologies Llc Mixed exposure for large die
US12456662B2 (en) 2020-12-28 2025-10-28 Adeia Semiconductor Bonding Technologies Inc. Structures with through-substrate vias and methods for forming the same
US12381128B2 (en) 2020-12-28 2025-08-05 Adeia Semiconductor Bonding Technologies Inc. Structures with through-substrate vias and methods for forming the same

Also Published As

Publication number Publication date
JP3705159B2 (ja) 2005-10-12

Similar Documents

Publication Publication Date Title
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US6552426B2 (en) Semiconductor device and method of manufacturing same
JP3502014B2 (ja) 半導体装置および液晶モジュール
JPH10294423A (ja) 半導体装置
JP3180800B2 (ja) 半導体装置及びその製造方法
KR19990082715A (ko) 반도체장치
JP2625654B2 (ja) 半導体装置およびその製造方法
WO2000019514A1 (en) Semiconductor package and flip-chip bonding method therefor
JP2002368159A (ja) 半導体装置およびその製造方法
US20210358876A1 (en) Multi-sided cooling semiconductor package and method of manufacturing the same
JP2001015553A (ja) 半導体装置の製造方法
JP2003124262A5 (ja)
JPH10125734A (ja) 半導体ユニットおよびその製造方法
KR940027134A (ko) 반도체집적회로장치의 제조방법
KR20250111029A (ko) 성형된 비아 및 양면 압입 핀을 갖는 전력 모듈 및 이의 제조 방법
JP3572254B2 (ja) 回路基板
JP3915325B2 (ja) 半導体装置の製造方法
JP3419398B2 (ja) 半導体装置の製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
EP1317001A1 (en) A semiconductor device
JP2551243B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050718

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110805

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120805

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130805

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees