[go: up one dir, main page]

JP2002353071A - 複合電子部品及びその製造方法 - Google Patents

複合電子部品及びその製造方法

Info

Publication number
JP2002353071A
JP2002353071A JP2001157852A JP2001157852A JP2002353071A JP 2002353071 A JP2002353071 A JP 2002353071A JP 2001157852 A JP2001157852 A JP 2001157852A JP 2001157852 A JP2001157852 A JP 2001157852A JP 2002353071 A JP2002353071 A JP 2002353071A
Authority
JP
Japan
Prior art keywords
electronic component
laminate
composite electronic
external electrode
external electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001157852A
Other languages
English (en)
Other versions
JP3736387B2 (ja
Inventor
Naoki Nakayama
尚樹 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001157852A priority Critical patent/JP3736387B2/ja
Priority to US10/133,361 priority patent/US6788545B2/en
Priority to CNB02120442XA priority patent/CN100419924C/zh
Publication of JP2002353071A publication Critical patent/JP2002353071A/ja
Application granted granted Critical
Publication of JP3736387B2 publication Critical patent/JP3736387B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10W70/657—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H10W70/095—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【課題】 電気的接続の信頼性が良好で積層素体との接
合強度も充分な外部電極を備えた複合電子部品及びその
製造方法を得る。 【解決手段】 積層体２１と金属ケース２７とからなる
高周波複合電子部品。積層体２１は、複数のセラミック
グリーンシートを積層した積層体にコンデンサ等の回路
素子が内蔵され、側面２２に形成された複数のグランド
用外部電極２４は金属ケース２７の端子部２８とはんだ
付けによって接続されている。外部電極２４はセラミッ
クグリーンシートがマザーシートの段階で導電材が付与
された複数のビアホールを所定のカット線に沿って形成
し、該マザーシートの積層体をカット線に沿って切断す
ることでビアホールをも切断し、付与された導電材をカ
ットされた積層体の側面に露出させて外部電極２４とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンデンサやイン
ダクタ等の回路素子を内蔵した複合電子部品及びその製
造方法に関する。
【０００２】
【従来の技術】従来、高周波複合電子部品として、図１
１に示すように、コンデンサやインダクタ等の回路素子
を内蔵した積層型基板１上に電子部品９を搭載し、金属
ケース７と一体化したものが知られている。この積層型
基板１にあっては側面２，３（対向するいま一方の側面
も同じ）にグランド用外部電極４及び入出力用外部電極
５がそれぞれ形成されており、グランド用外部電極４に
は前記金属ケース７の端子部８がはんだ付けされてい
る。
【０００３】前記外部電極４，５は、本出願人が特開平
６−９６９９２号公報に開示したように、また、図１２
に示すように、マザーセラミックグリーンシート１０に
導電材（導電ペースト）４’，５’が充填されたビアホ
ール１１，１２を、カット線Ａ，Ｂに沿って形成し（以
下、ビア充填工法と記す）、マザー積層体を該カット線
Ａ，Ｂに沿って切断することで、導電材４’，５’を側
面２，３に露出させたものである。
【０００４】
【発明が解決しようとする課題】しかしながら、外部電
極４を形成するためのビアホール１１は長孔形状である
ため、導電ペーストの充填が過小になりやすくて抜け落
ちが生じ、焼成後にあっては不完全な外部電極４が形成
され、内部の回路素子や金属ケースの端子部８との電気
的接続の信頼性が不十分になるおそれを有していた。
【０００５】その対策として、導電ペーストの充填回数
を増やすことが検討されたが、かえって充填過大とな
り、導電ペーストとセラミックシートとの焼成収縮率の
相違から外部電極４にクラックが生じる問題点が発生し
た。
【０００６】一方、長孔形状のビアホール１１にあって
は、形成された外部電極４とセラミック積層素体との接
触面積がどうしても小さくなり、接合強度が弱いという
問題点も残されていた。
【０００７】そこで、本発明の目的は、電気的接続の信
頼性が良好で積層素体との接合強度も充分な外部電極を
備えた複合電子部品及びその製造方法を提供することに
ある。
【０００８】
【課題を解決するための手段及び作用】以上の目的を達
成するため、本発明に係る複合電子部品は、内部回路素
子を介在させた状態で複数の絶縁性シートが積層されて
なる積層体と、内部回路素子に電気的に接続され、積層
体の側面に形成された外部電極と、積層体の上面の少な
くとも一部を覆うように設けられると共に、前記外部電
極に電気的に接続された端子部を有する金属ケースと、
を備えた複合電子部品であって、前記外部電極は絶縁性
シートに形成されたビアホールに付与された導電材によ
って積層体の少なくとも一つの側面に複数設けられると
共に、同一側面の複数の外部電極は金属ケースの同一端
子部に電気的に接続されていること、を特徴とする。
【０００９】本発明に係る前記複合電子部品は、外部電
極が複数のビアホールに付与された導電材によって形成
されており、各ビアホールは長孔ではなくてほぼ４角形
状、ほぼ円形状、ほぼ楕円形状でよく、導電材が適量付
与されることになり、導電材の脱落やクラックの発生が
防止され、電気的接続の信頼性が向上する。また、外部
電極と積層素体との接触面積が増加し、外部電極の接合
強度が向上する。
【００１０】本発明に係る前記複合電子部品において、
複数の前記外部電極は、互いに略平行に積層体の積層方
向に延在し、かつ、積層体の積層方向と略直交する方向
に形成された導電材により互いに電気的に接続されてい
てもよい。外部電極の表面積が大きくなり、金属ケース
の端子部との接触面積が増大して接続の信頼性がより大
きくなる。また、複数の外部電極を接続する導電材は積
層体の実装面に接する位置に形成されていてもよい。金
属ケースの端子部との接続の信頼性向上と共に、外部電
極と実装基板のランド部とのはんだ付けが確実なものと
なる。
【００１１】本発明に係る複合電子部品の製造方法は、
内部回路素子に電気的に接続される導電ペーストが付与
されたビアホールをマザーシートを切断するカット線に
沿って形成する工程と、内部回路素子を介在させた状態
で複数のマザーシートを積層する工程と、前記マザーシ
ートの積層体を前記カット線に沿って切断することで前
記ビアホールに付与されたペースト凝固体を切断し、該
ペースト凝固体を積層体の少なくとも一つの側面に複数
露出させて外部電極を形成する工程と、同一側面の複数
の前記外部電極を、前記積層体の上面の少なくとも一部
を覆う金属ケースの同一端子部に電気的に接続する工程
と、を備えたことを特徴とする。
【００１２】本発明に係る前記製造方法は、外部電極を
複数のビアホールに付与された導電ペーストによって形
成するため、各ビアホールは長孔ではなくてほぼ４角形
状、ほぼ円形状、ほぼ楕円形状でよく、導電ペーストが
適量付与されることになり、焼成時におけるペースト凝
固体の脱落やクラックの発生が防止され、電気的接続の
信頼性が向上する。また、外部電極と積層体素体との接
触面積が増加し、外部電極の接合強度が向上する。
【００１３】
【発明の実施の形態】以下、本発明に係る複合電子部品
及びその製造方法の実施形態について、添付図面を参照
して説明する。
【００１４】（第１実施形態、図１〜５参照）本発明の
第１実施形態である高周波複合電子部品２０は、図１に
示すように、コンデンサやインダクタ等の回路素子を内
蔵した積層体２１の上面にコンデンサ、インダクタ、ダ
イオード、あるいはＳＡＷフィルタなどの電子部品２９
を搭載し、金属ケース２７と一体化したものである。
【００１５】積層体２１は、複数枚のセラミックグリー
ンシートを積層し、圧着、切断、焼成したもので、所定
のグリーンシートには導電材や抵抗材にて内部回路素子
（図示せず）がパターン化されて形成されている。ま
た、積層体２１の側面２２，２３（対向するいま一方の
側面も同じ）にはグランド用外部電極２４及び入出力用
外部電極２５がそれぞれ形成されている。
【００１６】３個が側面２２に露出しているグランド用
外部電極２４は内部回路素子と電気的に接続されてお
り、かつ、金属ケース２７の端子部２８とはんだによっ
て接続されている。端子部２８は平坦な矩形状をなし、
積層体２１の積層方向に延びている。入出力用外部電極
２５も内部回路素子と電気的に接続されている。これら
の外部電極２４，２５は、図示しない実装基板のランド
部と例えばリフローはんだによって接続される。
【００１７】３個のグランド用外部電極２４は、例え
ば、０．３ｍｍの幅で１ｍｍのピッチで形成されてい
る。なお、図１，２では、見やすくするために、外部電
極２４，２５は実際の寸法よりも拡大して描かれてい
る。外部電極２４，２５が拡大して描かれている点は以
下の第２、第３実施形態でも同様である。
【００１８】ここで、外部電極２４，２５の形成方法
（ビア充填工法）について説明する。まず、図３に示す
ように、必要な枚数のマザーセラミックグリーンシート
３０に銅等を主成分とする導電材（導電ペースト）２
４’，２５’が付与されたビアホール３１，３２をカッ
ト線Ａ，Ｂに沿って形成する。内蔵される回路素子もこ
の段階で形成される。これらのシート３０及び他のシー
トを所定枚数積層し、プレスする。その後、カット線
Ａ，Ｂに沿ってダイシングソー等を用いてカットし、焼
成する。なお、カット工程は積層体の焼成後に行う場合
もある。
【００１９】以上の工程により、ビアホール３１，３２
に充填された導電材２４’，２５’が外部電極２４，２
５として側面２２，２３に露出した積層体２１を得るこ
とができる。
【００２０】なお、図４（Ａ）、図５（Ａ）に示すよう
に、ビアホール３１，３２に対しては導電材２４’，２
５’が完全に充填されるように付与されてもよいし、図
４（Ｂ）、図５（Ｂ）に示すように、導電材２４’，２
５’がビアホール３１，３２の内壁面に付着して中央部
は空洞となる状態で付与されていてもよい。また、ビア
ホール３１、３２は円形でも矩形であってもよく、さら
には楕円形であってもよく、その形状は任意である。
【００２１】前記積層体２１において、グランド用外部
電極２４は、複数の比較的小さなビアホール３１に付与
された導電材２４’によって形成されるため、導電材２
４’を適量付与することができ、外部電極２４が焼成時
に脱落することやクラックが発生することが解消され、
電気的接続の信頼性が向上する。また、外部電極２４と
積層素体とのトータルの接触面積が大きく、外部電極の
積層素体に対する接合強度が向上する。
【００２２】（第２実施形態、図６〜８参照）本発明の
第２実施形態である高周波複合電子部品４０は、図６に
示すように、前記第１実施形態として示した高周波複合
電子部品２０と基本的には同じ構成をなし、同じ部品に
は同じ符号を付してその説明は省略する。
【００２３】第１実施形態と異なるのは、グランド用外
部電極２４の中段部分がその幅方向に導電材２４ａで接
続されている点である。導電材２４ａで接続されたグラ
ンド用外部電極２４を形成するために、図８（Ａ）に示
すマザーグリーンシート３０（図３に示したシート３０
と同じもの）と、図８（Ｂ）に示す導電材（導電ペース
ト）２４ａ’を付与した長孔のビアホール３６を形成し
たマザーグリーンシート３５とを組み合わせて積層し、
積層体２１を形成する。
【００２４】第２実施形態において、グランド用外部電
極２４は実装面（積層体２１の底面）から１００μｍま
では分離されており、その上から５０μｍまでが導電材
２４ａで接続され、さらに、その上１００μｍが分離さ
れている。各外部電極２４は幅が０．３ｍｍ、ピッチが
１ｍｍであることは第１実施形態と同様である。なお、
ここに示した数値は一例であることは勿論である。
【００２５】第２実施形態にあっては、第１実施形態の
作用効果を備えていると共に、さらに、グランド用外部
電極２４の表面積が導電材２４ａを設けた分だけ増加
し、金属ケース２７の端子部２８とのはんだ付け強度が
大きくなり、接続信頼性が向上する。
【００２６】なお、導電材２４ａを形成する方法として
は、前述のビア充填工法以外に、外部電極２４を形成し
た積層体の側面に塗布法や印刷法等によって導電ペース
トを付与してもよく、これにて複数の外部電極２４を電
気的に接続することができる。
【００２７】（第３実施形態、図９，１０参照）本発明
の第３実施形態である高周波複合電子部品５０は、図９
に示すように、前記第１実施形態として示した高周波電
子部品２０と基本的には同じ構成をなし、同じ部品には
同じ符号を付してその説明は省略する。
【００２８】第１実施形態と異なるのは、グランド用外
部電極２４の下段部分がその幅方向に導電材２４ｂで接
続されている点である。導電材２４ｂは側面２２の下端
に接している。導電材２４ｂで接続されたグランド用外
部電極２４を形成するためのマザーグリーンシートとし
ては、図８（Ａ），（Ｂ）に示したマザーグリーンシー
ト３０，３５を組み合わせて使用する。
【００２９】なお、導電材２４ｂを形成する方法として
は、ビア充填工法以外に、外部電極２４を形成した積層
体の側面に塗布法や印刷法等によって導電ペーストを付
与してもよいことは前述のとおりである。
【００３０】第３実施形態において、グランド用外部電
極２４は実装面（積層体２１の底面）から５０μｍまで
は導電材２４ｂで接続され、その上２００μｍが分離さ
れている。各外部電極２４は幅が０．３ｍｍ、ピッチが
１ｍｍであることは第１実施形態と同様である。なお、
ここに示した数値は一例であることは勿論である。
【００３１】第３実施形態にあっては、第１、第２実施
形態の作用効果を備えていると共に、さらに、導電材２
４ｂが積層体２１の実装面（底面）に接する位置に形成
されているため、グランド用外部電極２４と実装基板
（図示せず）のランド部とのはんだ付けが確実なものと
なる。
【００３２】（他の実施形態）なお、本発明に係る複合
電子部品及びその製造方法は前記実施形態に限定するも
のではなく、その要旨の範囲内で種々に変更することが
できる。
【００３３】特に、積層体に内蔵される回路素子はどの
ような種類であってもよい。また、金属ケースの端子部
に接続される外部電極は、必ずしもグランド用の電極で
ある必要はない。
【００３４】前記各実施形態において、積層体２１の上
面は金属ケース２７によって全体的に覆われているが、
金属ケース２７は上面に設けた電子部品２９を覆う大き
さであればよく、積層体２１の上面の一部が金属ケース
２７から露出していてもよい。
【００３５】また、グランド用外部電極２４は積層体２
１の側面２２（長手方向端面）に設けるだけでなく、側
面２３に設けてもよい。さらに、ビアホール３１，３２
は互いに異形状であってもよい。
【００３６】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、導電材を適量付与できるビア充填工法によっ
て、金属ケースの同一端子部に接続される外部電極を形
成するようにしたため、電極の脱落やクラックの発生が
なく、電極と積層素体との接合強度が強く、かつ、内部
回路素子や金属ケースの端子部との接続の信頼性の良好
な複合電子部品を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態である複合電子部品を示
す斜視図。
【図２】図１に示した複合電子部品を構成する積層体の
要部を示す立面図。
【図３】図１に示した複合電子部品を構成する積層体の
製造に使用されるマザーセラミックグリーンシートを示
す平面図。
【図４】図１に示した複合電子部品を構成する積層体の
第１のビアホールを示す斜視図。
【図５】図１に示した複合電子部品を構成する積層体の
第２のビアホールを示す斜視図。
【図６】本発明の第２実施形態である複合電子部品を示
す斜視図。
【図７】図６に示した複合電子部品を構成する積層体の
要部を示す立面図。
【図８】図６に示した複合電子部品を構成する積層体の
製造に使用されるマザーセラミックグリーンシートを示
す平面図。
【図９】本発明の第３実施形態である複合電子部品を示
す斜視図。
【図１０】図９に示した複合電子部品を構成する積層体
の要部を示す立面図。
【図１１】従来の複合電子部品を示す斜視図。
【図１２】図１１に示した従来の複合電子部品を構成す
る積層型基板の製造に使用されるマザーセラミックグリ
ーンシートを示す平面図。
【符号の説明】 ２０，４０，５０…高周波複合電子部品 ２１…積層体 ２２…側面 ２４…グランド用外部電極 ２４ａ，２４ｂ…接続用導電材 ２７…金属ケース ２８…端子部 ３０，３５…マザーセラミックグリーンシート ３１，３６…ビアホール

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 内部回路素子を介在させた状態で複数の
    絶縁性シートが積層されてなる積層体と、 内部回路素子に電気的に接続され、積層体の側面に形成
    された外部電極と、 積層体の上面の少なくとも一部を覆うように設けられる
    と共に、前記外部電極に電気的に接続された端子部を有
    する金属ケースと、を備えた複合電子部品であって、 前記外部電極は絶縁性シートに形成されたビアホールに
    付与された導電材によって積層体の少なくとも一つの側
    面に複数設けられると共に、同一側面の複数の外部電極
    は金属ケースの同一端子部に電気的に接続されているこ
    と、 を特徴とする複合電子部品。
  2. 【請求項２】 複数の前記外部電極は、互いに略平行に
    積層体の積層方向に延在していることを特徴とする請求
    項１に記載の複合電子部品。
  3. 【請求項３】 複数の前記外部電極は、積層体の積層方
    向と略直交する方向に形成された導電材により互いに電
    気的に接続されていることを特徴とする請求項２に記載
    の複合電子部品。
  4. 【請求項４】 前記導電材は積層体の実装面に接する位
    置に形成されていることを特徴とする請求項３に記載の
    複合電子部品。
  5. 【請求項５】 前記積層体の上面に、金属ケースに覆わ
    れた電子部品が搭載されていることを特徴とする請求項
    １、請求項２、請求項３又は請求項４に記載の複合電子
    部品。
  6. 【請求項６】 内部回路素子に電気的に接続される導電
    ペーストが付与されたビアホールをマザーシートを切断
    するカット線に沿って形成する工程と、 内部回路素子を介在させた状態で複数のマザーシートを
    積層する工程と、 前記マザーシートの積層体を前記カット線に沿って切断
    することで前記ビアホールに付与されたペースト凝固体
    を切断し、該ペースト凝固体を積層体の少なくとも一つ
    の側面に複数露出させて外部電極を形成する工程と、 同一側面の複数の前記外部電極を、前記積層体の上面の
    少なくとも一部を覆う金属ケースの同一端子部に電気的
    に接続する工程と、 を備えたことを特徴とする複合電子部品の製造方法。
JP2001157852A 2001-05-25 2001-05-25 複合電子部品及びその製造方法 Expired - Lifetime JP3736387B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001157852A JP3736387B2 (ja) 2001-05-25 2001-05-25 複合電子部品及びその製造方法
US10/133,361 US6788545B2 (en) 2001-05-25 2002-04-29 Composite electronic component and method of producing same
CNB02120442XA CN100419924C (zh) 2001-05-25 2002-05-24 复合电子元件和生产该元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001157852A JP3736387B2 (ja) 2001-05-25 2001-05-25 複合電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002353071A true JP2002353071A (ja) 2002-12-06
JP3736387B2 JP3736387B2 (ja) 2006-01-18

Family

ID=19001650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001157852A Expired - Lifetime JP3736387B2 (ja) 2001-05-25 2001-05-25 複合電子部品及びその製造方法

Country Status (3)

Country Link
US (1) US6788545B2 (ja)
JP (1) JP3736387B2 (ja)
CN (1) CN100419924C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126057B2 (en) 2003-05-23 2006-10-24 Murata Manufacturing Co., Ltd. Integrated electronic component
US7218002B2 (en) 2004-01-14 2007-05-15 Sanyo Electric Co., Ltd. Electronic device and intermediate product of electronic device
JP2007531640A (ja) * 2003-07-11 2007-11-08 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 受動電子素子基板上にスクライブラインを形成する方法
JP2013038392A (ja) * 2011-07-11 2013-02-21 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2016012728A (ja) * 2015-08-24 2016-01-21 株式会社村田製作所 積層電子部品

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4301071B2 (ja) * 2004-05-07 2009-07-22 株式会社村田製作所 シールドケース付き電子部品およびその製造方法
CN101785374B (zh) * 2007-08-29 2011-12-07 株式会社村田制作所 陶瓷多层基板
DE202008005708U1 (de) * 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP5549600B2 (ja) 2009-02-07 2014-07-16 株式会社村田製作所 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP6013041B2 (ja) * 2012-06-27 2016-10-25 ローム株式会社 無線モジュール
US20140139985A1 (en) * 2012-11-12 2014-05-22 Industrial Technology Research Institute Environmental sensitive electronic device package
JP2014239203A (ja) * 2014-01-31 2014-12-18 株式会社村田製作所 電子部品及び電子部品の実装構造体
JP2020155517A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2976049B2 (ja) * 1992-07-27 1999-11-10 株式会社村田製作所 積層電子部品
JP3257531B2 (ja) * 1992-07-27 2002-02-18 株式会社村田製作所 積層電子部品
JP2850860B2 (ja) * 1996-06-24 1999-01-27 住友金属工業株式会社 電子部品の製造方法
JP2001156488A (ja) * 1999-11-26 2001-06-08 Murata Mfg Co Ltd シールドケース付き電子部品及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126057B2 (en) 2003-05-23 2006-10-24 Murata Manufacturing Co., Ltd. Integrated electronic component
JP2007531640A (ja) * 2003-07-11 2007-11-08 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 受動電子素子基板上にスクライブラインを形成する方法
US7218002B2 (en) 2004-01-14 2007-05-15 Sanyo Electric Co., Ltd. Electronic device and intermediate product of electronic device
JP2013038392A (ja) * 2011-07-11 2013-02-21 Murata Mfg Co Ltd 電子部品及びその製造方法
US9424980B2 (en) 2011-07-11 2016-08-23 Murata Manufacturing Co., Ltd. Electronic component and method of producing same
JP2016012728A (ja) * 2015-08-24 2016-01-21 株式会社村田製作所 積層電子部品

Also Published As

Publication number Publication date
US20020177360A1 (en) 2002-11-28
JP3736387B2 (ja) 2006-01-18
CN1388538A (zh) 2003-01-01
CN100419924C (zh) 2008-09-17
US6788545B2 (en) 2004-09-07

Similar Documents

Publication Publication Date Title
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2976049B2 (ja) 積層電子部品
US5635669A (en) Multilayer electronic component
US9241408B2 (en) Electronic component
US5635670A (en) Multilayer electronic component
US6509531B2 (en) Monolithic ceramic electronic component, method for manufacturing the same, and electronic device
US10418183B2 (en) Composite electronic component and resistor device
WO2012132952A1 (ja) 電子部品
JP2005072095A (ja) 電子回路ユニットおよびその製造方法
JP3736387B2 (ja) 複合電子部品及びその製造方法
JP6583408B2 (ja) 積層セラミック電子部品
US7660132B2 (en) Covered multilayer module
JP5532087B2 (ja) 実装構造
JP5459368B2 (ja) チップ部品構造体
JP6497127B2 (ja) 積層コンデンサ
JPH113836A (ja) 積層電子部品
JP2002246752A (ja) セラミック多層基板のビアホール構造
JP3257531B2 (ja) 積層電子部品
JP2002232099A (ja) セラミック回路基板
JP3767704B2 (ja) チップ型電子部品
US20040111880A1 (en) Multilayer electronic part and method of producing the same
JPH10200008A (ja) 多層回路基板及びその製造方法
JP2012146940A (ja) 電子部品および電子装置
JP2002343640A (ja) 積層セラミック型電子部品
JP2003347160A (ja) 多連型コンデンサ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051017

R150 Certificate of patent or registration of utility model

Ref document number: 3736387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131104

Year of fee payment: 8

EXPY Cancellation because of completion of term