[go: up one dir, main page]

JP2002343974A - Thin film transistor and method of manufacturing the same - Google Patents

Thin film transistor and method of manufacturing the same

Info

Publication number
JP2002343974A
JP2002343974A JP2001146929A JP2001146929A JP2002343974A JP 2002343974 A JP2002343974 A JP 2002343974A JP 2001146929 A JP2001146929 A JP 2001146929A JP 2001146929 A JP2001146929 A JP 2001146929A JP 2002343974 A JP2002343974 A JP 2002343974A
Authority
JP
Japan
Prior art keywords
silicon film
thin film
film transistor
polycrystalline silicon
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001146929A
Other languages
Japanese (ja)
Inventor
Takashi Yamamoto
貴史 山本
Katsuya Ishikawa
克也 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001146929A priority Critical patent/JP2002343974A/en
Publication of JP2002343974A publication Critical patent/JP2002343974A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a thin-film transistor which enables high-efficient activation of impurities without increasing an area of a polycrystalline silicon film or increasing the lamp power of RTA. SOLUTION: The method of manufacturing a thin-film transistor comprises a step of forming an amorphous silicon film on a glass substrate, processing the amorphous silicon film into a polycrystalline silicon film and then forming the polycrystalline silicon film into an insular polycrystalline silicon film, forming a gate electrode, implanting impurities into the insular polycrystalline silicon film, and annealing using strong light. The amorphous silicon films are formed on both faces of the glass substrate, and only the amorphous silicon film formed on one face is processed into the polycrystalline silicon film, and the amorphous silicon film formed on the other face increases the substrate temperature at the time of annealing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜集積回路に用
いられる、ガラス基板上に形成された絶縁膜上に設けら
れた薄膜トランジスタ(TFT)、特にアクティブマト
リクス型液晶表示装置(液晶ディスプレイ)用の薄膜集
積回路に用いられる薄膜トランジスタの製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (TFT) provided on an insulating film formed on a glass substrate, particularly for an active matrix type liquid crystal display (liquid crystal display) used for a thin film integrated circuit. The present invention relates to a method for manufacturing a thin film transistor used for a thin film integrated circuit.

【0002】[0002]

【従来の技術】近年、ガラス等の絶縁基板上に薄膜トラ
ンジスタを有する半導体装置、例えば、薄膜トランジス
タを画素の駆動に用いるアクティブマトリクス型液晶表
示装置が開発されている。これらの装置に用いられる薄
膜トランジスタには、薄膜状のシリコン半導体を用いる
のが一般的である。
2. Description of the Related Art In recent years, a semiconductor device having a thin film transistor on an insulating substrate such as glass, for example, an active matrix type liquid crystal display device using the thin film transistor for driving pixels has been developed. In general, a thin film silicon semiconductor is used for a thin film transistor used in these devices.

【0003】ここで、薄膜状のシリコン半導体の中に
は、結晶性を有する多結晶シリコンによって構成される
ものもあり、このような多結晶シリコンを用いた薄膜ト
ランジスタについては、非晶質シリコンを用いた薄膜ト
ランジスタに比べて電子移動度が2桁以上大きく、表示
素子の微細化や駆動回路を同一基板上に集積可能である
等の種々の利点を有している。
[0003] Some thin-film silicon semiconductors are composed of polycrystalline silicon having crystallinity. A thin film transistor using such polycrystalline silicon uses amorphous silicon. Compared with the thin film transistor, the electron mobility is two orders of magnitude or more, and there are various advantages such as miniaturization of a display element and integration of a driving circuit on the same substrate.

【0004】近年、液晶表示装置の分野では、多結晶シ
リコン薄膜トランジスタを用いた駆動回路内蔵型薄膜ト
ランジスタアレイを、安価に、かつ大面積化が容易なガ
ラス基板上に作製する技術の開発が活発であり、すでに
一部で実用化が開始されているのが実状である。
In recent years, in the field of liquid crystal display devices, there has been active development of technology for manufacturing a thin film transistor array with a built-in drive circuit using a polycrystalline silicon thin film transistor on a glass substrate which is inexpensive and easy to increase in area. In fact, some have already begun to put into practical use.

【0005】多結晶薄膜トランジスタを低温度で形成す
るためには、多結晶シリコン薄膜の低温形成技術と同時
に、多結晶シリコン薄膜へ注入した不純物の低温活性化
手法の開発が重要となる。大面積基板に低温度で良質な
多結晶シリコン薄膜を形成する技術として、通常はエキ
シマレーザによる低温結晶化手法が用いられる。
In order to form a polycrystalline thin film transistor at a low temperature, it is important to develop a technique for activating the impurities implanted into the polycrystalline silicon thin film at a low temperature simultaneously with a technique for forming the polycrystalline silicon thin film at a low temperature. As a technique for forming a high-quality polycrystalline silicon thin film at a low temperature on a large-area substrate, a low-temperature crystallization method using an excimer laser is usually used.

【0006】一方、不純物の活性化には、通常加熱炉に
よる熱アニール処理が用いられることが多いが、熱アニ
ール処理の場合は処理温度を下げると活性化率が大きく
低下してしまうという問題があった。
On the other hand, thermal anneal processing using a heating furnace is often used for activating impurities, but in the case of thermal anneal processing, there is a problem that the activation rate is greatly reduced when the processing temperature is lowered. there were.

【0007】これらの相反する課題を解決するべく、高
温で、しかも短時間にアニール処理を行い、かつ不純物
の活性化率を向上する手法として、Rapid The
rmal Anneal(RTA)やエキシマレーザ活
性化が提案されている。RTA活性化に関しては、例え
ば電子ディスプレイフォーラム‘96講演集1−12−
1−28において開示されている。
[0007] In order to solve these contradictory problems, as a method of performing annealing at a high temperature for a short period of time and improving the activation rate of impurities, a rapid therapy is used.
Rmal Anneal (RTA) and excimer laser activation have been proposed. Regarding RTA activation, for example, Electronic Display Forum '96 Lectures 1-12-
1-28.

【0008】ここで、従来の液晶表示装置に用いられる
アクティブマトリックス型液晶表示装置に用いられる薄
膜トランジスタの製造方法について、図面を参照しなが
ら説明する。まず、図2(a)に示すように、プラズマ
CVD法を用いて、ガラス基板11にバッファ層12と
なる酸化シリコン膜を形成する。
Here, a method of manufacturing a thin film transistor used in an active matrix type liquid crystal display device used in a conventional liquid crystal display device will be described with reference to the drawings. First, as shown in FIG. 2A, a silicon oxide film serving as a buffer layer 12 is formed on a glass substrate 11 by using a plasma CVD method.

【0009】その後、酸化シリコン薄膜を形成したガラ
ス基板11を大気中に取り出すことなく、プラズマCV
D法を用いて非晶質シリコン(a−Si)を50nm堆
積する。
After that, without taking out the glass substrate 11 on which the silicon oxide thin film is formed into the atmosphere, the plasma CV
Using method D, amorphous silicon (a-Si) is deposited to a thickness of 50 nm.

【0010】次に、a−Si膜中の水素を低減するため
に、減圧窒素雰囲気下で400℃〜450℃、60分程
度の熱処理を行った後、エキシマレーザアニール処理を
行ってa−Si膜を多結晶化し、多結晶シリコン(po
ly−Si)膜13を形成する。なお、エキシマレーザ
アニール処理には、波長308nmのXeClエキシマ
レーザを用いている。
Next, in order to reduce hydrogen in the a-Si film, heat treatment is performed at 400 ° C. to 450 ° C. for about 60 minutes in a reduced-pressure nitrogen atmosphere, and then excimer laser annealing is performed. The film is polycrystallized and polycrystalline silicon (po
ly-Si) film 13 is formed. Note that a 308 nm wavelength XeCl excimer laser is used for the excimer laser annealing.

【0011】そして、a−Si膜を結晶化して多結晶シ
リコン膜を形成した後、多結晶シリコン膜を所望の形状
に加工し、ゲート絶縁膜14となる酸化シリコン膜を形
成する。
Then, after the a-Si film is crystallized to form a polycrystalline silicon film, the polycrystalline silicon film is processed into a desired shape to form a silicon oxide film to be the gate insulating film 14.

【0012】その後、図2(b)に示すように、ゲート
電極15を形成して、薄膜トランジスタにLDD(Li
ghtly Doped Drain)領域を形成する
ため不純物を注入する。ここでは燐イオンを注入した。
LDD領域を形成する不純物を注入した後、薄膜トラン
ジスタのLDD領域を被覆するようにフォトレジスト2
2を用いて不純物注入用のマスクを形成し、ソース領域
及びドレイン領域に不純物として燐イオンを注入する。
こうすることで、多結晶シリコン膜13は、不純物の含
まれない真性多結晶シリコン領域(チャネル領域)13
aと、低濃度不純物注入領域(LDD領域)13bと、
高濃度不純物注入領域(SD領域)13cとに分割され
る。
Thereafter, as shown in FIG. 2B, a gate electrode 15 is formed, and the LDD (Li
Impurities are implanted to form a ghtly doped drain (region). Here, phosphorus ions were implanted.
After injecting impurities for forming the LDD region, a photoresist 2 is formed so as to cover the LDD region of the thin film transistor.
2, a mask for impurity implantation is formed, and phosphorus ions are implanted as impurities into the source region and the drain region.
By doing so, the polycrystalline silicon film 13 becomes an intrinsic polycrystalline silicon region (channel region) 13 containing no impurity.
a, a low-concentration impurity implantation region (LDD region) 13b,
It is divided into a high-concentration impurity implantation region (SD region) 13c.

【0013】不純物を注入した後、図2(c)に示すよ
うに、RTAにより注入した不純物の活性化処理を行
う。活性化に使用したRTA装置は、光源にはXeアー
クランプを用いている。
After the impurity is implanted, as shown in FIG. 2C, activation of the implanted impurity is performed by RTA. The RTA device used for activation uses a Xe arc lamp as a light source.

【0014】RTAによる不純物の活性化処理を行った
後、図2(d)に示すように層間絶縁膜16となる酸化
シリコン膜を形成する。そして、層間絶縁膜16を形成
した後、ソース領域及びドレイン領域上の層間絶縁膜1
6にコンタクトホールを開口し、配線17及び18を形
成する。
After performing an impurity activation process by RTA, a silicon oxide film serving as an interlayer insulating film 16 is formed as shown in FIG. Then, after forming the interlayer insulating film 16, the interlayer insulating film 1 on the source region and the drain region is formed.
6, a contact hole is opened, and wirings 17 and 18 are formed.

【0015】最後に、窒化シリコンからなる保護絶縁膜
19を形成して、水素雰囲気中においてアニール処理を
行うことで、多結晶シリコン薄膜中の未結合手を水素イ
オンと結合させることによって、結晶化されない、ある
いは微結晶状態のシリコンをなくすことができ、特性が
劣化しない薄膜トランジスタを完成することができる。
Finally, a protective insulating film 19 made of silicon nitride is formed, and an annealing process is performed in a hydrogen atmosphere, so that dangling bonds in the polycrystalline silicon thin film are bonded to hydrogen ions, thereby achieving crystallization. It is possible to eliminate silicon in a non-crystallized state or in a microcrystalline state, so that a thin film transistor in which characteristics are not deteriorated can be completed.

【0016】[0016]

【発明が解決しようとする課題】しかしながら、従来例
に示したRTAによる活性化においては、多結晶シリコ
ンにおける熱吸収による温度上昇によってその効果が決
まるため、多結晶シリコン膜の面積に応じて熱容量が変
化し、活性化の効果を高めるためには多結晶シリコン膜
の面積を大きくするか、あるいはRTAのランプパワー
を高くしなければならない。
However, in the activation by RTA shown in the conventional example, the effect is determined by the temperature rise due to the heat absorption in the polycrystalline silicon. Therefore, the heat capacity is increased according to the area of the polycrystalline silicon film. To increase the effect of the activation, the area of the polycrystalline silicon film must be increased or the lamp power of the RTA must be increased.

【0017】しかしながら、多結晶シリコン膜の面積を
大きくする、あるいはRTAのランプパワーを高くする
ということは、ガラス基板の反りや割れが生じるおそれ
を高めてしまう原因となるという問題点があった。
However, increasing the area of the polycrystalline silicon film or increasing the lamp power of the RTA has a problem that the risk of warpage or cracking of the glass substrate is increased.

【0018】本発明は、上記問題点を解消するために、
多結晶シリコン膜の面積を大きくする、あるいはRTA
のランプパワーを高くすることなく、不純物活性化の効
率の高い薄膜トランジスタの製造方法を提供することも
目的とする。
The present invention has been made in order to solve the above problems.
Increase the area of the polycrystalline silicon film or RTA
Another object of the present invention is to provide a method of manufacturing a thin film transistor having a high efficiency of impurity activation without increasing the lamp power of the thin film transistor.

【0019】[0019]

【課題を解決するための手段】上記目的を達成するため
に本発明にかかる薄膜トランジスタの製造方法は、ガラ
ス基板上に非晶質シリコン膜を形成する工程と、非晶質
シリコン膜を多結晶シリコン膜に加工する工程と、島状
多結晶シリコン膜を形成する工程と、ゲート電極を形成
する工程と、島状多結晶シリコン膜に不純物を注入する
工程と、強光を用いてアニール処理を行う工程とを含む
薄膜トランジスタの製造方法であって、非晶質シリコン
膜がガラス基板の両面に形成されており、一方の面に形
成された非晶質シリコン膜のみが多結晶シリコン膜に加
工され、他方の面に形成された非晶質シリコン膜は、ア
ニール処理時に基板温度を上昇させることを特徴とす
る。
In order to achieve the above object, a method of manufacturing a thin film transistor according to the present invention comprises the steps of: forming an amorphous silicon film on a glass substrate; Processing into a film, forming an island-shaped polycrystalline silicon film, forming a gate electrode, implanting impurities into the island-shaped polycrystalline silicon film, and performing an annealing process using strong light And a method for manufacturing a thin film transistor, comprising: a step of forming an amorphous silicon film on both surfaces of a glass substrate; forming only an amorphous silicon film formed on one surface into a polycrystalline silicon film; The amorphous silicon film formed on the other surface is characterized in that the substrate temperature is increased during the annealing process.

【0020】かかる構成により、薄膜トランジスタの活
性層となるべき島状の多結晶シリコン膜の活性化におい
て、ガラス基板の裏面に存在するa−Si膜によりラン
プ光が吸収され、その熱が基板温度を上昇させることで
p−Si膜に対して相乗的に作用し、熱アニール処理の
効率を高めることができる。これによって薄膜トランジ
スタの諸特性を向上することができる。
With this configuration, when activating the island-shaped polycrystalline silicon film to be the active layer of the thin film transistor, the lamp light is absorbed by the a-Si film present on the back surface of the glass substrate, and the heat reduces the substrate temperature. By increasing the temperature, the p-Si film acts synergistically to increase the efficiency of the thermal annealing process. Thereby, various characteristics of the thin film transistor can be improved.

【0021】また、本発明にかかる薄膜トランジスタの
製造方法は、非晶質シリコン膜がLPCVD法により形
成されることが好ましい。a−Si膜の形成にLPCV
D法を用いることで、両面に同時にa−Si膜を形成す
ることができ、製造工程数の削減が可能だからである。
In the method of manufacturing a thin film transistor according to the present invention, it is preferable that the amorphous silicon film is formed by an LPCVD method. LPCV for forming a-Si film
By using the D method, an a-Si film can be simultaneously formed on both surfaces, and the number of manufacturing steps can be reduced.

【0022】また、本発明にかかる薄膜トランジスタの
製造方法は、アニール処理がガラス基板の両面に対して
行われることが好ましい。基板の裏面の温度上昇につい
ても有効に活用するためである。
In the method of manufacturing a thin film transistor according to the present invention, it is preferable that the annealing process is performed on both surfaces of the glass substrate. This is to effectively utilize the temperature rise on the back surface of the substrate.

【0023】また、本発明にかかる薄膜トランジスタの
製造方法は、アニール処理におけるランプ光源の出力が
ガラス基板の表裏で異なることが好ましい。表面は不純
物の活性化のため、裏面は基板温度の上昇のために用い
るものだからである。
In the method for manufacturing a thin film transistor according to the present invention, it is preferable that the output of the lamp light source in the annealing process is different between the front and back of the glass substrate. This is because the front surface is used for activating impurities and the back surface is used for raising the substrate temperature.

【0024】さらに、本発明にかかる薄膜トランジスタ
の製造方法は、薄膜トランジスタを形成しない面に形成
されている非晶質シリコン膜が、アニール処理の終了後
に除去されることが好ましい。
Further, in the method of manufacturing a thin film transistor according to the present invention, it is preferable that the amorphous silicon film formed on the surface on which the thin film transistor is not formed be removed after the completion of the annealing.

【0025】次に、上記目的を達成するために本発明に
かかる薄膜トランジスタは、上述したような薄膜トラン
ジスタの製造方法により製造されたことを特徴とする。
かかる構成により、薄膜トランジスタの活性層となるべ
き島状の多結晶シリコン膜の活性化において、ガラス基
板の裏面に存在するa−Si膜によりランプ光が吸収さ
れ、その熱が基板温度を上昇させることでp−Si膜に
対して相乗的に作用し、熱アニール処理の効率を高める
ことができることから、諸特性の向上した薄膜トランジ
スタを得ることが可能となる。
Next, in order to achieve the above object, a thin film transistor according to the present invention is characterized by being manufactured by the above-described method of manufacturing a thin film transistor.
With this configuration, when activating the island-shaped polycrystalline silicon film to be the active layer of the thin film transistor, the lamp light is absorbed by the a-Si film present on the back surface of the glass substrate, and the heat increases the substrate temperature. In this case, the p-Si film acts synergistically to improve the efficiency of the thermal annealing treatment, and thus it is possible to obtain a thin film transistor having improved characteristics.

【0026】[0026]

【発明の実施の形態】以下、本発明の実施の形態にかか
る薄膜トランジスタの製造方法について、図面を参照し
ながら説明する。図1は本発明の実施の形態にかかる薄
膜トランジスタの製造方法についての工程断面図であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a thin film transistor according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a process sectional view of a method for manufacturing a thin film transistor according to an embodiment of the present invention.

【0027】まず、図1(a)に示すようにバッファ層
12となる酸化シリコン膜を形成する。その後、LPC
VD法にて非晶質シリコン(a−Si)膜21をガラス
基板の両面に形成する。
First, as shown in FIG. 1A, a silicon oxide film serving as the buffer layer 12 is formed. After that, LPC
An amorphous silicon (a-Si) film 21 is formed on both surfaces of a glass substrate by a VD method.

【0028】次に、薄膜トランジスタを形成する面のみ
に、エキシマレーザアニールにてa−Si膜を多結晶化
して多結晶シリコン膜13を形成する。エキシマレーザ
としては波長308nmのXeClエキシマレーザを用
いる。
Next, the polycrystalline silicon film 13 is formed only on the surface on which the thin film transistor is to be formed by polycrystallizing the a-Si film by excimer laser annealing. As the excimer laser, a XeCl excimer laser having a wavelength of 308 nm is used.

【0029】そして、a−Si膜を結晶化して多結晶シ
リコン膜13を形成した後、多結晶シリコン膜13を所
望の形状に加工し、ゲート絶縁膜14となる酸化シリコ
ン膜を形成する。その後、ゲート電極15を形成し、薄
膜トランジスタにLDD領域を形成するため不純物とし
て燐イオンを注入する。
Then, after the a-Si film is crystallized to form a polycrystalline silicon film 13, the polycrystalline silicon film 13 is processed into a desired shape to form a silicon oxide film serving as a gate insulating film 14. Thereafter, a gate electrode 15 is formed, and phosphorus ions are implanted as impurities to form an LDD region in the thin film transistor.

【0030】次に、LDD領域を形成するための不純物
注入後、図1(b)に示すように薄膜トランジスタのL
DD領域を被覆するようにフォトレジスト22にて不純
物注入用のマスクを形成し、ソース領域及びドレイン領
域に不純物として燐イオンを注入する。こうすること
で、多結晶シリコン膜13は、不純物の含まれない真性
多結晶シリコン領域(チャネル領域)13aと、低濃度
不純物注入領域(LDD領域)13bと、高濃度不純物
注入領域(SD領域)13cとに分割される。
Next, after impurity implantation for forming the LDD region, as shown in FIG.
A mask for impurity implantation is formed with the photoresist 22 so as to cover the DD region, and phosphorus ions are implanted as impurities into the source region and the drain region. Thus, the polycrystalline silicon film 13 has an intrinsic polycrystalline silicon region (channel region) 13a containing no impurity, a low-concentration impurity implantation region (LDD region) 13b, and a high-concentration impurity implantation region (SD region). 13c.

【0031】そして、第2の絶縁膜となる酸化シリコン
膜16を形成した後、RTAにより注入した不純物の活
性化処理を行う。本実施の形態において、活性化に使用
したRTA装置の光源としてXeランプを採用し、基板
に対して2方向から異なるランプ出力でランプ光を照射
することになる。
After the formation of the silicon oxide film 16 serving as the second insulating film, the impurity implanted by RTA is activated. In the present embodiment, a Xe lamp is employed as a light source of the RTA device used for activation, and the substrate is irradiated with lamp light with different lamp outputs from two directions.

【0032】本実施の形態においては、ガラス基板裏面
のa−Si膜がランプ光を吸収し、それにより基板の温
度が上昇する。すなわち、RTAのランプ光のp−Si
への吸収に加えてa−Si膜からの熱によって、注入し
た不純物の活性化のための熱供給を効率的に行うことが
可能になる。
In the present embodiment, the a-Si film on the back surface of the glass substrate absorbs the lamp light, thereby increasing the temperature of the substrate. That is, the p-Si of the RTA lamp light
The heat from the a-Si film, in addition to the absorption into the substrate, makes it possible to efficiently supply heat for activating the implanted impurities.

【0033】かかる活性化処理の後、表面(TFT形成
面)をレジストでマスクすることにより保護し、フッ硝
酸で裏面のa−Si膜を除去する。レジストを除去した
後、図1(d)に示すように再度層間絶縁膜を形成し、
コンタクトホールを開口し、配線17及び18を形成す
る。最後に、窒化シリコンからなる保護絶縁膜19を形
成し、基板裏面のa−Si膜を除去し、水素雰囲気での
アニール処理を行うことで、多結晶シリコン薄膜中の未
結合手を水素イオンと結合させることによって、結晶化
されない、あるいは微結晶状態のシリコンをなくすこと
ができ、特性が劣化しない薄膜トランジスタを完成する
ことができる。
After the activation treatment, the front surface (TFT forming surface) is protected by masking with a resist, and the a-Si film on the back surface is removed with hydrofluoric nitric acid. After removing the resist, an interlayer insulating film is formed again as shown in FIG.
A contact hole is opened, and wirings 17 and 18 are formed. Finally, a protective insulating film 19 made of silicon nitride is formed, the a-Si film on the back surface of the substrate is removed, and an annealing process is performed in a hydrogen atmosphere, so that dangling bonds in the polycrystalline silicon thin film are converted to hydrogen ions. By bonding, silicon which is not crystallized or in a microcrystalline state can be eliminated and a thin film transistor whose characteristics are not deteriorated can be completed.

【0034】以上のように本実施の形態によれば、薄膜
トランジスタの活性層となるべき島状の多結晶シリコン
膜の活性化において、ガラス基板の裏面に存在するa−
Si膜によりランプ光が吸収され、その熱が基板温度を
上昇させることでp−Si膜に対して相乗的に作用し、
熱アニール処理の効率を高めることができる。これによ
って薄膜トランジスタの諸特性を向上することができ
る。
As described above, according to the present embodiment, in activating the island-like polycrystalline silicon film to be the active layer of the thin film transistor, the a-
The lamp light is absorbed by the Si film, and the heat acts synergistically on the p-Si film by increasing the substrate temperature,
The efficiency of the thermal annealing process can be increased. Thereby, various characteristics of the thin film transistor can be improved.

【0035】[0035]

【発明の効果】以上のように本発明にかかる薄膜トラン
ジスタの製造方法によれば、薄膜トランジスタの活性層
となるべき島状の多結晶シリコン膜の活性化において、
ガラス基板の裏面に存在するa−Si膜によりランプ光
が吸収され、その熱が基板温度を上昇させることでp−
Si膜に対して相乗的に作用し、熱アニール処理の効率
を高めることができる。これによって、薄膜トランジス
タの諸特性を向上させることが可能となる。すなわち、
ガラス基板裏面にa−Si膜を形成することにより、薄
膜トランジスタの特性及び信頼性を向上させることを実
現できるものである。
As described above, according to the method of manufacturing a thin film transistor according to the present invention, the activation of the island-like polycrystalline silicon film to be the active layer of the thin film transistor is achieved.
The lamp light is absorbed by the a-Si film present on the back surface of the glass substrate, and the heat increases the substrate temperature.
Acting synergistically on the Si film, it is possible to increase the efficiency of the thermal annealing process. Thereby, various characteristics of the thin film transistor can be improved. That is,
By forming the a-Si film on the back surface of the glass substrate, it is possible to improve the characteristics and reliability of the thin film transistor.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態にかかる薄膜トランジス
タの製造方法についての工程断面図
FIG. 1 is a process cross-sectional view of a method for manufacturing a thin film transistor according to an embodiment of the present invention.

【図2】 従来の薄膜トランジスタの製造方法について
の工程断面図
FIG. 2 is a process sectional view of a conventional method for manufacturing a thin film transistor.

【符号の説明】[Explanation of symbols]

11 ガラス基板 12 バッファ層(酸化シリコン) 13 非単結晶シリコン 13a 真性多結晶シリコン領域(チャネル領域) 13b 低濃度不純物注入領域(LDD領域) 13c 高濃度不純物注入領域(SD領域) 14 ゲート絶縁膜(酸化シリコン) 15 ゲート電極(MoW合金) 16 層間絶縁膜(酸化シリコン) 17、18 SD配線(Al/Ti) 19 保護絶縁膜(窒化シリコン) 21 非晶質シリコン膜 22 フォトレジスト DESCRIPTION OF SYMBOLS 11 Glass substrate 12 Buffer layer (silicon oxide) 13 Non-single-crystal silicon 13a Intrinsic polycrystalline silicon region (channel region) 13b Low concentration impurity implantation region (LDD region) 13c High concentration impurity implantation region (SD region) 14 Gate insulating film ( Silicon oxide) 15 gate electrode (MoW alloy) 16 interlayer insulating film (silicon oxide) 17, 18 SD wiring (Al / Ti) 19 protective insulating film (silicon nitride) 21 amorphous silicon film 22 photoresist

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 AA11 BB07 DA02 DB02 EA11 FA19 JA01 5F110 AA30 BB02 CC02 DD02 DD13 DD18 DD30 FF02 GG02 GG13 GG35 GG47 HJ01 HJ13 HJ23 HM15 NN02 NN03 NN23 NN24 PP03 PP04 QQ11 QQ24  ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference)

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ガラス基板上に非晶質シリコン膜を形成
する工程と、 非晶質シリコン膜を多結晶シリコン膜に加工する工程
と、 島状多結晶シリコン膜を形成する工程と、 ゲート電極を形成する工程と、 前記島状多結晶シリコン膜に不純物を注入する工程と、 強光を用いてアニール処理を行う工程とを含む薄膜トラ
ンジスタの製造方法であって、 前記非晶質シリコン膜が前記ガラス基板の両面に形成さ
れており、一方の面に形成された前記非晶質シリコン膜
のみが前記多結晶シリコン膜に加工され、他方の面に形
成された前記非晶質シリコン膜は、前記アニール処理時
に基板温度を上昇させることを特徴とする薄膜トランジ
スタの製造方法。
A step of forming an amorphous silicon film on a glass substrate; a step of processing the amorphous silicon film into a polycrystalline silicon film; a step of forming an island-shaped polycrystalline silicon film; Forming an impurity, implanting impurities into the island-like polycrystalline silicon film, and performing an annealing process using strong light, wherein the amorphous silicon film is The amorphous silicon film formed on both surfaces of the glass substrate, only the amorphous silicon film formed on one surface is processed into the polycrystalline silicon film, and the amorphous silicon film formed on the other surface is A method of manufacturing a thin film transistor, wherein a substrate temperature is increased during an annealing process.
【請求項2】 前記非晶質シリコン膜がLPCVD法に
より形成される請求項1記載の薄膜トランジスタの製造
方法。
2. The method according to claim 1, wherein the amorphous silicon film is formed by an LPCVD method.
【請求項3】 前記アニール処理が前記ガラス基板の両
面に対して行われる請求項1又は2記載の薄膜トランジ
スタの製造方法。
3. The method of manufacturing a thin film transistor according to claim 1, wherein the annealing is performed on both surfaces of the glass substrate.
【請求項4】 前記アニール処理における前記ランプ光
源の出力が前記ガラス基板の表裏で異なる請求項1から
3のいずれか一項に記載の薄膜トランジスタの製造方
法。
4. The method for manufacturing a thin film transistor according to claim 1, wherein outputs of the lamp light source in the annealing process are different between the front and back of the glass substrate.
【請求項5】 薄膜トランジスタを形成しない面に形成
されている前記非晶質シリコン膜が、前記アニール処理
の終了後に除去される請求項1から4のいずれか一項に
記載の薄膜トランジスタの製造方法。
5. The method of manufacturing a thin film transistor according to claim 1, wherein the amorphous silicon film formed on a surface on which the thin film transistor is not formed is removed after the completion of the annealing.
【請求項6】 請求項1から5のいずれか一項に記載の
薄膜トランジスタの製造方法により製造されたことを特
徴とする薄膜トランジスタ。
6. A thin-film transistor manufactured by the method for manufacturing a thin-film transistor according to claim 1.
JP2001146929A 2001-05-16 2001-05-16 Thin film transistor and method of manufacturing the same Pending JP2002343974A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001146929A JP2002343974A (en) 2001-05-16 2001-05-16 Thin film transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001146929A JP2002343974A (en) 2001-05-16 2001-05-16 Thin film transistor and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002343974A true JP2002343974A (en) 2002-11-29

Family

ID=18992487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001146929A Pending JP2002343974A (en) 2001-05-16 2001-05-16 Thin film transistor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002343974A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025115602A1 (en) * 2023-11-27 2025-06-05 東京エレクトロン株式会社 Substrate processing method and substrate processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025115602A1 (en) * 2023-11-27 2025-06-05 東京エレクトロン株式会社 Substrate processing method and substrate processing system

Similar Documents

Publication Publication Date Title
JP3318285B2 (en) Method for manufacturing thin film transistor
JP2004119406A (en) Method for manufacturing semiconductor device and heat treatment method
JP2001007342A (en) Semiconductor device and manufacturing method thereof
JP2001053285A (en) Semiconductor and manufacture thereof
JP4223092B2 (en) Method for manufacturing semiconductor device
JP2000133594A (en) Manufacture of semiconductor device
JP2009048199A (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
JP3970814B2 (en) Manufacturing method of semiconductor device
JP2001189462A (en) Manufacturing method of semiconductor device
JP2001284601A (en) Semiconductor device and method of manufacturing the same
JPH1050609A (en) Manufacture of thin-film semiconductor device
JP2001102585A (en) Thin film transistor, thin film integrated circuit device, their manufacturing method, and liquid crystal display device
JP2002343974A (en) Thin film transistor and method of manufacturing the same
JP3404928B2 (en) Manufacturing method of thin film integrated circuit
JP2003158135A (en) Method of manufacturing thin film transistor and method of manufacturing display device including the same
JPH08139331A (en) Method for manufacturing thin film transistor
JP2001156295A (en) Manufacturing method for semiconductor device
JP4127467B2 (en) Method for manufacturing semiconductor device
JP3413710B2 (en) Method for manufacturing thin film transistor
JP5078201B2 (en) Method for manufacturing semiconductor device
JP3602344B2 (en) Thin film transistor and method for manufacturing the same
JP2003273015A (en) Method of manufacturing semiconductor device
JPH0964365A (en) Method for manufacturing thin film transistor
JP3357321B2 (en) Method for manufacturing semiconductor device
JP3357337B2 (en) Integrated circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109