[go: up one dir, main page]

JP2002232110A - Circuit board for mounting laminated ceramic capacitor - Google Patents

Circuit board for mounting laminated ceramic capacitor

Info

Publication number
JP2002232110A
JP2002232110A JP2001026591A JP2001026591A JP2002232110A JP 2002232110 A JP2002232110 A JP 2002232110A JP 2001026591 A JP2001026591 A JP 2001026591A JP 2001026591 A JP2001026591 A JP 2001026591A JP 2002232110 A JP2002232110 A JP 2002232110A
Authority
JP
Japan
Prior art keywords
circuit board
capacitors
ceramic capacitor
circuit
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001026591A
Other languages
Japanese (ja)
Inventor
Naoki Yazawa
直樹 矢澤
Koji Henmi
弘司 逸見
Takashi Goto
隆志 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Pioneer Corp
Original Assignee
Tohoku Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Pioneer Corp filed Critical Tohoku Pioneer Corp
Priority to JP2001026591A priority Critical patent/JP2002232110A/en
Publication of JP2002232110A publication Critical patent/JP2002232110A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a circuit board capable of reducing a vibration sound which is excited by ripple component to be applied to a laminated ceramic capacitor. SOLUTION: The circuit board comprises first and second ceramic capacitors 1a, 1b disposed so that the capacitors 1a, 1b are aligned at one surface side of the circuit board 5, and constituted so that the amplitude operation of vibration waves propagated to the board by generating in dielectric layers of the respective capacitors, by the ripple component based on charging/discharging to be applied to the first and second capacitors becomes a substantially opposite phase equal amplitude relation at one surface side of the board. As a result of this constitution, the vibration sound generated by the exciting of the board 5 can be remarkably reduced by a large extent.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、積層セラミック
コンデンサを回路基板に実装した構成において、前記セ
ラミックコンデンサに印加される充放電リップル成分に
より励振される振動音を、低減させることができる積層
セラミックコンデンサを実装した回路基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic capacitor having a structure in which a multilayer ceramic capacitor is mounted on a circuit board and capable of reducing vibration noise excited by a charge / discharge ripple component applied to the ceramic capacitor. The present invention relates to a circuit board on which is mounted.

【0002】[0002]

【従来の技術】例えば、変動負荷に対するバイアス電源
回路に用いられるバイパス回路においては、電源バイパ
ス用のコンデンサとしてアルミニウム電解コンデンサが
利用されていた。しかしながら、電子回路および電子機
器の小型化の要求に伴い、アルミニウム電解コンデンサ
と同じ静電容量が、アルミニウム電解コンデンサよりも
小型の形状で得ることができるタンタルコンデンサを電
源バイパス回路等に多用されている。
2. Description of the Related Art For example, in a bypass circuit used for a bias power supply circuit for a variable load, an aluminum electrolytic capacitor has been used as a capacitor for power supply bypass. However, with the demand for miniaturization of electronic circuits and electronic devices, tantalum capacitors that can obtain the same capacitance as aluminum electrolytic capacitors in a smaller size than aluminum electrolytic capacitors are frequently used in power supply bypass circuits and the like. .

【0003】しかしながら、前記したタンタルコンデン
サは高価であり、さらに、昨今においては電子回路及び
電子機器の小型化、および省エネルギー化の要求が一段
と高まり、この種の電子回路に使用されるコンデンサの
ほとんどが積層セラミックコンデンサを利用する趨勢と
なっている。この積層セラミックコンデンサは、小型で
あって信頼性および耐久性に優れているという特質を有
しており、このような理由により急速にその需要が高ま
っているものと考えられる。
[0003] However, the above-mentioned tantalum capacitors are expensive, and in recent years, the demand for miniaturization and energy saving of electronic circuits and electronic equipment has further increased, and most of the capacitors used in this kind of electronic circuits have been increased. There is a trend to use multilayer ceramic capacitors. This multilayer ceramic capacitor has characteristics of being small in size and being excellent in reliability and durability, and it is considered that the demand thereof is rapidly increasing for such a reason.

【0004】図6は、前記した積層セラミックコンデン
サを回路基板に実装した状態を断面図で示したものであ
る。このセラミックコンデンサ1は、誘電体層2と内部
電極3とを交互に積層した構成とされている。また、そ
の両端部には一対の外部電極4が形成されており、この
一対の外部電極4に対して内部電極3が交互に並列に接
続され、その外郭はほぼ直方体状に構成されている。そ
して、この積層セラミックコンデンサ1は、回路基板5
の表面に形成されたランド6に対して、前記一対の外部
電極4が半田付け等の手段によりそれぞれ導電接続さ
れ、回路基板5に実装されている。
FIG. 6 is a sectional view showing a state in which the above-mentioned multilayer ceramic capacitor is mounted on a circuit board. The ceramic capacitor 1 has a configuration in which dielectric layers 2 and internal electrodes 3 are alternately stacked. Further, a pair of external electrodes 4 are formed at both ends thereof, and the internal electrodes 3 are alternately connected in parallel to the pair of external electrodes 4, and the outer shell is formed in a substantially rectangular parallelepiped shape. The multilayer ceramic capacitor 1 is connected to the circuit board 5
The pair of external electrodes 4 are respectively conductively connected to the lands 6 formed on the surface of the substrate by means such as soldering and mounted on the circuit board 5.

【0005】一方、図7は前記したセラミックコンデン
サを、例えばバイアス電源回路におけるバイパス用コン
デンサとして利用した場合の一部の回路構成例を示して
いる。図7に示した構成においては、直流電源Eの正極
端子がnpnトランジスタQのコレクタ端子に接続され
ており、そのベース端子には直流電源Eを抵抗R2およ
びR3で分割されたバイアス電位が供給される。また、
トランジスタQのエミッタ端子には、エミッタ抵抗R1
が接続されており、このエミッタ抵抗R1と並列にバイ
パス用コンデンサ、すなわち、図6で説明した積層セラ
ミックコンデンサ1が接続されている。そして、トラン
ジスタQのエミッタ端子に接続されたバイパス用コンデ
ンサ1の端子電圧が、例えば発振回路等の変動負荷Lに
供給されるように構成されている。
On the other hand, FIG. 7 shows an example of a partial circuit configuration when the above-mentioned ceramic capacitor is used as a bypass capacitor in a bias power supply circuit, for example. In the configuration shown in FIG. 7, the positive terminal of DC power supply E is connected to the collector terminal of npn transistor Q, and its base terminal is supplied with a bias potential obtained by dividing DC power supply E by resistors R2 and R3. You. Also,
The emitter terminal of the transistor Q has an emitter resistor R1.
Is connected in parallel with the emitter resistor R1, that is, the multilayer ceramic capacitor 1 described with reference to FIG. The terminal voltage of the bypass capacitor 1 connected to the emitter terminal of the transistor Q is supplied to a variable load L such as an oscillation circuit.

【0006】図7に示した回路例によると、トランジス
タQのベース端子に加えられるバイアス電位によって、
トランジスタQはエミッタフォロワとしての動作を行
う。これにより、直流電源Eからの電流がトランジスタ
Qのコレクタおよびエミッタを介して抵抗R1に流れ、
これに並列に接続されたバイパス用コンデンサ1に、直
流の端子電圧が生成される。この構成により変動負荷L
に対するバイアス電源回路として形成される。
According to the circuit example shown in FIG. 7, the bias potential applied to the base terminal of the transistor Q
The transistor Q operates as an emitter follower. As a result, the current from the DC power supply E flows to the resistor R1 via the collector and the emitter of the transistor Q,
A DC terminal voltage is generated in the bypass capacitor 1 connected in parallel with this. With this configuration, the variable load L
Is formed as a bias power supply circuit.

【0007】[0007]

【発明が解決しようとする課題】ところで、前記したよ
うな積層セラミックコンデンサは、誘電体材料として高
誘電率系の材料を用いているため、図7に示したように
直流電圧を印加しながら、充放電を行うと伸縮動作が発
生し、変動負荷に応じた振動が発生する。この振動は、
大きな誘電率を有するもの、またコンデンサの形状が大
きいとき、さらに充放電電流が大きいときほど顕著に現
れる傾向がある。
Incidentally, since the above-mentioned multilayer ceramic capacitor uses a high dielectric constant material as a dielectric material, it is necessary to apply a DC voltage as shown in FIG. When charging / discharging is performed, an expansion / contraction operation occurs, and vibration corresponding to a fluctuating load occurs. This vibration is
When the capacitor has a large dielectric constant, the shape of the capacitor is large, and the charging / discharging current is large, it tends to appear more remarkably.

【0008】バイアス電源回路のバイパス回路では、比
較的形状が大きく且つ静電容量の大きな積層セラミック
コンデンサが用いられ、さらに充放電電流が大きいた
め、この種の振動が発生する度合いがますます増大す
る。また、積層セラミックコンデンサにおいて発生する
前記振動は、このコンデンサを実装している回路基板に
伝達され、回路基板が共鳴して増幅されることがある。
すなわち、コンデンサの振動によって回路基板が励振さ
れ、このために耳障りな可聴音が発生するという問題点
があった。
In a bypass circuit of a bias power supply circuit, a multilayer ceramic capacitor having a relatively large shape and a large capacitance is used, and a large charge / discharge current increases the degree of occurrence of this kind of vibration. . Further, the vibration generated in the multilayer ceramic capacitor may be transmitted to a circuit board on which the capacitor is mounted, and the circuit board may resonate and be amplified.
That is, there is a problem that the circuit board is excited by the vibration of the capacitor, thereby generating an unpleasant audible sound.

【0009】特に、前記した構成を携帯電話に利用した
場合においては、当該可聴音の音圧が耳元に大きく作用
するため、ユーザに対して故障であるかの疑念を抱かせ
ることになり、商品価値を低下させる要因を抱えること
になる。
In particular, when the above-described configuration is used for a mobile phone, the sound pressure of the audible sound has a great effect on the ears, and thus the user is suspicious of malfunction. You will have factors that reduce value.

【0010】この発明は、前記した問題点に着目してな
されたものであり、セラミックコンデンサの充放電電
流、および発生されるリップル成分により励振される振
動音を低減させることができる積層セラミックコンデン
サを実装した回路基板を提供することを課題とするもの
である。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and provides a multilayer ceramic capacitor capable of reducing the charging / discharging current of a ceramic capacitor and the vibration noise excited by a generated ripple component. It is an object to provide a mounted circuit board.

【0011】[0011]

【課題を解決するための手段】前記した課題を解決する
ためになされたこの発明にかかる回路基板においては、
セラミックからなる誘電体層内に内部電極が交互に積層
され、誘電体層内において対向する交互の内部電極がそ
れぞれ一対の外部電極端子に接続された積層セラミック
コンデンサを実装した回路基板であって、少なくとも第
1と第2のセラミックコンデンサが、回路基板の一面側
に並ぶようにして配置されると共に、前記第1と第2の
セラミックコンデンサの充放電電流、リップル成分によ
って前記誘電体層において発生し、前記回路基板に伝達
される振動波の振幅動作が、前記回路基板の一面側にお
いてほぼ逆相等振幅関係となるように構成される。
Means for Solving the Problems In a circuit board according to the present invention which has been made to solve the above-mentioned problems,
A circuit board mounted with a multilayer ceramic capacitor in which internal electrodes are alternately laminated in a dielectric layer made of ceramic and alternate internal electrodes facing each other in the dielectric layer are connected to a pair of external electrode terminals, respectively. At least the first and second ceramic capacitors are arranged so as to be arranged on one side of the circuit board, and are generated in the dielectric layer by charge / discharge currents and ripple components of the first and second ceramic capacitors. The amplitude operation of the vibration wave transmitted to the circuit board is configured to have a substantially opposite phase equal amplitude relationship on one surface side of the circuit board.

【0012】この場合、少なくとも第1と第2のセラミ
ックコンデンサによって構成される等価回路が、負荷側
から見て各コンデンサの静電容量値が加算される関係に
なされていることが望ましい。
In this case, it is desirable that the equivalent circuit formed by at least the first and second ceramic capacitors has a relation in which the capacitance values of the respective capacitors are added when viewed from the load side.

【0013】また、前記第1のセラミックコンデンサと
して2つ以上のコンデンサが並列接続されて構成され、
前記第2のセラミックコンデンサとして2つ以上のコン
デンサが並列接続されて構成されると共に、前記各コン
デンサが回路基板の一面側において行方向および列方向
に配列され、行方向および列方向において隣接するそれ
ぞれのコンデンサより前記回路基板に伝達される振動波
の振幅動作が、前記回路基板の一面側においてそれぞれ
ほぼ逆相等振幅関係となるように構成される場合もあ
る。
Further, two or more capacitors are connected in parallel as the first ceramic capacitor,
Two or more capacitors are connected in parallel as the second ceramic capacitor, and the capacitors are arranged in a row direction and a column direction on one surface side of a circuit board, and are respectively adjacent to each other in a row direction and a column direction. In some cases, the amplitude operation of the vibration wave transmitted from the capacitor to the circuit board may be substantially in opposite phase and equal amplitude relation on one surface side of the circuit board.

【0014】そして、好ましい実施の形態においては、
前記第1および第2のセラミックコンデンサの一方の外
部電極端子がそれぞれ共通接続されると共に、当該共通
接続点と、前記第1および第2のセラミックコンデンサ
の他方の外部電極端子との間に、リップル成分がそれぞ
れ発生印加されるように構成される。また、好ましい他
の実施の形態においては、前記第1のセラミックコンデ
ンサの外部電極間に発生されるリップル成分を位相反転
回路を介して、前記第2のセラミックコンデンサの外部
電極間に印加し、充放電するように構成される。
In a preferred embodiment,
One of the external electrode terminals of the first and second ceramic capacitors is commonly connected, and a ripple is provided between the common connection point and the other external electrode terminal of the first and second ceramic capacitors. Each component is configured to be generated and applied. In another preferred embodiment, the ripple component generated between the external electrodes of the first ceramic capacitor is applied between the external electrodes of the second ceramic capacitor via a phase inverting circuit to charge the capacitor. It is configured to discharge.

【0015】そして、前記した組み合わせにおいては、
第1のセラミックコンデンサと第2のセラミックコンデ
ンサの静電容量値がぼほ同等になされていることが望ま
しい。また、前記第1のセラミックコンデンサと第2の
セラミックコンデンサに発生するリップル成分の電圧値
がほぼ同等になされていることが望ましい。そして、前
記したような実装構成においては、第1および第2のセ
ラミックコンデンサをバイアス電源回路のバイパス用コ
ンデンサとして好適に利用することができる。
In the above-mentioned combination,
It is desirable that the capacitance values of the first ceramic capacitor and the second ceramic capacitor are substantially equal. Further, it is desirable that the voltage values of the ripple components generated in the first ceramic capacitor and the second ceramic capacitor are made substantially equal. In the above-described mounting configuration, the first and second ceramic capacitors can be suitably used as bypass capacitors of the bias power supply circuit.

【0016】前記した構成による積層セラミックコンデ
ンサを実装した回路基板によると、第1と第2のセラミ
ックコンデンサが、回路基板の一面側に並ぶようにして
配置され、変動負荷による充放電によって各コンデンサ
において発生する振動波の振幅動作が、回路基板の一面
側においてほぼ逆相関係になされるので、それぞれのコ
ンデンサより回路基板に伝達される振動波を相殺させる
ことができる。これにより音圧の大きな可聴音の発生を
効果的に低減させることができる。
According to the circuit board on which the multilayer ceramic capacitor having the above configuration is mounted, the first and second ceramic capacitors are arranged so as to be arranged on one side of the circuit board, and each capacitor is charged and discharged by a variable load. Since the amplitude operation of the generated vibration wave is substantially in opposite phase on one surface side of the circuit board, the vibration wave transmitted to the circuit board from each capacitor can be canceled. As a result, generation of audible sound having a large sound pressure can be effectively reduced.

【0017】一方、前記した第1と第2のセラミックコ
ンデンサによって構成される等価回路が、負荷側から見
て各コンデンサの静電容量値が加算される関係に構成し
た場合においては、第1と第2のコンデンサの静電容量
を実質的にそれぞれ半分にすることができる。それ故、
第1と第2のコンデンサが充放電と、そのリップルによ
って励振される度合いをより低減させることが可能とな
る。
On the other hand, in the case where the equivalent circuit constituted by the first and second ceramic capacitors is configured such that the capacitance values of the respective capacitors are added when viewed from the load side, the first and second ceramic capacitors may be used. The capacitance of each of the second capacitors can be substantially halved. Therefore,
It is possible to further reduce the degree to which the first and second capacitors are charged and discharged and excited by the ripple.

【0018】さらに、前記した第1と第2のセラミック
コンデンサとして、それぞれ2つ以上のコンデンサを並
列接続させて構成し、各コンデンサを回路基板の一面側
において行方向および列方向に配列すると共に、行方向
および列方向において隣接するそれぞれのコンデンサよ
り発生する振動波の振幅動作が、回路基板の一面側にお
いてほぼ逆相関係となるように構成すると、各コンデン
サより回路基板に伝達される振動波を同様に相殺させる
ことができる。これにより音圧の大きな可聴音の発生を
効果的に低減させることができる。
Further, each of the first and second ceramic capacitors is constituted by connecting two or more capacitors in parallel, and the capacitors are arranged in a row direction and a column direction on one surface side of the circuit board. When the amplitude operation of the vibration waves generated by the respective capacitors adjacent in the row direction and the column direction is configured to have a substantially opposite phase relationship on one surface side of the circuit board, the vibration waves transmitted from the respective capacitors to the circuit board are generated. It can be offset as well. As a result, generation of audible sound having a large sound pressure can be effectively reduced.

【0019】この場合、第1のコンデンサおよび第2の
コンデンサとして、それぞれ2つ以上のコンデンサを並
列接続させて構成するので、各コンデンサの静電容量値
をそれぞれ小さくすることが可能であり、これにより、
各コンデンサは充放電とリップル成分によって励振され
る度合いをより低減させることが可能となる。しかも、
各コンデンサにおいて発生する振動波の振幅動作が、行
方向および列方向において互いに逆相関係となるので、
回路基板が受ける励振度合いをより低減させることに寄
与できる。
In this case, since the first capacitor and the second capacitor are each configured by connecting two or more capacitors in parallel, it is possible to reduce the capacitance value of each capacitor. By
Each capacitor can further reduce the degree of excitation by charge / discharge and ripple components. Moreover,
Since the amplitude operation of the vibration wave generated in each capacitor has an opposite phase relationship to each other in the row and column directions,
This can contribute to further reducing the degree of excitation applied to the circuit board.

【0020】前記した作用を実現させるための1つの手
段として、第1および第2のセラミックコンデンサの一
方の外部電極端子をそれぞれ共通接続させると共に、当
該共通接続点と、前記第1および第2のセラミックコン
デンサの他方の外部電極端子との間に、リップル成分を
それぞれ印加する構成によって実現できる。この構成
は、例えばトランジスタのエミッタから見て電源側およ
びグランド側に変動負荷によって生成される互いに逆相
のリップル電圧を利用し、第1および第2のコンデンサ
に対して逆相関係でリップル電圧を印加させることで実
現できる。これにより、第1と第2のコンデンサの負荷
変動に対する充放電も逆相関係となる。
As one means for realizing the above-mentioned operation, one of the external electrode terminals of the first and second ceramic capacitors is connected in common, and the common connection point is connected to the first and second ceramic capacitors. This can be realized by a configuration in which a ripple component is applied between the ceramic capacitor and the other external electrode terminal. This configuration utilizes, for example, ripple voltages of opposite phases generated by a fluctuating load on the power supply side and the ground side when viewed from the emitter of the transistor, and applies a ripple voltage in a reverse phase relationship to the first and second capacitors. It can be realized by applying. As a result, the charging and discharging of the first and second capacitors with respect to the load fluctuation also have an opposite phase relationship.

【0021】また、前記した作用を実現させるための他
の1つの手段として、第1のセラミックコンデンサの外
部電極間に印加されるリップル成分を位相反転回路を介
して、第2のセラミックコンデンサの外部電極間に印加
する構成によっても実現できる。この構成は、位相反転
回路として反転入力型の帰還増幅器を利用し、入力抵抗
と帰還抵抗の抵抗値比率を“1”とすることで、電圧利
得を“−1”とした位相反転回路が利用できる。
Further, as another means for realizing the above-mentioned operation, a ripple component applied between external electrodes of the first ceramic capacitor is supplied to the outside of the second ceramic capacitor via a phase inversion circuit. It can also be realized by a configuration in which voltage is applied between the electrodes. This configuration uses an inverting input type feedback amplifier as a phase inverting circuit and uses a phase inverting circuit with a voltage gain of “−1” by setting a resistance value ratio between an input resistor and a feedback resistor to “1”. it can.

【0022】そして、前記した各構成においては、第1
および第2のセラミックコンデンサの静電容量値をぼほ
同等に選定することにより、第1および第2のコンデン
サより発生する逆相の振動バランスを好適にとることが
でき、回路基板に伝達される振幅動作を効果的に相殺さ
せることができる。さらに、前記した各構成において
は、第1および第2のセラミックコンデンサに加わるリ
ップル成分の電圧値を、ぼほ同等となるように制御する
ことにより、同様に第1および第2のコンデンサより発
生する逆相の振動バランスを好適にとることができ、回
路基板に伝達される振幅動作を効果的に相殺させること
ができる。
In each of the above-described configurations, the first
By selecting the capacitance values of the first and second ceramic capacitors to be approximately equal to each other, it is possible to appropriately balance the vibrations of the opposite phases generated by the first and second capacitors, and the vibrations are transmitted to the circuit board. The amplitude operation can be effectively canceled. Further, in each of the above-described configurations, the voltage value of the ripple component applied to the first and second ceramic capacitors is controlled so as to be substantially the same, so that the voltage is similarly generated from the first and second capacitors. It is possible to suitably balance the vibration in the opposite phase, and to effectively cancel the amplitude operation transmitted to the circuit board.

【0023】加えて、前記した構成を変動負荷に対する
バイアス電源のバイパス用コンデンサとして利用した場
合においては、比較的大きな静電容量を必要とする大変
動負荷のバイパス用セラミックコンデンサより発生する
振動音を効果的に低減させることに寄与できる。
In addition, when the above-described configuration is used as a bypass capacitor for a bias power supply with respect to a variable load, vibration noise generated from a bypass ceramic capacitor with a large variable load requiring a relatively large capacitance is generated. It can contribute to the effective reduction.

【0024】[0024]

【発明の実施の形態】以下、この発明にかかる積層セラ
ミックコンデンサを実装した回路基板について、図に基
づいて説明する。図1は積層セラミックコンデンサを回
路基板に実装した第1の形態を斜視図で示している。図
1に示す構成は、第1および第2のコンデンサが、回路
基板の一面上においてそれぞれ近接して実装されてい
る。なお、図2(A)は、この状態を上面から視た状態
で示している。そして、この実施の形態においては、第
1と第2のコンデンサ1a,1bは、同一仕様(同一の
静電容量、同一の外形形状)のものが用いられており、
それぞれランド6において、図示せぬ半田付けにより導
電接続され、回路基板5に実装されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A circuit board on which a multilayer ceramic capacitor according to the present invention is mounted will be described below with reference to the drawings. FIG. 1 is a perspective view showing a first embodiment in which a multilayer ceramic capacitor is mounted on a circuit board. In the configuration shown in FIG. 1, the first and second capacitors are mounted close to each other on one surface of the circuit board. FIG. 2A shows this state as viewed from above. In this embodiment, the first and second capacitors 1a and 1b have the same specifications (the same capacitance and the same outer shape).
Each of the lands 6 is conductively connected by soldering (not shown) and mounted on the circuit board 5.

【0025】この図1および図2(A)に示された実装
構成において、第1と第2のコンデンサ1a,1bは、
図3(A)に示す回路構成内に組み込まれている。この
回路構成はバイアス電源の一部の構成例を示しており、
第1と第2のコンデンサ1a,1bは、そのバイパス用
コンデンサとして利用されている。
In the mounting structure shown in FIGS. 1 and 2A, the first and second capacitors 1a and 1b are
It is incorporated in the circuit configuration shown in FIG. This circuit configuration shows a partial configuration example of the bias power supply,
The first and second capacitors 1a and 1b are used as bypass capacitors.

【0026】図3(A)に示した回路構成においては、
直流電源Eの正極端子がnpnトランジスタQのコレク
タ端子に接続されており、そのベース端子には直流電源
Eを抵抗R2およびR3で分割された負荷変動L用のバ
イアス電位が供給される。また、トランジスタQのエミ
ッタ端子には、エミッタ抵抗R1が接続されており、こ
のエミッタ抵抗R1と並列に第1のバイパス用コンデン
サ1aが接続されている。そして、トランジスタQのコ
レクタ端子とエミッタ端子との間には、第2のバイパス
用コンデンサ1bが接続され、第1と第2のコンデンサ
1a,1bの共通接続点、すなわち、トランジスタQの
エミッタ端子が、変動負荷Lに接続されるように構成さ
れている。
In the circuit configuration shown in FIG.
The positive terminal of the DC power supply E is connected to the collector terminal of the npn transistor Q, and its base terminal is supplied with a bias potential for load fluctuation L obtained by dividing the DC power supply E by the resistors R2 and R3. An emitter resistor R1 is connected to the emitter terminal of the transistor Q, and a first bypass capacitor 1a is connected in parallel with the emitter resistor R1. A second bypass capacitor 1b is connected between the collector terminal and the emitter terminal of the transistor Q, and the common connection point of the first and second capacitors 1a and 1b, that is, the emitter terminal of the transistor Q is , And a variable load L.

【0027】図3(A)に示した回路構成は、図3
(B)に示す等価回路で表すことができる。すなわち、
直流電源Eの間に第1と第2のコンデンサ1a,1bが
直列接続され、バイアス電圧eを抵抗R4,R5で分割
した電位が、第1と第2のコンデンサ1a,1bの接続
点に印加されると共に、当該接続点に変動負荷Lが接続
された構成と見ることができる。この構成によると、第
1と第2のコンデンサの一方の電極端子がそれぞれ共通
接続されると共に、当該共通接続点と、第1および第2
のコンデンサの他方の電極端子との間に、変動負荷Lへ
の充放電によるリップル成分がそれぞれ印加されるよう
になされる。
The circuit configuration shown in FIG.
It can be represented by the equivalent circuit shown in FIG. That is,
The first and second capacitors 1a and 1b are connected in series between the DC power supply E, and a potential obtained by dividing the bias voltage e by the resistors R4 and R5 is applied to a connection point between the first and second capacitors 1a and 1b. In addition, it can be seen that the variable load L is connected to the connection point. According to this configuration, one of the electrode terminals of the first and second capacitors is commonly connected, and the common connection point is connected to the first and second capacitors.
Between the other electrode terminal of the capacitor and the ripple component due to charging and discharging of the variable load L.

【0028】すなわち、第1と第2のコンデンサ1a,
1bには、充放電によるリップル成分が互いに逆位相関
係でそれぞれ印加される。また、第1と第2のセラミッ
クコンデンサによって構成される等価回路が、変動負荷
L側から見て各コンデンサの静電容量値が加算される関
係になされ、さらに第1と第2のコンデンサに加わるリ
ップル成分の電圧振幅値はほぼ同等になされる。したが
って、図1に示す状態における第1と第2のコンデンサ
1a,1bにおいて、それぞれに加わる充放電リップル
成分によって前記誘電体層において発生し、回路基板5
に伝達される振動波の振幅動作はほぼ逆相関係になさ
れ、またその振幅の大きさもほぼ同等になされる。
That is, the first and second capacitors 1a, 1a,
To 1b, ripple components due to charge and discharge are applied in opposite phase relation to each other. In addition, the equivalent circuit formed by the first and second ceramic capacitors has a relationship in which the capacitance values of the respective capacitors are added when viewed from the variable load L side, and is added to the first and second capacitors. The voltage amplitude values of the ripple components are made substantially equal. Therefore, in the first and second capacitors 1a and 1b in the state shown in FIG.
The amplitude operation of the vibration wave transmitted to the device is substantially in a reverse phase relationship, and the magnitude of the amplitude is also substantially equal.

【0029】これにより、回路基板5上においては、各
コンデンサ1a,1bの振動による励振作用が相殺さ
れ、可聴音の発生度合いを遥かに低減させることができ
る。そして、変動負荷L側から見て各コンデンサの静電
容量値が等価的に加算される関係に作用するので、この
実施の形態のようにバイアス電源回路におけるバイパス
用コンデンサに利用した場合において、十分なバイパス
作用を得ることができる。換言すれば、各コンデンサは
バイパス用コンデンサとして必要な静電容量のそれぞれ
1/2の容量のものを用いればよいことになる。したが
って、各コンデンサにより発生する振動波のレベルも抑
えることができ、前記した相殺作用の効果と相俟って、
回路基板が励振を受けて可聴音を発生させる度合いを一
層低減させることができる。
As a result, on the circuit board 5, the excitation effect due to the vibration of each of the capacitors 1a and 1b is canceled, and the degree of generation of audible sound can be greatly reduced. Then, since the capacitance values of the capacitors are equivalently added when viewed from the side of the variable load L, when the capacitors are used as bypass capacitors in the bias power supply circuit as in this embodiment, sufficient A simple bypass operation can be obtained. In other words, each of the capacitors may have a capacitance that is 1 / of the capacitance required as a bypass capacitor. Therefore, the level of the vibration wave generated by each capacitor can be suppressed, and together with the above-described effect of the canceling action,
The degree to which the circuit board receives the excitation and generates an audible sound can be further reduced.

【0030】次に図4は積層セラミックコンデンサを回
路基板に実装した第2の形態を示したものである。この
実施の形態においては、第1および第2のセラミックコ
ンデンサとして、それぞれ2つのコンデンサが並列接続
されて構成されている。すなわち、図4(A)に示すよ
うに第1のコンデンサとして、1a-1,1a-2が、並列
接続された状態で、さらにエミッタ抵抗R1に並列接続
されており、また第2のコンデンサとして、1b-1,1
b-2が、並列接続された状態でトランジスタQのコレク
タ端子とエミッタ端子間に接続されている。そして、他
の構成は図3(A)の構成と同様である。この場合、前
記した各コンデンサ1a-1,1a-2,1b-1,1b-2
は、それぞれ同一仕様(同一の静電容量、同一の外形形
状)のものが用いられている。
FIG. 4 shows a second embodiment in which the multilayer ceramic capacitor is mounted on a circuit board. In this embodiment, two capacitors are connected in parallel as the first and second ceramic capacitors. That is, as shown in FIG. 4A, the first capacitors 1a-1 and 1a-2 are connected in parallel with each other, and further connected in parallel to the emitter resistor R1. , 1b-1, 1
b-2 is connected between the collector terminal and the emitter terminal of the transistor Q in a state of being connected in parallel. The other configuration is the same as the configuration in FIG. In this case, the above-mentioned capacitors 1a-1, 1a-2, 1b-1, 1b-2
Have the same specifications (the same capacitance and the same outer shape).

【0031】図4(B)は、この場合の等価回路を示し
たものである。そして、図3に基づいてその作用を説明
したとおり、第1のコンデンサとしての2つの並列接続
されたコンデンサ1a-1,1a-2と、第2のコンデンサ
としての2つの並列接続されたコンデンサ1b-1,1b
-2には、互いに逆相の充放電リップル成分が印加され
る。これら各コンデンサは、図2(B)に示すように回
路基板の一面上において、それぞれ近接して実装されて
いる。すなわち、各コンデンサが回路基板の一面側にお
いて行方向および列方向に配列されており、行方向およ
び列方向において隣接するそれぞれのコンデンサより前
記回路基板に伝達される振動波の振幅動作は、回路基板
の一面側においてそれぞれほぼ逆相関係となるように作
用する。
FIG. 4B shows an equivalent circuit in this case. As described above with reference to FIG. 3, two parallel-connected capacitors 1a-1 and 1a-2 as first capacitors and two parallel-connected capacitors 1b as second capacitors are provided. -1, 1b
To -2, charge / discharge ripple components having mutually opposite phases are applied. These capacitors are mounted close to each other on one surface of a circuit board as shown in FIG. That is, the capacitors are arranged in the row direction and the column direction on one surface side of the circuit board, and the amplitude operation of the vibration wave transmitted from the respective capacitors adjacent in the row direction and the column direction to the circuit board is determined by the circuit board. On the one surface side so as to have a substantially opposite phase relationship.

【0032】例えば図2(B)において、コンデンサ1
a-1における振動波が回路基板に及ぼす振幅動作に対し
て、行方向において隣接するコンデンサ1b-1における
振動波が回路基板に及ぼす振幅動作は逆相関係となる。
また、コンデンサ1a-1における振動波が回路基板に及
ぼす振幅動作に対して、列方向において隣接するコンデ
ンサ1b-2における振動波が回路基板に及ぼす振幅動作
は逆相関係となる。この関係はいずれのコンデンサから
見ても同様になされる。
For example, in FIG.
The amplitude operation exerted on the circuit board by the vibration wave at a-1 is opposite to the amplitude operation exerted by the vibration wave on the capacitor 1b-1 adjacent in the row direction on the circuit board.
Further, the amplitude operation of the vibration wave of the capacitor 1a-1 on the circuit board is opposite to the amplitude operation of the vibration wave of the capacitor 1b-2 adjacent in the column direction on the circuit board. This relationship is made similarly from the viewpoint of any capacitor.

【0033】前記した構成によると、各セラミックコン
デンサは、バイパス用コンデンサとして必要な静電容量
のそれぞれ1/4の容量のものを用いればよいことにな
る。したがって、各コンデンサにより発生する振動波の
レベルも抑えることができ、前記したように回路基板に
及ぼす振動波の相殺作用の効果と相俟って、回路基板が
励振を受けて可聴音を発生させる度合いをより一層低減
させることができる。
According to the above-described structure, each of the ceramic capacitors may have a capacitance of 1/4 of the capacitance required as a bypass capacitor. Therefore, the level of the vibration wave generated by each capacitor can also be suppressed, and together with the effect of the vibration wave canceling effect on the circuit board as described above, the circuit board is excited to generate an audible sound. The degree can be further reduced.

【0034】なお、図4および図2(B)に示す実施の
形態においては、第1および第2のコンデンサとして、
それぞれ2つのセラミックコンデンサを並列状態に配列
させているが、これらは3つ以上のセラミックコンデン
サを互いに並列状態に配列させるようにしてもよい。こ
の場合、各コンデンサは同一仕様のものを用いることが
望ましいが、必ずしもこれに限られることはない。ま
た、第1および第2のコンデンサとして組まれる各セラ
ミックコンデンサの数も、必ずしも互いに同一個数であ
る必要はない。
In the embodiment shown in FIGS. 4 and 2B, the first and second capacitors are:
Although two ceramic capacitors are arranged in parallel in each case, three or more ceramic capacitors may be arranged in parallel with each other. In this case, it is desirable to use capacitors having the same specifications, but it is not necessarily limited to this. Also, the number of ceramic capacitors assembled as the first and second capacitors need not necessarily be the same as each other.

【0035】図5は積層セラミックコンデンサを回路基
板に実装した第3の形態を示したものである。この実施
の形態においては、第1のセラミックコンデンサの外部
電極間に印加されるリップル成分を位相反転回路を介し
て、第2のセラミックコンデンサの外部電極間に印加す
るように構成されている。図5(A)は前記第1のコン
デンサ1aを、同じくバイアス電源回路のバイパス用コ
ンデンサに利用した形態を示している。
FIG. 5 shows a third embodiment in which the multilayer ceramic capacitor is mounted on a circuit board. In this embodiment, the ripple component applied between the external electrodes of the first ceramic capacitor is applied between the external electrodes of the second ceramic capacitor via a phase inversion circuit. FIG. 5A shows an embodiment in which the first capacitor 1a is used as a bypass capacitor of a bias power supply circuit.

【0036】図5(A)に示した構成においては、直流
電源Eの正極端子がnpnトランジスタQのコレクタ端
子に接続されており、そのベース端子には直流電源Eを
抵抗R2およびR3で分割された負荷変動L用のバイア
ス電位が供給される。また、トランジスタQのエミッタ
端子には、エミッタ抵抗R1が接続されており、このエ
ミッタ抵抗R1と並列に第1のバイパス用コンデンサ1
aが接続されている。そして、トランジスタQのエミッ
タ端子に接続されたバイパス用コンデンサ1aの端子電
圧が、変動負荷Lに供給されるように構成されている。
また、前記トランジスタQのエミッタ端子には、位相反
転回路11が接続されており、この位相反転回路11を
介して第2のバイパス用コンデンサ1bが接続されてい
る。
In the configuration shown in FIG. 5A, the positive terminal of DC power supply E is connected to the collector terminal of npn transistor Q, and DC power supply E is divided at its base terminal by resistors R2 and R3. The bias potential for the changed load L is supplied. An emitter resistor R1 is connected to the emitter terminal of the transistor Q. A first bypass capacitor 1 is connected in parallel with the emitter resistor R1.
a is connected. The terminal voltage of the bypass capacitor 1a connected to the emitter terminal of the transistor Q is supplied to the variable load L.
A phase inversion circuit 11 is connected to the emitter terminal of the transistor Q, and a second bypass capacitor 1b is connected through the phase inversion circuit 11.

【0037】図5(B)は、前記位相反転回路11をオ
ペレーショナルアンプ(以下オペアンプと称する)を用
いて実現させた一例を示している。すなわち、オペアン
プ11の非反転入力端子は基準電位点としてのアースに
接続され、また、オペアンプ11の反転入力端子には、
トランジスタQのエミッタ端子から入力抵抗R6を介し
てリップル信号が供給される。またオペアンプ11の出
力端から帰還抵抗R7が反転入力端子に接続されてお
り、オペアンプ11の出力端に第2のコンデンサ1bが
接続された構成とされている。なおこの場合、前記オペ
アンプは容量性負荷となるため、望ましくは発振防止策
が施される。
FIG. 5B shows an example in which the phase inversion circuit 11 is realized using an operational amplifier (hereinafter, referred to as an operational amplifier). That is, the non-inverting input terminal of the operational amplifier 11 is connected to the ground as a reference potential point, and the inverting input terminal of the operational amplifier 11 has
A ripple signal is supplied from the emitter terminal of the transistor Q via the input resistor R6. A feedback resistor R7 is connected from the output terminal of the operational amplifier 11 to the inverting input terminal, and the output terminal of the operational amplifier 11 is connected to the second capacitor 1b. In this case, since the operational amplifier becomes a capacitive load, a measure for preventing oscillation is desirably taken.

【0038】図5(B)に示す回路例においては、入力
抵抗R6と帰還抵抗R7との抵抗値比率が“1”(R6
=R7)になされ、したがって、入出力間の利得が“−
1”である位相反転回路を構成している。この構成によ
ると、トランジスタQのエミッタ端子のリップル成分に
応じて、オペアンプ11の反転入力端子に対して入出力
される電流が、位相反転された形で第2のコンデンサ1
bに対して充放電するように作用する。そして、前記第
1および第2のコンデンサ1a,1bは、図1および図
2(A)に示したように回路基板上に配列され実装され
る。
In the circuit example shown in FIG. 5B, the resistance ratio between the input resistor R6 and the feedback resistor R7 is "1" (R6
= R7), so that the gain between input and output is "-
1 ". According to this configuration, the current input to and output from the inverting input terminal of the operational amplifier 11 is inverted in phase according to the ripple component of the emitter terminal of the transistor Q. The second capacitor 1 in the form
b acts to charge and discharge. The first and second capacitors 1a and 1b are arranged and mounted on a circuit board as shown in FIGS. 1 and 2A.

【0039】したがって、この構成においても、図3に
示した実施の形態に基づいて説明したのと同様な作用効
果を得ることができ、回路基板がセラミックコンデンサ
からの振動を受けて可聴音を発生させる度合いを低減さ
せることができる。なお、図5に示す形態においても、
第1および第2のコンデンサとして、それぞれ2つまた
は2つ以上の各コンデンサを並列接続して構成させるこ
とができる。この場合における各コンデンサの配列形態
は、図2(B)に基づいて説明した構成を利用すること
ができる。
Therefore, also in this configuration, the same operation and effect as those described based on the embodiment shown in FIG. 3 can be obtained, and the circuit board receives the vibration from the ceramic capacitor to generate an audible sound. It is possible to reduce the degree to which it is performed. In the embodiment shown in FIG.
As the first and second capacitors, two or two or more capacitors can be connected in parallel. In this case, the configuration described with reference to FIG. 2B can be used for the arrangement of the capacitors.

【0040】[0040]

【発明の効果】以上の説明で明らかなように、この発明
にかかる積層セラミックコンデンサを実装した回路基板
によると、第1と第2のセラミックコンデンサが、回路
基板の一面側に並ぶようにして配置され、第1と第2の
セラミックコンデンサに加わる充放電のリップル成分に
よってコンデンサにおいて発生し、回路基板に伝達され
る振動波の振幅動作が、回路基板の一面側においてほぼ
逆相等振幅関係となるように構成したので、回路基板が
励振されることにより発生する振動音を大幅に低減させ
ることができる。
As is apparent from the above description, according to the circuit board on which the multilayer ceramic capacitor according to the present invention is mounted, the first and second ceramic capacitors are arranged so as to be arranged on one side of the circuit board. Then, the amplitude operation of the vibration wave generated in the capacitor due to the ripple component of the charge and discharge applied to the first and second ceramic capacitors and transmitted to the circuit board has a substantially opposite phase equal amplitude relationship on one surface side of the circuit board. With this configuration, vibration noise generated when the circuit board is excited can be significantly reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】積層セラミックコンデンサを回路基板に実装し
た状態を示す斜視図である。
FIG. 1 is a perspective view showing a state in which a multilayer ceramic capacitor is mounted on a circuit board.

【図2】同じく、積層セラミックコンデンサを回路基板
に実装した状態を示す平面図である。
FIG. 2 is a plan view showing a state in which the multilayer ceramic capacitor is mounted on a circuit board.

【図3】図1または図2に示されたコンデンサの実装構
成において、当該コンデンサを変動負荷へのバイアス電
源回路のバイパスコンデンサとして利用した第1の回路
構成例を示す結線図である。
FIG. 3 is a connection diagram showing a first circuit configuration example in which the capacitor is used as a bypass capacitor of a bias power supply circuit to a variable load in the mounting configuration of the capacitor shown in FIG. 1 or FIG. 2;

【図4】同じく、第2の回路構成例を示す結線図であ
る。
FIG. 4 is a connection diagram showing a second circuit configuration example.

【図5】同じく、第3の回路構成例を示す結線図であ
る。
FIG. 5 is a connection diagram showing a third circuit configuration example.

【図6】積層セラミックコンデンサを回路基板に実装し
た状態を示す拡大断面図である。
FIG. 6 is an enlarged sectional view showing a state in which the multilayer ceramic capacitor is mounted on a circuit board.

【図7】従来の変動負荷に加えるバイアス電源回路の構
成例を示す結線図である。
FIG. 7 is a connection diagram illustrating a configuration example of a conventional bias power supply circuit added to a variable load.

【符号の説明】[Explanation of symbols]

1 積層セラミックコンデンサ 1a,1a-1,1a-2 第1のコンデンサ 1b,1b-1,1b-2 第2のコンデンサ 2 誘電体層 3 内部電極 4 外部電極 5 回路基板 6 ランド E 直流電源 L 変動負荷 Q トランジスタ R1〜R7 抵抗体 e バイアス電源 Reference Signs List 1 multilayer ceramic capacitor 1a, 1a-1, 1a-2 first capacitor 1b, 1b-1, 1b-2 second capacitor 2 dielectric layer 3 inner electrode 4 outer electrode 5 circuit board 6 land E DC power supply L fluctuation Load Q Transistor R1-R7 Resistor e Bias power supply

───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 隆志 山形県米沢市八幡原四丁目3146番地7 東 北パイオニア株式会社米沢工場内 Fターム(参考) 5E336 AA04 AA11 BB01 CC32 CC53 GG11 GG15  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Takashi Goto, Inventor 4-146-7, Yawatabara, Yonezawa-shi, Yamagata F-term in the Yonezawa Plant of Tohoku Pioneer Co., Ltd. (Reference) 5E336 AA04 AA11 BB01 CC32 CC53 GG11 GG15

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 セラミックからなる誘電体層内に内部電
極が交互に積層され、誘電体層内において対向する交互
の内部電極がそれぞれ一対の外部電極端子に接続された
積層セラミックコンデンサを実装した回路基板であっ
て、 少なくとも第1と第2のセラミックコンデンサが、回路
基板の一面側に並ぶようにして配置されると共に、前記
第1と第2のセラミックコンデンサに加わるリップル成
分によって前記誘電体層において発生し、前記回路基板
に伝達される振動波の振幅動作が、前記回路基板の一面
側においてほぼ逆相等振幅関係となるように構成した積
層セラミックコンデンサを実装した回路基板。
1. A circuit mounted with a multilayer ceramic capacitor in which internal electrodes are alternately laminated in a dielectric layer made of ceramic and alternate internal electrodes facing each other in the dielectric layer are connected to a pair of external electrode terminals, respectively. A substrate, wherein at least first and second ceramic capacitors are arranged so as to be arranged on one surface side of a circuit board, and a ripple component applied to the first and second ceramic capacitors causes the dielectric layer to have A circuit board mounted with a multilayer ceramic capacitor configured such that an amplitude operation of a vibration wave generated and transmitted to the circuit board has a substantially opposite phase equal amplitude relationship on one surface side of the circuit board.
【請求項2】 少なくとも第1と第2のセラミックコン
デンサによって構成される等価回路が、負荷側から見て
各コンデンサの静電容量値が加算される関係になされた
請求項1に記載の積層セラミックコンデンサを実装した
回路基板。
2. The multilayer ceramic according to claim 1, wherein the equivalent circuit constituted by at least the first and second ceramic capacitors has a relation in which the capacitance values of the respective capacitors are added when viewed from the load side. Circuit board on which capacitors are mounted.
【請求項3】 前記第1のセラミックコンデンサとして
2つ以上のコンデンサが並列接続されて構成され、前記
第2のセラミックコンデンサとして2つ以上のコンデン
サが並列接続されて構成されると共に、前記各コンデン
サが回路基板の一面側において行方向および列方向に配
列され、行方向および列方向において隣接するそれぞれ
のコンデンサより前記回路基板に伝達される振動波の振
幅動作が、前記回路基板の一面側においてそれぞれほぼ
逆相等振幅関係となるように構成した請求項1または請
求項2に記載の積層セラミックコンデンサを実装した回
路基板。
3. The first ceramic capacitor includes two or more capacitors connected in parallel, and the second ceramic capacitor includes two or more capacitors connected in parallel. Are arranged in the row direction and the column direction on one surface side of the circuit board, and the amplitude operation of the vibration wave transmitted from the respective capacitors adjacent in the row direction and the column direction to the circuit board is respectively on the one surface side of the circuit board. 3. A circuit board on which the multilayer ceramic capacitor according to claim 1 or 2 is configured to have a substantially opposite-phase equal amplitude relationship.
【請求項4】 前記第1および第2のセラミックコンデ
ンサの一方の外部電極端子がそれぞれ共通接続されると
共に、当該共通接続点と、前記第1および第2のセラミ
ックコンデンサの他方の外部電極端子との間に、リップ
ル成分がそれぞれ印加されるように構成した請求項1な
いし請求項3のいずれかに記載の積層セラミックコンデ
ンサを実装した回路基板。
4. One of the external electrode terminals of the first and second ceramic capacitors is connected in common, and the common connection point is connected to the other external electrode terminal of the first and second ceramic capacitors. 4. A circuit board on which the multilayer ceramic capacitor according to claim 1, wherein a ripple component is applied between the circuit boards.
【請求項5】 前記第1のセラミックコンデンサの外部
電極間に印加されるリップル成分を位相反転回路を介し
て、前記第2のセラミックコンデンサの外部電極間に印
加するように構成した請求項1ないし請求項3のいずれ
かに記載の積層セラミックコンデンサを実装した回路基
板。
5. The apparatus according to claim 1, wherein a ripple component applied between external electrodes of said first ceramic capacitor is applied between external electrodes of said second ceramic capacitor via a phase inversion circuit. A circuit board on which the multilayer ceramic capacitor according to claim 3 is mounted.
【請求項6】 前記第1のセラミックコンデンサと第2
のセラミックコンデンサの静電容量値がぼほ同等である
請求項1ないし請求項5のいずれかに記載の積層セラミ
ックコンデンサを実装した回路基板。
6. The first ceramic capacitor and a second ceramic capacitor.
A circuit board on which the multilayer ceramic capacitor according to any one of claims 1 to 5 has a substantially same capacitance value.
【請求項7】 前記第1のセラミックコンデンサと第2
のセラミックコンデンサに加わるリップル成分の電圧振
幅値がほぼ同等である請求項1ないし請求項5のいずれ
かに記載の積層セラミックコンデンサを実装した回路基
板。
7. The first ceramic capacitor and a second ceramic capacitor.
6. A circuit board mounted with the multilayer ceramic capacitor according to claim 1, wherein voltage amplitude values of ripple components applied to said ceramic capacitor are substantially equal.
【請求項8】 前記第1および第2のセラミックコンデ
ンサを、変動負荷に対するバイアス電源回路におけるバ
イパス用コンデンサとして利用した請求項1ないし請求
項7のいずれかに記載の積層セラミックコンデンサを実
装した回路基板。
8. A circuit board mounted with the multilayer ceramic capacitor according to claim 1, wherein said first and second ceramic capacitors are used as bypass capacitors in a bias power supply circuit for a variable load. .
JP2001026591A 2001-02-02 2001-02-02 Circuit board for mounting laminated ceramic capacitor Pending JP2002232110A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001026591A JP2002232110A (en) 2001-02-02 2001-02-02 Circuit board for mounting laminated ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001026591A JP2002232110A (en) 2001-02-02 2001-02-02 Circuit board for mounting laminated ceramic capacitor

Publications (1)

Publication Number Publication Date
JP2002232110A true JP2002232110A (en) 2002-08-16

Family

ID=18891381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001026591A Pending JP2002232110A (en) 2001-02-02 2001-02-02 Circuit board for mounting laminated ceramic capacitor

Country Status (1)

Country Link
JP (1) JP2002232110A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153121A (en) * 2002-10-31 2004-05-27 Sony Corp Information processing device, power supply circuit and capacitor
US8564966B2 (en) 2008-08-11 2013-10-22 Lenovo (Singapore) Pte. Ltd. Apparatus for reducing capacitor generated noise on a printed circuit board
JP2013258278A (en) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd Method of using multilayer capacitor
JP2014045068A (en) * 2012-08-27 2014-03-13 Murata Mfg Co Ltd Squeal reduction method of capacitor mounting component, manufacturing method of capacitor mounting component, capacitor mounting component, displacement distribution map creation method of capacitor mounting component, and displacement distribution map creation device of capacitor mounting component
US8674234B2 (en) 2009-11-17 2014-03-18 Tdk Corporation Multilayer ceramic capacitor mounting structure and multilayer ceramic capacitor
KR20140133465A (en) 2013-05-10 2014-11-19 가부시키가이샤 무라타 세이사쿠쇼 Capacitor element mounting structure and capacitor element mounting method
EP2894952A1 (en) 2012-09-07 2015-07-15 Mitsubishi Electric Corporation Power semiconductor device
CN105099135A (en) * 2014-05-09 2015-11-25 株式会社村田制作所 Voltage smoothing circuit, voltage conversion circuit, and method for controlling voltage
CN105097280A (en) * 2014-05-09 2015-11-25 株式会社村田制作所 Voltage smoothing circuit, voltage conversion circuit, and method for controlling voltage to be applied to multilayer capacitor
WO2016035590A1 (en) * 2014-09-01 2016-03-10 株式会社 村田製作所 Electronic-component-embedded substrate
JP2016105453A (en) * 2014-09-01 2016-06-09 株式会社村田製作所 Electronic-component-embedded substrate
JP2017191866A (en) * 2016-04-14 2017-10-19 太陽誘電株式会社 Capacitor mounting structure
US9867278B2 (en) 2012-08-09 2018-01-09 Murata Manufacturing Co., Ltd. Capacitor component and capacitor component mounting structure
US10143087B2 (en) 2016-05-18 2018-11-27 Murata Manufacturing Co., Ltd. Capacitor element-mounted structure
JP2018191000A (en) * 2014-01-13 2018-11-29 アップル インコーポレイテッドApple Inc. Acoustic noise cancellation in multi-layer capacitors
US10299371B2 (en) 2016-11-07 2019-05-21 Japan Display Inc. Electronic device and display device
CN110249399A (en) * 2017-01-25 2019-09-17 凯米特电子公司 Self-attenuating MLCC arrays

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153121A (en) * 2002-10-31 2004-05-27 Sony Corp Information processing device, power supply circuit and capacitor
US8564966B2 (en) 2008-08-11 2013-10-22 Lenovo (Singapore) Pte. Ltd. Apparatus for reducing capacitor generated noise on a printed circuit board
US8674234B2 (en) 2009-11-17 2014-03-18 Tdk Corporation Multilayer ceramic capacitor mounting structure and multilayer ceramic capacitor
JP2013258278A (en) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd Method of using multilayer capacitor
US9867278B2 (en) 2012-08-09 2018-01-09 Murata Manufacturing Co., Ltd. Capacitor component and capacitor component mounting structure
JP2014045068A (en) * 2012-08-27 2014-03-13 Murata Mfg Co Ltd Squeal reduction method of capacitor mounting component, manufacturing method of capacitor mounting component, capacitor mounting component, displacement distribution map creation method of capacitor mounting component, and displacement distribution map creation device of capacitor mounting component
EP2894952A1 (en) 2012-09-07 2015-07-15 Mitsubishi Electric Corporation Power semiconductor device
KR20140133465A (en) 2013-05-10 2014-11-19 가부시키가이샤 무라타 세이사쿠쇼 Capacitor element mounting structure and capacitor element mounting method
US9277647B2 (en) 2013-05-10 2016-03-01 Murata Manufacturing Co., Ltd. Capacitor element mounting structure and capacitor element mounting method
JP7050113B2 (en) 2014-01-13 2022-04-07 アップル インコーポレイテッド Acoustic noise cancellation of multi-layer capacitors
JP2020145460A (en) * 2014-01-13 2020-09-10 アップル インコーポレイテッドApple Inc. Acoustic noise cancellation of multi-layer capacitors
JP2018191000A (en) * 2014-01-13 2018-11-29 アップル インコーポレイテッドApple Inc. Acoustic noise cancellation in multi-layer capacitors
CN105099135A (en) * 2014-05-09 2015-11-25 株式会社村田制作所 Voltage smoothing circuit, voltage conversion circuit, and method for controlling voltage
US9666373B2 (en) 2014-05-09 2017-05-30 Murata Manufacturing Co., Ltd. Voltage smoothing circuit, voltage conversion circuit, and method for controlling voltage to be applied to multilayer capacitor
US9666375B2 (en) 2014-05-09 2017-05-30 Murata Manufacturing Co., Ltd. Voltage smoothing circuit, voltage conversion circuit, and method for controlling voltage to be applied to multilayer capacitor
CN105097280B (en) * 2014-05-09 2018-01-02 株式会社村田制作所 Voltage smoothing circuit, voltage conversion circuit and the voltage control method applied to cascade capacitor
CN105099135B (en) * 2014-05-09 2018-01-16 株式会社村田制作所 The method of voltage smoothing circuit, voltage conversion circuit and control voltage
CN105097280A (en) * 2014-05-09 2015-11-25 株式会社村田制作所 Voltage smoothing circuit, voltage conversion circuit, and method for controlling voltage to be applied to multilayer capacitor
JP2015216742A (en) * 2014-05-09 2015-12-03 株式会社村田製作所 Voltage smoothing circuit, voltage conversion circuit, and voltage control method applied to multilayer capacitor
JP2015216741A (en) * 2014-05-09 2015-12-03 株式会社村田製作所 Voltage smoothing circuit, voltage conversion circuit, and voltage control method applied to multilayer capacitor
US10356908B2 (en) 2014-09-01 2019-07-16 Murata Manufacturing Co., Ltd. Electronic component containing substrate
JP2016105453A (en) * 2014-09-01 2016-06-09 株式会社村田製作所 Electronic-component-embedded substrate
WO2016035590A1 (en) * 2014-09-01 2016-03-10 株式会社 村田製作所 Electronic-component-embedded substrate
JP2017191866A (en) * 2016-04-14 2017-10-19 太陽誘電株式会社 Capacitor mounting structure
US10143087B2 (en) 2016-05-18 2018-11-27 Murata Manufacturing Co., Ltd. Capacitor element-mounted structure
US10299371B2 (en) 2016-11-07 2019-05-21 Japan Display Inc. Electronic device and display device
CN110249399A (en) * 2017-01-25 2019-09-17 凯米特电子公司 Self-attenuating MLCC arrays
EP3574514A4 (en) * 2017-01-25 2020-11-18 Kemet Electronics Corporation SELF-DAMPING MLCC ARRANGEMENT

Similar Documents

Publication Publication Date Title
JP2002232110A (en) Circuit board for mounting laminated ceramic capacitor
US6860954B2 (en) Circuit board having thereon coupled ceramic capacitors and method for the manufacture thereof
US7391873B2 (en) Microphone with voltage pump
JP5133813B2 (en) Multilayer ceramic capacitor unit layout structure, overall layout structure and printed wiring board
CN101860778A (en) Amplifying circuit for condenser microphone
JP6806354B2 (en) Capacitor components and mounting boards equipped with them
US20140041915A1 (en) Monolithic capacitor mounting structure and monolithic capacitor
JPH06251981A (en) Multilayer chip capacitor provided with discharge
KR102057905B1 (en) Electronic component and board having the same mounted thereon
JP2000223357A (en) Laminated ceramic capacitor
JP4290385B2 (en) Capacitor circuit board mounting method and capacitor mounting circuit board
JP2015216741A (en) Voltage smoothing circuit, voltage conversion circuit, and voltage control method applied to multilayer capacitor
JP4290384B2 (en) Capacitor circuit board mounting method and capacitor mounting circuit board
US7202592B2 (en) Piezoelectric transformer, power supply circuit and lighting unit using the same
WO2004100367A1 (en) Piezoelectric vibrator unit
US20040232806A1 (en) Piezoelectric transformer, power supply circuit and lighting unit using the same
US6373168B1 (en) Balanced input-output piezoelectric filter
JPH07336797A (en) Speaker device
WO2004021439A1 (en) Mim capacitor
JPH03235317A (en) Capacitor
JP2775479B2 (en) Piezoelectric receiver circuit
JP3147795B2 (en) Electronic components and ladder filters
JP4024213B2 (en) Impedance converter for condenser microphone
JPH0638489Y2 (en) filter
KR20180073357A (en) Multi-layered capacitor and board having the same mounted thereon