JP2002229061A - 薄膜半導体装置及び反射型表示装置 - Google Patents
薄膜半導体装置及び反射型表示装置Info
- Publication number
- JP2002229061A JP2002229061A JP2001025728A JP2001025728A JP2002229061A JP 2002229061 A JP2002229061 A JP 2002229061A JP 2001025728 A JP2001025728 A JP 2001025728A JP 2001025728 A JP2001025728 A JP 2001025728A JP 2002229061 A JP2002229061 A JP 2002229061A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pixel array
- film
- laminated
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 駆動回路の元々配線に加え、反射膜を構成す
る金属材料も追加の配線に使うことで、工程数を増加さ
せずに配線の低抵抗化を図る。 【解決手段】 薄膜半導体装置は、マトリクス状に配さ
れた画素ＰＸＬで構成され外部から入射した光を各画素
ＰＸＬ毎に反射する画素アレイ部と、複数の薄膜トラン
ジスタＴＦＴとこれらを接続する第一の配線７とで構成
され画素アレイ部を駆動する駆動回路部と、画素アレイ
部と駆動回路部とを一体的に形成した絶縁性の基板１と
からなる。画素アレイ部は、外部から入射した光を反射
する為に金属材料からなる反射膜９を備える、駆動回路
部は、反射膜９と同一の金属材料で形成された第二の配
線１０を含む。第二の配線１０は、第一の配線７に積層
されている。第二の配線１０は、平坦化膜８を介して第
一の配線７に積層されており、且つ平坦化膜８に開口し
たコンタクトホールを介して第一の配線７に電気接続さ
れている。
る金属材料も追加の配線に使うことで、工程数を増加さ
せずに配線の低抵抗化を図る。 【解決手段】 薄膜半導体装置は、マトリクス状に配さ
れた画素ＰＸＬで構成され外部から入射した光を各画素
ＰＸＬ毎に反射する画素アレイ部と、複数の薄膜トラン
ジスタＴＦＴとこれらを接続する第一の配線７とで構成
され画素アレイ部を駆動する駆動回路部と、画素アレイ
部と駆動回路部とを一体的に形成した絶縁性の基板１と
からなる。画素アレイ部は、外部から入射した光を反射
する為に金属材料からなる反射膜９を備える、駆動回路
部は、反射膜９と同一の金属材料で形成された第二の配
線１０を含む。第二の配線１０は、第一の配線７に積層
されている。第二の配線１０は、平坦化膜８を介して第
一の配線７に積層されており、且つ平坦化膜８に開口し
たコンタクトホールを介して第一の配線７に電気接続さ
れている。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜半導体装置及び
これを駆動基板に用いた反射型表示装置に関する。より
詳しくは、反射膜を利用した薄膜半導体装置の配線構造
に関する。
これを駆動基板に用いた反射型表示装置に関する。より
詳しくは、反射膜を利用した薄膜半導体装置の配線構造
に関する。
【０００２】
【従来の技術】従来の反射型表示装置は、画素アレイ部
と駆動回路部とで構成されているものが知られている。
画素アレイ部は、マトリクス状に配された画素で構成さ
れ外部から入射した光を各画素で反射して画像を表示す
る。駆動回路部は、複数の薄膜トランジスタとこれらを
接続する第一の配線とで構成され、該画素アレイ部を駆
動する。これら画素アレイ部と駆動回路部とは絶縁性の
基板の上に一体的に形成されている。画素アレイ部は、
外部から入射した光を反射する為に金属材料からなる反
射膜を備えている。この様に、周辺の駆動回路部一体型
の反射型表示装置では、周辺の駆動回路部は例えばＣＭ
ＯＳを中心とした薄膜トランジスタによって集積形成さ
れており、通常の薄膜トランジスタプロセスが用いられ
ている。一方、画素アレイ部は反射膜を形成する為に、
特定の金属材料を用いていた。
と駆動回路部とで構成されているものが知られている。
画素アレイ部は、マトリクス状に配された画素で構成さ
れ外部から入射した光を各画素で反射して画像を表示す
る。駆動回路部は、複数の薄膜トランジスタとこれらを
接続する第一の配線とで構成され、該画素アレイ部を駆
動する。これら画素アレイ部と駆動回路部とは絶縁性の
基板の上に一体的に形成されている。画素アレイ部は、
外部から入射した光を反射する為に金属材料からなる反
射膜を備えている。この様に、周辺の駆動回路部一体型
の反射型表示装置では、周辺の駆動回路部は例えばＣＭ
ＯＳを中心とした薄膜トランジスタによって集積形成さ
れており、通常の薄膜トランジスタプロセスが用いられ
ている。一方、画素アレイ部は反射膜を形成する為に、
特定の金属材料を用いていた。
【０００３】
【発明が解決しようとする課題】近年、ディスプレイパ
ネルを構成するチップ上に占める駆動回路部の面積を縮
小し、ウェハから切り出すチップの取り個数を大きくす
る要求がコストの面から強くなってきた。又、チップサ
イズに対する画素アレイ部のサイズの比率（画素アレイ
部は画面を構成する為、上記比率を本明細書では以下画
面率という）を上げたいとする要求が強くなってきた。
この為には、駆動回路部を構成する薄膜トランジスタ群
の配線幅を細くして、駆動回路部をより微細化する必要
がある。しかしながら、画面サイズが大きくなる大型デ
ィスプレイパネルでは、外部接続用の端子と駆動回路部
との間の距離が長くなり、配線抵抗を下げなければいけ
ない。従って、駆動回路部の縮小化の為に配線幅を極端
に狭くすると、逆に配線抵抗が高くなってしまい問題と
なる。そこで、配線抵抗を極力下げることなく配線幅を
狭くする為、配線材料の低抵抗化や厚膜化が試みられて
いる。因みに、従来多用されているアルミニウムの体積
抵抗は２．７μΩ・ｃｍであるのに対し、銅の体積抵抗
は１．７μΩ・ｃｍであり、銀の体積抵抗は１．６μΩ
・ｃｍである。しかしながら、アルミニウムは非常に安
定で使い易いことから、簡単に銅や銀と置き換えること
は難しい。又、アルミニウムの配線を厚膜化して低抵抗
化を図ると、逆にパタニングの為のエッチングに時間が
掛かり量産には向いていない。
ネルを構成するチップ上に占める駆動回路部の面積を縮
小し、ウェハから切り出すチップの取り個数を大きくす
る要求がコストの面から強くなってきた。又、チップサ
イズに対する画素アレイ部のサイズの比率（画素アレイ
部は画面を構成する為、上記比率を本明細書では以下画
面率という）を上げたいとする要求が強くなってきた。
この為には、駆動回路部を構成する薄膜トランジスタ群
の配線幅を細くして、駆動回路部をより微細化する必要
がある。しかしながら、画面サイズが大きくなる大型デ
ィスプレイパネルでは、外部接続用の端子と駆動回路部
との間の距離が長くなり、配線抵抗を下げなければいけ
ない。従って、駆動回路部の縮小化の為に配線幅を極端
に狭くすると、逆に配線抵抗が高くなってしまい問題と
なる。そこで、配線抵抗を極力下げることなく配線幅を
狭くする為、配線材料の低抵抗化や厚膜化が試みられて
いる。因みに、従来多用されているアルミニウムの体積
抵抗は２．７μΩ・ｃｍであるのに対し、銅の体積抵抗
は１．７μΩ・ｃｍであり、銀の体積抵抗は１．６μΩ
・ｃｍである。しかしながら、アルミニウムは非常に安
定で使い易いことから、簡単に銅や銀と置き換えること
は難しい。又、アルミニウムの配線を厚膜化して低抵抗
化を図ると、逆にパタニングの為のエッチングに時間が
掛かり量産には向いていない。
【０００４】一方、特開平１０−２８８７９７号公報に
は、画素アレイ部の反射膜に用いる金属材料を、周辺駆
動回路の配線に使うという工夫が提案されている。しか
し、単純に金属材料で配線を構成するのでは、配線の低
抵抗化に寄与しない。そこで、本発明は駆動回路部の元
々の配線に加え、反射膜を構成する金属材料も追加の配
線に使うことで、工程数を増加させずに配線の低抵抗化
を図ることを目的とする。
は、画素アレイ部の反射膜に用いる金属材料を、周辺駆
動回路の配線に使うという工夫が提案されている。しか
し、単純に金属材料で配線を構成するのでは、配線の低
抵抗化に寄与しない。そこで、本発明は駆動回路部の元
々の配線に加え、反射膜を構成する金属材料も追加の配
線に使うことで、工程数を増加させずに配線の低抵抗化
を図ることを目的とする。
【０００５】
【課題を解決するための手段】上述した従来の技術の課
題を解決し、本発明の目的を達成するために以下の手段
を講じた。即ち、本発明は、マトリクス状に配された画
素で構成され外部から入射した光を各画素毎に反射する
画素アレイ部と、複数の薄膜トランジスタとこれらを接
続する第一の配線とで構成され該画素アレイ部を駆動す
る駆動回路部と、該画素アレイ部と該駆動回路部とを一
体的に形成した絶縁性の基板とからなる薄膜半導体装置
であって、前記画素アレイ部は、外部から入射した光を
反射する為に金属材料からなる反射膜を備え、前記駆動
回路部は、該反射膜と同一の金属材料で形成された第二
の配線を含むことを特徴とする。好ましくは、前記第二
の配線は、前記第一の配線に積層されている。具体的に
は、前記第二の配線は、絶縁膜を介して前記第一の配線
に積層されており、且つ該絶縁膜に開口したコンタクト
ホールを介して前記第一の配線に電気接続されている。
又、前記第一の配線はアルミニウム又は銅を主体とする
積層材料又は合金材料からなり、前記第二の配線はアル
ミニウム又は銀を主体とする積層材料又は合金材料から
なる。又、前記第二の配線は、前記第一の配線より幅が
広い。又、前記第二の配線は、保護膜により被覆されて
いる。
題を解決し、本発明の目的を達成するために以下の手段
を講じた。即ち、本発明は、マトリクス状に配された画
素で構成され外部から入射した光を各画素毎に反射する
画素アレイ部と、複数の薄膜トランジスタとこれらを接
続する第一の配線とで構成され該画素アレイ部を駆動す
る駆動回路部と、該画素アレイ部と該駆動回路部とを一
体的に形成した絶縁性の基板とからなる薄膜半導体装置
であって、前記画素アレイ部は、外部から入射した光を
反射する為に金属材料からなる反射膜を備え、前記駆動
回路部は、該反射膜と同一の金属材料で形成された第二
の配線を含むことを特徴とする。好ましくは、前記第二
の配線は、前記第一の配線に積層されている。具体的に
は、前記第二の配線は、絶縁膜を介して前記第一の配線
に積層されており、且つ該絶縁膜に開口したコンタクト
ホールを介して前記第一の配線に電気接続されている。
又、前記第一の配線はアルミニウム又は銅を主体とする
積層材料又は合金材料からなり、前記第二の配線はアル
ミニウム又は銀を主体とする積層材料又は合金材料から
なる。又、前記第二の配線は、前記第一の配線より幅が
広い。又、前記第二の配線は、保護膜により被覆されて
いる。
【０００６】本発明によれば、駆動回路部と画素アレイ
部とを一体化した反射型の表示装置において、周辺の駆
動回路部は、複数の薄膜トランジスタとこれらを接続す
る第一の配線とで構成されている。更に、前記駆動回路
部は、画素アレイ部に形成した反射膜と同一の金属材料
で形成された第二の配線を備えている。この様に、第一
の配線と第二の配線とを組み合わせ両者を相補的に用い
ることで、配線抵抗を低く抑えることができる。具体的
には、第一の配線に第二の配線を重ねることで、低抵抗
化が可能である。
部とを一体化した反射型の表示装置において、周辺の駆
動回路部は、複数の薄膜トランジスタとこれらを接続す
る第一の配線とで構成されている。更に、前記駆動回路
部は、画素アレイ部に形成した反射膜と同一の金属材料
で形成された第二の配線を備えている。この様に、第一
の配線と第二の配線とを組み合わせ両者を相補的に用い
ることで、配線抵抗を低く抑えることができる。具体的
には、第一の配線に第二の配線を重ねることで、低抵抗
化が可能である。
【０００７】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１は、本発明に係る薄膜半
導体装置の実施形態の一例を示す模式的な部分断面図で
ある。図示する様に、本薄膜半導体装置は、画素アレイ
部と駆動回路部とが絶縁性の基板１の上に一体的に形成
されている。画素アレイ部は、マトリクス状に配された
画素ＰＸＬで構成され、外部から入射した光を各画素毎
に反射する。図では簡単の為ＰＸＬを一個のみ示してあ
る駆動回路部は、複数の薄膜トランジスタ（ＴＦＴ）と
これらを接続する第一の配線７とで構成され、画素アレ
イ部を駆動する。尚、図では理解を容易にする為、駆動
回路部に含まれるＴＦＴを一個のみ示してある。上述し
た様に、画素アレイ部と駆動回路部とは絶縁性の基板１
に一体的に集積形成されている。絶縁性の基板１は、例
えばプラスチックやガラスなどからなる。ここで、画素
アレイ部は外部から入射した光を反射する為に金属材料
からなる反射膜９を備えている。一方、周辺の駆動回路
部は、反射膜９と同一の金属材料で形成された第二の配
線１０を含む。図示する様に、第二配線１０は、第一配
線７に積層されており、両者は相補的な関係になってい
る。即ち、第一配線７と第二配線１０を積層すること
で、配線抵抗を下げることが可能となり、その分配線幅
を縮小化でき駆動回路部の面積削減に寄与できる。具体
的な構造として、第二配線１０は、絶縁膜の一種である
平坦化膜８を介して第一配線７に積層されており、且つ
平坦化膜８に開口したコンクタトホールを介して第一配
線７に電気接続されている。好ましくは、第二配線１０
はアルミニウム又は銀を主体とする積層材料又は合金材
料からなる。これに対し、第一配線７はアルミニウム又
は銅を主体とする積層材料又は合金材料からなる。例え
ば、第二配線１０は銀にマイグレーション防止用の金又
は銅を添加した合金からなる。又、第一配線７は上層の
アルミニウムと下層のチタンを重ねた積層である。一般
に、第二配線１０は第一配線７より幅が広く形成されて
いる。場合によっては、逆に第二配線１０の幅を第一配
線７の幅より狭くしてもよい。場合によっては、第二配
線１０は保護膜で被覆して腐食などを防いでもよい。
の形態を詳細に説明する。図１は、本発明に係る薄膜半
導体装置の実施形態の一例を示す模式的な部分断面図で
ある。図示する様に、本薄膜半導体装置は、画素アレイ
部と駆動回路部とが絶縁性の基板１の上に一体的に形成
されている。画素アレイ部は、マトリクス状に配された
画素ＰＸＬで構成され、外部から入射した光を各画素毎
に反射する。図では簡単の為ＰＸＬを一個のみ示してあ
る駆動回路部は、複数の薄膜トランジスタ（ＴＦＴ）と
これらを接続する第一の配線７とで構成され、画素アレ
イ部を駆動する。尚、図では理解を容易にする為、駆動
回路部に含まれるＴＦＴを一個のみ示してある。上述し
た様に、画素アレイ部と駆動回路部とは絶縁性の基板１
に一体的に集積形成されている。絶縁性の基板１は、例
えばプラスチックやガラスなどからなる。ここで、画素
アレイ部は外部から入射した光を反射する為に金属材料
からなる反射膜９を備えている。一方、周辺の駆動回路
部は、反射膜９と同一の金属材料で形成された第二の配
線１０を含む。図示する様に、第二配線１０は、第一配
線７に積層されており、両者は相補的な関係になってい
る。即ち、第一配線７と第二配線１０を積層すること
で、配線抵抗を下げることが可能となり、その分配線幅
を縮小化でき駆動回路部の面積削減に寄与できる。具体
的な構造として、第二配線１０は、絶縁膜の一種である
平坦化膜８を介して第一配線７に積層されており、且つ
平坦化膜８に開口したコンクタトホールを介して第一配
線７に電気接続されている。好ましくは、第二配線１０
はアルミニウム又は銀を主体とする積層材料又は合金材
料からなる。これに対し、第一配線７はアルミニウム又
は銅を主体とする積層材料又は合金材料からなる。例え
ば、第二配線１０は銀にマイグレーション防止用の金又
は銅を添加した合金からなる。又、第一配線７は上層の
アルミニウムと下層のチタンを重ねた積層である。一般
に、第二配線１０は第一配線７より幅が広く形成されて
いる。場合によっては、逆に第二配線１０の幅を第一配
線７の幅より狭くしてもよい。場合によっては、第二配
線１０は保護膜で被覆して腐食などを防いでもよい。
【０００８】一般的に配線材料としては、第一配線７の
場合、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｍｏ、Ｔｉ／Ａｌ／Ｔ
ｉ、Ａｌが主として採用される。将来的には、Ａｌ配線
に代えて低抵抗のＣｕ配線などが使われる。典型的な例
では、下層のＡＬと上層のＴｉを重ねた積層材料を用い
る。下層はポリシリコンなど半導体薄膜とのコンタクト
が重要となる為、ＡＬを用いる。上層はＴｉを用いてＡ
Ｌと第二配線１０との接触抵抗を小さくする。第二配線
１０は反射膜９としても使われるので一般にＡｇがよ
い。但し、Ａｇは電流を多く流すとマイグレーション現
象が起きて、配線が切れる可能性がある。そこで、Ａｇ
の合金であるＡｇ／Ｐｄ／ＣｕやＡｇ／Ｐｄ／Ａｌなど
が使われる。用途によっては、Ａｌ膜を用いてもよい。
場合、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｍｏ、Ｔｉ／Ａｌ／Ｔ
ｉ、Ａｌが主として採用される。将来的には、Ａｌ配線
に代えて低抵抗のＣｕ配線などが使われる。典型的な例
では、下層のＡＬと上層のＴｉを重ねた積層材料を用い
る。下層はポリシリコンなど半導体薄膜とのコンタクト
が重要となる為、ＡＬを用いる。上層はＴｉを用いてＡ
Ｌと第二配線１０との接触抵抗を小さくする。第二配線
１０は反射膜９としても使われるので一般にＡｇがよ
い。但し、Ａｇは電流を多く流すとマイグレーション現
象が起きて、配線が切れる可能性がある。そこで、Ａｇ
の合金であるＡｇ／Ｐｄ／ＣｕやＡｇ／Ｐｄ／Ａｌなど
が使われる。用途によっては、Ａｌ膜を用いてもよい。
【０００９】引き続き図１を参照して、本薄膜半導体装
置の構成を詳細に説明する。画素ＰＸＬは、ダブルゲー
ト型で且つボトム構造の薄膜トランジスタＴＦＴと補助
容量Ｃｓとを含んでいる。薄膜トランジスタＴＦＴは互
いに同電位に接続された一対のゲート電極２と、その上
に形成された二層のゲート絶縁膜３と、その上に形成さ
れた半導体薄膜４とで構成されている。ゲート絶縁膜３
は例えばシリコン窒化膜とシリコン酸化膜を重ねた積層
構造である。半導体薄膜４は例えばポリシリコンからな
る。ゲート電極２の直上で半導体薄膜４の上にはストッ
パ膜５が形成されており、ＴＦＴのチャネル領域を保護
している。補助容量Ｃｓも、基本的にＴＦＴと同様の積
層構造を有しており、下部電極２ｃと上部電極を構成す
る半導体薄膜４との間に挟まれたゲート絶縁膜３が誘電
体膜として機能する。尚、駆動回路部に集積形成された
薄膜トランジスタＴＦＴも、画素ＰＸＬに形成されたＴ
ＦＴと基本的に同様の層構造を有しており、ボトムゲー
ト型となっている。係る構成を有するＴＦＴやＣｓは、
層間絶縁膜６により被覆されている。層間絶縁膜６の上
には第一配線７がパタニング形成されている。第一配線
７は層間絶縁膜６に開口したコンクタトホールを介して
ＴＦＴに電気接続している。第一配線７は平坦化膜８に
よって被覆されている。平坦化膜８は画素領域で凹凸が
表面に形成されている。その上に反射膜９がパタニング
形成されている。この時同時に第二配線１０もパタニン
グ形成される。反射膜９は平坦化膜８に開口したコンク
タトホールを介してＴＦＴのドレインに電気接続してお
り、画素電極として機能する。第二配線１０は前述した
様に平坦化膜８に開口したコンクタトホールを介して第
一配線７に電気接続し、冗長配線構造が得られる。
置の構成を詳細に説明する。画素ＰＸＬは、ダブルゲー
ト型で且つボトム構造の薄膜トランジスタＴＦＴと補助
容量Ｃｓとを含んでいる。薄膜トランジスタＴＦＴは互
いに同電位に接続された一対のゲート電極２と、その上
に形成された二層のゲート絶縁膜３と、その上に形成さ
れた半導体薄膜４とで構成されている。ゲート絶縁膜３
は例えばシリコン窒化膜とシリコン酸化膜を重ねた積層
構造である。半導体薄膜４は例えばポリシリコンからな
る。ゲート電極２の直上で半導体薄膜４の上にはストッ
パ膜５が形成されており、ＴＦＴのチャネル領域を保護
している。補助容量Ｃｓも、基本的にＴＦＴと同様の積
層構造を有しており、下部電極２ｃと上部電極を構成す
る半導体薄膜４との間に挟まれたゲート絶縁膜３が誘電
体膜として機能する。尚、駆動回路部に集積形成された
薄膜トランジスタＴＦＴも、画素ＰＸＬに形成されたＴ
ＦＴと基本的に同様の層構造を有しており、ボトムゲー
ト型となっている。係る構成を有するＴＦＴやＣｓは、
層間絶縁膜６により被覆されている。層間絶縁膜６の上
には第一配線７がパタニング形成されている。第一配線
７は層間絶縁膜６に開口したコンクタトホールを介して
ＴＦＴに電気接続している。第一配線７は平坦化膜８に
よって被覆されている。平坦化膜８は画素領域で凹凸が
表面に形成されている。その上に反射膜９がパタニング
形成されている。この時同時に第二配線１０もパタニン
グ形成される。反射膜９は平坦化膜８に開口したコンク
タトホールを介してＴＦＴのドレインに電気接続してお
り、画素電極として機能する。第二配線１０は前述した
様に平坦化膜８に開口したコンクタトホールを介して第
一配線７に電気接続し、冗長配線構造が得られる。
【００１０】図２は、配線パタンの例を示す模式的な平
面図である。（Ａ）に示した例では、第一配線７と第二
配線１０はほぼ同形にパタニングされている。第一配線
７と第二配線１０は絶縁膜を介して重ねられており、両
者はこの絶縁膜に開口したコンクタトホールＣＯＮを介
して互いに電気接続している。図から明らかな様に、第
二配線１０は第一配線７の補助として用いられ、第一配
線７の電気抵抗の低減化に大きく寄与している。（Ｂ）
に示した例は、第一配線７に沿って、第二配線１０が不
連続的に分断された状態で形成されている。第二配線１
０の各分断部分は、それぞれコンクタトホールＣＯＮを
介して第一配線７に接続している。係る構成により、第
一配線７の低抵抗化が可能になる。（Ｃ）に示した例
は、第一配線７と第二配線１０が互いにずれたパタンで
形成されている。但し、第二配線１０と第一配線７は両
端でコンクタトホールＣＯＮにより互いに電気的に接続
しているので、全体として配線抵抗が低くなる。この様
に、各配線をレイアウトの自由度に応じて設計すること
が可能である。尚、補助的に用いる第二配線１０は、必
要な部分のみに設けて第一配線７を二層化することが好
ましい。この様にすると、第二配線１０の本数が少なく
なって、面積レイアウトの自由度が増す。
面図である。（Ａ）に示した例では、第一配線７と第二
配線１０はほぼ同形にパタニングされている。第一配線
７と第二配線１０は絶縁膜を介して重ねられており、両
者はこの絶縁膜に開口したコンクタトホールＣＯＮを介
して互いに電気接続している。図から明らかな様に、第
二配線１０は第一配線７の補助として用いられ、第一配
線７の電気抵抗の低減化に大きく寄与している。（Ｂ）
に示した例は、第一配線７に沿って、第二配線１０が不
連続的に分断された状態で形成されている。第二配線１
０の各分断部分は、それぞれコンクタトホールＣＯＮを
介して第一配線７に接続している。係る構成により、第
一配線７の低抵抗化が可能になる。（Ｃ）に示した例
は、第一配線７と第二配線１０が互いにずれたパタンで
形成されている。但し、第二配線１０と第一配線７は両
端でコンクタトホールＣＯＮにより互いに電気的に接続
しているので、全体として配線抵抗が低くなる。この様
に、各配線をレイアウトの自由度に応じて設計すること
が可能である。尚、補助的に用いる第二配線１０は、必
要な部分のみに設けて第一配線７を二層化することが好
ましい。この様にすると、第二配線１０の本数が少なく
なって、面積レイアウトの自由度が増す。
【００１１】続いて図３〜図５を参照して、本発明に係
る薄膜半導体装置の製造方法を詳細に説明する。本例で
は、ボトムゲート構造の薄膜トランジスタを集積形成し
ているが、トップゲート構造の薄膜トランジスタでもよ
い。まず、ガラスなどからなる基板１の上にＭｏ膜をス
パッタリングなどで成膜した後、所定の形状に合わせて
パタニングし、ＴＦＴ用のゲート電極２やＣｓ用の下部
電極２ｃを形成する。尚、図では基板１の左側に画素駆
動用のダブルゲート構造の薄膜トランジスタと補助容量
を形成し、右側に周辺の駆動回路用の薄膜トランジスタ
を形成する。続いて（２）に示す様に、基板１の上にゲ
ート絶縁膜３及び半導体薄膜４を成膜する。例えばＣＶ
Ｄを用いて、ゲート絶縁膜３及び半導体薄膜４を連続成
膜することができる。ゲート絶縁膜３としてはシリコン
窒化膜及びシリコン酸化膜を形成し、半導体薄膜４とし
ては例えば非晶質シリコンを成膜する。続いて（３）に
示す様に、基板１の上にレーザビームＬＢを走査しなが
ら照射し、半導体薄膜４を非晶質シリコンから多結晶シ
リコンに転換する。
る薄膜半導体装置の製造方法を詳細に説明する。本例で
は、ボトムゲート構造の薄膜トランジスタを集積形成し
ているが、トップゲート構造の薄膜トランジスタでもよ
い。まず、ガラスなどからなる基板１の上にＭｏ膜をス
パッタリングなどで成膜した後、所定の形状に合わせて
パタニングし、ＴＦＴ用のゲート電極２やＣｓ用の下部
電極２ｃを形成する。尚、図では基板１の左側に画素駆
動用のダブルゲート構造の薄膜トランジスタと補助容量
を形成し、右側に周辺の駆動回路用の薄膜トランジスタ
を形成する。続いて（２）に示す様に、基板１の上にゲ
ート絶縁膜３及び半導体薄膜４を成膜する。例えばＣＶ
Ｄを用いて、ゲート絶縁膜３及び半導体薄膜４を連続成
膜することができる。ゲート絶縁膜３としてはシリコン
窒化膜及びシリコン酸化膜を形成し、半導体薄膜４とし
ては例えば非晶質シリコンを成膜する。続いて（３）に
示す様に、基板１の上にレーザビームＬＢを走査しなが
ら照射し、半導体薄膜４を非晶質シリコンから多結晶シ
リコンに転換する。
【００１２】続いて図４の（４）に示す様に、結晶化し
た半導体薄膜４の上にシリコン酸化膜を成膜し、裏面露
光技術などを採用して所定の形状にパタニングして、ス
トッパ膜５に加工する。ストッパ膜５をマスクとして不
純物（例えば燐）を低濃度でイオンドーピングし、所謂
ＬＤＤ領域を形成する。続いて（５）に示す様に、各ゲ
ート電極２の上にストッパ膜５を残す一方、補助容量用
の下部電極２ｃの上からストッパ膜を除去する。更にス
トッパ膜５及びその周辺を被覆する様にフォトレジスト
でマスクＭを形成する。マスクＭを介して例えば不純物
燐（Ｐ）を高濃度で注入し、各薄膜トランジスタのドレ
イン領域及びソース領域と、補助容量用の上部電極を形
成する。以上の様にして、Ｎ型で且つＬＤＤ構造を有す
るＴＦＴが得られる。その後、周辺の駆動回路部にＰ型
の薄膜トランジスタを形成する場合には、不純物として
例えばボロンをイオン注入する。この後（６）に示す様
に、各ＴＦＴ及びＣｓを互いに分離する為に、半導体薄
膜４を島状にエッチングする。以上により、画素アレイ
部にはＴＦＴとＣｓが形成され、周辺の駆動回路部にも
ＴＦＴが集積形成される。
た半導体薄膜４の上にシリコン酸化膜を成膜し、裏面露
光技術などを採用して所定の形状にパタニングして、ス
トッパ膜５に加工する。ストッパ膜５をマスクとして不
純物（例えば燐）を低濃度でイオンドーピングし、所謂
ＬＤＤ領域を形成する。続いて（５）に示す様に、各ゲ
ート電極２の上にストッパ膜５を残す一方、補助容量用
の下部電極２ｃの上からストッパ膜を除去する。更にス
トッパ膜５及びその周辺を被覆する様にフォトレジスト
でマスクＭを形成する。マスクＭを介して例えば不純物
燐（Ｐ）を高濃度で注入し、各薄膜トランジスタのドレ
イン領域及びソース領域と、補助容量用の上部電極を形
成する。以上の様にして、Ｎ型で且つＬＤＤ構造を有す
るＴＦＴが得られる。その後、周辺の駆動回路部にＰ型
の薄膜トランジスタを形成する場合には、不純物として
例えばボロンをイオン注入する。この後（６）に示す様
に、各ＴＦＴ及びＣｓを互いに分離する為に、半導体薄
膜４を島状にエッチングする。以上により、画素アレイ
部にはＴＦＴとＣｓが形成され、周辺の駆動回路部にも
ＴＦＴが集積形成される。
【００１３】続いて図５の（７）に示す様に、ＴＦＴや
Ｃｓを層間絶縁膜６で被覆する。具体的には、酸化シリ
コンなどをＣＶＤで堆積し、層間絶縁膜６とする。この
後（８）に示す様に、層間絶縁膜６にコンクタトホール
を開口する。続いて層間絶縁膜６の上にＡＬ及びＴｉを
スパッタ法で連続成膜し、所定の形状にパタニングして
第一配線７とする。本例では、最初にＡｌを例えば５０
０ｎｍの厚みで堆積し、その上にＴｉを例えば１００ｎ
ｍの厚みで堆積している。尚、逆にＴｉを先にスパッタ
しその後Ａｌをスパッタする場合もある。最後に（９）
に示す様に、第一配線７を平坦化膜８で被覆する。例え
ば、アクリル樹脂をスピンコート法などで塗布した後焼
成する。画素アレイ部において、平坦化膜８の表面にエ
ッチングで凹凸を形成する。この時同時に、必要なコン
クタトホールも開口しておく。この様な加工を施した
後、平坦化膜８の上に銀をスパッタ法で成膜し、所定の
形状にパタニングして反射膜９を形成する。反射膜９は
画素電極として機能し、配線７を介してＴＦＴのドレイ
ンに電気接続する。この時同時に反射膜９と同一材料の
銀をパタニングして第二配線１０とする。図示する様
に、第二配線１０は平坦化膜８に開口したコンクタトホ
ールを介して下方の第一配線７に電気接続している。
Ｃｓを層間絶縁膜６で被覆する。具体的には、酸化シリ
コンなどをＣＶＤで堆積し、層間絶縁膜６とする。この
後（８）に示す様に、層間絶縁膜６にコンクタトホール
を開口する。続いて層間絶縁膜６の上にＡＬ及びＴｉを
スパッタ法で連続成膜し、所定の形状にパタニングして
第一配線７とする。本例では、最初にＡｌを例えば５０
０ｎｍの厚みで堆積し、その上にＴｉを例えば１００ｎ
ｍの厚みで堆積している。尚、逆にＴｉを先にスパッタ
しその後Ａｌをスパッタする場合もある。最後に（９）
に示す様に、第一配線７を平坦化膜８で被覆する。例え
ば、アクリル樹脂をスピンコート法などで塗布した後焼
成する。画素アレイ部において、平坦化膜８の表面にエ
ッチングで凹凸を形成する。この時同時に、必要なコン
クタトホールも開口しておく。この様な加工を施した
後、平坦化膜８の上に銀をスパッタ法で成膜し、所定の
形状にパタニングして反射膜９を形成する。反射膜９は
画素電極として機能し、配線７を介してＴＦＴのドレイ
ンに電気接続する。この時同時に反射膜９と同一材料の
銀をパタニングして第二配線１０とする。図示する様
に、第二配線１０は平坦化膜８に開口したコンクタトホ
ールを介して下方の第一配線７に電気接続している。
【００１４】図６は、図３〜図５に示した方法によって
製造された薄膜半導体装置を用いて組み立てられた反射
型の液晶表示装置の一例を示す模式的な部分断面図であ
る。理解を容易にする為、一個分の画素に相当する部分
のみを表わしている。一方の基板１には画素電極として
機能する反射膜９や画素電極を駆動するＴＦＴが集積形
成されている。ＴＦＴはダブルゲート構造のボトムゲー
ト型である。各ゲート電極２の直上に位置する半導体薄
膜４の部分はストッパ膜５で被覆されており、チャネル
領域となっている。チャネル領域の両側には低濃度で不
純物が注入されたＬＤＤ領域が設けられている。ダブル
ゲート構造を有するＴＦＴの左側のゲート電極２の左側
には不純物が高濃度で注入されたソース領域Ｓが形成さ
れており、右側のゲート電極２の右側には同じく不純物
が高濃度で注入されたドレイン領域Ｄが形成されてい
る。ドレイン領域Ｄには第一配線７を介して反射膜９が
電気接続されている。一方、上側の基板２０の内表面に
は画素毎に赤緑青に色分けされたカラーフィルタ２１
や、透明導電膜からなる対向電極２２が形成されてい
る。ＴＦＴが集積形成された下側の基板１と対向電極２
２やカラーフィルタ２１が形成された上側の基板２０と
は所定の間隙を介して互いに接合される。両基板１，２
０の間には電気光学物質として液晶２３が保持され、反
射型の表示装置を構成する。
製造された薄膜半導体装置を用いて組み立てられた反射
型の液晶表示装置の一例を示す模式的な部分断面図であ
る。理解を容易にする為、一個分の画素に相当する部分
のみを表わしている。一方の基板１には画素電極として
機能する反射膜９や画素電極を駆動するＴＦＴが集積形
成されている。ＴＦＴはダブルゲート構造のボトムゲー
ト型である。各ゲート電極２の直上に位置する半導体薄
膜４の部分はストッパ膜５で被覆されており、チャネル
領域となっている。チャネル領域の両側には低濃度で不
純物が注入されたＬＤＤ領域が設けられている。ダブル
ゲート構造を有するＴＦＴの左側のゲート電極２の左側
には不純物が高濃度で注入されたソース領域Ｓが形成さ
れており、右側のゲート電極２の右側には同じく不純物
が高濃度で注入されたドレイン領域Ｄが形成されてい
る。ドレイン領域Ｄには第一配線７を介して反射膜９が
電気接続されている。一方、上側の基板２０の内表面に
は画素毎に赤緑青に色分けされたカラーフィルタ２１
や、透明導電膜からなる対向電極２２が形成されてい
る。ＴＦＴが集積形成された下側の基板１と対向電極２
２やカラーフィルタ２１が形成された上側の基板２０と
は所定の間隙を介して互いに接合される。両基板１，２
０の間には電気光学物質として液晶２３が保持され、反
射型の表示装置を構成する。
【００１５】図７は、図６に示した液晶表示ディスプレ
イ（ＬＣＤ）の全体構成を示す模式図及び画素ＰＸＬの
詳細を示す模式図である。ＬＣＤは最先端技術を応用し
たパネルであり、中央の画素アレイ部と周辺の駆動回路
部とを備えている。画素アレイ部は１７６×２２０×Ｒ
ＧＢの画素を含んでいる。周辺の駆動回路部は、アドレ
スドライバ、ＤＡＣ回路、ＤＤコンバータなどを含んで
いる。係る構成を有するパネルの左端部に外部接続用の
端子が設けられる。この端子から種々の回路が配置され
ている領域までの距離が長くなるので、本発明に従い配
線抵抗を小さくすることが重要である。画素アレイ部に
集積形成された個々の画素ＰＸＬは領域分割されており
４ビットに細分化された画素電極の集合からなる。加え
て、各画素ＰＸＬにはスイッチング用のＴＦＴの他、メ
モリ（ＳＲＡＭ）も集積形成されている。
イ（ＬＣＤ）の全体構成を示す模式図及び画素ＰＸＬの
詳細を示す模式図である。ＬＣＤは最先端技術を応用し
たパネルであり、中央の画素アレイ部と周辺の駆動回路
部とを備えている。画素アレイ部は１７６×２２０×Ｒ
ＧＢの画素を含んでいる。周辺の駆動回路部は、アドレ
スドライバ、ＤＡＣ回路、ＤＤコンバータなどを含んで
いる。係る構成を有するパネルの左端部に外部接続用の
端子が設けられる。この端子から種々の回路が配置され
ている領域までの距離が長くなるので、本発明に従い配
線抵抗を小さくすることが重要である。画素アレイ部に
集積形成された個々の画素ＰＸＬは領域分割されており
４ビットに細分化された画素電極の集合からなる。加え
て、各画素ＰＸＬにはスイッチング用のＴＦＴの他、メ
モリ（ＳＲＡＭ）も集積形成されている。
【００１６】図８は、本発明に係る携帯情報端末装置を
示す模式的な斜視図である。携帯情報端末装置（ＰＤ
Ａ）３００は、命令を入力する操作部３１１と、命令に
応じて情報を処理する処理部３１０と、処理された情報
を表示する表示部３２０とを一体的に組み込んだコンパ
クト構造となっている。処理部３１０は、ＰＤＡとして
の基本機能（通信部、音声処理部、制御部及び記憶部な
ど）を備えている。これらの機能をＣＰＵなどからなる
制御部が制御することで、電話機能、メール機能、パソ
コン機能、パソコン通信機能、個人情報管理機能などが
実現できる。更に操作部３１１を備えており、この操作
部３１１を操作することにより、各種機能を選択でき
る。処理部３１０は、実行する処理内容に応じて画像情
報を生成する。表示部３２０は、情報処理部３１０が生
成した画像情報を表示する。ここで、表示部３２０は、
本発明に従って製造された反射型の表示装置を用いる。
示す模式的な斜視図である。携帯情報端末装置（ＰＤ
Ａ）３００は、命令を入力する操作部３１１と、命令に
応じて情報を処理する処理部３１０と、処理された情報
を表示する表示部３２０とを一体的に組み込んだコンパ
クト構造となっている。処理部３１０は、ＰＤＡとして
の基本機能（通信部、音声処理部、制御部及び記憶部な
ど）を備えている。これらの機能をＣＰＵなどからなる
制御部が制御することで、電話機能、メール機能、パソ
コン機能、パソコン通信機能、個人情報管理機能などが
実現できる。更に操作部３１１を備えており、この操作
部３１１を操作することにより、各種機能を選択でき
る。処理部３１０は、実行する処理内容に応じて画像情
報を生成する。表示部３２０は、情報処理部３１０が生
成した画像情報を表示する。ここで、表示部３２０は、
本発明に従って製造された反射型の表示装置を用いる。
【００１７】図９は、本発明に係る携帯電話端末装置の
一例を示す模式的な平面図である。図示する様に、携帯
電話端末装置４００は、発呼及び着呼に関する操作を行
なう操作部と、この操作に応じて通話を可能にする通話
部と、少なくともこの操作に関する情報を表示可能な表
示部とを一体的に組み込んだコンパクト構造となってい
る。具体的には、携帯電話端末装置４００は、無線送受
信用のアンテナ４３１、受話器（スピーカ）４３２及び
送話器（マイクロフォン）４３３を備えるとともに、ダ
イヤルキーなどの操作キー４３４と表示部４３５とを備
えている。この表示部４３５は本発明に従って作成され
た反射型の表示装置である。携帯電話端末装置４００
は、個人名と電話番号などの電話帳情報を表示部４３５
に表示することができる。場合によっては、受信した電
子メールを表示部４３５に表示することも可能である。
一例を示す模式的な平面図である。図示する様に、携帯
電話端末装置４００は、発呼及び着呼に関する操作を行
なう操作部と、この操作に応じて通話を可能にする通話
部と、少なくともこの操作に関する情報を表示可能な表
示部とを一体的に組み込んだコンパクト構造となってい
る。具体的には、携帯電話端末装置４００は、無線送受
信用のアンテナ４３１、受話器（スピーカ）４３２及び
送話器（マイクロフォン）４３３を備えるとともに、ダ
イヤルキーなどの操作キー４３４と表示部４３５とを備
えている。この表示部４３５は本発明に従って作成され
た反射型の表示装置である。携帯電話端末装置４００
は、個人名と電話番号などの電話帳情報を表示部４３５
に表示することができる。場合によっては、受信した電
子メールを表示部４３５に表示することも可能である。
【００１８】
【発明の効果】以上説明した様に、本発明によれば、駆
動回路一体型で且つ反射型の表示装置において、周辺の
駆動回路の配線抵抗を下げる為に、画素アレイ部に形成
された反射膜を構成する金属材料を配線の一部として使
う。これにより、配線抵抗を小さくできる。よって、周
辺の駆動回路部の面積を縮小でき、その分画素アレイ部
の面積を拡大できるので全体として画面率を大きくでき
る。又、中央の画素アレイ部を額縁の様に囲む周辺駆動
回路部のサイズを小さくできるので、その分チップサイ
ズ（パネルサイズ）が小さくなり、単位ウェハ当たりの
収率が上がる。加えて、追加の配線は反射膜のパタニン
グと同時に形成できるので、工程数の増加を招くことが
ない。
動回路一体型で且つ反射型の表示装置において、周辺の
駆動回路の配線抵抗を下げる為に、画素アレイ部に形成
された反射膜を構成する金属材料を配線の一部として使
う。これにより、配線抵抗を小さくできる。よって、周
辺の駆動回路部の面積を縮小でき、その分画素アレイ部
の面積を拡大できるので全体として画面率を大きくでき
る。又、中央の画素アレイ部を額縁の様に囲む周辺駆動
回路部のサイズを小さくできるので、その分チップサイ
ズ（パネルサイズ）が小さくなり、単位ウェハ当たりの
収率が上がる。加えて、追加の配線は反射膜のパタニン
グと同時に形成できるので、工程数の増加を招くことが
ない。
【図１】本発明に係る薄膜半導体装置の実施形態を示す
模式的な部分断面図である。
模式的な部分断面図である。
【図２】第一配線と第二配線のパタン例を示す模式的な
平面図である。
平面図である。
【図３】本発明に係る薄膜半導体装置の製造方法を示す
工程図である。
工程図である。
【図４】本発明に係る薄膜半導体装置の製造方法を示す
工程図である。
工程図である。
【図５】本発明に係る薄膜半導体装置の製造方法を示す
工程図である。
工程図である。
【図６】本発明に係る反射型表示装置の一例を示す模式
的な部分断面図である。
的な部分断面図である。
【図７】本発明に係る反射型表示装置の一例を示す模式
図である。
図である。
【図８】本発明に係る携帯情報端末装置の一例を示す斜
視図である。
視図である。
【図９】本発明に係る携帯電話端末装置の一例を示す模
式的な平面図である。
式的な平面図である。
１・・・基板、２・・・ゲート電極、３・・・ゲート絶
縁膜、６・・・層間絶縁膜、７・・・第一配線、８・・
・平坦化膜、９・・・反射膜、１０・・・第二配線
縁膜、６・・・層間絶縁膜、７・・・第一配線、８・・
・平坦化膜、９・・・反射膜、１０・・・第二配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３４９ Ｇ０９Ｆ 9/30 ３４９Ｄ ５Ｆ１１０ Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ａ 29/786 Ｍ 29/78 ６１２Ｃ ６１９Ｂ ６１９Ａ Ｆターム(参考） 2H088 EA22 EA27 HA02 HA06 HA08 HA21 MA20 2H091 FA14Y GA02 GA11 GA13 GA16 LA30 2H092 HA05 JA46 JB24 JB26 JB33 JB35 JB56 NA28 RA10 5C094 AA04 AA15 AA43 BA03 BA43 CA19 DA09 DA13 DB01 DB04 EA04 EA06 EB02 ED11 ED13 FA01 FA02 FB12 GB10 5F033 GG04 HH08 HH11 HH14 HH18 HH20 JJ01 JJ08 JJ11 JJ14 JJ18 JJ20 KK08 KK11 KK18 KK20 MM05 MM08 PP15 QQ08 QQ09 QQ37 RR04 RR25 SS22 UU04 VV06 VV15 XX05 XX10 5F110 AA03 AA16 AA21 BB02 BB04 BB05 CC08 DD01 DD02 EE04 EE28 EE44 FF02 FF03 FF09 FF29 GG02 GG13 GG44 HJ01 HJ12 HJ13 HL02 HL03 HL04 HL06 HL11 HL12 HL23 HM15 HM19 NN02 NN12 NN23 NN27 NN35 NN36 NN41 NN44 NN45 NN46 NN47 NN73 PP03 QQ01 QQ12
Claims (36)
- 【請求項１】 マトリクス状に配された画素で構成され
外部から入射した光を各画素毎に反射する画素アレイ部
と、 複数の薄膜トランジスタとこれらを接続する第一の配線
とで構成され該画素アレイ部を駆動する駆動回路部と、 該画素アレイ部と該駆動回路部とを一体的に形成した絶
縁性の基板とからなる薄膜半導体装置であって、 前記画素アレイ部は、外部から入射した光を反射する為
に金属材料からなる反射膜を備え、 前記駆動回路部は、該反射膜と同一の金属材料で形成さ
れた第二の配線を含むことを特徴とする薄膜半導体装
置。 - 【請求項２】 前記第二の配線は、前記第一の配線に積
層されていることを特徴とする請求項１記載の薄膜半導
体装置。 - 【請求項３】 前記第二の配線は、絶縁膜を介して前記
第一の配線に積層されており、且つ該絶縁膜に開口した
コンタクトホールを介して前記第一の配線に電気接続さ
れていることを特徴とする請求項２記載の薄膜半導体装
置。 - 【請求項４】 前記第一の配線はアルミニウム又は銅を
主体とする積層材料又は合金材料からなり、前記第二の
配線はアルミニウム又は銀を主体とする積層材料又は合
金材料からなることを特徴とする請求項１記載の薄膜半
導体装置。 - 【請求項５】 前記第二の配線は、前記第一の配線より
幅が広いことを特徴とする請求項１記載の薄膜半導体装
置。 - 【請求項６】 前記第二の配線は、保護膜により被覆さ
れていることを特徴とする請求項１記載の薄膜半導体装
置。 - 【請求項７】 マトリクス状に配された画素で構成され
外部から入射した光を各画素で反射して画像を表示する
画素アレイ部と、 複数の薄膜トランジスタとこれらを接続する第一の配線
とで構成され該画素アレイ部を駆動する駆動回路部と、 該画素アレイ部と該駆動回路部とを一体的に形成した絶
縁性の基板とからなる反射型表示装置であって、 前記画素アレイ部は、外部から入射した光を反射する為
に金属材料からなる反射膜を備え、 前記駆動回路部は、該反射膜と同一の金属材料で形成さ
れた第二の配線を含むことを特徴とする反射型表示装
置。 - 【請求項８】 前記第二の配線は、前記第一の配線に積
層されていることを特徴とする請求項７記載の反射型表
示装置。 - 【請求項９】 前記第二の配線は、絶縁膜を介して前記
第一の配線に積層されており、且つ該絶縁膜に開口した
コンタクトホールを介して前記第一の配線に電気接続さ
れていることを特徴とする請求項８記載の反射型表示装
置。 - 【請求項１０】 前記第一の配線はアルミニウム又は銅
を主体とする積層材料又は合金材料からなり、前記第二
の配線はアルミニウム又は銀を主体とする積層材料又は
合金材料からなることを特徴とする請求項７記載の反射
型表示装置。 - 【請求項１１】 前記第二の配線は、前記第一の配線よ
り幅が広いことを特徴とする請求項７記載の反射型表示
装置。 - 【請求項１２】 前記第二の配線は、保護膜により被覆
されていることを特徴とする請求項７記載の反射型表示
装置。 - 【請求項１３】 マトリクス状に配された画素で構成さ
れ外部から入射した光を各画素毎に反射する画素アレイ
部を絶縁性の基板に形成する工程と、 複数の薄膜トランジスタとこれらを接続する第一の配線
とで構成され該画素アレイ部を駆動する駆動回路部を該
基板に一体的に形成する工程とを含む薄膜半導体装置の
製造方法であって、 前記画素アレイ部には、外部から入射した光を反射する
為に金属材料からなる反射膜を形成し、 前記駆動回路部には、該反射膜と同一の金属材料で第二
の配線を形成することを特徴とする薄膜半導体装置の製
造方法。 - 【請求項１４】 前記第二の配線は、前記第一の配線に
積層することを特徴とする請求項１３記載の薄膜半導体
装置の製造方法。 - 【請求項１５】 前記第二の配線は、絶縁膜を介して前
記第一の配線に積層し、且つ該絶縁膜に開口したコンタ
クトホールを介して前記第一の配線に電気接続すること
を特徴とする請求項１４記載の薄膜半導体装置の製造方
法。 - 【請求項１６】 前記第一の配線はアルミニウム又は銅
を主体とする積層材料又は合金材料で形成し、前記第二
の配線はアルミニウム又は銀を主体とする積層材料又は
合金材料で形成することを特徴とする請求項１３記載の
薄膜半導体装置の製造方法。 - 【請求項１７】 前記第二の配線は、前記第一の配線よ
り幅を広く形成することを特徴とする請求項１３記載の
薄膜半導体装置の製造方法。 - 【請求項１８】 前記第二の配線を、保護膜で被覆する
ことを特徴とする請求項１３記載の薄膜半導体装置の製
造方法。 - 【請求項１９】 マトリクス状に配された画素で構成さ
れ外部から入射した光を各画素で反射して画像を表示す
る画素アレイ部を絶縁性の基板に形成する工程と、 複数の薄膜トランジスタとこれらを接続する第一の配線
とで構成され該画素アレイ部を駆動する駆動回路部を該
基板に一体的に形成する工程とを含む反射型表示装置の
製造方法であって、 前記画素アレイ部には、外部から入射した光を反射する
為に金属材料からなる反射膜を形成し、 前記駆動回路部には、該反射膜と同一の金属材料で第二
の配線を形成することを特徴とする反射型表示装置の製
造方法。 - 【請求項２０】 前記第二の配線は、前記第一の配線に
積層することを特徴とする請求項１９記載の反射型表示
装置の製造方法。 - 【請求項２１】 前記第二の配線は、絶縁膜を介して前
記第一の配線に積層し、且つ該絶縁膜に開口したコンタ
クトホールを介して前記第一の配線に電気接続すること
を特徴とする請求項２０記載の反射型表示装置の製造方
法。 - 【請求項２２】 前記第一の配線はアルミニウム又は銅
を主体とする積層材料又は合金材料で形成し、前記第二
の配線はアルミニウム又は銀を主体とする積層材料又は
合金材料で形成することを特徴とする請求項１９記載の
反射型表示装置の製造方法。 - 【請求項２３】 前記第二の配線は、前記第一の配線よ
り幅を広く形成することを特徴とする請求項１９記載の
反射型表示装置の製造方法。 - 【請求項２４】 前記第二の配線を、保護膜で被覆する
ことを特徴とする請求項１９記載の薄膜半導体装置の製
造方法。 - 【請求項２５】命令を入力する操作部と、該命令に応じ
て情報を処理する処理部と、処理された情報を表示する
表示部とを一体的に組み込んだ携帯情報端末装置であっ
て、 前記表示部は、マトリクス状に配された画素で構成され
外部から入射した光を各画素で反射して画像を表示する
画素アレイと、複数の薄膜トランジスタとこれらを接続
する第一の配線とで構成され該画素アレイを駆動する駆
動回路と、該画素アレイと該駆動回路とを一体的に形成
した絶縁性の基板とからなり、 前記画素アレイは、外部から入射した光を反射する為に
金属材料からなる反射膜を備え、 前記駆動回路は、該反射膜と同一の金属材料で形成され
た第二の配線を含むことを特徴とする携帯情報端末装
置。 - 【請求項２６】 前記第二の配線は、前記第一の配線に
積層されていることを特徴とする請求項２５記載の携帯
情報端末装置。 - 【請求項２７】 前記第二の配線は、絶縁膜を介して前
記第一の配線に積層されており、且つ該絶縁膜に開口し
たコンタクトホールを介して前記第一の配線に電気接続
されていることを特徴とする請求項２６記載の携帯情報
端末装置。 - 【請求項２８】 前記第一の配線はアルミニウム又は銅
を主体とする積層材料又は合金材料からなり、前記第二
の配線はアルミニウム又は銀を主体とする積層材料又は
合金材料からなることを特徴とする請求項２５記載の携
帯情報端末装置。 - 【請求項２９】 前記第二の配線は、前記第一の配線よ
り幅が広いことを特徴とする請求項２５記載の携帯情報
端末装置。 - 【請求項３０】 前記第二の配線は、保護膜により被覆
されていることを特徴とする請求項２５記載の携帯情報
端末装置。 - 【請求項３１】 発呼及び着呼に関する操作を行う操作
部と、該操作に応じて通話を可能にする通話部と、少な
くとも該操作に関する情報を表示可能な表示部とを一体
的に組み込んだ携帯電話端末装置であって、 前記表示部は、マトリクス状に配された画素で構成され
外部から入射した光を各画素で反射して画像を表示する
画素アレイと、複数の薄膜トランジスタとこれらを接続
する第一の配線とで構成され該画素アレイを駆動する駆
動回路と、該画素アレイと該駆動回路とを一体的に形成
した絶縁性の基板とからなり、 前記画素アレイは、外部から入射した光を反射する為に
金属材料からなる反射膜を備え、 前記駆動回路は、該反射膜と同一の金属材料で形成され
た第二の配線を含むことを特徴とする携帯電話端末装
置。 - 【請求項３２】 前記第二の配線は、前記第一の配線に
積層されていることを特徴とする請求項３１記載の携帯
電話端末装置。 - 【請求項３３】 前記第二の配線は、絶縁膜を介して前
記第一の配線に積層されており、且つ該絶縁膜に開口し
たコンタクトホールを介して前記第一の配線に電気接続
されていることを特徴とする請求項３２記載の携帯電話
端末装置。 - 【請求項３４】 前記第一の配線はアルミニウム又は銅
を主体とする積層材料又は合金材料からなり、前記第二
の配線はアルミニウム又は銀を主体とする積層材料又は
合金材料からなることを特徴とする請求項３１記載の携
帯電話端末装置。 - 【請求項３５】 前記第二の配線は、前記第一の配線よ
り幅が広いことを特徴とする請求項３１記載の携帯電話
端末装置。 - 【請求項３６】 前記第二の配線は、保護膜により被覆
されていることを特徴とする請求項３１記載の携帯電話
端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025728A JP2002229061A (ja) | 2001-02-01 | 2001-02-01 | 薄膜半導体装置及び反射型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025728A JP2002229061A (ja) | 2001-02-01 | 2001-02-01 | 薄膜半導体装置及び反射型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002229061A true JP2002229061A (ja) | 2002-08-14 |
Family
ID=18890663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001025728A Pending JP2002229061A (ja) | 2001-02-01 | 2001-02-01 | 薄膜半導体装置及び反射型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002229061A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006039509A (ja) * | 2004-06-23 | 2006-02-09 | Sharp Corp | アクティブマトリクス基板およびその製造方法、並びに電子装置 |
| EP1750171A1 (en) | 2005-08-05 | 2007-02-07 | Seiko Epson Corporation | Electro-optical device with a plurality of conductive layers and electronic apparatus using the same |
| JP2022115867A (ja) * | 2008-11-28 | 2022-08-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10288797A (ja) * | 1997-04-15 | 1998-10-27 | Semiconductor Energy Lab Co Ltd | 反射型液晶パネル及び反射型液晶パネルを用いた装置 |
| JP2001305582A (ja) * | 2000-04-24 | 2001-10-31 | Matsushita Electric Ind Co Ltd | 周辺駆動回路内蔵型液晶表示装置 |
-
2001
- 2001-02-01 JP JP2001025728A patent/JP2002229061A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10288797A (ja) * | 1997-04-15 | 1998-10-27 | Semiconductor Energy Lab Co Ltd | 反射型液晶パネル及び反射型液晶パネルを用いた装置 |
| JP2001305582A (ja) * | 2000-04-24 | 2001-10-31 | Matsushita Electric Ind Co Ltd | 周辺駆動回路内蔵型液晶表示装置 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006039509A (ja) * | 2004-06-23 | 2006-02-09 | Sharp Corp | アクティブマトリクス基板およびその製造方法、並びに電子装置 |
| US7547918B2 (en) | 2004-06-23 | 2009-06-16 | Sharp Kabushiki Kaisha | Active matrix substrate and electronic device |
| EP1750171A1 (en) | 2005-08-05 | 2007-02-07 | Seiko Epson Corporation | Electro-optical device with a plurality of conductive layers and electronic apparatus using the same |
| US7477337B2 (en) | 2005-08-05 | 2009-01-13 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having the same |
| JP2023029336A (ja) * | 2008-11-28 | 2023-03-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11776483B2 (en) | 2008-11-28 | 2023-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
| US11527208B2 (en) | 2008-11-28 | 2022-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
| JP7228744B1 (ja) | 2008-11-28 | 2023-02-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2022115867A (ja) * | 2008-11-28 | 2022-08-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP7296529B1 (ja) | 2008-11-28 | 2023-06-22 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2023091780A (ja) * | 2008-11-28 | 2023-06-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP7174182B2 (ja) | 2008-11-28 | 2022-11-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US12046203B2 (en) | 2008-11-28 | 2024-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
| US12131706B2 (en) | 2008-11-28 | 2024-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
| JP7686175B1 (ja) | 2008-11-28 | 2025-05-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2025108729A (ja) * | 2008-11-28 | 2025-07-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2025118962A (ja) * | 2008-11-28 | 2025-08-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP7738211B2 (ja) | 2008-11-28 | 2025-09-11 | 株式会社半導体エネルギー研究所 | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3993543B2 (ja) | 半透過型液晶表示装置及びその製造方法 | |
| US7053969B2 (en) | Liquid crystal display device | |
| JP2001343670A (ja) | 液晶表示装置 | |
| EP1087438A2 (en) | Semiconductor device and method of manufacturing therof | |
| EP1667090A1 (en) | Electrode wiring substrate and display device | |
| US20050122443A1 (en) | Array substrate for liquid crystal display device and fabricating method thereof | |
| US8179506B2 (en) | Method for fabricating a pixel structure and the pixel structure | |
| JP2001356372A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US7005331B2 (en) | Method of manufacturing a thin film transistor array | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
| CN100499140C (zh) | 像素结构及其制造方法 | |
| JP2006072355A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
| KR20010082837A (ko) | 액정표시소자 및 그 제조방법 | |
| US6486009B2 (en) | Method of fabricating thin-film transistor | |
| US7098062B2 (en) | Manufacturing method of pixel structure of thin film transistor liquid crystal display | |
| US7646440B2 (en) | Pixel structure of LCD and fabrication method thereof | |
| US8134662B2 (en) | Pixel structure of transflective liquid crystal display array substrate and method for fabricating the same | |
| US6452210B2 (en) | Thin film transistor substrate and fabricating method thereof | |
| US7855382B2 (en) | Pixel structure | |
| JP2002229061A (ja) | 薄膜半導体装置及び反射型表示装置 | |
| KR20060132460A (ko) | 전기광학장치, 그 제조 방법, 및 전자 기기 | |
| CN101109882A (zh) | 像素结构及其制造方法 | |
| KR20050070325A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090223 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090223 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110726 |