JP2002223036A - 半導体レーザ素子及びその製造方法 - Google Patents
半導体レーザ素子及びその製造方法Info
- Publication number
- JP2002223036A JP2002223036A JP2001015879A JP2001015879A JP2002223036A JP 2002223036 A JP2002223036 A JP 2002223036A JP 2001015879 A JP2001015879 A JP 2001015879A JP 2001015879 A JP2001015879 A JP 2001015879A JP 2002223036 A JP2002223036 A JP 2002223036A
- Authority
- JP
- Japan
- Prior art keywords
- laser
- layer
- electrode
- semiconductor laser
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 下部レーザと上部レーザとを互いに独立して
確実に発光させることができる半導体レーザ素子及びそ
の製造方法を提供する。 【解決手段】 ｎ型ＧａＡｓ基板１上に下部レーザ５０
を形成し、さらに、下部レーザ５０上に上部レーザ部６
０を形成している。上部レーザ６０は、下部レーザ部５
０と異なる発振波長を発生する。下部レーザ５０の電流
狭窄層は、ｎ型Ａｌ０．７ＧａＡｓ９、ｎ型ＧａＡｓ１
０、およびｐ型ＧａＡｓ１１からなる。上部レーザ部６
０の電流狭窄層は、ｎ型ＧａＡｓ電流狭窄層２４であ
る。
確実に発光させることができる半導体レーザ素子及びそ
の製造方法を提供する。 【解決手段】 ｎ型ＧａＡｓ基板１上に下部レーザ５０
を形成し、さらに、下部レーザ５０上に上部レーザ部６
０を形成している。上部レーザ６０は、下部レーザ部５
０と異なる発振波長を発生する。下部レーザ５０の電流
狭窄層は、ｎ型Ａｌ０．７ＧａＡｓ９、ｎ型ＧａＡｓ１
０、およびｐ型ＧａＡｓ１１からなる。上部レーザ部６
０の電流狭窄層は、ｎ型ＧａＡｓ電流狭窄層２４であ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば光情報記録
再生システム等に用いられる半導体レーザ素子及びその
製造方法に関する。
再生システム等に用いられる半導体レーザ素子及びその
製造方法に関する。
【０００２】
【従来の技術】近年、光情報記録再生システムのキーデ
バイスとして半導体レーザ素子は積極的に研究開発され
ている。その中で、ＣＤ（コンパクトディスク）からさ
らに高密度、大容量化の要請によってＤＶＤ（デジタル
バーサタイルディスク）が実用化されてきた。そして、
ＤＶＤ用光情報記録再生システムに対しては、現在まで
の光情報記録再生システムやデータを継承・活用するた
めに、ＣＤの再生や、ＣＤのデータの読み出しを行える
ように要望されている。
バイスとして半導体レーザ素子は積極的に研究開発され
ている。その中で、ＣＤ（コンパクトディスク）からさ
らに高密度、大容量化の要請によってＤＶＤ（デジタル
バーサタイルディスク）が実用化されてきた。そして、
ＤＶＤ用光情報記録再生システムに対しては、現在まで
の光情報記録再生システムやデータを継承・活用するた
めに、ＣＤの再生や、ＣＤのデータの読み出しを行える
ように要望されている。
【０００３】さて、ＤＶＤ用のピックアップでは波長が
６３５〜６５０ｎｍ帯の半導体レーザを用いる。一方、
ＣＤ用のピックアップでは７８０ｎｍ帯の半導体レーザ
を用いている。一般的に波長が短ければ読み出し光のビ
ーム径が小さくなるので、ＤＶＤ用の６３５〜６５０ｎ
ｍ帯の半導体レーザでもほとんどのＣＤ、例えば音楽用
ＣＤ,ＣＤ−ＲＯＭ（リードオンリメモリ）の再生や、
ＣＤのデータの読み出しは可能であるが、ＣＤ−Ｒ（レ
コーダブル）については記録面の反射率が６３５〜６５
０ｎｍの波長の光に対して低く、ＣＤ−Ｒの再生、ＣＤ
−Ｒのデータの読み出しは不可能である。
６３５〜６５０ｎｍ帯の半導体レーザを用いる。一方、
ＣＤ用のピックアップでは７８０ｎｍ帯の半導体レーザ
を用いている。一般的に波長が短ければ読み出し光のビ
ーム径が小さくなるので、ＤＶＤ用の６３５〜６５０ｎ
ｍ帯の半導体レーザでもほとんどのＣＤ、例えば音楽用
ＣＤ,ＣＤ−ＲＯＭ（リードオンリメモリ）の再生や、
ＣＤのデータの読み出しは可能であるが、ＣＤ−Ｒ（レ
コーダブル）については記録面の反射率が６３５〜６５
０ｎｍの波長の光に対して低く、ＣＤ−Ｒの再生、ＣＤ
−Ｒのデータの読み出しは不可能である。
【０００４】そこで、ＤＶＤ,ＣＤの両方に対して、再
生、データの読み出しを可能にするために、１つのピッ
クアップ内に２つの半導体レーザを内臓したピックアッ
プが考案され、実用化されている。しかしながら、１つ
のピックアップ内に２つの半導体レーザを内臓した結
果、ピックアップのサイズが大きくるという問題が生じ
ると共に、部品点数の増加によるコスト高を招くという
問題があった。
生、データの読み出しを可能にするために、１つのピッ
クアップ内に２つの半導体レーザを内臓したピックアッ
プが考案され、実用化されている。しかしながら、１つ
のピックアップ内に２つの半導体レーザを内臓した結
果、ピックアップのサイズが大きくるという問題が生じ
ると共に、部品点数の増加によるコスト高を招くという
問題があった。
【０００５】従来、これらの問題を解消するための半導
体レーザ素子としては、例えば特開平１１−１１２１０
８号公報に示すものがある。特開平１１−１１２１０８
号公報の半導体レーザ素子は、図１９に示すように、下
部レーザ１０５０と、この下部レーザ１０５０上に形成
され、この下部レーザ１０５０が出射する光の波長と異
なる波長の光を出射する上部レーザ１０６０とを備えて
いる。つまり、図１９の半導体レーザ素子は、各々異な
る波長の光を発光する２つの発光領域を備えている。
体レーザ素子としては、例えば特開平１１−１１２１０
８号公報に示すものがある。特開平１１−１１２１０８
号公報の半導体レーザ素子は、図１９に示すように、下
部レーザ１０５０と、この下部レーザ１０５０上に形成
され、この下部レーザ１０５０が出射する光の波長と異
なる波長の光を出射する上部レーザ１０６０とを備えて
いる。つまり、図１９の半導体レーザ素子は、各々異な
る波長の光を発光する２つの発光領域を備えている。
【０００６】上記下部レーザ１０５０は、ｎ型ＧａＡｓ
基板１０１１、ｎ型ＡｌＧａＩｎＰクラッド層１０１
２、ＧａＩｎＰウエル層とＡｌＧａＩｎＰバリア層とＡ
ｌＧａＩｎＰガイド層とからなる量子井戸活性層１０１
３、第１ｐ型ＡｌＧａＩｎＰクラッド層１０１４、Ａｌ
ＧａＩｎＰエッチングストップ層１０１５、第２ｐ型Ａ
ｌＧａＩｎＰクラッド層１０１６、ｎ型ＧａＡｓブロッ
ク層１０１７、及びｐ型ＧａＡｓコンタクト層１０１８
で構成されている。また、上記上部レーザ１０６０は、
ｐ型ＡｌＧａＡｓクラッド層１０２２、ＡｌＧａＡｓ活
性層１０２３、第１ｎ型ＡｌＧａＡｓクラッド層１０２
４、ＡｌＧａＡｓエッチングストップ層１０２５、第２
ｎ型ＡｌＧａＡｓクラッド層１０２６、ｐ型ＧａＡｓブ
ロック層１０２７、及びｎ型ＧａＡｓコンタクト層１０
２８からなる。なお、１０３２,１０３６はｎ（−）電
極、１０３４はｐ（＋）電極を示す。
基板１０１１、ｎ型ＡｌＧａＩｎＰクラッド層１０１
２、ＧａＩｎＰウエル層とＡｌＧａＩｎＰバリア層とＡ
ｌＧａＩｎＰガイド層とからなる量子井戸活性層１０１
３、第１ｐ型ＡｌＧａＩｎＰクラッド層１０１４、Ａｌ
ＧａＩｎＰエッチングストップ層１０１５、第２ｐ型Ａ
ｌＧａＩｎＰクラッド層１０１６、ｎ型ＧａＡｓブロッ
ク層１０１７、及びｐ型ＧａＡｓコンタクト層１０１８
で構成されている。また、上記上部レーザ１０６０は、
ｐ型ＡｌＧａＡｓクラッド層１０２２、ＡｌＧａＡｓ活
性層１０２３、第１ｎ型ＡｌＧａＡｓクラッド層１０２
４、ＡｌＧａＡｓエッチングストップ層１０２５、第２
ｎ型ＡｌＧａＡｓクラッド層１０２６、ｐ型ＧａＡｓブ
ロック層１０２７、及びｎ型ＧａＡｓコンタクト層１０
２８からなる。なお、１０３２,１０３６はｎ（−）電
極、１０３４はｐ（＋）電極を示す。
【０００７】
【発明が解決しようとする課題】しかしながら、図１９
の半導体レーザ素子では、上部レーザ１０６０の電流ブ
ロック層（電流狭窄層）１０２７がｐ型であるために、
上部レーザ１０６０がターンオンしやすく、上部レーザ
１０６０に電流リークが発生しやすいという欠点があ
る。
の半導体レーザ素子では、上部レーザ１０６０の電流ブ
ロック層（電流狭窄層）１０２７がｐ型であるために、
上部レーザ１０６０がターンオンしやすく、上部レーザ
１０６０に電流リークが発生しやすいという欠点があ
る。
【０００８】そこで、本発明の課題は、下部レーザと上
部レーザとを互いに独立して確実に発光させることがで
きる半導体レーザ素子及びその製造方法を提供すること
にある。
部レーザとを互いに独立して確実に発光させることがで
きる半導体レーザ素子及びその製造方法を提供すること
にある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体レーザ素子は、基板上に形成された第
１レーザ部と、この第１レーザ部上に形成され、上記第
１レーザ部のレーザ光の波長と異なる波長のレーザ光を
発生する第２レーザ部とを少なくとも有する１チップの
半導体レーザ素子であって、上記第１レーザ部および上
記第２レーザ部の電流狭窄層の導電型がｎ型であること
を特徴とする。
に本発明の半導体レーザ素子は、基板上に形成された第
１レーザ部と、この第１レーザ部上に形成され、上記第
１レーザ部のレーザ光の波長と異なる波長のレーザ光を
発生する第２レーザ部とを少なくとも有する１チップの
半導体レーザ素子であって、上記第１レーザ部および上
記第２レーザ部の電流狭窄層の導電型がｎ型であること
を特徴とする。
【００１０】上記構成の半導体レーザ素子によれば、上
記第１レーザ部および上記第２レーザ部の電流狭窄層の
導電型がｎ型であることにより、第２レーザ部を発光さ
せているときに、第２レーザ部の電流狭窄層がターンオ
ンしにくくなり、第２レーザ部に電流リークが発生しな
い。また、上記第１レーザ部と第２レーザ部とを互いに
独立して確実に発光させることができる。
記第１レーザ部および上記第２レーザ部の電流狭窄層の
導電型がｎ型であることにより、第２レーザ部を発光さ
せているときに、第２レーザ部の電流狭窄層がターンオ
ンしにくくなり、第２レーザ部に電流リークが発生しな
い。また、上記第１レーザ部と第２レーザ部とを互いに
独立して確実に発光させることができる。
【００１１】一実施形態の半導体レーザ素子は、上記第
１レーザ部および上記第２レーザ部には埋め込みリッジ
構造の互いに略平行なリッジストライプが形成されてい
る。
１レーザ部および上記第２レーザ部には埋め込みリッジ
構造の互いに略平行なリッジストライプが形成されてい
る。
【００１２】これにより、通常の１チップ１波長レーザ
と同様の良好な特性を得ることができる。
と同様の良好な特性を得ることができる。
【００１３】一実施形態の半導体レーザ素子は、上記第
１レーザ部のリッジストライプの上方に位置すると共
に、上記第１,第２レーザ部のリッジストライプに略平
行、かつ、上記第２レーザ部の発光層よりも深く、か
つ、上記第１レーザ部の電流経路を遮断しない深さを有
する溝を備える。
１レーザ部のリッジストライプの上方に位置すると共
に、上記第１,第２レーザ部のリッジストライプに略平
行、かつ、上記第２レーザ部の発光層よりも深く、か
つ、上記第１レーザ部の電流経路を遮断しない深さを有
する溝を備える。
【００１４】上記一実施形態の半導体レーザ素子によれ
ば、上記溝を形成することによって、第１レーザ部のリ
ッジストライプの上方に位置する未成長部及びｐ型に反
転した部分が除去される。その結果、上記第２レーザ部
における電流リークの発生を確実に防止することができ
る。
ば、上記溝を形成することによって、第１レーザ部のリ
ッジストライプの上方に位置する未成長部及びｐ型に反
転した部分が除去される。その結果、上記第２レーザ部
における電流リークの発生を確実に防止することができ
る。
【００１５】一実施形態の半導体レーザ素子は、上記第
１レーザ部の上面電極と上記第２レーザ部の上面電極と
が段差を有するように分離されていると共に、上記第２
レーザ部の上面電極と上記第２レーザ部の下面電極とが
段差を有するように分離されている。
１レーザ部の上面電極と上記第２レーザ部の上面電極と
が段差を有するように分離されていると共に、上記第２
レーザ部の上面電極と上記第２レーザ部の下面電極とが
段差を有するように分離されている。
【００１６】これにより、第１レーザ部の上面電極、第
２レーザ部の上面電極、および第２レーザ部の下面電極
の各コンタクト層に対して最適なオーミック電極を形成
することができる。
２レーザ部の上面電極、および第２レーザ部の下面電極
の各コンタクト層に対して最適なオーミック電極を形成
することができる。
【００１７】一実施形態の半導体レーザ素子は、上記第
１レーザ部の上面電極であるＰ電極と上記第２レーザ部
の下面電極であるＮ電極とを共通の電極としている。
１レーザ部の上面電極であるＰ電極と上記第２レーザ部
の下面電極であるＮ電極とを共通の電極としている。
【００１８】これにより、リードボンドの回数を少なく
することができ、リードボンド領域が広くなり、工程を
簡便化することができる。
することができ、リードボンド領域が広くなり、工程を
簡便化することができる。
【００１９】一実施形態の半導体レーザ素子の製造方法
は、上記第２レーザ部の成長温度は上記第１レーザ部の
成長温度よりも低い。
は、上記第２レーザ部の成長温度は上記第１レーザ部の
成長温度よりも低い。
【００２０】これにより、第１レーザ部中のドーパント
拡散を抑えることができる。上記第２レーザ部の低温成
長を可能にする方法としては、例えば分子線エピタキシ
ー（以下、ＭＢＥという）法がある。
拡散を抑えることができる。上記第２レーザ部の低温成
長を可能にする方法としては、例えば分子線エピタキシ
ー（以下、ＭＢＥという）法がある。
【００２１】一実施形態の半導体レーザ素子の製造方法
は、上記第２レーザ部を固体ソース分子線エピタキシー
法により成長させる。
は、上記第２レーザ部を固体ソース分子線エピタキシー
法により成長させる。
【００２２】これにより、上記第１レーザ部がＡｌＧａ
ＩｎＰ系であっても、第２レーザ部の成長中に分解した
活性な水素により、第１レーザ部のｐ型ドーパント（不
純物）が不活性とならない。したがって、上記第１レー
ザ部におけるキャリア濃度の低下を阻止できる。
ＩｎＰ系であっても、第２レーザ部の成長中に分解した
活性な水素により、第１レーザ部のｐ型ドーパント（不
純物）が不活性とならない。したがって、上記第１レー
ザ部におけるキャリア濃度の低下を阻止できる。
【００２３】一実施形態の半導体レーザ素子の製造方法
は、上記第１,第２レーザ部の上面電極および上記第２
レーザ部の下面電極を設けるためのフォトリソグラフィ
ー工程ではネガレジストを使用する。
は、上記第１,第２レーザ部の上面電極および上記第２
レーザ部の下面電極を設けるためのフォトリソグラフィ
ー工程ではネガレジストを使用する。
【００２４】これにより、上記フォトリソグラフィー工
程においてポジレジストを使用した場合のような、段差
の側壁にＵＶ露光不足によるレジスト残りが発生せず、
不要な電極材料が残留してしまうこともない。すなわ
ち、上記第１,第２レーザ部の上面電極および第２レー
ザ部の下面電極を設けるためのフォトリソグラフィー工
程でネガレジストを使用するので、第１,第２レーザ部
の上面に段差があっても、段差の側壁にレジストが残ら
ず、不要な電極材料を完全に除去できて、電流リークの
発生を確実に防止できる。
程においてポジレジストを使用した場合のような、段差
の側壁にＵＶ露光不足によるレジスト残りが発生せず、
不要な電極材料が残留してしまうこともない。すなわ
ち、上記第１,第２レーザ部の上面電極および第２レー
ザ部の下面電極を設けるためのフォトリソグラフィー工
程でネガレジストを使用するので、第１,第２レーザ部
の上面に段差があっても、段差の側壁にレジストが残ら
ず、不要な電極材料を完全に除去できて、電流リークの
発生を確実に防止できる。
【００２５】一実施形態の半導体レーザ素子の製造方法
は、上記フォトリソグラフィー工程における現像後の表
面処理及びレジスト除去を、ＵＶ−Ｏ３アッシングによ
り行う。
は、上記フォトリソグラフィー工程における現像後の表
面処理及びレジスト除去を、ＵＶ−Ｏ３アッシングによ
り行う。
【００２６】これにより、上記フォトリソグラフィー工
程でネガレジストを使用しても、半導体層にダメージが
生じるのを阻止できると共に、レジストを完全に除去す
ることができる。
程でネガレジストを使用しても、半導体層にダメージが
生じるのを阻止できると共に、レジストを完全に除去す
ることができる。
【００２７】上記フォトリソグラフィー工程における現
像後の表面処理をプラズマアッシング等の強い処理にす
ると、半導体層にダメージを与えてしまう。そして、プ
ラズマアッシング等の強い処理は、レジスト除去時にお
いても半導体層にダメージを与えてしまう。また、通常
の有機洗浄やリムーバ処理ではレジストを完全に除去し
きれない。
像後の表面処理をプラズマアッシング等の強い処理にす
ると、半導体層にダメージを与えてしまう。そして、プ
ラズマアッシング等の強い処理は、レジスト除去時にお
いても半導体層にダメージを与えてしまう。また、通常
の有機洗浄やリムーバ処理ではレジストを完全に除去し
きれない。
【００２８】
【発明の実施の形態】以下、本発明の半導体レーザ素子
を図示の実施の形態により詳細に説明する。
を図示の実施の形態により詳細に説明する。
【００２９】図１は本発明の実施の一形態の半導体レー
ザ素子の構造を示す図である。この半導体レーザ素子
は、図１に示すように、１チップの半導体レーザ素子で
あって、ｎ型ＧａＡｓ基板１上に形成された第１レーザ
部としての下部レーザ５０と、この下部レーザ５０上に
形成され、下部レーザ５０のレーザ光の波長と異なる波
長のレーザ光を発生する第２レーザ部としての上部レー
ザ６０とを備えている。上記下部レーザ５０および上部
レーザ６０には、埋め込みリッジ構造の互いに平行なリ
ッジストライプ５１,６１が形成されている。
ザ素子の構造を示す図である。この半導体レーザ素子
は、図１に示すように、１チップの半導体レーザ素子で
あって、ｎ型ＧａＡｓ基板１上に形成された第１レーザ
部としての下部レーザ５０と、この下部レーザ５０上に
形成され、下部レーザ５０のレーザ光の波長と異なる波
長のレーザ光を発生する第２レーザ部としての上部レー
ザ６０とを備えている。上記下部レーザ５０および上部
レーザ６０には、埋め込みリッジ構造の互いに平行なリ
ッジストライプ５１,６１が形成されている。
【００３０】上記下部レーザ５０は、ｎ型ＧａＡｓバッ
ファー層２、ｎ型Ａｌ０．５ＧａＡｓクラッド層３、発
光層としてのノンドープＡｌＧａＡｓＭＱＷ（多重量子
井戸：Multiple Quantum Well）活性層４、ｐ型Ａｌ
０．５ＧａＡｓ第１クラッド層５、及びｐ型ＧａＡｓエ
ッチングストップ層６をｎ型ＧａＡｓ基板１上に有して
いる。そして、上記ｐ型ＧａＡｓエッチングストップ層
６上にはリッジストライプ５１を設けている。このリッ
ジストライプ５１は、ｐ型Ａｌ０．５ＧａＡｓ第２クラ
ッド層７とｐ型ＧａＡｓキャップ層８とで構成されてい
る。また、上記リッジストライプ５１は、ｎ型Ａｌ
０．７ＧａＡｓ層９、ｎ型ＧａＡｓ層１０、及びｐ型Ｇ
ａＡｓ層１１からなる電流狭窄層５２で両側方側から挟
み込まれている。つまり、上記リッジストライプ５１の
両側面は電流狭窄層５２により埋め込まれている。そし
て、上記リッジストライプ５１及び電流狭窄層５２の上
には、ｐ型ＧａＡｓコンタクト層１２、ノンドープＡｌ
０．５ＧａＡｓエッチングストップ層１３を順に積層し
ている。
ファー層２、ｎ型Ａｌ０．５ＧａＡｓクラッド層３、発
光層としてのノンドープＡｌＧａＡｓＭＱＷ（多重量子
井戸：Multiple Quantum Well）活性層４、ｐ型Ａｌ
０．５ＧａＡｓ第１クラッド層５、及びｐ型ＧａＡｓエ
ッチングストップ層６をｎ型ＧａＡｓ基板１上に有して
いる。そして、上記ｐ型ＧａＡｓエッチングストップ層
６上にはリッジストライプ５１を設けている。このリッ
ジストライプ５１は、ｐ型Ａｌ０．５ＧａＡｓ第２クラ
ッド層７とｐ型ＧａＡｓキャップ層８とで構成されてい
る。また、上記リッジストライプ５１は、ｎ型Ａｌ
０．７ＧａＡｓ層９、ｎ型ＧａＡｓ層１０、及びｐ型Ｇ
ａＡｓ層１１からなる電流狭窄層５２で両側方側から挟
み込まれている。つまり、上記リッジストライプ５１の
両側面は電流狭窄層５２により埋め込まれている。そし
て、上記リッジストライプ５１及び電流狭窄層５２の上
には、ｐ型ＧａＡｓコンタクト層１２、ノンドープＡｌ
０．５ＧａＡｓエッチングストップ層１３を順に積層し
ている。
【００３１】また、上記上部レーザ６０は、ｎ型ＧａＡ
ｓコンタクト層１４、ｎ型ＧａＡｓバッファー層１５、
ｎ型ＧａＩｎＰバッファー層１６、ｎ型（Ａｌ０．７２
Ｇａ）ＩｎＰクラッド層１７、発光層としてのノンドー
プＧａＩｎＰ／ＡｌＧａＩｎＰＭＱＷ活性層１８、ｐ型
（Ａｌ０．７２Ｇａ）ＩｎＰ第１クラッド層１９、及び
ノンドープＧａＩｎＰエッチングストップ層２０を有し
ている。そして、上記ノンドープＧａＩｎＰエッチング
ストップ層２０上には、ｐ型（Ａｌ０．７２Ｇａ）Ｉｎ
Ｐ第２クラッド層２１とｐ型ＧａＩｎＰ中間層２２とｐ
型ＧａＡｓキャップ層２３とで構成されたリッジストラ
イプ６１を設けている。このリッジストライプ６１はｎ
型ＧａＡｓ電流狭窄層２４で両側方側から挟み込まれて
いる。つまり、上記リッジストライプ６１の両側面はｎ
型ＧａＡｓ電流狭窄層２４で埋め込まれている。また、
上記リッジストライプ６１は、下部レーザ５０のリッジ
ストライプ５１と横方向に１０μｍ以上離れるように設
けている。そして、上記リッジストライプ５１及び電流
狭窄層２４の上にはｐ型ＧａＡｓコンタクト層２５が設
けられている。
ｓコンタクト層１４、ｎ型ＧａＡｓバッファー層１５、
ｎ型ＧａＩｎＰバッファー層１６、ｎ型（Ａｌ０．７２
Ｇａ）ＩｎＰクラッド層１７、発光層としてのノンドー
プＧａＩｎＰ／ＡｌＧａＩｎＰＭＱＷ活性層１８、ｐ型
（Ａｌ０．７２Ｇａ）ＩｎＰ第１クラッド層１９、及び
ノンドープＧａＩｎＰエッチングストップ層２０を有し
ている。そして、上記ノンドープＧａＩｎＰエッチング
ストップ層２０上には、ｐ型（Ａｌ０．７２Ｇａ）Ｉｎ
Ｐ第２クラッド層２１とｐ型ＧａＩｎＰ中間層２２とｐ
型ＧａＡｓキャップ層２３とで構成されたリッジストラ
イプ６１を設けている。このリッジストライプ６１はｎ
型ＧａＡｓ電流狭窄層２４で両側方側から挟み込まれて
いる。つまり、上記リッジストライプ６１の両側面はｎ
型ＧａＡｓ電流狭窄層２４で埋め込まれている。また、
上記リッジストライプ６１は、下部レーザ５０のリッジ
ストライプ５１と横方向に１０μｍ以上離れるように設
けている。そして、上記リッジストライプ５１及び電流
狭窄層２４の上にはｐ型ＧａＡｓコンタクト層２５が設
けられている。
【００３２】また、上記下部レーザ５０のＮ（−）電極
は、ｎ型ＧａＡｓ基板１下に設けられ、ＡｎＧｅ／Ｎｉ
電極２６とＭｏ／Ａｕ電極２７とで構成されている。そ
して、上記下部レーザ５０のＰ（＋）電極として、ｐ型
ＧａＡｓコンタクト層１２より上をエッチング除去され
た部分にＡｕ／ＡｕＺｎ電極３１を設けている。一方、
上記上部レーザ６０のＮ電極として、ｎ型ＧａＡｓバッ
ファー層１５より上を選択的にエッチング除去された部
分にＡｕＧｅ電極３０を設けている。そして、上記上部
レーザ６０のＰ電極は、Ａｕ／ＡｕＺｎ電極２８とＭｏ
／Ａｕ電極２９とからなり、ｐ型ＧａＡｓコンタクト層
２５上に設けられている。ここでは、上記Ａｕ／ＡｕＺ
ｎ電極２８とＭｏ／Ａｕ電極２９とからなる電極が、上
部レーザ６０の上面電極である。また、上記ＡｕＧｅ電
極３０が上部レーザ６０の下面電極であり、Ａｕ／Ａｕ
Ｚｎ電極３１は下部レーザ５０の上面電極である。そし
て、上記上部レーザ６０の上面電極とはｎ型ＧａＡｓ基
板１と反対側の電極のことであり、上部レーザ６０の下
面電極とはｎ型ＧａＡｓ基板１側の電極のことである。
また、上記下部レーザ５０の上面電極とはｎ型ＧａＡｓ
基板１と反対側の電極のことである。
は、ｎ型ＧａＡｓ基板１下に設けられ、ＡｎＧｅ／Ｎｉ
電極２６とＭｏ／Ａｕ電極２７とで構成されている。そ
して、上記下部レーザ５０のＰ（＋）電極として、ｐ型
ＧａＡｓコンタクト層１２より上をエッチング除去され
た部分にＡｕ／ＡｕＺｎ電極３１を設けている。一方、
上記上部レーザ６０のＮ電極として、ｎ型ＧａＡｓバッ
ファー層１５より上を選択的にエッチング除去された部
分にＡｕＧｅ電極３０を設けている。そして、上記上部
レーザ６０のＰ電極は、Ａｕ／ＡｕＺｎ電極２８とＭｏ
／Ａｕ電極２９とからなり、ｐ型ＧａＡｓコンタクト層
２５上に設けられている。ここでは、上記Ａｕ／ＡｕＺ
ｎ電極２８とＭｏ／Ａｕ電極２９とからなる電極が、上
部レーザ６０の上面電極である。また、上記ＡｕＧｅ電
極３０が上部レーザ６０の下面電極であり、Ａｕ／Ａｕ
Ｚｎ電極３１は下部レーザ５０の上面電極である。そし
て、上記上部レーザ６０の上面電極とはｎ型ＧａＡｓ基
板１と反対側の電極のことであり、上部レーザ６０の下
面電極とはｎ型ＧａＡｓ基板１側の電極のことである。
また、上記下部レーザ５０の上面電極とはｎ型ＧａＡｓ
基板１と反対側の電極のことである。
【００３３】このような上記上部レーザ６０のＮ電極と
下部レーザ５０のＰ電極とを共通電極とするために、Ａ
ｕＧｅ電極３０とＡｕ／ＡｕＺｎ電極３１との上にＭｏ
／Ａｕ電極３２が設けられている。このように、上記下
部レーザ５０の上面電極であるＰ電極と上部レーザ６０
の下面電極であるＮ電極とを共通の電極とすることによ
り、リードボンドの回数を少なくすることができ、リー
ドボンド領域が広くなり、工程を簡便化することができ
る。
下部レーザ５０のＰ電極とを共通電極とするために、Ａ
ｕＧｅ電極３０とＡｕ／ＡｕＺｎ電極３１との上にＭｏ
／Ａｕ電極３２が設けられている。このように、上記下
部レーザ５０の上面電極であるＰ電極と上部レーザ６０
の下面電極であるＮ電極とを共通の電極とすることによ
り、リードボンドの回数を少なくすることができ、リー
ドボンド領域が広くなり、工程を簡便化することができ
る。
【００３４】また、上記上部レーザ６０において、下部
レーザ５０のリッジストライプ５１の上方に位置する部
分には溝３３を形成している。この溝３３は、Ｍｏ／Ａ
ｕ電極２９の上面からｎ型ＧａＩｎＰバッファー層１６
の上面まで達している。
レーザ５０のリッジストライプ５１の上方に位置する部
分には溝３３を形成している。この溝３３は、Ｍｏ／Ａ
ｕ電極２９の上面からｎ型ＧａＩｎＰバッファー層１６
の上面まで達している。
【００３５】上記構成の半導体レーザ素子は以下のよう
にして作製することができる。
にして作製することができる。
【００３６】まず、図２に示すように、ｎ型ＧａＡｓ基
板１に対して、ＭＯＣＶＤを成長温度６８５〜７５０℃
で行う。これにより、上記ｎ型ＧａＡｓ基板１上に、厚
み０．５μｍのｎ型ＧａＡｓバッファー層２、厚み１．
６μｍのｎ型Ａｌ０．５ＧａＡｓクラッド層３、ノンド
ープＭＱＷ活性層４として厚み６０ÅのＡｌ０．２７Ｇ
ａＡｓ＋（厚み１００ÅのＡｌ０．１２８ＧａＡｓ×
８、厚み５０ÅのＡｌ０ ．３５ＧａＡｓ×７）＋厚み６
０ÅのＡｌ０．２７ＧａＡｓ、ｐ型Ａｌ０．５ＧａＡｓ
第１クラッド層５、厚み２８Åのｐ型ＧａＡｓエッチン
グストップ層６、厚み１．２３μｍのｐ型Ａｌ０．５Ｇ
ａＡｓ第２クラッド層１０７、及び厚み０．７５μｍの
ｐ型ＧａＡｓキャップ層１０８を順次成長させる。
板１に対して、ＭＯＣＶＤを成長温度６８５〜７５０℃
で行う。これにより、上記ｎ型ＧａＡｓ基板１上に、厚
み０．５μｍのｎ型ＧａＡｓバッファー層２、厚み１．
６μｍのｎ型Ａｌ０．５ＧａＡｓクラッド層３、ノンド
ープＭＱＷ活性層４として厚み６０ÅのＡｌ０．２７Ｇ
ａＡｓ＋（厚み１００ÅのＡｌ０．１２８ＧａＡｓ×
８、厚み５０ÅのＡｌ０ ．３５ＧａＡｓ×７）＋厚み６
０ÅのＡｌ０．２７ＧａＡｓ、ｐ型Ａｌ０．５ＧａＡｓ
第１クラッド層５、厚み２８Åのｐ型ＧａＡｓエッチン
グストップ層６、厚み１．２３μｍのｐ型Ａｌ０．５Ｇ
ａＡｓ第２クラッド層１０７、及び厚み０．７５μｍの
ｐ型ＧａＡｓキャップ層１０８を順次成長させる。
【００３７】次に、フォトリソグラフィーとエッチング
により、ｐ型Ａｌ０．５ＧａＡｓ第２クラッド層１０７
及びｐ型ＧａＡｓキャップ層１０８をリッジ形状に形成
して、図３に示すようなリッジストライプ５１をｐ型Ｇ
ａＡｓエッチングストップ層６上に設ける。ここでは、
硫酸と過酸化水素水の混合液を用いて、ｐ型Ａｌ０． ５
ＧａＡｓ第２クラッド層１０７の途中までエッチングし
た後、ＧａＡｓに対して選択性を有する弗化水素酸を用
いてｐ型ＧａＡｓエッチングストップ層６でエッチング
を停止させる。なお、図３の３４は上記フォトリソグラ
フィーで形成されるレジストマスクである。
により、ｐ型Ａｌ０．５ＧａＡｓ第２クラッド層１０７
及びｐ型ＧａＡｓキャップ層１０８をリッジ形状に形成
して、図３に示すようなリッジストライプ５１をｐ型Ｇ
ａＡｓエッチングストップ層６上に設ける。ここでは、
硫酸と過酸化水素水の混合液を用いて、ｐ型Ａｌ０． ５
ＧａＡｓ第２クラッド層１０７の途中までエッチングし
た後、ＧａＡｓに対して選択性を有する弗化水素酸を用
いてｐ型ＧａＡｓエッチングストップ層６でエッチング
を停止させる。なお、図３の３４は上記フォトリソグラ
フィーで形成されるレジストマスクである。
【００３８】続いて、図４に示すように、上記レジスト
マスク３４を除去し、２回目のＭＯＣＶＤを成長温度６
８５〜７５０℃で行う。これにより、上記ｐ型ＧａＡｓ
エッチングストップ層６上に、厚み１．０μｍのｎ型Ａ
ｌ０．７ＧａＡｓ層９、厚み０．３μｍのｎ型ＧａＡｓ
層１０、及び厚み０．６５μｍのｐ型ＧａＡｓ層１１が
順次積層して、リッジストライプ５１の側方両側に電流
狭窄層５２が形成される。すなわち、上記リッジストラ
イプ５１の側面の埋め込みが行われる。このとき、上記
電流狭窄層５２の形成に伴って、リッジストライプ５１
上に不要層３６が積層されてしまう。
マスク３４を除去し、２回目のＭＯＣＶＤを成長温度６
８５〜７５０℃で行う。これにより、上記ｐ型ＧａＡｓ
エッチングストップ層６上に、厚み１．０μｍのｎ型Ａ
ｌ０．７ＧａＡｓ層９、厚み０．３μｍのｎ型ＧａＡｓ
層１０、及び厚み０．６５μｍのｐ型ＧａＡｓ層１１が
順次積層して、リッジストライプ５１の側方両側に電流
狭窄層５２が形成される。すなわち、上記リッジストラ
イプ５１の側面の埋め込みが行われる。このとき、上記
電流狭窄層５２の形成に伴って、リッジストライプ５１
上に不要層３６が積層されてしまう。
【００３９】続いて、図５に示すように、上記電流狭窄
層５２上にレジストマスク３５を積層した後、このレジ
ストマスク３５をマスクとして用いて、レジスト開口部
から露出した不要層３６を完全にエッチング除去する。
すなわち、そのエッチング除去は、ｐ型ＧａＡｓキャッ
プ層８の表面が露出するまで行われる。ここでは、硫酸
と過酸化水素水の混合液を用いて時間制御でエッチング
除去を行なっている。
層５２上にレジストマスク３５を積層した後、このレジ
ストマスク３５をマスクとして用いて、レジスト開口部
から露出した不要層３６を完全にエッチング除去する。
すなわち、そのエッチング除去は、ｐ型ＧａＡｓキャッ
プ層８の表面が露出するまで行われる。ここでは、硫酸
と過酸化水素水の混合液を用いて時間制御でエッチング
除去を行なっている。
【００４０】次に、図６に示すように、上記レジストマ
スク３５を除去した後、３回目のＭＯＣＶＤを成長温度
５８５〜７００℃で行う。これにより、上記リッジスト
ライプ５１及び電流狭窄層５２上に、厚み５．５μｍの
ｐ型ＧａＡｓコンタクト層１２、厚み１００Åのノンド
ープＡｌ０．５ＧａＡｓエッチングストップ層１１３、
及び厚み２．０μｍのｎ型ＧａＡｓコンタクト層１１４
が順次成長する。
スク３５を除去した後、３回目のＭＯＣＶＤを成長温度
５８５〜７００℃で行う。これにより、上記リッジスト
ライプ５１及び電流狭窄層５２上に、厚み５．５μｍの
ｐ型ＧａＡｓコンタクト層１２、厚み１００Åのノンド
ープＡｌ０．５ＧａＡｓエッチングストップ層１１３、
及び厚み２．０μｍのｎ型ＧａＡｓコンタクト層１１４
が順次成長する。
【００４１】次に、成長前処理として硫酸処理を行なっ
た後、固体ソースＭＢＥ法を成長温度４８０〜４９０℃
で行う。これにより、図７に示すように、ｎ型ＧａＡｓ
コンタクト層１１４上に、厚み０．２５μｍのｎ型Ｇａ
Ａｓバッファー層１１５、厚み０．２５μｍのｎ型Ｇａ
ＩｎＰバッファー層１１６、厚み１．２μｍのｎ型（Ａ
ｌ０．７２Ｇａ）ＩｎＰクラッド層１１７、ノンドープ
ＭＱＷ活性層１１８として厚み５００Åの（Ａｌ０．５
Ｇａ）ＩｎＰ＋（厚み５０ÅのＩｎＧａＰ×４、厚み５
０Åの（Ａｌ０．５Ｇａ）ＩｎＰ×３）＋厚み５００Å
の（Ａｌ０．５Ｇａ）ＩｎＰ、厚み０．１７μｍのｐ型
（Ａｌ０．７２Ｇａ）ＩｎＰＩｎＰ第１クラッド層１１
９、厚み８０ÅのノンドープＧａＩｎＰエッチングスト
ップ層１２０、厚み１．０３μｍのｐ型（Ａｌ０．７２
Ｇａ）ＩｎＰ第２クラッド層１２１、ｐ型ＧａＩｎＰ中
間層１２２、及びｐ型ＧａＡｓキャップ層１２３を順次
成長させる。
た後、固体ソースＭＢＥ法を成長温度４８０〜４９０℃
で行う。これにより、図７に示すように、ｎ型ＧａＡｓ
コンタクト層１１４上に、厚み０．２５μｍのｎ型Ｇａ
Ａｓバッファー層１１５、厚み０．２５μｍのｎ型Ｇａ
ＩｎＰバッファー層１１６、厚み１．２μｍのｎ型（Ａ
ｌ０．７２Ｇａ）ＩｎＰクラッド層１１７、ノンドープ
ＭＱＷ活性層１１８として厚み５００Åの（Ａｌ０．５
Ｇａ）ＩｎＰ＋（厚み５０ÅのＩｎＧａＰ×４、厚み５
０Åの（Ａｌ０．５Ｇａ）ＩｎＰ×３）＋厚み５００Å
の（Ａｌ０．５Ｇａ）ＩｎＰ、厚み０．１７μｍのｐ型
（Ａｌ０．７２Ｇａ）ＩｎＰＩｎＰ第１クラッド層１１
９、厚み８０ÅのノンドープＧａＩｎＰエッチングスト
ップ層１２０、厚み１．０３μｍのｐ型（Ａｌ０．７２
Ｇａ）ＩｎＰ第２クラッド層１２１、ｐ型ＧａＩｎＰ中
間層１２２、及びｐ型ＧａＡｓキャップ層１２３を順次
成長させる。
【００４２】次に、図８に示すように、ＥＢ（電子ビー
ム）蒸着により厚み１５００Åのアルミナ膜をｐ型Ｇａ
Ａｓキャップ層１２３表面に蒸着させた後、フォトリソ
グラフィーとエッチングにより、ｐ型（Ａｌ０．７２Ｇ
ａ）ＩｎＰ第２クラッド層２１、ｐ型ＧａＩｎＰ中間層
２２、ｐ型ＧａＡｓキャップ層２３をリッジ形状に形成
する。これにより、上記ノンドープＧａＩｎＰエッチン
グストップ層１２０上にリッジストライプ６１が形成さ
れる。このとき、上記リッジストライプ６１は、下部レ
ーザ５０のリッジストライプ５１と横方向に１０μｍ以
上離れるように設けている。ここでは、硫酸と過酸化水
素水の混合液を用いて、ｐ型ＧａＡｓキャップ層１２３
をエッチングする。その後、臭素とリン酸の混合液を用
いて、ｐ型ＧａＩｎＰ中間層１２２とｐ型（Ａｌ
０．７２Ｇａ）ＩｎＰ第２クラッド層２１の途中までエ
ッチングする。そして、ＧａＩｎＰに対して選択性を有
するリン酸を用いて、ノンドープＧａＩｎＰエッチング
ストップ層１２０でエッチングを停止させる。なお、図
８の３７はパターニングされたアルミナ膜であり、３８
はレジストマスクである。
ム）蒸着により厚み１５００Åのアルミナ膜をｐ型Ｇａ
Ａｓキャップ層１２３表面に蒸着させた後、フォトリソ
グラフィーとエッチングにより、ｐ型（Ａｌ０．７２Ｇ
ａ）ＩｎＰ第２クラッド層２１、ｐ型ＧａＩｎＰ中間層
２２、ｐ型ＧａＡｓキャップ層２３をリッジ形状に形成
する。これにより、上記ノンドープＧａＩｎＰエッチン
グストップ層１２０上にリッジストライプ６１が形成さ
れる。このとき、上記リッジストライプ６１は、下部レ
ーザ５０のリッジストライプ５１と横方向に１０μｍ以
上離れるように設けている。ここでは、硫酸と過酸化水
素水の混合液を用いて、ｐ型ＧａＡｓキャップ層１２３
をエッチングする。その後、臭素とリン酸の混合液を用
いて、ｐ型ＧａＩｎＰ中間層１２２とｐ型（Ａｌ
０．７２Ｇａ）ＩｎＰ第２クラッド層２１の途中までエ
ッチングする。そして、ＧａＩｎＰに対して選択性を有
するリン酸を用いて、ノンドープＧａＩｎＰエッチング
ストップ層１２０でエッチングを停止させる。なお、図
８の３７はパターニングされたアルミナ膜であり、３８
はレジストマスクである。
【００４３】次に、図９に示すように、上記レジストマ
スク３８を除去した後、２回目の固体ソースＭＢＥ法を
成長温度６００℃で行う。これにより、上記リッジスト
ライプ６１の側方両側に、厚み１．５８μｍのｎ型Ｇａ
Ａｓ電流狭窄層２４が形成される。すなわち、上記リッ
ジストライプ６１の埋め込みが行われる。このとき、上
記ｎ型ＧａＡｓ電流狭窄層２４の形成に伴って、アルミ
ナ膜３７上に不要層４０が積層されてしまう。
スク３８を除去した後、２回目の固体ソースＭＢＥ法を
成長温度６００℃で行う。これにより、上記リッジスト
ライプ６１の側方両側に、厚み１．５８μｍのｎ型Ｇａ
Ａｓ電流狭窄層２４が形成される。すなわち、上記リッ
ジストライプ６１の埋め込みが行われる。このとき、上
記ｎ型ＧａＡｓ電流狭窄層２４の形成に伴って、アルミ
ナ膜３７上に不要層４０が積層されてしまう。
【００４４】続いて、図１０に示すように、レジストマ
スク３９をマスクとして用いて、レジスト開口部から露
出した不要層４０を完全にエッチング除去する。すなわ
ち、そのエッチング除去は、アルミナ膜３７の表面が露
出するまで行われる。ここでは、アルミナ膜に対して選
択性を有する硫酸と過酸化水素水の混合液を用いて、ア
ルミナ膜３７でエッチングを停止させる。
スク３９をマスクとして用いて、レジスト開口部から露
出した不要層４０を完全にエッチング除去する。すなわ
ち、そのエッチング除去は、アルミナ膜３７の表面が露
出するまで行われる。ここでは、アルミナ膜に対して選
択性を有する硫酸と過酸化水素水の混合液を用いて、ア
ルミナ膜３７でエッチングを停止させる。
【００４５】次に、図１１に示すように、レジストマス
ク３９を除去した後、アルミナ膜３７を弗化水素酸によ
り除去する。そして、３回目の固体ソースＭＢＥ成長法
を成長温度６００℃で行うことにより、リッジストライ
プ６１及びｎ型ＧａＡｓ電流狭窄層１２４上に、厚み
４．０μｍのｐ型ＧａＡｓコンタクト層１２５を成長さ
せる。このときの要部の拡大構造図が図１８である。図
１８では、下部レーザ５０のリッジストライプ５１の上
方に位置するＭＢＥ成長部を小円で囲み、その小円で囲
んだ部分、つまりＭＢＥ成長部を拡大して大円内に図示
している。図１８の大円内に示すように、ｎ型ＧａＩｎ
Ｐバッファー層１１６より上のＰ系成長層は凹凸のため
未成長となる。また、ｎ型ＧａＡｓ電流狭窄層１２４は
特にドーパントにＳｉを用いた場合には凹凸による面方
位の違いによりｐ型に反転してしまう。すなわち、上記
ｎ型ＧａＡｓ電流狭窄層１２４にｐｎ反転層（図１８の
斜線部）が形成されてしてまう。
ク３９を除去した後、アルミナ膜３７を弗化水素酸によ
り除去する。そして、３回目の固体ソースＭＢＥ成長法
を成長温度６００℃で行うことにより、リッジストライ
プ６１及びｎ型ＧａＡｓ電流狭窄層１２４上に、厚み
４．０μｍのｐ型ＧａＡｓコンタクト層１２５を成長さ
せる。このときの要部の拡大構造図が図１８である。図
１８では、下部レーザ５０のリッジストライプ５１の上
方に位置するＭＢＥ成長部を小円で囲み、その小円で囲
んだ部分、つまりＭＢＥ成長部を拡大して大円内に図示
している。図１８の大円内に示すように、ｎ型ＧａＩｎ
Ｐバッファー層１１６より上のＰ系成長層は凹凸のため
未成長となる。また、ｎ型ＧａＡｓ電流狭窄層１２４は
特にドーパントにＳｉを用いた場合には凹凸による面方
位の違いによりｐ型に反転してしまう。すなわち、上記
ｎ型ＧａＡｓ電流狭窄層１２４にｐｎ反転層（図１８の
斜線部）が形成されてしてまう。
【００４６】次に、電極形成工程として、図１２に示す
ように、フォトリソグラフィーと、矩形領域に対するエ
ッチングを行って、ｐ型ＧａＡｓコンタクト層２２５、
ｎ型ＧａＡｓ電流狭窄層２２４、ノンドープＧａＩｎＰ
エッチングストップ層２２０、ｐ型（Ａｌ０．７２Ｇ
ａ）ＩｎＰ第１クラッド層２１９、ノンドープＭＱＷ活
性層２１８、ｎ型（Ａｌ０．７２Ｇａ）ＩｎＰクラッド
層２１７、及びｎ型ＧａＩｎＰバッファー層１６を形成
する。ここでは、ＧａＩｎＰに対して選択性を有するア
ンモニアと過酸化水素水の混合液を用いて、ｐ型ＧａＡ
ｓコンタクト層１２５、ｎ型ＧａＡｓ電流狭窄層１２４
をノンドープＧａＩｎＰエッチングストップ層１２０に
達するまでエッチング除去する。そして、更に、ＧａＡ
ｓに対して選択性を有する塩酸でノンドープＧａＩｎＰ
エッチングストップ層１２０、ｐ型（Ａｌ０．７２Ｇ
ａ）ＩｎＰＩｎＰ第１クラッド層１１９、ノンドープＭ
ＱＷ活性層１８、ｎ型（Ａｌ０．７２Ｇａ）ＩｎＰクラ
ッド層１１７、およびｎ型ＧａＩｎＰバッファー層１１
６の各一部をエッチング除去する。このエッチング除去
は、ｎ型ＧａＡｓバッファー層１１５が露出するまで行
われる。
ように、フォトリソグラフィーと、矩形領域に対するエ
ッチングを行って、ｐ型ＧａＡｓコンタクト層２２５、
ｎ型ＧａＡｓ電流狭窄層２２４、ノンドープＧａＩｎＰ
エッチングストップ層２２０、ｐ型（Ａｌ０．７２Ｇ
ａ）ＩｎＰ第１クラッド層２１９、ノンドープＭＱＷ活
性層２１８、ｎ型（Ａｌ０．７２Ｇａ）ＩｎＰクラッド
層２１７、及びｎ型ＧａＩｎＰバッファー層１６を形成
する。ここでは、ＧａＩｎＰに対して選択性を有するア
ンモニアと過酸化水素水の混合液を用いて、ｐ型ＧａＡ
ｓコンタクト層１２５、ｎ型ＧａＡｓ電流狭窄層１２４
をノンドープＧａＩｎＰエッチングストップ層１２０に
達するまでエッチング除去する。そして、更に、ＧａＡ
ｓに対して選択性を有する塩酸でノンドープＧａＩｎＰ
エッチングストップ層１２０、ｐ型（Ａｌ０．７２Ｇ
ａ）ＩｎＰＩｎＰ第１クラッド層１１９、ノンドープＭ
ＱＷ活性層１８、ｎ型（Ａｌ０．７２Ｇａ）ＩｎＰクラ
ッド層１１７、およびｎ型ＧａＩｎＰバッファー層１１
６の各一部をエッチング除去する。このエッチング除去
は、ｎ型ＧａＡｓバッファー層１１５が露出するまで行
われる。
【００４７】そして更に、図１３に示すようにフォトリ
ソグラフィーと、矩形領域に対するエッチングを行っ
て、ｎ型ＧａＡｓバッファー層１５、ｎ型ＧａＡｓコン
タクト層１４、及びノンドープＡｌ０．５ＧａＡｓエッ
チングストップ層１３を形成する。ここでは、Ａｌ
０．５ＧａＡｓに対して選択性を有するクエン酸と過酸
化水素水の混合液がノンドープＡｌ０．５ＧａＡｓエッ
チングストップ層１１３に達するまで、ｎ型ＧａＡｓバ
ッファー層１１５とｎ型ＧａＡｓコンタクト層１１４と
のエッチング除去を行う。そして、更に、ＧａＡｓに対
して選択性を有する弗化水素酸がｐ型ＧａＡｓコンタク
ト層１２に達するまで、ノンドープＡｌ０．５ＧａＡｓ
エッチングストップ層１１３のエッチング除去を行う。
その後、弗化水素酸のレジストダメージによる表面変成
物を除去するために硫酸処理を行なっている。
ソグラフィーと、矩形領域に対するエッチングを行っ
て、ｎ型ＧａＡｓバッファー層１５、ｎ型ＧａＡｓコン
タクト層１４、及びノンドープＡｌ０．５ＧａＡｓエッ
チングストップ層１３を形成する。ここでは、Ａｌ
０．５ＧａＡｓに対して選択性を有するクエン酸と過酸
化水素水の混合液がノンドープＡｌ０．５ＧａＡｓエッ
チングストップ層１１３に達するまで、ｎ型ＧａＡｓバ
ッファー層１１５とｎ型ＧａＡｓコンタクト層１１４と
のエッチング除去を行う。そして、更に、ＧａＡｓに対
して選択性を有する弗化水素酸がｐ型ＧａＡｓコンタク
ト層１２に達するまで、ノンドープＡｌ０．５ＧａＡｓ
エッチングストップ層１１３のエッチング除去を行う。
その後、弗化水素酸のレジストダメージによる表面変成
物を除去するために硫酸処理を行なっている。
【００４８】次に、図１４に示すように、表面にＡｕＧ
ｅを蒸着して、フォトリソグラフィーとエッチングとを
行うことによって、ＡｕＧｅ膜をパターニングし、上部
レーザ６０のＮ電極としてのＡｕＧｅ電極３０を形成し
ている。ここでは、上記フォトリソグラフィーで使用す
るレジストはネガレジストを用いて行なっている。なぜ
ならば、仮に、本工程でポジレジストを用いた場合、矩
形型の段差部に付くレジスト膜厚は他の部分よりも厚く
なり、露光時に紫外線が浸透せずレジスト残りが発生
し、電極エッチングが阻害され、不良な電極層が残り、
電流リークの原因となるためである。したがって、上記
フォトリソグラフィーで使用するレジストをネガレジス
トにしているから、電流リークの発生を確実に阻止する
ことができる。また、上記エッチングは、ヨウ素とヨウ
化アンモニウムとエタノールの混合液で行なっている。
そして、上記ネガレジスト使用時の現像後の表面処理及
びレジスト除去はＵＶ−Ｏ３アッシャーを用いて行な
う。これにより、プラズマアッシングを用いた時のよう
に半導体層にダメージ与えることなく、有機洗浄やリム
ーバ処理のようにレジストを除去しきれなかったりする
ことがない。すなわち、レジストを完全かつ確実に除去
することができる。
ｅを蒸着して、フォトリソグラフィーとエッチングとを
行うことによって、ＡｕＧｅ膜をパターニングし、上部
レーザ６０のＮ電極としてのＡｕＧｅ電極３０を形成し
ている。ここでは、上記フォトリソグラフィーで使用す
るレジストはネガレジストを用いて行なっている。なぜ
ならば、仮に、本工程でポジレジストを用いた場合、矩
形型の段差部に付くレジスト膜厚は他の部分よりも厚く
なり、露光時に紫外線が浸透せずレジスト残りが発生
し、電極エッチングが阻害され、不良な電極層が残り、
電流リークの原因となるためである。したがって、上記
フォトリソグラフィーで使用するレジストをネガレジス
トにしているから、電流リークの発生を確実に阻止する
ことができる。また、上記エッチングは、ヨウ素とヨウ
化アンモニウムとエタノールの混合液で行なっている。
そして、上記ネガレジスト使用時の現像後の表面処理及
びレジスト除去はＵＶ−Ｏ３アッシャーを用いて行な
う。これにより、プラズマアッシングを用いた時のよう
に半導体層にダメージ与えることなく、有機洗浄やリム
ーバ処理のようにレジストを除去しきれなかったりする
ことがない。すなわち、レジストを完全かつ確実に除去
することができる。
【００４９】次に、図１５に示すように、フォトリソグ
ラフィーによって上部レーザ６０のＰ電極と、下部レー
ザ５０のＰ電極のパターンを作製し、それらの上方から
Ａｕ／ＡｕＺｎの蒸着を行った後、リフトオフを行っ
て、下部レーザ５０のＰ電極としてのＡｕ／ＡｕＺｎ電
極３１を形成すると共に、上部レーザ６０のＰ電極の一
構成部となるＡｕ／ＡｕＺｎ電極１２８を形成する。
ラフィーによって上部レーザ６０のＰ電極と、下部レー
ザ５０のＰ電極のパターンを作製し、それらの上方から
Ａｕ／ＡｕＺｎの蒸着を行った後、リフトオフを行っ
て、下部レーザ５０のＰ電極としてのＡｕ／ＡｕＺｎ電
極３１を形成すると共に、上部レーザ６０のＰ電極の一
構成部となるＡｕ／ＡｕＺｎ電極１２８を形成する。
【００５０】引き続き、図１６に示すように、表面にＭ
ｏ／Ａｕを蒸着させた後、フォトリソグラフィーとエッ
チングと行うことによって、Ｍｏ／Ａｕ電極３２,１２
９を形成する。このＭｏ／Ａｕ電極３２の形成により、
下部レーザ５０のＰ電極と上部レーザ６０のＮ電極とが
共通の電極となる。ここでは、特に、上記フォトリソグ
ラフィーで使用するレジストはネガレジストを用いて行
なう。なぜならば、仮に、本工程でポジレジストを用い
た場合、矩形型の段差部に付くレジスト膜厚は他の部分
よりも厚くなり、露光時に紫外線が浸透せずレジスト残
りが発生し、電極エッチングが阻害され、電流リークの
原因となるためである。したがって、上記フォトリソグ
ラフィーで使用するレジストをネガレジストにしている
から、電流リークの発生を確実に阻止することができ
る。また、Ａｕのエッチングはヨウ素とヨウ化アンモニ
ウムとエタノールの混合液で行ない、Ｍｏのエッチング
は過酸化水素水を用いて行なう。そして、上記ネガレジ
スト使用時の現像後の表面処理及びレジスト除去はＵＶ
−Ｏ３アッシャーを用いて行なう。これにより、プラズ
マアッシングを用いた時のように半導体層にダメージ与
えることなく、有機洗浄やリムーバ処理のようにレジス
トを除去しきれなかったりすることがない。すなわち、
レジストを完全かつ確実に除去することができる。
ｏ／Ａｕを蒸着させた後、フォトリソグラフィーとエッ
チングと行うことによって、Ｍｏ／Ａｕ電極３２,１２
９を形成する。このＭｏ／Ａｕ電極３２の形成により、
下部レーザ５０のＰ電極と上部レーザ６０のＮ電極とが
共通の電極となる。ここでは、特に、上記フォトリソグ
ラフィーで使用するレジストはネガレジストを用いて行
なう。なぜならば、仮に、本工程でポジレジストを用い
た場合、矩形型の段差部に付くレジスト膜厚は他の部分
よりも厚くなり、露光時に紫外線が浸透せずレジスト残
りが発生し、電極エッチングが阻害され、電流リークの
原因となるためである。したがって、上記フォトリソグ
ラフィーで使用するレジストをネガレジストにしている
から、電流リークの発生を確実に阻止することができ
る。また、Ａｕのエッチングはヨウ素とヨウ化アンモニ
ウムとエタノールの混合液で行ない、Ｍｏのエッチング
は過酸化水素水を用いて行なう。そして、上記ネガレジ
スト使用時の現像後の表面処理及びレジスト除去はＵＶ
−Ｏ３アッシャーを用いて行なう。これにより、プラズ
マアッシングを用いた時のように半導体層にダメージ与
えることなく、有機洗浄やリムーバ処理のようにレジス
トを除去しきれなかったりすることがない。すなわち、
レジストを完全かつ確実に除去することができる。
【００５１】そして、図１７に示すように、フォトリソ
グラフィーとエッチングを行うことによって、下部レー
ザ５０のリッジストライプ５１の上方に位置すると共
に、リッジストライプ５１,６１に平行、かつ、上部レ
ーザ６０のノンドープＧａＩｎＰ／ＡｌＧａＩｎＰＭＱ
Ｗ活性層１８よりも深く、かつ、下部レーザ５０の電流
経路を遮断しない深さを有する溝３３を形成する。つま
り、この溝３３を形成するために、エッチング除去はｎ
型ＧａＩｎＰバッファー層１６の表面が露出するまで行
われている。これにより、上記Ｍｏ／Ａｕ電極２９、Ａ
ｕ／ＡｕＺｎ電極２８、ｐ型ＧａＡｓコンタクト層２
５、ｎ型ＧａＡｓ電流狭窄層２４、ノンドープＧａＩｎ
Ｐエッチングストップ層２０、ｐ型（Ａｌ０．７２Ｇ
ａ）ＩｎＰＩｎＰ第１クラッド層１９、ノンドープＭＱ
Ｗ活性層１８、及びｎ型（Ａｌ０．７２Ｇａ）ＩｎＰク
ラッド層１７が形成される。ここでは、上記Ｍｏ／Ａｕ
電極１２９のエッチングは、Ａｕのエッチングにはヨウ
素とヨウ化アンモニウムとエタノールの混合液を用いて
行ない、Ｍｏのエッチングには過酸化水素水を用いて行
なった。またＡｕ／ＡｕＺｎ電極２８のエッチングは、
ヨウ素とヨウ化アンモニウムとエタノールの混合液を用
いて行い、ＧａＩｎＰに対して選択性を有するアンモニ
アと過酸化水素水の混合液でｐ型ＧａＡｓコンタクト層
２５、ｎ型ＧａＡｓ電流狭窄層２４のｐｎ反転層をエッ
チング除去している。そして、そのアンモニアと過酸化
水素水の混合液を用いて、ｎ型ＧａＩｎＰバッファー層
１６の表面が露出するまでエッチングを続けている。
グラフィーとエッチングを行うことによって、下部レー
ザ５０のリッジストライプ５１の上方に位置すると共
に、リッジストライプ５１,６１に平行、かつ、上部レ
ーザ６０のノンドープＧａＩｎＰ／ＡｌＧａＩｎＰＭＱ
Ｗ活性層１８よりも深く、かつ、下部レーザ５０の電流
経路を遮断しない深さを有する溝３３を形成する。つま
り、この溝３３を形成するために、エッチング除去はｎ
型ＧａＩｎＰバッファー層１６の表面が露出するまで行
われている。これにより、上記Ｍｏ／Ａｕ電極２９、Ａ
ｕ／ＡｕＺｎ電極２８、ｐ型ＧａＡｓコンタクト層２
５、ｎ型ＧａＡｓ電流狭窄層２４、ノンドープＧａＩｎ
Ｐエッチングストップ層２０、ｐ型（Ａｌ０．７２Ｇ
ａ）ＩｎＰＩｎＰ第１クラッド層１９、ノンドープＭＱ
Ｗ活性層１８、及びｎ型（Ａｌ０．７２Ｇａ）ＩｎＰク
ラッド層１７が形成される。ここでは、上記Ｍｏ／Ａｕ
電極１２９のエッチングは、Ａｕのエッチングにはヨウ
素とヨウ化アンモニウムとエタノールの混合液を用いて
行ない、Ｍｏのエッチングには過酸化水素水を用いて行
なった。またＡｕ／ＡｕＺｎ電極２８のエッチングは、
ヨウ素とヨウ化アンモニウムとエタノールの混合液を用
いて行い、ＧａＩｎＰに対して選択性を有するアンモニ
アと過酸化水素水の混合液でｐ型ＧａＡｓコンタクト層
２５、ｎ型ＧａＡｓ電流狭窄層２４のｐｎ反転層をエッ
チング除去している。そして、そのアンモニアと過酸化
水素水の混合液を用いて、ｎ型ＧａＩｎＰバッファー層
１６の表面が露出するまでエッチングを続けている。
【００５２】最後に、上記ｎ型ＧａＡｓ基板１下に、下
部レーザ５０のＮ電極としてのＡｕＧｅ／Ｎｉ電極２６
をスパッタで形成し、電極アロイを行なった後、Ｍｏ／
Ａｕ２７をスパッタで形成することにより図１に示すよ
うに本実施の形態の半導体レーザ素子が得られる。
部レーザ５０のＮ電極としてのＡｕＧｅ／Ｎｉ電極２６
をスパッタで形成し、電極アロイを行なった後、Ｍｏ／
Ａｕ２７をスパッタで形成することにより図１に示すよ
うに本実施の形態の半導体レーザ素子が得られる。
【００５３】このように作製された半導体レーザ素子に
よれば、下部レーザ５０を駆動する場合は電極３２,２
７間に駆動電圧を印加して電流を注入する一方、上部レ
ーザ６０を駆動する場合は電極２９,３２間駆動電圧を
印加して電流を注入する。このとき、上記上部レーザ６
０の電流狭窄層がｎ型であるから、上部レーザ６０が駆
動しているときに、上部レーザ６０の電流狭窄層がター
ンオンしにくくなっている。したがって、上記上部レー
ザ６０の電流リークが押さえられ、下部レーザ５０と上
部レーザ６０を互いに独立して確実に駆動することがで
きる。
よれば、下部レーザ５０を駆動する場合は電極３２,２
７間に駆動電圧を印加して電流を注入する一方、上部レ
ーザ６０を駆動する場合は電極２９,３２間駆動電圧を
印加して電流を注入する。このとき、上記上部レーザ６
０の電流狭窄層がｎ型であるから、上部レーザ６０が駆
動しているときに、上部レーザ６０の電流狭窄層がター
ンオンしにくくなっている。したがって、上記上部レー
ザ６０の電流リークが押さえられ、下部レーザ５０と上
部レーザ６０を互いに独立して確実に駆動することがで
きる。
【００５４】また、上記下部レーザ５０および上部レー
ザ６０に、埋め込みリッジ構造の互いに平行なリッジス
トライプ５１,６１を形成しているから、通常の１チッ
プ１波長レーザと同様の良好な特性を得ることができ
る。
ザ６０に、埋め込みリッジ構造の互いに平行なリッジス
トライプ５１,６１を形成しているから、通常の１チッ
プ１波長レーザと同様の良好な特性を得ることができ
る。
【００５５】また、図１８に示すように、下部レーザ５
０のリッジストライプ５１凹凸の影響を受けて、リッジ
ストライプ５１の上方にＭＢＥ未成長部及びｐｎ反転層
が形成され、上部レーザ６０におけるｐｎ反転層の部分
において電流リークの発生が心配されるが、下部レーザ
５０のリッジストライプ５１の上方に溝３３を形成して
いるから、ｐ型に反転した部分による電流経路が遮断さ
れ、上部レーザ６０における電流リークの発生を確実に
防止することができる。
０のリッジストライプ５１凹凸の影響を受けて、リッジ
ストライプ５１の上方にＭＢＥ未成長部及びｐｎ反転層
が形成され、上部レーザ６０におけるｐｎ反転層の部分
において電流リークの発生が心配されるが、下部レーザ
５０のリッジストライプ５１の上方に溝３３を形成して
いるから、ｐ型に反転した部分による電流経路が遮断さ
れ、上部レーザ６０における電流リークの発生を確実に
防止することができる。
【００５６】また、上記下部レーザ５０の上面電極と上
部レーザ６０の上面電極とが段差を有するように分離さ
れていると共に、上部レーザ６０の上面電極と上部レー
ザ６０の下面電極とが段差を有するように分離されてい
るから、下部レーザ５０,上部レーザ６０の各コンタク
ト層に対して最適なオーミック電極を形成することがで
きる。つまり、ｐ型ＧａＡｓコンタクト層１２、ｐ型Ｇ
ａＡｓコンタクト層２５、およびｎ型ＧａＡｓバッファ
ー層１５の夫々に対して最適なオーミック電極を形成す
ることができる。そして、上記下部レーザ５０の上面電
極と上部レーザ６０の下面電極とが共通の電極となって
いるので、下部レーザ５０の上面電極と上部レーザ６０
の下面電極とに対するリードボンドを容易に行うことが
できる。
部レーザ６０の上面電極とが段差を有するように分離さ
れていると共に、上部レーザ６０の上面電極と上部レー
ザ６０の下面電極とが段差を有するように分離されてい
るから、下部レーザ５０,上部レーザ６０の各コンタク
ト層に対して最適なオーミック電極を形成することがで
きる。つまり、ｐ型ＧａＡｓコンタクト層１２、ｐ型Ｇ
ａＡｓコンタクト層２５、およびｎ型ＧａＡｓバッファ
ー層１５の夫々に対して最適なオーミック電極を形成す
ることができる。そして、上記下部レーザ５０の上面電
極と上部レーザ６０の下面電極とが共通の電極となって
いるので、下部レーザ５０の上面電極と上部レーザ６０
の下面電極とに対するリードボンドを容易に行うことが
できる。
【００５７】また、上記上部レーザ６０の成長温度を下
部レーザ５０の成長温度よりも低くしているから、下部
レーザ５０中のドーパント拡散を抑えることができる。
部レーザ５０の成長温度よりも低くしているから、下部
レーザ５０中のドーパント拡散を抑えることができる。
【００５８】また、上記上部レーザ６０を固体ソースＭ
ＢＥ法により成長させるから、下部レーザ５０における
キャリア濃度の低下を阻止できる。
ＢＥ法により成長させるから、下部レーザ５０における
キャリア濃度の低下を阻止できる。
【００５９】尚、本発明には数多くの実施の形態があ
り、使用する半導体材料、電極材料など上記実施例に限
定されるものではない。また、上記半導体レーザ素子の
各層の膜厚は一例である。
り、使用する半導体材料、電極材料など上記実施例に限
定されるものではない。また、上記半導体レーザ素子の
各層の膜厚は一例である。
【００６０】また、上記実施の形態では、下部レーザ５
０のリッジストライプ５１と、上部レーザ６０のリッジ
ストライプ６１とは互いに平行であったが、リッジスト
ライプ５１,６１は互いに略平行であってもよい。
０のリッジストライプ５１と、上部レーザ６０のリッジ
ストライプ６１とは互いに平行であったが、リッジスト
ライプ５１,６１は互いに略平行であってもよい。
【００６１】また、上記実施の形態では、溝３３はリッ
ジストライプ５１,６１に平行であったが、リッジスト
ライプ５１,６１に略平行であってもよい。そして、上
記溝３３は、Ｍｏ／Ａｕ電極２９の上面からｎ型ＧａＩ
ｎＰバッファー層１６の上面まで達していたが、溝は下
部レーザ５０のｐ型コンタクト層を貫通しなけばよい。
要するに、上記下部レーザ５０のリッジストライプ５１
の上方に形成する溝は、ノンドープＧａＩｎＰ／ＡｌＧ
ａＩｎＰＭＱＷ活性層１８よりも深く、ｐ型ＧａＡｓコ
ンタクト層の下面より浅ければよい。
ジストライプ５１,６１に平行であったが、リッジスト
ライプ５１,６１に略平行であってもよい。そして、上
記溝３３は、Ｍｏ／Ａｕ電極２９の上面からｎ型ＧａＩ
ｎＰバッファー層１６の上面まで達していたが、溝は下
部レーザ５０のｐ型コンタクト層を貫通しなけばよい。
要するに、上記下部レーザ５０のリッジストライプ５１
の上方に形成する溝は、ノンドープＧａＩｎＰ／ＡｌＧ
ａＩｎＰＭＱＷ活性層１８よりも深く、ｐ型ＧａＡｓコ
ンタクト層の下面より浅ければよい。
【００６２】
【発明の効果】本発明にあっては、１チップ内に異なる
発振波長を発生する複数の半導体レーザ素子積層した構
造において各々の半導体レーザ素子において良好な特性
を持たせることができると同時に工程を簡略化すること
ができる。
発振波長を発生する複数の半導体レーザ素子積層した構
造において各々の半導体レーザ素子において良好な特性
を持たせることができると同時に工程を簡略化すること
ができる。
【図１】 図１は本発明の実施の一形態の半導体レーザ
素子の構造図である。
素子の構造図である。
【図２】 図２は上記半導体レーザ素子の製造の一工程
を説明するための構造図である。
を説明するための構造図である。
【図３】 図３は上記半導体レーザ素子の製造の一工程
を説明するための構造図である。
を説明するための構造図である。
【図４】 図４は上記半導体レーザ素子の製造の一工程
を説明するための構造図である。
を説明するための構造図である。
【図５】 図５は上記半導体レーザ素子の製造の一工程
を説明するための構造図である。
を説明するための構造図である。
【図６】 図６は上記半導体レーザ素子の製造の一工程
を説明するための構造図である。
を説明するための構造図である。
【図７】 図７は上記半導体レーザ素子の製造の一工程
を説明するための構造図である。
を説明するための構造図である。
【図８】 図８は上記半導体レーザ素子の製造の一工程
を説明するための構造図である。
を説明するための構造図である。
【図９】 図９は上記半導体レーザ素子の製造の一工程
を説明するための構造図である。
を説明するための構造図である。
【図１０】 図１０は上記半導体レーザ素子の製造の一
工程を説明するための構造図である。
工程を説明するための構造図である。
【図１１】 図１１は上記半導体レーザ素子の製造の一
工程を説明するための構造図である。
工程を説明するための構造図である。
【図１２】 図１２は上記半導体レーザ素子の製造の一
工程を説明するための構造図である。
工程を説明するための構造図である。
【図１３】 図１３は上記半導体レーザ素子の製造の一
工程を説明するための構造図である。
工程を説明するための構造図である。
【図１４】 図１４は上記半導体レーザ素子の製造の一
工程を説明するための構造図である。
工程を説明するための構造図である。
【図１５】 図１５は上記半導体レーザ素子の製造の一
工程を説明するための構造図である。
工程を説明するための構造図である。
【図１６】 図１６は上記半導体レーザ素子の製造の一
工程を説明するための構造図である。
工程を説明するための構造図である。
【図１７】 図１７は上記半導体レーザ素子の製造の一
工程を説明するための構造図である。
工程を説明するための構造図である。
【図１８】 図１８は上記半導体レーザ素子における下
部レーザのリッジストライプの上方のＭＢＥ未成長部及
びｐｎ反転層を示す図である。
部レーザのリッジストライプの上方のＭＢＥ未成長部及
びｐｎ反転層を示す図である。
【図１９】 図１９は従来の半導体レーザ素子の構造図
である。
である。
１ ｎ型ＧａＡｓ基板 ２ ｎ型ＧａＡｓバッファー層 ３ ｎ型Ａｌ０．５ＧａＡｓクラッド層 ４ ノンドープＡｌＧａＡｓＭＱＷ活性層 ５ ｐ型Ａｌ０．５ＧａＡｓ第１クラッド層 ６ ｐ型ＧａＡｓエッチングストップ層 ７ ｐ型Ａｌ０．５ＧａＡｓ第２クラッド層 ８ ｐ型ＧａＡｓキャップ層 ９ ｎ型Ａｌ０．７ＧａＡｓ層 １０ ｎ型ＧａＡｓ層 １１ ｐ型ＧａＡｓ層 １２ ｐ型ＧａＡｓコンタクト層 １３ ノンドープＡｌ０．５ＧａＡｓエッチングストッ
プ層 １４ ｎ型ＧａＡｓコンタクト層 １５ ｎ型ＧａＡｓバッファー層 １６ ｎ型ＧａＩｎＰバッファー層 １７ ｎ型（Ａｌ０．７２Ｇａ）ＩｎＰクラッド層 １８ ノンドープＧａＩｎＰ／ＡｌＧａＩｎＰＭＱＷ活
性層 １９ ｐ型（Ａｌ０．７２Ｇａ）ＩｎＰ第１クラッド層 ２０ ノンドープＧａＩｎＰエッチングストップ層 ２１ ｐ型（Ａｌ０．７２Ｇａ）ＩｎＰ第２クラッド層 ２２ ｐ型ＧａＩｎＰ中間層 ２３ ｐ型ＧａＡｓキャップ層 ２４ ｎ型ＧａＡｓ電流狭窄層 ２５ ｐ型ＧａＡｓコンタクト層 ２６ ＡｎＧｅ／Ｎｉ電極 ２７ Ｍｏ／Ａｕ電極 ２８ Ａｕ／ＡｕＺｎ電極 ２９ Ｍｏ／Ａｕ電極 ３０ ＡｕＧｅ電極 ３１ Ａｕ／ＡｕＺｎ電極 ３２ Ｍｏ／Ａｕ電極 ３３ 溝 ３７ アルミナ膜 ４０ 不要層 ５０ 下部レーザ ５１ 下部レーザのリッジストライプ ５２ 電流狭窄層 ６０ 上部レーザ ６１ 上部レーザのリッジストライプ
プ層 １４ ｎ型ＧａＡｓコンタクト層 １５ ｎ型ＧａＡｓバッファー層 １６ ｎ型ＧａＩｎＰバッファー層 １７ ｎ型（Ａｌ０．７２Ｇａ）ＩｎＰクラッド層 １８ ノンドープＧａＩｎＰ／ＡｌＧａＩｎＰＭＱＷ活
性層 １９ ｐ型（Ａｌ０．７２Ｇａ）ＩｎＰ第１クラッド層 ２０ ノンドープＧａＩｎＰエッチングストップ層 ２１ ｐ型（Ａｌ０．７２Ｇａ）ＩｎＰ第２クラッド層 ２２ ｐ型ＧａＩｎＰ中間層 ２３ ｐ型ＧａＡｓキャップ層 ２４ ｎ型ＧａＡｓ電流狭窄層 ２５ ｐ型ＧａＡｓコンタクト層 ２６ ＡｎＧｅ／Ｎｉ電極 ２７ Ｍｏ／Ａｕ電極 ２８ Ａｕ／ＡｕＺｎ電極 ２９ Ｍｏ／Ａｕ電極 ３０ ＡｕＧｅ電極 ３１ Ａｕ／ＡｕＺｎ電極 ３２ Ｍｏ／Ａｕ電極 ３３ 溝 ３７ アルミナ膜 ４０ 不要層 ５０ 下部レーザ ５１ 下部レーザのリッジストライプ ５２ 電流狭窄層 ６０ 上部レーザ ６１ 上部レーザのリッジストライプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪田 昌彦 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5F073 AA26 AA53 AA55 AA74 AB06 BA05 CA04 CA14 CB02 CB07 CB22 CB23 DA05 DA23 EA04
Claims (9)
- 【請求項１】 基板上に形成された第１レーザ部と、こ
の第１レーザ部上に形成され、上記第１レーザ部のレー
ザ光の波長と異なる波長のレーザ光を発生する第２レー
ザ部とを少なくとも有する１チップの半導体レーザ素子
であって、 上記第１レーザ部および上記第２レーザ部の電流狭窄層
の導電型がｎ型であることを特徴とする半導体レーザ素
子。 - 【請求項２】 請求項１に記載の半導体レーザ素子にお
いて、 上記第１レーザ部および上記第２レーザ部には埋め込み
リッジ構造の互いに略平行なリッジストライプが形成さ
れていることを特徴とする半導体レーザ素子。 - 【請求項３】 請求項２に記載の半導体レーザ素子にお
いて、 上記第／１レーザ部のリッジストライプの上方に位置す
ると共に、上記第１,第２レーザ部のリッジストライプ
に略平行、かつ、上記第２レーザ部の発光層よりも深
く、かつ、上記第１レーザ部の電流経路を遮断しない深
さを有する溝を備えることを特徴とする半導体レーザ素
子。 - 【請求項４】 請求項１乃至３のいずれか１つに記載の
半導体レーザ素子において、 上記第１レーザ部の上面電極と上記第２レーザ部の上面
電極とが段差を有するように分離されていると共に、上
記第２レーザ部の上面電極と上記第２レーザ部の下面電
極とが段差を有するように分離されていることを特徴と
する半導体レーザ素子。 - 【請求項５】 請求項４に記載の半導体レーザ素子にお
いて、 上記第１レーザ部の上面電極であるＰ電極と上記第２レ
ーザ部の下面電極であるＮ電極とを共通の電極としてい
ることを特徴とする半導体レーザ素子。 - 【請求項６】 請求項１乃至５のいずれか１つに記載の
半導体レーザ素子の製造方法であって、 上記第２レーザ部の成長温度は上記第１レーザ部の成長
温度よりも低いことを特徴とする半導体レーザ素子の製
造方法。 - 【請求項７】 請求項１乃至５のいずれか１つに記載の
半導体レーザ素子の製造方法であって、 上記第２レーザ部を固体ソース分子線エピタキシー法に
より成長させることを特徴とする半導体レーザ素子の製
造方法。 - 【請求項８】 請求項１乃至５のいずれか１つに記載の
半導体レーザ素子の製造方法であって、 上記第１,第２レーザ部の上面電極および上記第２レー
ザ部の下面電極を設けるためのフォトリソグラフィー工
程ではネガレジストを使用することを特徴とする半導体
レーザ素子の製造方法。 - 【請求項９】 請求項８に記載の半導体レーザ素子の製
造方法において、 上記フォトリソグラフィー工程における現像後の表面処
理及びレジスト除去を、ＵＶ−Ｏ３アッシングにより行
うことを特徴とする半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001015879A JP3795332B2 (ja) | 2001-01-24 | 2001-01-24 | 半導体レーザ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001015879A JP3795332B2 (ja) | 2001-01-24 | 2001-01-24 | 半導体レーザ素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002223036A true JP2002223036A (ja) | 2002-08-09 |
| JP3795332B2 JP3795332B2 (ja) | 2006-07-12 |
Family
ID=18882351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001015879A Expired - Fee Related JP3795332B2 (ja) | 2001-01-24 | 2001-01-24 | 半導体レーザ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3795332B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033720A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| US8679732B2 (en) | 2009-06-24 | 2014-03-25 | HGST Netherlands B.V. | Method for removing resist and for producing a magnetic recording medium, and systems thereof |
| CN113594854A (zh) * | 2021-07-05 | 2021-11-02 | 威科赛乐微电子股份有限公司 | 一种边发射半导体激光器 |
-
2001
- 2001-01-24 JP JP2001015879A patent/JP3795332B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8679732B2 (en) | 2009-06-24 | 2014-03-25 | HGST Netherlands B.V. | Method for removing resist and for producing a magnetic recording medium, and systems thereof |
| JP2012033720A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| CN113594854A (zh) * | 2021-07-05 | 2021-11-02 | 威科赛乐微电子股份有限公司 | 一种边发射半导体激光器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3795332B2 (ja) | 2006-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6670643B2 (en) | Semiconductor laser device and its manufacturing method, and optical disc reproducing and recording apparatus | |
| JP3135109B2 (ja) | 半導体発光素子 | |
| JP2002217499A (ja) | 半導体レーザ素子、その製造方法、およびそれを用いた光ピックアップ | |
| US6919217B2 (en) | Semiconductor laser device fabricating method | |
| JPH11186665A (ja) | 半導体発光素子 | |
| US6967119B2 (en) | Semiconductor laser device and method of fabricating the same | |
| JP2002223036A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3950590B2 (ja) | 半導体レーザおよびその製法 | |
| JP2005175450A (ja) | 化合物半導体装置およびその製造方法、ならびにその化合物半導体装置を備えた光ディスク装置 | |
| JP3709077B2 (ja) | 半導体レーザ装置およびその製造方法、並びに、ピックアップ装置 | |
| JP4253461B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| US20050058170A1 (en) | Semiconductor laser element and semiconductor laser element manufacturing method | |
| JPH1027947A (ja) | 半導体レーザ | |
| JP4123554B2 (ja) | 半導体レーザの製造方法 | |
| JP2000151024A (ja) | 半導体発光素子 | |
| US20040264534A1 (en) | Semiconductor laser device and method for manufacturing the same | |
| JP2000294878A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2003218452A (ja) | 半導体レーザ装置およびその製造方法並びに光ディスク再生記録装置 | |
| JP3193087B2 (ja) | ＡｌＧａＩｎＰ半導体発光装置 | |
| JP4093709B2 (ja) | 半導体レーザ素子 | |
| JP2006253235A (ja) | レーザダイオードチップ、レーザダイオード及びレーザダイオードチップの製造方法 | |
| JP2006324552A (ja) | 赤色半導体レーザ素子及びその製造方法 | |
| JP2001274516A (ja) | 半導体レーザおよびその製造方法 | |
| JP2003188474A (ja) | 半導体レーザ | |
| JP2004349636A (ja) | 半導体レーザ素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |