JP2002208978A - 直交変調器 - Google Patents
直交変調器Info
- Publication number
- JP2002208978A JP2002208978A JP2001000725A JP2001000725A JP2002208978A JP 2002208978 A JP2002208978 A JP 2002208978A JP 2001000725 A JP2001000725 A JP 2001000725A JP 2001000725 A JP2001000725 A JP 2001000725A JP 2002208978 A JP2002208978 A JP 2002208978A
- Authority
- JP
- Japan
- Prior art keywords
- data conversion
- phase
- conversion signal
- circuit
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 同相側データ変換信号Ｉｃｈと直交側データ
変換信号Ｑｃｈとの間の遅延時間差によってビット誤り
率が劣化してしまうという課題があった。 【解決手段】 同相側データ変換信号Ｉｃｈと直交側デ
ータ変換信号ＱｃｈとをＱＰＳＫ変調信号の一部からそ
れぞれ復調する復調回路６と、復調回路６からの同相側
データ変換信号Ｉｃｈと直交側データ変換信号Ｑｃｈと
の遅延時間差を検出する遅延時間差検出回路７と、乗算
回路４へ入力される直交側データ変換信号Ｑｃｈに対し
て、遅延時間差が最小となるように遅延時間を与える可
変遅延回路８を備える。
変換信号Ｑｃｈとの間の遅延時間差によってビット誤り
率が劣化してしまうという課題があった。 【解決手段】 同相側データ変換信号Ｉｃｈと直交側デ
ータ変換信号ＱｃｈとをＱＰＳＫ変調信号の一部からそ
れぞれ復調する復調回路６と、復調回路６からの同相側
データ変換信号Ｉｃｈと直交側データ変換信号Ｑｃｈと
の遅延時間差を検出する遅延時間差検出回路７と、乗算
回路４へ入力される直交側データ変換信号Ｑｃｈに対し
て、遅延時間差が最小となるように遅延時間を与える可
変遅延回路８を備える。
Description
【０００１】
【発明の属する技術分野】この発明は、同相側データ変
換信号によって変調された同相側搬送波と、直交側デー
タ変換信号によって変調された直交側搬送波とを合成し
て変調信号を出力する直交変調器に係るものである。
換信号によって変調された同相側搬送波と、直交側デー
タ変換信号によって変調された直交側搬送波とを合成し
て変調信号を出力する直交変調器に係るものである。
【０００２】
【従来の技術】図３は従来の直交変調器の構成を示す図
であり、ここではＱＰＳＫ（４相位相偏移変調）方式を
例として示す。図３において、１０１は搬送波を出力す
る搬送波発振回路、１０２は搬送波を直交分配して同相
側搬送波および同相側搬送波と９０度位相差のある直交
側搬送波をそれぞれ出力する直交分配回路、１０３はデ
ジタル伝送データから変換された同相側データ変換信号
Ｉｃｈと直交分配回路１０２からの同相側搬送波とを乗
算する乗算回路、１０４はデジタル伝送データから変換
された直交側データ変換信号Ｑｃｈと直交分配回路１０
２からの直交側搬送波とを乗算する乗算回路、１０５は
乗算回路１０３の乗算出力と乗算回路１０４の乗算出力
とを合成してＱＰＳＫ変調信号を出力する合成回路であ
る。
であり、ここではＱＰＳＫ（４相位相偏移変調）方式を
例として示す。図３において、１０１は搬送波を出力す
る搬送波発振回路、１０２は搬送波を直交分配して同相
側搬送波および同相側搬送波と９０度位相差のある直交
側搬送波をそれぞれ出力する直交分配回路、１０３はデ
ジタル伝送データから変換された同相側データ変換信号
Ｉｃｈと直交分配回路１０２からの同相側搬送波とを乗
算する乗算回路、１０４はデジタル伝送データから変換
された直交側データ変換信号Ｑｃｈと直交分配回路１０
２からの直交側搬送波とを乗算する乗算回路、１０５は
乗算回路１０３の乗算出力と乗算回路１０４の乗算出力
とを合成してＱＰＳＫ変調信号を出力する合成回路であ
る。
【０００３】次に動作について説明する。搬送波発振回
路１０１から出力された搬送波は、直交分配回路１０２
によって同相側搬送波および直交側搬送波に直交分配さ
れる。同相側搬送波は１または−１の数値を取る同相側
データ変換信号Ｉｃｈと乗算回路１０３によって、直交
側搬送波は１または−１の数値を取る直交側データ変換
信号Ｑｃｈと乗算回路１０４によって、それぞれ乗算さ
れる。そして乗算回路１０３，１０４の乗算出力は、合
成回路１０５で合成されて、２ビットのデジタル伝送デ
ータ（００，０１，１１，１０）にそれぞれ対応して例
えば（π／４，３π／４，−３π／４，−π／４）の位
相を持つＱＰＳＫ変調信号として直交変調器から出力さ
れる。ＱＰＳＫ変調信号は、不図示の受信機へ伝送され
て通信を媒介する。
路１０１から出力された搬送波は、直交分配回路１０２
によって同相側搬送波および直交側搬送波に直交分配さ
れる。同相側搬送波は１または−１の数値を取る同相側
データ変換信号Ｉｃｈと乗算回路１０３によって、直交
側搬送波は１または−１の数値を取る直交側データ変換
信号Ｑｃｈと乗算回路１０４によって、それぞれ乗算さ
れる。そして乗算回路１０３，１０４の乗算出力は、合
成回路１０５で合成されて、２ビットのデジタル伝送デ
ータ（００，０１，１１，１０）にそれぞれ対応して例
えば（π／４，３π／４，−３π／４，−π／４）の位
相を持つＱＰＳＫ変調信号として直交変調器から出力さ
れる。ＱＰＳＫ変調信号は、不図示の受信機へ伝送され
て通信を媒介する。
【０００４】
【発明が解決しようとする課題】従来の直交変調器は以
上のように構成されているので、同相側データ変換信号
と直交側データ変換信号との間の遅延時間差によってビ
ット誤り率が劣化してしまうという課題があった。
上のように構成されているので、同相側データ変換信号
と直交側データ変換信号との間の遅延時間差によってビ
ット誤り率が劣化してしまうという課題があった。
【０００５】この遅延時間差の発生はビット誤り率に大
きな影響を及ぼし、この影響は変調速度が高くなればな
るほど大きくなるので無視できなくなる。
きな影響を及ぼし、この影響は変調速度が高くなればな
るほど大きくなるので無視できなくなる。
【０００６】同相側データ変換信号と直交側データ変換
信号との遅延時間差を抑制する手法として、例えば特開
平８−８９８５号公報に開示された直交変調器が挙げら
れる。これは、直交変調器へ入力される直前の同相側デ
ータ変換信号、直交側データ変換信号をＡ／Ｄコンバー
タで取りだし、基準信号を検出することによって遅延時
間差を検出して、同相側データ変換信号または直交側デ
ータ変換信号の遅延時間差を可変遅延回路で変化させる
ものである。
信号との遅延時間差を抑制する手法として、例えば特開
平８−８９８５号公報に開示された直交変調器が挙げら
れる。これは、直交変調器へ入力される直前の同相側デ
ータ変換信号、直交側データ変換信号をＡ／Ｄコンバー
タで取りだし、基準信号を検出することによって遅延時
間差を検出して、同相側データ変換信号または直交側デ
ータ変換信号の遅延時間差を可変遅延回路で変化させる
ものである。
【０００７】しかしながら、上記の手法は直交変調器へ
入力される直前の同相側データ変換信号と直交側データ
変換信号との遅延時間差を軽減するものであり、直交変
調器の内部で発生する遅延時間差の影響まで軽減するこ
とはできないので、直交変調器の遅延時間差の影響はそ
のまま変調出力に現れてしまうことになる。現在の技術
動向から見て変調速度の高速化は今後ますます進むもの
と考えられ、この課題を解決する手法が望まれている。
入力される直前の同相側データ変換信号と直交側データ
変換信号との遅延時間差を軽減するものであり、直交変
調器の内部で発生する遅延時間差の影響まで軽減するこ
とはできないので、直交変調器の遅延時間差の影響はそ
のまま変調出力に現れてしまうことになる。現在の技術
動向から見て変調速度の高速化は今後ますます進むもの
と考えられ、この課題を解決する手法が望まれている。
【０００８】この発明は上記のような課題を解決するた
めになされたものであり、直交変調器の内部で発生する
分も含めて、同相側データ変換信号と直交側データ変換
信号との遅延時間差を最小化して、遅延時間差によるビ
ット誤り率の劣化を防ぐ直交変調器を構成することを目
的とする。
めになされたものであり、直交変調器の内部で発生する
分も含めて、同相側データ変換信号と直交側データ変換
信号との遅延時間差を最小化して、遅延時間差によるビ
ット誤り率の劣化を防ぐ直交変調器を構成することを目
的とする。
【０００９】
【課題を解決するための手段】この発明に係る直交変調
器は、変調信号の一部から復調した同相側データ変換信
号と直交側データ変換信号との遅延時間差を検出し、同
相側データ変換信号または直交側データ変換信号の少な
くとも一方へ遅延時間を与えて遅延時間差を最小にする
ようにしたものである。
器は、変調信号の一部から復調した同相側データ変換信
号と直交側データ変換信号との遅延時間差を検出し、同
相側データ変換信号または直交側データ変換信号の少な
くとも一方へ遅延時間を与えて遅延時間差を最小にする
ようにしたものである。
【００１０】この発明に係る直交変調器は、同相側デー
タ変換信号と直交側データ変換信号とを変調信号の一部
からそれぞれ復調する復調回路と、復調回路からの同相
側データ変換信号と直交側データ変換信号との遅延時間
差を検出する遅延時間差検出回路と、同相側乗算回路へ
入力される同相側データ変換信号または直交側乗算回路
へ入力される直交側データ変換信号の少なくとも一方に
遅延時間を与え、遅延時間差が最小となるように遅延時
間を変化する可変遅延回路を備えるようにしたものであ
る。
タ変換信号と直交側データ変換信号とを変調信号の一部
からそれぞれ復調する復調回路と、復調回路からの同相
側データ変換信号と直交側データ変換信号との遅延時間
差を検出する遅延時間差検出回路と、同相側乗算回路へ
入力される同相側データ変換信号または直交側乗算回路
へ入力される直交側データ変換信号の少なくとも一方に
遅延時間を与え、遅延時間差が最小となるように遅延時
間を変化する可変遅延回路を備えるようにしたものであ
る。
【００１１】この発明に係る直交変調器は、同相側デー
タ変換信号および直交側データ変換信号をデジタル伝送
データから生成する直交多重マッピング回路を備えるよ
うにしたものである。
タ変換信号および直交側データ変換信号をデジタル伝送
データから生成する直交多重マッピング回路を備えるよ
うにしたものである。
【００１２】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による直
交変調器の構成を示す図であり、ここではＱＰＳＫ（４
相位相偏移変調）方式を例として示す。図１において、
１は搬送波を出力する搬送波発振回路、２は搬送波を直
交分配して同相側搬送波および同相側搬送波と９０度位
相差のある直交側搬送波をそれぞれ出力する直交分配回
路、３はデジタル伝送データから変換された同相側デー
タ変換信号Ｉｃｈと直交分配回路２からの同相側搬送波
とを乗算する乗算回路（同相側乗算回路）、４はデジタ
ル伝送データから変換された直交側データ変換信号Ｑｃ
ｈと直交分配回路２からの直交側搬送波とを乗算する乗
算回路（直交側乗算回路）、５は乗算回路３の乗算出力
と乗算回路４の乗算出力とを合成してＱＰＳＫ変調信号
（変調信号）を出力する合成回路である。
説明する。 実施の形態１．図１はこの発明の実施の形態１による直
交変調器の構成を示す図であり、ここではＱＰＳＫ（４
相位相偏移変調）方式を例として示す。図１において、
１は搬送波を出力する搬送波発振回路、２は搬送波を直
交分配して同相側搬送波および同相側搬送波と９０度位
相差のある直交側搬送波をそれぞれ出力する直交分配回
路、３はデジタル伝送データから変換された同相側デー
タ変換信号Ｉｃｈと直交分配回路２からの同相側搬送波
とを乗算する乗算回路（同相側乗算回路）、４はデジタ
ル伝送データから変換された直交側データ変換信号Ｑｃ
ｈと直交分配回路２からの直交側搬送波とを乗算する乗
算回路（直交側乗算回路）、５は乗算回路３の乗算出力
と乗算回路４の乗算出力とを合成してＱＰＳＫ変調信号
（変調信号）を出力する合成回路である。
【００１３】６は合成回路５から出力されたＱＰＳＫ変
調信号の一部を復調する復調回路、７は同相側データ変
換信号Ｉｃｈと直交側データ変換信号Ｑｃｈとの間の遅
延時間差を検出する遅延時間差検出回路、８は遅延時間
差検出回路７の検出した遅延時間差に応じて、乗算回路
４へ入力される前の直交側データ変換信号Ｑｃｈに遅延
時間を与える可変遅延回路である。
調信号の一部を復調する復調回路、７は同相側データ変
換信号Ｉｃｈと直交側データ変換信号Ｑｃｈとの間の遅
延時間差を検出する遅延時間差検出回路、８は遅延時間
差検出回路７の検出した遅延時間差に応じて、乗算回路
４へ入力される前の直交側データ変換信号Ｑｃｈに遅延
時間を与える可変遅延回路である。
【００１４】次に動作について説明する。搬送波発振回
路１から出力された搬送波は、直交分配回路２によって
同相側搬送波および直交側搬送波に直交分配される。同
相側搬送波は１または−１の数値を取る同相側データ変
換信号Ｉｃｈと乗算回路３によって、直交側搬送波は１
または−１の数値を取る直交側データ変換信号Ｑｃｈと
乗算回路４によって、それぞれ乗算される。そして乗算
回路３，４の乗算出力は、合成回路５で合成されて、２
ビットのデジタル伝送データ（００，０１，１１，１
０）にそれぞれ対応して例えば（π／４，３π／４，−
３π／４，−π／４）の位相を持つＱＰＳＫ変調信号と
して直交変調器から出力される。ＱＰＳＫ変調信号は、
不図示の受信機へ伝送されて通信を媒介する。
路１から出力された搬送波は、直交分配回路２によって
同相側搬送波および直交側搬送波に直交分配される。同
相側搬送波は１または−１の数値を取る同相側データ変
換信号Ｉｃｈと乗算回路３によって、直交側搬送波は１
または−１の数値を取る直交側データ変換信号Ｑｃｈと
乗算回路４によって、それぞれ乗算される。そして乗算
回路３，４の乗算出力は、合成回路５で合成されて、２
ビットのデジタル伝送データ（００，０１，１１，１
０）にそれぞれ対応して例えば（π／４，３π／４，−
３π／４，−π／４）の位相を持つＱＰＳＫ変調信号と
して直交変調器から出力される。ＱＰＳＫ変調信号は、
不図示の受信機へ伝送されて通信を媒介する。
【００１５】そして、この実施の形態１では、直交変調
器の内部で発生する遅延時間差も含めて、同相側データ
変換信号Ｉｃｈと直交側データ変換信号Ｑｃｈとの遅延
時間差を最小化できるように、復調回路６、遅延時間差
検出回路７および可変遅延回路８を直交変調器に設ける
ようにしている。
器の内部で発生する遅延時間差も含めて、同相側データ
変換信号Ｉｃｈと直交側データ変換信号Ｑｃｈとの遅延
時間差を最小化できるように、復調回路６、遅延時間差
検出回路７および可変遅延回路８を直交変調器に設ける
ようにしている。
【００１６】直交変調器から出力されたＱＰＳＫ変調信
号の一部は、直交変調器に設けられた復調回路６へ入力
される。復調回路６は、例えば同期検波方式などによっ
て同相側データ変換信号Ｉｃｈ、直交側データ変換信号
ＱｃｈをＱＰＳＫ変調信号からそれぞれ復調して出力す
る。遅延時間差検出回路７は同相側データ変換信号Ｉｃ
ｈ、直交側データ変換信号Ｑｃｈをタイミング比較し
て、同相側データ変換信号Ｉｃｈと直交側データ変換信
号Ｑｃｈとの間の遅延時間差を検出する。可変遅延回路
８は、乗算器４で乗算される前の直交側データ変換信号
Ｑｃｈに対して遅延時間を与えるものであり、遅延時間
差検出回路７で得られた遅延時間差を最小化するよう
に、直交側データ変換信号Ｑｃｈへ与える遅延時間を調
整する。
号の一部は、直交変調器に設けられた復調回路６へ入力
される。復調回路６は、例えば同期検波方式などによっ
て同相側データ変換信号Ｉｃｈ、直交側データ変換信号
ＱｃｈをＱＰＳＫ変調信号からそれぞれ復調して出力す
る。遅延時間差検出回路７は同相側データ変換信号Ｉｃ
ｈ、直交側データ変換信号Ｑｃｈをタイミング比較し
て、同相側データ変換信号Ｉｃｈと直交側データ変換信
号Ｑｃｈとの間の遅延時間差を検出する。可変遅延回路
８は、乗算器４で乗算される前の直交側データ変換信号
Ｑｃｈに対して遅延時間を与えるものであり、遅延時間
差検出回路７で得られた遅延時間差を最小化するよう
に、直交側データ変換信号Ｑｃｈへ与える遅延時間を調
整する。
【００１７】復調回路６が直交変調器出力のＱＰＳＫ変
調信号を一旦復調し、遅延時間差検出回路７が遅延時間
差を検出して、この遅延時間差を最小化するように可変
遅延回路８が直交側データ変換信号Ｑｃｈへ遅延時間を
調整して与えているので、従来の直交変調器では補償で
きなかった直交変調器内部の分も含めて遅延時間差を最
小化することができ、ＱＰＳＫ変調信号を最適化するこ
とができる。このことによって、遅延時間差の影響を受
け易い高速変調器においてもビット誤り率の劣化を防ぐ
ことができる。遅延時間差を自動的に最小化できるの
で、人工衛星内に設置される直交変調器に特に適してい
る。
調信号を一旦復調し、遅延時間差検出回路７が遅延時間
差を検出して、この遅延時間差を最小化するように可変
遅延回路８が直交側データ変換信号Ｑｃｈへ遅延時間を
調整して与えているので、従来の直交変調器では補償で
きなかった直交変調器内部の分も含めて遅延時間差を最
小化することができ、ＱＰＳＫ変調信号を最適化するこ
とができる。このことによって、遅延時間差の影響を受
け易い高速変調器においてもビット誤り率の劣化を防ぐ
ことができる。遅延時間差を自動的に最小化できるの
で、人工衛星内に設置される直交変調器に特に適してい
る。
【００１８】なお、この実施の形態１では、可変遅延回
路８を直交側データ変換信号Ｑｃｈ側に設けて説明を進
めてきたが、可変遅延回路８を同相側データ変換信号Ｉ
ｃｈ側に設けるようにしても良く、また、Ｉｃｈ側、Ｑ
ｃｈ側の双方に設けるようにしても良い。
路８を直交側データ変換信号Ｑｃｈ側に設けて説明を進
めてきたが、可変遅延回路８を同相側データ変換信号Ｉ
ｃｈ側に設けるようにしても良く、また、Ｉｃｈ側、Ｑ
ｃｈ側の双方に設けるようにしても良い。
【００１９】以上のように、この実施の形態１によれ
ば、同相側データ変換信号Ｉｃｈと直交側データ変換信
号ＱｃｈとをＱＰＳＫ変調信号の一部からそれぞれ復調
する復調回路６と、復調回路６からの同相側データ変換
信号Ｉｃｈと直交側データ変換信号Ｑｃｈとの遅延時間
差を検出する遅延時間差検出回路７と、乗算回路４へ入
力される直交側データ変換信号Ｑｃｈに対して、遅延時
間差が最小となるように遅延時間を与える可変遅延回路
８を備えるようにしたので、直交変調器内部で発生する
分も含めて遅延時間差を最小化することができ、ＱＰＳ
Ｋ変調信号を最適化してビット誤り率の劣化を防ぐこと
ができるという効果が得られる。
ば、同相側データ変換信号Ｉｃｈと直交側データ変換信
号ＱｃｈとをＱＰＳＫ変調信号の一部からそれぞれ復調
する復調回路６と、復調回路６からの同相側データ変換
信号Ｉｃｈと直交側データ変換信号Ｑｃｈとの遅延時間
差を検出する遅延時間差検出回路７と、乗算回路４へ入
力される直交側データ変換信号Ｑｃｈに対して、遅延時
間差が最小となるように遅延時間を与える可変遅延回路
８を備えるようにしたので、直交変調器内部で発生する
分も含めて遅延時間差を最小化することができ、ＱＰＳ
Ｋ変調信号を最適化してビット誤り率の劣化を防ぐこと
ができるという効果が得られる。
【００２０】実施の形態２．実施の形態１では、ＱＰＳ
Ｋ方式を例にした直交変調器について説明したが、この
発明はＱＰＳＫ方式に限定される訳ではなく、同相直交
多重により得られる全ての変調信号に適用できる。受信
位相を２π／Ｍに分割したＭ相ＰＳＫ、位相変調と振幅
変調とを組み合わせたＱＡＭ（直交振幅変調）方式など
が例として挙げられ、これらの方式においても、実施の
形態１と同様に変調信号を一旦復調して遅延時間差を検
出し、この遅延時間差を最小化するように制御を行う。
Ｋ方式を例にした直交変調器について説明したが、この
発明はＱＰＳＫ方式に限定される訳ではなく、同相直交
多重により得られる全ての変調信号に適用できる。受信
位相を２π／Ｍに分割したＭ相ＰＳＫ、位相変調と振幅
変調とを組み合わせたＱＡＭ（直交振幅変調）方式など
が例として挙げられ、これらの方式においても、実施の
形態１と同様に変調信号を一旦復調して遅延時間差を検
出し、この遅延時間差を最小化するように制御を行う。
【００２１】図２はこの発明の実施の形態２による直交
変調器の構成を示す図である。図１と同一または相当す
る構成については同一符号を付してある。図２におい
て、９はデジタル伝送データを同相側データ変換信号Ｉ
ｃｈ、直交側データ変換信号Ｑｃｈに変換する直交多重
マッピング回路である。もちろん、復調回路６は直交多
重マッピング回路９の変調方式に対応している。
変調器の構成を示す図である。図１と同一または相当す
る構成については同一符号を付してある。図２におい
て、９はデジタル伝送データを同相側データ変換信号Ｉ
ｃｈ、直交側データ変換信号Ｑｃｈに変換する直交多重
マッピング回路である。もちろん、復調回路６は直交多
重マッピング回路９の変調方式に対応している。
【００２２】デジタル伝送データは直交多重マッピング
回路９によって同相側データ変換信号Ｉｃｈと直交側デ
ータ変換信号Ｑｃｈとに変換され、同相側データ変換信
号Ｉｃｈ、直交側データ変換信号Ｑｃｈは乗算回路３，
４にそれぞれ与えられる。以下、実施の形態１と同様
に、合成回路５から出力された変調信号の一部を復調回
路６が一旦復調し、遅延時間差検出回路７が復調回路６
の復調結果から遅延時間差を検出し、この遅延時間差を
最小化するように可変遅延回路８の遅延時間を制御す
る。
回路９によって同相側データ変換信号Ｉｃｈと直交側デ
ータ変換信号Ｑｃｈとに変換され、同相側データ変換信
号Ｉｃｈ、直交側データ変換信号Ｑｃｈは乗算回路３，
４にそれぞれ与えられる。以下、実施の形態１と同様
に、合成回路５から出力された変調信号の一部を復調回
路６が一旦復調し、遅延時間差検出回路７が復調回路６
の復調結果から遅延時間差を検出し、この遅延時間差を
最小化するように可変遅延回路８の遅延時間を制御す
る。
【００２３】このように、直交多重マッピング回路９か
ら出力された同相側データ変換信号Ｉｃｈと直交側デー
タ変換信号Ｑｃｈとの間の遅延時間差を変調信号から得
て最小化しているので、実施の形態１と同様に、変調信
号を最適化してＢＥＲ特性の劣化を少なくできるという
効果が得られる。
ら出力された同相側データ変換信号Ｉｃｈと直交側デー
タ変換信号Ｑｃｈとの間の遅延時間差を変調信号から得
て最小化しているので、実施の形態１と同様に、変調信
号を最適化してＢＥＲ特性の劣化を少なくできるという
効果が得られる。
【００２４】以上のように、この発明はＱＰＳＫ方式に
限定されるわけではなく、Ｍ相ＰＳＫ、ＱＡＭ方式など
同相側搬送波と直交側搬送波から変調信号を生成する全
ての直交変調器に適用することが可能である。
限定されるわけではなく、Ｍ相ＰＳＫ、ＱＡＭ方式など
同相側搬送波と直交側搬送波から変調信号を生成する全
ての直交変調器に適用することが可能である。
【００２５】
【発明の効果】以上のように、この発明によれば、変調
信号の一部から復調した同相側データ変換信号と直交側
データ変換信号との遅延時間差を検出し、同相側データ
変換信号または直交側データ変換信号の少なくとも一方
へ遅延時間を与えて遅延時間差を最小にするようにした
ので、直交変調器内部で発生する分も含めて遅延時間差
を最小化することができ、変調信号を最適化してビット
誤り率の劣化を防ぐことができるという効果が得られ
る。
信号の一部から復調した同相側データ変換信号と直交側
データ変換信号との遅延時間差を検出し、同相側データ
変換信号または直交側データ変換信号の少なくとも一方
へ遅延時間を与えて遅延時間差を最小にするようにした
ので、直交変調器内部で発生する分も含めて遅延時間差
を最小化することができ、変調信号を最適化してビット
誤り率の劣化を防ぐことができるという効果が得られ
る。
【００２６】この発明によれば、同相側データ変換信号
と直交側データ変換信号とを変調信号の一部からそれぞ
れ復調する復調回路と、復調回路からの同相側データ変
換信号と直交側データ変換信号との遅延時間差を検出す
る遅延時間差検出回路と、同相側乗算回路へ入力される
同相側データ変換信号または直交側乗算回路へ入力され
る直交側データ変換信号の少なくとも一方に遅延時間を
与え、遅延時間差が最小となるように遅延時間を変化す
る可変遅延回路を備えるようにしたので、直交変調器内
部で発生する分も含めて遅延時間差を最小化することが
でき、変調信号を最適化してビット誤り率の劣化を防ぐ
ことができるという効果が得られる。
と直交側データ変換信号とを変調信号の一部からそれぞ
れ復調する復調回路と、復調回路からの同相側データ変
換信号と直交側データ変換信号との遅延時間差を検出す
る遅延時間差検出回路と、同相側乗算回路へ入力される
同相側データ変換信号または直交側乗算回路へ入力され
る直交側データ変換信号の少なくとも一方に遅延時間を
与え、遅延時間差が最小となるように遅延時間を変化す
る可変遅延回路を備えるようにしたので、直交変調器内
部で発生する分も含めて遅延時間差を最小化することが
でき、変調信号を最適化してビット誤り率の劣化を防ぐ
ことができるという効果が得られる。
【００２７】この発明によれば、同相側データ変換信号
および直交側データ変換信号をデジタル伝送データから
生成する直交多重マッピング回路を備えるようにしたの
で、同相側搬送波と直交側搬送波から変調信号を生成す
る全ての直交変調器内部で発生する分も含めて遅延時間
差を最小化することができ、変調信号を最適化してビッ
ト誤り率の劣化を防ぐことができるという効果が得られ
る。
および直交側データ変換信号をデジタル伝送データから
生成する直交多重マッピング回路を備えるようにしたの
で、同相側搬送波と直交側搬送波から変調信号を生成す
る全ての直交変調器内部で発生する分も含めて遅延時間
差を最小化することができ、変調信号を最適化してビッ
ト誤り率の劣化を防ぐことができるという効果が得られ
る。
【図１】 この発明の実施の形態１による直交変調器の
構成を示す図である。
構成を示す図である。
【図２】 この発明の実施の形態２による直交変調器の
構成を示す図である。
構成を示す図である。
【図３】 従来の直交変調器の構成を示す図である。
１ 搬送波発振回路、２ 直交分配回路、３ 乗算回路
（同相側乗算回路）、４ 乗算回路（直交側乗算回
路）、５ 合成回路、６ 復調回路、７ 遅延時間差検
出回路、８ 可変遅延回路、９ 直交多重マッピング回
路。
（同相側乗算回路）、４ 乗算回路（直交側乗算回
路）、５ 合成回路、６ 復調回路、７ 遅延時間差検
出回路、８ 可変遅延回路、９ 直交多重マッピング回
路。
Claims (3)
- 【請求項１】 同相側データ変換信号によって変調され
た同相側搬送波と、上記同相側搬送波に対して９０度の
位相差を有し、直交側データ変換信号によって変調され
た直交側搬送波とを合成して変調信号を出力する直交変
調器において、 上記変調信号の一部から復調した上記同相側データ変換
信号と上記直交側データ変換信号との遅延時間差を検出
し、上記同相側データ変換信号または上記直交側データ
変換信号の少なくとも一方へ遅延時間を与えて上記遅延
時間差を最小にすることを特徴とする直交変調器。 - 【請求項２】 搬送波を出力する搬送波発振回路と、上
記搬送波を直交分配して、同相側搬送波および上記同相
側搬送波に対して９０度位相差のある直交側搬送波をそ
れぞれ出力する直交分配回路と、同相側データ変換信号
を上記同相側搬送波に乗算する同相側乗算回路と、直交
側データ変換信号を上記直交側搬送波に乗算する直交側
乗算回路と、上記同相側乗算回路の出力と上記直交側乗
算回路の出力とを合成して変調信号を出力する直交変調
器において、 上記同相側データ変換信号と上記直交側データ変換信号
とを上記変調信号の一部からそれぞれ復調する復調回路
と、 上記復調回路からの上記同相側データ変換信号と上記直
交側データ変換信号との遅延時間差を検出する遅延時間
差検出回路と、 上記同相側乗算回路へ入力される同相側データ変換信号
または上記直交側乗算回路へ入力される直交側データ変
換信号の少なくとも一方に遅延時間を与え、上記遅延時
間差が最小となるように上記遅延時間を変化する可変遅
延回路を備えることを特徴とする直交変調器。 - 【請求項３】 同相側データ変換信号および直交側デー
タ変換信号をデジタル伝送データから生成する直交多重
マッピング回路を備えることを特徴とする請求項２記載
の直交変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001000725A JP2002208978A (ja) | 2001-01-05 | 2001-01-05 | 直交変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001000725A JP2002208978A (ja) | 2001-01-05 | 2001-01-05 | 直交変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002208978A true JP2002208978A (ja) | 2002-07-26 |
Family
ID=18869462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001000725A Pending JP2002208978A (ja) | 2001-01-05 | 2001-01-05 | 直交変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002208978A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008104065A (ja) * | 2006-10-20 | 2008-05-01 | Advantest Corp | 検出装置、アナログ変調回路、及び試験装置 |
| CN100571246C (zh) * | 2004-04-21 | 2009-12-16 | 富士通株式会社 | 正交调制系统 |
-
2001
- 2001-01-05 JP JP2001000725A patent/JP2002208978A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100571246C (zh) * | 2004-04-21 | 2009-12-16 | 富士通株式会社 | 正交调制系统 |
| JP2008104065A (ja) * | 2006-10-20 | 2008-05-01 | Advantest Corp | 検出装置、アナログ変調回路、及び試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11477063B2 (en) | Device and method for modulating information | |
| US5787123A (en) | Receiver for orthogonal frequency division multiplexed signals | |
| FI80175B (fi) | Digitalt radiokommunikationssystem. | |
| JP3566788B2 (ja) | 交差偏波間補償装置 | |
| JPH10322304A (ja) | Ｏｆｄｍ送信装置及び受信装置とｏｆｄｍ送信方法及び受信方法 | |
| JP3058870B1 (ja) | Ａｆｃ回路 | |
| US6980509B1 (en) | Transmitting device and method, and providing medium | |
| JP4359864B2 (ja) | 直交周波数分割多重装置および直交周波数分割多重方法 | |
| JP2002208978A (ja) | 直交変調器 | |
| US7170850B2 (en) | Transmission apparatus and method and providing medium thereof | |
| JP3178138B2 (ja) | フレーム同期回路及びフレーム同期方法 | |
| JP2004201131A (ja) | 無線装置 | |
| JP2004241886A (ja) | 周波数制御回路、及びそれを用いた無線送受信装置とその周波数制御方法 | |
| US6629121B1 (en) | Surface acoustic wave-matched filter and differential detector for demodulating spread spectrum signals | |
| WO2003028276A2 (en) | Qpsk phase ambiguity corrector | |
| JP3558811B2 (ja) | 変調器及び変調方法、復調器及び復調方法 | |
| JP2001345869A (ja) | キャリア再生回路とデジタル信号受信装置 | |
| US6853692B2 (en) | Quadrature error reduction for QAM modulated up or down conversion | |
| JP2001060935A (ja) | 直交周波数分割多重変復調装置及びその方法 | |
| JP3865893B2 (ja) | 復調回路 | |
| JPH08181730A (ja) | ディジタル自動利得制御回路 | |
| JP2004297144A (ja) | 無線通信システム | |
| JPH10210092A (ja) | 位相検波回路 | |
| JP3311910B2 (ja) | 位相比較器及び復調器並びに通信装置 | |
| JP3632412B2 (ja) | スペクトル拡散通信システムおよびスペクトル拡散通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071112 |