JP2002202948A - データ転送回路およびデータ転送方法 - Google Patents
データ転送回路およびデータ転送方法Info
- Publication number
- JP2002202948A JP2002202948A JP2000401888A JP2000401888A JP2002202948A JP 2002202948 A JP2002202948 A JP 2002202948A JP 2000401888 A JP2000401888 A JP 2000401888A JP 2000401888 A JP2000401888 A JP 2000401888A JP 2002202948 A JP2002202948 A JP 2002202948A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- storage medium
- circuit
- transfer circuit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 47
- 239000004065 semiconductor Substances 0.000 claims description 21
- 230000002159 abnormal effect Effects 0.000 claims description 16
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 abstract description 6
- 230000002457 bidirectional effect Effects 0.000 abstract description 6
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 abstract description 5
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 abstract description 5
- 230000005856 abnormality Effects 0.000 abstract description 5
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 abstract description 5
- 108700012361 REG2 Proteins 0.000 abstract description 4
- 101150108637 REG2 gene Proteins 0.000 abstract description 4
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 abstract description 4
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 abstract description 4
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 abstract description 3
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 abstract description 3
- 230000000052 comparative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 101100116283 Arabidopsis thaliana DD11 gene Proteins 0.000 description 1
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 101000661816 Homo sapiens Suppression of tumorigenicity 18 protein Proteins 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 108090000237 interleukin-24 Proteins 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵへの頻繁な割込み要求を無くしデータ
転送速度を向上させる。 【解決手段】 データ転送回路２は、シーケンス・コン
トローラＳＣ１と、記憶媒体１と主メモリ３との間に介
在する双方向ＦＩＦＯと、正常終了値を格納するレジス
ターＲＥＧ１と、記憶媒体１の状態を示す状態値を格納
するレジスターＲＥＧ２と、記憶媒体１の各セグメント
のデータ転送が終了する度に計数するカウンターＣＮＴ
１と、を備える。レジスターＲＥＧ２に格納した状態値
がレジスターＲＥＧ１に格納した正常終了値と不一致に
なると、比較回路ＣＭＰ１は異常信号ＮＧを出力し、シ
ーケンス・コントローラＳＣ１はＣＰＵ４に割込み要求
を発してデータ転送を中断させる。
転送速度を向上させる。 【解決手段】 データ転送回路２は、シーケンス・コン
トローラＳＣ１と、記憶媒体１と主メモリ３との間に介
在する双方向ＦＩＦＯと、正常終了値を格納するレジス
ターＲＥＧ１と、記憶媒体１の状態を示す状態値を格納
するレジスターＲＥＧ２と、記憶媒体１の各セグメント
のデータ転送が終了する度に計数するカウンターＣＮＴ
１と、を備える。レジスターＲＥＧ２に格納した状態値
がレジスターＲＥＧ１に格納した正常終了値と不一致に
なると、比較回路ＣＭＰ１は異常信号ＮＧを出力し、シ
ーケンス・コントローラＳＣ１はＣＰＵ４に割込み要求
を発してデータ転送を中断させる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体メモリカー
ドなどの記憶媒体と画像処理装置などに搭載されるメモ
リ（半導体記憶装置）との間のデータ転送方法に関す
る。
ドなどの記憶媒体と画像処理装置などに搭載されるメモ
リ（半導体記憶装置）との間のデータ転送方法に関す
る。
【０００２】
【従来の技術】ディジタル・スチル・カメラやディジタ
ル・ビデオ・カメラなどのディジタル撮影装置におい
て、撮像センサで撮像した画像データはデジタル信号に
変換された後、画素補間処理や色空間変換処理などの種
々の画像処理を施された後に、一旦、主メモリに転送さ
れ格納される。主メモリに格納されたデータはＣＰＵ
（中央処理装置）のソフトウェア処理によりＪＰＥＧ
（Joint Photographic ExpertsGroup）方式などで圧縮
された後、半導体メモリカードなどの記憶媒体に転送さ
れ格納される。また、その記憶媒体に格納されたデータ
は読み出されて主メモリに転送され、ＬＣＤなどのファ
インダーでの表示などに利用される。
ル・ビデオ・カメラなどのディジタル撮影装置におい
て、撮像センサで撮像した画像データはデジタル信号に
変換された後、画素補間処理や色空間変換処理などの種
々の画像処理を施された後に、一旦、主メモリに転送さ
れ格納される。主メモリに格納されたデータはＣＰＵ
（中央処理装置）のソフトウェア処理によりＪＰＥＧ
（Joint Photographic ExpertsGroup）方式などで圧縮
された後、半導体メモリカードなどの記憶媒体に転送さ
れ格納される。また、その記憶媒体に格納されたデータ
は読み出されて主メモリに転送され、ＬＣＤなどのファ
インダーでの表示などに利用される。
【０００３】図５は、このような従来のデータ転送処理
を説明するための概略図であり、同図中、符号１００は
半導体メモリカードなどの記憶媒体、１０１はＣＰＵ、
１０２は記憶媒体１００のインターフェース、１０３は
主メモリを示している。記憶媒体１００は複数のセグメ
ント（所定のデータ記憶容量をもつトラックの一部）Ｓ
1〜Ｓn（ｎ：２以上の整数）を有する。
を説明するための概略図であり、同図中、符号１００は
半導体メモリカードなどの記憶媒体、１０１はＣＰＵ、
１０２は記憶媒体１００のインターフェース、１０３は
主メモリを示している。記憶媒体１００は複数のセグメ
ント（所定のデータ記憶容量をもつトラックの一部）Ｓ
1〜Ｓn（ｎ：２以上の整数）を有する。
【０００４】また図６および図７を参照しつつ従来のデ
ータ転送処理について概説する。図６はディジタル撮影
装置の全体処理を示すフローチャートである。図６に示
すように、先ず、ステップＳＴ１００で、ＣＰＵ１０１
は、転送領域として記憶媒体１００のセグメントＳ1〜
Ｓk（２≦ｋ≦ｎ）を指定し、記憶媒体１００と主メモ
リ１０３との間でインターフェース１０２を介した転送
処理を開始させる。次に、セグメントＳ1〜Ｓkに対する
データ転送処理と併行して、ＣＰＵ１０１において、デ
ィジタル撮影装置で撮影に必要な処理、例えば、ＡＦ
（自動合焦）処理やＡＥ（自動露出調整）処理などから
なる別処理１〜別処理ｍ（ＳＴ１０１〜ＳＴｍ）が実行
される。またこれら別処理１〜別処理ｍの実行中、各セ
グメントの転送処理が終了する度にＣＰＵ１０１に対す
る割込み処理Ｊ１，…が行われる。すなわち、割込み処
理Ｊ１では、図７に示すようにステップＳＴ２００にお
いて、次のセグメントの異常の有無を調べるため記憶媒
体１００の内部状態をチェックし、ステップＳＴ２０１
において、記憶媒体１００の内部が正常状態か否かを判
定し、その内部に異常がある場合はＣＰＵ１０１に次の
セグメントの転送を中断させる（ＳＴ２０２）。他方、
その内部が正常な場合はＣＰＵ１０１に次のセグメント
の転送処理を開始させ（ＳＴ２０３）、次いで図６に示
す全体処理に戻って別処理が続行される。
ータ転送処理について概説する。図６はディジタル撮影
装置の全体処理を示すフローチャートである。図６に示
すように、先ず、ステップＳＴ１００で、ＣＰＵ１０１
は、転送領域として記憶媒体１００のセグメントＳ1〜
Ｓk（２≦ｋ≦ｎ）を指定し、記憶媒体１００と主メモ
リ１０３との間でインターフェース１０２を介した転送
処理を開始させる。次に、セグメントＳ1〜Ｓkに対する
データ転送処理と併行して、ＣＰＵ１０１において、デ
ィジタル撮影装置で撮影に必要な処理、例えば、ＡＦ
（自動合焦）処理やＡＥ（自動露出調整）処理などから
なる別処理１〜別処理ｍ（ＳＴ１０１〜ＳＴｍ）が実行
される。またこれら別処理１〜別処理ｍの実行中、各セ
グメントの転送処理が終了する度にＣＰＵ１０１に対す
る割込み処理Ｊ１，…が行われる。すなわち、割込み処
理Ｊ１では、図７に示すようにステップＳＴ２００にお
いて、次のセグメントの異常の有無を調べるため記憶媒
体１００の内部状態をチェックし、ステップＳＴ２０１
において、記憶媒体１００の内部が正常状態か否かを判
定し、その内部に異常がある場合はＣＰＵ１０１に次の
セグメントの転送を中断させる（ＳＴ２０２）。他方、
その内部が正常な場合はＣＰＵ１０１に次のセグメント
の転送処理を開始させ（ＳＴ２０３）、次いで図６に示
す全体処理に戻って別処理が続行される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記デ
ータ転送処理では、データ転送容量が大きくなると、イ
ンターフェース１０２はＣＰＵに対して頻繁に割込み要
求を発する必要があり、ＣＰＵは各割込み要求に応えて
データ転送を中断させなければならない。例えば、５１
２バイト単位のセグメントにフォーマットされた記憶媒
体１００に対して１Ｍバイトのデータを転送する場合は
２０４８回の割込みが発生する。従って、その割込み処
理に要する時間はＤＭＡ転送に要する時間と比べると長
くなり、ＤＭＡ転送の全体速度の向上を妨げると共に、
ＣＰＵの処理速度を遅くするという問題があった。
ータ転送処理では、データ転送容量が大きくなると、イ
ンターフェース１０２はＣＰＵに対して頻繁に割込み要
求を発する必要があり、ＣＰＵは各割込み要求に応えて
データ転送を中断させなければならない。例えば、５１
２バイト単位のセグメントにフォーマットされた記憶媒
体１００に対して１Ｍバイトのデータを転送する場合は
２０４８回の割込みが発生する。従って、その割込み処
理に要する時間はＤＭＡ転送に要する時間と比べると長
くなり、ＤＭＡ転送の全体速度の向上を妨げると共に、
ＣＰＵの処理速度を遅くするという問題があった。
【０００６】以上の問題に鑑みて本発明が解決しようと
するところは、ＣＰＵに対する頻繁な割込み要求を無く
しデータ転送速度を向上させるデータ転送回路およびデ
ータ転送方法を提供する点にある。
するところは、ＣＰＵに対する頻繁な割込み要求を無く
しデータ転送速度を向上させるデータ転送回路およびデ
ータ転送方法を提供する点にある。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、請求項１に係る発明は、半導体記憶装置と複数のセ
グメントに分割された記憶媒体との間に介在して前記半
導体記憶装置と前記記憶媒体間のデータ転送を制御する
データ転送回路であって、前記記憶媒体の内部状態を示
す状態値と正常値とを比較し、双方が一致した場合は転
送要求信号を出力し、双方が不一致の場合は異常信号を
出力する比較部と、前記比較部から前記転送要求信号を
受けている期間は前記データ転送を前記セグメント毎に
順次許可して継続させ、前記異常信号を受けた時点で前
記データ転送を中断させる転送制御部と、を備えること
を特徴とするものである。
め、請求項１に係る発明は、半導体記憶装置と複数のセ
グメントに分割された記憶媒体との間に介在して前記半
導体記憶装置と前記記憶媒体間のデータ転送を制御する
データ転送回路であって、前記記憶媒体の内部状態を示
す状態値と正常値とを比較し、双方が一致した場合は転
送要求信号を出力し、双方が不一致の場合は異常信号を
出力する比較部と、前記比較部から前記転送要求信号を
受けている期間は前記データ転送を前記セグメント毎に
順次許可して継続させ、前記異常信号を受けた時点で前
記データ転送を中断させる転送制御部と、を備えること
を特徴とするものである。
【０００８】また請求項２に係る発明は、請求項１記載
のデータ転送回路であって、前記転送制御部は、前記異
常信号を受けた時点で、当該データ転送回路と前記記憶
媒体との間および当該データ転送回路と前記半導体記憶
装置との間におけるデータ転送を制御する外部の中央処
理装置に対して割込み要求を発するものである。
のデータ転送回路であって、前記転送制御部は、前記異
常信号を受けた時点で、当該データ転送回路と前記記憶
媒体との間および当該データ転送回路と前記半導体記憶
装置との間におけるデータ転送を制御する外部の中央処
理装置に対して割込み要求を発するものである。
【０００９】また請求項３に係る発明は、請求項１また
は２記載のデータ転送回路であって、当該データ転送回
路と前記記憶媒体との間および当該データ転送回路と前
記半導体記憶装置との間におけるデータ転送は、ＤＭＡ
（ダイレクト・メモリ・アクセス）コントローラにより
実行されるものである。
は２記載のデータ転送回路であって、当該データ転送回
路と前記記憶媒体との間および当該データ転送回路と前
記半導体記憶装置との間におけるデータ転送は、ＤＭＡ
（ダイレクト・メモリ・アクセス）コントローラにより
実行されるものである。
【００１０】次に請求項４に係る発明は、半導体記憶装
置と複数のセグメントに分割された記憶媒体との間に介
在して前記半導体記憶装置と前記記憶媒体間のデータ転
送を制御するデータ転送回路におけるデータ転送方法で
あって、（ａ）前記記憶媒体の内部状態を示す状態値と
正常値とを比較し、双方が一致した場合は転送要求信号
を発し、双方が不一致の場合は異常信号を発する工程
と、（ｂ）前記工程（ａ）で前記転送要求信号を発して
いる期間は前記データ転送を前記セグメント毎に順次許
可して継続する工程と、（ｃ）前記工程（ａ）で前記異
常信号を発した時点で、前記データ転送を中断する工程
と、を備えることを特徴とするものである。
置と複数のセグメントに分割された記憶媒体との間に介
在して前記半導体記憶装置と前記記憶媒体間のデータ転
送を制御するデータ転送回路におけるデータ転送方法で
あって、（ａ）前記記憶媒体の内部状態を示す状態値と
正常値とを比較し、双方が一致した場合は転送要求信号
を発し、双方が不一致の場合は異常信号を発する工程
と、（ｂ）前記工程（ａ）で前記転送要求信号を発して
いる期間は前記データ転送を前記セグメント毎に順次許
可して継続する工程と、（ｃ）前記工程（ａ）で前記異
常信号を発した時点で、前記データ転送を中断する工程
と、を備えることを特徴とするものである。
【００１１】また請求項５に係る発明は、請求項４記載
のデータ転送方法であって、前記工程（ｃ）において、
当該データ転送回路と前記記憶媒体との間および当該デ
ータ転送回路と前記半導体記憶装置との間におけるデー
タの転送を制御する外部の中央処理装置に対して割込み
要求を発して前記データ転送を中断させるものである。
のデータ転送方法であって、前記工程（ｃ）において、
当該データ転送回路と前記記憶媒体との間および当該デ
ータ転送回路と前記半導体記憶装置との間におけるデー
タの転送を制御する外部の中央処理装置に対して割込み
要求を発して前記データ転送を中断させるものである。
【００１２】そして請求項６に係る発明は、請求項４ま
たは５記載のデータ転送方法であって、前記工程（ｂ）
において、当該データ転送回路と前記記憶媒体との間お
よび当該データ転送回路と前記半導体記憶装置との間に
おけるデータ転送をＤＭＡ（ダイレクト・メモリ・アク
セス）方式で実行するものである。
たは５記載のデータ転送方法であって、前記工程（ｂ）
において、当該データ転送回路と前記記憶媒体との間お
よび当該データ転送回路と前記半導体記憶装置との間に
おけるデータ転送をＤＭＡ（ダイレクト・メモリ・アク
セス）方式で実行するものである。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態に係る
データ転送回路について説明する。図１は、その実施の
形態に係るデータ転送回路２とその周辺回路とを示す概
略図である。本実施の形態では、データ転送回路２は、
ディジタル・スチル・カメラやディジタル・ビデオ・カ
メラなどのディジタル撮影装置に組み込まれて使用され
る。また図１において、符号１は記憶媒体、３はディジ
タル撮影装置の処理回路上の主メモリ、４はその処理回
路上のＣＰＵを示している。データ転送回路２は、主メ
モリ３およびＣＰＵ４とメインバス（図示せず）を介し
て相互に接続されている。また記憶媒体１は、フラッシ
ュメモリなどを搭載した半導体メモリカードからなり、
その記憶領域は複数のセグメントＳ1〜Ｓn（ｎ：自然
数）に分割されており、記憶媒体１はカード・インター
フェース（図示せず）とメインバスとを介してデータ転
送回路２と接続されている。
データ転送回路について説明する。図１は、その実施の
形態に係るデータ転送回路２とその周辺回路とを示す概
略図である。本実施の形態では、データ転送回路２は、
ディジタル・スチル・カメラやディジタル・ビデオ・カ
メラなどのディジタル撮影装置に組み込まれて使用され
る。また図１において、符号１は記憶媒体、３はディジ
タル撮影装置の処理回路上の主メモリ、４はその処理回
路上のＣＰＵを示している。データ転送回路２は、主メ
モリ３およびＣＰＵ４とメインバス（図示せず）を介し
て相互に接続されている。また記憶媒体１は、フラッシ
ュメモリなどを搭載した半導体メモリカードからなり、
その記憶領域は複数のセグメントＳ1〜Ｓn（ｎ：自然
数）に分割されており、記憶媒体１はカード・インター
フェース（図示せず）とメインバスとを介してデータ転
送回路２と接続されている。
【００１４】図２はそのようなデータ転送回路２を示す
概略構成図である。データ転送回路２は記憶媒体１と主
メモリ３との間に介在し、後述する処理手順に従って周
辺回路を逐次制御するシーケンス・コントローラ（転送
制御部）ＳＣ１と、記憶媒体１と主メモリ３との間の双
方向のデータ転送を行う双方向ＦＩＦＯとを備えてい
る。またデータ転送回路２はＣＰＵ４から指定される正
常終了値を格納するレジスターＲＥＧ１と、記憶媒体１
の内部状態を示す状態値を取得する状態検出回路５と、
この状態検出回路５から出力されたその状態値を格納す
るレジスターＲＥＧ２とを備えており、比較回路ＣＭＰ
１はその正常終了値と状態値とを比較して、双方が一致
している場合は「Ｈ（High）」レベルの転送要求信号Ｒ
ＱＴを、双方が不一致の場合は「Ｌ（Low）」レベルの
異常信号ＮＧをシーケンス・コントローラＳＣ１に出力
する。
概略構成図である。データ転送回路２は記憶媒体１と主
メモリ３との間に介在し、後述する処理手順に従って周
辺回路を逐次制御するシーケンス・コントローラ（転送
制御部）ＳＣ１と、記憶媒体１と主メモリ３との間の双
方向のデータ転送を行う双方向ＦＩＦＯとを備えてい
る。またデータ転送回路２はＣＰＵ４から指定される正
常終了値を格納するレジスターＲＥＧ１と、記憶媒体１
の内部状態を示す状態値を取得する状態検出回路５と、
この状態検出回路５から出力されたその状態値を格納す
るレジスターＲＥＧ２とを備えており、比較回路ＣＭＰ
１はその正常終了値と状態値とを比較して、双方が一致
している場合は「Ｈ（High）」レベルの転送要求信号Ｒ
ＱＴを、双方が不一致の場合は「Ｌ（Low）」レベルの
異常信号ＮＧをシーケンス・コントローラＳＣ１に出力
する。
【００１５】シーケンス・コントローラＳＣ１はＣＰＵ
４の制御により、比較回路ＣＭＰ１から転送要求信号Ｒ
ＱＴが入力している期間、双方向ＦＩＦＯに対してデー
タ転送の許否を制御する。またシーケンス・コントロー
ラＳＣ１は、記憶媒体１の各セグメントＳk（１≦ｋ≦
ｎ）に対するデータ転送が終了する度にカウンターＣＮ
Ｔ１に計数させ、カウンターＣＮＴ１はその計数値をシ
ーケンス・コントローラＳＣ１に出力する。そしてシー
ケンス・コントローラＳＣ１は、比較回路ＣＭＰ１から
異常信号ＮＧが入力した時点でＣＰＵ４に対して異常割
込み要求を発することで、記憶媒体１と主メモリ３との
間の、双方向ＦＩＦＯを介したデータ転送を中断させ
る。
４の制御により、比較回路ＣＭＰ１から転送要求信号Ｒ
ＱＴが入力している期間、双方向ＦＩＦＯに対してデー
タ転送の許否を制御する。またシーケンス・コントロー
ラＳＣ１は、記憶媒体１の各セグメントＳk（１≦ｋ≦
ｎ）に対するデータ転送が終了する度にカウンターＣＮ
Ｔ１に計数させ、カウンターＣＮＴ１はその計数値をシ
ーケンス・コントローラＳＣ１に出力する。そしてシー
ケンス・コントローラＳＣ１は、比較回路ＣＭＰ１から
異常信号ＮＧが入力した時点でＣＰＵ４に対して異常割
込み要求を発することで、記憶媒体１と主メモリ３との
間の、双方向ＦＩＦＯを介したデータ転送を中断させ
る。
【００１６】また本実施の形態では、記憶媒体１とデー
タ転送回路２との間および主メモリ３とデータ転送回路
２との間のデータ転送にはＤＭＡ（ダイレクト・メモリ
・アクセス）コントローラ（図示せず）を用いる。その
ＤＭＡコントローラは、記憶媒体１，データ転送回路
２，主メモリ３およびＣＰＵ４とメインバスを介して相
互接続されている。
タ転送回路２との間および主メモリ３とデータ転送回路
２との間のデータ転送にはＤＭＡ（ダイレクト・メモリ
・アクセス）コントローラ（図示せず）を用いる。その
ＤＭＡコントローラは、記憶媒体１，データ転送回路
２，主メモリ３およびＣＰＵ４とメインバスを介して相
互接続されている。
【００１７】以上の構成を有するデータ転送回路２の処
理方法を、図３および図４のフローチャートを参照しつ
つ以下に詳説する。図３は、本実施の形態に係るデータ
転送方法を用いた場合のディジタル撮影装置の全体処理
の概略を示すフローチャート、図４は、本実施の形態に
係るデータ転送方法を示すフローチャートである。
理方法を、図３および図４のフローチャートを参照しつ
つ以下に詳説する。図３は、本実施の形態に係るデータ
転送方法を用いた場合のディジタル撮影装置の全体処理
の概略を示すフローチャート、図４は、本実施の形態に
係るデータ転送方法を示すフローチャートである。
【００１８】図３に示すようにステップＳＴ１で、ＣＰ
Ｕ４がシーケンス・コントローラＳＣ１に対してデータ
転送命令を発することでデータ転送処理が開始される。
その後、ＣＰＵ４は、データ転送処理が終了するか、ま
たはデータ転送回路２から割込み要求を受けるまで、別
処理１（ＳＴ２）、別処理２（ＳＴ３）、…、別処理ｍ
（ＳＴｍ）を順次実行する。これら別処理１〜ｍでは、
それぞれ、カメラのシャッターボタンの押し下げを検知
する処理や、被写体に対する焦点合わせを自動的に実行
するＡＦ（自動合焦）処理、ＣＣＤセンサやＣＭＯＳセ
ンサなどの撮像センサへの露光量を自動調整するＡＥ
（自動露出調整）処理、シャッター速度の最適値を算出
する処理などが実行される。
Ｕ４がシーケンス・コントローラＳＣ１に対してデータ
転送命令を発することでデータ転送処理が開始される。
その後、ＣＰＵ４は、データ転送処理が終了するか、ま
たはデータ転送回路２から割込み要求を受けるまで、別
処理１（ＳＴ２）、別処理２（ＳＴ３）、…、別処理ｍ
（ＳＴｍ）を順次実行する。これら別処理１〜ｍでは、
それぞれ、カメラのシャッターボタンの押し下げを検知
する処理や、被写体に対する焦点合わせを自動的に実行
するＡＦ（自動合焦）処理、ＣＣＤセンサやＣＭＯＳセ
ンサなどの撮像センサへの露光量を自動調整するＡＥ
（自動露出調整）処理、シャッター速度の最適値を算出
する処理などが実行される。
【００１９】これら別処理１〜別処理ｍが実行されるの
と併行して、上記ステップＳＴ１で開始したデータ転送
処理は、図４に示すフローチャートに従って実行され
る。先ず、ステップＳＴ１０で、ＣＰＵ４は、データ転
送回路２のシーケンス・コントローラＳＣ１に対してデ
ータ転送命令を発し、レジスターＲＥＧ１に、データ転
送処理が正常終了した場合の記憶媒体１の状態値（正常
終了値）を転送して記憶させる。
と併行して、上記ステップＳＴ１で開始したデータ転送
処理は、図４に示すフローチャートに従って実行され
る。先ず、ステップＳＴ１０で、ＣＰＵ４は、データ転
送回路２のシーケンス・コントローラＳＣ１に対してデ
ータ転送命令を発し、レジスターＲＥＧ１に、データ転
送処理が正常終了した場合の記憶媒体１の状態値（正常
終了値）を転送して記憶させる。
【００２０】次に、ステップＳＴ１１の判定ブロック
で、シーケンス・コントローラＳＣ１は比較回路ＣＭＰ
１から入力する比較信号が転送要求信号ＲＱＴである場
合、すなわち状態検出回路５から取得した状態値が正常
終了値と一致している場合は、次のステップＳＴ１２に
処理を移行させ、他方、その比較信号が異常信号ＮＧの
場合、ステップＳＴ１４に処理を移行させる。ステップ
ＳＴ１４では、シーケンス・コントローラＳＣ１はＣＰ
Ｕ４に異常割込み要求を発する。次いで、この異常割込
み要求を受けたＣＰＵ４はＤＭＡコントローラに当該セ
グメントＳ1に対するＤＭＡ転送処理を中断させ（ＳＴ
１５）、本実施の形態に係るデータ転送処理を終了させ
る。
で、シーケンス・コントローラＳＣ１は比較回路ＣＭＰ
１から入力する比較信号が転送要求信号ＲＱＴである場
合、すなわち状態検出回路５から取得した状態値が正常
終了値と一致している場合は、次のステップＳＴ１２に
処理を移行させ、他方、その比較信号が異常信号ＮＧの
場合、ステップＳＴ１４に処理を移行させる。ステップ
ＳＴ１４では、シーケンス・コントローラＳＣ１はＣＰ
Ｕ４に異常割込み要求を発する。次いで、この異常割込
み要求を受けたＣＰＵ４はＤＭＡコントローラに当該セ
グメントＳ1に対するＤＭＡ転送処理を中断させ（ＳＴ
１５）、本実施の形態に係るデータ転送処理を終了させ
る。
【００２１】他方、ステップＳＴ１２の判定ブロックで
は、シーケンス・コントローラＳＣ１は、状態検出回路
５から出力された記憶媒体１の状態値がビジー状態を示
しているか否かをチェックし、その状態値がビジー状態
を示している場合、シーケンス・コントローラＳＣ１は
そのビジー状態が解除されるまで待機すると共に待機信
号をＣＰＵ４に出力する。
は、シーケンス・コントローラＳＣ１は、状態検出回路
５から出力された記憶媒体１の状態値がビジー状態を示
しているか否かをチェックし、その状態値がビジー状態
を示している場合、シーケンス・コントローラＳＣ１は
そのビジー状態が解除されるまで待機すると共に待機信
号をＣＰＵ４に出力する。
【００２２】上記ステップＳＴ１２で前記状態値がデー
タ転送の許可を示す値である場合はステップＳＴ１３に
処理が移行し、ＤＭＡコントローラは、ＣＰＵ４から転
送領域となるセグメントＳ1〜Ｓkのアドレス情報と転送
要求とを受けてメインバスを獲得し、記憶媒体１のセグ
メントＳ1に対して記憶媒体１と主メモリ３との間のＤ
ＭＡ転送を開始させる。この時、セグメントＳ1に記憶
されたデータを主メモリ３にＤＭＡ転送してもよいし、
逆に、主メモリ３に一時的に記憶されたデータをセグメ
ントＳ1にＤＭＡ転送してもよい。
タ転送の許可を示す値である場合はステップＳＴ１３に
処理が移行し、ＤＭＡコントローラは、ＣＰＵ４から転
送領域となるセグメントＳ1〜Ｓkのアドレス情報と転送
要求とを受けてメインバスを獲得し、記憶媒体１のセグ
メントＳ1に対して記憶媒体１と主メモリ３との間のＤ
ＭＡ転送を開始させる。この時、セグメントＳ1に記憶
されたデータを主メモリ３にＤＭＡ転送してもよいし、
逆に、主メモリ３に一時的に記憶されたデータをセグメ
ントＳ1にＤＭＡ転送してもよい。
【００２３】このようにしてセグメントＳ1に対するＤ
ＭＡ転送処理が終了した場合（ＳＴ１６）、次のステッ
プＳＴ１７で全てのセグメントＳ1〜Ｓkに対するデータ
転送処理が終了したか否かが判定される。すなわち、カ
ウンターＣＮＴ１は、記憶媒体１のセグメントの転送処
理が開始される度に計数した計数値をシーケンス・コン
トローラＳＣ１に出力するから、シーケンス・コントロ
ーラＳＣ１はどのセグメントが最終のものか否かを判定
できる。全セグメントＳ1〜Ｓkに対するデータ転送が未
終了の場合、次のセグメントＳ2が指定される（ＳＴ１
８）。その後、上記ステップＳＴ１１に処理が戻り、状
態検出回路５はセグメントＳ２の異常の有無を示す状態
値を取得してレジスターＲＥＧ２に格納させ、比較回路
ＣＭＰ１はその状態値とレジスターＲＥＧ１に格納した
正常終了値とを比較した比較信号をシーケンス・コント
ローラＳＣ１に出力し、シーケンス・コントローラＳＣ
１はその比較信号に基づいて上記ステップＳＴ１２およ
び上記ステップＳＴ１４の何れかに処理を移行させる。
以後、ステップＳＴ１１で比較回路ＣＭＰ１から異常信
号ＮＧが出力される場合を除いて、上記ステップＳＴ１
２〜ＳＴ１８の処理が繰り返し実行される。
ＭＡ転送処理が終了した場合（ＳＴ１６）、次のステッ
プＳＴ１７で全てのセグメントＳ1〜Ｓkに対するデータ
転送処理が終了したか否かが判定される。すなわち、カ
ウンターＣＮＴ１は、記憶媒体１のセグメントの転送処
理が開始される度に計数した計数値をシーケンス・コン
トローラＳＣ１に出力するから、シーケンス・コントロ
ーラＳＣ１はどのセグメントが最終のものか否かを判定
できる。全セグメントＳ1〜Ｓkに対するデータ転送が未
終了の場合、次のセグメントＳ2が指定される（ＳＴ１
８）。その後、上記ステップＳＴ１１に処理が戻り、状
態検出回路５はセグメントＳ２の異常の有無を示す状態
値を取得してレジスターＲＥＧ２に格納させ、比較回路
ＣＭＰ１はその状態値とレジスターＲＥＧ１に格納した
正常終了値とを比較した比較信号をシーケンス・コント
ローラＳＣ１に出力し、シーケンス・コントローラＳＣ
１はその比較信号に基づいて上記ステップＳＴ１２およ
び上記ステップＳＴ１４の何れかに処理を移行させる。
以後、ステップＳＴ１１で比較回路ＣＭＰ１から異常信
号ＮＧが出力される場合を除いて、上記ステップＳＴ１
２〜ＳＴ１８の処理が繰り返し実行される。
【００２４】そして、ステップＳＴ１７で全セグメント
Ｓ1〜Ｓkに対するデータ転送処理が終了した旨が判定さ
れた時点で、シーケンス・コントローラＳＣ１は双方向
ＦＩＦＯにデータ転送を中断させるように制御する。
尚、この時、シーケンス・コントローラＳＣ１からＣＰ
Ｕ４に割込み要求を発し、ＣＰＵ４からＤＭＡコントロ
ーラに対してデータ転送処理を中断させても構わない。
以上で本実施の形態に係るデータ転送処理は終了する。
Ｓ1〜Ｓkに対するデータ転送処理が終了した旨が判定さ
れた時点で、シーケンス・コントローラＳＣ１は双方向
ＦＩＦＯにデータ転送を中断させるように制御する。
尚、この時、シーケンス・コントローラＳＣ１からＣＰ
Ｕ４に割込み要求を発し、ＣＰＵ４からＤＭＡコントロ
ーラに対してデータ転送処理を中断させても構わない。
以上で本実施の形態に係るデータ転送処理は終了する。
【００２５】このように本実施の形態では、上述した従
来例とは異なり、比較回路ＣＭＰ１で記憶媒体１の内部
状態をチェックしながらデータ転送を行っており、別処
理１〜別処理ｍの間にＣＰＵに対する割込み要求が生じ
ないため、データ転送速度を大幅に向上させることが可
能となる。またＣＰＵにかかる負荷も減り、ＣＰＵの処
理速度が大幅に向上する。従って、ディジタル撮影装置
の処理速度が向上する。
来例とは異なり、比較回路ＣＭＰ１で記憶媒体１の内部
状態をチェックしながらデータ転送を行っており、別処
理１〜別処理ｍの間にＣＰＵに対する割込み要求が生じ
ないため、データ転送速度を大幅に向上させることが可
能となる。またＣＰＵにかかる負荷も減り、ＣＰＵの処
理速度が大幅に向上する。従って、ディジタル撮影装置
の処理速度が向上する。
【００２６】また、主メモリ３とデータ転送回路２との
間およびデータ転送回路２と記憶媒体１との間のデータ
転送にＤＭＡ方式を採用することで、データを高速に転
送できると共にＣＰＵにかかる負荷が減少し、ＣＰＵの
処理速度が更に向上することとなる。
間およびデータ転送回路２と記憶媒体１との間のデータ
転送にＤＭＡ方式を採用することで、データを高速に転
送できると共にＣＰＵにかかる負荷が減少し、ＣＰＵの
処理速度が更に向上することとなる。
【００２７】
【発明の効果】以上の如く、本発明の請求項１に係るデ
ータ転送方法および請求項４に係るデータ転送回路によ
れば、上記比較回路で記憶媒体の内部状態をチェックし
つつ記憶媒体上の複数のセグメントに対するデータ転送
が実行されており、従来のように各セグメントに対する
転送処理が終了する度にＣＰＵに割込み要求が入ること
が無いため、データ転送速度を大幅に向上させることが
可能となる。またＣＰＵにかかる負荷も減るためＣＰＵ
の処理速度を大幅に向上させることが可能となる。
ータ転送方法および請求項４に係るデータ転送回路によ
れば、上記比較回路で記憶媒体の内部状態をチェックし
つつ記憶媒体上の複数のセグメントに対するデータ転送
が実行されており、従来のように各セグメントに対する
転送処理が終了する度にＣＰＵに割込み要求が入ること
が無いため、データ転送速度を大幅に向上させることが
可能となる。またＣＰＵにかかる負荷も減るためＣＰＵ
の処理速度を大幅に向上させることが可能となる。
【００２８】請求項２および請求項５によれば、記憶媒
体の内部状態に異常が検出された場合は、その記憶媒体
の当該セグメントに対するデータ転送を確実に中断で
き、転送データを保護することができる。
体の内部状態に異常が検出された場合は、その記憶媒体
の当該セグメントに対するデータ転送を確実に中断で
き、転送データを保護することができる。
【００２９】請求項３および請求項６によれば、データ
を高速に転送できると共にＣＰＵにかかる負荷が減少
し、ＣＰＵの処理速度が更に向上する。
を高速に転送できると共にＣＰＵにかかる負荷が減少
し、ＣＰＵの処理速度が更に向上する。
【図１】本発明の実施の形態に係るデータ転送回路とそ
の周辺回路とを示す概略図である。
の周辺回路とを示す概略図である。
【図２】本発明の実施の形態に係るデータ転送回路を示
す概略構成図である。
す概略構成図である。
【図３】本発明の実施の形態に係るデータ転送方法を用
いた場合の全体処理の例を示すフローチャートである。
いた場合の全体処理の例を示すフローチャートである。
【図４】本発明の実施の形態に係るデータ転送方法を示
すフローチャートである。
すフローチャートである。
【図５】従来のデータ転送処理を説明するための概略構
成図である。
成図である。
【図６】従来のデータ転送方法を用いた場合の全体処理
を示すフローチャートである。
を示すフローチャートである。
【図７】割込み処理を示すフローチャートである。
１ 記憶媒体 ２ データ転送回路 ３ 主メモリ ４ ＣＰＵ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B061 BA02 BA03 CC11 DD09 DD11 DD18 5B065 BA05 CC04 CC08 CE07 CE12 5C052 AA17 GA02 GA08 GA09 GB06 GC00 GE08
Claims (6)
- 【請求項１】 半導体記憶装置と複数のセグメントに分
割された記憶媒体との間に介在して前記半導体記憶装置
と前記記憶媒体間のデータ転送を制御するデータ転送回
路であって、 前記記憶媒体の内部状態を示す状態値と正常値とを比較
し、双方が一致した場合は転送要求信号を出力し、双方
が不一致の場合は異常信号を出力する比較部と、 前記比較部から前記転送要求信号を受けている期間は前
記データ転送を前記セグメント毎に順次許可して継続さ
せ、前記異常信号を受けた時点で前記データ転送を中断
させる転送制御部と、を備えることを特徴とするデータ
転送回路。 - 【請求項２】 請求項１記載のデータ転送回路であっ
て、前記転送制御部は、前記異常信号を受けた時点で、
当該データ転送回路と前記記憶媒体との間および当該デ
ータ転送回路と前記半導体記憶装置との間におけるデー
タ転送を制御する外部の中央処理装置に対して割込み要
求を発する、データ転送回路。 - 【請求項３】 請求項１または２記載のデータ転送回路
であって、当該データ転送回路と前記記憶媒体との間お
よび当該データ転送回路と前記半導体記憶装置との間に
おけるデータ転送は、ＤＭＡ（ダイレクト・メモリ・ア
クセス）コントローラにより実行される、データ転送回
路。 - 【請求項４】 半導体記憶装置と複数のセグメントに分
割された記憶媒体との間に介在して前記半導体記憶装置
と前記記憶媒体間のデータ転送を制御するデータ転送回
路におけるデータ転送方法であって、（ａ）前記記憶媒
体の内部状態を示す状態値と正常値とを比較し、双方が
一致した場合は転送要求信号を発し、双方が不一致の場
合は異常信号を発する工程と、（ｂ）前記工程（ａ）で
前記転送要求信号を発している期間は前記データ転送を
前記セグメント毎に順次許可して継続する工程と、
（ｃ）前記工程（ａ）で前記異常信号を発した時点で、
前記データ転送を中断する工程と、を備えることを特徴
とするデータ転送方法。 - 【請求項５】 請求項４記載のデータ転送方法であっ
て、前記工程（ｃ）において、当該データ転送回路と前
記記憶媒体との間および当該データ転送回路と前記半導
体記憶装置との間におけるデータの転送を制御する外部
の中央処理装置に対して割込み要求を発して前記データ
転送を中断させる、データ転送方法。 - 【請求項６】 請求項４または５記載のデータ転送方法
であって、前記工程（ｂ）において、当該データ転送回
路と前記記憶媒体との間および当該データ転送回路と前
記半導体記憶装置との間におけるデータ転送をＤＭＡ
（ダイレクト・メモリ・アクセス）方式で実行する、デ
ータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000401888A JP2002202948A (ja) | 2000-12-28 | 2000-12-28 | データ転送回路およびデータ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000401888A JP2002202948A (ja) | 2000-12-28 | 2000-12-28 | データ転送回路およびデータ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002202948A true JP2002202948A (ja) | 2002-07-19 |
Family
ID=18866262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000401888A Pending JP2002202948A (ja) | 2000-12-28 | 2000-12-28 | データ転送回路およびデータ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002202948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078161A (ja) * | 2003-08-28 | 2005-03-24 | Canon Inc | 記録装置 |
| JP2008113094A (ja) * | 2006-10-27 | 2008-05-15 | Digital Electronics Corp | 画像取込装置およびそれを備えた画像表示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63223943A (ja) * | 1987-03-13 | 1988-09-19 | Fujitsu Ltd | ダイレクトメモリアクセス制御装置 |
| JPH0335341A (ja) * | 1989-06-30 | 1991-02-15 | Nec Corp | ステータス信号検出器 |
| JPH0566980A (ja) * | 1991-09-09 | 1993-03-19 | Hitachi Ltd | フアイル制御方式 |
| JPH05151296A (ja) * | 1991-11-26 | 1993-06-18 | Hokuriku Nippon Denki Software Kk | メモリ付回路の論理検証装置および方法 |
| JPH0714392A (ja) * | 1993-06-14 | 1995-01-17 | Toshiba Corp | 不揮発性半導体メモリおよびそれを使用した半導体ディスク装置 |
| JPH08101806A (ja) * | 1994-09-30 | 1996-04-16 | Oki Electric Ind Co Ltd | Ｄｍａ装置、マイクロプロセッサ及びマイクロコンピュータシステム |
| JPH09280891A (ja) * | 1996-04-09 | 1997-10-31 | Matsushita Electric Ind Co Ltd | ロータリーエンコーダ |
| JPH1063442A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体ディスク装置 |
-
2000
- 2000-12-28 JP JP2000401888A patent/JP2002202948A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63223943A (ja) * | 1987-03-13 | 1988-09-19 | Fujitsu Ltd | ダイレクトメモリアクセス制御装置 |
| JPH0335341A (ja) * | 1989-06-30 | 1991-02-15 | Nec Corp | ステータス信号検出器 |
| JPH0566980A (ja) * | 1991-09-09 | 1993-03-19 | Hitachi Ltd | フアイル制御方式 |
| JPH05151296A (ja) * | 1991-11-26 | 1993-06-18 | Hokuriku Nippon Denki Software Kk | メモリ付回路の論理検証装置および方法 |
| JPH0714392A (ja) * | 1993-06-14 | 1995-01-17 | Toshiba Corp | 不揮発性半導体メモリおよびそれを使用した半導体ディスク装置 |
| JPH08101806A (ja) * | 1994-09-30 | 1996-04-16 | Oki Electric Ind Co Ltd | Ｄｍａ装置、マイクロプロセッサ及びマイクロコンピュータシステム |
| JPH09280891A (ja) * | 1996-04-09 | 1997-10-31 | Matsushita Electric Ind Co Ltd | ロータリーエンコーダ |
| JPH1063442A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体ディスク装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078161A (ja) * | 2003-08-28 | 2005-03-24 | Canon Inc | 記録装置 |
| JP2008113094A (ja) * | 2006-10-27 | 2008-05-15 | Digital Electronics Corp | 画像取込装置およびそれを備えた画像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| USRE42779E1 (en) | Apparatus and method for handling digital image data | |
| US7185151B2 (en) | Data processing device characterized in its data transfer method, program for executing on a computer to perform functions of the device, and computer readable recording medium storing such a program | |
| JPH06236343A (ja) | メモリに対し非同期でデータの読出し／書込みを行う方法及びそのためのダイレクトメモリアクセス・コントローラ | |
| US5016165A (en) | Direct memory access controlled system | |
| EP1063594B1 (en) | An interrupt controller and a microcomputer incorporating this controller | |
| JP2002202948A (ja) | データ転送回路およびデータ転送方法 | |
| US7321438B2 (en) | Parallel processing for a first and second image data from one input image | |
| JPH10334037A (ja) | 通信ｄｍａ装置 | |
| JPH06337843A (ja) | データ転送制御方法 | |
| JP2006018642A (ja) | Ｄｍａ転送制御装置 | |
| JPH08171528A (ja) | データ処理装置 | |
| JP2006189919A (ja) | 電子機器、制御方法及びコンピュータプログラム | |
| JPH0877099A (ja) | Ｄｍａコントローラ | |
| JP2800764B2 (ja) | データ転送制御方式 | |
| JP2885640B2 (ja) | データバス転送方法 | |
| JP4689257B2 (ja) | バス制御装置および情報処理システム | |
| JPH0713881A (ja) | 通信処理装置 | |
| JP3932275B2 (ja) | 画像入出力装置 | |
| JP4532969B2 (ja) | データ処理装置及び方法 | |
| US20050140799A1 (en) | Memory access control unit and network camera apparatus | |
| JP2604051B2 (ja) | データ転送方法 | |
| JP2001005636A (ja) | バッファメモリ制御回路 | |
| JP2527066B2 (ja) | 受信待ち行列処理装置 | |
| JP2002251368A (ja) | データ転送制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100818 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |