[go: up one dir, main page]

JP2002299589A - Adhesive semiconductor substrate - Google Patents

Adhesive semiconductor substrate

Info

Publication number
JP2002299589A
JP2002299589A JP2001101295A JP2001101295A JP2002299589A JP 2002299589 A JP2002299589 A JP 2002299589A JP 2001101295 A JP2001101295 A JP 2001101295A JP 2001101295 A JP2001101295 A JP 2001101295A JP 2002299589 A JP2002299589 A JP 2002299589A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
intervening layer
oxide film
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001101295A
Other languages
Japanese (ja)
Inventor
Kazuyoshi Furukawa
川 和 由 古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001101295A priority Critical patent/JP2002299589A/en
Publication of JP2002299589A publication Critical patent/JP2002299589A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 支持基板を可及的に容易に剥離することがで
きるとともに製造コストが上昇するのを可及的に抑制す
ることを可能にする。 【解決手段】 第1の基板11と、第2の基板12と、
第1の基板と第2の基板を接着するために第1の基板と
第2の基板との間に設けられ、第1および第2の基板の
エッチング速度より速い材料から構成されて一部が除去
された介在層13とを備えている。
(57) [Problem] To enable a support substrate to be peeled as easily as possible and to suppress an increase in manufacturing cost as much as possible. SOLUTION: A first substrate 11, a second substrate 12, and
The first and second substrates are provided between the first and second substrates for bonding the first and second substrates, and are made of a material having a higher etching rate than the etching rates of the first and second substrates. And the intervening layer 13 that has been removed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、接着型半導体基板
に関し、特に、半導体素子を作る工程後、あるいは工程
中に、接着してあった支持基板を分離できる接着型半導
体基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an adhesive semiconductor substrate, and more particularly, to an adhesive semiconductor substrate capable of separating a bonded support substrate after or during a process for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】一般に、半導体素子は、半導体ウェーハ
の表面に作られる。素子の動作に必要な深さは、数μm
から、高耐圧素子のように厚いものでも高々200μm
程度である。その一方、ウェーハは強度や取扱いの面か
ら一定の厚さが必要であり、直径が150mm以下のシ
リコンウェーハでは625μmが、直径が200mmの
シリコンウェーハでは725μmの厚さが標準である。
2. Description of the Related Art Generally, semiconductor devices are formed on the surface of a semiconductor wafer. The depth required for device operation is several μm
Therefore, even a thick one such as a high withstand voltage element is at most 200 μm
It is about. On the other hand, the wafer must have a certain thickness in terms of strength and handling, and the standard thickness is 625 μm for a silicon wafer having a diameter of 150 mm or less, and 725 μm for a silicon wafer having a diameter of 200 mm.

【0003】従って、ウェーハの裏面側数百μmは、素
子特性上不要な領域である。不要なばかりではなく、余
分な厚みの部分は、電気抵抗の増加や、スイッチング時
にキャリアが残留して高速動作を妨げるなど、素子特性
を悪化させる場合も多い。
Therefore, a few hundred μm on the back side of the wafer is an unnecessary area in terms of device characteristics. In addition to the unnecessary portions, the extra thickness portion often deteriorates the device characteristics, such as an increase in electric resistance and a carrier remaining at the time of switching to hinder high-speed operation.

【0004】このため、素子に必要な厚さのウェーハを
使用することが理想であるが、厚さが薄い場合ウェーハ
が割れやすく取り扱えないことが多い。
[0004] For this reason, it is ideal to use a wafer having a thickness necessary for the element. However, when the thickness is small, the wafer is often broken and cannot be handled.

【0005】この対策として、薄いウェーハを支持基板
に貼り合わせて素子構造工程を行い、最後に支持基板を
剥がす方法が試みられている。
As a countermeasure, a method has been attempted in which a thin wafer is bonded to a support substrate to perform an element structure process, and finally the support substrate is peeled off.

【0006】ウェーハ接着は、接着剤を使用せずに強固
にウェーハを一体化できるので、このような目的には最
適であるが、接合強度が高いため、支持基板が剥離でき
ない問題が生じる場合がある。
[0006] Wafer bonding is ideal for such a purpose because the wafer can be firmly integrated without using an adhesive. However, there is a case where a problem arises in that the supporting substrate cannot be peeled off due to high bonding strength. is there.

【0007】この解決策として、図6に示すような、酸
化膜23を間に挟んで、半導体基板21と支持基板22
を一体化した、いわゆるSOI(Silicon On Insulato
r)構造の接着ウェーハ20を用いることが提案されてい
る。すなわち、半導体基板21に素子を形成した後、表
面に保護膜(図示せず)を設けて、接着ウェーハ20を
弗酸に侵漬し、中間の酸化膜23を選択的にエッチング
することで、支持基板22を分離する。
As a solution to this, as shown in FIG. 6, a semiconductor substrate 21 and a support substrate 22 are sandwiched with an oxide film 23 interposed therebetween.
SOI (Silicon On Insulato)
r) It has been proposed to use a bonded wafer 20 having a structure. That is, after forming elements on the semiconductor substrate 21, a protective film (not shown) is provided on the surface, the bonded wafer 20 is immersed in hydrofluoric acid, and the intermediate oxide film 23 is selectively etched. The support substrate 22 is separated.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、この方
法では酸化膜23のエッチングに1週間以上の時間を要
し、また上記保護膜が保ちにくい問題がある。
However, in this method, the etching of the oxide film 23 requires more than one week, and there is a problem that it is difficult to maintain the protective film.

【0009】他の方法として、支持基板22と酸化膜2
3を裏側からエッチングする方法がある。弗硝酸で支持
基板22をエッチングすればエッチングは酸化膜23で
停止する。その後、酸化膜23を弗酸でエッチングすれ
ばよい。さらに、機械的な研削で支持基板を薄くする方
法と組み合わせることもできる。
As another method, the supporting substrate 22 and the oxide film 2
3 can be etched from the back side. If the support substrate 22 is etched with hydrofluoric acid, the etching stops at the oxide film 23. After that, the oxide film 23 may be etched with hydrofluoric acid. Further, it can be combined with a method of thinning the support substrate by mechanical grinding.

【0010】しかしながら、この方法では支持基板22
が使い捨てとなり、製造コストが高くなるという問題が
生じる。
However, in this method, the supporting substrate 22
Is disposable, which causes a problem that the manufacturing cost is increased.

【0011】本発明は、上記事情を考慮してなされたも
のであって、支持基板を可及的に容易に剥離することが
できるとともに製造コストが上昇するのを可及的に抑制
することのできる接着型半導体基板を提供することを目
的とする。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above circumstances, and an object of the present invention is to make it possible to peel a supporting substrate as easily as possible and to suppress an increase in manufacturing cost as much as possible. It is an object of the present invention to provide a bonded semiconductor substrate that can be used.

【0012】[0012]

【課題を解決するための手段】本発明による接着型半導
体基板は、第1の基板と、第2の基板と、前記第1の基
板と前記第2の基板を接着するために前記第1の基板と
前記第2の基板との間に設けられ、前記第1および第2
の基板のエッチング速度より速い材料から構成されて一
部が除去された介在層と、を備えたことを特徴とする。
According to the present invention, there is provided an adhesive semiconductor substrate comprising a first substrate, a second substrate, and the first substrate for bonding the first substrate and the second substrate. A first substrate and a second substrate provided between the substrate and the second substrate;
And an intervening layer made of a material faster than the etching rate of the substrate and partially removed.

【0013】なお、前記介在層が除去された部分は連続
した空間となっていることが好ましい。
Preferably, the portion from which the intervening layer has been removed is a continuous space.

【0014】なお、前記第1および第2の基板の周辺部
が介在層を介して接合一体化されていることが好まし
い。
It is preferable that the peripheral portions of the first and second substrates are joined and integrated via an intervening layer.

【0015】なお、前記第1および第2の基板がシリコ
ンから構成され、前記介在層がシリコン酸化膜であって
も良い。
[0015] The first and second substrates may be made of silicon, and the intervening layer may be a silicon oxide film.

【0016】また、本発明による接着型半導体基板は、
表面に複数の溝が設けられた第1の基板と、第2の基板
と、前記第1の基板と前記第2の基板を接着するために
前記第1の基板と前記第2の基板との間に設けられ、前
記第1および第2の基板のエッチング速度より速い材料
から構成された介在層と、を備えたことを特徴とする。
Further, the adhesive semiconductor substrate according to the present invention comprises:
A first substrate provided with a plurality of grooves on a surface thereof, a second substrate, and a first substrate and a second substrate for bonding the first substrate and the second substrate. An intervening layer provided between the first and second substrates and made of a material faster than the etching rate of the first and second substrates.

【0017】[0017]

【発明の実施の形態】本発明の実施形態を図面を参照し
て説明する。
Embodiments of the present invention will be described with reference to the drawings.

【0018】(第1の実施形態)本発明による接着型半
導体基板の第1の実施形態を、図1(a)、(b)を参
照して説明する。図1(a)は、第1実施形態の構成を
示す断面図であって、図1(b)に示す切断線B−B’
で切断した断面図であり、図1(b)は、図1(a)に
示す切断線A−A’で切断した場合の断面図である。
(First Embodiment) A first embodiment of an adhesive semiconductor substrate according to the present invention will be described with reference to FIGS. 1 (a) and 1 (b). FIG. 1A is a cross-sectional view showing the configuration of the first embodiment, and is a cutting line BB ′ shown in FIG. 1B.
1 (b) is a cross-sectional view taken along a cutting line AA ′ shown in FIG. 1 (a).

【0019】この実施形態の接着型半導体基板は、例え
ばシリコンからなる素子形成用基板11が、例えば酸化
膜からなる介在層13を介して、支持基板12と接着一
体化されている。そして、酸化膜13の一部が除去され
連続した空間が形成された構成となっている。この実施
形態では、図1(b)に示すように、分割された酸化膜
13は例えば一辺20μmの正方形状であって、100
μmピッチに並んでいる。このように構成することによ
り、接着面積は全面接着に比べて1/25と小さくな
り、それに比例して接着強度も低下するが、素子形成工
程に耐える十分な強度を保つ。
In the adhesive semiconductor substrate of this embodiment, an element forming substrate 11 made of, for example, silicon is bonded and integrated with a supporting substrate 12 via an intervening layer 13 made of, for example, an oxide film. Then, a structure in which a part of the oxide film 13 is removed to form a continuous space is formed. In this embodiment, as shown in FIG. 1B, the divided oxide film 13 is, for example, a square having a side length of 20 μm, and
They are arranged at a pitch of μm. With this configuration, the bonding area is reduced to 1/25 as compared with the entire surface bonding, and the bonding strength is reduced in proportion thereto, but a sufficient strength to withstand the element forming process is maintained.

【0020】支持基板12を除去する際には、必要に応
じて素子形成用基板11の表面に保護膜(図示せず)を
設け、弗酸に浸ければよい。この際、真空容器中に弗酸
槽を設置し、真空に引いて酸化膜23の間の空気を抜い
た状態で弗酸に浸けると、内部まで容易に弗酸を浸透さ
せることができる。本実施形態では、酸化膜23の一部
が除去されて連続した空間が形成されているため、酸化
膜23内部に弗酸が容易に侵入することが可能となるた
めエッチングが短時間で行え、30〜60分で支持基板
12を容易に分離することができる。また分離した支持
基板は表面が鏡面に保たれているので、そのまま再使用
することができる。このため製造コストが上昇するの可
及的に抑制することができる。
When the support substrate 12 is removed, a protective film (not shown) may be provided on the surface of the element forming substrate 11 if necessary, and may be immersed in hydrofluoric acid. At this time, if a hydrofluoric acid tank is installed in a vacuum vessel, and the air is drawn between the oxide films 23 by evacuating and dipping in hydrofluoric acid, hydrofluoric acid can easily penetrate into the interior. In the present embodiment, since a continuous space is formed by removing a part of the oxide film 23, the etching can be performed in a short time because hydrofluoric acid can easily enter the inside of the oxide film 23. The support substrate 12 can be easily separated in 30 to 60 minutes. Further, since the separated support substrate has a mirror-finished surface, it can be reused as it is. For this reason, an increase in manufacturing cost can be suppressed as much as possible.

【0021】次に、第1の実施形態の接着型半導体基板
の製造方法を図2を参照して説明する。図2は第1の実
施形態の接着型半導体基板の製造工程断面図である。
Next, a method for manufacturing the bonded semiconductor substrate of the first embodiment will be described with reference to FIG. FIG. 2 is a cross-sectional view showing a manufacturing process of the bonded semiconductor substrate of the first embodiment.

【0022】まず、支持基板12を用意し、表面を酸化
して酸化膜13を設ける(図2(a)参照)。なお、酸
化膜13の厚さは1.5μmとした。次に、酸化膜13
をパターニングして一部を除去する(図2(b)参
照)。また、パターンは任意で良く、必要とされる接着
強度とエッチング時間で決めれば良い。また、酸化膜の
すべてを除去する必要はなく表面を凹ますだけでも良
い。
First, a support substrate 12 is prepared, and its surface is oxidized to provide an oxide film 13 (see FIG. 2A). Note that the thickness of the oxide film 13 was 1.5 μm. Next, the oxide film 13
Is partially removed by patterning (see FIG. 2B). The pattern may be arbitrarily determined, and may be determined based on the required adhesive strength and etching time. In addition, it is not necessary to remove all of the oxide film, and it is sufficient to simply dent the surface.

【0023】次に、支持基板12を素子形成用基板11
と接着一体化する。素子形成用基板11は初めから所望
の厚さのものを使用しても良いし、標準の厚さのウェー
ハを接着して、その後、研磨などで厚さを減らしても良
い。
Next, the supporting substrate 12 is replaced with the element forming substrate 11.
Adhesive and integrated. The element forming substrate 11 may be of a desired thickness from the beginning, or a wafer of a standard thickness may be bonded, and then the thickness may be reduced by polishing or the like.

【0024】なお、以上説明したことから分かるよう
に、介在層13は、素子形成用基板11および支持基板
12よりもエッチング速度が速い材料であれば、酸化膜
でなくても良いことは云うまでもない。
As can be understood from the above description, the intervening layer 13 need not be an oxide film as long as the material has a higher etching rate than the element forming substrate 11 and the supporting substrate 12. Nor.

【0025】また、素子形成用基板11は、シリコン基
板でなくても良い。
The element forming substrate 11 may not be a silicon substrate.

【0026】(第2の実施形態)次に、本発明による接
着型半導体基板の第2の実施形態を図3を参照して説明
する。図3は第1の実施形態の図1(b)に対応する、
第2の実施形態の断面図である。この第2の実施形態の
接着型半導体基板10Aは、図3に示すように、第1の
実施形態の接着型半導体基板10において、基板の全周
囲にも酸化膜13aを残すように酸化膜13のパターン
を工夫した構成となっている。酸化膜13aの水平方向
の厚さtは10μmとした。内側の酸化膜13のパター
ンは任意でよい。
(Second Embodiment) Next, a second embodiment of the adhesive semiconductor substrate according to the present invention will be described with reference to FIG. FIG. 3 corresponds to FIG. 1B of the first embodiment.
It is sectional drawing of 2nd Embodiment. As shown in FIG. 3, the adhesive semiconductor substrate 10A according to the second embodiment is different from the adhesive semiconductor substrate 10 according to the first embodiment in that an oxide film 13a is left around the entire substrate. The pattern is devised. The thickness t of the oxide film 13a in the horizontal direction was 10 μm. The pattern of the inner oxide film 13 may be arbitrary.

【0027】第1の実施形態では酸化膜13に隙間があ
るため、素子形成工程中に隙間に薬品がしみ込む不都合
があるが、第2の実施形態ではそれを防止する効果があ
る。
In the first embodiment, since there is a gap in the oxide film 13, there is an inconvenience that a chemical permeates into the gap during the element forming process. However, the second embodiment has an effect of preventing this.

【0028】なお、この第2の実施形態も第1の実施形
態と同様に、支持基板12を可及的に容易に剥離するこ
とができるとともに製造コストが上昇するのを可及的に
抑制することができる。
In the second embodiment, as in the first embodiment, the support substrate 12 can be peeled as easily as possible, and the increase in the manufacturing cost is suppressed as much as possible. be able to.

【0029】(第3の実施形態)次に、本発明による接
着型半導体基板の第3の実施形態を図4を参照して説明
する。図4は、この実施形態の接着型半導体基板の製造
工程を示す断面図である。この実施形態の接着型半導体
基板10Bは、支持基板42としてGaAsを、介在層
43としてGaAlAsを使用した構成となっている。
また、介在層43の除去に、マスクが不要で簡単にでき
るブレードダイシングが使用可能となる。
(Third Embodiment) Next, a third embodiment of the adhesive semiconductor substrate according to the present invention will be described with reference to FIG. FIG. 4 is a cross-sectional view showing a manufacturing process of the bonded semiconductor substrate of this embodiment. The adhesive semiconductor substrate 10B of this embodiment has a configuration in which GaAs is used as the support substrate 42 and GaAlAs is used as the intervening layer 43.
In addition, blade dicing, which does not require a mask and can be easily performed, can be used for removing the intervening layer 43.

【0030】まず、直径100mm、厚さ625μmの
GaAs支持基板42の表面に、介在層としてAl混晶
比が0.75のAlGaAs層43を5μmの厚さにエ
ピタキシャル成長させる(図4(a)参照)。続いて、
厚さが120μmのダイアモンドブレードを用いて、介
在層43の表面に深さが4μmの溝44を縦横150μ
mのピッチに形成し、介在層43の一部を除去する(図
4(b)参照)。
First, on the surface of a GaAs support substrate 42 having a diameter of 100 mm and a thickness of 625 μm, an AlGaAs layer 43 having an Al composition ratio of 0.75 is epitaxially grown to a thickness of 5 μm as an intervening layer (see FIG. 4A). ). continue,
Using a diamond blade having a thickness of 120 μm, a groove 44 having a depth of 4 μm was formed on the surface of the intervening layer 43 by 150 μm.
m, and a part of the intervening layer 43 is removed (see FIG. 4B).

【0031】次に、直径が100mmで厚さが120μ
mの、GaAsからなる素子形成用基板41を介在層4
3を介して支持基板42と接着一体化し、本実施形態の
接着型半導体基板を得る(図4(c)参照)。この接着
型半導体基板10Bの素子形成用基板41に素子を形成
し、全面に保護膜(図示せず)を形成した後、弗酸を用
いて介在層43を選択的にエッチングして素子形成用基
板41と支持基板42を分離する(図4(d)参照)。
Next, the diameter is 100 mm and the thickness is 120 μm.
m of the device forming substrate 41 of GaAs
The adhesive semiconductor substrate of the present embodiment is obtained by bonding and integration with the support substrate 42 via 3 (see FIG. 4C). An element is formed on the element forming substrate 41 of the adhesive semiconductor substrate 10B, a protective film (not shown) is formed on the entire surface, and then the intermediate layer 43 is selectively etched using hydrofluoric acid to form an element. The substrate 41 and the supporting substrate 42 are separated (see FIG. 4D).

【0032】Al混晶比0.75の介在層は、弗酸に対
し約10μm/分のエッチング速度を有している。これ
に対して、GaAsからなる素子形成用基板41および
支持基板42は弗酸には実質的にはエッチングされない
ため、選択的エッチングが可能となる。これにより、支
持基板を容易に剥離することができる。また、分離した
支持基板42は介在層43が選択的に除去されているた
め、再使用が可能となり、製造コストが上昇するのを抑
制することができる。
The intervening layer having an Al mixed crystal ratio of 0.75 has an etching rate of about 10 μm / min with respect to hydrofluoric acid. On the other hand, since the element forming substrate 41 and the supporting substrate 42 made of GaAs are not substantially etched by hydrofluoric acid, selective etching becomes possible. Thereby, the support substrate can be easily peeled off. Further, since the intervening layer 43 is selectively removed from the separated support substrate 42, the support substrate 42 can be reused, thereby suppressing an increase in manufacturing cost.

【0033】以上説明したように、この実施形態の接着
型半導体基板は、支持基板を可及的に容易に剥離するこ
とができるとともに製造コストが上昇するのを可及的に
抑制することができる。
As described above, in the adhesive semiconductor substrate of this embodiment, the supporting substrate can be peeled as easily as possible, and the increase in manufacturing cost can be suppressed as much as possible. .

【0034】(第4の実施形態)次に、本発明による接
着型半導体基板の第4の実施形態を図5を参照して説明
する。図5は、本実施形態の接着型半導体基板10Cの
製造工程を示す断面図である。この実施形態の接着型半
導体基板10Cは、介在層53の一部を除去する必要の
ない構成となっている。
(Fourth Embodiment) Next, a fourth embodiment of the adhesive semiconductor substrate according to the present invention will be described with reference to FIG. FIG. 5 is a cross-sectional view illustrating a manufacturing process of the bonded semiconductor substrate 10C of the present embodiment. The adhesive semiconductor substrate 10C of this embodiment has a configuration in which it is not necessary to remove a part of the intervening layer 53.

【0035】まず、図5(a)に示すようにシリコンか
らなる支持基板52の表面に、溝54を設ける。本実施
形態では、面方位(100)の支持基板52に酸化膜を
マスクとしたKOHによる選択エッチングを行い、壁面
の方位が(111)のV字型の溝54を設けた。溝54
の開口幅を10μmとしたので、深さが7.1μmにな
る。なお、上記溝54はその他の方法、例えば等方性エ
ッチングやブレードダイシングなど形成しても良い。
First, as shown in FIG. 5A, a groove 54 is provided on the surface of a support substrate 52 made of silicon. In the present embodiment, the support substrate 52 having a plane orientation of (100) is selectively etched by KOH using an oxide film as a mask, and a V-shaped groove 54 having a wall surface orientation of (111) is provided. Groove 54
Is 10 μm, the depth becomes 7.1 μm. The groove 54 may be formed by another method, for example, isotropic etching or blade dicing.

【0036】次に、上記基板を熱酸化して、基板の表面
に厚さが1μmの酸化膜からなる介在層53を設ける
(図5(c)参照)。その後、この基板に素子形成用基
板51を接着一体化して、本実施形態の接着型半導体基
板をえる(図5(d)参照)。
Next, the substrate is thermally oxidized to provide an intervening layer 53 made of an oxide film having a thickness of 1 μm on the surface of the substrate (see FIG. 5C). Thereafter, an element forming substrate 51 is bonded and integrated to this substrate to obtain an adhesive semiconductor substrate of the present embodiment (see FIG. 5D).

【0037】本実施形態においては、介在層53の一部
を除去していないが、溝54が連続しているため、他の
実施形態と同様に、効率良く支持基板を分離するための
エッチングを行うことができる。また、分離された支持
基板52には溝54が設けられているため、2回目以降
の再使用時には、介在層53の形成から行うことができ
る。
In this embodiment, although a part of the intervening layer 53 is not removed, since the grooves 54 are continuous, etching for efficiently separating the supporting substrate is performed as in the other embodiments. It can be carried out. Further, since the groove 54 is provided in the separated support substrate 52, the second and subsequent reuses can be performed from the formation of the intervening layer 53.

【0038】以上説明したように、本実施形態の接着型
半導体基板も、支持基板を可及的に容易に剥離すること
ができるとともに製造コストが上昇するのを可及的に抑
制することができる。
As described above, also in the adhesive semiconductor substrate of the present embodiment, the supporting substrate can be peeled as easily as possible, and the increase in manufacturing cost can be suppressed as much as possible. .

【0039】[0039]

【発明の効果】以上述べたように、本発明によれば、支
持基板を可及的に容易に剥離することができるとともに
製造コストが上昇するのを可及的に抑制することができ
る。
As described above, according to the present invention, the supporting substrate can be peeled as easily as possible, and the increase in the manufacturing cost can be suppressed as much as possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による接着型半導体基板の第1の実施形
態の構成を示す断面図。
FIG. 1 is a sectional view showing the configuration of a first embodiment of an adhesive semiconductor substrate according to the present invention.

【図2】第1の実施形態の接着型半導体基板の製造工程
を示す製造工程断面図。
FIG. 2 is a manufacturing process cross-sectional view showing a manufacturing process of the bonded semiconductor substrate of the first embodiment.

【図3】本発明による接着型半導体基板の第2の実施形
態の構成を示す断面図。
FIG. 3 is a sectional view showing a configuration of a second embodiment of the adhesive semiconductor substrate according to the present invention.

【図4】本発明による接着型半導体基板の第3の実施形
態の製造工程を示す断面図。
FIG. 4 is a sectional view showing a manufacturing process of a third embodiment of the adhesive semiconductor substrate according to the present invention.

【図5】本発明による接着型半導体基板の第4の実施形
態の製造工程を示す断面図。
FIG. 5 is a sectional view showing a manufacturing process of a fourth embodiment of the bonded semiconductor substrate according to the present invention.

【図6】従来の接着型半導体基板の構成を示す断面図。FIG. 6 is a cross-sectional view showing a configuration of a conventional adhesive semiconductor substrate.

【符号の説明】[Explanation of symbols]

10、10A 接着型半導体基板 11 素子形成用基板 12 支持基板 13、13a 酸化膜(介在層) 20 接着型半導体基板 21 素子形成用基板 22 酸化膜 23 支持基板 DESCRIPTION OF SYMBOLS 10, 10A Adhesive semiconductor substrate 11 Element formation substrate 12 Support substrate 13, 13a Oxide film (intervening layer) 20 Adhesive semiconductor substrate 21 Element formation substrate 22 Oxide film 23 Support substrate

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】第1の基板と、第2の基板と、前記第1の
基板と前記第2の基板を接着するために前記第1の基板
と前記第2の基板との間に設けられ、前記第1および第
2の基板のエッチング速度より速い材料から構成されて
一部が除去された介在層と、を備えたことを特徴とする
接着型半導体基板。
A first substrate, a second substrate, and a first substrate provided between the first substrate and the second substrate for bonding the first substrate and the second substrate. And an intermediate layer made of a material having a higher etching rate than the etching rates of the first and second substrates and partially removed.
【請求項2】前記介在層が除去された部分は連続した空
間となっていることを特徴とする請求項1記載の接着型
半導体基板。
2. The adhesive semiconductor substrate according to claim 1, wherein the portion from which the intervening layer is removed is a continuous space.
【請求項3】前記第1および第2の基板の周辺部が介在
層を介して接合一体化されていることを特徴とする請求
項1または2記載の接着型半導体基板。
3. The adhesive semiconductor substrate according to claim 1, wherein peripheral portions of said first and second substrates are joined and integrated via an intervening layer.
【請求項4】前記第1および第2の基板がシリコンから
構成され、前記介在層がシリコン酸化膜であることを特
徴とする請求項1乃至3のいずれかに記載の接着型半導
体基板。
4. The adhesive semiconductor substrate according to claim 1, wherein said first and second substrates are made of silicon, and said intervening layer is a silicon oxide film.
【請求項5】表面に複数の溝が設けられた第1の基板
と、第2の基板と、前記第1の基板と前記第2の基板を
接着するために前記第1の基板と前記第2の基板との間
に設けられ、前記第1および第2の基板のエッチング速
度より速い材料から構成された介在層と、を備えたこと
を特徴とする接着型半導体基板。
5. A first substrate having a plurality of grooves on its surface, a second substrate, and the first substrate and the second substrate for bonding the first substrate and the second substrate. And an intervening layer provided between the first and second substrates and made of a material faster than the etching rate of the first and second substrates.
JP2001101295A 2001-03-30 2001-03-30 Adhesive semiconductor substrate Pending JP2002299589A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001101295A JP2002299589A (en) 2001-03-30 2001-03-30 Adhesive semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001101295A JP2002299589A (en) 2001-03-30 2001-03-30 Adhesive semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2002299589A true JP2002299589A (en) 2002-10-11

Family

ID=18954633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001101295A Pending JP2002299589A (en) 2001-03-30 2001-03-30 Adhesive semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2002299589A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550305B2 (en) 2006-10-27 2009-06-23 Canon Kabushiki Kaisha Method of forming light-emitting element
KR100952250B1 (en) * 2007-12-26 2010-04-09 주식회사 동부하이텍 Method for manufacturing silicon wafer
JP2018107271A (en) * 2016-12-26 2018-07-05 国立大学法人 東京大学 Manufacturing method of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550305B2 (en) 2006-10-27 2009-06-23 Canon Kabushiki Kaisha Method of forming light-emitting element
KR100952250B1 (en) * 2007-12-26 2010-04-09 주식회사 동부하이텍 Method for manufacturing silicon wafer
JP2018107271A (en) * 2016-12-26 2018-07-05 国立大学法人 東京大学 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US6624047B1 (en) Substrate and method of manufacturing the same
US6376332B1 (en) Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method
JP4708577B2 (en) Method for manufacturing thin film semiconductor device
US5856229A (en) Process for production of semiconductor substrate
JP4803884B2 (en) Method for manufacturing thin film semiconductor device
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
US7341923B2 (en) Substrate, manufacturing method therefor, and semiconductor device
CN102208438B (en) Virtually substrate-less composite power semiconductor device and method
US20110230005A1 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
JP2001007362A (en) Semiconductor substrate and method for manufacturing solar cell
JP2000349267A (en) Manufacturing method of semiconductor member
KR101116944B1 (en) Method for producing an integrated circuit
US6417069B1 (en) Substrate processing method and manufacturing method, and anodizing apparatus
JP2005311199A (en) Substrate manufacturing method
JP2006173354A (en) Manufacturing method of SOI substrate
US7473617B2 (en) Integrated circuit chip manufacturing method and semiconductor device
JP3031904B2 (en) Composite member, method of separating the same, and method of manufacturing semiconductor substrate using the same
JP2002299589A (en) Adhesive semiconductor substrate
US11610808B2 (en) Semiconductor wafer with low defect count and method for manufacturing thereof
JP2000188269A (en) Member separating method and separating apparatus, and substrate manufacturing method
JP5425122B2 (en) Method for manufacturing thin film semiconductor device
JP2009081318A (en) Semiconductor wafer
JP4272796B2 (en) Substrate processing method
JPH03191549A (en) Manufacture of compound semiconductor device on si substrate
JP2005347301A (en) Substrate manufacturing method