JP2002299568A - Ｉｃチップ - Google Patents

Abstract

(57)【要約】 【課題】 同一設計の半導体チップでもって電源端子の
配置が異なるＩＣチップを構成すること。 【解決手段】 半導体チップ５において、電源電位ＶＤ
Ｄが印加される第１の電源パッド５１の隣に、接地電位
ＧＮＤが印加される第２の電源パッド５２を配置し、そ
の隣に、ＩＣチップ４の電源端子間に挿入されるバイパ
スコンデンサ等の外付け部品のサイズに見合う分だけの
数の信号用パッド５３を配置し、さらにその隣に、接地
電位ＧＮＤが印加される第３の電源パッド５４を配置す
る。そして、その外付け部品のサイズに応じて第２の電
源パッド５２または第３の電源パッド５４を選択し、そ
れをＩＣチップ４の接地電位ＧＮＤが印加されるリード
端子に接続して接地電位ＧＮＤが印加される電源端子と
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣチップに関
し、特に電源端子の位置を変えることが可能なＩＣチッ
プに関する。

【０００２】アプリケーション基板上のコモンモードノ
イズ対策として、ＩＣチップの電源端子間にバイパスコ
ンデンサを挿入することがある。バイパスコンデンサが
挿入されると、アプリケーション上で重要視されている
ＦＭラジオ帯域への悪影響を及ぼす不要輻射ノイズが低
減される。しかし、実際にはプリント基板上のパターン
配線による浮遊インダクタンス成分がバイパスコンデン
サに対して直列に挿入されることになり、そのインダク
タ成分によってバイパスコンデンサによるノイズ低減効
果が相殺されてしまう。したがって、十分なノイズ低減
効果を得るためには、バイパスコンデンサをできるだけ
ＩＣチップの直近に配置し、インダクタンス分を少なく
する必要がある。

【０００３】

【従来の技術】通常、ＩＣチップの電源電位ＶＤＤの端
子と接地電位ＧＮＤの端子とは隣り合って配置されてい
る。隣り合う端子間の距離はたとえば０．５ｍｍ程度で
ある。それに対して、一般にバイパスコンデンサのサイ
ズは０．５ｍｍよりも大きい。したがって、図１０に示
すように、従来はプリント基板１の電源配線１１，１２
の一部を折り曲げて、電源電位ＶＤＤが印加される電源
配線１１と接地電位ＧＮＤが印加される電源配線１２の
間隔をバイパスコンデンサ２のサイズに合わせ、それら
電源配線１１と電源配線１２に跨がるようにバイパスコ
ンデンサ２を取り付けている。図１０において、符号１
３は信号用配線、符号３はＩＣチップ、符号３１は電源
電位ＶＤＤが印加される電源端子、符号３２は接地電位
ＧＮＤが印加される電源端子、符号３３は信号用端子で
ある。

【０００４】しかし、このようにすると電源配線１１，
１２の一部が折り曲がる分だけバイパスコンデンサ２は
ＩＣチップ３から離れた位置に取り付けられることにな
り、ＩＣチップ３からバイパスコンデンサ２までの配線
長が最短にならない。そのため、バイパスコンデンサ２
に対して直列に挿入される浮遊インダクタンス成分が十
分に小さくならないので、バイパスコンデンサ２の挿入
によるノイズ低減効果が相殺されてしまう。

【０００５】したがって、プリント基板１の電源配線１
１，１２の一部を折り曲げることなく、バイパスコンデ
ンサ２をできるだけＩＣチップ３の直近に配置するのが
望ましい。そのためには、電源配線１１と電源配線１２
との間隔に一致するサイズのバイパスコンデンサ２を用
いることが考えられる。しかし、その場合にはバイパス
コンデンサ２のサイズが０．５ｍｍ程度と小さくなり過
ぎ、現在の部品実装の能力ではプリント基板１上に実装
するのは困難である。

【０００６】そこで、図１１に示すように、プリント基
板１上に実装可能な程度のサイズのバイパスコンデンサ
２を、プリント基板１の電源配線１１，１２の一部を折
り曲げることなく実装するためには、ＩＣチップ３の電
源端子３１と電源端子３２との間隔がバイパスコンデン
サ２のサイズに合うように、ＩＣチップ３のリード端子
の配置位置を変更するとよい。図１１に示す例では、電
源端子３１と電源端子３２との間に信号用端子３３を１
個設けており、それによって電源配線１１と電源配線１
２との間隔をバイパスコンデンサ２のサイズに合うよう
に広くしている。

【０００７】

【発明が解決しようとする課題】上述したようにＩＣチ
ップの電源端子の配置位置を変更するためには、半導体
チップの、電源電位ＶＤＤが印加される電源パッドと、
接地電位ＧＮＤが印加される電源パッドの配置を、ＩＣ
チップの電源端子の配置位置に対応するように設計を変
更する必要がある。

【０００８】しかしながら、バイパスコンデンサには複
数のサイズがあるため、電源端子の配置が異なるＩＣチ
ップを複数種用意する必要があり、そのためには複数の
異なるパターンの設計をおこなわなければならず、ＩＣ
チップの開発期間が長期化したり、開発コストが増大す
るなどの問題点がある。なお、本明細書においては、半
導体チップとはウエハから切り出されたチップのことで
あり、それをパッケージに封入したものをＩＣチップと
する。

【０００９】本発明は、上記問題点に鑑みてなされたも
のであって、同一設計の半導体チップでもって電源端子
の配置を異ならせることができるＩＣチップを提供する
ことを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、半導体チップにおいて、第１の電源電位
が印加される第１の電源パッドの隣に、第２の電源電位
が印加される第２の電源パッドを配置するとともに、第
２の電源電位が印加される第３の電源パッドを設ける。
また、第２の電源パッドと第３の電源パッドとの間に、
第１の電源電位が印加される電源端子と第２の電源電位
が印加される電源端子との間に挿入されるバイパスコン
デンサ等の外付け部品のサイズに見合う分だけの数の信
号用パッドを配置する。そして、その外付け部品のサイ
ズに応じて第２の電源パッドまたは第３の電源パッドを
選択し、それをＩＣチップの第２の電源電位が印加され
る電源端子に接続するものである。

【００１１】この発明によれば、半導体チップの第２の
電源電位が印加される電源パッドとして第２の電源パッ
ドまたは第３の電源パッドを選択し、その選択した電源
パッドと、ＩＣチップの第２の電源電位が印加される電
源端子とをボンディングワイヤを介して電気的に接続す
るため、ＩＣチップの近接した第１の電源電位が印加さ
れる電源端子と第２の電源電位が印加される電源端子と
の間隔が、選択した電源パッドに応じて、ＩＣチップの
リード端子間隔の整数倍で変化する。

【００１２】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明するが、以下の説明で
は、第１の電源電位を電源電位ＶＤＤとし、第２の電源
電位を接地電位ＧＮＤとする。なお、説明を省略する
が、第１の電源電位が接地電位ＧＮＤであり、第２の電
源電位が電源電位ＶＤＤである場合についても本発明が
成立するのは勿論である。

【００１３】（実施の形態１）図１および図２は、本発
明の実施の形態１にかかるＩＣチップの要部を示す概略
図であり、図１は通常のボンディング配線構造を示し、
図２はＩＣチップの接地電位ＧＮＤが印加される電源端
子と一般の信号用端子とを入れ換えたボンディング配線
構造を示す。このＩＣチップ４に用いられる半導体チッ
プ５は、電源電位ＶＤＤが印加される第１の電源パッド
５１、接地電位ＧＮＤが印加される第２の電源パッド５
２、信号用パッド５３、および接地電位ＧＮＤが印加さ
れる第３の電源パッド５４がこの順で並んで配置されて
いる。すなわち、１個の信号用パッド５３を挟んでその
左右両側に、接地電位ＧＮＤが印加される電源パッド５
２，５４が１個ずつ配置されているものである。第２の
電源パッド５２と第３の電源パッド５４は半導体チップ
５の内部で電気的に接続されている。

【００１４】まず、図１に示すボンディング配線構造に
ついて説明する。第１の電源パッド５１は、ＩＣチップ
４の電源電位ＶＤＤが印加される第１のリード端子４１
にボンディングワイヤ６１を介して電気的に接続され
る。第１の電源パッド５１の図示例において右隣にある
第２の電源パッド５２は、第１のリード端子４１の図示
例において右隣にある、接地電位ＧＮＤが印加される第
２のリード端子４２にボンディングワイヤ６２を介して
電気的に接続される。

【００１５】第２の電源パッド５２の図示例において右
隣にある第１の信号用パッド５３は、第２のリード端子
４２の図示例において右隣にある信号用の第３のリード
端子４３にボンディングワイヤ６３を介して電気的に接
続される。第１の信号用パッド５３の図示例において右
隣にある第３の電源パッド５４はＩＣチップ４のリード
端子に接続されない。第３の電源パッド５４の図示例に
おいて右隣にある第２の信号用パッド５５は、第３のリ
ード端子４３の図示例において右隣にある信号用の第４
のリード端子４４にボンディングワイヤ６５を介して電
気的に接続される。

【００１６】つぎに、図２に示すボンディング配線構造
について説明する。第１の電源パッド５１および第２の
信号用パッド５５に関する配線構造は図１に示す例と同
じである。第２の電源パッド５２はＩＣチップ４のリー
ド端子に接続されない。第１の信号用パッド５３は第２
のリード端子４２にボンディングワイヤ６６を介して電
気的に接続される。第３の電源パッド５４は第３のリー
ド端子４３にボンディングワイヤ６４を介して電気的に
接続される。

【００１７】図２に示す例では、第２のリード端子４２
は信号用の端子であり、第３のリード端子４３が接地電
位ＧＮＤの印加端子となる。すなわち、図２に示す配線
構造は、図１に示す配線構造に対して、第２のリード端
子４２と第３のリード端子４３とを、信号用と接地電位
ＧＮＤの印加用とで入れ換えた構成となっている。

【００１８】上述した実施の形態１によれば、図１に示
すボンディング配線構造にすれば、ＩＣチップ４の電源
端子間にバイパスコンデンサ等の外付け部品を接続しな
い場合や、ＩＣチップ４のリード端子のピッチにほぼ等
しいサイズの外付け部品を接続する場合に好適であり、
一方、ボンディングワイヤの接続先を変更して図２に示
すボンディング配線構造にすれば、ＩＣチップ４のリー
ド端子のピッチの２倍にほぼ等しいサイズの外付け部品
を接続する場合に好適となる。したがって、外付け部品
のサイズに応じて電源パッド位置が異なる半導体チップ
を２種類設計しなくても済み、２種類設計する場合に比
べて半導体チップの開発期間の短縮および開発コストの
低減を図ることができる。

【００１９】（実施の形態２）図３および図４は、本発
明の実施の形態２にかかるＩＣチップの要部を示す概略
図であり、図３は通常のボンディング配線構造を示し、
図４はＩＣチップの接地電位ＧＮＤが印加される電源端
子と一般の信号用端子とを入れ換えたボンディング配線
構造を示す。実施の形態２は、実施の形態１において、
ＩＣチップ４が、半導体チップ５の上に第２の半導体チ
ップ７が重畳されたマルチチップ構成となっており、第
１の信号用パッド５３に相当する信号用パッド７３が第
２の半導体チップ７に設けられた構成となっている。実
施の形態１と同じ構成については実施の形態１と同一の
符号を付して説明を省略する。

【００２０】図３に示すボンディング配線構造では、第
２の半導体チップ７の信号用パッド７３と第３のリード
端子４３とがボンディングワイヤ６７を介して電気的に
接続される。それに対して、図４に示すボンディング配
線構造では、第２の半導体チップ７の信号用パッド７３
は第２のリード端子４２にボンディングワイヤ６８を介
して電気的に接続される。その他のボンディング配線構
造は実施の形態１と同じである。

【００２１】なお、厳密には、信号用パッド７３は第２
の電源パッド５２の隣にあるわけではなく、また第３の
電源パッド５４は信号用パッド７３の隣にあるわけでは
ないが、図示例のようなマルチチップ構成の場合、本明
細書では第２の電源パッド５２の右隣に信号用パッド７
３があり、その右隣に第３の電源パッド５４があるもの
とする。

【００２２】この実施の形態２によれば、複数の半導体
チップを重畳したマルチチップ構成においても、上述し
た実施の形態１と同様に、外付け部品のサイズに応じて
電源パッド位置が異なる半導体チップを設計しなくても
済むので、複数種類設計する場合に比べて半導体チップ
の開発期間の短縮および開発コストの低減を図ることが
できる。

【００２３】（実施の形態３）図５および図６は、本発
明の実施の形態３にかかるＩＣチップの要部を示す概略
図であり、図５は通常のボンディング配線構造を示し、
図６はＩＣチップの接地電位ＧＮＤが印加される電源端
子と一般の信号用端子とを入れ換えたボンディング配線
構造を示す。実施の形態３のＩＣチップ４に用いられる
半導体チップ５は、電源電位ＶＤＤが印加される第１の
電源パッド５１、接地電位ＧＮＤが印加される第２の電
源パッド５２、第１の信号用パッド５３、第２の信号用
パッド５６、および接地電位ＧＮＤが印加される第３の
電源パッド５４がこの順で並んで配置されている。

【００２４】すなわち、実施の形態３は、実施の形態１
において、接地電位ＧＮＤが印加される２個の電源パッ
ド５２，５４の間に信号用パッド５３，５６が２個設け
られているものである。実施の形態１と同じ構成につい
ては実施の形態１と同一の符号を付して説明を省略す
る。

【００２５】図５に示すボンディング配線構造に関し、
第１の電源パッド５１、第２の電源パッド５２、第１の
信号用パッド５３および第３の電源パッド５４に関する
配線構造は実施の形態１の図１に示す例と同じである。
第１の信号用パッド５３の図示例において右隣にある第
２の信号用パッド５６は、第３のリード端子４３の図示
例において右隣にある信号用の第４のリード端子４４に
ボンディングワイヤ６９を介して電気的に接続される。
第３の電源パッド５４の図示例において右隣にある第３
の信号用パッド５７は、第４のリード端子４４の図示例
において右隣にある信号用の第５のリード端子４５にボ
ンディングワイヤ８１を介して電気的に接続される。

【００２６】図６に示すボンディング配線構造に関し、
第１の電源パッド５１、第２の電源パッド５２および第
１の信号用パッド５３に関する配線構造は実施の形態１
の図２に示す例と同じである。第２の信号用パッド５６
は信号用の第３のリード端子４３にボンディングワイヤ
８２を介して電気的に接続される。第３の電源パッド５
４は第４のリード端子４４にボンディングワイヤ８３を
介して電気的に接続される。第３の信号用パッド５７は
第５のリード端子４５にボンディングワイヤ８１を介し
て電気的に接続される。

【００２７】上述した実施の形態３によれば、図５に示
すボンディング配線構造にすれば、ＩＣチップ４の電源
端子間にバイパスコンデンサ等の外付け部品を接続しな
い場合や、ＩＣチップ４のリード端子のピッチにほぼ等
しいサイズの外付け部品を接続する場合に好適であり、
一方、ボンディングワイヤの接続先を変更して図６に示
すボンディング配線構造にすれば、ＩＣチップ４のリー
ド端子のピッチの３倍にほぼ等しいサイズの外付け部品
を接続する場合に好適となる。

【００２８】したがって、外付け部品のサイズに応じて
電源パッド位置が異なる半導体チップを２種類設計しな
くても済み、２種類設計する場合に比べて半導体チップ
の開発期間の短縮および開発コストの低減を図ることが
できる。この実施の形態３において、実施の形態２と同
様にマルチチップ構成としても同様の効果を得られる。

【００２９】（実施の形態４）図７〜図９は、本発明の
実施の形態４にかかるＩＣチップの要部を示す概略図で
あり、図７は通常のボンディング配線構造を示し、図８
および図９はそれぞれＩＣチップの接地電位ＧＮＤが印
加される電源端子と一般の信号用端子とを入れ換えたボ
ンディング配線構造の異なるパターンを示す。実施の形
態４のＩＣチップ４に用いられる半導体チップ５は、電
源電位ＶＤＤが印加される第１の電源パッド５１、接地
電位ＧＮＤが印加される第２の電源パッド５２、第１の
信号用パッド５３、接地電位ＧＮＤが印加される第３の
電源パッド５４、第２の信号用パッド５５、および接地
電位ＧＮＤが印加される第４の電源パッド５８がこの順
で並んで配置されている。実施の形態１と同じ構成につ
いては実施の形態１と同一の符号を付して説明を省略す
る。

【００３０】図７に示すボンディング配線構造に関し、
第１の電源パッド５１、第２の電源パッド５２、第１の
信号用パッド５３、第３の電源パッド５４および第２の
信号用パッド５５に関する配線構造は実施の形態１の図
１に示す例と同じである。第２の信号用パッド５５の図
示例において右隣にある第４の電源パッド５８はリード
端子に接続されない。第４の電源パッド５８の図示例に
おいて右隣にある第３の信号用パッド５９は、第４のリ
ード端子４４の図示例において右隣にある信号用の第５
のリード端子４５にボンディングワイヤ８４を介して電
気的に接続される。図７に示す例では、ＩＣチップ４の
電源端子（第１のリード端子４１と第２のリード端子４
２）の間隔はＩＣチップ４のリード端子のピッチに等し
い。

【００３１】図８に示すボンディング配線構造に関し、
第１の電源パッド５１、第２の電源パッド５２、第１の
信号用パッド５３、第３の電源パッド５４および第２の
信号用パッド５５に関する配線構造は実施の形態１の図
２に示す例と同じである。第４の電源パッド５８はリー
ド端子に接続されない。第３の信号用パッド５９は信号
用の第５のリード端子４５にボンディングワイヤ８４を
介して電気的に接続される。図８に示す例では、ＩＣチ
ップ４の電源端子（第１のリード端子４１と第３のリー
ド端子４３）間隔はリード端子のピッチの２倍に等し
い。

【００３２】図９に示すボンディング配線構造に関し、
第１の電源パッド５１、第２の電源パッド５２および第
１の信号用パッド５３に関する配線構造は実施の形態１
の図２に示す例と同じである。第３の電源パッド５４は
リード端子に接続されない。第２の信号用パッド５５は
信号用の第３のリード端子４３にボンディングワイヤ８
５を介して電気的に接続される。第４の電源パッド５８
は第４のリード端子４４にボンディングワイヤ８６を介
して電気的に接続される。第３の信号用パッド５９は信
号用の第５のリード端子４５にボンディングワイヤ８４
を介して電気的に接続される。図９に示す例では、ＩＣ
チップ４の電源端子（第１のリード端子４１と第４のリ
ード端子４４）間隔はリード端子のピッチの３倍に等し
い。

【００３３】上述した実施の形態４によれば、図７に示
すボンディング配線構造にすれば、ＩＣチップ４の電源
端子間にバイパスコンデンサ等の外付け部品を接続しな
い場合や、ＩＣチップ４のリード端子のピッチにほぼ等
しいサイズの外付け部品を接続する場合に好適であり、
図８に示すボンディング配線構造にすれば、ＩＣチップ
４のリード端子のピッチの２倍にほぼ等しいサイズの外
付け部品を接続する場合に好適となり、また図９に示す
ボンディング配線構造にすれば、ＩＣチップ４のリード
端子のピッチの３倍にほぼ等しいサイズの外付け部品を
接続する場合に好適となる。

【００３４】したがって、外付け部品のサイズに応じて
電源パッド位置が異なる半導体チップを３種類設計しな
くても済み、３種類設計する場合に比べて半導体チップ
の開発期間の短縮および開発コストの低減を図ることが
できる。この実施の形態４において、実施の形態２と同
様にマルチチップ構成としても同様の効果を得られる。

【００３５】以上において本発明は、上述した各実施の
形態に限らず、種々変更可能である。たとえば、実施の
形態４において、第３の信号用パッド５９の右隣にさら
に接地電位ＧＮＤが印加される電源パッドを設けてもよ
いし、その電源パッドのさらに右側に１個以上の信号用
パッドと、接地電位ＧＮＤが印加される電源パッドとを
交互に設けてもよい。また、接地電位ＧＮＤが印加され
る電源パッド間に設ける信号用パッドの数は３個以上１
３個以下でもよい。

【００３６】

【発明の効果】本発明によれば、ＩＣチップの近接した
第１の電源電位が印加される電源端子と第２の電源電位
が印加される電源端子との間隔が、半導体チップの第２
の電源電位が印加される電源パッドとして選択した電源
パッドに応じて、ＩＣチップのリード端子間隔の整数倍
で変化するため、ＩＣチップを実装するプリント基板
の、第１の電源電位が印加される電源配線と第２の電源
電位が印加される電源配線との間隔を、それら電源配線
間に接続する外付け部品のサイズに一致させることがで
きる。

【００３７】したがって、同一設計の半導体チップでも
って、ボンディングワイヤの接続を変えるだけで、電源
端子の配置が異なるＩＣチップを提供することができる
ので、電源パッド位置が異なる半導体チップを種々設計
する場合に比べて、半導体チップの開発期間の短縮およ
び開発コストの低減を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１にかかるＩＣチップにお
けるボンディング配線構造の第１の例を示す概略図であ
る。

【図２】本発明の実施の形態１にかかるＩＣチップにお
けるボンディング配線構造の第２の例を示す概略図であ
る。

【図３】本発明の実施の形態２にかかるＩＣチップにお
けるボンディング配線構造の第１の例を示す概略図であ
る。

【図４】本発明の実施の形態２にかかるＩＣチップにお
けるボンディング配線構造の第２の例を示す概略図であ
る。

【図５】本発明の実施の形態３にかかるＩＣチップにお
けるボンディング配線構造の第１の例を示す概略図であ
る。

【図６】本発明の実施の形態３にかかるＩＣチップにお
けるボンディング配線構造の第２の例を示す概略図であ
る。

【図７】本発明の実施の形態４にかかるＩＣチップにお
けるボンディング配線構造の第１の例を示す概略図であ
る。

【図８】本発明の実施の形態４にかかるＩＣチップにお
けるボンディング配線構造の第２の例を示す概略図であ
る。

【図９】本発明の実施の形態４にかかるＩＣチップにお
けるボンディング配線構造の第３の例を示す概略図であ
る。

【図１０】従来のＩＣチップに対してプリント基板のパ
ターン配線を曲げてバイパスコンデンサを接続した状態
を示す概略図である。

【図１１】従来のＩＣチップの電源端子位置を変更して
バイパスコンデンサを接続した状態を示す概略図であ
る。

【符号の説明】

４ ＩＣチップ ４２，４３ 第２の電源電位が印加されるリード端子 ５１ 第１の電源パッド ５２ 第２の電源パッド ５３，５５〜５７，７３ 信号用パッド ５４ 第３の電源パッド ５８ 第４の電源パッド

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡部 真一 福島県会津若松市門田町工業団地４番地 株式会社富士通東北エレクトロニクス内 Ｆターム(参考） 2C005 MA18 MA19 NB03 RA21 5F038 AC20 BE07 BE09 CA06 CD02 CD03 DF01 EZ20

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１の電源電位が印加される第１の電源
   パッドと、 前記第１の電源パッドの隣に配置され、第２の電源電位
   が印加される第２の電源パッドと、 前記第２の電源パッドの隣に配置され、第１の電源電位
   および第２の電源電位以外の信号電位が印加される信号
   用パッドと、 前記信号用パッドの隣に配置され、第２の電源電位が印
   加される第３の電源パッドと、 を具備し、 前記第２の電源パッドおよび前記第３の電源パッドの一
   方のみが、第２の電源電位が印加されるリード端子に接
   続されていることを特徴とするＩＣチップ。
2. 【請求項２】 前記信号用パッドと前記第３の電源パッ
   ドとの間にさらに１個以上１２個以下の信号用パッドが
   設けられていることを特徴とする請求項１に記載のＩＣ
   チップ。
3. 【請求項３】 前記第２の電源パッドと前記第３の電源
   パッドとの間に設けられた１または２以上の信号用パッ
   ドと、前記第２の電源パッドおよび前記第３の電源パッ
   ドのうちの一方または両方とは、重畳された異なる半導
   体チップに設けられていることを特徴とする請求項１ま
   たは２に記載のＩＣチップ。
4. 【請求項４】 第１の電源電位が印加される第１の電源
   パッドと、 前記第１の電源パッドの隣に配置され、第２の電源電位
   が印加される第２の電源パッドと、 前記第２の電源パッドの隣に配置され、第１の電源電位
   および第２の電源電位以外の信号電位が印加される第１
   の信号用パッドと、 前記第１の信号用パッドの隣に配置され、第２の電源電
   位が印加される第３の電源パッドと、 前記第３の電源パッドの隣に配置され、第１の電源電位
   および第２の電源電位以外の信号電位が印加される第２
   の信号用パッドと、 前記第２の信号用パッドの隣に配置され、第２の電源電
   位が印加される第４の電源パッドと、 を具備し、 前記第２の電源パッド、前記第３の電源パッドおよび前
   記第４の電源パッドのうちのいずれか一つのみが、第２
   の電源電位が印加されるリード端子に接続されているこ
   とを特徴とするＩＣチップ。
5. 【請求項５】 前記第１の信号用パッドと前記第３の電
   源パッドとの間、または前記第２の信号用パッドと前記
   第４の電源パッドとの間に、さらに１個以上１２個以下
   の信号用パッドが設けられていることを特徴とする請求
   項４に記載のＩＣチップ。
6. 【請求項６】 前記第２の電源パッドと前記第３の電源
   パッドとの間に設けられた信号用パッド、および前記第
   ３の電源パッドと前記第４の電源パッドとの間に設けら
   れた信号用パッドのうちの１以上の信号用パッドと、前
   記第２の電源パッド、前記第３の電源パッドおよび前記
   第４の電源パッドのうちの１以上の電源パッドとは、重
   畳された異なる半導体チップに設けられていることを特
   徴とする請求項４または５に記載のＩＣチップ。