[go: up one dir, main page]

JP2002299440A - 高周波半導体装置 - Google Patents

高周波半導体装置

Info

Publication number
JP2002299440A
JP2002299440A JP2001099954A JP2001099954A JP2002299440A JP 2002299440 A JP2002299440 A JP 2002299440A JP 2001099954 A JP2001099954 A JP 2001099954A JP 2001099954 A JP2001099954 A JP 2001099954A JP 2002299440 A JP2002299440 A JP 2002299440A
Authority
JP
Japan
Prior art keywords
interlayer insulating
semiconductor device
intersections
insulating film
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001099954A
Other languages
English (en)
Other versions
JP3781178B2 (ja
Inventor
Osamu Baba
修 馬場
Yutaka Mimino
裕 耳野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Quantum Devices Ltd
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Priority to JP2001099954A priority Critical patent/JP3781178B2/ja
Priority to US10/078,346 priority patent/US6853054B2/en
Priority to TW091104614A priority patent/TWI287291B/zh
Publication of JP2002299440A publication Critical patent/JP2002299440A/ja
Application granted granted Critical
Publication of JP3781178B2 publication Critical patent/JP3781178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W20/495—
    • H10W20/423—
    • H10W42/20—
    • H10W44/20—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 交差する配線層間の干渉を防止し且つ伝送損
失を抑える高周波半導体装置を提供する。 【解決手段】 半導体基板上に設けられ、接地電位に接
続された接地プレート５との間で伝送線路を構成する複
数の配線層と、前記複数の配線層７，１１が層間絶縁膜
８，１０を介して交差する交差部と、前記交差部におけ
る層間絶縁膜に選択的に設けられ、接地電位に接続され
た分離電極９とを備えるように構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高周波半導体装置に
係り、特に、GHz 以上の高周波帯域で用いられる１チッ
プに集積化されたマイクロ波集積回路（ＭＭＩＣ）の多
層配線構造に関する。
【０００２】
【従来の技術】ＨＥＭＴやＨＢＴ等の高速半導体素子を
キャパシタや抵抗等の受動素子とともに半導体基板上に
集積化したＭＭＩＣでは、素子間における信号伝送用配
線として高周波帯域における信号伝送特性の良好なマイ
クロストリップ型の伝送線路が用いられる。また、ＭＭ
ＩＣの高密度化のためこれらの伝送線路は、通常多層化
される。
【０００３】図５は多層配線構造を有する従来のＭＭＩ
Ｃを示す断面図であり、図５(a) は平面図、図５(b) は
ＡＡ断面図である。同図に見られるように、GaAs基板１
の表面にはＨＥＭＴ等の能動素子２、キャパシタや抵抗
等の受動素子３が形成されており、これらのデバイスは
表面絶縁膜４で覆われ、この表面絶縁膜４の上に接地電
位に固定された接地プレート５が形成される。そして、
接地プレート５の上には、必要とされる配線層数に応じ
て層間絶縁膜と配線層が交互に積層形成される。
【０００４】図５には、配線層51、53、55が層間絶縁膜
50、52、54を間に挟んで交互に積層された３層配線構造
が示されている。各配線層51、53、55は最下層に形成さ
れている接地プレート５と対になってそれぞれ伝送線路
を構成している。各配線層間及び配線層とデバイスの間
は必要に応じてスルーホール（図示せず）を介して接続
される。
【０００５】上述した多層配線構造を有するＭＭＩＣで
は、回路配置上配線層同士が交差する場合が生じる。図
５に示した構成では、第１層目の配線層51が層間絶縁膜
52を間に挟んで第２層目の配線層53と交差し、同時に層
間絶縁膜52、54を間に挟んで第３層目の配線層55と交差
している。
【０００６】以上のように配線層が交差する場合、配線
層によって構成された伝送線路を伝搬する信号が交差部
において相互に干渉し信号漏洩等の伝送特性の劣化が生
じる。これを防ぐため、交差する上下の配線層の間にも
う一層層間絶縁膜を形成し、この上に分離プレートを設
けて配線層を電気的に分離する方法が用いられる。
【０００７】図６は改良されたＭＭＩＣの多層配線構造
を示す断面図であり、図５の構成と比較すると、配線層
51と交差する配線層53、55の間に新たな層間絶縁膜56を
挿入し、その上に全面にわたって分離ブレート57を設け
ている。同図において、第１層目の配線層51は接地プレ
ート５と対になってマイクロストリップ型の伝送線路を
構成し、、また、第２層目及び第３層目の配線層53及び
55は分離プレート57と対になってそれぞれ同様な伝送線
路を構成しており、これによって交差する伝送線路が電
気的に分離されることになる。
【０００８】
【発明が解決しようとする課題】図６に示した多層配線
構造は交差部における伝送線路間の干渉を防ぐ上で効果
的であるが、新たに分離プレートを形成するための層間
絶縁膜を設ける必要があり、これによって層間絶縁膜の
層数が増加し多層配線構造全体の厚みが増加することに
なる。
【０００９】一方、配線層同士あるいは配線層と半導体
デバイスの間は、回路設計上の必要に応じてスルーホー
ルを介して接続されるが、最上層の配線層と半導体デバ
イスとを接続する場合には、積層された全ての層間絶縁
膜を貫通するスルーホールを形成しなければならない。
しかし、上述のような層間絶縁膜の層数増加により全体
の膜厚が厚くなると微小なスルーホール加工を行うこと
がプロセス上難しくなる。
【００１０】そのため、各層間絶縁膜の膜厚を薄くして
全体の膜厚増加を抑えるようにすると、その層間絶縁膜
を介して構成されている伝送線路の特性インピーダンス
が低下し伝送特性が劣化する。これを避けて伝送線路の
特性インピーダンスを所定の値に保持しようとすれば配
線層の幅を狭くする必要があり、これによって伝送損失
が増加するという問題が生じる。
【００１１】そこで、本発明は、交差する配線層間の干
渉を防止し且つ伝送損失を抑えることを目的とする。
【００１２】
【課題を解決するための手段】上記課題の解決は、半導
体基板上に設けられ、接地電位に接続された接地プレー
トとの間で伝送線路を構成する複数の配線層と、前記複
数の配線層が層間絶縁膜を介して交差する交差部と、前
記交差部における層間絶縁膜に選択的に設けられ、接地
電位に接続された分離電極と、を備えることを特徴とす
る半導体装置の多層配線構造、あるいは、前記分離電極
は、前記半導体基板上における前記伝送線路の長さに比
べて充分小さいことを特徴とする上記半導体装置の多層
配線構造、あるいは、前記交差部が複数存在しており、
当該交差部に個別に設けられた複数の前記分離電極を備
えることを特徴とする上記半導体装置の多層配線構造、
あるいは、前記複数の分離電極同士が電気的に直接に接
続されることを特徴とする上記半導体装置の多層配線構
造、あるいは、前記複数の分離電極は、共通の電極を通
じて接地電位に接続されることを特徴とする上記半導体
装置の多層配線構造、あるいは、前記複数の分離電極は
同じ層間絶縁膜上に設けられ、当該層間絶縁膜上を延在
する接続配線によって電気的に直接に接続されることを
特徴とする上記の半導体装置の多層配線構造、あるい
は、前記複数の分離電極は異なる層間絶縁膜上に設けら
れ、層間絶縁膜を貫通するスルーホールによって電気的
に直接に接続されることを特徴とする上記の半導体装置
の多層配線構造、あるいは、前記交差部が複数存在して
おり、複数の交差部に共通して単一の分離電極が設けら
れたことを特徴とする上記の半導体装置の多層配線構
造、あるいは、前記複数の交差部は高さ方向の位置が異
なっており、当該複数の交差部に共通に介在する層間絶
縁膜に前記複数の分離電極を設けたことを特徴とする上
記の半導体装置の多層配線構造、あるいは、前記複数の
交差部は高さ方向の位置が異なっており、当該複数の交
差部に共通に介在する層間絶縁膜に前記単一の分離電極
を設けたことを特徴とする上記の半導体装置の多層配線
構造、によって達成される。
【００１３】本発明では、交差する配線層は交差部に選
択的に設けた分離電極によって電気的に分離されるため
互いに干渉することがなく、また、半導体基板上におけ
る交差部以外の領域で配線層は接地プレートと対になっ
て通常の伝送線路を構成するため伝送損失は配線層が交
差しない場合と変わらず、従って、分離電極の大きさを
伝送線路長に比べて充分小さくすることにより伝送線路
全体の伝送損失を従来より小さくすることができる。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１(a) は本発明の実施例に係るＭＭ
ＩＣの平面図、図１(b) はＡＡ断面図である。同図に見
られるように、GaAs基板１の表面にＨＥＭＴ等の能動素
子２、ＭＩＭキャパシタや抵抗等の受動素子３が形成さ
れており、この上にこれらのデバイスを外部雰囲気から
保護するための表面絶縁膜４が形成される。表面保護膜
４として窒化シリコン等の安定な材料が用いられる。そ
して、表面保護膜４の上に接地電位に固定された接地プ
レート５を形成し、この上に第１層目の層間絶縁膜６、
第１層目の配線層７、第２層目の層間絶縁膜８、分離電
極９、第３層目の層間絶縁膜10、第２層目の配線層11が
形成される。
【００１５】層間絶縁膜６、８、10の材料として、ポリ
イミド等の誘電率の低い有機樹脂が用いられる。また、
接地プレート５、配線層７、11及び分離電極９の材料と
して金等の導電性材料が用いられる。分離電極９はスル
ーホール12を介して接地プレート５と接続される。
【００１６】図１に見られるように、分離電極９は配線
層７と配線層11が交差する領域に層間絶縁膜８、10を介
して選択的に設けられるものであり、交差部で配線層７
と配線層11を電気的に分離する機能を有している。配線
層７、11は交差部以外の領域ではそれぞれ接地プレート
５と対になって伝送線路を構成している。
【００１７】一般に、マイクロストリップ型の伝送線路
を伝搬する信号の横方向の広がり範囲は、対となる電極
間距離の３倍程度に留まることが知られている。従っ
て、交差部における伝送線路間の干渉を防ぐためには、
図１に示したように、層間絶縁膜８、10の膜厚をそれぞ
れｄ1 、ｄ2 としたとき、配線層７、11の配線幅方向に
対する分離電極９の広がり幅Ｌ1 、Ｌ2 を以下のように
設定すればよいことになる。
【００１８】 Ｌ1 ≦ ３×ｄ1 、 Ｌ2 ≦ ３×ｄ2 配線層７、11の信号伝搬方向の長さと比較して層間絶縁
膜８、10の膜厚ｄ1 、ｄ2 は充分小さいので、Ｌ1 とＬ
2 で定まる分離電極９の大きさは配線層７、11の配線長
に比べて無視できる程度となる。従って、交差部を除く
大部分の領域で配線層７、11は接地プレート５と対にな
って伝送線路を構成することになり、伝送線路の伝送損
失を従来より小さくすることが可能となる。
【００１９】即ち、配線層７、11は分離電極９によって
交差部で分離されるため互いに干渉することがなく、且
つ各配線層７、11によってそれぞれ構成される伝送線路
の伝送特性は分離電極９の大きさによって定まる微小な
領域でのみの低下に留まるため、全体としての伝送特性
の低下、伝送損失を無視できる程度に抑えることが可能
となる。
【００２０】上記実施例では、２層配線構造を有し且つ
交差部が１カ所のＭＭＩＣについて述べたが、配線層数
が増加し且つ交差部が複数となった場合においても、以
下に述べるように分離電極を配置することにより先の実
施例と同等の効果を得ることができる。
【００２１】図２〜図４は本発明の他の実施例を示す断
面図であり、分離電極の配置についての他の例を示した
ものである。図５と同一のものには同一番号を付してあ
り、また、図中、13、15、17、19、21はそれぞれ層間絶
縁膜、14、16、20、22はそれぞれ配線層、18は分離電極
を示している。
【００２２】図２は、配線層が半導体基板上においてそ
れぞれ層間絶縁膜を介して複数個所で交差する例を示し
たものであり、各交差部に個別に分離電極を設けてい
る。さらに、これらの分離電極を別に設けた配線によっ
て電気的に接続し、所定電位、たとえば接地電位に固定
することにより伝送特性をより安定化させることができ
る。
【００２３】図３は複数存在する交差部が基板上で互い
に近接して存在する複数のグループに分けられる場合を
示しており、同じグループに属する複数の配線層に対し
て共通の分離電極を設けるとともに他のグループに属す
る配線層に対しては別の分離電極を設けたものである。
前述のように分離電極同士を配線23で接続し接地電位に
固定するようにしてもよい。
【００２４】また、図４に示したように、複数の交差部
で配線層がそれぞれ異なる層間絶縁膜上に形成されてい
る場合にはそれに応じて分離電極をそれぞれ異なる層間
絶縁膜上に設け、これらの分離電極を層間絶縁膜を貫通
するスルーホールによって電気的に接続するようにす
る。
【００２５】
【発明の効果】以上のように本発明によれば、伝送線路
の交差部に選択的に分離電極を設けることにより伝送線
路の干渉を防止することができ、且つ伝送損失を最小限
に抑えることができるので、多層配線構造を有する高周
波半導体装置の特性を向上させる上で有益である。
【図面の簡単な説明】
【図１】 本発明の実施例を示す図。(a) は平面図、
(b) はＡＡ断面図。
【図２】 本発明の他の実施例を示す断面図（その
１）。
【図３】 本発明の他の実施例を示す断面図（その
２）。
【図４】 本発明の他の実施例を示す断面図（その
３）。
【図５】 従来例を示す図。(a) は平面図、(b) はＡＡ
断面図。
【図６】 他の従来例を示す断面図。
【符号の説明】
１ GaAs基板 ４ 表面絶縁膜 ５ 接地プレート ６、８、10、13、15、17、19 層間絶縁膜 ７、11、16、20、22 配線層 ９、18 分離電極 12、24 スルーホール
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年２月１８日（２００２．２．１
８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 GG02 HH13 KK13 RR06 RR22 VV03 VV05 XX23 XX27 5F038 AC05 BH10 BH19 CD04 CD05 DF02 EZ02 EZ20 5F064 BB21 CC08 CC22 CC23 EE23 EE32 EE45 EE46 EE52 5J014 CA00

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に設けられ、接地電位に接
    続された接地プレートとの間で伝送線路を構成する複数
    の配線層と、前記複数の配線層が層間絶縁膜を介して交
    差する交差部と、前記交差部における層間絶縁膜に選択
    的に設けられ、接地電位に接続された分離電極と、を備
    えることを特徴とする高周波半導体装置の多層配線構
    造。
  2. 【請求項２】 前記分離電極は、前記半導体基板上にお
    ける前記伝送線路の長さに比べて充分小さいことを特徴
    とする請求項１記載の高周波半導体装置の多層配線構
    造。
  3. 【請求項３】 前記交差部が複数存在しており、当該交
    差部に個別に設けられた複数の前記分離電極を備えるこ
    とを特徴とする請求項1 記載の高周波半導体装置の多層
    配線構造。
  4. 【請求項４】 前記複数の分離電極同士が電気的に直接
    に接続されることを特徴とする請求項３記載の高周波半
    導体装置の多層配線構造。
  5. 【請求項５】 前記複数の分離電極は、共通の電極を通
    じて接地電位に接続されることを特徴とする請求項２記
    載の高周波半導体装置の多層配線構造。
  6. 【請求項６】 前記複数の分離電極は同じ層間絶縁膜上
    に設けられ、当該層間絶縁膜上を延在する接続配線によ
    って電気的に直接に接続されることを特徴とする請求項
    ４記載の高周波半導体装置の多層配線構造。
  7. 【請求項７】 前記複数の分離電極は異なる層間絶縁膜
    上に設けられ、層間絶縁膜を貫通するスルーホールによ
    って電気的に直接に接続されることを特徴とする請求項
    ４記載の高周波半導体装置の多層配線構造。
  8. 【請求項８】 前記交差部が複数存在しており、複数の
    交差部に共通して単一の分離電極が設けられたことを特
    徴とする請求項1 記載の高周波半導体装置の多層配線構
    造。
  9. 【請求項９】 前記複数の交差部は高さ方向の位置が異
    なっており、当該複数の交差部に共通に介在する層間絶
    縁膜に前記複数の分離電極を設けたことを特徴とする請
    求項３記載の高周波半導体装置の多層配線構造。
  10. 【請求項１０】 前記複数の交差部は高さ方向の位置が
    異なっており、当該複数の交差部に共通に介在する層間
    絶縁膜に前記単一の分離電極を設けたことを特徴とする
    請求項８記載の高周波半導体装置の多層配線構造。
JP2001099954A 2001-03-30 2001-03-30 高周波半導体装置の多層配線構造 Expired - Fee Related JP3781178B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001099954A JP3781178B2 (ja) 2001-03-30 2001-03-30 高周波半導体装置の多層配線構造
US10/078,346 US6853054B2 (en) 2001-03-30 2002-02-21 High frequency semiconductor device
TW091104614A TWI287291B (en) 2001-03-30 2002-03-12 High frequency semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001099954A JP3781178B2 (ja) 2001-03-30 2001-03-30 高周波半導体装置の多層配線構造

Publications (2)

Publication Number Publication Date
JP2002299440A true JP2002299440A (ja) 2002-10-11
JP3781178B2 JP3781178B2 (ja) 2006-05-31

Family

ID=18953440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001099954A Expired - Fee Related JP3781178B2 (ja) 2001-03-30 2001-03-30 高周波半導体装置の多層配線構造

Country Status (3)

Country Link
US (1) US6853054B2 (ja)
JP (1) JP3781178B2 (ja)
TW (1) TWI287291B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368507A (ja) * 2001-06-06 2002-12-20 Murata Mfg Co Ltd 積層型伝送線路交差チップ
JP2009081534A (ja) * 2007-09-25 2009-04-16 Fujitsu Ltd マイクロストリップ伝送線路、インピーダンス整合回路及び半導体回路
US7642878B2 (en) 2006-09-13 2010-01-05 Samsung Electro-Mechanics Co., Ltd. Plural signal transmission line circuits having a reference plane with separation slots therein corresponding to the plural signal transmission lines
JP2010232288A (ja) * 2009-03-26 2010-10-14 Oki Semiconductor Co Ltd 半導体集積チップ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050077540A1 (en) * 2002-01-25 2005-04-14 Axel Hulsmann Integrated circuit arrangement
JP2007294848A (ja) * 2006-03-30 2007-11-08 Eudyna Devices Inc キャパシタおよび電子回路
US8253029B2 (en) * 2007-04-12 2012-08-28 Nec Corporation Filter circuit element and electronic circuit device
US8299873B2 (en) * 2008-12-23 2012-10-30 International Business Machines Corporation Millimeter wave transmission line for slow phase velocity
CN102544666B (zh) * 2010-10-21 2016-06-15 朗美通运营有限责任公司 宽带非共面馈通
CN111696952B (zh) * 2019-03-13 2025-07-11 住友电工光电子器件创新株式会社 微波集成电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682820B2 (ja) 1987-06-26 1994-10-19 キヤノン株式会社 光電変換装置
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
JPH04361559A (ja) * 1991-06-10 1992-12-15 Ngk Spark Plug Co Ltd 集積回路用パッケージ
US5184095A (en) * 1991-07-31 1993-02-02 Hughes Aircraft Company Constant impedance transition between transmission structures of different dimensions
JPH0547943A (ja) 1991-08-19 1993-02-26 Seiko Epson Corp 半導体集積装置
JPH05109913A (ja) 1991-10-19 1993-04-30 Nec Corp 半導体集積回路の配線構造
US5309003A (en) * 1992-02-28 1994-05-03 At&T Bell Laboratories Article comprising a real space transfer semiconductor device, and method of making the article
US5396397A (en) * 1992-09-24 1995-03-07 Hughes Aircraft Company Field control and stability enhancement in multi-layer, 3-dimensional structures
JP2919257B2 (ja) * 1993-12-15 1999-07-12 日本電気株式会社 多層配線半導体装置
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5952709A (en) * 1995-12-28 1999-09-14 Kyocera Corporation High-frequency semiconductor device and mounted structure thereof
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US5929729A (en) * 1997-10-24 1999-07-27 Com Dev Limited Printed lumped element stripline circuit ground-signal-ground structure
JP3214470B2 (ja) * 1998-11-16 2001-10-02 日本電気株式会社 マルチチップモジュール及びその製造方法
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368507A (ja) * 2001-06-06 2002-12-20 Murata Mfg Co Ltd 積層型伝送線路交差チップ
US7642878B2 (en) 2006-09-13 2010-01-05 Samsung Electro-Mechanics Co., Ltd. Plural signal transmission line circuits having a reference plane with separation slots therein corresponding to the plural signal transmission lines
JP2009081534A (ja) * 2007-09-25 2009-04-16 Fujitsu Ltd マイクロストリップ伝送線路、インピーダンス整合回路及び半導体回路
JP2010232288A (ja) * 2009-03-26 2010-10-14 Oki Semiconductor Co Ltd 半導体集積チップ

Also Published As

Publication number Publication date
TWI287291B (en) 2007-09-21
US6853054B2 (en) 2005-02-08
JP3781178B2 (ja) 2006-05-31
US20020140057A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
US6969680B2 (en) Method for making shielded capacitor structure
KR0169268B1 (ko) 반도체 집적회로장치
JP2908225B2 (ja) 高周波チョーク回路
US12513993B2 (en) Chip-type electronic component
CN116325495A (zh) 电子部件
JP2002299440A (ja) 高周波半導体装置
JPH0462955A (ja) 集積回路装置
JP2006074014A (ja) 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
US7017128B2 (en) Concurrent electrical signal wiring optimization for an electronic package
JP3473516B2 (ja) 半導体集積回路
EP0703617B1 (en) High frequency monolithic integrated circuit
JPS629697A (ja) 配線板
JP3586435B2 (ja) 高周波半導体装置
JP2724193B2 (ja) 半導体装置
JP3798978B2 (ja) 多層配線基板
JP2988599B2 (ja) 配線板および高速ｉｃパッケージ
JPH0653414A (ja) マイクロ波集積回路
JP7099341B2 (ja) 半導体装置
JP3507874B2 (ja) 高周波半導体装置
JPS62259500A (ja) 回路基板
US6828682B1 (en) Substrate voltage connection
JP3370922B2 (ja) 高周波回路装置
JP4357768B2 (ja) 半導体集積回路
JPH08162621A (ja) モノリシック集積回路
JP2005033081A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060301

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees