JP2002299193A - Chip-type multilayer electronic component - Google Patents
Chip-type multilayer electronic componentInfo
- Publication number
- JP2002299193A JP2002299193A JP2001096153A JP2001096153A JP2002299193A JP 2002299193 A JP2002299193 A JP 2002299193A JP 2001096153 A JP2001096153 A JP 2001096153A JP 2001096153 A JP2001096153 A JP 2001096153A JP 2002299193 A JP2002299193 A JP 2002299193A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electronic component
- mounting
- type multilayer
- multilayer electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 25
- 238000010304 firing Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 24
- 238000010030 laminating Methods 0.000 abstract description 3
- 230000036544 posture Effects 0.000 description 44
- 239000000463 material Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000003475 lamination Methods 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 238000005452 bending Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 102100033007 Carbonic anhydrase 14 Human genes 0.000 description 1
- 101000867862 Homo sapiens Carbonic anhydrase 14 Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Packages (AREA)
- Packaging Frangible Articles (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、チップ型積層電子
部品に関し、詳しくは、多数個がテープ状保持部材に保
持された状態で供給されるチップ型積層電子部品に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip-type multilayer electronic component, and more particularly, to a chip-type multilayer electronic component supplied in a state where a large number of them are held by a tape-shaped holding member.
【0002】[0002]
【従来の技術及び発明が解決しようとする課題】チップ
型積層電子部品の中には、図7に示すように、複数個
(多数個)のチップ型積層電子部品51をテープ状保持
部材52に保持させた電子部品連53として供給される
ものがある。2. Description of the Related Art As shown in FIG. 7, a plurality of (multiple) chip-type multilayer electronic components 51 are mounted on a tape-like holding member 52 in a chip-type multilayer electronic component. Some are supplied as the held electronic component series 53.
【0003】このような、電子部品連53として供給さ
れるチップ型積層電子部品51は、通常、図8に示すよ
うに、テープ状保持部材52により保持されているとき
の姿勢に対応する姿勢で、自動実装機により実装基板5
4上に供給され、例えば、リフローはんだ付けなどの方
法で実装基板54上に実装される。[0003] Such a chip-type laminated electronic component 51 supplied as a series of electronic components 53 usually has an attitude corresponding to the attitude when it is held by a tape-shaped holding member 52, as shown in FIG. , Mounting board 5 by automatic mounting machine
4 and mounted on the mounting board 54 by, for example, a method such as reflow soldering.
【0004】しかし、このようにしてチップ型積層電子
部品51がリフローはんだ付けなどの方法により実装さ
れる実装基板54は、図9に示すように、熱的応力や機
械的応力などによりたわみが発生する場合がある。した
がって、チップ型積層電子部品51は、実装基板54の
所定のたわみ量(図9のXの値)に対する耐性(たわみ
強度)を有していることが必要となる。However, the mounting substrate 54 on which the chip-type multilayer electronic component 51 is mounted by a method such as reflow soldering is bent as shown in FIG. 9 due to thermal stress or mechanical stress. May be. Therefore, the chip-type multilayer electronic component 51 needs to have a resistance (flexure strength) to a predetermined amount of flexure (the value of X in FIG. 9) of the mounting substrate 54.
【0005】ところで、グリーンシートを積層すること
により得られる積層体を焼成する工程を経て製造される
チップ型積層電子部品においては、 積層方向が実装基板と直交する(すなわち積層面が実
装基板と平行である)姿勢で実装される場合と、 積層方向が実装基板と平行である(すなわち積層面が
実装基板と直交する)姿勢で実装される場合 では、たわみ強度が異なり、通常は、上記の積層方向
が実装基板と直交する姿勢で実装された方がたわみ強度
が大きいという特性があり、実装時にはチップ型積層電
子部品の方向性が問題になる。Meanwhile, in a chip-type multilayer electronic component manufactured through a step of firing a laminate obtained by laminating green sheets, the lamination direction is orthogonal to the mounting substrate (that is, the lamination surface is parallel to the mounting substrate). The bending strength is different between the case of mounting in the posture and the case of mounting in the posture where the lamination direction is parallel to the mounting board (that is, the lamination surface is perpendicular to the mounting substrate). There is a characteristic that the flexure strength is higher when mounted in a posture in which the direction is orthogonal to the mounting substrate, and the directionality of the chip-type multilayer electronic component becomes a problem during mounting.
【0006】例えば、図10(a)に示すように、幅W、
厚みT、長さLのチップ型積層電子部品51において、
その幅Wと厚みTが明らかに異なる場合には、外観形状
から、容易に方向性を確認することが可能であるが、図
10(b)に示すように、チップ型積層電子部品51の幅
Wと厚みTがほとんど同一である場合には、外観からチ
ップ型積層電子部品51の方向性を確認することが困難
であり、図11に示すように、このようなチップ型積層
電子部品51をテープ状保持部材52に保持させてなる
電子部品連53においては、各チップ型積層電子部品5
1がそれぞれ異なる姿勢でテープ状保持部材52に保持
されることになる。なお、図11においては、理解を容
易にするために、チップ型積層電子部品51の積層方向
の最外層表面55にハッチングを施している。[0006] For example, as shown in FIG.
In the chip-type multilayer electronic component 51 having a thickness T and a length L,
When the width W and the thickness T are clearly different, it is possible to easily confirm the direction from the appearance shape. However, as shown in FIG. When the width W and the thickness T are almost the same, it is difficult to confirm the directionality of the chip-type multilayer electronic component 51 from the appearance, and as shown in FIG. In a series of electronic components 53 held by a tape-shaped holding member 52, each chip-type laminated electronic component 5
1 are held by the tape-shaped holding member 52 in different postures. In FIG. 11, the outermost layer surface 55 in the stacking direction of the chip-type multilayer electronic component 51 is hatched for easy understanding.
【0007】そして、このような電子部品連53からチ
ップ型積層電子部品51を供給して実装基板54上に実
装する場合、図12に示すように、チップ型積層電子部
品1が、上記の積層方向が実装基板と直交する姿勢の
みではなく、の積層方向が実装基板と平行であるよう
な姿勢でも実装されることになる。なお、図12におい
ても、チップ型積層電子部品51の最外層表面55には
ハッチングを付している。When the chip-type multilayer electronic component 51 is supplied from such a series of electronic components 53 and mounted on the mounting board 54, as shown in FIG. The mounting is performed not only in a posture in which the direction is orthogonal to the mounting substrate, but also in a posture in which the stacking direction is parallel to the mounting substrate. In FIG. 12 as well, the outermost layer surface 55 of the chip-type multilayer electronic component 51 is hatched.
【0008】そして、チップ型積層電子部品51が、上
記の積層方向が実装基板と直交する姿勢のみではな
く、の積層方向が実装基板と平行であるような姿勢で
実装されている場合、実装基板54に所定のレベル以上
のたわみが発生すると、上記のように、積層方向が実
装基板と平行である(すなわち積層面が実装基板と直交
する)姿勢で実装されたチップ型積層電子部品51にお
いては、割れや欠けが発生するという問題点がある。When the chip-type multilayer electronic component 51 is mounted not only in the above-described orientation in which the lamination direction is orthogonal to the mounting substrate but also in a posture in which the lamination direction is parallel to the mounting substrate, When the bending of a predetermined level or more occurs in the chip 54, as described above, in the chip-type multilayer electronic component 51 mounted in a posture in which the stacking direction is parallel to the mounting board (that is, the stacking surface is orthogonal to the mounting board). There is a problem that cracking and chipping occur.
【0009】本発明は、上記問題点を解決するものであ
り、所望の一定の姿勢でテープ状保持部材に保持させて
電子部品連とすることが可能で、かつ、実装時に、その
姿勢を外部観察により確認することが可能で、実装基板
上に、確実に所定の姿勢で実装することが可能なチップ
型積層電子部品を提供することを目的とする。The present invention has been made to solve the above-mentioned problems, and it is possible to form a series of electronic components by holding the tape-shaped holding member in a desired fixed posture, and to set the posture to external when mounting. An object of the present invention is to provide a chip-type multilayer electronic component that can be confirmed by observation and can be reliably mounted on a mounting board in a predetermined posture.
【0010】[0010]
【課題を解決するための手段】上記目的を達成するため
に、本発明(請求項1)のチップ型積層電子部品は、グ
リーンシートを積層した積層体を焼成することにより形
成されるセラミック素子の両端部に外部電極が配設され
た構造を有するチップ型積層電子部品において、セラミ
ック素子が、積層方向の最外層表面を識別するための手
段を具備しており、かつ、実装対象への実装時に、前記
最外層表面が実装面に対して所定の角度をなすような姿
勢で実装されるように、複数個がテープ状保持部材によ
り所定の姿勢で整列して保持され、電子部品連とされて
いることを特徴としている。To achieve the above object, a chip-type multilayer electronic component according to the present invention (claim 1) has a ceramic element formed by firing a laminate in which green sheets are laminated. In a chip-type multilayer electronic component having a structure in which external electrodes are provided at both ends, a ceramic element has means for identifying an outermost layer surface in a stacking direction, and when mounted on a mounting target, A plurality of tapes are held in a predetermined position by a tape-shaped holding member so that the outermost layer surface is mounted at a predetermined angle with respect to the mounting surface so as to be mounted at a predetermined angle with respect to the mounting surface. It is characterized by having.
【0011】本発明のチップ型積層電子部品は、セラミ
ック素子に、積層方向の最外層表面を識別するための手
段を設けるとともに、実装対象への実装時に、最外層表
面が実装面に対して所定の角度をなすような姿勢で実装
されるように、複数個がテープ状保持部材により所定の
姿勢で整列して保持され、電子部品連とされているの
で、電子部品連から逐次チップ型積層電子部品を実装基
板上に供給し、最外層表面を識別するための手段によ
り、所望の姿勢になっているか否かを確認しつつ実装す
ることにより、チップ型積層電子部品を所望の一定の姿
勢(例えば、たわみに対する耐性の大きい姿勢)で確実
に実装することが可能になる。In the chip-type multilayer electronic component of the present invention, the ceramic element is provided with means for identifying the outermost layer surface in the stacking direction, and the outermost layer surface is fixed to the mounting surface when mounted on the mounting object. Are mounted in a predetermined posture by a tape-shaped holding member so as to be mounted in such a posture as to form an angle, and are connected to the electronic components. The chip-type multilayer electronic component is supplied in a desired constant posture (by mounting the component on a mounting board and confirming whether or not it is in a desired posture by means for identifying the outermost layer surface. For example, it is possible to reliably mount the device in a posture having a high resistance to bending.
【0012】また、請求項2のチップ型積層電子部品
は、実装対象への実装時に、前記最外層表面が実装面に
対して略平行及び略垂直のいずれか一方の姿勢となるよ
うに、テープ状保持部材により保持され、電子部品連と
されていることを特徴としている。Further, the chip-type multilayer electronic component according to claim 2, wherein the tape is mounted such that the outermost layer surface is substantially parallel or substantially perpendicular to the mounting surface when mounted on a mounting object. It is characterized by being held by a shape holding member and being connected to electronic components.
【0013】実装対象への実装時に、最外層表面が実装
面に対して略平行及び略垂直のいずれか一方の姿勢とな
るように、テープ状保持部材により保持して電子部品連
とすることにより、チップ型積層電子部品の特性によ
り、最外層表面が実装面に対して略平行になるように実
装すること及び最外層表面が実装面に対して略垂直にな
るように実装することのいずれもが可能になり、チップ
型積層電子部品を最適の姿勢で実装することが可能にな
る。At the time of mounting on an object to be mounted, the outermost layer surface is held by a tape-shaped holding member so as to be in either one of a substantially parallel and a substantially vertical posture with respect to the mounting surface to form a series of electronic components. Depending on the characteristics of the chip-type multilayer electronic component, both mounting is performed so that the outermost layer surface is substantially parallel to the mounting surface, and mounting is performed such that the outermost layer surface is substantially perpendicular to the mounting surface. This makes it possible to mount the chip-type multilayer electronic component in an optimal posture.
【0014】また、請求項3のチップ型積層電子部品
は、前記セラミック素子の幅及び厚みが略同一であるこ
とを特徴としている。The chip-type multilayer electronic component according to a third aspect is characterized in that the ceramic elements have substantially the same width and thickness.
【0015】セラミック素子の幅及び厚みが略同一であ
る場合には、実装時のチップ型積層電子部品の姿勢を確
認することが困難であることから、実装信頼性が低くな
りがちであるが、このようなチップ型積層電子部品に本
発明を適用した場合、実装信頼性を向上させることが可
能になり、特に有意義である。When the width and the thickness of the ceramic element are substantially the same, it is difficult to confirm the posture of the chip-type multilayer electronic component at the time of mounting, so that the mounting reliability tends to be low. When the present invention is applied to such a chip-type multilayer electronic component, mounting reliability can be improved, which is particularly significant.
【0016】また、請求項4のチップ型積層電子部品
は、前記最外層表面を識別するための手段として、セラ
ミック素子の最外層表面にマーキングが施されているこ
とを特徴としている。The chip-type multilayer electronic component according to a fourth aspect is characterized in that a marking is provided on the outermost layer surface of the ceramic element as means for identifying the outermost layer surface.
【0017】最外層表面を識別するための手段として、
セラミック素子の最外層表面にマーキングを施すように
した場合、目視により、チップ型積層電子部品の姿勢を
確実に識別することが可能になり、本発明をより実効あ
らしめることが可能になる。As means for identifying the outermost layer surface,
When marking is performed on the outermost layer surface of the ceramic element, the posture of the chip-type multilayer electronic component can be surely visually identified, and the present invention can be made more effective.
【0018】また、請求項5のチップ型積層電子部品
は、前記最外層表面を構成するグリーンシートとして、
焼成後に黒色以外の色となるグリーンシートが用いられ
ており、セラミック素子の最外層表面が黒色以外の色を
有していることを特徴としている。Further, in the chip-type multilayer electronic component according to a fifth aspect, as the green sheet constituting the outermost layer surface,
A green sheet having a color other than black after firing is used, and the surface of the outermost layer of the ceramic element has a color other than black.
【0019】例えば、チップ型積層電子部品がチップ型
サーミスタである場合、サーミスタ素子(サーミスタ素
体)が黒色系の色を有するものである場合が少なくない
が、そのような場合にも、最外層を構成するグリーンシ
ートとして、焼成後に黒色以外の色となるグリーンシー
トを用い、セラミック素子の最外層表面が黒色以外の色
となるようにすることにより、目視により、チップ型積
層電子部品の姿勢を確実に識別することが可能になり、
本発明を実効あらしめることが可能になる。なお、この
場合には、特にマークなどを形成する工程が不要にな
り、製造工程を簡略化することが可能になる。For example, when the chip-type laminated electronic component is a chip-type thermistor, the thermistor element (thermistor element) often has a black color. By using a green sheet that becomes a color other than black after firing as a green sheet constituting, and by making the surface of the outermost layer of the ceramic element a color other than black, the posture of the chip-type multilayer electronic component is visually observed. Can be reliably identified,
It becomes possible to make the present invention effective. In this case, a step of forming a mark or the like is not required, and the manufacturing process can be simplified.
【0020】また、請求項6のチップ型積層電子部品
は、前記セラミック素子がサーミスタ素子であることを
特徴としている。Further, the chip-type multilayer electronic component according to claim 6 is characterized in that the ceramic element is a thermistor element.
【0021】セラミック素子がサーミスタ素子であるチ
ップ型積層電子部品、すなわち、チップ型サーミスタ
は、サーミスタ素子(セラミック素子)の幅及び厚みが
略同一であるものが少なからずあるが、そのような場合
に、本発明を適用することにより、チップ型サーミスタ
を所定の姿勢に保持して、基板のたわみに対する耐性の
大きい、所望の一定の姿勢で実装することができるよう
になる。In chip-type multilayer electronic components in which the ceramic element is a thermistor element, that is, in many cases, the width and thickness of the thermistor element (ceramic element) are substantially the same, in such a case. By applying the present invention, it becomes possible to hold the chip-type thermistor in a predetermined posture and mount the chip-type thermistor in a desired constant posture with high resistance to the deflection of the substrate.
【0022】[0022]
【発明の実施の形態】以下、本発明の実施の形態を示し
て、その特徴とするところをさらに詳しく説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described, and features thereof will be described in more detail.
【0023】[実施形態1]図1はテープ状保持部材に
保持させることにより電子部品連とされた実施形態1に
かかるチップ型積層電子部品を示す図であり、(a)は電
子部品連をその長手方向に沿って切断した断面図、(b)
はチップ型積層電子部品の方向性(姿勢)を示す斜視図
である。[Embodiment 1] FIG. 1 is a diagram showing a chip-type laminated electronic component according to a first embodiment in which a series of electronic components is formed by being held by a tape-shaped holding member. Sectional view cut along the longitudinal direction, (b)
FIG. 4 is a perspective view showing the directionality (posture) of the chip-type multilayer electronic component.
【0024】図1(a),(b)に示すように、この実施形
態1においては、幅Wと厚みTがほぼ同一のチップ型積
層電子部品(この実施形態1ではチップ型サーミスタ)
1を多数個、上側保持部材2a及び下側保持部材2bか
らなるテープ状保持部材2に保持させることにより電子
部品連3が形成されている。As shown in FIGS. 1 (a) and 1 (b), in the first embodiment, a chip-type multilayer electronic component having substantially the same width W and thickness T (chip-type thermistor in the first embodiment)
A plurality of electronic components 1 are held by a tape-shaped holding member 2 including an upper holding member 2a and a lower holding member 2b, thereby forming a series of electronic components 3.
【0025】なお、この実施形態1において、チップ型
積層電子部品(チップ型サーミスタ)1は、図2(a),
(b)に示すように、Mn,Ni,Coを主成分とする材
料からなるサーミスタ素体(サーミスタ素子)11の内
部の同一平面に、第1の対向電極12aと、第2の対向
電極12bを、所定のギャップGを介して対向するよう
に配設され、かつ、サーミスタ素体11の両端側には、
第1及び第2の対向電極12a,12bと導通するよう
に外部電極24a,24bが配設されているとともに、
積層方向の(上下の)最外層表面5に、チップ型積層電
子部品1の最外層表面5を確認するためのマーキングが
施されており、上下の最外層表面5に、チップ型積層電
子部品の1の方向性、姿勢を識別するための手段である
マークMが付された構造を有している。In the first embodiment, a chip-type multilayer electronic component (chip-type thermistor) 1 is shown in FIG.
As shown in (b), a first opposing electrode 12a and a second opposing electrode 12b are provided on the same plane inside a thermistor element (thermistor element) 11 made of a material containing Mn, Ni, and Co as main components. Are disposed so as to face each other with a predetermined gap G therebetween, and at both ends of the thermistor body 11,
External electrodes 24a and 24b are provided so as to be electrically connected to the first and second counter electrodes 12a and 12b.
Marking for confirming the outermost layer surface 5 of the chip-type multilayer electronic component 1 is provided on the outermost layer surface 5 (upper and lower) in the stacking direction. It has a structure provided with a mark M, which is a means for identifying one direction and posture.
【0026】なお、このチップ型積層電子部品1は、第
1及び第2の対向電極12a,12bとなる内部電極パ
ターンが配設されたグリーンシート21と、内部電極パ
ターンが配設されていないグリーンシート22を積層、
圧着することにより形成された積層体(マザー積層体)
を焼成した後、マザー積層体の所定の位置に、個々のサ
ーミスタ素体用のマークを付与した後、カットして個々
のサーミスタ素体11に分割した後、外部電極24a,
24bを形成することにより製造される。The chip-type multilayer electronic component 1 has a green sheet 21 on which internal electrode patterns serving as the first and second counter electrodes 12a and 12b are provided, and a green sheet 21 on which no internal electrode pattern is provided. Laminate sheet 22,
Laminate formed by crimping (mother laminate)
After baking, a mark for each thermistor element is provided at a predetermined position of the mother laminate, cut and divided into individual thermistor elements 11, and then the external electrodes 24a,
It is manufactured by forming 24b.
【0027】この実施形態1では、マーク形成用材料と
しては、アルミナ系材料を用いてマークMを形成するこ
とにより、Mn,Ni,Coを主成分とする材料からな
るサーミスタ素体11の表面に容易に目視確認すること
が可能なマークMを形成するようにした。したがって、
この実施形態1のチップ型積層電子部品1においては、
マークMにより、チップ型積層電子部品1の上下の最外
層表面5を確実に認識して、電子部品連3の状態におけ
るチップ型積層電子部品1の姿勢、及び実装基板4に実
装する際のチップ型積層電子部品1の実装姿勢を確実に
認識することができる。In the first embodiment, the mark M is formed using an alumina-based material as the mark forming material, so that the mark M is formed on the surface of the thermistor body 11 made of a material mainly containing Mn, Ni, and Co. A mark M that can be easily visually confirmed is formed. Therefore,
In the chip-type multilayer electronic component 1 of the first embodiment,
The upper and lower outermost surfaces 5 of the chip-type multilayer electronic component 1 are reliably recognized by the mark M, and the posture of the chip-type multilayer electronic component 1 in the state of the electronic component chain 3 and the chip when mounted on the mounting board 4 The mounting posture of the multilayer electronic component 1 can be reliably recognized.
【0028】その結果、所望の姿勢でチップ型積層電子
部品1が保持された電子部品連3を用いて、効率よく実
装することが可能になるとともに、チップ型積層電子部
品1の実装姿勢を確実に認識して、例えば、図3に示す
ように、チップ型積層電子部品1の最外層表面5が実装
基板4の表面(実装面)に対して略平行になるような姿
勢(実装基板4のたわみに対する耐性の大きい姿勢)
で、チップ型積層電子部品1を実装基板4上に確実に実
装することが可能になる。As a result, it is possible to efficiently mount the chip-type multilayer electronic component 1 by using the electronic component series 3 holding the chip-type multilayer electronic component 1 in a desired posture, and to ensure the mounting posture of the chip-type multilayer electronic component 1. For example, as shown in FIG. 3, the posture (the mounting surface of the mounting substrate 4) is such that the outermost layer surface 5 of the chip-type multilayer electronic component 1 is substantially parallel to the surface (mounting surface) of the mounting substrate 4. Posture with high resistance to deflection)
Thus, the chip-type multilayer electronic component 1 can be reliably mounted on the mounting substrate 4.
【0029】なお、上記実施形態1ではマークMを形成
するためのマーク形成用材料として、アルミナを用いた
場合について説明したが、サーミスタ素体の構成材料
(すなわち、サーミスタ素体の構成材料に基づくサーミ
スタ素体の色)を考慮して、確認の容易な色を有する種
々の材料を用いることが可能である。In the first embodiment, the case where alumina is used as the mark forming material for forming the mark M has been described, but the constituent material of the thermistor body (that is, based on the constituent material of the thermistor body). In consideration of the thermistor element color), it is possible to use various materials having colors that can be easily confirmed.
【0030】[実施形態2]図4はテープ状保持部材に
保持させることにより電子部品連とされた実施形態2に
かかるチップ型積層電子部品を示す図であり、(a)は電
子部品連をその長手方向に沿って切断した断面図、(b)
はチップ型積層電子部品の方向性(姿勢)を示す斜視図
である。[Embodiment 2] FIGS. 4A and 4B are diagrams showing a chip-type laminated electronic component according to a second embodiment in which electronic components are connected by being held by a tape-shaped holding member. FIG. Sectional view cut along the longitudinal direction, (b)
FIG. 4 is a perspective view showing the directionality (posture) of the chip-type multilayer electronic component.
【0031】なお、この実施形態2において、チップ型
積層電子部品(チップ型サーミスタ)1は、図5(a),
(b)に示すように、Mn,Ni,Coを主成分とする材
料からなるサーミスタ素体(サーミスタ素子)11の内
部の同一平面に、第1の対向電極12aと、第2の対向
電極12bを、所定のギャップGを介して対向するよう
に配設することにより形成されており、第1及び第2の
対向電極12a,12bとなる内部電極パターンが配設
されたグリーンシート21と、内部電極パターンが配設
されていないグリーンシート22と、上下の最外層グリ
ーンシート23a,23bを積層、圧着することにより
形成された積層体(マザー積層体)を焼成した後、マザ
ー積層体をカットして個々のサーミスタ素体11に分割
した後、外部電極24a,24bを形成する工程を経て
製造されている。In the second embodiment, a chip-type multilayer electronic component (chip-type thermistor) 1 is shown in FIG.
As shown in (b), a first opposing electrode 12a and a second opposing electrode 12b are provided on the same plane inside a thermistor element (thermistor element) 11 made of a material containing Mn, Ni, and Co as main components. Are disposed so as to face each other with a predetermined gap G therebetween, and a green sheet 21 provided with internal electrode patterns serving as the first and second counter electrodes 12a and 12b, After laminating the green sheet 22 on which the electrode pattern is not disposed and the upper and lower outermost green sheets 23a and 23b and pressing the laminate, the laminate (mother laminate) formed is cut, and then the mother laminate is cut. After being divided into individual thermistor element bodies 11 by means of an external electrode 24a, 24b, they are manufactured.
【0032】そして、上下の最外層グリーンシート23
a,23bとして、焼成後に、黒色以外の色となるグリ
ーンシートが用いられており、焼成後のサーミスタ素体
11の最外層表面(図5(b))5は、黒色以外の色を有
している。なお、この実施形態2では、上下の最外層グ
リーンシート23a,23bとしては、アルミナ系材料
からなるグリーンシートが用いられており、焼成後のサ
ーミスタ素体11の最外層表面5は白色を有している。The upper and lower outermost green sheets 23
As a and 23b, green sheets having a color other than black after firing are used, and the outermost layer surface (FIG. 5B) 5 of the thermistor body 11 after firing has a color other than black. ing. In the second embodiment, green sheets made of an alumina-based material are used as the upper and lower outermost green sheets 23a and 23b, and the outermost layer surface 5 of the fired thermistor body 11 has a white color. ing.
【0033】すなわち、この実施形態2においては、最
外層グリーンシート23a,23bにより形成され、黒
色以外の色を有している最外層表面5が、上記実施形態
1におけるマークMと同様に、チップ型積層電子部品1
の最外層表面5を識別するための手段としての機能を果
たすように構成されている。なお、その他の構成は上記
実施形態1の場合と同様であり、図4,5,6におい
て、図1,2,3と同一符号を付した部分は同一部分又
は相当する部分を示している。That is, in the second embodiment, the outermost layer surface 5 formed by the outermost green sheets 23a and 23b and having a color other than black has a chip like the mark M in the first embodiment. Molded electronic component 1
Is configured to function as a means for identifying the outermost layer surface 5. The other configuration is the same as that of the first embodiment. In FIGS. 4, 5, and 6, the portions denoted by the same reference numerals as those in FIGS. 1, 2, and 3 indicate the same or corresponding portions.
【0034】この実施形態2のチップ型積層電子部品1
は、最外層表面5が黒色以外の色を有しており、サーミ
スタ素体11の色が黒色系あるいはそれに近い色(この
実施形態2では、サーミスタ素体11として、アルミナ
系材料が用いられているので、白色になる)である場合
に、上下の最外層表面5を確実に認識して、電子部品連
3の状態におけるチップ型積層電子部品1の姿勢、及び
実装基板4に実装される際のチップ型積層電子部品1の
実装姿勢を確実に認識することができる。Chip-type multilayer electronic component 1 of Embodiment 2
The outermost layer surface 5 has a color other than black, and the color of the thermistor body 11 is black or a color similar thereto (in the second embodiment, an alumina-based material is used as the thermistor body 11). In this case, the upper and lower outermost layer surfaces 5 are surely recognized, and the posture of the chip-type multilayer electronic component 1 in the state of the electronic component sequence 3 and when mounted on the mounting substrate 4 The mounting attitude of the chip-type multilayer electronic component 1 can be reliably recognized.
【0035】したがって、チップ型積層電子部品1の実
装姿勢を確実に認識して、例えば、図6に示すように、
チップ型積層電子部品1の最外層表面5が実装基板4の
表面(実装面)に対して略平行になるような、実装基板
4のたわみに対する耐性の大きい姿勢で、確実に実装す
ることが可能になる。Therefore, the mounting posture of the chip-type multilayer electronic component 1 is reliably recognized, and, for example, as shown in FIG.
It is possible to reliably mount the chip-type multilayer electronic component 1 in such a posture that the outermost layer surface 5 of the chip-type multilayer electronic component 1 is substantially parallel to the surface (mounting surface) of the mounting substrate 4 and has a high resistance to bending of the mounting substrate 4. become.
【0036】なお、上記実施形態2では、焼成後に、黒
色以外の色となるグリーンシートとして、アルミナ系材
料からなるグリーンシートを用いているが、サーミスタ
素体11の色を考慮して、焼成後に、最外層表面5を容
易に確認することが可能な色となる種々の材料からなる
グリーンシートを用いることが可能である。In the second embodiment, a green sheet made of an alumina-based material is used as a green sheet having a color other than black after firing. However, in consideration of the color of the thermistor body 11, the green sheet after firing is used. It is possible to use green sheets made of various materials having a color in which the outermost layer surface 5 can be easily confirmed.
【0037】また、上記実施形態1及び2では、チップ
型サーミスタを例にとって説明したが、チップ型サーミ
スタを構成するサーミスタ素体が、正特性サーミスタ素
体、負特性サーミスタ素体のいずれである場合にも、本
発明を適用することが可能である。In the first and second embodiments, the chip thermistor has been described as an example. However, the case where the thermistor element constituting the chip thermistor is either a positive characteristic thermistor element or a negative characteristic thermistor element In addition, the present invention can be applied.
【0038】また、上記実施形態1及び2では、チップ
型積層電子部品として、チップ型サーミスタを例にとっ
て説明したが、チップ型サーミスタに限らず、チップ型
積層コンデンサ、チップ型積層バリスタ、チップ型積層
LC複合部品など、種々のチップ型積層電子部品に広く
本発明を適用することが可能である。In the first and second embodiments, the chip-type thermistor has been described as an example of the chip-type multilayer electronic component. However, the present invention is not limited to the chip-type thermistor, but may be a chip-type multilayer capacitor, a chip-type multilayer varistor, or a chip-type multilayer varistor. The present invention can be widely applied to various chip-type laminated electronic components such as LC composite components.
【0039】また、上記実施形態1及び2では、チップ
型積層電子部品の最外層表面が実装基板の表面に対して
略平行になるように実装する場合を例にとって説明した
が、本発明においては、チップ型積層電子部品の姿勢を
確実に認識することができることから、最外層表面が実
装面に対して略垂直となるような姿勢でチップ型積層電
子部品を実装する場合にも本発明を適用することが可能
である。In the first and second embodiments, the case where the outermost layer surface of the chip-type multilayer electronic component is mounted so as to be substantially parallel to the surface of the mounting substrate has been described as an example. Since the position of the chip-type multilayer electronic component can be reliably recognized, the present invention is also applied to the case where the chip-type multilayer electronic component is mounted in such a position that the outermost layer surface is substantially perpendicular to the mounting surface. It is possible to
【0040】本発明はさらにその他の点においても上記
実施形態1及び2に限定されるものではなく、サーミス
タ素体の具体的な構成、内部電極及び外部電極の具体的
なパターン及び配設位置、サーミスタ素体を構成する半
導体セラミックスの種類、本発明のチップ型積層電子部
品の具体的な製造方法などに関し、発明の要旨の範囲内
において、種々の応用、変形を加えることが可能であ
る。The present invention is not limited to Embodiments 1 and 2 in other respects as well. Specific configurations of the thermistor body, specific patterns and arrangement positions of internal and external electrodes, Various applications and modifications can be made within the gist of the invention with respect to the types of semiconductor ceramics constituting the thermistor body, the specific manufacturing method of the chip-type multilayer electronic component of the present invention, and the like.
【0041】[0041]
【発明の効果】上述のように、本発明(請求項1)のチ
ップ型積層電子部品は、セラミック素子に、積層方向の
最外層表面を識別するための手段を設けるとともに、実
装対象への実装時に、最外層表面が実装面に対して所定
の角度をなすような姿勢で実装されるように、複数個が
テープ状保持部材により所定の姿勢で整列して保持さ
れ、電子部品連とされているので、電子部品連から逐次
チップ型積層電子部品を実装基板上に供給し、最外層表
面を識別するための手段により、所望の姿勢になってい
るか否かを確認しつつ実装することにより、チップ型積
層電子部品を所望の一定の姿勢(例えば、たわみに対す
る耐性の大きい姿勢)で確実に実装することができるよ
うになる。As described above, in the chip-type multilayer electronic component of the present invention (claim 1), the ceramic element is provided with means for identifying the outermost layer surface in the stacking direction, and is mounted on the mounting object. Sometimes, a plurality of tapes are held in a predetermined position by a tape-shaped holding member so that the outermost layer surface is mounted at a predetermined angle with respect to the mounting surface, and the electronic components are connected. Therefore, by sequentially supplying chip-type multilayer electronic components from a series of electronic components onto a mounting substrate, and by means of identifying the outermost layer surface, mounting while confirming whether or not a desired posture is achieved, The chip-type multilayer electronic component can be surely mounted in a desired constant posture (for example, a posture having high resistance to bending).
【0042】また、請求項2のチップ型積層電子部品の
ように、実装対象への実装時に、最外層表面が実装面に
対して略平行及び略垂直のいずれか一方の姿勢となるよ
うに、テープ状保持部材により保持して電子部品連とす
ることにより、チップ型積層電子部品の特性により、最
外層表面が実装面に対して略平行になるように実装する
こと及び最外層表面が実装面に対して略垂直になるよう
に実装することのいずれもが可能になり、チップ型積層
電子部品を最適の姿勢で実装することが可能になる。Further, like the chip-type multilayer electronic component of the second aspect, the outermost layer surface may be in one of substantially parallel and substantially perpendicular to the mounting surface when mounted on the mounting object. By holding a tape-shaped holding member to form a series of electronic components, mounting is performed so that the outermost layer surface is substantially parallel to the mounting surface due to the characteristics of the chip-type multilayer electronic component, and the outermost layer surface is mounted on the mounting surface. Can be mounted so as to be substantially perpendicular to the chip, and the chip-type multilayer electronic component can be mounted in an optimal posture.
【0043】また、セラミック素子の幅及び厚みが略同
一である場合には、実装時のチップ型積層電子部品の姿
勢を確認することが困難であることから、実装信頼性が
低くなりがちであるが、このようなチップ型積層電子部
品に、請求項3のように、本発明を適用した場合、実装
信頼性を向上させることが可能になり、特に有意義であ
る。When the width and the thickness of the ceramic element are substantially the same, it is difficult to confirm the posture of the chip-type multilayer electronic component at the time of mounting, so that the mounting reliability tends to be low. However, when the present invention is applied to such a chip-type multilayer electronic component as described in claim 3, the mounting reliability can be improved, which is particularly significant.
【0044】また、請求項4のチップ型積層電子部品の
ように、最外層表面を識別するための手段として、セラ
ミック素子の最外層表面にマーキングを施すようにした
場合、目視により、チップ型積層電子部品の姿勢を確実
に識別することが可能になり、本発明を実効あらしめる
ことができる。In the case where the outermost layer surface of the ceramic element is marked as means for identifying the outermost layer surface as in the case of the chip-type multilayer electronic component according to the fourth aspect, the chip-type multilayer electronic component is visually inspected. The posture of the electronic component can be reliably identified, and the present invention can be made effective.
【0045】また、チップ型積層電子部品がチップ型サ
ーミスタである場合、サーミスタ素体が黒色系の色を有
するものである場合が少なくないが、そのような場合
に、請求項5のチップ型積層電子部品のように、最外層
を構成するグリーンシートとして、焼成後に黒色以外の
色となるグリーンシートを用い、セラミック素子の最外
層表面が黒色以外の色となるようにすることにより、目
視により、チップ型積層電子部品の姿勢を確実に識別す
ることが可能になり、本発明を実効あらしめることが可
能になるとともに、特にマークなどを形成する工程が不
要になり、製造工程を簡略化することができる。When the chip-type multilayer electronic component is a chip-type thermistor, the thermistor element often has a black color. As an electronic component, as a green sheet constituting the outermost layer, a green sheet having a color other than black after firing is used, and by allowing the surface of the outermost layer of the ceramic element to have a color other than black, by visual observation, It is possible to reliably identify the orientation of the chip-type multilayer electronic component, thereby making it possible to make the present invention effective, and to eliminate the need for a step of forming a mark and the like, thereby simplifying the manufacturing process. Can be.
【0046】また、セラミック素子がサーミスタ素子で
あるチップ型積層電子部品、すなわち、チップ型サーミ
スタは、サーミスタ素子(セラミック素子)の幅及び厚
みが略同一であるものが少なからずあるが、そのような
場合に、請求項6のように本発明を適用することによ
り、チップ型サーミスタを所定の姿勢に保持して、基板
のたわみに対する耐性の大きい、所望の一定の姿勢で実
装することが可能になり、信頼性の高い実装を行うこと
が可能になる。Further, chip-type laminated electronic components in which the ceramic element is a thermistor element, that is, chip-type thermistors, the width and thickness of which are substantially the same, are not limited. In this case, by applying the present invention as described in claim 6, it becomes possible to hold the chip-type thermistor in a predetermined posture and mount the chip-type thermistor in a desired constant posture with high resistance to the deflection of the substrate. , It is possible to perform highly reliable mounting.
【図1】テープ状保持部材に保持させることにより電子
部品連とされた本発明の実施形態1にかかるチップ型積
層電子部品を示す図であり、(a)は電子部品連をその長
手方向に沿って切断した断面図、(b)はチップ型積層電
子部品の方向性(姿勢)を示す斜視図である。FIG. 1 is a view showing a chip-type multilayer electronic component according to a first embodiment of the present invention in which a series of electronic components is formed by being held by a tape-shaped holding member, and FIG. FIG. 2B is a cross-sectional view taken along the line, and FIG. 2B is a perspective view showing the directionality (posture) of the chip-type multilayer electronic component.
【図2】(a)は実施形態1のチップ型積層電子部品の構
成を示す分解斜視図、(b)はその外観構成を示す斜視図
である。FIG. 2A is an exploded perspective view showing a configuration of a chip-type multilayer electronic component of Embodiment 1, and FIG. 2B is a perspective view showing an external configuration thereof.
【図3】実施形態1のチップ型積層電子部品を実装基板
上に実装した状態を示す斜視図である。FIG. 3 is a perspective view showing a state in which the chip-type multilayer electronic component of the first embodiment is mounted on a mounting board.
【図4】テープ状保持部材に保持させることにより電子
部品連とされた本発明の実施形態2にかかるチップ型積
層電子部品を示す図であり、(a)は電子部品連をその長
手方向に沿って切断した断面図、(b)はチップ型積層電
子部品の方向性(姿勢)を示す斜視図である。FIG. 4 is a diagram showing a chip-type laminated electronic component according to a second embodiment of the present invention in which a series of electronic components is formed by being held by a tape-shaped holding member. FIG. 2B is a cross-sectional view taken along the line, and FIG.
【図5】(a)は実施形態2のチップ型積層電子部品の構
成を示す分解斜視図、(b)はその外観構成を示す斜視図
である。FIG. 5A is an exploded perspective view showing a configuration of a chip-type multilayer electronic component of a second embodiment, and FIG. 5B is a perspective view showing an external configuration thereof.
【図6】実施形態2のチップ型積層電子部品を実装基板
上に実装した状態を示す斜視図である。FIG. 6 is a perspective view showing a state in which the chip-type multilayer electronic component of Embodiment 2 is mounted on a mounting board.
【図7】従来のチップ型積層電子部品をテープ状保持部
材に保持させてなる電子部品連を示す断面図である。FIG. 7 is a cross-sectional view showing a series of electronic components formed by holding a conventional chip-type laminated electronic component on a tape-shaped holding member.
【図8】従来のチップ型積層電子部品を実装基板上に実
装した状態を示す斜視図である。FIG. 8 is a perspective view showing a state in which a conventional chip-type multilayer electronic component is mounted on a mounting board.
【図9】チップ型積層電子部品が実装された実装基板に
たわみが生じた状態を示す図である。FIG. 9 is a diagram illustrating a state in which a mounting substrate on which the chip-type multilayer electronic component is mounted has a flexure.
【図10】チップ型積層電子部品の形状を示す図であ
り、(a)は幅Wと厚みTが明らかに異なる形状のチップ
型積層電子部品を示す斜視図、(b)は幅Wと厚みTがほ
とんど同一であるチップ型積層電子部品を示す斜視図で
ある。10A and 10B are diagrams illustrating the shape of a chip-type multilayer electronic component, wherein FIG. 10A is a perspective view illustrating a chip-type multilayer electronic component having a shape in which a width W and a thickness T are clearly different, and FIG. It is a perspective view which shows the chip-type laminated electronic component in which T is almost the same.
【図11】チップ型積層電子部品をテープ状保持部材に
保持させてなる従来の電子部品連を示す図である。FIG. 11 is a diagram showing a conventional series of electronic components in which a chip-type laminated electronic component is held by a tape-shaped holding member.
【図12】従来のチップ型積層電子部品を実装基板上に
実装した状態を示す斜視図である。FIG. 12 is a perspective view showing a state in which a conventional chip-type multilayer electronic component is mounted on a mounting board.
1 チップ型積層電子部品(チップ型サーミス
タ) 2 テープ状保持部材 2a 上側保持部材 2b 下側保持部材 3 電子部品連 4 実装基板 5 積層方向の最外層表面 11 サーミスタ素体(サーミスタ素子) 12a 第1の対向電極 12b 第2の対向電極 G ギャップ 21 内部電極パターンが配設されたグリーンシー
ト 22 内部電極パターンが配設されていないグリー
ンシート 23a,23b 最外層グリーンシート 24a,24b 外部電極 M マークDESCRIPTION OF SYMBOLS 1 Chip-type laminated electronic component (chip-type thermistor) 2 Tape-shaped holding member 2a Upper holding member 2b Lower holding member 3 Electronic component connection 4 Mounting board 5 Outermost layer surface in stacking direction 11 Thermistor element body (Thermistor element) 12a First Counter electrode 12b Second counter electrode G gap 21 Green sheet on which internal electrode pattern is provided 22 Green sheet without internal electrode pattern 23a, 23b Outermost green sheet 24a, 24b External electrode M mark
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 3E067 AA24 AB47 AC04 BA34A BA39A BC10A EA29 EB27 EC08 FA01 FA09 FC01 3E096 AA06 BA09 CA14 DA04 5E034 BB01 BC01 5E082 AA01 FF05 FG16 FG26 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 3E067 AA24 AB47 AC04 BA34A BA39A BC10A EA29 EB27 EC08 FA01 FA09 FC01 3E096 AA06 BA09 CA14 DA04 5E034 BB01 BC01 5E082 AA01 FF05 FG16 FG26
Claims (6)
ることにより形成されるセラミック素子の両端部に外部
電極が配設された構造を有するチップ型積層電子部品に
おいて、 セラミック素子が、積層方向の最外層表面を識別するた
めの手段を具備しており、かつ、 実装対象への実装時に、前記最外層表面が実装面に対し
て所定の角度をなすような姿勢で実装されるように、複
数個がテープ状保持部材により所定の姿勢で整列して保
持され、電子部品連とされていることを特徴とするチッ
プ型積層電子部品。1. A chip-type multilayer electronic component having a structure in which external electrodes are provided at both ends of a ceramic element formed by firing a laminate in which green sheets are stacked, wherein the ceramic element is arranged in a stacking direction. Means for identifying the outermost layer surface, and a plurality of such that the outermost layer surface is mounted at a predetermined angle with respect to the mounting surface at the time of mounting on a mounting object. A chip-type laminated electronic component, wherein the individual components are aligned and held in a predetermined posture by a tape-shaped holding member and are connected to electronic components.
実装面に対して略平行及び略垂直のいずれか一方の姿勢
となるように、テープ状保持部材により保持され、電子
部品連とされていることを特徴とする請求項1記載のチ
ップ型積層電子部品。2. The semiconductor device according to claim 1, wherein said outermost layer surface is held by a tape-shaped holding member so that said outermost layer surface is at least one of substantially parallel and substantially vertical with respect to a mounting surface. The chip-type multilayer electronic component according to claim 1, wherein:
であることを特徴とする請求項1又は2記載のチップ型
積層電子部品。3. The chip-type multilayer electronic component according to claim 1, wherein said ceramic element has substantially the same width and thickness.
て、セラミック素子の最外層表面にマーキングが施され
ていることを特徴とする請求項1〜3のいずれかに記載
のチップ型積層電子部品。4. The chip-type laminated electronic device according to claim 1, wherein a marking is provided on the outermost layer surface of the ceramic element as means for identifying the outermost layer surface. parts.
として、焼成後に黒色以外の色となるグリーンシートが
用いられており、セラミック素子の最外層表面が黒色以
外の色を有していることを特徴とする請求項1〜4のい
ずれかに記載のチップ型積層電子部品。5. A green sheet having a color other than black after firing as a green sheet constituting the surface of the outermost layer, wherein the surface of the outermost layer of the ceramic element has a color other than black. The chip-type multilayer electronic component according to claim 1, wherein:
ることを特徴とする請求項1〜5のいずれかに記載のチ
ップ型積層電子部品。6. The chip-type multilayer electronic component according to claim 1, wherein said ceramic element is a thermistor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001096153A JP2002299193A (en) | 2001-03-29 | 2001-03-29 | Chip-type multilayer electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001096153A JP2002299193A (en) | 2001-03-29 | 2001-03-29 | Chip-type multilayer electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299193A true JP2002299193A (en) | 2002-10-11 |
Family
ID=18950105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001096153A Withdrawn JP2002299193A (en) | 2001-03-29 | 2001-03-29 | Chip-type multilayer electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299193A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227332A (en) * | 2007-03-15 | 2008-09-25 | Matsushita Electric Ind Co Ltd | Multilayer ceramic capacitor and manufacturing method thereof |
| JP2012248846A (en) * | 2011-05-26 | 2012-12-13 | Samsung Electro-Mechanics Co Ltd | Mounting structure of circuit board of multilayer ceramic capacitor |
| CN104835646A (en) * | 2014-02-10 | 2015-08-12 | 株式会社村田制作所 | Stacked ceramic capacitor, stacked ceramic capacitor array, and stacked ceramic capacitor mounting structure |
| JP2018061058A (en) * | 2012-09-27 | 2018-04-12 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer chip electronic component, its mounting substrate and package |
-
2001
- 2001-03-29 JP JP2001096153A patent/JP2002299193A/en not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227332A (en) * | 2007-03-15 | 2008-09-25 | Matsushita Electric Ind Co Ltd | Multilayer ceramic capacitor and manufacturing method thereof |
| JP2012248846A (en) * | 2011-05-26 | 2012-12-13 | Samsung Electro-Mechanics Co Ltd | Mounting structure of circuit board of multilayer ceramic capacitor |
| US9148955B2 (en) | 2011-05-26 | 2015-09-29 | Samsung Electro-Mechanics Co., Ltd. | Mounting structure of circuit board having multi-layered ceramic capacitor thereon |
| JP2018061058A (en) * | 2012-09-27 | 2018-04-12 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer chip electronic component, its mounting substrate and package |
| CN104835646A (en) * | 2014-02-10 | 2015-08-12 | 株式会社村田制作所 | Stacked ceramic capacitor, stacked ceramic capacitor array, and stacked ceramic capacitor mounting structure |
| KR20150094516A (en) * | 2014-02-10 | 2015-08-19 | 가부시키가이샤 무라타 세이사쿠쇼 | Monolithic ceramic capacitor, monolithic ceramic capacitor array, and monolithic ceramic capacitor mounting structure |
| JP2015153764A (en) * | 2014-02-10 | 2015-08-24 | 株式会社村田製作所 | Multilayer ceramic capacitor, multilayer ceramic capacitor series, and mounting structure of multilayer ceramic capacitor |
| KR101659383B1 (en) * | 2014-02-10 | 2016-09-23 | 가부시키가이샤 무라타 세이사쿠쇼 | Monolithic ceramic capacitor, monolithic ceramic capacitor array, and monolithic ceramic capacitor mounting structure |
| US9530561B2 (en) | 2014-02-10 | 2016-12-27 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor, monolithic ceramic capacitor array, and monolithic ceramic capacitor mounting structure |
| US9818544B2 (en) | 2014-02-10 | 2017-11-14 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor, monolithic ceramic capacitor array, and monolithic ceramic capacitor mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9060461B2 (en) | Laminated ceramic electronic component, manufacturing method therefor, serial taping electronic component, manufacturing method therefor, and direction identification method for laminated ceramic electronic component | |
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| JP4760899B2 (en) | Manufacturing method of chip-shaped electronic component | |
| KR101634598B1 (en) | Multilayer ceramic electronic component, series of electronic components stored in a tape, and method of manufacturing multilayer ceramic electronic component | |
| KR20150048045A (en) | Ceramic electronic component and taped electronic component series | |
| JPH1167554A (en) | Laminated coil component and its manufacture | |
| JP2005322743A (en) | Manufacturing method of laminated coil component | |
| JP2002299193A (en) | Chip-type multilayer electronic component | |
| JP7762821B2 (en) | Multilayer coil components | |
| US20140238578A1 (en) | Method for manufacturing monolithic ceramic electronic component | |
| JP2015109409A (en) | Electronic component | |
| JP3301564B2 (en) | Multilayer chip inductor | |
| JPH05152130A (en) | Composite inductor and its manufacture | |
| CN101189688A (en) | Chip resistor and method for manufacturing the same | |
| KR101538594B1 (en) | Ceramic electronic component and mounting structure of ceramic electronic component | |
| JP2001023864A (en) | Multiple electronic components | |
| JP3246258B2 (en) | Manufacturing method of chip thermistor and chip thermistor | |
| WO2022163193A1 (en) | Ceramic electronic component | |
| JP2003022913A (en) | Chip component and method of manufacturing the same | |
| JP6723690B2 (en) | Coated lead type electronic component and manufacturing method thereof | |
| JP2010114385A (en) | Ceramic electronic component | |
| JPH0661014A (en) | Laminated thermistor | |
| JPH0634229U (en) | LC composite parts | |
| JPH04107821U (en) | Chip-shaped ceramic electronic components | |
| JPH11204313A (en) | Electronic component and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |