JP2002297091A - プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＰＤＰにおいて、書き込み時間を短く設定し
ても確実に書き込みができる技術を提供する。 【解決手段】 走査電極１１に走査パルスが印加される
と、走査電極１１に接続されている第１補助放電電極４
１と、第２補助放電電極４２との間に（Ｖt-Ｖg）の電
位差が生ずる。従って、走査電極１１に走査パルスが印
加される毎に、第１補助放電電極４１と第２補助放電電
極４２との間で補助放電が発生する。そして、補助放電
が発生すると、放電空間中に空間電荷が発生する。一
方、走査電極１１に走査パルスが印加される毎に、点灯
セルに相当するデータ電極２１にはデータパルスが印加
される。このとき、補助放電によって発生した大量の荷
電粒子が当該セルに存在しているので、きわめて短時間
で確実に書き込み放電が発生する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報端末機器やパー
ソナルコンピュータのディスプレイデバイス、あるいは
テレビジョンの画像表示装置などに用いられる平面型プ
ラズマディスプレイパネルの構造と駆動方法に関するも
のである。

【０００２】

【従来の技術】プラズマディスプレイパネル（ＰＤＰ）
は、大別して直流型（ＤＣ型）と交流型（ＡＣ型）とに
分けられるが、現在では大型化に適したＡＣ型が主流と
なっている。ＲＧＢでカラー表示を行う一般的な交流面
放電型ＰＤＰおよびその駆動方法については、例えば特
開平6-186927号公報、特開平5-307935号公報などに示さ
れているが、大体以下のとおりである。

【０００３】ＰＤＰは、フロントカバープレートとバッ
クプレートとが間隔を開けて平行に配されて構成され、
フロントカバープレート上には走査電極および維持電極
がストライプ状に配設され、その上から誘電体層で覆わ
れている。一方、バックプレート上には、データ電極及
び隔壁が、表示電極と直交する方向にストライプ状に配
設され、隔壁間の間隙には赤，緑，青の紫外線励起蛍光
体層が配設されている。そして、両プレート間には電極
が立体交差する複数の箇所にセルが形成され、セル内の
放電空間には放電ガスが封入されている。

【０００４】駆動方法においては、先ず、初期化期間に
おいて、走査電極に初期化パルスを印加して、パネル内
の全セルにおいて放電させる初期化放電を行う。この初
期化放電は、パネル内全面に空間電荷を均一に生成し、
次の書きこみ放電に有効に作用する壁電荷をデータ電極
側に蓄積することを目的とする。次に、書きこみ期間に
おいて、走査電極に順次負極性の走査パルスを印加する
と同時に、データ電極に選択的に正極性のデータパルス
を印加することにより、点灯させようとするセル（以
下、「点灯セル」と記載する。）内で書きこみ放電を発
生させて書き込みを行なう。ここで一般的には、書き込
み放電に誘発されて走査電極と維持電極との間で書き込
み維持放電が発生して書き込みが完了する。

【０００５】次に、維持期間において、走査電極と維持
電極に、交互に高圧の維持パルスを印加する。このと
き、先に書き込みしたセルで選択的に放電が繰り返さ
れ、この維持放電に伴う発光によって画像が表示され
る。そして、消去期間において維持電極に印加される消
去パルスによってそれまでの維持放電により誘電体に蓄
積された壁電荷を消去する。

【０００６】

【発明が解決しようとする課題】このようなＰＤＰにお
いて、その発光輝度を向上させることが従来から課題と
なっている。ところで、ＰＤＰの発光輝度を向上させる
には、上記初期化期間、書き込み期間、維持期間、消去
期間の中、実際にセルの発光に寄与する期間は維持期間
だけなので、維持期間以外の期間を短縮することによっ
て、維持期間をできるだけ長くすることが望まれる。

【０００７】書き込み期間を短縮するには、走査電極に
印加する走査パルス並びにデータ電極に印加するデータ
パルスのパルス幅をできるだけ短く設定することが望ま
しい。今日、精細な表示を行うディスプレイ装置に対す
る需要が高まっているが、書き込み期間の長さを長くす
ることなく精細な書き込みを行うために、現在そのパル
ス幅を１．０μsec程度もしくはそれ以下にする試みも
なされている。

【０００８】ところが、走査パルス及びデータパルスを
印加開始してから放電が発生するまでの時間にはある程
度のばらつきがあるので、走査パルス及びデータパルス
のパルス幅を短くするほど書き込み不良が発生しやすく
なるという問題がある。そして、書き込み不良が発生す
ると、点灯セルが点灯されない状態となってしまうの
で、それだけ表示される画像の画質が低下することにな
る。

【０００９】本発明は、このような課題に鑑み、ＰＤＰ
において、書き込み時間を短く設定しても確実に書き込
みができる技術を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明では、上記目的を
達成するため、書き込み期間に、複数の第１電極に走査
パルスを順次印加すると共に複数の第３電極に選択的に
データパルスを印加することによって、複数のセルに選
択的に書き込み放電を発生させて書き込みを行ない、当
該書き込み期間後の発光期間に、書き込まれたセルを発
光させる方式で駆動する駆動方法において、書き込み期
間において、走査パルスが印加されているときに、複数
のセルの中で少なくとも選択的に書き込みを行うセルも
しくはセルの周辺に、書き込み放電よりも放電規模が小
さい書き込み補助放電を発生させることとした。

【００１１】上記本発明によれば、少なくとも選択的に
書き込みを行うセルもしくはセルの周辺に、書き込み補
助放電によってプライミング粒子が発生するので、書き
込み放電が起こりやすい状態が当該セル内空間に形成さ
れる。従って、走査パルス及びデータパルスを印加開始
してから放電が発生するまでの時間は極めて短くなる。
よって、走査パルス及びデータパルスのパルス幅を短く
設定しても、書き込み不良は発生しにくく、確実に書き
込みを行うことが可能となる。

【００１２】また、上記書き込み補助放電は、放電規模
が書き込み放電よりも小さいので、書き込み補助放電自
体では書き込み放電には到らず、また書き込み補助放電
に伴う発光量は少なくコントラストに対する影響も小さ
い。このように書き込み期間において書き込み補助放電
を発生させる方法として、以下に示す（１）〜（４）の
方法が挙げられる。

【００１３】（１）書き込み期間において、選択的に書
き込みを行う以外のセル、即ち非点灯セルに対して、第
１電極に印加する走査パルスに同期して、第３電極にデ
ータパルスと同極性の補助パルスを印加する。これによ
って、走査パルスが印加される第１電極に沿った点灯セ
ルでは書き込み放電が発生し、非点灯セルでは書き込み
補助放電が発生する。この書き込み放電もしくは書き込
み補助放電によって生じたプライミング粒子は、次に走
査パルスが印加される第１電極に沿ったセルに流入し、
当該走査パルスが印加される走査電極に沿ったセル内の
空間は、放電が起こりやすい状態となる。

【００１４】（２）書き込み期間において、走査パルス
が印加されている第１電極と、データパルスが印加され
ていない第３電極との間の電圧が、第１電極と第３電極
との間の放電開始電圧を越えるよう調整する。これによ
っても、走査パルスが印加される第１電極に沿った点灯
セルでは書き込み放電が発生し、非点灯セルでは書き込
み補助放電が発生する。この書き込み放電もしくは書き
込み補助放電によって生じたプライミング粒子は、次に
走査パルスが印加される第１電極に沿ったセルに流入
し、当該走査パルスが印加される走査電極に沿ったセル
内の空間は、放電が起こりやすい状態となる。

【００１５】（３）ＰＤＰに、各第１電極に隣接して補
助放電電極を配設し、書き込み期間において、走査パル
スが印加されている第１の電極と当該第１の電極に隣接
する補助放電電極との間で書き込み補助放電を発生させ
る。これによって、走査パルスが印加される第１電極に
沿ったセルでは、第１の電極とこれに隣接する補助放電
電極との間で書き込み補助放電が発生してプライミング
粒子が生じるので、当該セル内の空間は、放電が起こり
やすい状態となる。

【００１６】（４）ＰＤＰに、各第１電極に隣接して第
１補助放電電極と当該第１補助放電電極に隣接して第２
補助放電電極を配設し、書き込み期間において、第１補
助放電電極と第２補助放電電極との間で書き込み補助放
電を発生させる。この場合、現在走査パルスが印加され
ている第１電極に沿ったセルにおいて書き込み補助放電
を発生させるようにすることもできるし、次に走査パル
スが印加される第１電極に沿ったセルにおいて書き込み
補助放電を発生させるようにすることもできる。いずれ
の場合も、第１補助放電電極と第２補助放電電極との間
で書き込み補助放電が発生してプライミング粒子が生じ
るので、当該セル内の空間は、放電が起こりやすい状態
となる。

【００１７】なお、上記（１），（２）では書き込み補
助放電が発生することによって、走査電極上の誘電体層
に不要な壁電荷が蓄積されたり逆に必要な壁電荷が減少
したりするといった影響が出る可能性も考えられるが、
上記（３），（４）の場合は、走査電極とデータ電極と
は別に、書き込み補助放電用の補助放電電極を設けてい
るので、本来の書き込み放電による壁電荷形成に影響を
及ぼしにくい。特に（４）では、第１補助放電電極と第
２補助放電電極間で書き込み補助放電が発生するので、
本来の書き込み放電による壁電荷形成にほとんど影響を
及ぼさない。

【００１８】書き込み補助放電による発光量について
は、書き込みを行うセルにおいて書き込み期間中に発生
する放電の発光量に対して、１／１０〜１／１００の範
囲内とすることが好ましい。上記（１）に係る駆動方法
及び駆動回路について、詳しくは、実施の形態１−１〜
１−５において説明するが、書き込み期間において、書
き込み補助放電を発生させるために、選択的に書き込み
を行うセル以外のセルに対して、第１電極に走査パルス
に同期して、第３電極にデータパルスと同極性の補助パ
ルスを印加すればよい。

【００１９】補助パルスは、データパルスに比べてパル
ス幅が短く設定するか、データパルスに比べて平均電圧
の絶対値を低く設定すればよく、補助パルスの波高を、
データパルスに比べて波高を低く設定するか、補助パル
スの波形を、三角波状又はパルス列状とするのもよい。
補助パルスを印加する際に、選択的に書き込みを行うセ
ル以外のすべてのセルの中で、書き込みを行うセルの近
傍に存在するセルを検出し、検出されたセルに対して選
択的に補助パルス印加してもよい。

【００２０】１フィールド内に複数のサブフィールドを
有する時分割階調表示方式で駆動する場合、１フィール
ド内の複数のサブフィールドの中から選択された特定の
輝度重み付けを持つサブフィールドの書き込み期間にお
いて、書き込み補助放電を発生させてもよいし、各フィ
ールドごとに、当該フィールド期間内における発光セル
数が一定の基準を満たすか否かを判定し、判定で基準を
満たすフィールドに対して選択的に前記書き込み補助放
電を発生させてもよい。

【００２１】上記（２）に係る駆動方法及び駆動回路に
ついて、詳しくは、実施の形態２−１〜２−３において
説明するが、書き込み期間において、走査パルスが印加
されている第１電極と、データパルスが印加されていな
い第３電極との間の電圧が、第１電極と第３電極との間
の放電開始電圧を越えるよう調整することによって、書
き込み補助放電を発生させることができる。

【００２２】ここで、書き込み期間において、複数の第
３電極全体に、データパルスと同極性の第１ベースパル
スを印加し、データパルスを、第１ベースパルスに重畳
させて第３電極に印加してもよいし、書き込み期間にお
いて、複数の第１電極全体に、走査パルスと同極性の第
２ベースパルスを印加し、走査パルスを、第２ベースパ
ルスに重畳させて第１電極に順次印加してもよいし、書
き込み期間において、第１電極に印加される走査パルス
の波高を、走査パルスが印加されている第１電極と、デ
ータパルスが印加されていない第３電極との間の電圧
が、第１電極と第３電極との間の放電開始電圧を越える
よう設定してもよい。

【００２３】書き込み期間における第２電極の電圧につ
いては、書き込み放電が発生したセルにおいては、第１
電極と第２電極との間で書き込み放電に誘発されて書き
込み維持放電が発生し、且つ、書き込み補助放電が発生
したセルにおいては、第１電極と第２電極との間で書き
込み維持放電が発生しないような範囲内に維持すること
が好ましい。

【００２４】（３）に係るパネル構成、駆動方法及び駆
動回路について、詳しくは、実施の形態３−１〜３−６
において説明するが、書き込み期間において、第１電極
に走査パルスが印加されているときに、当該第１電極と
これに隣接する補助放電電極との間の電圧が放電開始電
圧を超えるよう、当該補助放電電極に印加する電圧を調
整すればよい。

【００２５】駆動回路については、維持期間に第１電極
に印加する維持パルスを発生する維持パルス発生回路
と、維持パルス発生回路の出力電圧を基準電位として動
作し、書き込み期間に先立つ初期化期間において第１電
極に初期化パルスを印加する初期化パルス発生回路と、
初期化パルス発生回路の出力電圧を基準電位として動作
し、第１電極に順次走査パルスを印加する走査パルス発
生回路と、初期化パルス発生回路または維持パルス発生
回路の出力電圧を基準電位として動作し、第１電極と補
助放電電極との間で補助放電を発生させる放電誘発パル
スを、補助放電電極に印加する放電誘発パルス出力回路
とで構成すればよい。

【００２６】或は、駆動回路は、維持期間に第１電極に
印加する維持パルスを発生する維持パルス発生回路と、
維持パルス発生回路の出力電圧を基準電位として動作
し、書き込み期間に先立つ初期化期間において第１電極
に初期化パルスを印加する初期化パルス発生回路と、初
期化パルス発生回路の出力電圧を基準電位として動作
し、第１電極に順次走査パルスを印加する走査パルス発
生回路と、維持パルス発生回路の出力を基準電位として
動作し、補助放電電極に、第１電極に印加する初期化パ
ルスより電圧の低い第２初期化パルスを印加する第２初
期化パルス発生回路と、第２初期化パルス発生回路の出
力を基準電位として動作し、第１電極と補助放電電極と
の間で補助放電を発生させる放電誘発パルスを補助放電
電極に印加する放電誘発パルス出力回路とで構成しても
よい。

【００２７】或は、駆動回路は、維持期間に第１電極に
印加する維持パルスを発生する維持パルス発生回路と、
維持パルス発生回路の出力電圧を基準電位として動作
し、書き込み期間に先立つ初期化期間において第１電極
に初期化パルスを印加する初期化パルス発生回路と、初
期化パルス発生回路の出力電圧を基準電位として動作
し、第１電極に順次走査パルスを印加する走査パルス発
生回路と、維持パルス発生回路の出力電圧を基準電位と
して動作し、第１電極と補助放電電極との間で補助放電
を発生させる放電誘発パルスを補助放電電極に印加する
放電誘発パルス出力回路と、放電誘発パルス出力回路の
出力を基準電位として動作し、補助放電電極に、第１電
極に印加する初期化パルスより電圧の低い第２初期化パ
ルスを印加する第２初期化パルス発生回路とで構成して
もよい。

【００２８】維持期間において、第１電極と補助放電電
極に同一波形の維持パルスを印加したり、書き込み期間
に先立つ初期化期間において、第１電極と補助放電電極
に同一波形の初期化パルスを印加することもできる。書
き込み期間に先立つ初期化期間おいて、補助放電電極の
電位を、第１電極の電位より低くしてもよい。この場
合、初期化期間において、第１電極には正極性の初期化
パルスを印加し、補助放電電極をグラウンド電位に維持
してもよいし、初期化期間において、第１電極には正極
性の初期化パルスを印加し、補助放電電極には負極性の
パルスを印加してもよい。

【００２９】維持期間においては、補助放電電極をハイ
インピーダンス状態に維持したり、補助放電電極の電位
を、第１電極及び第２電極の電位が変動する範囲内に維
持することが好ましい。そのために、放電誘発パルス出
力回路もしくは第２初期化パルス発生回路を、補助放電
電極をハイインピーダンス状態に維持したり、補助放電
電極の電位を、第１電極及び第２電極の電位が変動する
範囲内に維持できるようにすればよい。

【００３０】書き込み期間において、書き込み補助放電
を発生させるタイミングについては、第３電極にデータ
パルスを印加開始するタイミングと同時もしくは当該タ
イミング以前とすることが好ましく、第１電極に走査パ
ルスを印加するタイミングより５００ｎｓ以下の時間遅
れて、第３電極にデータパルスを印加することが好まし
い。

【００３１】パネル構成については、第１電極と当該第
１電極に隣接する補助放電電極との間隙は、第１電極と
当該補助放電電極との間に、走査パルスの振幅の１／２
以上に相当する電圧が印加されるときに放電が発生する
距離に設定することが好ましい。また、第１電極と当該
第１電極に隣接する補助放電電極との間に、走査パルス
の振幅に相当する電圧が印加されるときに、第１電極と
当該補助放電電極との間の放電開始電圧を超えるような
距離に設定するのがよい。

【００３２】また、第１電極と当該第１電極に隣接する
補助放電電極との間隙は、１０μｍ以上，５０μｍ以下
とするのがよい。また、第１電極と当該第１電極に隣接
する補助放電電極との間隙は、第１電極と当該第１電極
に隣接する第２電極との間の間隙より小さく設定するの
がよい。第１電極と当該第１電極に隣接する補助放電電
極との電極引き出し部における間隙は、第１電極と補助
放電電極との間に、走査パルスの振幅に相当する電圧が
印加されるときに電極引き出し部において放電が発生し
ない距離に設定することが好ましく、その間隙は、１０
μｍ以上、３００μｍ以下とするのが好ましい。

【００３３】補助放電電極の近傍には、補助放電に伴っ
て発生する光がパネル表面に至るのを遮る遮光膜を形成
するのが好ましい。各セルごとに、補助放電電極及び走
査電極の一方から他方に突出する突起を形成するのが好
ましい。 （４）に係るパネル構成、駆動方法及び駆動回路につい
て、詳しくは、実施の形態４−１〜４−６において説明
するが、書き込み期間において、第１電極に走査パルス
が印加されているときに、当該第１電極に隣接する第１
補助放電電極とこれに隣接する第２補助放電電極との間
の電圧が、第１補助放電電極及び第２補助放電電極との
間の放電開始電圧を超えるよう調整すればよい。

【００３４】駆動回路については、維持期間に第１電極
に印加する維持パルスを発生する維持パルス発生回路
と、維持パルス発生回路の出力電圧を基準電位として動
作し、書き込み期間に先立つ初期化期間において第１電
極及び第１補助放電電極に初期化パルスを印加する初期
化パルス発生回路と、初期化パルス発生回路の出力電圧
を基準電位として動作し、第１電極に順次走査パルスを
印加する走査パルス発生回路と、初期化パルス発生回路
または維持パルス発生回路の出力電圧を基準電位として
動作し、第１補助放電電極と第２補助放電電極との間で
補助放電を発生させる放電誘発パルスを第２補助放電電
極印加する放電誘発パルス出力回路とで構成すればよ
い。

【００３５】或は、駆動回路を、維持期間に第１電極に
印加する維持パルスを発生する維持パルス発生回路と、
維持パルス発生回路の出力電圧を基準電位として動作
し、書き込み期間に先立つ初期化期間において第１電極
及び第１補助放電電極に初期化パルスを印加する初期化
パルス発生回路と、初期化パルス発生回路の出力電圧を
基準電位として動作し、第１電極に順次走査パルスを印
加する走査パルス発生回路と、維持パルス発生回路の出
力を基準電位として動作し、第２補助放電電極に、初期
化パルスより電圧の低い第２初期化パルスを印加する第
２初期化パルス発生回路と、第２初期化パルス発生回路
の出力を基準電位として動作し、第１補助放電電極と第
２補助放電電極との間で補助放電を発生させる放電誘発
パルスを第２補助放電電極に印加する放電誘発パルス出
力回路とで構成してもよい。

【００３６】或は、駆動回路は、維持期間に第１電極に
印加する維持パルスを発生する維持パルス発生回路と、
維持パルス発生回路の出力電圧を基準電位として動作
し、書き込み期間に先立つ初期化期間において第１電極
及び第１補助放電電極に初期化パルスを印加する初期化
パルス発生回路と、初期化パルス発生回路の出力電圧を
基準電位として動作し、第１電極に順次走査パルスを印
加する走査パルス発生回路と、維持パルス発生回路の出
力電圧を基準電位として動作し、第１補助放電電極と第
２補助放電電極との間で補助放電を発生させる放電誘発
パルスを第２補助放電電極に印加する放電誘発パルス出
力回路と、放電誘発パルス出力回路の出力を基準電位と
して動作し、第２補助放電電極に、初期化パルスより電
圧の低い第２初期化パルスを印加する第２初期化パルス
発生回路とで構成してもよい。

【００３７】各第１電極と当該第１電極に隣接する第１
補助放電電極とが互いに接続して、各第１電極と、当該
第１電極に隣接する第１補助放電電極とに、同一の電圧
波形を印加してもよい。維持期間においては、第１電極
と第１補助放電電極と第２補助放電電極とに同一波形の
維持パルスを印加してもよい。

【００３８】書き込み期間に先立つ初期化期間におい
て、第２補助放電電極の電位を、第１補助放電電極の電
位より低く調整することが好ましい。そのため、初期化
期間において、第１補助放電電極には正極性の初期化パ
ルスを印加し、第２補助放電電極をグラウンド電位に維
持してもよいし、初期化期間において、第１補助放電電
極には正極性の初期化パルスを印加し、第２補助放電電
極に負極性のパルスを印加してもよい。

【００３９】維持期間においては、第２補助放電電極を
ハイインピーダンス状態に維持したり、第２補助放電電
極の電位を、第１電極及び第２電極が変動する電位範囲
内に維持することが好ましい。そのため、放電誘発パル
ス出力回路もしくは第２初期化パルス発生回路を、第２
補助放電電極をハイインピーダンス状態に維持したり、
第２補助放電電極の電位を、第１電極及び第２電極の電
位が変動する範囲内に維持できるようにすればよい。

【００４０】書き込み期間において、書き込み補助放電
を発生させるタイミングは、第３電極にデータパルスを
印加開始するタイミングと同時もしくは当該タイミング
以前とすることが好ましく、第１電極に走査パルスを印
加するタイミングより５００ｎｓ以下の時間遅れて、第
３電極にデータパルスを印加するのが好ましい。なお、
書き込み期間において、次に走査パルスが印加される第
１電極に隣接する第１補助放電電極と第２補助放電電極
との間で、書き込み補助放電を発生させてもよい。

【００４１】この場合、各第１電極と当該第１電極の次
に走査パルスが印加される第１電極に隣接する第１補助
放電電極とを互いに接続して、書き込み期間において、
走査パルスが印加されている第１電極と、次に走査パル
スが印加される第１電極に隣接する第１補助放電電極と
には、同一の電圧波形を印加してもよい。パネル構成に
ついては、第１補助放電電極と当該第１補助放電電極に
隣接する第２補助放電電極との間隙は、第１補助放電電
極と第２補助放電電極との間に、走査パルスの振幅の１
／２以上に相当する電圧が印加されるときに放電が発生
する距離に設定するのが好ましく、１０μｍ以上，５０
μｍ以下とするのが好ましい。

【００４２】また、第１補助放電電極と当該第１補助放
電電極に隣接する第２補助放電電極との電極引き出し部
における間隙は、第１補助放電電極と第２補助放電電極
との間に、走査パルスの振幅に相当する電圧が印加され
るときに電極引き出し部において放電が発生しない距離
に設定するのが好ましく、その間隙を、１０μｍ以上，
３００μｍ以下とするのが好ましい。

【００４３】第１補助放電電極及び第２補助放電電極の
近傍には、補助放電に伴って発生する光がパネル表面に
至るのを遮る遮光膜を形成するのが好ましい。各セルご
とに、第１補助放電電極及び第２補助放電電極の一方か
ら他方に突出する突起を形成するのが好ましい。

【００４４】

【発明の実施の形態】〔実施の形態１−１〕 （ＰＤＰ表示装置の全体構成について）図１は、本実施
の形態に係るＰＤＰ表示装置の構成を示す図である。Ｐ
ＤＰ表示装置の全体構成について以下に説明するが、一
般的な面放電型ＰＤＰと同様である。

【００４５】ＰＤＰ１の構成は、従来の一般的なＰＤＰ
と同様であって、水平方向に伸びる複数の走査電極１１
と、当該各走査電極１１と並行して伸びる複数の維持電
極１２と、垂直方向に伸びる複数のデータ電極２１が設
けられている。なお、当図には示していないが、ＰＤＰ
１は互いに間隙を開けて配された前面ガラス基板と背面
ガラス基板とを備え、当該間隙に放電ガスが封入されて
放電空間が形成された構成であって、走査電極１１，維
持電極１２は、この前面ガラス基板の対向面上に、デー
タ電極２１は、背面ガラス基板の対向面上に配設されて
いる。また、前面ガラス基板上には、走査電極１１，維
持電極１２を覆って誘電体層、保護層が配され、背面ガ
ラス基板上におけるデータ電極２１上には、ＲＧＢ各色
の蛍光体層が配されている。

【００４６】そして、走査電極１１とデータ電極２１が
交差する箇所に、マトリックス状に配列された複数の放
電セルが形成されており、各放電セルの点灯・非点灯の
組み合わせによって画像表示されるようになっている。
ＰＤＰでは、中間階調を表現するために１フレーム（１
ＴＶフィールド）を複数のサブフレーム（サブフィール
ド）に時分割し、その組み合わせによって表現する駆動
方式（フィールド内時分割階調表示方式）が用いられ
る。

【００４７】例えば、ＮＴＳＣ方式のテレビ映像におい
ては、１秒間あたり６０枚のフィールドで映像が構成さ
れているため、１ＴＶフィールドの時間は１６．７ｍｓ
に設定されている。図２は、２５６階調を表現する場合
における１フィールドの分割方法を示す図であって、横
方向は時間を示している。本図のように、１ＴＶフィー
ルドは、８個のサブフィールドで構成され、各サブフィ
ールドの点灯時間の比は１，２，４，８，１６，３２，
６４，１２８に設定されている。そして、各サブフィー
ルドでセルの点灯／非点灯を組み合わせることによっ
て、各セルの１ＴＶフィールド内における点灯時間を２
５６段階で制御するようになっている。

【００４８】図３は、上記駆動回路による駆動波形を示
す図であって、１つのサブフィールドについて示してい
る。全体的には、一般的な面放電型ＰＤＰの駆動方法と
同様であるが、先ず、初期化期間において、走査電極１
１に初期化パルス１００を印加して、パネル内の全セル
において放電させる初期化放電を行う。この初期化放電
にって、パネル内全面に空間電荷が均一に生成され、書
きこみ放電に有効に作用する壁電荷がデータ電極２１側
に蓄積される。

【００４９】次に、書きこみ期間において、走査電極に
順次負極性の走査パルス１１０を印加し、同時に、表示
データに応じた正極性のデータパルス１３０を印加する
ことにより、その交点に存在するセル内で書きこみ放電
を発生させ、書き込みを行う。次に、維持期間には、走
査電極１１と維持電極１２に、交互に高圧の維持パルス
４０１・４０２を印加する。このとき、先に書きこみ放
電が発生したセルにおいてのみ放電が繰り返されて、維
持放電の際の発光を用いて表示が行われる。そして維持
期間の最後に続く消去期間には、維持電極１２に消去パ
ルス４０３を印加することによって、それまでの維持放
電により誘電体層に蓄積された壁電荷を消去する。

【００５０】（駆動波形及び回路について）上記駆動波
形を実現する駆動回路について説明する。上記図１に示
すように、本ＰＤＰ表示装置は、複数の走査電極１１に
順次走査パルスを印加する走査パルス発生回路５０、複
数の走査電極１１に対して、初期化パルス及び維持パル
スを一括して印加する初期化・維持パルス発生回路６
０、複数の維持電極１２に対して維持パルス及び消去パ
ルスを一括して印加する維持・消去パルス発生回路７
０、データ電極２１に表示データに応じたデータパルス
を印加するデータパルス発生回路８０、映像データを処
理すると共に上記各パルス発生回路を制御するパネル制
御回路９０を備えている。

【００５１】パネル制御回路９０は、入力されてくる映
像データからフィールド毎の映像データを抽出し、抽出
したフィールド映像データから各サブフィールドの映像
データ（サブフィールド画像データ）を作成してフレー
ムメモリに格納すると共に、、当該フレームメモリに格
納されているカレントサブフィールド画像データから１
ラインづつデータパルス発生回路８０にデータを出力す
る。また、入力される映像データから水平同期信号、垂
直同期信号などに基づいて、初期化パルス，走査パル
ス，データパルス，維持パルス，消去パルスなどの印加
タイミングを指示するトリガ信号を生成して、各パルス
発生回路５０，６０，７０，８０に送る。

【００５２】そして、各パルス発生回路５０，６０，７
０，８０は、パネル制御回路９０から送られる指示パル
スに従って各電極１１，１２，２１にパルスを印加す
る。走査パルス発生回路５０と初期化・維持パルス発生
回路６０とは、初期化・維持パルス発生回路６０の出力
を仮のグラウンドレベルＶgとして走査パルス発生回路
５０が動作するように接続され、走査パルス発生回路５
０の周囲には、走査パルス発生回路５０の電源５１、キ
ャパシタ５２、ＦＥＴ５３、ＦＥＴ５４が設けられてい
る。

【００５３】書き込み期間には、ＦＥＴ５３がＯＮ，Ｆ
ＥＴ５４がＯＦＦとなり、それ以外の期間には、ＦＥＴ
５３がＯＦＦ，ＦＥＴ５４がＯＮとなるが、それによっ
て、書きこみ期間にだけ、電源５１から走査パルス発生
回路５０に電力供給される。また、書き込み期間におい
て、走査電極１１の基準電位（図１のＰ点における基準
電位）は、キャパシタ５２によって電位Ｖtに維持さ
れ、その基準電位に対して走査パルス発生回路５０によ
って、振幅（Ｖt−Ｖg）で負極性の走査パルスが印加さ
れる（図３参照）。

【００５４】データパルス発生回路８０については、後
で詳しく述べるが、１ラインづつ入力されるサブフィー
ルド画像データ（データ電極２１毎に点灯（ＯＮ）か非
点灯（ＯＦＦ）かを示すデータ）を一時的に記憶するラ
インメモリ８１（図６参照）を備え、書き込み期間にお
いて複数のデータ電極２１に並行してデータパルスを出
力する。

【００５５】（書き込み期間における動作について）図
４は、上記ＰＤＰ１における走査電極１１とデータ電極
２１の配置を示す図であって、図中、電極が交差してい
るところに示されてる□は、最小発光単位であるセルを
示す。水平方向に伸びる複数の走査電極１１は、上から
下へＸ0，Ｘ1，…，Ｘn-1，Ｘn，Ｘn+1…の順に配置さ
れている。垂直方向に伸びる複数のデータ電極２１は、
左から右へＺ0，Ｚ1，…，Ｚm-1，Ｚm，Ｚm+1…の順に
配置されている。

【００５６】なお、以下、本明細書中で、符号Ｘ0，Ｘ
1，…，Ｘn-1，Ｘn，Ｘn+1…、Ｚ0，Ｚ1，…，Ｚm-1，
Ｚm，Ｚm+1…を使用する場合は、複数セルの中で、走査
電極Ｘnとデータ電極Ｚmの交点に存在するセル（図４中
で斜線塗りしている。）が点灯セルであり、他のセルは
非点灯セルであるものとする。図５は、図４に示す各走
査電極１１及びデータ電極２１に印加される駆動波形の
一例である。

【００５７】図５においては、走査電極Ｘnに走査パル
ス１１０ｃが印加されている期間において、点灯セルに
相当するデータ電極Ｘmに対してデータパルス１３０が
印加され、走査電極Ｘn-2，Ｘn-1，Ｘn+1に走査パルス
１１０ａ，１１０ｂ，１１０ｄが印加されている各期間
には、非点灯セルに相当するデータ電極Ｘmに対してデ
ータパルス１３０が印加されている。

【００５８】なお、図３に示されるように、維持・消去
パルス発生回路７０は、書き込み期間において、維持電
極１２に正極性で振幅Ｖｅの維持書き込みパルス１２０
を印加する。この維持書き込みパルス１２０は、書き込
み放電が発生した際に、書き込み維持放電を発生させて
維持電極１２上の誘電体層に負の電荷を蓄積するための
ものである。

【００５９】上記の駆動方法によれば、書き込み期間中
において、走査パルス１１０が印加されている走査電極
に沿ったセルでは、点灯セルにおいては書き込み放電が
発生し、非点灯セルにおいては書き込みがなされない程
度の書き込み補助放電（以下、単に「補助放電」と記載
する。）が発生する。そして、点灯セルにおいては、書
き込み放電に誘発されて、誘発されて書き込み維持放電
が発生し、書き込みが完了する。一方、非点灯セルにお
いては補助放電が発生するものの、放電規模が小さいの
で書き込み維持放電は発生しない。

【００６０】そして、書き込み放電もしくは補助放電に
より発生したプライミング粒子は、次に走査パルスが印
加される走査電極に沿ったセル（即ち、下側に隣接する
セル）にも流入する。従って、次に走査パルスが印加さ
れるときに、当該走査パルスが印加される走査電極に沿
ったセル内の空間は、放電が起こりやすい状態となって
いる（流れ込んだプライミング粒子が書き込み放電を補
助する）ため、点灯セルでは、走査パルス及びデータパ
ルスを印加開始してから極めて短時間で書き込み放電が
発生する（書き込み放電遅れが少なくなる。）。

【００６１】よって、走査パルスおよびデータパルスの
パルス幅を短く（１．０μsec程度）設定して、書き込
み時間を従来より短縮し、且つ書き込み不良の発生を抑
えることができる。次に、上記のように、書き込み期間
においてデータ電極２１にデータパルスと補助パルスと
を選択的に印加する駆動を行なうの構成について説明す
る。

【００６２】図６に示すように、データパルス発生回路
８０には、各データ電極２１ごとに、データパルスを発
生させるデータパルス発生器８２の他に、補助パルスを
発生させる補助パルス発生器８３と、この両パルス発生
器８２，８３を選択的に動作させる切替器８４とが設け
られている（図６では、左端のデータ電極２１について
だけこの構成を表示し、あとは省略している。）。

【００６３】そして、切替器８４は、ラインメモリ８１
に記憶されている対応データが点灯（ＯＮ）を示してい
る場合には、データパルス発生器８２を駆動してデータ
電極２１にデータパルスを印加し、ラインメモリ８１に
記憶されている対応データが非点灯（ＯＦＦ）を示して
いる場合には、補助パルス発生器８３を駆動してデータ
電極２１に補助パルスを印加する。

【００６４】以上のように、本実施の形態によれば、パ
ネル構成や基本的な駆動方法については従来と同様であ
って、書き込み時間の短縮を図りながら高画質表示を得
ることができる。 〔実施の形態１−２〕本実施の形態に係るＰＤＰ表示装
置の全体構成については、上記実施の形態１−１と同様
である。また、書き込み期間に、非点灯セルに対応する
データ電極２１に補助パルスを印加し、点灯セルに対応
するデータ電極２１にデータパルスを印加する点につい
ても、上記実施の形態１−１と同様である。

【００６５】ただし、上記実施の形態１−１では、補助
パルスのパルス幅をデータパルスのパルス幅よりも短く
設定したが、本実施の形態では、補助パルスの平均電圧
絶対値をデータパルスの平均電圧絶対値よりも低く設定
する。ここでは、補助パルスとデータパルスは共に正極
性なので、補助パルスの平均電圧をデータパルスの平均
電圧よりも低く設定することになる。

【００６６】補助パルスの波形をこのように規定するこ
とによっても、走査パルスが印加されている走査電極に
沿った非点灯セルでは書き込み放電より放電規模が小さ
い補助放電が発生するので、上記実施の形態１−１と同
様の効果が得られる。次に、補助パルスの波形の具体例
を図７（Ａ）〜（Ｃ）に示す。図７（Ａ）に示す例で
は、パルス幅については、補助パルス１５０ａ，１５０
ｂ…とデータパルス１３０とで大差がないけれど、補助
パルス１５０ａ，１５０ｂ…の波高は、データパルス１
３０の波高よりも小さく設定されている。

【００６７】図７（Ｂ）に示す例では、補助パルスの波
形は三角波状である。このように補助パルスを三角波状
にすると、補助放電が徐々に発生するので、当該補助放
電に伴う微少な発光を抑制することができる。従って、
コントラスト悪化を防ぐことができるという効果も奏す
る。図７（Ｃ）に示す例では、補助パルスの波形は、幅
の短い複数のパルスからなるパルス列状である。

【００６８】このように補助パルスをパルス列状にした
場合も、補助放電が徐々に発生するので、当該補助放電
に伴う微少な発光を抑制することができ、コントラスト
悪化を防ぐことができるという効果を奏する。 〔実施の形態１−３〕上記実施の形態１−１では、１フ
ィールドを構成する８つのサブフィールド（ＳＦ１〜Ｓ
Ｆ８）の全てにおいて、非点灯セルに対応するデータ電
極に補助パルスを印加したのに対して、本実施の形態に
おいては、比較的輝度重みの大きいサブフィールド（サ
ブフィールドＳＦ１〜ＳＦ５）では、非点灯セルに対応
するデータ電極に補助パルスを印加し、一方、比較的輝
度重みの小さいサブフィールド（サブフィールドＳＦ６
〜ＳＦ８）の書き込み期間においては、非点灯セルに対
応するデータ電極に補助パルスを印加せず、書き込みパ
ルスだけを印加する。

【００６９】即ち、図８には、サブフィールドＳＦ１〜
ＳＦ８のいずれにおいても、走査電極Ｘnに走査パルス
１１０ｃを印加するときに、点灯セルに相当するデータ
電極Ｚmにデータパルス１３０を印加して書き込みを行
うが、サブフィールドＳＦ１〜ＳＦ５においては、走査
電極Ｘnに走査パルス１１０ｃを印加するときに、非点
灯セルに対応するデータ電極には補助パルス１５０ａ，
１５０ｂ…を印加する一方、サブフィールドＳＦ６〜Ｓ
Ｆ８においては、走査電極Ｘnに走査パルス１１０ｃを
印加するときに、非点灯セルに対応するデータ電極Ｚm
には補助パルスを印加しない様子が示されている。

【００７０】上記駆動によって、視覚的影響が大きい上
位のサブフィールド期間においては、補助放電によって
短い書き込み時間でも確実に書き込みを行うことが可能
となり、点灯不良のない高画質表示が得られる効果が得
られる。一方、下位サブフィールドにおいては補助放電
が行なわれないので、書き込みを確実にする効果は生じ
ないが、輝度重みが小さいので、仮に書き込み不良が生
じたとしても視覚的影響は小さい。

【００７１】また、上記実施の形態１−１と比べると、
１フィールド内における補助放電回数は減少する。従っ
て、補助放電によるコントラストの低下、並びに、容量
負荷となるデータ電極と走査電極との間への充放電回数
が増えることによる消費電力の増大というマイナス面を
抑えることができる。上記駆動方法を実現する回路構成
としては、データパルス発生回路８０において、補助パ
ルス発生器８３の機能をＯＮ／ＯＦＦするスイッチを設
け、１サブフィールド目から５サブフィールド目の期間
は当該スイッチをＯＮとし、６サブフィールド目から８
サブフィールド目の期間は当該スイッチをＯＦＦとすれ
ばよい。

【００７２】〔実施の形態１−４〕本実施の形態では、
各フィールドの画像データが、比較的明るい画像である
場合には、上記実施の形態１−１（図５）で示したよう
に、非点灯セルに対する補助パルスの印加を行なうが、
暗い画像である場合は補助パルスの印加は行なわない。

【００７３】ここで、各フィールドの画像データが明る
いか否かは、例えば、１フィールドにおいて点灯させる
セルの総数が、ＰＤＰ１の全セル数の１０％を超えるか
否かによって判定することができる。ここで、「１フィ
ールドにおいて点灯させるセル」というのは、１フィー
ルド中におけるすべてのサブフィールドで非点灯のセル
以外のすべてのセルを指す。即ち、１フィールド中で１
つのサブフィールドでも点灯したセルは、「１フィール
ドにおいて点灯させるセル」に該当する。

【００７４】以上のように、フィールドの画像データが
比較的明るい場合にだけ、補助放電を発生させることに
よって、以下のような効果を奏する。点灯不良が画像に
及ぼす影響は、暗い画像においては比較的小さく、明る
い画像においては比較的大きい。従って、本実施の形態
のように、明るい画像の場合にだけ、補助パルスを発生
させることによって点灯不良を抑えれば、十分に高画質
表示が得られる。

【００７５】一方、非点灯セルで補助放電を発生させる
と、補助放電に伴って微小な発光が生じコントラストが
低下するが、この微小発光によるコントラストの低下
は、暗い画像においては比較的大きい。従って、本実施
の形態のように、明るい画像の場合には補助放電を発生
させないことによって、コントラストを維持できる。よ
って、本実施の形態によれば、コントラストを維持しな
がら点灯不良防止による画質向上効果を得ることができ
る。

【００７６】また実施の形態１−１と比べて補助放電の
回数が減少するため、その分、消費電力を抑えることが
できる。上記駆動方法を実現する回路は、以下のように
すればよい。データパルス発生回路８０において、補助
パルス発生器８３の機能をＯＮ／ＯＦＦするスイッチを
設け、更に、パネル制御回路９０において、１フィール
ド内の点灯セル数をカウントする点灯セル数カウント機
構を設ける。

【００７７】そして、点灯セル数カウント機構がカウン
トした総点灯セル数が、一定の基準を満たす場合（ＰＤ
Ｐ１の全セル数の１０％を超える場合）には、前記スイ
ッチをＯＮし、点灯セル数カウント機構がカウントした
セル数が、全セル数の１０％以下の場合には前記スイッ
チをＯＦＦするようにする。 〔実施の形態１−５〕上記実施の形態１−１では、書き
込み期間に、すべての非点灯セルで補助放電を発生させ
たが、本実施の形態では、書き込み期間に、非点灯セル
の中でも、点灯セルの近傍に位置するものに対してだけ
補助放電を発生させる。

【００７８】図９は、本実施の形態において、各電極に
印加される駆動波形を示す図である。本図に示すよう
に、各走査電極Ｘn-2〜Ｘn+1に、順に走査パルス１１０
ａ，１１０ｂ，１１０ｃ，１１０ｄを印加する。そし
て、点灯セルに対応するデータ電極Ｚmには、走査パル
ス１１０ｃと同時にデータパルス１３０を印加する。

【００７９】一方、非点灯セルの中で、点灯セルの近傍
に位置するものに対応するデータ電極Ｚm-1，Ｚm，Ｚm+
1には、走査パルスと同時に補助パルス１５０を印加す
るが、非点灯セルの中で、点灯セルの近傍に位置しない
ものに対応するデータ電極（図９には表示していないが
Ｚm-1，Ｚm，Ｚm+1以外のもの）には、補助パルス１５
０を印加しない。

【００８０】このように非点灯セルの中でも点灯セルの
近傍に位置するものに限定して、補助パルスを印加する
場合でも、点灯セルに書き込みが行われる直前に、近傍
に位置するセルで書き込み放電及び補助放電の少なくと
も一方が発生しプライミング粒子が生じるので、点灯セ
ルに書き込みを行なうときには、このプラミング粒子に
よって書き込み放電が補助される。従って、点灯不良の
ない高画質表示が得られる点は、上記実施の形態１−１
と同様である。

【００８１】一方、本実施の形態においては、点灯セル
から離れた非点灯セルでは補助パルスが印加されず、補
助放電が生じないので、補助放電に伴う微少な発光がコ
ントラストに与える影響が、点灯セルの近傍のみに抑え
られる。また、実施の形態１−１のように全セルで補助
放電を行う場合と比べると補助放電を行うセル数が減少
するので、消費電力も抑えられる。

【００８２】ここで、非点灯セルの中で、「点灯セルの
近傍に位置するもの」と「点灯セルの近傍に位置しない
もの」とをいかに区別するかについて考察する。点灯セ
ル（走査電極Ｘnとデータ電極Ｚmの交点）に対して、書
き込み放電を補助するプライミング粒子を生成する最も
重要なセルは、当該点灯セルに隣接し且つ直前に走査パ
ルスが印加されるセル（走査電極Ｘn-1とデータ電極Ｚm
の交点）である。

【００８３】従って、非点灯セルの中で、少なくとも点
灯セルの上に隣接する非点灯セルは、「点灯セルの近傍
に位置する」ものに含めるべきである。具体的には、例
えば、非点灯セルの中で、点灯セルの上に隣接するもの
だけを「点灯セルの近傍に位置する」ものとし、それ以
外のものを「点灯セルの近傍に位置しない」ものと区別
してもよいし、上記図８に示した例のように、非点灯セ
ルの中で、点灯セルの周囲に隣接するものを「点灯セル
の近傍に位置する」ものとし、それ以外のものを「点灯
セルの近傍に位置しない」ものと区別してもよい。

【００８４】上記駆動方法を実現する回路は、以下のよ
うにすればよい。上記図６に示したデータパルス発生回
路８０において、ラインメモリ８１を、現在走査パルス
を印加している走査ラインの他に、当該走査ラインに隣
接する数ライン分のサブフィールド情報を記憶できる構
成とする。また、上記データパルス発生回路８０におい
て、このラインメモリ８１を参照することによって、現
在書き込みを行っている走査ライン上の各セルが、点灯
セルの近傍に位置するセルであるか否かを判定する判定
部を設ける。

【００８５】そして、各データ電極２１対応する切替器
８４は、ラインメモリ８１に記憶されている対応データ
が点灯（ＯＮ）を示している場合には、データパルス発
生器８２を駆動してデータ電極２１にデータパルスを印
加するが、ラインメモリ８１に記憶されている対応デー
タが非点灯（ＯＦＦ）を示している場合には、更に上記
判定部の判定結果を参照し、「点灯セルの近傍に位置す
る」と判定している場合だけ補助パルス発生器８３を駆
動してデータ電極２１に補助パルスを印加し、「点灯セ
ルの近傍に位置しない」と判定している場合にはパルス
を印加しない。

【００８６】〔実施の形態２−１〕本実施の形態におけ
るＰＤＰ表示装置の全体構成は、上記実施の形態１−１
における図１に示したものと同様である。図１０（Ａ）
は、本実施の形態おいて、ＰＤＰ１の各電極に印加され
る駆動波形を示す。

【００８７】本実施の形態では、図１０（Ａ）に示すよ
うに、書き込み期間において、すべてのデータ電極２１
に対して一括してデータベースパルス１３１を印加して
おく。そして、走査電極Ｘn-2〜Ｘn+1に、順次走査パル
ス１１０ａ，１１０ｂ，１１０ｃ，１１０ｄを印加する
が、走査電極Ｘnに走査パルス１１０ｃを印加するとき
に、点灯セルに相当するデータ電極Ｚmに、上記データ
ベースパルス１３１に重畳してデータパルス１３２を印
加する。

【００８８】この書き込み期間中、維持電極１２の電圧
は一定に維持されている。なお、図１０（Ｂ）は、比較
例に係る駆動波形であって、書き込み期間にデータ電極
２１にはデータベースパルス１３１は印加されず、デー
タパルス１３０だけが印加されている。図１１は、本実
施の形態の駆動方法において、書き込み期間に各電極間
の発生する電位差の関係を説明する図である。

【００８９】当図を参照しながら、データベースパルス
１３１及びデータパルス１３２の振幅の設定について説
明する。データベースパルス１３１にデータパルス１３
２が重畳された振幅（両パルス１３１，１３２の振幅合
計）は、走査パルス１１０が印加されている走査電極１
１と、データベースパルス１３１及びデータパルス１３
２が印加されているデータ電極２１との間の電位差２０
３が、書き込み放電が発生する程度の高さ（走査電極１
１とデータ電極２１間の放電開始電圧２０１を大きく超
える）となるように、且つ、走査パルス１１０が印加さ
れている走査電極１１とデータベースパルス１３１のみ
が印加されているデータ電極２１との間の電位差２０４
が、走査電極１１とデータ電極２１と間の放電開始電圧
２０１よりもわずかに高く（書き込み放電が発生する電
圧より低くなるように）設定する。

【００９０】なお、走査電極１１と維持電極１２間の電
位差２０５は、走査電極１１と維持電極１２間の放電開
始電圧２０２を越えないように設定する。上記設定によ
って、図１０（Ａ）に示されるように、比較例に係る図
１０（Ｂ）と比べて、データ電極に印加される電圧は高
レベルになっており、書き込み期間には以下のように動
作する。

【００９１】走査パルスが印加されている走査電極１１
に沿ったセルの中で、点灯セルでは、走査パルスが印加
されると同時にデータパルスが印加され、走査電極１１
とデータ電極との電位差２０３が走査電極とデータ電極
の放電開始電圧２０１を大きく超えるため、書き込み放
電が発生する。そして、書き込み放電により誘発されて
書き込み維持放電が発生し、書き込みが行われる。

【００９２】一方、走査パルスが印加されている走査電
極１１に沿ったセルの中で、非点灯セルに対しては、デ
ータパルスが印加されず走査パルスのみが印加される
が、この場合、走査電極１１とデータ電極２１との電位
差２０４は、走査電極１１とデータ電極２１間の放電開
始電圧２０１をわずかに超える程度となるため、補助放
電が発生する。この補助放電は、書き込み放電より弱い
ので書き込みがなされないし、書き込み維持放電が誘発
されることもない。

【００９３】このように、走査パルスが印加されている
走査電極１１に沿ったセルで、補助放電もしくは書き込
み放電により発生したプライミング粒子は、次に走査パ
ルスが印加される走査電極１１に沿ったセル（即ち、下
側に隣接するセル）にも流入するので、当該走査パルス
が印加される走査電極に沿ったセル内の空間は、放電が
起こりやすい状態となっている。

【００９４】従って、点灯セルでは、走査パルス及びデ
ータパルスを印加開始してから極めて短時間で書き込み
放電が発生する。よって、走査パルスおよびデータパル
スのパルス幅を短く（１．０μsec程度）設定しても、
書き込み不良の発生を抑えることができる。即ち、書き
込み時間の短縮を図りながら高画質表示を得ることがで
きる。

【００９５】上記のようにデータベースパルス１３１に
重畳してデータパルス１３２を印加するための回路構成
としては、上記図１に示すデータパルス発生回路８０に
おいて、データパルス発生器の他に、データベースパル
スを発生するデータベースパルス発生器を設置し、デー
タパルスとデータベースパルスとを重畳してデータ電極
２１に印加できるようにすればよい。そして、このよう
にデータパルスとデータベースパルスとを重畳させるこ
とによって、上記のようにデータ電極２１に高レベルの
電圧を印加することも比較的容易となる。

【００９６】次に、補助放電の放電規模について考察す
る。走査電極１１に走査パルスを印加するごとに、書き
込み放電並びに補助放電による発光も生じるが、図１０
（Ａ）におけるグラフ２１０は、データ電極Ｘm上で発
生する放電の発光を、走査パルスを追いかけて順次下方
に移動しながらフォトダイオードなどを用いてオシロス
コープで観測したときの発光強度を示すものである。

【００９７】グラフ２１０において、非点灯セルでは補
助放電による微小な発光ピーク２１１、点灯セルにおい
ては、書き込み放電及び書き込み維持放電による比較的
大きな発光ピーク２１２が表れていることがわかる。な
お、発光ピーク２１１，２１２は、図１１においても同
じ符号で表示している。発光ピーク２１１、２１２の大
きさは、駆動波形を変動することによって変わるが、発
光ピーク２１２の発光量に対する発光ピーク２１１の発
光量の比率は、プライミング粒子を十分に発生して書き
込み不良防止効果を得ることを考慮すると１／１００以
上の範囲に設定することが好ましい。一方、当該比率が
大きくなり過ぎると、誤アドレスやコントラスト低下が
生じるので、この点を考慮すると１／１０以下の範囲に
調整することが好ましい。

【００９８】なお、図１０（Ｂ）の比較例における発光
強度のグラフ２１０には、点灯セルでは書き込み放電及
び書き込み維持放電による発光ピーク２１２は観測され
るが、非点灯セルでは補助放電による発光ピーク２１１
は観測されない。 〔実施の形態２−２〕本実施の形態におけるＰＤＰ表示
装置の全体構成も、実施の形態１−１における図１に示
したものと同様である。

【００９９】図１２は、本実施の形態おいて、ＰＤＰ１
の各電極に印加される駆動波形を示す。本実施の形態で
は、図１２に示すように、書き込み期間において、すべ
ての走査電極１１に対して、スキャンベースパルス１１
１を常時印加しておき、走査電極Ｘn-2，Ｘn-1，Ｘn，
Ｘn+1に対して順次、走査パルス１１２ａ〜１１２ｄ
を、上記スキャンベースパルス１１１に重畳させて印加
する。そして、走査電極Ｘnに走査パルス１１２ｃを印
加するときに、点灯セルに相当するデータ電極Ｚmに、
データパルス１３０を印加する。

【０１００】また、書き込み期間中、維持電極１２に
は、スキャンベースパルス１１１と同極性のサスベース
パルス１２１を常時印加する。本実施の形態の駆動方法
において、書き込み期間に各電極間の発生する電位差の
関係は、上記図１１に示したの同様にする。即ち、スキ
ャンベースパルス１１１及び走査パルス１１２が重畳さ
れたもの振幅は、スキャンベースパルス１１１と走査パ
ルス１１２が重畳して印加されている走査電極１１と、
データパルス１３０が印加されているデータ電極２１と
の間の電位差２０３が、書き込み放電が起こる程度の高
さで、且つ、スキャンベースパルス１１１と走査パルス
１１２が印加されている走査電極１１と、データパルス
１３０が印加されていないデータ電極２１との間の電位
差２０４が、走査電極１１とデータ電極２１との間の放
電開始電圧よりわずかに高く（書き込み放電が発生する
電圧よりは低く）設定する。

【０１０１】また、サスベースパルス１２１の振幅は、
スキャンベースパルス１１１と走査パルス１１２とが重
畳して印加されている走査電極１１と、サスベースパル
ス１２１が印加されている維持電極１２との間の電位差
が、走査電極１１と維持電極１２間の放電開始電圧より
低くなるように設定する。上記設定によって、図１２に
示されるように、比較例に係る図１０（Ｂ）と比べて、
走査電極に印加される電圧絶対値が高レベルとなる。そ
して、書き込み期間には、上記実施の形態２−１と同様
の動作がなされる。

【０１０２】即ち、走査パルス１１２が印加されている
走査電極に沿ったセルの中で、点灯セルでは、走査パル
スが印加されると同時にデータパルスが印加され、走査
電極１１とデータ電極２１と間の電位差が、走査電極１
１とデータ電極２１間の放電開始電圧を大きく超えて、
書き込み放電が発生する。そして、書き込み放電により
誘発されて書き込み維持放電が発生し、書き込みが行わ
れる。

【０１０３】一方、非点灯セルに対しては、データパル
スが印加されず走査パルスのみが印加されるので、走査
電極１１とデータ電極２１との電位差は、走査電極１１
とデータ電極２１間の放電開始電圧をわずかに超える程
度となり、この場合補助放電が発生する。この補助放電
によっては、書き込み維持放電が誘発されない。そし
て、この補助放電もしくは書き込み放電により発生した
プライミング粒子は、次に走査パルスが印加される走査
電極に沿ったセルにも流入するので、次に走査パルスが
印加されるときに、セル内の空間は、放電が起こりやす
い状態となっているので、走査パルスおよびデータパル
スのパルス幅を短く（１．０μsec程度）設定しても、
書き込み不良の発生を抑えることができる。

【０１０４】上記のように、スキャンベースパルス１１
１に重畳して走査パルス１１２を印加するには、上記図
１に示す初期化・維持パルス発生回路６０に、スキャン
ベースパルス１１１を印加するスキャンベースパルス発
生器を設けると共に、スキャンベースパルス１１１と走
査パルス１１２とを重畳して走査電極１１に印加するよ
うな構成にすればよい。また、維持電極１２に上記サス
ベースパルス１２１を印加するためには、維持・消去パ
ルス発生回路７０にサスベースパルス発生器を設ければ
よい。

【０１０５】そして、このようにスキャンベースパルス
と走査パルスとを重畳させることによって、上記のよう
に走査電極１１に高レベルの電圧を印加することも比較
的容易である。本実施の形態においても、上記実施の形
態２−１と同様、図１２におけるグラフ２１０に示すよ
うに、走査電極１１に走査パルスを印加するごとに放電
が発生し、非点灯セルでは補助放電による微小な発光ピ
ーク２１１、点灯セルにおいては、書き込み放電及び書
き込み維持放電による比較的大きな発光ピーク２１２が
表れる。そして、発光ピーク２１２の発光量に対する発
光ピーク２１１の発光量の比率は、１／１００以上，１
／１０以下の範囲に調整することが好ましい。

【０１０６】〔実施の形態２−３〕本実施の形態におけ
るＰＤＰ表示装置の全体構成も、上記実施の形態１−１
における図１に示したものと同様である。図１３は、本
実施の形態において、ＰＤＰ１の各電極に印加する駆動
波形を示す図である。

【０１０７】本実施の形態では、基本的に一般の駆動方
法と同じであって、図１３に示すように、走査電極１１
に、走査パルス１１３ａ〜１１３ｄを順次印加するが、
走査電極Ｘnに走査パルス１１２ｃを印加するときに、
点灯セルに相当するデータ電極Ｚmにデータパルス１３
０を印加する。また、書き込み期間中、維持電極１２に
は、スキャンベースパルス１１１と同極性のサスベース
パルス１２１を印加する。

【０１０８】ただし、本実施の形態では、走査パルス１
１３ａ〜１１３ｄは、図１０（Ｂ）の走査パルスと比べ
て、以下のように振幅をかなり大きく設定している。走
査パルス１１３の振幅は、走査パルス１１３が印加され
ている走査電極１１と、データパルスが印加されていな
いデータ電極２１との間の電位差が、データ電極２１と
走査電極１１間の放電開始電圧より高く、且つ書き込み
維持放電が起こらない程度の電圧に設定する。

【０１０９】また、データパルス１３０の振幅は、走査
パルス１１３が印加されている走査電極１１と、データ
パルス１３０が印加されているデータ電極２１との間の
電位差が、書き込み維持放電が起こる程度の電圧となる
ように設定する。また、サスベースパルス１２１の振幅
は、走査パルス１１３が印加されている走査電極１１と
サスベースパルス１２１が印加されている維持電極１２
の間の電位差が、走査電極１１と維持電極１２間の放電
開始電圧より低くなるように設定する。

【０１１０】上記のように設定することによって、書き
込み期間に各電極間の発生する電位差の関係は、上記図
１１に示したの同様となる。即ち、走査パルス１１３が
印加されている走査電極に沿ったセルの中で、点灯セル
では、走査パルスが印加されると同時にデータパルスが
印加され、走査電極１１とデータ電極２１と間の電位差
が、走査電極１１とデータ電極２１間の放電開始電圧を
大きく超えて、書き込み放電が発生し、書き込み放電に
より誘発されて書き込み維持放電が発生し、書き込みが
行われる。

【０１１１】一方、非点灯セルに対しては、データパル
スが印加されず走査パルスのみが印加され、走査電極１
１とデータ電極２１との電位差は、走査電極１１とデー
タ電極２１間の放電開始電圧をわずかに超える程度とな
り、この場合は補助放電が発生する。この補助放電によ
っては、書き込み維持放電が誘発されない。このよう
に、点灯セルにおいては書き込み放電が発生し、非点灯
セルにおいては書き込みされない程度の補助放電が発生
するので、次に走査パルスが印加される走査電極に沿っ
たセルにプライミング粒子が流入する。走査パルスおよ
びデータパルスのパルス幅を短く（１．０μsec程度）
設定しても、書き込み不良の発生を抑えることができ
る。

【０１１２】本実施の形態においても、上記実施の形態
２−１と同様、図１３におけるグラフ２１０に示すよう
に、走査電極１１に走査パルスを印加するごとに放電が
発生し、非点灯セルでは補助放電による微小な発光ピー
ク２１１、点灯セルにおいては、書き込み放電及び書き
込み維持放電による比較的大きな発光ピーク２１２が表
れる。そして、発光ピーク２１２の発光量に対する発光
ピーク２１１の発光量の比率は、１／１００以上，１／
１０以下の範囲内に調整することが好ましい。

【０１１３】〔実施の形態３−１〕 （ＰＤＰ表示装置の構成について）図１４は、本実施の
形態に係るＰＤＰ表示装置の構成を示す図である。ＰＤ
Ｐ２の電極構成は、実施の形態１−１における図１で示
したＰＤＰ１とほぼ同じであるが、更に、各走査電極１
１に隣接してこれに並行する補助放電電極３１を備えて
いる。

【０１１４】図１５は、図１４に示すＰＤＰ２のＡ−
Ａ’での構造断面図である。ＰＤＰ２において、前面ガ
ラス基板１０と背面ガラス基板２０とが、放電空間３０
を介して対向配置されている。前面ガラス基板１０の対
向面上に、走査電極１１，維持電極１２，補助放電電極
３１が並行して配され、それらを蔽うように誘電体層１
４及び保護層１５が配されている。そして、走査電極１
１は、透明電極層１１ｂ上にバス電極層１１ａが積層さ
れて形成され、維持電極１２は、透明電極層１２ｂ上に
バス電極層１２ａが積層されて形成され、補助放電電極
３１は、走査電極１１のバス電極層１１ａに隣接して、
遮光膜３２上に設けられている。

【０１１５】補助放電電極３１と走査電極１１との間隙
は、走査電極１１と維持電極１２との間隙より狭く、走
査パルスの振幅（Ｖt-Ｖg）程度の電位差が生じるとき
に補助放電が発生するように設定されている。一方、背
面ガラス基板２０の対向面上に、データ電極２１が、上
記走査電極１１と立体交差するように配され、データ電
極２１を覆うように誘電体層２３及び蛍光体層２４が配
されている。

【０１１６】（駆動波形及び回路について）図１６は、
ＰＤＰ２の各電極に印加する駆動波形を示す図である。
走査電極１１，維持電極１２，データ電極２１に印加さ
れる駆動波形は、実施の形態１−１の全体構成で説明し
た通りであって、基本的な動作も一般的な３電極交流面
放電型ＰＤＰの駆動波形と同様である。

【０１１７】図１４に示すように、本実施の形態のＰＤ
Ｐ表示装置は、実施の形態１−１の図１に示したものと
駆動回路が同じであって、補助放電電極３１は、図１４
中のＰ点に接続されている。そして当該駆動回路におい
ては、実施の形態１−１で説明したように、書き込み期
間には、ＦＥＴ５３がＯＮ，ＦＥＴ５４がＯＦＦとな
り、それ以外の期間には、ＦＥＴ５３がＯＦＦ，ＦＥＴ
５４がＯＮとなる。

【０１１８】従って、補助放電電極３１には、初期化期
間及び維持期間において、初期化・維持パルス発生回路
６０から初期化パルス及び維持パルスが印加されるが、
書き込み期間において走査パルスは印加されない。即
ち、補助放電電極３１に印加される駆動波形は、書き込
み期間に走査パルスが印加されない以外は走査電極１１
に印加される駆動波形と同一であって、走査電極１１と
補助放電電極３１には、共に初期化パルス１００及び維
持パルス１４１が印加される。

【０１１９】図１７を参照しながら、書き込み期間にパ
ネル内部で発生する現象について説明する。実施の形態
１−１で説明したように、走査パルスは振幅（Ｖt-Ｖ
g）で負極性なので、走査パルスが印加される走査電極
１１においては、当該走査電極１１と隣接する補助放電
電極３１との間に（Ｖt-Ｖg）の電位差が生ずる。

【０１２０】従って、走査パルスが印加される走査電極
１１では、図１７（ａ）に示されるように、走査電極１
１とこれに隣接する補助放電電極３１との間で補助放電
が発生する。そして、補助放電が発生すると、図１７
（ｂ）に示されるようにセルの放電空間中に空間電荷が
生じる。ここで、走査電極１１に走査パルスが印加され
るタイミングに合わせて、点灯セルに相当するデータ電
極２１にはデータパルスが印加されるが、このとき、当
該点灯セルには、上記補助放電によって発生する大量の
荷電粒子が存在するので、図１７（ｃ）に示されるよう
に、走査パルス及びデータパルスの印加開始から極めて
短時間で書き込み放電が確実に発生する。

【０１２１】一方、非点灯セルに相当するデータ電極に
対しては、データパルスが印加されず走査パルスのみが
印加される。この場合、走査電極１１とデータ電極２１
との電位差は、走査電極１１とデータ電極２１間の放電
開始電圧を超えないので、書き込み放電は発生しない。
よって、本実施の形態の駆動方法によれば、走査パルス
およびデータパルスのパルス幅を短く（１．０μsec程
度）設定しても、書き込み放電が確実に発生するので、
書き込み不良の発生が抑えられる。

【０１２２】補助放電電極３１と走査電極１１との間隙
距離としては、（Ｖt-Ｖg）／２以上の電位差が発生し
たときに放電が発生する程度の距離とすることが望まし
く、１０μｍ〜５０μｍの範囲に設定することが望まし
い。なお、一般的に近接した電極間で放電させると、イ
オンスパッタリングによって電極周辺の膜に劣化が生じ
やすいが、本実施の形態では、１フィールド（１／６０
秒）内に発生する補助放電は数回程度と少ないので、当
該補助放電によるイオンスパッタリングで保護層１５の
特性が劣化することはほとんどない。

【０１２３】また、補助放電に伴って微小発光が生じる
が、この補助放電は、黒表示時でも１フィールドに必ず
数度行われるので、一般的には補助放電を発生させると
黒表示時の輝度が上昇してコントラストが低下しやす
い。これに対して、本実施の形態では、補助放電電極３
１の下には遮光膜３２が形成されているため、補助放電
に伴う発光でコントラストが低下することも抑制され
る。

【０１２４】また、上記のように、初期化期間及び維持
期間においては、走査電極１１と補助放電電極３１とで
同一の駆動波形を印加しているので、初期化・維持パル
ス発生回路６０を兼用でき、また、書き込み期間におい
ても、補助放電電極３１は、電位Ｖtに維持しているの
で、特に新たな駆動回路は必要とせず、比較的安価な装
置とすることが可能である。

【０１２５】（電極引き出し部における形状について）
次に、図１８（Ａ），（Ｂ）を参照しながら、パネル端
の電極引き出し部における電極の形状について説明す
る。図１８（Ａ）には、前面ガラス基板１０、背面ガラ
ス基板２０、封着部１６、走査電極１１、維持電極１
２、補助放電電極３１を備えたＰＤＰ２の一部が示され
ている。

【０１２６】本実施の形態では、図１８（Ａ）に示すよ
うに、封着部１６より内側の表示領域においては、補助
放電電極３１と走査電極１１との間隙Ｄ1を、補助放電
が可能なように狭く設定するが、封着部１６の内縁近く
（図中○印）において走査電極１１と補助放電電極３１
との間隔を広げ、電極引出し部における補助放電電極３
１と走査電極１１との間隙ｄ1は、前記間隙Ｄ1より広く
設定されている。

【０１２７】この間隙ｄ1は、補助放電電極３１と走査
電極１１との間に（Ｖt-Ｖg）程度の電位差がかかって
も放電が発生しない距離であって、５０μｍ〜３００μ
ｍの範囲内に設定することが望ましい。これにより、表
示領域内のみにおいて補助放電を発生させ、電極引き出
し部においては、隣接する電極間で放電しないようにす
ることが可能である。

【０１２８】また、従来の一般的なＰＤＰ３００では、
図１８（Ｂ）に示すように、前面ガラス基板３１０上に
おいて、封着部３１６の内側における走査電極３１１ど
うしの間隙Ｄと比べて、封着部３１６の外側（電極引き
出し部）では、走査電極３１１どうしの間隙ｄを狭くし
ている。これは、外部回路と接続するために電極引き出
し部に接触させるＦＰＣの幅も狭くできるといった点で
有利である。

【０１２９】これに対して、本実施の形態では、図１８
（Ａ）に示すように、引き出し部における走査電極１１
どうしの間隙ｄ2は、表示領域内における走査電極１１
どうしの間隙Ｄ2と同等もしくは間隙Ｄ2より大き目に設
定しているが、これには以下のような効果がある。本実
施の形態のＰＤＰ２では、前面ガラス基板１０側に、走
査電極１１と同じ数だけ補助放電電極３１が形成されて
いるので、引き出し部における電極の数は、一般的なＰ
ＤＰの２倍である。従って仮に、引き出し部で走査電極
１１どうしの間隙を狭くすると、引き出し部での電極間
隔がかなり狭くなり、引き出し部で放電が発生してしま
う可能性もあるが、走査電極１１どうしの間隙を、引き
出し部で表示領域内と同等以上に設定することによっ
て、引き出し部での放電発生を抑えることができる。

【０１３０】〔実施の形態３−２〕図１９は、本実施の
形態に係るＰＤＰ表示装置の構成を示す図である。ＰＤ
Ｐ２の構成は、上記実施の形態３−１で図１４に示した
ものと同様である。駆動回路系としては、走査電極１１
にパルスを印加するものとして、走査パルス（電位Ｖt
を基準として振幅Ｖtの負極性のパルス）を印加する走
査パルス発生回路５０、維持パルス３０１を印加する維
持パルス発生回路６１、初期化パルスを印加する初期化
パルス発生回路６２を備え、補助放電電極３１にパルス
を印加するものとして、書き込み期間に一定電圧Ｖｐの
放電誘発パルスを発生する放電誘発パルス発生回路５５
を備えている。

【０１３１】上記初期化パルス発生回路６２は、維持パ
ルス発生回路６１の出力を仮のグラウンドレベルとして
動作し、走査パルス発生回路５０及び放電誘発パルス発
生回路５５は、初期化パルス発生回路６２の出力を仮の
グラウンドレベルとして動作する。次に、維持電極１２
にパルスを印加するものとして、維持パルスを印加する
維持パルス発生回路７１、維持電極１２に正極性の維持
書き込みパルス１２０(振幅Ｖｅ）を印加する維持書き
込みパルス発生回路７２、消去パルスを印加するための
消去パルス発生回路７３を備えている。

【０１３２】なお、維持パルス発生回路６１及び初期化
パルス発生回路６２は、走査電極１１だけではなく補助
放電電極３１にも維持パルス及び初期化パルスを印加す
るようになっている。このように維持パルス発生回路６
１及び初期化パルス発生回路６２を、走査電極１１と補
助放電電極３１とで共有しているので、その分、回路コ
ストが低減される。

【０１３３】維持書き込みパルス発生回路７２は、維持
パルス発生回路７１の出力を仮のグラウンドレベルとし
て動作し、消去パルス発生回路７３は、維持書き込みパ
ルス発生回路７２の出力を仮のグラウンドレベルとして
動作する。なお、上記維持書き込みパルスは、書き込み
放電が発生する際に、走査電極１１と維持電極１２との
間で書き込み維持放電を発生させて、維持電極１２上の
誘電体層に負の電荷を蓄積するために印加するものであ
る。

【０１３４】また、データ電極２１に表示データに応じ
たデータパルスを印加するため、データパルス発生回路
８０も備えている。これらの各パルス発生回路は、上記
実施の形態１−１と同様、パネル制御回路９０によって
コントロールされている。図２０は、本実施の形態に係
るＰＤＰ２の各電極に印加する駆動波形を示す図であ
る。

【０１３５】本実施の形態の駆動波形は、上記実施の形
態３−１の図１６と同様であるが、上記実施の形態３−
１では、書き込み期間において、補助放電電極３１には
走査電極１１の基準電圧レベルと同等の電圧Ｖtが印加
されるようになっていたのに対して、本実施の形態で
は、書き込み期間において補助放電電極３１に印加され
る電圧Ｖｐは、放電誘発パルス発生回路５５で発生させ
る放電誘発パルス１６０の波高によって決まる。

【０１３６】従って、放電誘発パルス発生回路５５によ
って電圧Ｖｐの値は、自由に設定できる、電圧Ｖｐを電
圧Ｖtより高く設定することもできる。ここで、走査電
極１１と補助放電電極３１との間隙距離については、走
査パルスが印加されている走査電極１１と補助放電電極
３１との間の電位差Ｖｄ２（＝Ｖｐ）が、走査電極１１
と補助放電電極３１との間の放電開始電圧をわずかに超
える程度に設定する必要があるので、上記のように電圧
Ｖｐを高く設定すれば、走査電極１１と補助放電電極３
１との間隙距離の自由度が大きくなる。

【０１３７】即ち、走査電極１１と補助放電電極３１と
の間の電位差が（Ｖｐ−Ｖt）のときに、走査電極１１
と補助放電電極３１との間で放電が発生せず、且つ、走
査電極１１と補助放電電極３１との間の電位差がＶｄ２
（＝Ｖｐ）のときに走査電極１１と補助放電電極３１と
の間で放電が発生するように、走査電極１１と補助放電
電極３１との間隙距離を設定する。従って、電圧Ｖｐを
高く設定するほど、走査電極１１と補助放電電極３１と
の間隙距離を大きく設定することが可能となる。

【０１３８】上記図２０に示す波形をＰＤＰ２に印加し
た場合に、書き込み期間においてパネル内部で発生する
現象は、上記実施の形態３−１で図１７を用いて説明し
た通りであって、走査パルスが印加される毎に、走査電
極１１と補助放電電極３１との間に補助放電が発生す
る。そして、この補助放電に伴って発生する大量の荷電
粒子の存在により、データパルスを印加してから書きこ
み放電が発生するまでの時間は非常に短縮され、確実に
書きこみ放電を発生することが可能となる。

【０１３９】なお、補助放電電極３１は、維持電極１２
よりも走査電極１１に近接して設けられているので、維
持電極１２との間では放電は発生せず、走査電極１１と
の間でのみ発生する。また、図１９に示す例では、すべ
ての補助放電電極３１に同一の駆動波形を印加するため
補助放電電極３１を互いに接続しているが、このように
接続しなくても補助放電電極３１に同一の駆動波形を印
加すれば、同一の効果を得ることができる。

【０１４０】〔実施の形態３−３〕本実施の形態のＰＤ
Ｐの構成は、上記実施の形態３−２のＰＤＰ２と同じで
ある。上記実施の形態３−２と同様である。また駆動方
法も、上記実施の形態３−２と同様であるが、図２１に
示すように維持期間において補助放電電極３１をハイイ
ンピーダンス状態にするか、あるいは図２２に示すよう
に維持期間において補助放電電極３１を中間電位に維持
する点だけが異なっている。

【０１４１】図２１のように、維持期間において補助放
電電極３１をハイインピーダンス状態とするには、図１
９に示した駆動回路ブロックの中で、放電誘発パルス発
生回路５５と補助放電電極３１との接続をＯＮ／ＯＦＦ
するスイッチを設け、維持期間においては当該スイッチ
をＯＦＦ、維持期間以外には当該スイッチをＯＮとすれ
ばよい。

【０１４２】上記実施の形態３−２の場合、維持期間に
おいて補助放電電極３１とこれに隣接する維持電極１２
との間に大きな電位差が発生するため、この補助放電電
極３１と維持電極１２との間で不必要な放電が発生する
ことによって、走査電極１１と維持電極１２との間での
維持放電が弱まったり停止したりする可能性があるが、
本実施の形態では、維持期間において補助放電電極３１
をハイインピーダンス状態に維持しているため、この不
必要な放電を防止することができる。

【０１４３】なお、補助放電電極３１どうしが互いに接
続されたままハイインピーダンス状態にしてもよいが、
不必要な放電を防止する効果を高めるために、維持期間
においては補助放電電極３１を互いに非接続とし、独立
したハイインピーダンス状態にすることが望ましい。一
方、図２２に示すように、維持期間において補助放電電
極３１を中間電位に維持するには、維持期間において放
電誘発パルス発生回路５５の出力を、維持パルスと同じ
極性で且つ維持パルスよりも低レベル（維持パルスの振
幅の１／２程度のレベル）で一定に保つようにすればよ
い。

【０１４４】この場合、維持期間において、すべての補
助放電電極３１の電位は、走査電極１１及び維持電極１
２の電位変動幅の中央付近（中間電位）に維持されるの
で、維持期間において、補助放電電極３１とこれに隣接
する維持電極１２との間に大きな電圧がかかることがな
い。従って、上記ハイインピーダンス状態にする場合と
同様に不必要な放電を防止する効果を奏する。

【０１４５】なお、図１９に示されるように、ＰＤＰ２
において補助放電電極３１どうしは相互に接続されてお
り、放電誘発パルス発生回路５５によって一括して駆動
するようになっているため、回路構成は比較的簡単で
る。 〔実施の形態３−４〕図２３は、本実施の形態に係るＰ
ＤＰ表示装置の構成を示す図である。

【０１４６】ＰＤＰ２の構成は、上記実施の形態３−１
で図１４に示したものと同様である。この駆動回路系の
構成は、上記図１９のものと同様であるが、初期化期間
において補助放電電極３１に一定振幅（Ｖｓ）の第２初
期化パルス１０１を印加する第２初期化パルス発生回路
６３を備えている。

【０１４７】そして、放電誘発パルス発生回路５５は、
維持パルス発生回路６１の出力を仮のグラウンドレベル
として動作し、第２初期化パルス発生回路６３は、放電
誘発パルス発生回路５５の出力を仮のグラウンドレベル
として動作するように接続されている。図２４は本実施
の形態において、ＰＤＰ２の各電極に印加する駆動波形
について、を参照しながら説明する。

【０１４８】走査電極１１、維持電極１２、データ電極
２１に印加する駆動波形は、実施の形態３−２で図２０
に示したものと同一である。一方、補助放電電極３１に
は、初期化期間において、第２初期化パルス発生回路６
３によって正極性で振幅Ｖｓの第２初期化パルス１０１
（電圧Ｖｓ）が印加され、書き込み期間においては、放
電誘発パルス発生回路５５によって正極性で振幅Ｖｐ２
の放電誘発パルス１６１（電圧Ｖｐ２）が印加される。
ここで、上記第２初期化パルスの振幅Ｖｓは、走査電極
１１に印加する初期化パルスの振幅よりも低く設定され
ている。

【０１４９】ここで、電圧Ｖｐ２の値、並びに走査電極
１１と補助放電電極３１との間隙の距離について考察す
る。書き込み期間において走査電極１１に走査パルスを
印加せず、補助放電電極３１に放電誘発パルスを印加し
た場合には、走査電極と補助放電電極との間には、Ｖｄ
３＝（初期化期間に蓄積された電荷による電位差）＋
（Ｖｐ２−Ｖt）の電位差が生ずる。また、走査電極１
１に走査パルスを印加し、補助放電電極３１に放電誘発
パルスを印加した場合には、走査電極と補助放電電極と
の間に、Ｖｄ４＝（初期化期間に蓄積された電荷による
電位差）＋Ｖｐ２の電位差が生ずる。

【０１５０】従って、電圧Ｖｐ２の値、並びに走査電極
１１と補助放電電極３１との間隙の距離は、走査電極１
１と補助放電電極３１との間の電位差が上記Ｖｄ３では
走査電極１１と補助放電電極３１との間で放電が発生せ
ず、走査電極１１と補助放電電極３１との間の電位差が
上記Ｖｄ４では走査電極１１と補助放電電極３１との間
で放電が発生するように設定する。

【０１５１】次に、上記図２４に示す駆動波形を印加し
たときに、初期化期間及び書き込み期間にパネル内部で
発生する現象について説明する。本実施の形態では、補
助放電電極３１に印加する第２初期化パルス１０１は、
その振幅Ｖｓが初期化パルス１００の振幅よりも低いの
で、初期化期間において、補助放電電極３１と走査電極
１１との間で予備放電が発生する（図２５（ａ））。

【０１５２】そして、この予備放電により、補助放電電
極３１上の誘電体層には正の電荷が蓄積され、走査電極
１１上の誘電体層には負の電荷が蓄積される（図２５
（ｂ））。次に、書き込み期間において、走査電極１１
に走査パルスが印加されると、当該走査電極１１と補助
放電電極３１との間に補助放電が発生し（図２５
（ｃ））。放電空間中に空間電荷が発生する（図２５
（ｄ））。

【０１５３】このように、基本的な動作は、実施の形態
３−２と同様であって、走査パルスおよびデータパルス
のパルス幅を短く（１．０μsec程度）設定しても、書
き込み不良の発生を抑えることができるという効果も同
様に得られるが、放電誘発パルスの振幅Ｖｐ２を、実施
の形態３−２における放電誘発パルスの振幅Ｖｐよりも
小さく設定できる即ち、本実施の形態における電位差Ｖ
ｄ４と、上記実施の形態３−２における電位差Ｖｄ２
（＝Ｖｐ）とを比べると、どちらも、走査電極１１と補
助放電電極３１との間の放電開始電圧をわずかに超える
電圧であるため、電位差Ｖｄ２と電位差Ｖｄ４とは同等
と見ることができる。従って、放電誘発パルスの振幅Ｖ
ｐ２は、実施の形態３−２において補助放電電極３１に
印加する放電誘発パルスの振幅Ｖｐよりも小さく設定で
きる。

【０１５４】よって、放電誘発パルス発生回路５５中の
回路素子の耐電圧を低くできる点で、回路コストを低減
することができる。また、初期化期間に蓄積される電荷
による電圧が、書き込み期間に放電誘発パルスによる電
圧に加算されるので、放電誘発パルスの振幅Ｖｐ２を、
走査電極１１と補助放電電極３１との間の放電開始電圧
よりも小さく設定しても、補助放電を発生させることも
可能である。

【０１５５】なお、本実施の形態によれば、維持パルス
発生回路６１を走査電極１１と補助放電電極３１とで共
有しているので、別個に設ける場合と比べると回路コス
トが低減できる。 （本実施の形態の変形例）なお、図２６に示す駆動波形
のように、補助放電電極３１に第２初期化パルスを印加
せず、初期化期間にグラウンド電位とすることによっ
て、放電誘発パルスの振幅Ｖｐ３を上記Ｖｐ２よりも低
く設定しても、同様の効果を奏する。また、この場合、
図２３に示す駆動回路の中で、第２初期化パルス発生回
路６３を省くことができるので、回路コストを削減する
ことができる。

【０１５６】また、補助放電電極３１に印加する第２初
期化パルス(振幅Ｖｓ）は正極性でなくてもよく、これ
を負極性とすることもできる。その場合、初期化期間に
おいて、補助放電電極３１上に蓄積される正電荷量が更
に大きくなるので、補助放電電極３１に印加する放電誘
発パルスの振幅を更に低く設定しても、同様の効果を奏
することになる。

【０１５７】また、本実施の形態においても、上記実施
の形態３−３で説明したのと同様に図２３に示した駆動
回路ブロック中の第２初期化パルス発生回路６３または
放電誘発パルス発生回路５５出力を、維持期間において
ハイインピーダンス状態にしたり、或は図２３に示した
駆動回路ブロック中の第２初期化パルス発生回路６３ま
たは放電誘発パルス発生回路５５の出力を維持期間にお
いて維持パルス振幅の１／２とすれば、表示に必要な走
査電極１１と維持電極１２との間での維持放電が弱まっ
たり、停止するのを防止することが可能であって、補助
放電電極３１と維持電極１２との間の放電を防止するこ
とも可能である。

【０１５８】また、放電誘発パルス発生回路５５と第２
初期化パルス発生回路６３の位置関係を入れ替え、第２
初期化パルス発生回路６３を維持パルス発生回路６１の
出力を基準電位として動作させ、放電誘発パルス発生回
路５５を第２初期化パルス発生回路６３の出力を基準電
位として動作させ、放電誘発パルス発生回路５５の出力
を補助放電電極３１に接続しても上記と同様の効果が得
られる。

【０１５９】〔実施の形態３−５〕図２７は、本実施の
形態に係るＰＤＰの駆動波形を示す図である。本実施の
形態の駆動波形は、図１６に示した駆動波形とほぼ同様
であるが、走査パルスが印加開始されてからデータパル
スが印加開始されるまでに、若干の遅れ時間Ｔｄが設定
されている点が異なっている。

【０１６０】この遅れ時間Ｔｄの設定は、パネル制御回
路９０からデータパルス発生回路８０にトリガ信号を送
るタイミングを調整することによって行なうことができ
る。遅れ時間Ｔｄは、０ｎｓより大きく５００ｎｓ以
下、好ましくは３００ｎｓ以下に設定するのが好まし
い。この理由を以下に述べる。補助放電は走査パルスが
印加されてからわずかに遅れて発生し、この際に発生し
た空間電荷は、時間がたてば再結合して消滅する。ま
た、高速に且つ確実に書きこみ放電を発生させるために
は、放電空間に空間電荷が存在している間にデータパル
スを印加しなければならない。従ってデータパルスを印
加するのは補助放電により空間電荷が発生してからその
空間電荷が消滅するまでの間であることが望ましい。こ
の時間が０ｎｓ〜５００ｎｓの間である。

【０１６１】従って、走査パルスを印加開始してから０
ｎｓ〜５００ｎｓ遅らせてデータパルスを印加開始する
ことにより、補助放電による書き込み放電開始までの時
間短縮効果をより確実なものとすることができる。な
お、図１６に示した駆動波形は、遅れ時間Ｔｄ＝０の場
合を示していることになる。

【０１６２】また、この遅れ時間Ｔｄの設定は、実施の
形態３−１に対してだけでなく、実施の形態３−２〜３
−４に適用することによっても、同様の効果を奏する。 〔実施の形態３−６〕上記実施の形態３−１〜３−４
は、いずれもＰＤＰ２において、走査電極１１に走査パ
ルスが印加される毎に、走査電極１１と補助放電電極３
１との間において補助放電を発生させるものであるが、
本実施の形態では、以下に説明するように、ＰＤＰ２の
電極構造を工夫することにより、この補助放電を更に良
好に発生させるものである。

【０１６３】図２８（Ａ）に示す例では、セル内部にお
いて、補助放電電極３１に、走査電極１１側に突出する
１または複数の小突起３３ａを櫛状に形成する。これに
よって、補助放電電極３１と走査電極１１との間隙距離
が小さくなり、補助放電を発生しやすくすることができ
る。図２８（Ｂ）に示す例では、セル内部において、補
助放電電極３１に、補助放電電極３１に、走査電極１１
側に突出する幅広の突起３３ｂを形成する。これによっ
て、補助放電電極３１と走査電極１１との間隙距離が小
さくなり、補助放電を発生しやすくすると共に、補助放
電電極３１の抵抗値を下げることもできるので、放電の
際の電圧降下を防ぎ、補助放電の発生を容易にすること
もできる。

【０１６４】また、図２８（Ｃ）に示す例では、補助放
電電極３１に、走査電極１１側に突出する１つまたは複
数のＴ字状小突起３３ｃを形成する。図２８（Ｄ）に示
す例では、補助放電電極３１に、走査電極１１側に突出
する１または複数のＬ字状小突起３３ｄ形成する。この
場合、補助放電電極３１と走査電極１１との間隙距離が
小さくなり、補助放電を発生しやすくすると共に、過大
な放電電流が流れて電極が焼損することが防止される。
更に、走査電極１１と補助放電電極３１の対向する部分
の面積が増大する点でも、補助放電が発生しやすくな
る。

【０１６５】ところで、図２８（Ｃ）のように突起３３
ｃをＴ字状に形成した場合には端部が２箇所（図中○印
で表示）存在するが、図２８（ｄ）のように突起３３ｄ
をＬ字状に形成した場合には端部が１箇所である。ここ
で、基板上に形成された電極は、その端部において比較
的基板から剥離しやすいため、後者の方が電極剥離が生
じる可能性が少ない。

【０１６６】なお、上記図２８（Ａ）〜（Ｄ）では、補
助放電電極３１側に突起３３ａ〜３３ｄを形成する例を
示したが、図２８（Ｅ）〜（Ｈ）に示すように、突起３
３ａ〜３３ｄと形状が同様である突起１３ａ〜１３ｄ
を、走査電極１１側に形成しても、同様の効果を得るこ
とができる。 〔実施の形態４−１〕 （ＰＤＰ表示装置の全体構成について）図２９は、本実
施の形態に係るＰＤＰ表示装置の構成を示す図である。
また、図３０は、図２９に示すＰＤＰ３のＢ−Ｂ’での
構造断面図である。

【０１６７】ＰＤＰ３の電極構成は、図１４に示したＰ
ＤＰ２と同様の構成であるが、ＰＤＰ２では、走査電極
１１に隣接して補助放電電極３１を備え、走査電極１１
と補助放電電極３１との間隙で補助放電が発生するよう
に設計していたのに対して、ＰＤＰ３では、走査電極１
１に隣接して、１対の第１補助放電電極４１及び第２補
助放電電極４２を遮光膜４３上に備え、この１対の補助
放電電極４１，４２どうしの間で補助放電が発生するよ
う設計されている点が異なっている。

【０１６８】そして、第１補助放電電極４１と第２補助
放電電極４２との間隙で補助放電が発生するように、第
１補助放電電極４１と第２補助放電電極４２との間隙
は、（Ｖt-Ｖg）程度の電位差で小さな放電が発生する
ように設定されている。なお、、この間隙は、（Ｖt-Ｖ
g）／２以上の電位差が発生した場合に放電を発生する
程度の距離であることが望ましく、数値範囲としては１
０μｍ〜５０μｍの範囲内であることが望ましい。

【０１６９】また、図２９に示すように、各第１補助放
電電極４１はこれに隣接する走査電極１１と接続されて
おり、第２補助放電電極４２はすべて図２９のＰ点に接
続されている。本実施の形態における駆動回路系の構成
については、実施の形態３−１で図１４を用いて説明し
たものと全く同一であるので、回路コストが増大すると
いうことはない。

【０１７０】（駆動波形及び回路について）図３１は、
ＰＤＰ３の各電極に印加される駆動波形を示す図であ
る。走査電極１１，維持電極１２，データ電極２１に印
加される駆動波形は、実施の形態３−１で説明した図１
６の駆動波形と同一であって、ＰＤＰ３の基本的な動作
は、一般的な３電極交流面放電型ＰＤＰの駆動波形と同
様である。また、第２補助放電電極４２に印加される駆
動波形は、実施の形態３−１において図１６を参照して
説明した補助放電電極３１に印加される駆動波形と同じ
である。

【０１７１】また、各第１補助放電電極４１に印加され
る駆動波形は、これに隣接されている走査電極１１の駆
動波形と同じである。なお、図３１において、第１補助
放電電極４１に印加される駆動波形として、走査電極Ｘ
nに隣接するものについてだけを示している。次に、図
３２を参照しながら、書き込み期間にパネル内部で発生
する現象について説明する。

【０１７２】走査パルスは、振幅（Ｖt-Ｖg）で負極性
なので、走査電極１１に走査パルスが印加されると、走
査電極１１に接続されている第１補助放電電極４１と、
第２補助放電電極４２との間に（Ｖt-Ｖg）の電位差が
生ずる。従って、走査電極１１に走査パルスが印加され
る毎に、図３２（ａ）に示されるように、第１補助放電
電極４１と第２補助放電電極４２との間で補助放電が発
生する。そして、補助放電が発生すると、図３２（ｂ）
に示されるように放電空間中に空間電荷が発生する。

【０１７３】一方、走査電極１１に走査パルスが印加さ
れる毎に、点灯セルに相当するデータ電極２１にはデー
タパルスが印加される。このとき、上記の様に、補助放
電によって発生した大量の荷電粒子が当該セルに存在し
ているので、きわめて短時間で確実に書き込み放電が発
生する。よって、走査パルスの時間幅を短く（１．０μ
ｓｅｃ程度）設定しても確実に書き込みができる。

【０１７４】また、上記実施の形態３ー１で説明したの
と同様、補助放電の発生頻度は多くないのでイオンスパ
ッタリングで保護層１５の特性が劣化するということは
なく、また、第１補助放電電極４１及び第２補助放電電
極４２の下には遮光膜４３が形成されているため、補助
放電によるコントラストの低下も抑えられる。以上のよ
うな実施の形態３−１と同様の効果に加えて、本実施の
形態では以下の効果も奏する。

【０１７５】実施の形態３−１においては、補助放電電
極３１と走査電極１１との間で補助放電を発生させるの
で、走査電極１１上の誘電体層に不要な壁電荷が蓄積さ
れたり逆に必要な壁電荷が減少したりする可能性がある
ので、維持期間において非点灯セルが発光したり点灯セ
ルが発光しないといった点灯不良が出る可能性もある。

【０１７６】これに対して、本実施の形態では、第１電
極１１とは別の第１補助放電電極４１と第２補助放電電
極４２との間で補助放電を発生させるので、走査電極１
１上の誘電体層ヘの壁電荷形成にはほとんど影響しな
い。これは、走査電極１１，維持電極１２，データ電極
２１に対する基本的な駆動については、従来の３電極交
流面放電型ＰＤＰの駆動技術をそのまま適用できること
を意味する。

【０１７７】なお、上記図３０に示した例では、ＰＤＰ
３において、第１補助放電電極４１と第２補助放電電極
４２が遮光膜４３のすぐ上に形成され、その上から誘電
体層１４、保護層１５で覆われているが、図３３のよう
に、遮光膜４３の上に誘電体層１４、保護層１５を形成
した上に、第１補助放電電極４１と第２補助放電電極４
２を形成してもよい。この場合、第１補助放電電極４１
と第２補助放電電極４２が直接放電空間に臨んでいる
が、同様に補助放電を発生させることができる。またこ
の場合も、補助放電の発生頻度は多くないので、イオン
スパッタリングで補助放電電極４１，４２の特性が劣化
するということはなく、補助放電電極４１，４２の下に
は遮光膜４３が形成されているため、補助放電によるコ
ントラストの低下も抑えられる。

【０１７８】（電極引き出し部における形状について）
次に、図３４を参照しながら、電極引き出し部における
電極の形状について説明する。本実施の形態にかかるＰ
ＤＰ３では、前面ガラス基板１０側に、走査電極１１と
同じ数だけ第１補助放電電極４１と第２補助放電電極４
２が形成されているので、従来の一般的なＰＤＰと比べ
ると走査電極の２倍だけ電極数が増える。

【０１７９】ここで仮に、走査電極１１と第１補助放電
電極４１と第２補助放電電極４２とを各々封着部１６の
外側まで引き出したとすると、引き出し部における電極
数は、実施の形態３−１の１．５倍（一般のＰＤＰと比
べて３倍）となってしまうので、電極引き出し部の各電
極をＦＰＣと接続しにくくなる可能性もある。これに対
して、本実施の形態においては、第１補助放電電極４１
は個別には引き出さず、封着部１６より内側において隣
接する走査電極１１と接続しているので、外部に引き出
される電極数は、実施の形態３−１の場合と同等に抑え
られている。

【０１８０】従って、実施の形態３−１の場合と同等
に、引き出し部での走査電極１１どうしの間隙を、表示
領域における間隙と同等以上に設定することによって、
引き出し部での放電発生をなくすことができる。また、
本実施の形態でも、実施の形態３−１と同様に、封着部
１６の内縁近く（図中○印）で第１補助放電電極４１と
第２補助放電電極４２との間隔を広げ、電極引出し部に
おける第１補助放電電極４１と第２補助放電電極４２と
の間隙を、広く設定している。

【０１８１】具体的には、第１補助放電電極４１と第２
補助放電電極４２との引き出し部における間隙を、（Ｖ
t-Ｖg）程度の電位差がかかっても放電が発生しない距
離（好ましくは５０μｍ〜３００μｍの範囲内）に設定
することによって、引き出し部での第１補助放電電極４
１と第２補助放電電極４２間での放電発生をなくすこと
ができる。

【０１８２】〔実施の形態４−２〕図３５は、本実施の
形態に係るＰＤＰ表示装置を示す図である。図中、ＰＤ
Ｐ３の構成は、上記実施の形態４−１で図２９に示した
ものと同様である。駆動回路系は、実施の形態３−２と
同様であるので詳しい説明は省略するが、走査電極１１
及び第１補助放電電極４１にパルスを印加するものとし
て、走査パルス（電位Ｖtを基準として振幅Ｖtの負極性
のパルス）を印加する走査パルス発生回路５０、維持パ
ルスを印加する維持パルス発生回路６１、初期化パルス
を印加する初期化パルス発生回路６２を備え、第２補助
放電電極４２にパルスを印加するものとして、書き込み
期間に一定電圧Ｖｐの放電誘発パルスを発生する放電誘
発パルス発生回路５５を備えている。一方、維持電極１
２にパルスを印加するものとして、維持パルスを印加す
る維持パルス発生回路７１、維持電極１２に正極性の維
持書き込みパルス１２０(振幅Ｖｅ）を印加する維持書
き込みパルス発生回路７２、維持電極１２に消去パルス
を印加するための消去パルス発生回路７３を備えてい
る。

【０１８３】図３６は、ＰＤＰ３の各電極に印加する駆
動波形を示す図であって、上記実施の形態４−１の図３
１とほぼ同様である。ただし、本実施の形態では、書き
込み期間において補助放電電極３１に印加する電圧Ｖｐ
は、放電誘発パルス発生回路５５によって電圧Ｖtとは
別個に設定することができるので、高い電圧値に設定す
ることも可能である。

【０１８４】第１補助放電電極４１と第２補助放電電極
４２との間隙及び距離電圧Ｖｐの値は、走査パルスが印
加されている走査電極１１に接続された第１補助放電電
極４１と第２補助放電電極４２との間で放電開始電圧を
わずかに超える程度となるように設定すると共に、第１
補助放電電極４１と第２補助放電電極４２との間の電位
差が（Ｖｐ−Ｖt）のときに、第１補助放電電極４１と
第２補助放電電極４２との間で放電が発生せず、且つ、
第１補助放電電極４１と第２補助放電電極４２の間の電
位差がＶｐでは第１補助放電電極４１と第２補助放電電
極４２の間で放電が発生するように設定する。

【０１８５】ここで、本実施の形態では、上記のように
電圧Ｖｐを高く設定できるので、第１補助放電電極４１
と第２補助放電電極４２との間隙を、上記実施の形態４
−１の場合より大きく設定することも可能である。上記
図３６に示す波形をＰＤＰ３に印加した場合に、書き込
み期間においてパネル内部で発生する現象は、上記実施
の形態４−１において、図３２を参照しながら説明した
通りであって、走査パルスが印加される毎に、第１補助
放電電極４１と第２補助放電電極４２との間に補助放電
が発生する。従って、この補助放電において発生した大
量の荷電粒子の存在により、データパルスを印加してか
ら書きこみ放電が発生するまでの時間が非常に短縮さ
れ、確実に書きこみ放電を発生することが可能となる。

【０１８６】また、第１補助放電電極４１と第２補助放
電電極４２との間で補助放電を発生させるので、走査電
極１１上の誘電体層ヘの壁電荷形成にはほとんど影響し
ない点、また、イオンスパッタリングにより保護層１５
の特性劣化防止効果や、遮光膜４３によって補助放電に
よるコントラストの低下が抑えられる点、また、維持パ
ルス発生回路を走査電極１１と第１補助放電電極４１と
で共有しているので、その分、回路コストが低減される
点については、上記実施の形態４−１と同様である。

【０１８７】〔実施の形態４−３〕本実施の形態では、
図３７に示すように、上記実施の形態４−２と同様であ
るが、維持期間において第２補助放電電極４２をハイイ
ンピーダンス状態にする点、もしくは、図３８に示すよ
うに、維持期間において放電誘発パルス発生回路５５の
出力を維持パルス振幅の１／２で一定に保ち、第２補助
放電電極４２の電位を、走査電極１１と維持電極１２の
中間電位とする点が異なっている。

【０１８８】第２補助放電電極４２をハイインピーダン
ス状態にする方法については、上記実施の形態３−３で
説明した通りである。また、効果についても実施の形態
３−３で説明したのと同様であって、上記実施の形態４
−２の場合は、維持期間において第２補助放電電極４２
とこれに隣接する維持電極１２との間に大きな電位差が
発生するため、第２補助放電電極４２と維持電極１２と
の間で不必要な放電が発生することによって、走査電極
１１と維持電極１２との間での維持放電が弱まったり停
止したりする可能性があるが、本実施の形態ではこれを
防止することが可能である。

【０１８９】なお、第２補助放電電極４２の電位を中間
電位にする場合は、すべての第２補助放電電極４２を互
いに接続して一括駆動すれば、回路構成が簡単となる。 〔実施の形態４−４〕図３９は、本実施の形態に係るＰ
ＤＰ表示装置の構成を示す図である。図中、ＰＤＰ３の
構成は、上記実施の形態４−１で説明したものと同様で
ある。

【０１９０】この駆動回路系の構成は、実施の形態３−
４で図２３に示したものと同じである。即ち、本実施の
形態の駆動回路は、上記図３５のものと同様であるが、
初期化期間において第２補助放電電極４２に一定電圧Ｖ
ｓのパルスを印加する第２初期化パルス発生回路６３を
備えている。各電極に印加する駆動波形については、図
４０に示す通りであって、走査電極１１、維持電極１
２、データ電極２１に印加する駆動波形は従来の３電極
交流面放電型ＰＤＰの駆動波形と同一である。

【０１９１】第２補助放電電極４２には、初期化期間に
おいて、走査電極１１に印加する初期化パルスの振幅よ
りも振幅が低く設定された振幅Ｖｓの第２初期化パルス
（電圧Ｖｓ）を印加し、書き込み期間において振幅Ｖｐ
２の放電誘発パルス（電圧Ｖｐ２）を印加する。次に、
図４０に示す駆動波形を印加した場合に、パネル内部で
発生する現象について説明する。

【０１９２】走査電極１１、維持電極１２、データ電極
２１に印加される駆動波形は、図３６に示した駆動波形
と同一であるので、基本的な動作も同様であるが、本実
施の形態では、初期化期間において、第２補助放電電極
４２に初期化パルスよりも低い振幅Ｖｓの第２初期化パ
ルスを印加しているので、第２補助放電電極４２と第１
補助放電電極４１との間で放電９０３が発生する（図４
１（ａ））。

【０１９３】この放電により第２補助放電電極４２上の
誘電体層には正の電荷が蓄積され、第１補助放電電極４
１上の誘電体には負の電荷が蓄積される（図４１
（ｂ））。次に、書き込み期間において走査電極１１に
走査パルスを印加せず、第２補助放電電極４２に放電誘
発パルスを印加した場合には、第１補助放電電極４１と
補第２補助放電電極４２との間に、Ｖｄ３＝（初期化期
間に蓄積された電荷による電位差）＋（Ｖｐ２−Ｖt）
の電位差が生ずる。

【０１９４】また、走査電極１１に走査パルスを印加
し、第２補助放電電極４２に放電誘発パルスを印加した
場合には、第１補助放電電極４１と第２補助放電電極４
２との間に、Ｖｄ４＝（初期化期間に蓄積された電荷に
よる電位差）＋Ｖｐ２の電位差が生ずる。ここで、走査
パルスが印加される毎に、第１補助放電電極４１と第２
補助放電電極４２との間に補助放電が発生する。この補
助放電に伴って放電空間中に空間電荷が発生する（図４
１（ｄ））。従って、点灯セルにおいては、データパル
スを印加してから書きこみ放電が発生する（図４１
（ｅ））までの時間が、従来に比べ非常に短縮され、確
実に書きこみ放電が発生する。

【０１９５】本実施の形態において、電圧Ｖｐ２の値、
並びに第１補助放電電極４１と第２補助放電電極４２と
の間隙の距離は、第１補助放電電極４１と第２補助放電
電極４２との間の電位差がＶｄ３では第１補助放電電極
４１と第２補助放電電極４２の間で放電が発生せず、且
つ、第１補助放電電極４１と第２補助放電電極４２の間
の電位差がＶｄ４では第１補助放電電極４１と第２補助
放電電極４２の間で放電が発生するように設定する。

【０１９６】ここで、本実施の形態におけるＶｄ４と、
実施の形態４−２における電圧Ｖｄ２とを比べると、ど
ちらも第１補助放電電極４１と第２補助放電電極４２と
の放電開始電圧をわずかに超える電圧であるので、電圧
Ｖｐ２は電圧Ｖｐよりも小さく設定できることがわか
る。よって、放電誘発パルス発生回路５５中の回路素子
の耐電圧を低くできるため、回路コストを低減すること
が可能である。

【０１９７】（本実施の形態の変形例）第２補助放電電
極４２に第２初期化パルスを印加しなくても、初期化期
間に第２補助放電電極４２をグラウンド電位とすること
によっても同様の効果を奏する。この場合、図３９にお
いて、第２初期化パルス発生回路６３を省くことができ
るので、回路コストを削減することができる。

【０１９８】また、第２補助放電電極４２に印加する第
２初期化パルス(振幅Ｖｓ）は正極性でなくてもよく、
これを負極性にすれば、初期化期間において、補助放電
電極３１上に蓄積される正電荷量が更に大きくなるの
で、第２補助放電電極４２に印加する放電誘発パルスの
振幅Ｖｐ２を更に低くすることも可能である。本実施の
形態においても、上記実施の形態４−３で説明したのと
同様に、図３９に示した駆動回路ブロック中の第２初期
化パルス発生回路６３または放電誘発パルス発生回路５
５出力を、維持期間においてハイインピーダンス状態に
したり、或は図３９に示した駆動回路ブロック中の第２
初期化パルス発生回路６３または放電誘発パルス発生回
路５５の出力を維持期間において維持パルス振幅の１／
２とすれば、表示に必要な走査電極１１と維持電極１２
との間での維持放電が弱まったり、停止するのを防止す
ることが可能である。

【０１９９】また、第２補助放電電極４２と維持電極１
２との間の放電を防止することも可能である。なお、上
記図２３の例では、すべての第２補助放電電極４２を互
いに接続しているが、必ずしも接続しなくても、すべて
の補助放電電極４２に同一の駆動波形を印加すれば同様
の効果を得ることができる。

【０２００】〔実施の形態４−５〕図４２は、本実施の
形態に係るＰＤＰ表示装置の構成を示す図である。この
ＰＤＰ表示装置において、ＰＤＰ４は、実施の形態４−
２のＰＤＰ３と同様の構成であるが、上記実施の形態４
−２のＰＤＰ３では、各第１補助放電電極４１は、それ
に隣接する走査電極１１に接続されていたのに対し、本
実施の形態のＰＤＰ４では、図４２に示すように、各第
１補助放電電極４１が、次のラインの走査電極１１に接
続されている点が異なっている。

【０２０１】また、駆動回路の構成については、実施の
形態４−２で説明した通りであって、各電極１１，１
２，２１，４１に印加される駆動波形は、図３６の駆動
波形と同じである。本実施の形態においては、走査電極
Ｘnに走査パルスが印加されているときには、次の走査
電極Ｘn+1に隣接する第１補助放電電極４１に走査パル
スと同じパルスが印加され、当該第１補助放電電極４１
とこれに隣接する第２補助放電電極４２との間で補助放
電が発生する。即ち、点灯セルにおいて、走査電極Ｘn
に走査パルスが印加されると共にデータ電極Ｚmにデー
タパルスが印加されるよりも１ライン書き込み分の時間
だけ前に補助放電が発生する。

【０２０２】従って、補助放電が発生した後、１ライン
書き込み分の時間だけ遅れる間に放電空間中に空間電荷
が十分に拡散した状態で、走査パルスとデータパルスに
よる書き込みが行われることになる。よって、補助放電
による書き込み放電開始までの時間短縮効果をより確実
なものとすることができる。なお、実施の形態４−３で
説明したハイインピーダンス（図３７）や中間電位（図
３８）についての説明、或は、実施の形態４−４で説明
した初期化期間に第２補助放電電極４２に印加する電位
についての説明（図４０など）は、本実施の形態のＰＤ
Ｐ表示装置に対しても適用することもできる。

【０２０３】〔実施の形態４−６〕上記実施の形態４−
１〜４−５において説明したＰＤＰ表示装置において、
図４３（Ａ）〜（Ｈ）に示すように、第１補助放電電極
４１に突起４４ａ〜４４ｄまたは第２補助放電電極４２
に突起４５ａ〜４５ｄを設けることによって、補助放電
が発生しやすくなる。

【０２０４】なお、図４３（Ａ）〜（Ｈ）に示す突起４
４ａ〜４４ｄ、突起４５ａ〜４５ｄの形状は、図２８
（Ａ）〜（Ｈ）に示す突起３３ａ〜３３ｄ、突起１３ａ
〜１３ｄと各々同様の特徴を示すので、各々同様の効果
を奏する。 〔その他の事項〕実施の形態３−５で説明した遅れ時間
Ｔｄの設定は、実施の形態４−１，４−２，４−３，４
−４に対しても同様に適用することができ、同様に補助
放電による書き込み放電開始までの時間短縮効果をより
確実にするという効果を得ることができる。

【０２０５】上記実施の形態では、初期化パルスを印加
する初期化期間を、サブフィールドごとに設ける例につ
いて説明したが、この初期化期間はサブフィールド毎に
なくてもよく、例えば、初期化期間が１フィールドの先
頭にだけある場合にも同様に適用できる。また、初期化
期間は、必ずしも必要というわけではなく、各サブフィ
ールドが、書き込み期間と維持期間だけで構成される場
合にも、本発明は適用できる。

【０２０６】また、上記実施の形態では、維持電極１２
に消去パルスを印加しているが、消去パルスを走査電極
１１に印加するようにしてもよい。

【０２０７】

【発明の効果】以上説明したように、本発明は、ＰＤＰ
を駆動する際に、書き込み期間に、複数の第１電極に走
査パルスを順次印加すると共に複数の第３電極に選択的
にデータパルスを印加することによって、複数のセルに
選択的に書き込み放電を発生させて書き込みを行ない、
当該書き込み期間後の発光期間に、書き込まれたセルを
発光させる方式で駆動する駆動方法において、書き込み
期間において、走査パルスが印加されているときに、複
数のセルの中で少なくとも選択的に書き込みを行うセル
もしくはセルの周辺に、書き込み放電よりも放電規模が
小さい書き込み補助放電を発生させることによって、走
査パルス及びデータパルスのパルス幅を短く設定して
も、書き込み不良は発生しにくく、確実に書き込みを行
うことが可能となる。

【０２０８】また、上記書き込み補助放電は、放電規模
が書き込み放電よりも小さいので、書き込み補助放電自
体では書き込み放電には到らず、また書き込み補助放電
に伴う発光量は少なくコントラストに対する影響も小さ
い。

【図面の簡単な説明】

【図１】実施の形態１−１に係るＰＤＰ表示装置の構成
を示す図である。

【図２】フィールド内時分割階調表示方式で、２５６階
調を表現する場合における１フィールドの分割方法を示
す図である。

【図３】実施の形態１−１に係るＰＤＰの駆動波形を示
す図である。

【図４】実施の形態１−１に係るＰＤＰにおける走査電
極とデータ電極の配置を示す図である。

【図５】図４に示す各走査電極及びデータ電極に印加さ
れる駆動波形の一例である。

【図６】図１におけるデータパルス発生回路８０の構成
を示す図である。

【図７】実施の形態１−２に係る補助パルスの波形の具
体例を示す図である。

【図８】実施の形態１−３に係るＰＤＰの駆動波形を示
す図である。

【図９】実施の形態１−５に係るＰＤＰの駆動波形を示
す図である。

【図１０】実施の形態２−１に係るＰＤＰの駆動波形を
示す図である。

【図１１】実施の形態２−１の駆動方法において、書き
込み期間に各電極間の発生する電位差の関係を説明する
図である。

【図１２】実施の形態２−２に係るＰＤＰの駆動波形を
示す図である。

【図１３】実施の形態２−３に係るＰＤＰの駆動波形を
示す図である。

【図１４】実施の形態３−１に係るＰＤＰ表示装置の構
成を示す図である。

【図１５】図１４に示すＰＤＰのＡ−Ａ’での構造断面
図である。

【図１６】実施の形態３−１に係るＰＤＰの駆動波形を
示す図である。

【図１７】実施の形態３−１において、書き込み期間に
パネル内部で発生する現象を示す図である。

【図１８】実施の形態３−１において、電極引き出し部
における電極の形状を示す図である。

【図１９】実施の形態３−２に係るＰＤＰ表示装置の構
成を示す図である。

【図２０】実施の形態３−２に係るＰＤＰの駆動波形を
示す図である。

【図２１】実施の形態３−３に係るＰＤＰの駆動波形を
示す図である。

【図２２】実施の形態３−３に係るＰＤＰの駆動波形を
示す図である。

【図２３】実施の形態３−４に係るＰＤＰ表示装置の構
成を示す図である。

【図２４】実施の形態３−４に係るＰＤＰの駆動波形を
示す図である。

【図２５】実施の形態３−４において、パネル内部で発
生する現象を示す図である。

【図２６】実施の形態３−４に係る変形例の駆動波形を
示す図である。

【図２７】実施の形態３−５に係るＰＤＰの駆動波形を
示す図である。

【図２８】実施の形態３−６に係るＰＤＰの電極構造を
示す図である。

【図２９】実施の形態４−１に係るＰＤＰ表示装置の構
成を示す図である。

【図３０】図２９に示すＰＤＰのＢ−Ｂ’での構造断面
図である。

【図３１】実施の形態４−１に係るＰＤＰの駆動波形を
示す図である。

【図３２】実施の形態４−１において、書き込み期間に
パネル内部で発生する現象を示す図である。

【図３３】実施の形態４−１の変形例に係るＰＤＰの構
造断面図である。

【図３４】実施の形態４−１において、電極引き出し部
における電極の形状を示す図である。

【図３５】実施の形態４−２に係るＰＤＰ表示装置の構
成を示す図である。

【図３６】実施の形態４−２に係るＰＤＰの駆動波形を
示す図である。

【図３７】実施の形態４−３に係るＰＤＰの駆動波形を
示す図である。

【図３８】実施の形態４−３に係るＰＤＰの駆動波形を
示す図である。

【図３９】実施の形態４−４に係るＰＤＰ表示装置の構
成を示す図である。

【図４０】実施の形態４−４に係るＰＤＰの駆動波形を
示す図である。

【図４１】実施の形態４−４において、パネル内部で発
生する現象を示す図である。

【図４２】実施の形態４−５に係るＰＤＰ表示装置の構
成を示す図である。

【図４３】実施の形態４−６に係るＰＤＰの電極構造を
示す図である。

【符号の説明】

１〜４ ＰＤＰ １０ 前面ガラス基板 １１ 走査電極 １２ 維持電極 １３ａ〜１３ｄ 突起 １４ 誘電体層 ２０ 背面ガラス基板 ２１ データ電極 ２３ 誘電体層 ３０ 放電空間 ３１ 補助放電電極 ３２ 遮光膜 ３３ａ〜３３ｄ 突起 ４１ 第１補助放電電極 ４２ 第２補助放電電極 ４３ 遮光膜 ４４ａ〜４４ｄ 突起 ４５ａ〜４５ｄ 突起 ５０ 走査パルス発生回路 ５５ 放電誘発パルス発生回路 ６０ 初期化・維持パルス発生回路 ６１ 維持パルス発生回路 ６２ 初期化パルス発生回路 ６３ 第２初期化パルス発生回路 ７０ 維持・消去パルス発生回路 ７１ 維持パルス発生回路 ７２ 維持書き込みパルス発生回路 ７３ 消去パルス発生回路 ８０ データパルス発生回路 ９０ パネル制御回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 11/02 Ｈ０１Ｊ 11/02 Ｚ Ｈ０４Ｎ 5/66 １０１Ｂ Ｈ０４Ｎ 5/66 １０１ Ｇ０９Ｇ 3/28 Ｅ Ｈ Ｆターム(参考） 5C040 FA01 FA04 GB03 GB13 GB16 GC02 GC11 GH06 GK01 GK03 LA18 MA17 MA20 5C058 AA11 BA02 BA26 BB12 5C080 AA05 BB05 DD03 DD08 DD09 HH02 HH04 HH05 JJ02 JJ03 JJ04 JJ06

Claims (97)

【特許請求の範囲】
1. 【請求項１】 互いに並行に配された複数対の第１電極
   及び第２電極と、これに立体交差して配置された複数の
   第３電極とを有し、電極が立体交差する複数箇所にセル
   が形成されたプラズマディスプレイパネルを、 書き込み期間に、前記複数の第１電極に走査パルスを順
   次印加すると共に複数の第３電極に選択的にデータパル
   スを印加することによって、前記複数のセルに選択的に
   書き込み放電を発生させて書き込みを行ない、当該書き
   込み期間後の維持期間に、書き込まれたセルを発光させ
   る方式で駆動する駆動方法であって、 前記書き込み期間において、 前記複数のセルの中で少なくとも選択的に書き込みを行
   うセルもしくは当該セルに隣接するセルに対して、 前記第１電極に走査パルスが印加されているときに、 前記書き込み放電よりも放電規模が小さい書き込み補助
   放電を発生させることを特徴とするプラズマディスプレ
   イパネルの駆動方法。
2. 【請求項２】 前記書き込み期間において、 前記選択的に書き込みを行うセル以外のセルに対して、
   前記第１電極に走査パルスに同期して、前記第３電極に
   前記データパルスと同極性の補助パルスを印加する補助
   パルス印加ステップを備えることを特徴とする請求項１
   記載のプラズマディスプレイパネルの駆動方法。
3. 【請求項３】 前記補助パルス印加ステップで印加され
   る補助パルスは、 前記データパルスに比べてパルス幅が短く設定されてい
   ることを特徴とする請求項２記載のプラズマディスプレ
   イパネルの駆動方法。
4. 【請求項４】 前記補助パルス印加ステップで印加され
   る補助パルスは、 前記データパルスに比べて平均電圧の絶対値が低く設定
   されていることを特徴とする請求項２記載のプラズマデ
   ィスプレイパネルの駆動方法。
5. 【請求項５】 前記補助パルス印加ステップで印加され
   る補助パルスは、 前記データパルスに比べて波高が低く設定されているこ
   とを特徴とする請求項４記載のプラズマディスプレイパ
   ネルの駆動方法。
6. 【請求項６】 前記補助パルス印加ステップで印加され
   る補助パルスの波形は、 三角波状又はパルス列状であることを特徴とする請求項
   ４記載のプラズマディスプレイパネルの駆動方法。
7. 【請求項７】 前記補助パルス印加ステップでは、 前記選択的に書き込みを行うセル以外のすべてのセルの
   中で、書き込みを行うセルの近傍に存在するセルを検出
   し、 検出されたセルに対して選択的に前記補助パルス印加す
   ることを特徴とする請求項２記載のプラズマディスプレ
   イパネルの駆動方法。
8. 【請求項８】 当該駆動方法は、１フィールド内に複数
   のサブフィールドを有する時分割階調表示方式で駆動す
   るものであって、 １フィールド内の複数のサブフィールドの中から選択さ
   れた特定の輝度重み付けを持つサブフィールドの書き込
   み期間において、前記書き込み補助放電を発生させるこ
   とを特徴とする請求項１記載のプラズマディスプレイパ
   ネルの駆動方法。
9. 【請求項９】 各フィールドごとに、当該フィールド期
   間内における発光セル数が一定の基準を満たすか否かを
   判定し、 前記判定で基準を満たすフィールドに対して選択的に前
   記書き込み補助放電を発生させることを特徴とする請求
   項１記載のプラズマディスプレイパネルの駆動方法。
10. 【請求項１０】 前記書き込み補助放電による発光量
    は、書き込みを行うセルにおいて書き込み期間中に発生
    する放電の発光量に対して、１／１０〜１／１００の範
    囲内にあることを特徴とする請求項１記載のプラズマデ
    ィスプレイパネルの駆動方法。
11. 【請求項１１】 前記書き込み期間において、 前記走査パルスが印加されている前記第１電極と、前記
    データパルスが印加されていない前記第３電極との間の
    電圧が、 前記第１電極と前記第３電極との間の放電開始電圧を越
    えるよう調整することによって、前記書き込み補助放電
    を発生させることを特徴とする請求項１記載のプラズマ
    ディスプレイパネルの駆動方法。
12. 【請求項１２】 前記書き込み期間において、 前記複数の第３電極全体に、前記データパルスと同極性
    の第１ベースパルスを印加し、 前記データパルスは、当該第１ベースパルスに重畳させ
    て第３電極に印加することを特徴とする請求項１１記載
    のプラズマディスプレイパネルの駆動方法。
13. 【請求項１３】 前記書き込み期間において、 前記複数の第１電極全体に、前記走査パルスと同極性の
    第２ベースパルスを印加し、 前記走査パルスは、当該第２ベースパルスに重畳させて
    第１電極に順次印加することを特徴とする請求項１１記
    載のプラズマディスプレイパネルの駆動方法。
14. 【請求項１４】 前記書き込み期間において、 前記第１電極に印加される走査パルスの波高は、 当該走査パルスが印加されている前記第１電極と、前記
    データパルスが印加されていない前記第３電極との間の
    電圧が、前記第１電極と前記第３電極との間の放電開始
    電圧を越えるよう設定されていることを特徴とする請求
    項１１記載のプラズマディスプレイパネルの駆動方法。
15. 【請求項１５】 前記書き込み期間中に、 前記第２電極の電圧を、 書き込み放電が発生したセルにおいては、前記第１電極
    と前記第２電極との間で当該書き込み放電に誘発されて
    書き込み維持放電が発生し、且つ、書き込み補助放電が
    発生したセルにおいては、前記第１電極と前記第２電極
    との間で書き込み維持放電が発生しないような範囲内に
    維持することを特徴とする請求項１１，１２，１３，１
    ４記載のプラズマディスプレイパネルの駆動方法。
16. 【請求項１６】 前記プラズマディスプレイパネルに
    は、前記各第１電極に隣接して補助放電電極が配設さ
    れ、 前記書き込み期間において、 前記走査パルスが印加されている第１の電極と当該第１
    の電極に隣接する補助放電電極との間で、前記書き込み
    補助放電を発生させることを特徴とする請求項１記載の
    プラズマディスプレイパネルの駆動方法。
17. 【請求項１７】 前記書き込み期間において、 前記第１電極に走査パルスが印加されているときに、当
    該第１電極とこれに隣接する補助放電電極との間の電圧
    が放電開始電圧を超えるよう、当該補助放電電極に印加
    する電圧を調整することを特徴とする請求項１６記載の
    プラズマディスプレイパネルの駆動方法。
18. 【請求項１８】 前記維持期間において、第１電極と補
    助放電電極に同一波形の維持パルスを印加することを特
    徴とする請求項１６記載のプラズマディスプレイパネル
    の駆動方法。
19. 【請求項１９】 前記書き込み期間に先立つ初期化期間
    において、 前記第１電極と補助放電電極に同一波形の初期化パルス
    を印加することを特徴とする請求項１６記載のプラズマ
    ディスプレイパネルの駆動方法。
20. 【請求項２０】 前記書き込み期間に先立つ初期化期間
    おいて、 前記補助放電電極の電位を、第１電極の電位より低くす
    ることを特徴とする請求項１６記載のプラズマディスプ
    レイパネルの駆動方法。
21. 【請求項２１】 前記初期化期間において、 前記第１電極には正極性の初期化パルスを印加し、 前記補助放電電極をグラウンド電位に維持することを特
    徴とする請求項２０記載のプラズマディスプレイパネル
    の駆動方法。
22. 【請求項２２】 前記初期化期間において、 前記第１電極には正極性の初期化パルスを印加し、 前記補助放電電極には負極性のパルスを印加することを
    特徴とする請求項２０記載のプラズマディスプレイパネ
    ルの駆動方法。
23. 【請求項２３】 前記維持期間において、 前記補助放電電極をハイインピーダンス状態に維持する
    ことを特徴とする請求項１６記載のプラズマディスプレ
    イパネルの駆動方法。
24. 【請求項２４】 前記維持期間において、 前記補助放電電極の電位を前記第１電極及び第２電極の
    電位が変動する範囲内に維持することを特徴とする請求
    項１６記載のプラズマディスプレイパネルの駆動方法。
25. 【請求項２５】 前記書き込み期間において、 前記第３電極にデータパルスを印加開始するタイミング
    と同時もしくは当該タイミング以前に、前記書き込み補
    助放電を発生させることを特徴とする請求項１６記載の
    プラズマディスプレイパネルの駆動方法。
26. 【請求項２６】 書き込み期間において、 前記第１電極に走査パルスを印加するタイミングより５
    ００ｎｓ以下の時間遅れて、前記第３電極にデータパル
    スを印加することを特徴とする請求項２５記載のプラズ
    マディスプレイパネルの駆動方法。
27. 【請求項２７】 前記プラズマディスプレイパネルに
    は、前記各第１電極に隣接して第１補助放電電極と当該
    第１補助放電電極に隣接して第２補助放電電極が配設さ
    れ、 前記書き込み期間において、 前記第１補助放電電極と第２補助放電電極との間で、 前記書き込み補助放電を発生させることを特徴とする請
    求項１記載のプラズマディスプレイパネルの駆動方法。
28. 【請求項２８】 前記書き込み期間において、 前記第１電極に走査パルスが印加されているときに、当
    該第１電極に隣接する第１補助放電電極とこれに隣接す
    る第２補助放電電極との間の電圧が、当該第１補助放電
    電極及び第２補助放電電極との間の放電開始電圧を超え
    るよう調整することを特徴とする請求項２７記載のプラ
    ズマディスプレイパネルの駆動方法。
29. 【請求項２９】 前記各第１電極と、当該第１電極に隣
    接する第１補助放電電極とに、同一の電圧波形を印加す
    ることを特徴とする請求項２８記載のプラズマディスプ
    レイパネルの駆動方法。
30. 【請求項３０】 前記維持期間において、第１電極と第
    １補助放電電極と第２補助放電電極とに同一波形の維持
    パルスを印加することを特徴とする請求項２７記載のプ
    ラズマディスプレイパネルの駆動方法。
31. 【請求項３１】 前記書き込み期間に先立つ初期化期間
    において、 前記第２補助放電電極の電位を、第１補助放電電極の電
    位より低く調整することを特徴とする請求項２７記載の
    プラズマディスプレイパネルの駆動方法。
32. 【請求項３２】 前記初期化期間において、 第１補助放電電極には正極性の初期化パルスを印加し、 前記第２補助放電電極をグラウンド電位に維持すること
    を特徴とする請求項３１記載のプラズマディスプレイパ
    ネルの駆動方法。
33. 【請求項３３】 前記初期化期間において、 第１補助放電電極には正極性の初期化パルスを印加し、 前記第２補助放電電極に負極性のパルスを印加すること
    を特徴とする請求項３１記載のプラズマディスプレイパ
    ネルの駆動方法。
34. 【請求項３４】 前記維持期間において、 前記第２補助放電電極をハイインピーダンス状態に維持
    することを特徴とする請求項２７記載のプラズマディス
    プレイパネルの駆動方法。
35. 【請求項３５】 前記維持期間において、 前記第２補助放電電極の電位を、 前記第１電極及び第２電極が変動する電位範囲内に維持
    することを特徴とする請求項２７記載のプラズマディス
    プレイパネルの駆動方法。
36. 【請求項３６】 前記書き込み期間において、 前記第３電極にデータパルスを印加開始するタイミング
    と同時もしくは当該タイミング以前に、前記書き込み補
    助放電を発生させることを特徴とする請求項２７記載の
    プラズマディスプレイパネルの駆動方法。
37. 【請求項３７】 書き込み期間において、 前記第１電極に走査パルスを印加するタイミングより５
    ００ｎｓ以下の時間遅れて、前記第３電極にデータパル
    スを印加することを特徴とする請求項３６記載のプラズ
    マディスプレイパネルの駆動方法。
38. 【請求項３８】 書き込み期間において、 次に走査パルスが印加される第１電極に隣接する第１補
    助放電電極と第２補助放電電極との間で、前記書き込み
    補助放電を発生させることを特徴とする請求項２７記載
    のプラズマディスプレイパネルの駆動方法。
39. 【請求項３９】 書き込み期間において、走査パルスが
    印加されている第１電極と、次に走査パルスが印加され
    る第１電極に隣接する第１補助放電電極とには、同一の
    電圧波形を印加することを特徴とする請求項３８記載の
    プラズマディスプレイパネルの駆動方法。
40. 【請求項４０】 互いに並行に配された複数対の第１電
    極及び第２電極と、これに立体交差して配置された複数
    の第３電極とを有し、電極が立体交差する複数箇所にセ
    ルが形成されたプラズマディスプレイパネルと、 書き込み期間に、前記第１電極に走査パルスを順次印加
    すると共に第３電極に選択的にデータパルスを印加する
    ことによって、前記複数のセルに、選択的に書き込み放
    電を発生させて書き込みを行ない、当該書き込み期間後
    の維持期間に、書き込まれたセルを発光させる方式で前
    記プラズマディスプレイパネル駆動する駆動回路とを備
    えるプラズマディスプレイ装置であって、 前記駆動回路は、 前記書き込み期間において、 前記複数のセルの中で少なくとも選択的に書き込みを行
    うセルもしくは当該セルに隣接するセルに対して、 前記第１電極に走査パルスが印加されているときに、 前記書き込み放電よりも放電規模が小さい書き込み補助
    放電を発生させることを特徴とするプラズマディスプレ
    イ装置。
41. 【請求項４１】 前記駆動回路は、 前記書き込み期間において、 前記選択的に書き込みを行うセル以外のセルに対して、
    前記第１電極に走査パルスを印加するのと同期して、前
    記第３電極に前記データパルスと同極性の補助パルスを
    印加する補助パルス印加手段を備えることを特徴とする
    請求項４０記載のプラズマディスプレイ装置。
42. 【請求項４２】 前記補助パルス印加手段が印加する補
    助パルスは、 前記データパルスに比べてパルス幅が短く設定されてい
    ることを特徴とする請求項４１記載のプラズマディスプ
    レイ装置。
43. 【請求項４３】 前記補助パルス印加手段が印加する補
    助パルスは、 前記データパルスに比べて平均電圧の絶対値が低く設定
    されていることを特徴とする請求項４１記載のプラズマ
    ディスプレイ装置。
44. 【請求項４４】 前記補助パルス印加手段が印加する補
    助パルスは、 前記データパルスに比べて波高が低く設定されているこ
    とを特徴とする請求項４３記載のプラズマディスプレイ
    装置。
45. 【請求項４５】 前記補助パルス印加手段が印加する補
    助パルスの波形は、三角波状又はパルス列状であること
    を特徴とする請求項４３記載のプラズマディスプレイ装
    置。
46. 【請求項４６】 前記補助パルス印加手段は、 前記選択的に書き込みを行うセル以外のすべてのセルの
    中で、書き込みを行うセルの近傍に存在するセルを検出
    し、 検出されたセルに対して選択的に前記補助パルス印加す
    ることを特徴とする請求項４１記載のプラズマディスプ
    レイ装置。
47. 【請求項４７】 前記駆動回路は、 １フィールド内に複数のサブフィールドを有する時分割
    階調表示方式で駆動するものであって、 １フィールド内の複数のサブフィールドの中から選択さ
    れた特定の輝度重み付けを持つサブフィールドの書き込
    み期間において、前記書き込み補助放電を発生させるこ
    とを特徴とする請求項４０記載のプラズマディスプレイ
    装置。
48. 【請求項４８】 前記駆動回路は、 各フィールドごとに、当該フィールド期間内における発
    光セル数が一定の基準を満たすか否かを判定する判定手
    段と、 前記判定手段で基準を満たすフィールドに対して選択的
    に前記書き込み補助放電を発生させる補助放電手段とを
    備えることを特徴とする請求項４０記載のプラズマディ
    スプレイ装置。
49. 【請求項４９】 前記書き込み補助放電による発光量
    が、書き込みを行うセルにおいて書き込み期間中に発生
    する放電の発光量に対して、１／１０〜１／１００の範
    囲内となるよう設定されていることを特徴とする請求項
    ４０記載のプラズマディスプレイ装置。
50. 【請求項５０】 前記駆動回路は、 前記書き込み期間において、 前記走査パルスが印加されている前記第１電極と、前記
    データパルスが印加されていない前記第３電極との間の
    電圧が、 前記第１電極と前記第３電極との間の放電開始電圧を越
    えるよう調整することによって、前記書き込み補助放電
    を発生させることを特徴とする請求項４０記載のプラズ
    マディスプレイ装置。
51. 【請求項５１】 前記駆動回路は、 前記書き込み期間において、 前記複数の第３電極全体に、前記データパルスと同極性
    の第１ベースパルスを印加する第１ベースパルス印加手
    段と、 前記第３電極に印加されるデータパルスを、当該第１ベ
    ースパルスに重畳させる第１パルス重畳手段とを備える
    ことを特徴とする請求項５０記載のプラズマディスプレ
    イ装置。
52. 【請求項５２】 前記駆動回路は、 前記書き込み期間において、 前記複数の第１電極全体に、前記走査パルスと同極性の
    第２ベースパルスを印加する第２ベースパルス印加手段
    と、 前記第１電極に順次印加する走査パルスを、当該第２ベ
    ースパルスに重畳させる第２パルス重畳手段とを備える
    ことを特徴とする請求項５０記載のプラズマディスプレ
    イ装置。
53. 【請求項５３】 前記駆動回路が、前記第１電極に印加
    する走査パルスの波高は、 当該走査パルスが印加されている前記第１電極と、前記
    データパルスが印加されていない前記第３電極との間の
    電圧が、 前記第１電極と前記第３電極との間の放電開始電圧を越
    えるよう設定されていることを特徴とする請求項５０記
    載のプラズマディスプレイ装置。
54. 【請求項５４】 前記駆動回路は、 前記書き込み期間中における前記第２電極の電圧を、 書き込み放電が発生したセルにおいては、前記第１電極
    と前記第２電極との間で当該書き込み放電に誘発されて
    書き込み維持放電が発生し、且つ、書き込み補助放電が
    発生したセルにおいては、前記第１電極と前記第２電極
    との間で書き込み維持放電が発生しないような範囲内に
    維持する電圧調整手段を備えることを特徴とする請求項
    ５０，５１，５２，５３記載のプラズマディスプレイ装
    置。
55. 【請求項５５】 前記プラズマディスプレイパネルに
    は、前記各第１電極に隣接して補助放電電極が配設さ
    れ、 前記駆動回路は、 前記書き込み期間において、 前記走査パルスが印加されている第１の電極と当該第１
    の電極に隣接する補助放電電極との間で前記書き込み補
    助放電を発生させる補助放電発生手段を備えることを特
    徴とする請求項４０記載のプラズマディスプレイ装置。
56. 【請求項５６】 前記補助放電発生手段は、 前記第１電極に走査パルスが印加されているときに、当
    該第１電極とこれに隣接する補助放電電極との間の電圧
    が放電開始電圧を超えるよう、当該補助放電電極に印加
    する電圧を調整することを特徴とする請求項５５記載の
    プラズマディスプレイ装置。
57. 【請求項５７】 前記駆動回路は、 前記書き込み期間において、 前記第３電極にデータパルスを印加開始するタイミング
    と同時もしくは当該タイミング以前に、前記書き込み補
    助放電を発生させることを特徴とする請求項５５記載の
    プラズマディスプレイ装置。
58. 【請求項５８】 前記駆動回路は、 書き込み期間において、 前記第１電極に走査パルスを印加するタイミングより５
    ００ｎｓ以下の時間遅れて、前記第３電極にデータパル
    スを印加することを特徴とする請求項５７記載のプラズ
    マディスプレイ装置。
59. 【請求項５９】 前記駆動回路は、 前記維持期間に前記第１電極に印加する維持パルスを発
    生する維持パルス発生回路と、 前記維持パルス発生回路の出力電圧を基準電位として動
    作し、前記書き込み期間に先立つ初期化期間において前
    記第１電極に初期化パルスを印加する初期化パルス発生
    回路と、 前記初期化パルス発生回路の出力電圧を基準電位として
    動作し、第１電極に順次走査パルスを印加する走査パル
    ス発生回路と、 前記初期化パルス発生回路または前記維持パルス発生回
    路の出力電圧を基準電位として動作し、第１電極と補助
    放電電極との間で補助放電を発生させる放電誘発パルス
    を、前記補助放電電極に印加する放電誘発パルス出力回
    路とを備えることを特徴とする請求項５５記載のプラズ
    マディスプレイ装置。
60. 【請求項６０】 前記駆動回路は、 前記維持期間に前記第１電極に印加する維持パルスを発
    生する維持パルス発生回路と、 前記維持パルス発生回路の出力電圧を基準電位として動
    作し、前記書き込み期間に先立つ初期化期間において前
    記第１電極に初期化パルスを印加する初期化パルス発生
    回路と、 前記初期化パルス発生回路の出力電圧を基準電位として
    動作し、第１電極に順次走査パルスを印加する走査パル
    ス発生回路と、 前記維持パルス発生回路の出力を基準電位として動作
    し、前記補助放電電極に、前記第１電極に印加する初期
    化パルスより電圧の低い第２初期化パルスを印加する第
    ２初期化パルス発生回路と、 前記第２初期化パルス発生回路の出力を基準電位として
    動作し、 第１電極と補助放電電極との間で補助放電を発生させる
    放電誘発パルスを前記補助放電電極に印加する放電誘発
    パルス出力回路とを備えることを特徴とする請求項５５
    記載のプラズマディスプレイ装置。
61. 【請求項６１】 前記放電誘発パルス出力回路は、 前記維持期間において、 前記補助放電電極をハイインピーダンス状態に維持でき
    るよう構成されていることを特徴とする請求項５９，６
    ０記載のプラズマディスプレイ装置。
62. 【請求項６２】 前記放電誘発パルス出力回路は、 前記維持期間において、 前記補助放電電極の電位を、前記第１電極及び第２電極
    の電位が変動する範囲内に維持できるよう構成されてい
    ることを特徴とする請求項５９，６０記載のプラズマデ
    ィスプレイ装置。
63. 【請求項６３】 前記駆動回路は、 前記維持期間に前記第１電極に印加する維持パルスを発
    生する維持パルス発生回路と、 前記維持パルス発生回路の出力電圧を基準電位として動
    作し、前記書き込み期間に先立つ初期化期間において前
    記第１電極に初期化パルスを印加する初期化パルス発生
    回路と、 前記初期化パルス発生回路の出力電圧を基準電位として
    動作し、第１電極に順次走査パルスを印加する走査パル
    ス発生回路と、 前記維持パルス発生回路の出力電圧を基準電位として動
    作し、第１電極と補助放電電極との間で補助放電を発生
    させる放電誘発パルスを前記補助放電電極に印加する放
    電誘発パルス出力回路と、 前記放電誘発パルス出力回路の出力を基準電位として動
    作し、前記補助放電電極に、前記第１電極に印加する初
    期化パルスより電圧の低い第２初期化パルスを印加する
    第２初期化パルス発生回路とを備えることを特徴とする
    請求項５５記載のプラズマディスプレイ装置。
64. 【請求項６４】 前記第２初期化パルス発生回路は、 前記維持期間において、 前記補助放電電極をハイインピーダンス状態に維持でき
    るよう構成されていることを特徴とする請求項６３記載
    のプラズマディスプレイ装置。
65. 【請求項６５】 前記第２初期化パルス発生回路は、 前記維持期間において、 前記補助放電電極の電位を、前記第１電極及び第２電極
    の電位が変動する範囲内に維持できるよう構成されてい
    ることを特徴とする請求項６３記載のプラズマディスプ
    レイ装置。
66. 【請求項６６】 前記プラズマディスプレイパネルに
    は、前記各第１電極に隣接して第１補助放電電極と当該
    第１補助放電電極に隣接して第２補助放電電極が配設さ
    れ、 前記駆動回路は、 前記書き込み期間において、 前記第１補助放電電極と第２補助放電電極との間で、 前記書き込み補助放電を発生させる補助放電発生手段を
    備えることを特徴とする請求項４０記載のプラズマディ
    スプレイ装置。
67. 【請求項６７】 前記補助放電発生手段は、 前記第１電極に走査パルスが印加されているときに、当
    該第１電極に隣接する第１補助放電電極とこれに隣接す
    る第２補助放電電極との間の電圧が放電開始電圧を超え
    るよう、当該第１補助放電電極及び第２補助放電電極と
    の間の電圧を調整することを特徴とする請求項６６記載
    のプラズマディスプレイ装置。
68. 【請求項６８】 前記プラズマディスプレイパネルにお
    いて、 各第１電極と当該第１電極に隣接する第１補助放電電極
    とが互いに接続されていることを特徴とする請求項６７
    記載のプラズマディスプレイ装置。
69. 【請求項６９】 前記駆動回路は、 前記書き込み期間において、 前記第３電極にデータパルスを印加開始するタイミング
    と同時もしくは当該タイミング以前に、前記書き込み補
    助放電を発生させることを特徴とする請求項６６記載の
    プラズマディスプレイ装置。
70. 【請求項７０】 前記駆動回路は、 書き込み期間において、 前記第１電極に走査パルスを印加するタイミングより５
    ００ｎｓ以下の時間遅れて前記第３電極にデータパルス
    を印加することを特徴とする請求項６６記載のプラズマ
    ディスプレイ装置。
71. 【請求項７１】 前記駆動回路は、 書き込み期間において、 次に走査パルスが印加される第１電極に隣接する第１補
    助放電電極と第２補助放電電極との間で、前記書き込み
    補助放電を発生させることを特徴とする請求項６６記載
    のプラズマディスプレイ装置。
72. 【請求項７２】 前記プラズマディスプレイパネルにお
    いて、 各第１電極と当該第１電極の次に走査パルスが印加され
    る第１電極に隣接する第１補助放電電極とが互いに接続
    されていることを特徴とする請求項７１記載のプラズマ
    ディスプレイ装置。
73. 【請求項７３】 前記駆動回路は、 前記維持期間に前記第１電極に印加する維持パルスを発
    生する維持パルス発生回路と、 前記維持パルス発生回路の出力電圧を基準電位として動
    作し、前記書き込み期間に先立つ初期化期間において前
    記第１電極及び第１補助放電電極に初期化パルスを印加
    する初期化パルス発生回路と、 前記初期化パルス発生回路の出力電圧を基準電位として
    動作し、第１電極に順次走査パルスを印加する走査パル
    ス発生回路と、 前記初期化パルス発生回路または前記維持パルス発生回
    路の出力電圧を基準電位として動作し、第１補助放電電
    極と第２補助放電電極との間で補助放電を発生させる放
    電誘発パルスを第２補助放電電極印加する放電誘発パル
    ス出力回路とを備えることを特徴とする請求項６６記載
    のプラズマディスプレイ装置。
74. 【請求項７４】 前記駆動回路は、 前記維持期間に前記第１電極に印加する維持パルスを発
    生する維持パルス発生回路と、 前記維持パルス発生回路の出力電圧を基準電位として動
    作し、前記書き込み期間に先立つ初期化期間において前
    記第１電極及び第１補助放電電極に初期化パルスを印加
    する初期化パルス発生回路と、 前記初期化パルス発生回路の出力電圧を基準電位として
    動作し、第１電極に順次走査パルスを印加する走査パル
    ス発生回路と、 前記維持パルス発生回路の出力を基準電位として動作
    し、前記第２補助放電電極に、前記初期化パルスより電
    圧の低い第２初期化パルスを印加する第２初期化パルス
    発生回路と、 前記第２初期化パルス発生回路の出力を基準電位として
    動作し、第１補助放電電極と第２補助放電電極との間で
    補助放電を発生させる放電誘発パルスを第２補助放電電
    極に印加する放電誘発パルス出力回路とを備えることを
    特徴とする請求項６６記載のプラズマディスプレイ装
    置。
75. 【請求項７５】 前記放電誘発パルス出力回路は、 前記維持期間において、 前記第２補助放電電極をハイインピーダンス状態に維持
    できるよう構成されていることを特徴とする請求項７
    ３，７４記載のプラズマディスプレイ装置。
76. 【請求項７６】 前記放電誘発パルス出力回路は、 前記維持期間において、 前記第２補助放電電極の電位を、前記第１電極及び第２
    電極の電位が変動する範囲内に維持できるよう構成され
    ていることを特徴とする請求項７３，７４記載のプラズ
    マディスプレイ装置。
77. 【請求項７７】 前記駆動回路は、 前記維持期間に前記第１電極に印加する維持パルスを発
    生する維持パルス発生回路と、前記維持パルス発生回路
    の出力電圧を基準電位として動作し、前記書き込み期 間に先立つ初期化期間において前記第１電極及び第１補
    助放電電極に初期化パルスを印加する初期化パルス発生
    回路と、 前記初期化パルス発生回路の出力電圧を基準電位として
    動作し、第１電極に順次走査パルスを印加する走査パル
    ス発生回路と、 前記維持パルス発生回路の出力電圧を基準電位として動
    作し、第１補助放電電極と第２補助放電電極との間で補
    助放電を発生させる放電誘発パルスを前記第２補助放電
    電極に印加する放電誘発パルス出力回路と、 前記放電誘発パルス出力回路の出力を基準電位として動
    作し、前記第２補助放電電極に、前記初期化パルスより
    電圧の低い第２初期化パルスを印加する第２初期化パル
    ス発生回路とを備えることを特徴とする請求項６６記載
    のプラズマディスプレイ装置。
78. 【請求項７８】 前記第２初期化パルス発生回路は、 前記維持期間において、 前記第２補助放電電極をハイインピーダンス状態に維持
    できるよう構成されていることを特徴とする請求項７７
    記載のプラズマディスプレイ装置。
79. 【請求項７９】 前記第２初期化パルス発生回路は、 前記維持期間において、 前記第２補助放電電極の電位を、前記第１電極及び第２
    電極の電位が変動する範囲内に維持できるよう構成され
    ていることを特徴とする請求項７７記載のプラズマディ
    スプレイ装置。
80. 【請求項８０】 互いに並行に配された複数対の第１電
    極及び第２電極と、これに立体交差して配置された複数
    の第３電極とを有し、電極が立体交差する複数箇所にセ
    ルが形成され、 書き込み期間に、前記第１電極に走査パルスを順次印加
    すると共に第３電極に選択的にデータパルスを印加する
    ことによって、前記複数のセルに、選択的に書き込み放
    電を発生させて書き込みを行ない、当該書き込み期間後
    の発光期間に、書き込まれたセルを発光させる方式で駆
    動されるプラズマディスプレイパネルにおいて、 前記第１電極に走査パルスが印加されているときに、 前記書き込み放電よりも放電規模が小さい書き込み補助
    放電を当該走査電極との間で発生させる補助放電電極
    が、前記各第１電極に隣接して配設されていることを特
    徴とするプラズマディスプレイパネル。
81. 【請求項８１】 前記第１電極と当該第１電極に隣接す
    る補助放電電極との間隙は、 前記第１電極と当該補助放電電極との間に、前記走査パ
    ルスの振幅の１／２以上に相当する電圧が印加されると
    きに放電が発生する距離に設定されていることを特徴と
    する請求項８０記載のプラズマディスプレイパネル。
82. 【請求項８２】 前記第１電極と当該第１電極に隣接す
    る補助放電電極との間隙は、 前記第１電極と当該第１電極に隣接する補助放電電極と
    の間に、前記走査パルスの振幅に相当する電圧が印加さ
    れるときに、 前記第１電極と当該補助放電電極との間の放電開始電圧
    を超えるような距離に設定されていることを特徴とする
    請求項８０記載のプラズマディスプレイパネル。
83. 【請求項８３】 前記第１電極と当該第１電極に隣接す
    る補助放電電極との間隙は、 １０μｍ以上，５０μｍ以下であることを特徴とする請
    求項８０記載のプラズマディスプレイパネル。
84. 【請求項８４】 前記第１電極と当該第１電極に隣接す
    る補助放電電極との間隙は、 前記第１電極と当該第１電極に隣接する第２電極との間
    の間隙より小さいことを特徴とする請求項８０記載のプ
    ラズマディスプレイパネル。
85. 【請求項８５】 前記第１電極と当該第１電極に隣接す
    る補助放電電極との電極引き出し部における間隙は、 前記第１電極と当該補助放電電極との間に、前記走査パ
    ルスの振幅に相当する電圧が印加されるときに前記電極
    引き出し部において放電が発生しない距離に設定されて
    いることを特徴とする請求項８０記載のプラズマディス
    プレイパネル。
86. 【請求項８６】 前記第１電極と当該第１電極に隣接す
    る補助放電電極との電極引き出し部における間隙は、 １０μｍ以上、３００μｍ以下であることを特徴とする
    請求項８５記載のプラズマディスプレイパネル。
87. 【請求項８７】 前記補助放電電極の近傍には、 補助放電に伴って発生する光がパネル表面に至るのを遮
    る遮光膜が形成されていることを特徴とする請求項８０
    記載のプラズマディスプレイパネル。
88. 【請求項８８】 各セルごとに、 前記補助放電電極及び前記走査電極の一方から他方に突
    出する突起が形成されていることを特徴とする請求項８
    ０記載のプラズマディスプレイパネル。
89. 【請求項８９】 互いに並行に配された複数対の第１電
    極及び第２電極と、これに立体交差して配置された複数
    の第３電極とを有し、電極が立体交差する複数箇所にセ
    ルが形成され、書き込み期間に、前記第１電極に走査パ
    ルスを順次印加すると共に第３電極に選択的にデータパ
    ルスを印加することによって、前記複数のセルに、選択
    的に書き込み放電を発生させて書き込みを行ない、当該
    書き込み期間後の発光期間に、書き込まれたセルを発光
    させる方式で駆動されるプラズマディスプレイパネルに
    おいて、 前記第１電極に走査パルスが印加されているときに、 前記書き込み放電よりも放電規模が小さい書き込み補助
    放電を発生させる第１補助放電電極及び第２補助電極
    が、 前記各第１電極に隣接して配設されていることを特徴と
    するプラズマディスプレイパネル。
90. 【請求項９０】 前記各第１補助電極は、これに隣接す
    る第１電極と接続されていることを特徴とする請求項８
    ９記載のプラズマディスプレイパネル。
91. 【請求項９１】 前記各第１電極は、当該第１電極の次
    に走査パルスが印加される第１電極に隣接する第１補助
    放電電極と接続されていることを特徴とする請求項８９
    記載のプラズマディスプレイパネル。
92. 【請求項９２】 前記第１補助放電電極と当該第１補助
    放電電極に隣接する第２補助放電電極との間隙は、 前記第１補助放電電極と第２補助放電電極との間に、 前記走査パルスの振幅の１／２以上に相当する電圧が印
    加されるときに放電が発生する距離に設定されているこ
    とを特徴とする請求項８９記載のプラズマディスプレイ
    パネル。
93. 【請求項９３】 前記第１電極と当該第１電極に隣接す
    る補助放電電極との間隙は、 １０μｍ以上，５０μｍ以下であることを特徴とする請
    求項８９記載のプラズマディスプレイパネル。
94. 【請求項９４】 前記第１補助放電電極と当該第１補助
    放電電極に隣接する第２補助放電電極との電極引き出し
    部における間隙は、 前記第１補助放電電極と第２補助放電電極との間に、前
    記走査パルスの振幅に相当する電圧が印加されるときに
    前記電極引き出し部において放電が発生しない距離に設
    定されていることを特徴とする請求項８９記載のプラズ
    マディスプレイパネル。
95. 【請求項９５】 前記第１補助放電電極と当該第１補助
    放電電極に隣接する第２補助放電電極との電極引き出し
    部における間隙は、 １０μｍ以上，３００μｍ以下であることを特徴とする
    請求項９４記載のプラズマディスプレイパネル。
96. 【請求項９６】 前記第１補助放電電極及び第２補助放
    電電極の近傍には、 補助放電に伴って発生する光がパネル表面に至るのを遮
    る遮光膜が形成されていることを特徴とする請求項８９
    記載のプラズマディスプレイパネル。
97. 【請求項９７】 各セルごとに、 前記第１補助放電電極及び第２補助放電電極の一方から
    他方に突出する突起が形成されていることを特徴とする
    請求項８９記載のプラズマディスプレイパネル。