JP2002290030A

JP2002290030A - 配線基板

Info

Publication number: JP2002290030A
Application number: JP2001086015A
Authority: JP
Inventors: Sumio Ota; 純雄太田; Mitsuru Tamaoki; 充玉置; Yukihiro Kimura; 幸広木村
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2001-03-23
Filing date: 2001-03-23
Publication date: 2002-10-04
Also published as: US20020145197A1; US7102085B2; CN1256006C; TW595296B; CN1377216A

Abstract

(57)【要約】【課題】コア基板の表面(片面)にのみビルドアップ層を
積層する配線基板であって、表面側に実装する半導体素
子と裏面側に実装または内蔵する電子部品との距離を短
くし、両者間の導通経路の電気的特性を高めると共に、
全体の強度を高め、たわみや反りが生じにくい配線基板
を提供する。【解決手段】表面３および裏面４を有する比較的薄肉の
第１のコア基板２と、第１のコア基板２の裏面４側に積
層され且つ第１のコア基板２と共に凹部９を形成する貫
通孔９を有する比較的厚肉の第２のコア基板６と、第１
のコア基板２の表面３上方に形成され且つ配線層１６，
２５および絶縁層２３，２６を含むビルドアップ層ＢＵ
と、を含む、配線基板１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コア基板の片面に
ビルドアップ層を積層した配線基板に関する。

【０００２】

【従来の技術】図７は、コア基板４１の表・裏面４２，
４３の上／下にビルドアップ層ＢＵ１，ＢＵ２を積層し
た配線基板４０における主要部の断面を示す。コア基板
４１は、０．２〜０．４ｍｍと薄肉のガラス−エポキシ
樹脂からなり、その表面４２と裏面４３との間を貫通す
る複数のスルーホール４４には、スルーホール導体４５
および充填樹脂４６が個別に形成されている。図７に示
すように、コア基板４１の表面４２には、所定パターン
の配線層４８が形成され、且つ各スルーホール導体４５
の上端と個別に接続されている。かかる表面４２および
配線層４８の上には、エポキシ系樹脂の絶縁層５０が形
成され、且つ配線層４８上の所定の位置にフィルドビア
導体５２が形成されている。

【０００３】図７に示すように、絶縁層５０の上には、
前記と同様な絶縁層５６および前記ビア導体５２の上端
と接続する配線層５４が形成されている。かかる配線層
５４上の所定の位置に、フィルドビア導体５８が形成さ
れると共に、絶縁層５６の上には、ソルダーレジスト層
(絶縁層)６０およびビア導体５８の上端と接続する配線
層６２が形成されている。以上の配線層４８，５４，６
２および絶縁層５０，５６，６０は、ビルドアップ層Ｂ
Ｕ１を形成する。図７に示すように、配線層６２上の所
定の位置には、ソルダーレジスト層６０の表面である第
１主面６４よりも高く突出する複数のハンダバンプ６６
が個別に形成され、各バンプ６６は第１主面６４上に実
装されるＩＣチップ(半導体素子)６８の底面における接
続端子７０と個別に接続される。

【０００４】尚、ＩＣチップ６８の周囲には、これを囲
むように平面視がほぼ矩形枠形である銅製の補強材(ス
ティフナ)７２が、図示しない接着剤により第１主面６
４上に接着されている。図７に示すように、コア基板４
１の裏面４３の下には、スルーホール導体４５の下端と
接続する配線層４７が形成されている。かかる配線層４
７の下方には、前記同様の絶縁層４９，５５、ソルダー
レジスト層(絶縁層)６３、配線層５３，５９、およびフ
ィルドビア導体５１，５７からなるビルドアップ層ＢＵ
２が形成されている。配線層５９の所定の位置には、第
２主面６５の下方に突出する複数のハンダバンプ６７が
個別に形成され、各バンプ６７は第２主面６５の下側に
実装するチップコンデンサ(電子部品)６９の接続端子７
１と個別に接続される。

【０００５】

【発明が解決すべき課題】しかしながら、以上のような
コア基板４１の両面にビルドアップ層ＢＵ１，ＢＵ２を
有する配線基板４０では、ＩＣチップ６８は、配線層６
２，５４，４８、スルーホール導体４５、および配線層
４７，５３，５９などを介して、チップコンデンサ６９
と導通する。このため、導通経路が長くなり、ループイ
ンダクタンスが増えるなど電気的特性が不安定になる、
という問題がある。そこで、ＩＣチップ６８とチップコ
ンデンサ６９との距離を短くすべく、コア基板４１を
０．４ｍｍ以下の薄肉にすると共に、その表面４２側に
のみビルドアップ層ＢＵ１を形成することも可能であ
る。しかし、このようにした場合、配線基板４０全体の
強度が低下し、たわみや反りが発生する。かかるたわみ
や反りを防ぐため、第１主面６１上に金属製の補強材６
６を配置することが必要となる。これにより、コスト高
を招くまた、という問題もある。

【０００６】本発明は、上述した従来の技術の問題点を
解決し、コア基板の片面(表面)にのみ複数の配線層およ
び複数の絶縁層を含むビルドアップ層を積層する配線基
板であって、配線基板の表面側に実装する半導体素子
(ＩＣチップ)と裏面側に実装または内蔵する電子部品
(チップコンデンサなど)との距離を短くし、両者間の導
通経路の電気的特性を高める、ことを課題とする。更
に、配線基板全体の強度を高め、たわみや反りが生じに
くい配線基板を提供する、ことも課題とする。

【０００７】

【課題を解決するための手段】本発明は、上記課題を解
決するため、２つのコア基板を併用することに着想して
成されたものである。即ち、本発明の配線基板は、表面
および裏面を有する第１のコア基板と、この第１のコア
基板の裏面側に積層され且つかかる第１のコア基板と共
に凹部を形成する貫通孔を有する第２のコア基板と、上
記第１のコア基板の表面上方に形成され且つ複数の配線
層および複数の絶縁層を含むビルドアップ層と、を含
む、ことを特徴とする。

【０００８】これによれば、第１および第２のコア基板
を積層して用いることにより、従来のような高価な補強
材およびこれを接着する工程が不要となるため、配線基
板を安価に製造することが可能となる。また、２つのコ
ア基板により形成される凹部内に電子部品が実装または
内臓可能となるため、かかる電子部品とビルドアップ層
の表面に実装されるＩＣチップなどの半導体素子との導
通経路を短くし得る。これにより、ループインダクタン
スが低減するなど内部の電気的特性を安定させることが
可能となる。更に、ＩＣチップと接続するＩＣ接続端子
は、第１のコア基板を貫通するスルーホール導体の他、
第１および第２のコア基板を貫通するスルーホール導体
からの配線経路を活用することも可能となる。

【０００９】尚、本明細書において、コア基板とは、絶
縁性の板材のみを指称し、その表面および裏面に形成さ
れた配線層は含まれない。付言すれば、前記配線基板
は、表面および裏面を有する第１のコア基板と、上記第
１のコア基板の裏面側に積層され且つかかる第１のコア
基板と共に凹部を形成する貫通孔を有する第２のコア基
板と、上記第１のコア基板の表面上方に形成された複数
の配線層および複数の絶縁層を含むビルドアップ層と、
を含むと共に、上記第２のコア基板における第１のコア
基板の裏面と反対側の表面(即ち、第２のコア基板の裏
面)には、１つの配線層または１つの配線層および絶縁
層(ソルダーレジスト層)が形成されている、とすること
も可能である。これによる場合、前述した各効果に加
え、上記第２のコア基板の裏面側にビルドアップ層を形
成しないため、多数のビア導体、配線層、および絶縁層
を形成するためのコストを省くことができる。また、上
記１つの配線層における配線を接続端子として、当該配
線基板を搭載するマザーボードなどとの接続用として活
用することができる。

【００１０】また、前記貫通孔を有する第２のコア基板
は、前記第１のコア基板よりも厚みが厚い、配線基板も
本発明(請求項２)に含まれる。これによれば、凹部内に
実装または内蔵される電子部品とビルドアップ層の表面
に実装される半導体素子との導通経路を確実に短くでき
る。これにより、ループインダクタンスの低減など内部
の電気的特性を一層安定させることできる。しかも、比
較的厚みの厚い第２のコア基板が、比較的厚みの薄い第
１のコア基板を補強するため、高価な補強材やこれを接
着する工程が不要となり、配線基板の安価な製造が一層
確実となる。更に、前記第１のコア基板と前記貫通孔を
有する第２のコア基板との間に、接着層および配線層が
介在している、配線基板も本発明(請求項３)に含まれ
る。これによれば、第１および第２のコア基板の間にも
複数の配線層を形成できるため、内部における配線密度
の向上に容易に対応できると共に、グランド層の形成に
伴う電源から電子部品(チップコンデンサなど)への給電
ノイズを低減する、即ちインダクタンスを低減すること
も可能となる。尚、第１・第２のコア基板の間には、接
着層のみ介在させても良い。

【００１１】更に、前記第１のコア基板の厚みは１００
μｍ以上で且つ４００μｍ以下であり、前記第２のコア
基板の厚みは５００μｍ以上で且つ１０００μｍ以下で
ある、配線基板も本発明(請求項４)に含まれる。これに
よれば、第１および第２のコア基板の厚みが適正となる
ため、補強材が不要で且つ安価に製造可能な配線基板と
することが確実となる。尚、第１のコア基板の厚みが１
００μｍ未満ではハンドリング性が低下し損傷し易な
り、４００μｍを越えるとビルドアップ層の表面に実装
するＩＣチップなどの半導体素子と裏面側に実装する電
子部品との距離が長くなり、電気的特性を安定させるこ
とができないため、上記範囲とした。また、第２コア基
板の厚みが５００μｍ未満では配線基板全体の強度を高
めることに寄与せず、１０００μｍを越えるとスルーホ
ールの孔明け加工の精度が低下するため、上記範囲とし
た。

【００１２】付言すれば、前記ビルドアップ層の表面に
複数のＩＣ接続端子が配置され、且つ前記凹部内に電子
部品接続端子が配置されている、配線基板を本発明に含
めることも可能である。これによる場合、複数のＩＣ接
続端子に接続する半導体素子と電子部品接続端子に接続
する電子部品とが、第１のコア基板を介して比較的短い
距離で接続されるため、両者間の経路におけるループイ
ンダクタンスの低減など電気的特性の向上を図ることが
可能となる。尚、前記凹部に前記ビルドアップ層の配線
層と導通可能な電子部品接続端子を有する電子部品を更
に配置した、配線基板を本発明に含めることも可能であ
る。これによる場合、電子部品を短い導通経路を介し
て、ビルドアップ層の表面上に実装する半導体素子(Ｉ
Ｃチップ)と導通することも可能となる。

【００１３】尚また、前記凹部に埋込樹脂を介して電子
部品が内蔵されている、配線基板を本発明に含めること
も可能である。これによる場合、凹部にチップコンデン
サなどの電子部品を強固にして内蔵でき且つ配線基板の
強度を高められると共に、かかる電子部品を短い導通経
路を介して、ビルドアップ層の表面に実装する半導体素
子(ＩＣチップ)と導通することも可能となる。尚更に、
上記電子部品には、コンデンサ、インダクタ、抵抗、フ
ィルタなどの受動部品や、ローノイズアンプ(ＬＮＡ)、
トランジスタ、半導体素子、ＦＥＴなどの能動部品、Ｓ
ＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュ
ール、カプラ、ダイプレクサなどや、これらをチップ状
にしたものが含まれるがこれらに限らない。また、これ
らのうちで異種の電子部品同士を同じ凹部内に内蔵して
も良い。更に、電子部品には、第２のコア基板における
表面または裏面側の一方にのみ電極を有する形態も含ま
れる。

【００１４】

【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図１は、本発明による１
形態の配線基板１における主要部の断面を示す。配線基
板１は、図１に示すように、比較的薄肉で厚みが例えば
２００μｍの第１のコア基板２と、比較的厚肉で厚みが
例えば８００μｍの第２のコア基板６と、第１のコア基
板２における表面３上方に形成した配線層１６，２５お
よび絶縁層２３，２６からなるビルドアップ層ＢＵと、
を含む。第１のコア基板２は、表面３および裏面４を有
する厚さ１００μｍ以上で且つ４００μｍ以下のガラス
−エポキシ樹脂からなり、その中央部付近には、直径約
１００μｍの複数のスルーホール１０が貫通すると共
に、各スルーホール１０の内側には、銅製で厚みが約２
５μｍのスルーホール導体１１および充填樹脂１２が形
成されている。

【００１５】図１に示すように、第２のコア基板６は、
表面７および裏面８を有する厚さが６００μｍ以上で且
つ１０００μｍ以下のガラス−エポキシ樹脂からなり、
その中央付近には、凹部９が形成されている。かかる凹
部９は、平面視で縦および横が約１４ｍｍずつのほぼ正
方形を呈する。第１のコア基板２と第２のコア基板６と
は、厚みが約６０μｍの接着性を有する絶縁層(プリプ
レグ：接着層)５を介して、両者の厚さ方向に積層され
ている。図１中の左右に示すように、第１・第２のコア
基板２，６および絶縁層５には、直径約１００μｍの複
数のスルーホール１３が貫通し、各スルーホール１３の
内側には、銅製で且つ厚みが約２５μｍ長いスルーホー
ル導体１４および充填樹脂１５が形成されている。

【００１６】また、図１に示すように、第１のコア基板
２の裏面４には、所定パターンを有し銅製で且つ厚みが
約１５μｍである銅製の配線層１７が形成され、各スル
ーホール導体１１の下端または何れかのスルーホール導
体１４の中間と接続されている。第２のコア基板６の表
面７にも、上記同様の所定パターンおよび厚みを有する
銅製の配線層１８が形成され、且つ何れかのスルーホー
ル導体１４の中間と接続されている。

【００１７】更に、図１に示すように、第１のコア基板
２の表面３には、所定パターンを有する銅製の配線層１
６が形成され、スルーホール導体１１，１４の上端の何
れかと接続されている。表面３および配線層１６の上に
は、エポキシ系樹脂の絶縁層２３が形成され、且つ配線
層１６上の所定の位置にフィルドビア導体２４が形成さ
れている。上記絶縁層２３の上には、絶縁層２６および
ビア導体２４の上端と接続する配線層２５が形成され、
且つ配線層２５上の所定の位置にフィルドビア導体２８
が形成されている。同様にして、絶縁層２６の上にソル
ダーレジスト層(絶縁層)３２およびビア導体２８の上端
と接続する配線層３０が形成される。以上の配線層１
６，２５，３０および絶縁層２３，２６，３２は、ビル
ドアップ層ＢＵを形成する。尚、絶縁層２３の厚みは約
３０μｍであり、ソルダーレジスト層２６の厚みは約２
５μｍである。

【００１８】図１に示すように、配線層３０上の所定の
位置には、第１主面(表面)３６よりも高く突出する複数
のハンダバンプ(ＩＣ接続端子)３４が個別に形成され、
かかるバンプ３４は、第１主面３６上に実装するＩＣチ
ップ(半導体素子)３８の底面における複数の接続端子３
９と個別に接続される。上記バンプ３４は、Ｓｎ−Ａｇ
系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｐｂ−Ｓｎ
系、またはＳｎ−Ｚｎ系などの低融点合金(本実施形態
はＳｎ−Ｃｕ系)からなり、隣接し合うハンダバンプ３
４，３４の軸心間距離(ピッチ)は、約１５０μｍとして
配置されている。尚、複数のハンダバンプ２８と接続端
子３４とは、図示しないアンダーフィル材により埋設さ
れる。

【００１９】また、図１に示すように、第１および第２
のコア基板２，６により形成される凹部９内には、複数
のチップコンデンサ(電子部品)２０がハンダ(Ｓｎ−Ｓ
ｂ系)１９を介して実装される。かかるコンデンサ２０
は、両側面の上端に突出する電極２１を図の前後方向に
沿って複数有し、例えばチタン酸バリウムを主成分とす
る誘電体層と内部電極となるＮｉ層とを交互に積層した
セラミックスコンデンサであり、３．２ｍｍ×１．６ｍ
ｍ×０．７ｍｍのサイズを有する。チップコンデンサ２
０の各電極２１は、ハンダ１９を介してスルーホール導
体１１の下端に位置する配線層(電子部品接続端子)１７
と接続されている。尚、ハンダ１９は前記ハンダバンプ
２８よりも比較的高い融点を有する低融点合金からな
る。

【００２０】更に、図１に示すように、第２のコア基板
６の裏面８と配線層２７との下側には、前記同様の厚み
を有するソルダーレジスト層(絶縁層)２９が形成され、
その表面(下面)である第２主面３１側に向い開口する開
口部３３内には、配線層２７内の配線３５が露出する。
かかる配線３５の表面には、ＮｉおよびＡｕメッキ膜が
被覆され、当該配線基板１自体を搭載する図示しないマ
ザーボードなどのプリント基板との接続端子として活用
される。尚、チップコンデンサ２０が実装された凹部９
の下側は、第２主面３１側に開口しており、配線層２７
やソルダーレジスト層２９は形成されていない。

【００２１】以上のような配線基板１によれば、薄肉の
第１のコア基板２に絶縁層(接着層)５を介して厚肉の第
２のコア基板６を積層し、且つ第１のコア基板２の表面
３上にビルドアップ層ＢＵをしているので、従来の高価
な金属製の補強材を取り付けることが不要となるため、
低コストで製造することが可能となる。また、第１主面
３６上に実装されるＩＣチップ３８の接続端子３９と凹
部９に挿入されるチップコンデンサ２０の電極２１と
は、ハンダバンプ３４、配線層３０，２５，１６、ビア
導体２８，２４、短いスルーホール導体１１、配線層１
７、およびハンダ１９の短い経路により接続される。こ
のため、かかる経路におけるループインダクタンスや抵
抗を低減でき、安定した導通を取ることが可能となる。

【００２２】更に、第１主面３６から突出する複数のハ
ンダバンプ３４は、第１のコア基板２を貫通し電子部品
２０と導通するスルーホール導体１１だけでなく、第１
および第２のコア基板２，６を貫通するスルーホール導
体１４を経る配線に対応した位置にも形成することがで
きる。このため、複数のハンダバンプ３４を高密度にし
て配置することができ、多数の接続端子３９を有するＩ
Ｃチップ３８も確実に実装することができる。従って、
安価に製作可能で且つ内部の電気的特性が安定している
と共に、たわみや反りが生じにくい配線基板１となる。

【００２３】図２は、配線基板１の変形形態である配線
基板１ａの主要部の断面を示す。かかる配線基板１ａ
は、図２に示すように、第１・第２のコア基板２，６や
配線層１６，２５や絶縁層２３，２６などからなるビル
ドアップ層ＢＵなどを有する点で、配線基板１と共通の
基本的構造を有する。以下に相違点について説明する。
図２に示すように、第１・第２のコア基板２，６により
形成される凹部９には、複数のチップコンデンサ(電子
部品)２０ａが埋込樹脂９ａを介して内蔵されている。
チップコンデンサ２０ａは、前記同様のサイズと構造と
を有し、両側面の上・下端に突出する電極２１，２２を
図２の前後方向に沿って複数有する。

【００２４】コンデンサ２０ａの上端の電極２１は、前
記同様にハンダ１９を介して配線層１７と接続される
が、下端の電極２２は、第２のコア基板６の裏面８およ
び埋込樹脂９ａ下に形成され且つ所定パターンを有する
銅製の配線層２７と接続される。また、埋込樹脂９ａの
下側は、ソルダーレジスト層２９により覆われている。
以上のような配線基板１ａは、前述した配線基板１の利
点に加え、チップコンデンサ２０ａを強固にして凹部９
に内蔵することができる。

【００２５】前記配線基板１，１ａの主要な製造工程
を、図３乃至図５により説明する。図３(Ａ)は、表・裏
面３，４に厚みが約１８μｍの銅箔３ａ，４ａを貼り付
けた厚みが約４００μｍの第１のコア基板２を示す。図
３(Ａ)に示すように、コア基板２の表面３側における中
央部の位置にＣＯ_２などのレーザＬを照射する。その結
果、図３(Ｂ)に示すように、コア基板２の表・裏面３，
４間を貫通し且つ内径が約１００μｍのスルーホール１
０が複数形成される。尚、レーザＬに替え、細径のドリ
ルを用いてスルーホール１０を穿孔しても良い。次に、
複数のスルーホール１０を有する第１のコア基板２の全
面に対し、無電解銅メッキおよび電解銅メッキを施す。
尚、各スルーホール１０の内壁には、予めＰｄを含むメ
ッキ触媒を塗布しておく。また、上記スルーホール１０
の穿孔と銅メッキは、複数のコア基板２(製品単位)を含
むパネルの状態で行っても良い。

【００２６】その結果、図３(Ｃ)に示すように、各スル
ーホール１０の内壁に沿って厚みが約２５μｍのスルー
ホール導体１１が形成される。各スルーホール導体１１
の内側には、シリカフィラなどの無機フィラ入りのエポ
キシ系樹脂からなる充填樹脂１２が充填される。尚、か
かる充填樹脂１２に替え、多量の金属粉末を含む導電性
樹脂、または金属粉末を含む非導電性樹脂を用いても良
い。次いで、表・裏面３，４の銅箔(上記銅メッキ層を
含む)３ａ，４ａの上に、公知のフォトリソグラフィ技
術により、所定のパターンを有する図示しないエッチン
グレジストを形成した後、かかるエッチングレジストの
パターン間から露出する銅箔３ａ，４ａをエッチング
(公知のサブトラクティブ法)する。その結果、図３(Ｄ)
の上方に示すように、第１のコア基板２の表・裏面３，
４に上記パターンに倣った配線層１６，１７が形成され
る。

【００２７】また、図３(Ｄ)の下方に示すように、厚み
が約８００μｍの第２のコア基板６を別途用意する。か
かるコア基板６の表・裏面７，８には、上記と同様の方
法により所定パターンの配線層１８，２７が予め形成さ
れていると共に、その中央部にはパンチングなどによ
り、平面視がほぼ正方形の貫通孔９が穿孔されている。
図３(Ｄ)に示すように、第１のコア基板２の裏面４と第
２のコア基板６の表面７で且つ貫通孔９を除いた位置と
の間に、接着性を有する樹脂(プリプレグ)からなる絶縁
層(接着層)５を配置した状態で、第１および第２のコア
基板２，６を、図３(Ｄ)中に示す矢印の方向に沿って加
熱しつつ圧着する。尚、プリプレグ５の他に、フィルム
状の接着層を使用しても良い。

【００２８】その結果、図４(Ａ)に示すように、第１お
よび第２のコア基板２，６は、絶縁層５を介して積層さ
れると共に、前記貫通孔９は第２のコア基板６の裏面８
側に開口する凹部９となる。かかる状態で、凹部９の上
方を除いた図４(Ａ)で左右の所定の位置に、前記同様の
レーザＬの照射またはドリルによる穿孔を行う。その結
果、図４(Ｂ)に示すように、左右の各所定の位置に、絶
縁層５を含み且つ第１・第２のコア基板２，６の表・裏
面３，８間を貫通する長いスルーホール１３が個別に穿
孔される。かかるスルーホール１３は、その中間で絶縁
層５の両側に位置する配線層１７，１８を貫通してい
る。

【００２９】次に、各スルーホール１３の内壁に、前記
同様のメッキ触媒を塗布した後、無電解銅メッキおよび
電解銅メッキを施す。その結果、図４(Ｃ)に示すよう
に、各スルーホール１３の内壁に沿ったスルーホール導
体１４が形成される。尚、凹部９内にメッキ液が侵入し
ないように、その開口部を図示しないテープで塞ぐか、
あるいは、樹脂を予め充填しておき、上記メッキ後に取
り除くようにする。次いで、図４(Ｃ)に示すように、各
スルーホール導体１４の内側に前記同様の充填樹脂１５
を個別に充填した後、それらの上下端を蓋メッキする。
尚、凹部９の上方における各スルーホール導体１１の上
下端も同様に蓋メッキしておく。

【００３０】図５(Ａ)に示すように、上記第１および第
２のコア基板２，６を１８０度回転して上下逆にした状
態とし、上向きに開口した凹部９にチップコンデンサ２
０かチップコンデンサ２０ａの何れかを図示しないチッ
プマウンタにより挿入する。この際、予め凹部９内の底
面に位置する配線層(電子部品接続端子)１７の上にハン
ダ１９を形成しておき、このハンダ１９を介してチップ
コンデンサ２０，２０ａの電極２１と配線層１７とを個
別に接続する。ここまでの工程で、配線基板１の製造工
程は一旦終了し、これ以降は、配線基板１ａの製造工程
について続けて説明する。図５(Ｂ)に示すように、凹部
９内に溶けた埋込樹脂９ａを注入した後、脱泡処理およ
び約１００℃に加熱して約６０分保持する硬化処理を施
す。次に、埋込樹脂９ａの盛り上がった裏面９ｂを、例
えばバフ研磨などにより平坦に整面する。

【００３１】その結果、図５(Ｃ)に示すように、各チッ
プコンデンサ２０の電極２２が露出する平坦な表面９ｃ
が形成される。電極２２の上にも配線層２７が形成され
る。これ以降または前記図５(Ａ)の状態にて、前記ビル
ドアップ層ＢＵを形成する配線層２５，３０および絶縁
層２３，２６，３２、ビア導体２４，２８などを、公知
のビルドアップ工程(セミアディティブ法、フルアディ
ティブ法、サブトラクティブ法、フィルム状樹脂材料の
ラミネートによる絶縁層の形成、フォトリソグラフィ技
術など)により形成する。これにより、前記図１または
図２に示した配線基板１，１ａを得ることができる。

【００３２】図６は、配線基板１，１ａの応用形態の配
線基板１ｂにおける主要部の断面を示す。尚、以下にお
いて前記形態と同じ部分や要素には共通する符号を用い
る。配線基板１ｂも、図６に示すように、比較的薄肉の
第１のコア基板２と、比較的厚肉の第２のコア基板６
と、第１のコア基板２の表面３上に形成された配線層１
６，２５および絶縁層２３，２６などを含むビルドアッ
プ層ＢＵと、を含む。第１のコア基板２は、表面３およ
び裏面４を有し前記同様の厚みのガラス−エポキシ樹脂
からなり、その中央付近には、複数のスルーホール１０
が貫通すると共に、各スルーホール１０の内側には、銅
製のスルーホール導体１１および充填樹脂１２が形成さ
れている。

【００３３】図６に示すように、第２のコア基板６は、
表面７および裏面８を有し全体の厚みが約８００μｍの
ガラス−エポキシ樹脂からなり、その中央付近には、凹
部９が形成されている。第１および第２のコア基板２，
６には、複数のスルーホール１３が貫通し、各スルーホ
ール１３の内側には、長いスルーホール導体１４および
充填樹脂１５が形成されている。第２のコア基板６は、
図６に示すように、厚みが約４００μｍずつの部分基板
６ａ，６ｂを張り合わせたもので、両部分基板６ａ，６
ｂの間には、予め部分基板６ａの裏面側に形成した配線
層６ｃが位置し、かかる配線層６ｃは、表・裏面７，８
を貫通する何れかのスルーホール導体１４の中間と接続
されている。尚、部分基板６ａ，６ｂを接着性の樹脂か
らなる絶縁層(プリプレグ：接着層)５を介して張り合わ
せることにより、第２のコア基板６としても良い。ま
た、凹部９は、部分基板６ａ，６ｂを張り合わせて得ら
れた第２のコア基板６に対し、ドリルなどにより貫通孔
９として形成しても良い。

【００３４】図６に示すように、第１のコア基板２と第
２のコア基板６とは、前記同様の絶縁層(プリプレグ)５
を介して厚さ方向に積層されている。また、第１のコア
基板２の裏面４と第２のコア基板６の表面７には、前記
同様の配線層１７，１８が形成され、各スルーホール導
体１１の下端またはスルーホール導体１４の中間と接続
されている。更に、図６に示すように、第１のコア基板
２の表面３上には、前記同様の配線層１６が形成され、
スルーホール導体１１，１４の上端と接続されている。
表面３および配線層１６の上には、前記同様にして絶縁
層２３，２６、フィルドビア導体２４，２８、ソルダー
レジスト層(絶縁層)３２、および配線層２５，３０が形
成されている。配線層１６，２５，３０および絶縁層２
３，２６，３２は、ビルドアップ層ＢＵを形成する。

【００３５】図６に示すように、配線層３０上で且つ第
１主面３６よりも高く突出する複数のハンダバンプ(Ｉ
Ｃ接続端子)３４は、実装されるＩＣチップ(半導体素
子)３８の底面における複数の接続端子３９と個別に接
続される。隣接し合うハンダバンプー３４，３４の軸心
間距離(ピッチ)は、約１５０μｍして配置されている。
また、図６に示すように、第１および第２のコア基板
２，６にて形成される凹部９には、前記同様の複数のチ
ップコンデンサ(電子部品)２０ａが埋込樹脂９ａを介し
て内蔵される。各コンデンサ２０の上端の電極２１は、
ハンダ１９を介してスルーホール導体１１の下端の配線
層(電子部品接続端子)１７と接続され、下端の電極２２
は、第２のコア基板６の裏面８に形成され且つ所定パタ
ーンを有する銅製の配線層２７と接続される。尚、凹部
９内に前記チップコンデンサ２０を挿入し、上端の電極
２１をハンダ１９を介して配線層１７と接続すると共
に、埋込樹脂９ａを用いることなく実装しても良い。

【００３６】更に、図６に示すように、第２のコア基板
６の裏面８と配線層２７との下側には、前記同様のソル
ダーレジスト(絶縁層)２９が形成され、その表面(下面)
である第２主面３１側に開口する開口部３３内には、配
線層２７内の配線３５が露出する。配線３５は、表面に
ＮｉおよびＡｕメッキ膜が被覆され、当該配線基板１ａ
自体を搭載する図示しないマザーボードなどとの接続端
子として活用される。以上の配線基板１ｂによれば、第
１および第２のコア基板２，６(６ａ，６ｂ)を積層して
いるので、補強材を取り付けることが不要となり、低コ
ストで製作することが可能となる。また、第１主面３０
上に実装されるＩＣチップ３２の接続端子３４と凹部９
に内臓されるチップコンデンサ２０ａ，２０の電極２１
とは、前記形態と同様に短い経路により接続される。こ
のため、かかる経路におけるループインダクタンスや抵
抗を小さくでき、安定した導通を取ることができる。

【００３７】更に、第１主面３６のハンダバンプ３４
は、第１のコア基板２を貫通して電子部品２０と導通す
るスルーホール導体１１だけでなく、第１および第２の
コア基板２，６(６ａ，６ｂ)を貫通するスルーホール導
体１４を経る配線経路に対応した位置にも形成できる。
このため、複数のハンダバンプ３４を高密度にして配置
することが可能となり、多数の接続端子３９を有するＩ
Ｃチップ３８も確実に実装可能となる。しかも、第１お
よび第２のコア基板２，６(６ａ，６ｂ)内には、配線層
１７，１８，６ｃを内設しており、これらスルーホール
導体１４を介して外部の配線層１６やＩＣチップ３２に
導通できるため、ビア導体を介するビルドアップ工程に
よることなく、安価に多層構造の配線を得ることができ
る。

【００３８】本発明は、以上において説明した各形態に
限定されるものではない。前記コア基板２，６の材質
は、前記ガラス−エポキシ樹脂系の複合材料の他、ビス
マレイミド・トリアジン(ＢＴ)樹脂、エポキシ樹脂、同
様の耐熱性、機械強度、可撓性、加工容易性などを有す
るガラス織布や、ガラス織布などのガラス繊維とエポキ
シ樹脂、ポリイミド樹脂、またはＢＴ樹脂などの樹脂と
の複合材料であるガラス繊維−樹脂系の複合材料を用い
ても良い。あるいは、ポリイミド繊維などの有機繊維と
樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３
次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂
を含浸させた樹脂−樹脂系の複合材料などを用いること
も可能である。

【００３９】また、前記凹部９内に実装または内蔵する
電子部品は、１つのみでも良い。逆に、多数の配線基板
１，１ａ，１ｂを含む多数個取りの基板(パネル)内にお
ける製品単位１個内に、複数の凹部９を形成しても良
い。更に、複数のチップ状電子部品を互いの側面間で予
め接着したユニットとし、これを前記凹部９内に挿入し
内蔵することもできる。また、チップ状電子部品には、
前記チップコンデンサ２０，２０ａなどの他、チップ状
のインダクタ、抵抗、フィルタなどの受動部品や、トラ
ンジスタ、半導体素子、ＦＥＴ、ローノイズアンプ(Ｌ
ＮＡ)などの能動部品も含まれると共に、互いに異種の
電子部品同士を、配線基板１，１ａ，１ｂの同じ凹部９
内に併せて内蔵することも可能である。

【００４０】更に、前記配線層１６，２５、スルーホー
ル導体１１などの材質は、前記Ｃｕの他、Ａｇ、Ｎｉ、
Ｎｉ−Ａｕなどにしても良く、あるいは、これら金属の
メッキ層を用いず、導電性樹脂を塗布するなどの方法に
より形成しても良い。また、前記絶縁層２３，２６など
の材質は、前記エポキシ樹脂を主成分とするもののほ
か、同様の耐熱性、パターン成形性などを有するポリイ
ミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔
を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂に
エポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複
合材料などを用いることもできる。尚、絶縁層の形成に
は、絶縁性の樹脂フィルムを熱圧着する方法のほか、液
状の樹脂をロールコータにより塗布する方法を用いるこ
ともできる。尚また、コア基板や絶縁層に混入するガラ
ス布またはガラスフィラの組成は、Ｅガラス、Ｄガラ
ス、Ｑガラス、Ｓガラスの何れか、またはこれらのうち
の２種類以上を併用したものとしても良い。また、絶縁
層に形成するビア導体は、前記フィルドビア導体２４を
同軸状に積み重ねたスタックドビアに限らず、内部が完
全に導体で埋まらないコンフォーマルビア導体や、複数
の絶縁層に渉って挿通されるベリードビア導体としも良
い。更に、各ビア導体の軸心をずらしつつ積み重ねるス
タッガードの形態でも良いし、途中で平面方向に延びる
配線層が介在する形態としても良い。

【００４１】

【発明の効果】以上において説明した本発明の配線基板
によれば、第１および第２のコア基板を積層して用いる
ため、従来の補強材が不要となるため、安価に製作する
ことが可能となる。また、２つのコア基板により形成さ
れる凹部に電子部品が内蔵可能となるため、電子部品と
ビルドアップ層の表面に実装されるＩＣチップなどの半
導体素子との導通経路を短くできるので、内部の電気的
特性を安定させることが可能となる。また、請求項３の
配線基板によれば、第１および第２のりコア基板の間に
も、複数の配線層を形成するため、内部の配線密度の向
上に容易に対応可能となる。

【図面の簡単な説明】

【図１】本発明における１形態の配線基板の主要部を示
す断面図。

【図２】図１の配線基板の変形形態である配線基板の主
要部を示す断面図。

【図３】(Ａ)〜(Ｄ)は図１，２の配線基板を得るための
主な製造工程を示す概略図。

【図４】(Ａ)〜(Ｃ)は図３(Ｄ)に続く主な製造工程を示
す概略図。

【図５】(Ａ)〜(Ｃ)は図４(Ｃ)に続く主な製造工程を示
す概略図。

【図６】異なる形態の配線基板における主要部を示す断
面図。

【図７】従来の配線基板の主要部を示す断面図。

【符号の説明】

１，１ａ，１ｂ……配線基板２……………………第１のコア基板３……………………表面４……………………裏面５……………………絶縁層(接着層) ６……………………第２のコア基板９……………………凹部／貫通孔１６，２５，３０…配線層２３，２６，３２…絶縁層ＢＵ…………………ビルドアップ層

フロントページの続き (72)発明者木村幸広愛知県名古屋市瑞穂区高辻町14番18号日本特殊陶業株式会社内Ｆターム(参考） 5E346 AA06 AA12 AA15 AA22 AA43 AA60 BB01 BB16 CC08 CC09 CC31 CC40 DD02 DD31 EE02 EE06 EE12 EE31 FF04 FF45 GG15 GG17 GG28 HH02 HH11

Claims

【特許請求の範囲】

【請求項１】表面および裏面を有する第１のコア基板
と、上記第１のコア基板の裏面側に積層され且つかかる第１
のコア基板と共に凹部を形成する貫通孔を有する第２の
コア基板と、上記第１のコア基板の表面上方に形成され且つ複数の配
線層および複数の絶縁層を含むビルドアップ層と、を含
む、ことを特徴とする配線基板。
【請求項２】前記貫通孔を有する第２のコア基板は、前
記第１のコア基板よりも厚みが厚い、ことを特徴とする
請求項１に記載の配線基板。
【請求項３】前記第１のコア基板と前記貫通孔を有する
第２のコア基板との間に、接着層および配線層が介在し
ている、ことを特徴とする請求項１または２に記載の配線基板。
【請求項４】前記第１のコア基板の厚みは１００μｍ以
上で且つ４００μｍ以下であり、前記第２のコア基板の
厚みは５００μｍ以上で且つ１０００μｍ以下である、
ことを特徴とする請求項１乃至３の何れかに記載の配線
基板。