[go: up one dir, main page]

JP2002289735A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2002289735A
JP2002289735A JP2001090922A JP2001090922A JP2002289735A JP 2002289735 A JP2002289735 A JP 2002289735A JP 2001090922 A JP2001090922 A JP 2001090922A JP 2001090922 A JP2001090922 A JP 2001090922A JP 2002289735 A JP2002289735 A JP 2002289735A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor device
flexible layer
semiconductor chip
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001090922A
Other languages
Japanese (ja)
Inventor
Toshitsune Iijima
島 利 恒 飯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001090922A priority Critical patent/JP2002289735A/en
Publication of JP2002289735A publication Critical patent/JP2002289735A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W72/536
    • H10W72/5363
    • H10W72/865
    • H10W74/15
    • H10W90/754

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 回路基板に半導体チップを取り付ける内部接
続部と回路基板を外部の実装基板に取り付ける外部接続
部についての要求を満足し、半導体チップと実装基板の
熱膨張差により発生する応力を緩和して接続の信頼性を
向上させた半導体装置を得る。 【解決手段】 配線回路を有するシート状配線回路基板
(11)に半導体チップ(15)がバンプ接続(20)
により内部接続され、下面に外部接続部(17)を有す
る半導体装置において、回路基板内、回路基板と半導体
チップ間、および前記回路基板と前記外部接続部間の少
なくともいずれかにフレキシブル層(13)を備える。
PROBLEM TO BE SOLVED: To satisfy the requirements for an internal connection portion for mounting a semiconductor chip on a circuit board and an external connection portion for mounting the circuit board to an external mounting board, and to be generated due to a difference in thermal expansion between the semiconductor chip and the mounting board. A semiconductor device with reduced connection stress and improved connection reliability is obtained. SOLUTION: A semiconductor chip (15) is connected to a sheet-like wiring circuit board (11) having a wiring circuit by bump connection (20).
And a flexible layer (13) in at least one of the inside of the circuit board, between the circuit board and the semiconductor chip, and / or between the circuit board and the external connection section. Is provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置に係
り、特にバンプ接続を用いたエリアアレイ型パッケージ
の構造に関するものである。
The present invention relates to a semiconductor device, and more particularly to a structure of an area array type package using bump connection.

【0002】[0002]

【従来の技術】半導体装置は、半導体機器の小型化薄型
化からの要求から、半導体チップの大きさとあまり変わ
らない程度の大きさのパッケージが求められている。
2. Description of the Related Art Due to demands for miniaturization and thinning of semiconductor devices, semiconductor devices are required to have a package whose size is not so different from that of a semiconductor chip.

【0003】この観点から、半導体装置自体の高集積
化、高性能化、大容量化を目的としている分野では、す
でに小型のボールグリッドアレイ(BGA)タイプのパ
ッケージが製品化され、市場に投入されている。これら
のパッケージにおいては、その内部接続として種々の手
法が開発されている。
[0003] From this viewpoint, in the field of high integration, high performance and large capacity of a semiconductor device itself, a small ball grid array (BGA) type package has already been commercialized and put on the market. ing. In these packages, various techniques have been developed for their internal connection.

【0004】図11は従来提案されているワイヤボンデ
ィングタイプのボールグリッドアレイパッケージを説明
する断面図である。
FIG. 11 is a sectional view illustrating a conventionally proposed wire bonding type ball grid array package.

【0005】シート状基板1は例えば75μmの厚さを
有しており、中央部に開口部1aを有し、下面に例えば
15μm厚の銅箔からなる導電配線パターン2aを有し
ている。導電配線パターン2aの表面は保護膜としての
レジスト層8が例えば30μmの厚さで形成される。配
線導電パターン2aの所定箇所にはレジスト層8を貫通
して外部接続用端子としてのはんだボール7が形成され
ている。
The sheet-like substrate 1 has a thickness of, for example, 75 μm, has an opening 1a in the center, and has a conductive wiring pattern 2a made of copper foil, for example, having a thickness of 15 μm on the lower surface. On the surface of the conductive wiring pattern 2a, a resist layer 8 as a protective film is formed with a thickness of, for example, 30 μm. A solder ball 7 as an external connection terminal is formed at a predetermined portion of the wiring conductive pattern 2a through the resist layer 8.

【0006】シート状基板1の上面にはその開口部1a
と同じ開口部を有するエラストマ層3が積層され、さら
にその上に半導体チップ5が搭載されている。エラスト
マ層3としては例えばエポキシ系のものが適し、厚みは
50μm程度が好ましい。
An opening 1a is formed on the upper surface of the sheet-like substrate 1.
An elastomer layer 3 having the same opening as that described above is laminated, and a semiconductor chip 5 is mounted thereon. As the elastomer layer 3, for example, an epoxy-based material is suitable, and the thickness is preferably about 50 μm.

【0007】この半導体チップ5の下面には配線用の電
極5aが設けられており、この電極5aは前述した開口
部内に位置するように基板1と位置決めがされる。
On the lower surface of the semiconductor chip 5, an electrode 5a for wiring is provided, and this electrode 5a is positioned with respect to the substrate 1 so as to be located in the above-mentioned opening.

【0008】導電配線パターン2aと電極5aとはワイ
ヤ6により接続される。そしてワイヤの存在する箇所に
はポリイミド樹脂やエポキシ系樹脂のような封止樹脂9
が充填され、ワイヤが保護されている。
The conductive wiring pattern 2a and the electrode 5a are connected by a wire 6. Then, a sealing resin 9 such as a polyimide resin or an epoxy resin
Is filled, and the wire is protected.

【0009】なお、ワイヤの代わりにビームリードを用
いることもでき、この場合にはビームリードボンディン
グ方式と称される。
Note that a beam lead can be used instead of a wire, and in this case, it is called a beam lead bonding method.

【0010】このようなパッケージには次に示すような
いくつかの問題がある。
[0010] Such a package has several problems as follows.

【0011】すなわち、第1に、ワイヤボンディングを
行うためにはある程度のスペースが必要であるため、さ
らパッドピッチを狭めることには限界がある。また、第
2に、ボンディングワイヤは配線余裕が必要で、高速化
に伴い配線長を短縮して遅延時間を短縮することには適
応が困難である。さらに、第3に、BGAの外部端子直
下にボンディングができない等のパッド配置に対する制
約があり、設計の自由度が少ない。
First, since a certain amount of space is required for performing wire bonding, there is a limit to further reducing the pad pitch. Secondly, the bonding wire needs a wiring margin, and it is difficult to adapt to shortening the wiring length and shortening the delay time as the speed increases. Third, there is a restriction on pad arrangement such that bonding cannot be performed immediately below the external terminals of the BGA, and the degree of freedom in design is small.

【0012】これらの問題点を考慮すると、次世代のパ
ッケージは接続方式としてバンプを用いたフリップチッ
プパッケージが最も有力となる。
In consideration of these problems, the flip chip package using bumps as the connection method is most likely to be the next generation package.

【0013】このようなフリップチップ接続方式にも種
々の異なる方式が提案されており、はんだ接続やスタッ
ドバンプを併用したACF接続、導電ペーストでの接
続、Au/Sn接続など様々あるが、実際に市場に出て
いるものは少ない。
A variety of different flip-chip connection methods have been proposed, including solder connection, ACF connection using stud bumps, connection using a conductive paste, and Au / Sn connection. Few are on the market.

【0014】この理由は、接続部の材料選択が困難なた
めである。すなわち、いずれの接続方式を採用した場合
でも、温度サイクルなどで接続部分の破断が起こるのを
防止するため、強固な樹脂などで接続部を補強する必要
があるため、外部接続部分には一般にはんだ等のボール
接続が行われる。しかし、この接続部の熱応力に対する
耐久力を保証するためには接続部の補強はむしろ柔軟性
が要求される。したがって、接続部の補強を最適に行う
ためには相反する特性を満足しなければならないことか
ら材料の選択がきわめて困難である。
The reason for this is that it is difficult to select a material for the connection portion. That is, no matter which connection method is used, it is necessary to reinforce the connection part with a strong resin or the like in order to prevent breakage of the connection part due to temperature cycling, etc. Ball connection is performed. However, in order to guarantee the durability of the connection portion against thermal stress, the reinforcement of the connection portion is required to be rather flexible. Therefore, in order to optimally reinforce the connection portion, it is necessary to satisfy conflicting characteristics, so that it is extremely difficult to select a material.

【0015】バンプ接続を用いたエリアアレイ型パッケ
ージの構造の一例を図12に示す。
FIG. 12 shows an example of the structure of an area array type package using bump connection.

【0016】この例ではシート状基板1はその下面およ
び上面にそれぞれ導電配線パターン2aおよび2cを有
するとともに、これらの導通を行うスルーホール2bを
有している。これらの上に半導体チップ5がフェイスダ
ウンで搭載されるため、この半導体チップ5は下面に接
続用のパンプを有している。
In this example, the sheet-like substrate 1 has conductive wiring patterns 2a and 2c on its lower surface and upper surface, respectively, and has a through hole 2b for conducting these components. Since the semiconductor chip 5 is mounted face-down on these, the semiconductor chip 5 has a connection pump on the lower surface.

【0017】パンプと導電配線パターン2cとを接続す
るため、バンプに対応する部分の絶縁膜4には選択的に
開口部が形成されており、はんだなどの外部接続用材料
がこの部分に供給され、加熱あるいは加圧により両者は
接続され、接続部10となっている。この接続部10は
例えば液状の封止剤を注入して硬化させたり、予め基板
に貼り付けたシート状の封止層にバンプを貫通させたり
する構造をとることで補強される。
In order to connect the pump and the conductive wiring pattern 2c, an opening is selectively formed in the insulating film 4 at a portion corresponding to the bump, and an external connection material such as solder is supplied to this portion. The two are connected by heating or pressurization to form a connection portion 10. The connection portion 10 is reinforced by, for example, injecting and curing a liquid sealing agent, or by forming a structure in which a bump is made to penetrate a sheet-like sealing layer previously attached to a substrate.

【0018】基板下面の配線2aはエリアアレイ状の配
線デザインとなっており、下面全体は絶縁膜8で覆われ
ているが、エリアアレイ状の配線2aの一部は開口され
る。BGAパッケージの場合、この開口部にはんだが供
給されてはんだボールが形成され、実装基板との接続が
行われる。
The wiring 2a on the lower surface of the substrate has an area array wiring design. The entire lower surface is covered with the insulating film 8, but a part of the area array wiring 2a is opened. In the case of a BGA package, solder is supplied to this opening to form a solder ball, and connection with a mounting board is performed.

【0019】このバンプ接続型式のパッケージの問題
は、前述したように熱応力がかかった時の内部接続部の
信頼性と外部接続部の信頼性の両立が困難なことであ
る。すなわち、パッケージ構造が、半導体チップ・封止
層・配線回路基板という単純な構成であるため、このパ
ッケージを実装基板に実装した後の半導体チップと実装
基板の線膨張差から発生する熱応力を封止層/配線回路
基板で緩和しなければならない。もし応力緩和が十分な
されないような構造であると、パッケージと実装基板と
の接続部分は容易に破壊してしまう。一方で、半導体チ
ップと配線回路基板との接続部分はある程度強固な封止
層による補強が求められるため、結果的に配線回路基板
だけで前述の熱応力を緩和しなければならない。
The problem with the bump connection type package is that it is difficult to achieve both the reliability of the internal connection and the reliability of the external connection when thermal stress is applied, as described above. That is, since the package structure has a simple structure of a semiconductor chip, a sealing layer, and a wiring circuit board, thermal stress generated due to a difference in linear expansion between the semiconductor chip and the mounting board after the package is mounted on the mounting board is sealed. Must be mitigated by a stop layer / wiring circuit board. If the structure does not sufficiently reduce the stress, the connection between the package and the mounting substrate is easily broken. On the other hand, the connection portion between the semiconductor chip and the printed circuit board needs to be reinforced by a sealing layer that is somewhat strong. As a result, the above-mentioned thermal stress must be reduced only by the printed circuit board.

【0020】現在このようなパッケージ用の配線回路基
板としては、線膨張率が実装基板に近いガラスエポキシ
などのPCBやポリイミドTABフィルム、線膨張率が
半導体チップに近いセラミック系の材料、またはこれら
の材料の線膨張率の中間に位置するように工夫された高
αタイプのセラミック基板等が考えられている。
At present, as a printed circuit board for such a package, a PCB such as glass epoxy or a polyimide TAB film having a linear expansion coefficient close to that of a mounting substrate, a ceramic material having a linear expansion coefficient close to that of a semiconductor chip, or a ceramic-based material having a linear expansion coefficient close to a semiconductor chip A high α type ceramic substrate or the like devised so as to be located in the middle of the linear expansion coefficient of the material has been considered.

【0021】[0021]

【発明が解決しようとする課題】しかし、これらのどの
材料を使用した場合でも、例えばチップの厚さ、封止層
の厚さ、配線回路基板の厚さ等を最適化して内部接続部
と外部接続部の信頼性のバランスを保つのが精一杯で、
両者の信頼性を飛躍的に向上させるものではない。
However, even when any of these materials is used, for example, the thickness of the chip, the thickness of the sealing layer, the thickness of the printed circuit board, and the like are optimized and the internal connection portion and the external The best thing is to balance the reliability of the connections.
It does not dramatically improve the reliability of both.

【0022】また、フリップチップ接続型のパッケージ
で、外部電極の領域よりもチップ外形寸法が小さい、い
わゆるファンアウトタイプの構造のものは、電気テスト
時のソケットコンタクトピンとのコンタクト性の確保
や、パッケージ実装時の平坦性確保の要求から基板材料
としてある程度の剛性を要求される。例えば、加熱圧着
で一括バンプボンディングを行うような接続方式の場合
には、この基板の剛性ゆえにフリップチップで一括接続
される際に、もしアセンブリツールの平行が狂っていて
片あたり現象がある場合には極端に潰れ過ぎるバンプが
できたり、最悪の場合接合不良バンプが発生する。ま
た、パッケージ全体の平行度にも影響する。
A flip-chip connection type package having a so-called fan-out type structure, in which the chip outer dimensions are smaller than the area of the external electrodes, is required to secure contact with socket contact pins during an electrical test and to improve the package. A certain degree of rigidity is required as a substrate material in order to ensure flatness during mounting. For example, in the case of a connection method in which batch bump bonding is performed by heat and pressure bonding, when the flip chip is used for batch connection due to the rigidity of this board, if the assembly tool is out of parallel and there is a phenomenon of one-sided In the worst case, a bump that is extremely crushed is formed, and in the worst case, a bonding failure bump occurs. It also affects the parallelism of the entire package.

【0023】本発明は、このような問題を解決するため
になされたもので、内部接続部と外部接続部の相反する
要求を満たすことのできる半導体装置を提供する事を目
的とする。
The present invention has been made to solve such a problem, and an object of the present invention is to provide a semiconductor device capable of satisfying conflicting requirements of an internal connection portion and an external connection portion.

【0024】[0024]

【課題を解決するための手段】本発明によれば、配線回
路を有するシート状配線回路基板の上面に半導体チップ
がバンプ接続により内部接続され、下面に外部接続部を
有する半導体装置において、前記回路基板内、前記回路
基板と半導体チップ間、および前記回路基板と前記外部
接続部間の少なくともいずれかにフレキシブル層を備え
たことを特徴とする。
According to the present invention, there is provided a semiconductor device having a semiconductor chip in which a semiconductor chip is internally connected to an upper surface of a sheet-like wiring circuit board having a wiring circuit by bump connection and an external connection portion is provided on a lower surface. A flexible layer is provided in at least one of the substrate, between the circuit board and the semiconductor chip, and between the circuit board and the external connection portion.

【0025】前記フレキシブル層が前記回路基板の上に
積層され、その上に前記半導体チップとバンプ接続を行
うための第1の配線導体層が設けられるか、前記フレキ
シブル層が前記外部接続部をなす第2の配線導体と前記
回路基板との間に設けられるか、前記フレキシブル層が
前記回路基板の両面にそれぞれ積層され、それらの表面
に前記第1の配線導体および第2の配線導体がそれぞれ
形成されているか、前記回路基板が複数層からなり、こ
れらの間に前記フレキシブル層が積層されるかのいずれ
かの形態をとることができる。
The flexible layer is laminated on the circuit board, and a first wiring conductor layer for bump connection with the semiconductor chip is provided thereon, or the flexible layer forms the external connection portion. It is provided between a second wiring conductor and the circuit board, or the flexible layers are respectively laminated on both surfaces of the circuit board, and the first wiring conductor and the second wiring conductor are respectively formed on the surfaces thereof. Or the circuit board is composed of a plurality of layers, and the flexible layer is laminated between them.

【0026】前記フレキシブル層が前記回路基板よりも
低弾性率の材料であることが好ましい。
It is preferable that the flexible layer is made of a material having a lower elastic modulus than the circuit board.

【0027】前記フレキシブル層が前記回路基板上に前
記配線導体を固着する接着層としても機能するものであ
ると良い。
Preferably, the flexible layer also functions as an adhesive layer for fixing the wiring conductor on the circuit board.

【0028】前記外部接続部は前記半導体チップの内部
接続部に対応して設けられると良い。
Preferably, the external connection portion is provided corresponding to an internal connection portion of the semiconductor chip.

【0029】以上のいずれかの半導体装置を複数個を上
下方向に積層して半導体装置を構成することができる。
A semiconductor device can be formed by vertically stacking a plurality of any of the above semiconductor devices.

【0030】本発明にかかる半導体装置では、回路基板
内、回路基板と半導体チップ間、回路基板と外部接続部
間のいずれかにフレキシブル層を有しているので、実装
基板と半導体チップの熱膨張差を吸収して応力の発生を
防止するため、接続の信頼性を向上させることができ
る。
In the semiconductor device according to the present invention, the flexible layer is provided inside the circuit board, between the circuit board and the semiconductor chip, or between the circuit board and the external connection portion. Since the difference is absorbed to prevent the occurrence of stress, the reliability of the connection can be improved.

【0031】[0031]

【発明の実施の形態】以下、本発明の実施の形態のいく
つかを図面を参照して詳細に説明する。なお、以下に説
明する各実施の形態において共通する部分は同じ参照番
号を付してその詳細な説明は省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Some embodiments of the present invention will be described below in detail with reference to the drawings. In addition, portions common to the embodiments described below are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0032】(第1の実施の形態)図1は本発明の第1
の実施の形態を示す素子断面図である。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
FIG. 3 is a cross-sectional view of an element showing the embodiment.

【0033】例えば0.1mm厚のガラスクロス入りの
エポキシ基板、あるいは75μm厚のTABテープであ
るシート状基板11の下面には配線パターン12a、上
面にはガラスクロス入りのエポキシ基板よりも低弾性率
のフレキシブル層13が積層され、その上には配線パタ
ーン12cが設けられ、さらに両者を導通するために表
裏導通用のスルーホール導体12bが設けられている。
ここで、各材料の常温におけるヤング率(縦弾性率)
は、ガラスクロス入りのエポキシ基板では10〜30G
Pa、TABテープでは1〜10GPa、フレキシブル
層では0.01GPa以下となっていることが好まし
い。
For example, an epoxy substrate containing glass cloth having a thickness of 0.1 mm or a sheet substrate 11 made of a TAB tape having a thickness of 75 μm has a wiring pattern 12a on the lower surface and an elastic modulus lower than that of the epoxy substrate containing glass cloth on the upper surface. The flexible layer 13 is laminated, a wiring pattern 12c is provided thereon, and a through-hole conductor 12b for front / back conduction is provided to conduct the two.
Here, Young's modulus (longitudinal modulus) of each material at normal temperature
Is 10 to 30 G for an epoxy board containing glass cloth.
Preferably, the pressure is 1 to 10 GPa for Pa and TAB tapes, and 0.01 GPa or less for the flexible layer.

【0034】フレキシブル層13および配線パターン1
2cの上には図2の場合と同様に絶縁層14で覆われ、
その上にバンプを有する半導体チップ5がフェイスダウ
ンで搭載されるため、バンプに対応する部分の絶縁膜4
には選択的に開口部が形成されており、はんだなどの外
部接続用材料がこの部分に供給され、加熱あるいは加圧
により両者は接続され、接続部20をなす。その直径は
50〜100μm程度である。
Flexible layer 13 and wiring pattern 1
2c is covered with the insulating layer 14 as in the case of FIG.
Since the semiconductor chip 5 having the bumps thereon is mounted face down, the portion of the insulating film 4 corresponding to the bumps is formed.
Is selectively formed with an opening, a material for external connection such as solder is supplied to this portion, and the two are connected by heating or pressurization to form a connection portion 20. Its diameter is about 50-100 μm.

【0035】また、導電配線パターン12aの表面は保
護膜としてのレジスト層18が例えば30μmの厚さで
形成されており、配線導電パターン12aの所定箇所に
はレジスト層18を貫通して外部接続用端子としてのは
んだボール17が形成されている。
On the surface of the conductive wiring pattern 12a, a resist layer 18 as a protective film is formed with a thickness of, for example, 30 .mu.m, and a predetermined portion of the wiring conductive pattern 12a penetrates through the resist layer 18 for external connection. A solder ball 17 as a terminal is formed.

【0036】次に、このような実装構造を得る工程を説
明する。
Next, a process for obtaining such a mounting structure will be described.

【0037】シート状基板11の下面にはCuなどの導
電性シートが加熱加圧により貼り付けられ、その上面に
はシート状のフレキシブルシート13がロールラミネー
ト法等により貼り付けられ、さらにその上にCuなどの
導電シートが貼り付けられる。
A conductive sheet such as Cu is attached to the lower surface of the sheet-like substrate 11 by heating and pressing, and a sheet-like flexible sheet 13 is attached to the upper surface thereof by a roll laminating method or the like. A conductive sheet such as Cu is attached.

【0038】ここで、フレキシブル層13は、TABテ
ープよりも低弾性率でフレキシブルな層でなければなら
ないが、この材料選定の際に注意を払わなければならな
い点が、低温領域(特にマイナス温度領域、例えばMI
L規格の条件Cにおける−65℃)での弾性率である。
すなわち、材料の中には常温から高温にかけては低弾性
率であるが、マイナス温度領域になると急激に弾性率が
上昇し、その弾性率が配線回路基板の母材以上になって
しまうこともある。この場合には配線回路基板単層の構
造と同じになってしまうか、あるいはそれ以上に逆効果
を与えることになるため、パッケージの使用温度領域ま
たは保証温度領域において配線回路基板母材の弾性率よ
りも確実に低弾性率のフレキシブル層材料を選択するこ
とが重要である。このような条件を満足するフレキシブ
ル層材料としては、常温で0.01GPa以下、−65
℃で3GPa以下であることが望ましい。
Here, the flexible layer 13 must be a flexible layer having a lower elastic modulus than that of the TAB tape. However, care must be taken in selecting this material in the low temperature region (particularly the minus temperature region). , For example MI
The elastic modulus at -65 ° C under the condition C of the L standard.
In other words, some materials have a low elastic modulus from normal temperature to high temperature, but the elastic modulus rises sharply in the minus temperature range, and the elastic modulus may be higher than the base material of the printed circuit board. . In this case, the structure becomes the same as the structure of the printed circuit board single layer, or more adversely, so the elastic modulus of the printed circuit board base material in the operating temperature range or the guaranteed temperature range of the package. It is more important to select a flexible layer material having a low modulus of elasticity more reliably. As a flexible layer material satisfying such conditions, 0.01 GPa or less at room temperature, -65
It is desirable that the temperature be 3 GPa or less at ℃.

【0039】このような要求を満足する材料としては、
通常熱硬化性あるいは熱可塑性の絶縁シート、例えばシ
リコーンゴムシートが用いられるが、液状の封止材料を
配線回路基板ベース材料に直接塗布し、半硬化状態で導
電シートを貼り付けて圧延成形するようにしても良い。
また、フレキシブル層として接着性を持たない材料を選
択した場合は導電シートを接着剤を用いて貼り付けるこ
とができる。
Materials satisfying such requirements include:
Usually, a thermosetting or thermoplastic insulating sheet, for example, a silicone rubber sheet is used, but a liquid sealing material is directly applied to a wiring circuit board base material, and a conductive sheet is applied in a semi-cured state and roll-formed. You may do it.
When a material having no adhesive property is selected as the flexible layer, a conductive sheet can be attached using an adhesive.

【0040】その後は通常のプリント配線基板などの工
程と同様に、レーザ、打ち抜き、ドリリング等でスルー
ホールを開口し、スルーホールメッキを行ってスルーホ
ール導体12bを形成し、両面の導電シートをパターニ
ングして配線パターン12aおよび12cを形成する。
Thereafter, in the same manner as in the process of a normal printed wiring board or the like, through holes are opened by laser, punching, drilling, etc., through hole plating is performed to form through hole conductors 12b, and the conductive sheets on both surfaces are patterned Thus, wiring patterns 12a and 12c are formed.

【0041】続いて絶縁膜14を配線パターン12cに
対応させて選択的に形成し、必要に応じ接続部分にメタ
ライズを行う。
Subsequently, an insulating film 14 is selectively formed corresponding to the wiring pattern 12c, and metallization is performed on a connection portion as necessary.

【0042】さらに、導電配線パターン12aの表面に
は保護膜としてのレジスト層18が例えば30μmの厚
さで形成され、配線導電パターン12aの所定箇所には
レジスト層18を貫通して外部接続用端子としてのはん
だボール17が形成される。その直径は300〜700
μm程度が好ましい。
Further, a resist layer 18 as a protective film is formed on the surface of the conductive wiring pattern 12a with a thickness of, for example, 30 μm, and a predetermined portion of the wiring conductive pattern 12a penetrates through the resist layer 18 to form an external connection terminal. Is formed. Its diameter is 300-700
It is preferably about μm.

【0043】このようにして製造した配線回路基板は予
め1パッケージ毎に単体化しても良いが、シート状のま
までも良く、この場合には通常のフリップチップアセン
ブリ工程を通すことにより半導体装置が製造される。
The printed circuit board manufactured as described above may be singulated for each package in advance, but may be left as a sheet. In this case, the semiconductor device is manufactured through a normal flip chip assembly process. Is done.

【0044】この実施の形態によれば、柔軟なフレキシ
ブル層が内部接続部封止層と配線回路基板との間に設け
られているので、かなり高弾性率の封止材料で内部接続
部分を固定したとしてもフレキシブル層が充分熱応力を
吸収しうる。逆にある程度低い弾性率の封止材料を用い
てもフレキシブル層が充分柔軟性を有していれば内部接
続部分に加わる半導体チップの熱膨張と実装基板の熱膨
張差に伴う熱ひずみを吸収でき、結果的に熱応力に対す
る信頼性を向上できるとともに封止材料の選定範囲も広
がる。さらに前述のようにアセンブリツールの傾きに対
しても個々のバンプが安定的であるし、シート状配線回
路基板自身が反りや平坦度ばらつきを有していてもフレ
キシブル層が吸収できるので安定したバンプとなる。
According to this embodiment, since the flexible layer is provided between the internal connection portion sealing layer and the printed circuit board, the internal connection portion is fixed with a sealing material having a considerably high elastic modulus. Even so, the flexible layer can sufficiently absorb the thermal stress. On the other hand, even if a sealing material with a low elastic modulus is used to some extent, if the flexible layer has sufficient flexibility, it can absorb the thermal expansion of the semiconductor chip applied to the internal connection and the thermal expansion caused by the difference in the thermal expansion of the mounting board. As a result, the reliability against thermal stress can be improved, and the range of selecting the sealing material can be expanded. Furthermore, as described above, the individual bumps are stable against the inclination of the assembly tool, and the flexible layer can absorb even if the sheet-shaped wiring circuit board itself has warpage or unevenness in flatness, so that stable bumps can be obtained. Becomes

【0045】図2は図1の半導体装置の変形例を示す断
面図であって、図1の構成では中央部のみに表裏導通ス
ルーホール12bが設けられていたのを複数箇所で表裏
導通スルーホール12bを設け、それに応じて半導体チ
ップ15との接続部10も増加させたものを示す。特に
ここに示された例では接続部10の位置と外部接続用の
はんだボール17とが同じ位置で互いに基板の反対面に
配置されている点に特徴がある。このような構成では、
表裏導通スルーホールの数は外部電極の数とほぼ一致す
ることになる。
FIG. 2 is a cross-sectional view showing a modification of the semiconductor device of FIG. 1. In the configuration of FIG. 1, front and back conductive through holes 12b are provided only at the central portion. 12b is provided, and the connection portion 10 with the semiconductor chip 15 is increased accordingly. Particularly, the example shown here is characterized in that the position of the connection portion 10 and the solder ball 17 for external connection are arranged at the same position on the opposite surfaces of the substrate. In such a configuration,
The number of front and back conductive through holes is almost equal to the number of external electrodes.

【0046】図3は図2の半導体装置の変形例を示す断
面図であって、ここでは外部接続用はんだボール17が
半導体チップ15の外形よりも外側の位置にあるものを
示している。
FIG. 3 is a cross-sectional view showing a modification of the semiconductor device of FIG. 2, in which the external connection solder balls 17 are located outside the outer shape of the semiconductor chip 15.

【0047】この例では剛性の高い基板材料が使用でき
るので、コプラナリティが確保できる。
In this example, since a rigid substrate material can be used, coplanarity can be ensured.

【0048】図4は図3のさらなる変形例を示す断面図
であって、基板11の周縁部に例えば金属のスティフナ
21などを貼付けて補強を行うようにした構造を採用し
た例を示す。この場合でもフレキシブルな層の緩衝効果
で周辺封止あるいは補強材の影響を緩和しうる。
FIG. 4 is a cross-sectional view showing a further modified example of FIG. 3, and shows an example in which a structure in which a metal stiffener 21 or the like is attached to the periphery of the substrate 11 for reinforcement is adopted. Even in this case, the influence of the peripheral sealing or the reinforcing material can be reduced by the buffer effect of the flexible layer.

【0049】この補強材としてはリング状スティフナ
や、カバー状スティフナ等を用いることができる。
As the reinforcing material, a ring-shaped stiffener, a cover-shaped stiffener, or the like can be used.

【0050】使用されるはんだは環境問題に考慮して鉛
フリーの銀ー錫はんだなどが使用されるが、耐疲労性の
観点からインジウムを添加したものを使用しても良い。
As the solder to be used, a lead-free silver-tin solder or the like is used in consideration of environmental issues, but a solder containing indium may be used from the viewpoint of fatigue resistance.

【0051】また、図1に示した半導体装置では半導体
チップの放熱性を向上させるために、チップ自体の封止
を行っていない構造となっているが、図5に示すよう
に、半導体チップの側面のみ、あるいは図6に示すよう
に、半導体チップの上面および側面を同時に、例えば液
状硬化樹脂22で封止を行うようにしても良い。
Further, the semiconductor device shown in FIG. 1 has a structure in which the chip itself is not sealed in order to improve the heat dissipation of the semiconductor chip. However, as shown in FIG. Only the side surface, or as shown in FIG. 6, the upper surface and the side surface of the semiconductor chip may be simultaneously sealed with, for example, the liquid hardening resin 22.

【0052】これらの変形例においても、シート状配線
基板内にフレキシブル層を設けることで、半導体チップ
の熱膨張と実装基板の熱膨張差をこのフレキシブル層が
吸収し、応力を緩和するので、内部接続部と外部接続端
子の接続部の信頼性を向上させることができる。
Also in these modified examples, by providing a flexible layer in the sheet-like wiring board, the difference between the thermal expansion of the semiconductor chip and the thermal expansion of the mounting board is absorbed by this flexible layer, and the stress is reduced. The reliability of the connection between the connection part and the external connection terminal can be improved.

【0053】(第2の実施の形態)図7は本発明の第2
の実施の形態の構成を示す素子断面図である。
(Second Embodiment) FIG. 7 shows a second embodiment of the present invention.
FIG. 3 is a cross-sectional view of an element showing the configuration of the embodiment.

【0054】この実施の形態は第1の実施の形態と類似
するが、フレキシブル層13が下面側、すなわち実装基
板と対向する側の基板上の配線導電パターン12aと基
板母材11との間に設けられている点が異なっている。
This embodiment is similar to the first embodiment except that the flexible layer 13 is provided between the wiring conductive pattern 12a and the substrate base material 11 on the lower surface, that is, on the substrate facing the mounting substrate. It differs in that it is provided.

【0055】このような構造は、多ピンでフリップチッ
プ接続に大荷重が必要でフレキシブル層にダメージを与
える可能性がある場合、あるいはフレキシブル層と配線
パターンとの密着が破壊されるような場合に適用され
る。
Such a structure is used when a large load is required for flip-chip connection with a large number of pins and the flexible layer may be damaged, or when the adhesion between the flexible layer and the wiring pattern is broken. Applied.

【0056】この構造の場合、フレキシブル層が回路基
板と外部接続部分の間に設けられるので、パッケージ全
体と実装基板の間に生じる熱応力をフレキシブル層が吸
収し、外部接続部分にほとんど熱応力が発生せず、外部
電極の接続信頼性を向上できる。さらにフレキシブル層
は垂直方向にも柔軟性を有するので、テスト時に多ピン
の外部接続端子にソケットピンなどでコンタクト取る時
にも個々の外部電極が垂直方向に自由に移動でき、その
コンタクトを確実にできる。
In this structure, since the flexible layer is provided between the circuit board and the external connection portion, the flexible layer absorbs the thermal stress generated between the entire package and the mounting board, and almost no thermal stress is applied to the external connection portion. This does not occur, and the connection reliability of the external electrodes can be improved. In addition, since the flexible layer also has flexibility in the vertical direction, individual external electrodes can move freely in the vertical direction even when making contact with multi-pin external connection terminals with socket pins etc. during testing, ensuring reliable contact. .

【0057】(第3の実施の形態)図8は本発明の第3
の実施の形態の構成を示す素子断面図であって、複数の
コア基板を用いるものを示す。
(Third Embodiment) FIG. 8 shows a third embodiment of the present invention.
FIG. 6 is a cross-sectional view of an element showing a configuration of the embodiment, using a plurality of core substrates.

【0058】すなわち、第2の実施の形態において、フ
レキシブル層13の下面に第2の基板16を有するよう
にしたものである。すなわち、フレキシブル層13は第
1の基板11と第2の基板16との間に挟時された構成
となっている。
That is, in the second embodiment, the second substrate 16 is provided on the lower surface of the flexible layer 13. That is, the flexible layer 13 is sandwiched between the first substrate 11 and the second substrate 16.

【0059】このような積層構造はラミネート法などを
用いることにより簡単に実現できる。
Such a laminated structure can be easily realized by using a laminating method or the like.

【0060】この構成において、例えば半導体チップに
対向する側の基板材料は弾性率、線膨張率がSiに近い
もの、例えばセラミックを用い、実装基板と対向する側
の基板材料は弾性率、線膨張率が実装基板に近いもの、
例えばプリント基板あるいはTABテープを用いること
により、最も発生応力の少ない実装構造を得ることがで
きる。
In this structure, for example, the substrate material on the side facing the semiconductor chip has an elastic modulus and a linear expansion coefficient close to that of Si, such as ceramic, and the substrate material on the side facing the mounting substrate has an elastic modulus and a linear expansion coefficient. The rate is close to the mounting board,
For example, by using a printed circuit board or a TAB tape, a mounting structure with the least generated stress can be obtained.

【0061】特に、異なる特性の材料を積層すること
で、内部接続部分と外部接続部分の信頼性を最適に向上
することができる。
In particular, by laminating materials having different characteristics, the reliability of the internal connection portion and the external connection portion can be optimally improved.

【0062】(第4の実施の形態)図9は本発明の第4
の実施の形態の構成を示す素子断面図であって、フレキ
シブル層を2層としたものを示す。
(Fourth Embodiment) FIG. 9 shows a fourth embodiment of the present invention.
FIG. 4 is a cross-sectional view of the device showing the configuration of the embodiment, wherein the flexible layer has two layers.

【0063】すなわち、図1に示した第1の実施の形態
において、基板11の下面側にも第2のフレキシブル層
19が設けられ、その下面に配線導電パターン12aお
よびレジスト層18が設けられている点が異なる。
That is, in the first embodiment shown in FIG. 1, the second flexible layer 19 is provided also on the lower surface side of the substrate 11, and the wiring conductive pattern 12a and the resist layer 18 are provided on the lower surface. Are different.

【0064】この2層のフレキシブル層の機能は次のと
おりである。半導体チップの熱膨張による影響を第1の
フレキシブル層13で緩和し、実装基板の熱膨張による
影響を第2のフレキシブル層19で緩和する。さらにア
ッセンブリツールの傾き、配線回路基板自体のコプラナ
リティを吸収し、電気テスト時のコンタクト性を向上で
きる。したがって、実施の形態1の効果と実施の形態2
の効果を同時に実現できる。この場合、一方のフレキシ
ブル層を他より性質の異なる材料、例えば弾性率の高い
エラストマを使用することができる。この場合も、常温
で0.01GPa以下、−65℃で3GPa以下の条件
は満足することが必要である。
The functions of the two flexible layers are as follows. The effect of the thermal expansion of the semiconductor chip is reduced by the first flexible layer 13, and the effect of the thermal expansion of the mounting substrate is reduced by the second flexible layer 19. Furthermore, the inclination of the assembly tool and the coplanarity of the printed circuit board itself can be absorbed, and the contact property during an electrical test can be improved. Therefore, the effects of Embodiment 1 and Embodiment 2
Effect can be realized at the same time. In this case, one flexible layer can be made of a material having a different property than the other, for example, an elastomer having a high elastic modulus. Also in this case, it is necessary to satisfy the conditions of 0.01 GPa or less at normal temperature and 3 GPa or less at -65 ° C.

【0065】また、フレキシブル層は導電性配線シート
の接着剤として予め回路基板に設けられるようにすれ
ば、スルーホールの開口やスルーホールメッキや配線パ
ターニング等は、例えばPCB基板の作成プロセスとま
ったく同じように作成でき、製造が容易になる。
If the flexible layer is provided on the circuit board in advance as an adhesive for the conductive wiring sheet, the opening of the through-hole, the plating of the through-hole, the wiring patterning, and the like are exactly the same as those of the PCB substrate forming process. Can be easily manufactured, and manufacturing becomes easy.

【0066】(第5の実施の形態)図10は、本発明の
第5の実施の形態を示す断面図であって、図4に示した
半導体装置を4つ積層構造としたものである。
(Fifth Embodiment) FIG. 10 is a sectional view showing a fifth embodiment of the present invention, in which the semiconductor device shown in FIG. 4 has a four-layer structure.

【0067】この構成では上述のようにして完成した半
導体装置100,200,300,400を上下に積層
し、半導体チップの外周部の基板に設けられたスルーホ
ールとスティフナの部分に設けられ貫通孔に連結ピン5
0により各層を接続するようにしている。なお、外部接
続用のはんだボール17は最下層の半導体装置100に
のみ設けられる。また、ピン50を大容量の必要な電源
線や接地線として用いることができる。また、積層され
るモジュールはエリアアレイパッケージのみでなく、予
め形成された積層モジュールをその積層構成の一部とす
ることもできる。
In this configuration, the semiconductor devices 100, 200, 300, and 400 completed as described above are vertically stacked, and a through hole provided in a substrate on an outer peripheral portion of a semiconductor chip and a through hole provided in a stiffener portion. Connecting pin 5
0 connects each layer. The solder balls 17 for external connection are provided only on the lowermost semiconductor device 100. Further, the pin 50 can be used as a power supply line or a ground line that requires a large capacity. In addition, the module to be stacked is not limited to the area array package, and a stacked module formed in advance may be a part of the stacked configuration.

【0068】このような構成では極めて集積度が高く、
信頼性の高い半導体装置を容易に得ることができる。
In such a configuration, the degree of integration is extremely high.
A highly reliable semiconductor device can be easily obtained.

【0069】[0069]

【発明の効果】以上のように、本発明によれば、配線回
路を有するシート状配線回路基板に半導体チップがバン
プ接続により内部接続され、下面に外部接続部を有する
半導体装置において、回路基板内、回路基板と半導体チ
ップ間、および前記回路基板と前記外部接続部間の少な
くともいずれかにフレキシブル層を備えているため、半
導体チップの熱膨張と実装基板の熱膨張差をフレキシブ
ル層が吸収して応力を緩和するので内部接続部と外部接
続端子の接続部の信頼性を向上させることができる。
As described above, according to the present invention, in a semiconductor device in which a semiconductor chip is internally connected to a sheet-shaped wiring circuit board having a wiring circuit by bump connection and an external connection portion is provided on a lower surface, Since a flexible layer is provided between the circuit board and the semiconductor chip and / or between the circuit board and the external connection portion, the flexible layer absorbs the difference between the thermal expansion of the semiconductor chip and the thermal expansion of the mounting board. Since the stress is relieved, the reliability of the connection between the internal connection and the external connection terminal can be improved.

【0070】フレキシブル層が回路基板の上に積層さ
れ、その上に前記半導体チップとバンプ接続を行うため
の第1の配線導体層が設けられた場合には、半導体チッ
プの熱膨張による応力を効果的に低減させることができ
る。
When a flexible layer is laminated on a circuit board and a first wiring conductor layer for bump connection with the semiconductor chip is provided on the flexible layer, the stress due to the thermal expansion of the semiconductor chip is reduced. Can be effectively reduced.

【0071】フレキシブル層が前記外部接続部をなす第
2の配線導体と前記回路基板との間に設けられた場合に
は、半導体装置全体と実装基板の熱膨張差による応力を
効果的に低減させることができる。
When a flexible layer is provided between the second wiring conductor forming the external connection portion and the circuit board, stress due to a difference in thermal expansion between the entire semiconductor device and the mounting board is effectively reduced. be able to.

【0072】フレキシブル層が前記回路基板の両面にそ
れぞれ積層され、それらの表面に前記第1の配線導体お
よび第2の配線導体がそれぞれ形成されている場合、お
よび複数の回路基板の間にフレキシブル層が積層された
場合には、半導体チップの熱膨張と実装基板の熱膨張差
をフレキシブル層が吸収して応力を緩和するので、内部
接続部と外部接続端子の接続部の信頼性を向上させるこ
とができる。
A flexible layer is laminated on both sides of the circuit board, and the first wiring conductor and the second wiring conductor are respectively formed on the surfaces thereof, and a flexible layer is provided between a plurality of circuit boards. When the layers are stacked, the flexible layer absorbs the difference between the thermal expansion of the semiconductor chip and the thermal expansion of the mounting board to relieve the stress, thereby improving the reliability of the connection between the internal connection and the external connection terminal. Can be.

【0073】フレキシブル層として低弾性率の材料を用
いた場合には、チップ、シート状配線基板母材、実装基
板間の熱膨張差を吸収し、内部接続部に加わる熱応力
や、外部接続部に加わる熱応力を緩和できるので、熱応
力に対する接続部信頼性が向上するとともに、一括内部
接続時にアセンブリツールの傾きに伴う部分的な片当た
りが発生した場合でも、ツールの傾きにならってフレキ
シブル層が容易に変形するのでバンプの潰れが均等にな
ってバンプの接続を均等に行うことができる。従い、個
々のバンプも安定した形状及び、安定した接続面積が得
られ、強度ばらつきも減少できる。
When a material having a low elastic modulus is used for the flexible layer, the difference in thermal expansion between the chip, the sheet-like wiring board base material and the mounting board is absorbed, and the thermal stress applied to the internal connection portion and the external connection portion are reduced. Can reduce the thermal stress that is applied to the joint, improving the reliability of the connection part against thermal stress, and even if the partial contact with the inclination of the assembly tool occurs during the batch internal connection, the flexible layer follows the inclination of the tool Is easily deformed, so that the bumps are evenly crushed and the bumps can be connected evenly. Accordingly, the individual bumps can also have a stable shape and a stable connection area, and can reduce the variation in strength.

【0074】フレキシブル層が回路基板上に配線導体を
固着する接着層としても機能するものである場合には、
導電配線シートの接着剤あるいは、シート基板とシート
基板の接着剤として扱えるので、配線導体の接着は複雑
なプロセスを必要とせず、たとえばラミネートや熱圧着
やキャスティングなどで実現できる。
When the flexible layer also functions as an adhesive layer for fixing the wiring conductor on the circuit board,
Since it can be treated as an adhesive for a conductive wiring sheet or an adhesive between sheet substrates, bonding of wiring conductors can be realized by, for example, lamination, thermocompression bonding, casting, or the like without requiring a complicated process.

【0075】外部接続部が半導体チップの内部接続部に
対応して設けられた場合には、応力の生ずる場所が限定
されるため、応力軽減の効果を確認しやすい。
When the external connection portion is provided corresponding to the internal connection portion of the semiconductor chip, the place where stress is generated is limited, so that the effect of stress reduction can be easily confirmed.

【0076】これらの半導体装置を複数個を上下方向に
積層してなる半導体装置の場合には、多層化による高集
積化を図りつつ発生した応力による接続の信頼性低下を
防止した半導体装置を提供することができる。
In the case of a semiconductor device in which a plurality of these semiconductor devices are stacked in the vertical direction, a semiconductor device in which the reliability of connection is prevented from being reduced due to stress generated while achieving high integration by multilayering is provided. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかるBGAタイプの半導体装置の第
1の実施の形態の断面図である。
FIG. 1 is a cross-sectional view of a first embodiment of a BGA type semiconductor device according to the present invention.

【図2】図1の半導体装置の変形例を示す断面図であっ
て、内部接続部と外部接続部の位置が対応するものを示
す。
FIG. 2 is a cross-sectional view showing a modification of the semiconductor device of FIG. 1, in which the positions of internal connection portions and external connection portions correspond to each other.

【図3】図2の半導体装置の変形例を示す断面図であっ
て、半導体チップよりも外側に外部接続部が設けられた
ものを示す。
FIG. 3 is a cross-sectional view illustrating a modification of the semiconductor device of FIG. 2, in which an external connection portion is provided outside a semiconductor chip.

【図4】図3の半導体装置の変形例を示す断面図であっ
て、外周部に強化用のスティフナを取り付けたものを示
す。
FIG. 4 is a cross-sectional view showing a modification of the semiconductor device of FIG. 3, in which a reinforcing stiffener is attached to an outer peripheral portion.

【図5】図1の半導体装置の変形例を示す断面図であっ
て、半導体チップ側面の樹脂封止を行った例を示す。
FIG. 5 is a cross-sectional view showing a modification of the semiconductor device of FIG. 1, showing an example in which resin sealing is performed on a side surface of a semiconductor chip.

【図6】図1の半導体装置の変形例を示す断面図であっ
て、半導体チップの側面および上面の樹脂封止を行った
例を示す。
FIG. 6 is a cross-sectional view showing a modification of the semiconductor device of FIG. 1, showing an example in which the side and top surfaces of a semiconductor chip are sealed with a resin.

【図7】本発明にかかるBGAタイプの半導体装置の第
2の実施の形態の断面図であって、フレキシブル層が回
路基板の下面側に存在する例を示す。
FIG. 7 is a cross-sectional view of a second embodiment of a BGA type semiconductor device according to the present invention, showing an example in which a flexible layer exists on the lower surface side of a circuit board.

【図8】本発明にかかるBGAタイプの半導体装置の第
3の実施の形態の断面図であって、フレキシブル層が2
枚の回路基板の間に積層された例を示す。
FIG. 8 is a sectional view of a third embodiment of a BGA type semiconductor device according to the present invention, wherein
An example in which the layers are stacked between two circuit boards is shown.

【図9】本発明にかかるBGAタイプの半導体装置の第
4の実施の形態の断面図であって、フレキシブル層が回
路基板の上面および下面に設けられた例を示す。
FIG. 9 is a sectional view of a BGA type semiconductor device according to a fourth embodiment of the present invention, showing an example in which flexible layers are provided on the upper and lower surfaces of a circuit board.

【図10】本発明にかかるBGAタイプの半導体装置の
第5の実施の形態の断面図であって、本発明にかかる半
導体装置を複数個積層して積層モジュールを構成した様
子を示す。
FIG. 10 is a cross-sectional view of a BGA type semiconductor device according to a fifth embodiment of the present invention, showing a state in which a plurality of semiconductor devices according to the present invention are stacked to form a stacked module.

【図11】従来のワイヤボンディングタイプのBGAパ
ッケージの断面図である。
FIG. 11 is a cross-sectional view of a conventional wire bonding type BGA package.

【図12】従来のフリップチップタイプのBGAパッケ
ージの断面図である。
FIG. 12 is a cross-sectional view of a conventional flip chip type BGA package.

【符号の説明】[Explanation of symbols]

1,11 シート状基板 2a,2c,12a,12c 配線導体 2b,12b スルーホール 3,13 フレキシブル層 4,14 絶縁層 5,15 半導体チップ 7,17 はんだボール 8,18 レジスト層 10,20 内部接続部 21 スティフナ 22 封止樹脂 50 ピン 100,200,300,400 積層半導体装置 1,11 Sheet-shaped substrate 2a, 2c, 12a, 12c Wiring conductor 2b, 12b Through hole 3,13 Flexible layer 4,14 Insulating layer 5,15 Semiconductor chip 7,17 Solder ball 8,18 Resist layer 10,20 Internal connection Part 21 stiffener 22 sealing resin 50 pin 100, 200, 300, 400 laminated semiconductor device

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】配線回路を有するシート状配線回路基板の
上面に半導体チップがバンプ接続により内部接続され、
下面に外部接続部を有する半導体装置において、前記回
路基板内、前記回路基板と半導体チップ間、および前記
回路基板と前記外部接続部間の少なくともいずれかにフ
レキシブル層を備えたことを特徴とする半導体装置。
A semiconductor chip internally connected by bump connection to an upper surface of a sheet-shaped wiring circuit board having a wiring circuit;
A semiconductor device having an external connection portion on a lower surface, wherein a flexible layer is provided in at least one of the circuit board, between the circuit board and the semiconductor chip, and / or between the circuit board and the external connection portion. apparatus.
【請求項2】前記フレキシブル層が前記回路基板の上に
積層され、その上に前記半導体チップとバンプ接続を行
うための第1の配線導体層が設けられたことを特徴とす
る請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the flexible layer is laminated on the circuit board, and a first wiring conductor layer for performing bump connection with the semiconductor chip is provided thereon. 13. The semiconductor device according to claim 1.
【請求項3】前記フレキシブル層が前記外部接続部をな
す第2の配線導体と前記回路基板との間に設けられたこ
とを特徴とする請求項1に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the flexible layer is provided between a second wiring conductor forming the external connection portion and the circuit board.
【請求項4】前記フレキシブル層が前記回路基板の両面
にそれぞれ積層され、それらの表面に前記第1の配線導
体および第2の配線導体がそれぞれ形成されていること
を特徴とする請求項1に記載の半導体装置。
4. The circuit according to claim 1, wherein the flexible layers are laminated on both surfaces of the circuit board, and the first wiring conductor and the second wiring conductor are respectively formed on the surfaces thereof. 13. The semiconductor device according to claim 1.
【請求項5】前記回路基板が複数層からなり、これらの
間に前記フレキシブル層が積層されたことを特徴とする
請求項1に記載の半導体装置。
5. The semiconductor device according to claim 1, wherein said circuit board comprises a plurality of layers, and said flexible layer is laminated between said plurality of layers.
【請求項6】前記フレキシブル層が前記回路基板よりも
低弾性率の材料であることを特徴とする請求項1ないし
5のいずれかに記載の半導体装置。
6. The semiconductor device according to claim 1, wherein said flexible layer is made of a material having a lower elastic modulus than said circuit board.
【請求項7】前記フレキシブル層が前記回路基板上に前
記配線導体を固着する接着層としても機能するものであ
ることを特徴とする請求項1ないし4のいずれかに記載
の半導体装置。
7. The semiconductor device according to claim 1, wherein said flexible layer also functions as an adhesive layer for fixing said wiring conductor on said circuit board.
【請求項8】前記外部接続部は前記半導体チップの内部
接続部に対応して設けられたことを特徴とする請求項1
ないし5のいずれかに記載の半導体装置。
8. The semiconductor device according to claim 1, wherein said external connection portion is provided corresponding to an internal connection portion of said semiconductor chip.
6. The semiconductor device according to any one of items 5 to 5.
【請求項9】請求項1ないし8のいずれかに記載の半導
体装置を複数個を上下方向に積層してなる半導体装置。
9. A semiconductor device comprising a plurality of semiconductor devices according to claim 1 stacked vertically.
JP2001090922A 2001-03-27 2001-03-27 Semiconductor device Pending JP2002289735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001090922A JP2002289735A (en) 2001-03-27 2001-03-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001090922A JP2002289735A (en) 2001-03-27 2001-03-27 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2002289735A true JP2002289735A (en) 2002-10-04

Family

ID=18945636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001090922A Pending JP2002289735A (en) 2001-03-27 2001-03-27 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2002289735A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223226A (en) * 2004-02-06 2005-08-18 Murata Mfg Co Ltd Composite multilayer board
JP2008244311A (en) * 2007-03-28 2008-10-09 Furukawa Electric Co Ltd:The Semiconductor package substrate and semiconductor device
JP2009044118A (en) * 2007-08-08 2009-02-26 Ibiden Co Ltd IC mounting substrate and manufacturing method thereof
WO2009101921A1 (en) * 2008-02-13 2009-08-20 Seiko Instruments Inc. Electronic component, electronic apparatus, and method for producing base member
US7696617B2 (en) 2003-05-30 2010-04-13 Shinko Electric Industries Co., Ltd. Package for semiconductor devices
JP2012018952A (en) * 2010-07-06 2012-01-26 Furukawa Electric Co Ltd:The Printed wiring board, semiconductor device, printed wiring board manufacturing method and semiconductor device manufacturing method
US8455766B2 (en) 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696617B2 (en) 2003-05-30 2010-04-13 Shinko Electric Industries Co., Ltd. Package for semiconductor devices
JP2005223226A (en) * 2004-02-06 2005-08-18 Murata Mfg Co Ltd Composite multilayer board
JP2008244311A (en) * 2007-03-28 2008-10-09 Furukawa Electric Co Ltd:The Semiconductor package substrate and semiconductor device
JP2009044118A (en) * 2007-08-08 2009-02-26 Ibiden Co Ltd IC mounting substrate and manufacturing method thereof
US8455766B2 (en) 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
WO2009101921A1 (en) * 2008-02-13 2009-08-20 Seiko Instruments Inc. Electronic component, electronic apparatus, and method for producing base member
JP2009194091A (en) * 2008-02-13 2009-08-27 Seiko Instruments Inc Electronic component, electronic device, and base member manufacturing method
US7923904B2 (en) 2008-02-13 2011-04-12 Seiko Instruments Inc. Electronic package having stress buffer layer on mounting surface thereof, and method for manufacturing same
JP2012018952A (en) * 2010-07-06 2012-01-26 Furukawa Electric Co Ltd:The Printed wiring board, semiconductor device, printed wiring board manufacturing method and semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
JP3914654B2 (en) Semiconductor device
US20030173679A1 (en) Stacked dice standoffs
JP2003522401A (en) Stacked integrated circuit package
KR20010086344A (en) Laminate type semiconductor apparatus
JPWO2001026155A1 (en) Semiconductor device and its manufacturing method, manufacturing device, circuit board, and electronic device
JPH1117048A (en) Semiconductor chip package
JPWO2001026147A1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic device
JP2003133518A (en) Semiconductor module
US20020079594A1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP2009278064A (en) Semiconductor device and method of manufacturing the same
JP3654116B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
TW579560B (en) Semiconductor device and its manufacturing method
JP4360240B2 (en) Semiconductor device and multilayer substrate for semiconductor device
JP2002289735A (en) Semiconductor device
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
JPH11260962A (en) Ball grid array type semiconductor device
KR20010028498A (en) conductor and flip chip structure having the same
JP4030220B2 (en) Semiconductor chip mounting structure
JP2004087936A (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
TWI720728B (en) Chip on film package structure and manufacturing method thereof
US20070075415A1 (en) Semiconductor device and semiconductor device production method
JP3841135B2 (en) Semiconductor device, circuit board and electronic equipment
JP4243077B2 (en) Semiconductor device and manufacturing method thereof
JP4342577B2 (en) Semiconductor chip mounting structure
JP3337922B2 (en) Semiconductor device and manufacturing method thereof