JP2002278478A - 発光装置、発光装置の駆動方法及び電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 ソース信号線駆動回路の駆動周波数が高くな
るのを抑えつつ、階調数の高い画像を表示することが可
能な発光装置を提供する。 【解決手段】 １つの画素が、有効発光面積が等しい複
数の副画素を有し、各副画素においてそれぞれ出現する
サブフレーム期間を全て用いて、当該画素の階調を制御
する。さらに本発明の発光装置では、例えば二進コード
法による時間階調を行う場合、特定ビットのサブフレー
ム期間を複数のサブフレーム期間に分割し、分割したサ
ブフレーム期間を連続して出現させず、間に他のビット
のサブフレーム期間または表示を行わない期間（非表示
期間）を設けていても良い。なお非表示期間において
は、画素部の全ての画素において発光素子は発光しな
い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に形成され
た発光素子を、該基板とカバー材の間に封入した表示用
パネルに関する。また、該表示用パネルにＩＣを実装し
た表示用モジュールに関する。なお本明細書において、
表示用パネル及び表示用モジュールを発光装置と総称す
る。本発明はさらに、該発光装置の駆動方法及び該発光
装置を用いた電子機器に関する。

【０００２】

【従来の技術】発光素子は自ら発光するため視認性が高
く、液晶表示装置（ＬＣＤ）で必要なバックライトが要
らず薄型化に最適であると共に、視野角にも制限が無
い。そのため、近年、発光素子を用いた発光装置はＣＲ
ＴやＬＣＤに代わる表示装置として注目されている。

【０００３】発光素子は、電場を加えることで発生する
ルミネッセンス（Electro Luminescence）が得られる有
機化合物を含む層（以下、有機化合物層と記す）と、陽
極層と、陰極層とを有する。有機化合物におけるルミネ
ッセンスには、一重項励起状態から基底状態に戻る際の
発光（蛍光）と三重項励起状態から基底状態に戻る際の
発光（リン光）とがあるが、本発明の発光装置では、ど
ちらの発光を用いていても良い。

【０００４】なお、本明細書では、陽極と陰極の間に設
けられた全ての層を有機化合物層と定義する。有機化合
物層には具体的に、発光層、正孔注入層、電子注入層、
正孔輸送層、電子輸送層等が含まれる。基本的に発光素
子は、陽極／発光層／陰極が順に積層された構造を有し
ており、この構造に加えて、陽極／正孔注入層／発光層
／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰
極等の順に積層した構造を有していることもある。

【０００５】また本明細書において、発光素子を発光さ
せることを、発光素子を駆動すると呼ぶ。また、本明細
書中では、陽極、有機化合物層及び陰極で形成される素
子を発光素子と呼ぶ。

【０００６】ところで、発光素子を有する発光装置の駆
動方法には、主にアナログ駆動とデジタル駆動とがあ
る。特にデジタル駆動は、放送電波のデジタル化に対応
して、画像情報を有するデジタルのビデオ信号（デジタ
ルビデオ信号）を、アナログに変換せずにそのまま用い
て画像を表示することが可能なため、有望である。

【０００７】デジタルビデオ信号が有する２値の電圧に
より階調表示を行う駆動方法には、画素の点灯する長さ
を制御することで階調表示を行う時間分割駆動法があ
る。

【０００８】時間分割駆動法では、１フレーム期間を複
数のサブフレーム期間に分割する。そして、各サブフレ
ーム期間において、デジタルビデオ信号により各画素が
点灯するかしないかが選択される。１フレーム期間中に
出現する全てのサブフレーム期間の内、画素が点灯した
サブフレーム期間の長さを積算することで、該画素の階
調が求められる。

【０００９】

【発明が解決しようとする課題】以下、一般的な発光装
置の画素部の構造と、その駆動方法について説明する。

【００１０】一般的なの発光装置の画素部７０００の拡
大図を図１７（Ａ）に示す。画素部７０００はソース信
号線Ｓ１〜Ｓｘ、電源供給線Ｖ１〜Ｖｘ、ゲート信号線
Ｇ１〜Ｇｙを有している。

【００１１】ソース信号線Ｓ１〜Ｓｘと、電源供給線Ｖ
１〜Ｖｘと、ゲート信号線Ｇ１〜Ｇｙとを１つずつ備え
た領域が画素７００１に相当する。画素部７０００には
マトリクス状に複数の画素７００１が配置されている。

【００１２】画素７００１の拡大図を図１７（Ｂ）に示
す。画素７００１はソース信号線Ｓｉ（Ｓ１〜Ｓｘのう
ちのいずれか１つ）と、電源供給線Ｖｉ（Ｖ１〜Ｖｘの
うちのいずれか１つ）と、ゲート信号線Ｇｊ（Ｇ１〜Ｇ
ｙのうちのいずれか１つ）とを有している。

【００１３】画素７００１はスイッチング用ＴＦＴ７０
０２と、駆動用ＴＦＴ７００３と、発光素子７００４
と、コンデンサ７００５とを有している。

【００１４】スイッチング用ＴＦＴ７００２のゲート電
極は、ゲート信号線Ｇｊに接続されている。またスイッ
チング用ＴＦＴ７００２のソース領域とドレイン領域
は、一方がソース信号線Ｓｉに、もう一方が駆動用ＴＦ
Ｔ７００３のゲート電極、各画素が有するコンデンサ７
００５にそれぞれ接続されている。

【００１５】また、駆動用ＴＦＴ７００３のソース領域
とドレイン領域は、一方が電源供給線Ｖｉに接続され、
もう一方は発光素子７００４の画素電極に接続される。
電源供給線Ｖｉはコンデンサ７００５に接続されてい
る。

【００１６】発光素子７００４は陽極と陰極と、陽極と
陰極の間に設けられた有機化合物層とを有する。陽極が
駆動用ＴＦＴ７００３のソース領域またはドレイン領域
と接続している場合、陽極を画素電極、陰極を対向電極
とする。逆に陰極が駆動用ＴＦＴ７００３のソース領域
またはドレイン領域と接続している場合、陰極を画素電
極、陽極を対向電極とする。

【００１７】発光素子７００４の対向電極には一定の電
位（対向電位）が与えられている。また電源供給線Ｖｉ
には一定の電位（電源電位）が与えられている。電源電
位と対向電位は、表示用パネルの外付けのＩＣ等により
設けられた電源によって与えられる。

【００１８】次に、図１７に示した構成を有する発光装
置で、時間分割駆動法を用いて表示を行った場合につい
て、図１８を用いて説明する。時間分割駆動法では、１
フレーム期間内に複数のサブフレーム期間が設けられて
いる。図１８は、図１７に示した構成を有する発光装置
において、サブフレーム期間の出現するタイミングを示
しており、横軸はタイムスケールを、縦軸はゲート信号
線の位置を示している。

【００１９】図１８では、１フレーム期間中にｎ個（ｎ
は自然数）のサブフレーム期間ＳＦ１〜ＳＦｎが設けら
れている。そしてｎ個のサブフレーム期間のそれぞれに
おいて、１ビット分のデジタルビデオ信号が各画素に入
力されている。該デジタルビデオ信号によって、各画素
の発光素子が発光するかしないかが選択される。

【００２０】上記動作をより詳しく説明すると、ゲート
信号線Ｇ１〜Ｇｙが順に選択されることで、各ゲート信
号線に接続されたスイッチング用ＴＦＴ７００２がオン
になる。なお本明細書において信号線が選択されると
は、該信号線にゲート電極が接続されたＴＦＴが全てオ
ンになることを意味する。

【００２１】そして各ゲート信号線が選択されていると
きに、ソース信号線Ｓ１〜Ｓｙからオンのスイッチング
用ＴＦＴ７００２を介して、駆動用ＴＦＴ７００３のゲ
ート電極に１ビット分のデジタルビデオ信号が入力され
る。

【００２２】駆動用ＴＦＴ７００３はデジタルビデオ信
号によってスイッチングが制御される。駆動用ＴＦＴ７
００３がオンだと、電源電位が発光素子７００４の画素
電極に与えられ、電源電位と対向電位の電位差により発
光素子７００４が発光する。逆に、駆動用ＴＦＴ７００
３がオフだと、電源電位は発光素子７００４の画素電極
に与えられないので発光素子７００４は発光しない。な
お本明細書において発光素子が発光している状態を発光
状態と呼び、発光していない状態を非発光状態と呼ぶ。

【００２３】全ての画素にデジタルビデオ信号が入力さ
れると、１つのサブフレーム期間が終了し、次のサブフ
レーム期間が開始される。そして上述した動作が繰り返
され、サブフレーム期間ＳＦ１〜ＳＦｎのそれぞれにお
いて、各画素の発光素子７００４が発光するかしないか
が選択される。これにより、各画素の表示する階調の高
さが制御され、１フレーム期間で１つの画像が表示され
る。

【００２４】ところで上述した駆動方法では、ｎビット
のデジタルビデオ信号を用いて表示を行う場合、１フレ
ーム期間内に少なくともｎ個のサブフレーム期間を設け
る必要がある。よって画像の階調数を高くするためにデ
ジタルビデオ信号のビット数を多くすると、１フレーム
期間内に設けるサブフレーム期間の数が増える。

【００２５】通常の発光装置では、１秒間に６０以上の
フレーム期間を設けることが好ましい。１秒間に表示さ
れる画像の数が６０より少なくなると、視覚的に画像の
ちらつきが目立ち始めることがある。そこで、画像のち
らつきを抑えるためにフレーム周波数を落とさずに階調
数の高い画像を表示しようとした場合、サブフレーム期
間の長さを短くする必要がある。

【００２６】しかしサブフレーム期間の長さを短くして
いくと、画素へデジタルビデオ信号を入力する速度が、
サブフレーム期間の長さに対応しきれないという問題が
生じる。この問題について、以下に図１９を用いて詳し
く説明する。

【００２７】図１９は一般的な時間分割駆動法における
サブフレーム期間ＳＦ（ｋ−１）、ＳＦｋ、ＳＦ（ｋ＋
１）（ｋは任意の自然数）の出現するタイミングを示し
ており、横軸はタイムスケールを、縦軸はゲート信号線
の位置を示している。またｔ１はサブフレーム期間ＳＦ
ｋにおいて、全ての画素に１ビット分のデジタルビデオ
信号が入力される期間の長さを示しており、ｔ２は各ラ
インの画素におけるサブフレーム期間ＳＦｋの長さを示
している。なお１ライン分の画素は、同じゲート信号線
を有している。

【００２８】図１９（Ａ）はｔ１≦ｔ２の場合を示して
おり、図１９（Ｂ）はｔ１＞ｔ２の場合を示している。

【００２９】図１９（Ａ）に示したｔ１≦ｔ２の場合、
ｋ番目のサブフレーム期間ＳＦｋが終了し、次の（ｋ＋
１）番目のサブフレーム期間ＳＦ（ｋ＋１）が開始され
るまでに、全ての画素に１ビット分のデジタルビデオ信
号が入力されている。よって１ビット分のデジタルビデ
オ信号の画素への入力と、次の１ビット分のデジタルビ
デオ信号の画素への入力とが、同じ画素部において並行
して行われることがない。

【００３０】しかし図１９（Ｂ）に示したｔ１＞ｔ２の
場合、ｋ番目のサブフレーム期間ＳＦｋが終了しても画
素への１ビット分のデジタルビデオ信号の入力が終了し
ていない。つまり１ビット分のデジタルビデオ信号の画
素への入力と並行して、次の１ビット分のデジタルビデ
オ信号の画素への入力を開始しなくてはならない。

【００３１】階調数を高くするためにサブフレーム期間
ｔ２を短くしていくとｔ１＞ｔ２となり、図１９（Ｂ）
に示した駆動を行わなくてはならないが、図１７で示し
た構成の発光装置では不可能であった。サブフレーム期
間ｔ２を短くしてもｔ１≦ｔ２とするためには、全ての
画素に１ビット分のデジタルビデオ信号を入力する期間
ｔ１の長さを短くする必要が生じる。

【００３２】ｔ１を短くするためには、ソース信号線へ
のデジタルビデオ信号の入力を制御しているソース信号
線駆動回路の駆動周波数を高くする必要がある。しか
し、ソース信号線駆動回路の駆動周波数を高くしすぎる
と、ソース信号線駆動回路が有するトランジスタが駆動
周波数に対応しきれなくなり、動作が不可能か、または
信頼性の上で難が出てくる可能性があった。

【００３３】上述した問題に鑑み、階調数の高い画像の
表示を行うことが可能な、新しい構成の発光装置が所望
されている。

【００３４】

【課題を解決するための手段】本発明の発光装置は、１
つの画素が複数の副画素を有し、各副画素は実際に発光
が得られる面積（有効発光面積）は互いに等しい。な
お、発光素子の有効発光面積は、発光素子が有する画素
電極のうち、発せられる光が基板上に形成されたＴＦ
Ｔ、配線等の光を透過しないものに遮られない領域の面
積を指す。

【００３５】そして本発明では、各副画素においてそれ
ぞれ出現するサブフレーム期間を全て用いて、当該画素
の階調を制御する。

【００３６】上記構成によって、１フレーム期間に設け
るサブフレーム期間の数を増やしても、各サブフレーム
期間の長さが短くなるのを抑えることができる。よって
画素のデジタルビデオ信号を入力する期間（書きこみ期
間）が短くなるのを抑えることができる。したがって、
フレーム周波数を落とさず、なおかつソース信号線駆動
回路の駆動周波数が高くなるのを抑えつつ、階調数の高
い画像を表示することが可能になる。

【００３７】また一般的な面積分割駆動法とは異なり、
副画素の有効発光面積はほぼ同じである。一般的な面積
分割駆動法では、一番小さい副画素にデザインルールを
あてはめて設計するので高精細化が難しかった。しかし
本発明の発光装置は階調数が増加しても副画素の有効発
光面積がほぼ同じであるので、高精細化が可能である。

【００３８】さらに本発明の発光装置では、例えば二進
コード法による時間階調を行う場合、特定ビットのサブ
フレーム期間を複数のサブフレーム期間に分割し、分割
したサブフレーム期間を連続して出現させず、間に他の
ビットのサブフレーム期間または表示を行わない期間
（非表示期間）を設けていても良い。なお非表示期間に
おいては、画素部の全ての画素において発光素子は発光
しない。

【００３９】上記構成により、動画擬似輪郭の発生を防
ぐことができる。

【００４０】なおかつ本発明の発光装置では、動画擬似
輪郭の発生を防ぐためにサブフレーム期間を分割して
も、１つのサブフレーム期間の長さが短くなるのを抑え
ることができ、ソース信号線駆動回路の駆動周波数の高
さを抑えることができる。

【００４１】以下に、本発明の構成を示す。

【００４２】本明細書で開示する発明は、複数の画素を
有する発光装置であって、前記複数の画素はそれぞれ複
数の副画素を有しており、前記複数の副画素は発光素子
をそれぞれ有しており、前記複数の副画素は、有効発光
面積が互いに等しいことを特徴とする発光装置である。

【００４３】本明細書で開示する発明は、複数の画素を
有する発光装置であって、前記複数の画素はそれぞれ複
数の副画素を有しており、前記複数の副画素は発光素子
をそれぞれ有しており、前記複数の副画素は、有効発光
面積が互いに等しくなっており、前記複数の副画素のそ
れぞれにおいて前記発光素子が発光状態である期間の長
さが、デジタルビデオ信号によって制御されることで、
前記複数の画素のそれぞれにおいて表示される階調が制
御されていることを特徴とする発光装置である。

【００４４】本明細書で開示する発明は、複数の画素を
有する発光装置であって、前記複数の画素はそれぞれ複
数の副画素を有しており、前記複数の副画素は発光素子
をそれぞれ有しており、前記複数の副画素は、有効発光
面積が互いに等しくなっており、前記複数の副画素にお
いて、１フレーム期間中に複数のサブフレーム期間が出
現し、前記複数のサブフレーム期間のそれぞれにおい
て、デジタルビデオ信号の各ビットによって、前記複数
の副画素の前記発光素子が発光状態になるか非発光状態
になるかが選択され、前記複数の副画素のそれぞれにお
いて前記発光素子が発光状態にあるサブフレーム期間の
長さの総和が長くなればなるほど、前記複数の画素のそ
れぞれにおいて表示される階調数が高くなることを特徴
とする発光装置である。

【００４５】本明細書で開示する発明は、複数の画素を
有する発光装置であって、前記複数の画素はそれぞれ複
数の副画素を有しており、前記複数の副画素は発光素子
及びＴＦＴをそれぞれ有しており、前記発光素子に流れ
る電流は、前記ＴＦＴによって制御されており、前記複
数の副画素は、有効発光面積が互いに等しいことを特徴
とする発光装置である。

【００４６】本明細書で開示する発明は、複数の画素を
有する発光装置であって、前記複数の画素はそれぞれ複
数の副画素を有しており、前記複数の副画素は発光素
子、第１のＴＦＴ、第２のＴＦＴ及び第３のＴＦＴをそ
れぞれ有しており、前記複数の副画素の全てにおいて、
同じ期間に前記第１のＴＦＴがオンになり、前記第１の
ＴＦＴがオンのときにデジタルビデオ信号の電位が前記
第２のＴＦＴのゲート電極に与えられ、前記デジタルビ
デオ信号の電位によって前記第２のＴＦＴのスイッチン
グが制御されることで、前記発光素子が発光状態になる
か非発光状態になるかが選択され、前記第３のＴＦＴが
オンのときに前記発光素子は非発光状態になり、前記複
数の副画素のそれぞれにおいて前記発光素子が発光状態
である期間の長さが、前記デジタルビデオ信号によって
制御されることで、前記複数の画素のそれぞれにおいて
表示される階調が制御され、前記複数の副画素は、有効
発光面積が互いに等しいことを特徴とする発光装置であ
る。

【００４７】本明細書で開示する発明は、複数の画素を
有する発光装置であって、前記複数の画素はそれぞれ複
数の副画素を有しており、前記複数の副画素は発光素
子、第１のＴＦＴ、第２のＴＦＴ、第３のＴＦＴ、ソー
ス信号線、書き込み用ゲート信号線、消去用ゲート信号
線及び電源供給線をそれぞれ有しており、前記第１のＴ
ＦＴのゲート電極は前記書き込み用ゲート信号線に接続
されており、前記第１のＴＦＴのソース領域とドレイン
領域は、一方は前記ソース信号線に、もう一方は前記第
２のＴＦＴのゲート電極に接続されており、前記第２の
ＴＦＴのソース領域は前記電源供給線に、ドレイン領域
は前記発光素子が有する画素電極に接続されており、前
記第３のＴＦＴのゲート電極は前記消去用ゲート信号線
に接続されており、前記第３のＴＦＴのソース領域とド
レイン領域は、一方は前記電源供給線に、もう一方は前
記第２のＴＦＴのゲート電極に接続されており、前記複
数の画素がそれぞれ有する書き込み用ゲート信号線は同
じ期間に選択され、前記複数の副画素のそれぞれにおい
て前記発光素子が発光状態である期間の長さが、前記ソ
ース信号線に入力されるデジタルビデオ信号によって制
御されることで、前記複数の画素のそれぞれにおいて表
示される階調が制御され、前記複数の副画素は、有効発
光面積が互いに等しいことを特徴とする発光装置であ
る。

【００４８】本明細書で開示する発明は、複数の画素を
有する発光装置であって、前記複数の画素はそれぞれ複
数の副画素を有しており、前記複数の副画素は発光素
子、第１のＴＦＴ、第２のＴＦＴ、第３のＴＦＴ、ソー
ス信号線、消去用ゲート信号線及び電源供給線をそれぞ
れ有しており、前記複数の副画素は、同一画素内におい
て書き込み用ゲート信号線を共有しており、前記第１の
ＴＦＴのゲート電極は前記書き込み用ゲート信号線に接
続されており、前記第１のＴＦＴのソース領域とドレイ
ン領域は、一方は前記ソース信号線に、もう一方は前記
第２のＴＦＴのゲート電極に接続されており、前記第２
のＴＦＴのソース領域は前記電源供給線に、ドレイン領
域は前記発光素子が有する画素電極に接続されており、
前記第３のＴＦＴのゲート電極は前記消去用ゲート信号
線に接続されており、前記第３のＴＦＴのソース領域と
ドレイン領域は、一方は前記電源供給線に、もう一方は
前記第２のＴＦＴのゲート電極に接続されており、前記
複数の画素がそれぞれ有する書き込み用ゲート信号線は
同じ期間に選択され、前記複数の副画素のそれぞれにお
いて前記発光素子が発光状態である期間の長さが、前記
ソース信号線に入力されるデジタルビデオ信号によって
制御されることで、前記複数の画素のそれぞれにおいて
表示される階調が制御され、前記複数の副画素は、有効
発光面積が互いに等しいことを特徴とする発光装置であ
る。

【００４９】本明細書で開示する発明は、複数の画素を
有する発光装置であって、前記複数の画素はそれぞれ複
数の副画素を有しており、前記複数の副画素は発光素
子、第１のＴＦＴ、第２のＴＦＴ、第３のＴＦＴ、ソー
ス信号線、書き込み用ゲート信号線及び消去用ゲート信
号線をそれぞれ有しており、前記複数の副画素は同一画
素内において電源供給線を共有しており、前記第１のＴ
ＦＴのゲート電極は前記書き込み用ゲート信号線に接続
されており、前記第１のＴＦＴのソース領域とドレイン
領域は、一方は前記ソース信号線に、もう一方は前記第
２のＴＦＴのゲート電極に接続されており、前記第２の
ＴＦＴのソース領域は前記電源供給線に、ドレイン領域
は前記発光素子が有する画素電極に接続されており、前
記第３のＴＦＴのゲート電極は前記消去用ゲート信号線
に接続されており、前記第３のＴＦＴのソース領域とド
レイン領域は、一方は前記電源供給線に、もう一方は前
記第２のＴＦＴのゲート電極に接続されており、前記複
数の画素がそれぞれ有する書き込み用ゲート信号線は同
じ期間に選択され、前記複数の副画素のそれぞれにおい
て前記発光素子が発光状態である期間の長さが、前記ソ
ース信号線に入力されるデジタルビデオ信号によって制
御されることで、前記複数の画素のそれぞれにおいて表
示される階調が制御され、前記複数の副画素は、有効発
光面積が互いに等しいことを特徴とする発光装置であ
る。

【００５０】本明細書で開示する発明は、複数の画素を
有する発光装置であって、前記複数の画素はそれぞれ複
数の副画素を有しており、前記複数の副画素は発光素
子、第１のＴＦＴ、第２のＴＦＴ、第３のＴＦＴ、ソー
ス信号線及び消去用ゲート信号線をそれぞれ有してお
り、前記複数の副画素は、同一画素内において書き込み
用ゲート信号線及び電源供給線を共有しており、前記第
１のＴＦＴのゲート電極は前記書き込み用ゲート信号線
に接続されており、前記第１のＴＦＴのソース領域とド
レイン領域は、一方は前記ソース信号線に、もう一方は
前記第２のＴＦＴのゲート電極に接続されており、前記
第２のＴＦＴのソース領域は前記電源供給線に、ドレイ
ン領域は前記発光素子が有する画素電極に接続されてお
り、前記第３のＴＦＴのゲート電極は前記消去用ゲート
信号線に接続されており、前記第３のＴＦＴのソース領
域とドレイン領域は、一方は前記電源供給線に、もう一
方は前記第２のＴＦＴのゲート電極に接続されており、
前記複数の画素がそれぞれ有する書き込み用ゲート信号
線は同じ期間に選択され、前記複数の副画素のそれぞれ
において前記発光素子が発光状態である期間の長さが、
前記ソース信号線に入力されるデジタルビデオ信号によ
って制御されることで、前記複数の画素のそれぞれにお
いて表示される階調が制御され、前記複数の副画素は、
有効発光面積が互いに等しいことを特徴とする発光装置
である。

【００５１】本発明は、前記複数の副画素がそれぞれ有
する前記第１のＴＦＴの極性が全て同じであることを特
徴としていても良い。

【００５２】本発明は、前記複数の副画素がそれぞれ有
する前記第２のＴＦＴの極性が全て同じであることを特
徴としていても良い。

【００５３】本発明は、前記複数の副画素がそれぞれ有
する前記第３のＴＦＴの極性が全て同じであることを特
徴としていても良い。

【００５４】本発明は、前記発光装置を用いることを特
徴とする電子機器であっても良い。

【００５５】

【発明の実施の形態】図１と図２を用いて、本発明の発
光装置の構造について説明する。図１（Ａ）は本発明の
発光装置に含まれる表示用パネルのブロック図である。
基板（図示せず）上に、画素部１００と、ソース信号線
駆動回路１０１と、書き込み用ゲート信号線駆動回路１
０２と、消去用ゲート信号線駆動回路１０３とが設けら
れている。

【００５６】なお、本実施の形態では、画素部１００
と、駆動回路群（ソース信号線駆動回路１０１、書き込
み用ゲート信号線駆動回路１０２及び消去用ゲート信号
線駆動回路１０３が含まれる）とが同一基板上に形成さ
れているが、本発明はこの構成に限定されない。画素部
１００と駆動回路群とが異なる基板上に形成され、ＦＰ
Ｃ等のコネクターを介して互いに接続されていてもよ
い。

【００５７】また、ソース信号線駆動回路１０１とゲー
ト信号線駆動回路（書き込み用ゲート信号線駆動回路１
０２及び消去用ゲート信号線駆動回路１０３が含まれ
る）の数は、図１（Ａ）に示した数に限定されない。ソ
ース信号線駆動回路１０１は１つ以上設けられていれば
良い。またゲート信号線駆動回路も１つ以上設けられて
いれば良く、書き込み用ゲート信号線駆動回路１０２と
消去用ゲート信号線駆動回路１０３とを、１つのゲート
信号線駆動回路で代用しても良い。

【００５８】画素部１００には複数の画素１０４がマト
リクス状に設けられており、各画素１０４は複数の副画
素を有している。なお各画素が有する副画素の数は、作
製が可能な限りいくつでも良い。本実施の形態では説明
を分かり易くするために、１つの画素１０４が第１副画
素１０５と、第２副画素１０６の２つの副画素を有して
いる例について説明する。

【００５９】図１（Ｂ）に画素の回路図を示す。画素１
０４が有する第１副画素１０５と第２副画素１０６は、
１つの電源供給線Ｖ＿ｉ（ｉは１〜ｘの任意の数）と、
１つの書き込み用ゲート信号線Ｇａ＿ｊ（ｊは１〜ｙの
任意の数）とを共有している。なお電源供給線は、必ず
しも全ての副画素で共有する必要はない。ただしこの場
合、全ての副画素が有する電源供給線は同じ電位に保た
れる。

【００６０】また、第１副画素１０５と第２副画素１０
６は、異なるソース信号線を１つずつ有しており、本実
施の形態では、第１副画素１０５が有するソース信号線
を第１ソース信号線ＳＬ＿ｉ（ｉは１〜ｘの任意の
数）、第２副画素１０６が有するソース信号線を第２ソ
ース信号線ＳＲ＿ｉ（ｉは１〜ｘの任意の数）とする。

【００６１】また、第１副画素１０５と第２副画素１０
６は、異なる消去用ゲート信号線を１つずつ有してお
り、本実施の形態では、第１副画素１０５が有する消去
用ゲート信号線を第１消去用ゲート信号線ＧｅＬ＿ｊ
（ｊは１〜ｙの任意の数）、第２副画素１０６が有する
消去用ゲート信号線を第２消去用ゲート信号線ＧｅＲ＿
ｊ（ｊは１〜ｙの任意の数）とする。

【００６２】また各副画素は、それぞれスイッチング用
ＴＦＴ（第１のＴＦＴ）１１０、駆動用ＴＦＴ（第２の
ＴＦＴ）１１１、消去用ＴＦＴ（第３のＴＦＴ）１１
２、発光素子１１３、コンデンサ１１４を有している。

【００６３】各副画素が有するスイッチング用ＴＦＴ１
１０のゲート電極は、書き込み用ゲート信号線Ｇａ＿ｊ
に接続されている。また各副画素が有するスイッチング
用ＴＦＴ１１０のソース領域とドレイン領域は、一方は
各副画素が有するソース信号線に、もう一方は各副画素
が有する駆動用ＴＦＴ１１１のゲート電極に接続されて
いる。本実施の形態の場合、第１副画素１０５が有する
スイッチング用ＴＦＴ１１０のソース領域とドレイン領
域は、一方は第１ソース信号線ＳＬ＿ｉに、もう一方は
第１副画素１０５が有する駆動用ＴＦＴ１１１のゲート
電極に接続されている。また、第２副画素１０６が有す
るスイッチング用ＴＦＴ１１０のソース領域とドレイン
領域は、一方は第２ソース信号線ＳＲ＿ｉに、もう一方
は第２副画素１０６が有する駆動用ＴＦＴ１１１のゲー
ト電極に接続されている。

【００６４】各副画素が有する駆動用ＴＦＴ１１１のソ
ース領域は電源供給線Ｖ＿ｉに、ドレイン領域は各副画
素が有する発光素子１１３の画素電極にそれぞれ接続さ
れている。

【００６５】また、各副画素が有する消去用ＴＦＴ１１
２は、各副画素が有する消去用ゲート信号線にそれぞれ
接続されている。本実施の形態の場合、第１副画素１０
５が有する消去用ＴＦＴ１１２のゲート電極は、第１消
去用ゲート信号線ＧｅＬ＿ｊに接続されており、第２副
画素１０６が有する消去用ＴＦＴ１１２のゲート電極
は、第２消去用ゲート信号線ＧｅＲ＿ｊに接続されてい
る。

【００６６】また各副画素が有する消去用ＴＦＴ１１２
のソース領域とドレイン領域は、一方は電源供給線Ｖ＿
ｉに、もう一方は各副画素が有する駆動用ＴＦＴ１１１
のゲート電極に接続されている。

【００６７】図２に、図１（Ａ）に示した画素部１００
の回路図を示す。画素部１００には第１ソース信号線Ｓ
Ｌ＿１〜ＳＬ＿ｘと、第２ソース信号線ＳＲ＿１〜ＳＲ
＿ｘと、電源供給線Ｖ＿１〜Ｖ＿ｘと、書き込み用ゲー
ト信号線Ｇａ＿１〜Ｇａ＿ｙと、第１消去用ゲート信号
線ＧｅＬ＿１〜ＧｅＬ＿ｙと、第２消去用ゲート信号線
ＧｅＲ＿１〜ＧｅＲ＿ｙとが設けられている。

【００６８】なお、画素部１００が有する第１ソース信
号線と電源供給線の数は必ずしも同じであるとは限らな
い。画素部１００が有する第２ソース信号線と電源供給
線の数も、必ずしも同じであるとは限らない。また、画
素部１００が有する書き込み用ゲート信号線と第１消去
用ゲート信号線の数が必ずしも同じであるとは限らな
い。画素部１００が有する書き込み用ゲート信号線と第
２消去用ゲート信号線の数も、必ずしも同じであるとは
限らない。

【００６９】次に、図１及び図２に示した構造を有する
本発明の発光装置の、駆動方法について説明する。なお
本実施の形態では、６ビットのデジタルビデオ信号を用
いて表示を行った場合について説明するが、本発明の発
光装置が用いるデジタルビデオ信号のビット数は、これ
に限定されない。

【００７０】図３に、各画素１０４が有する第１副画素
１０５と第２副画素１０６における、サブフレーム期間
の出現するタイミングを示す。第１副画素１０５では、
１フレーム期間内にサブフレーム期間ＳＦ６＿１、ＳＦ
２、ＳＦ４＿１、ＳＦ５＿２、ＳＦ４＿２が順に出現す
る。第２副画素１０６では、１フレーム期間内にサブフ
レーム期間ＳＦ５＿１、ＳＦ１、ＳＦ６＿２、ＳＦ３、
ＳＦ６＿３が順に出現する。

【００７１】なお、サブフレーム期間ＳＦ１〜ＳＦ３
は、１ビット目〜３ビット目のデジタルビデオ信号にそ
れぞれ対応している。また、サブフレーム期間ＳＦ４＿
１と、ＳＦ４＿２は共に４ビット目のデジタルビデオ信
号に対応している。また、サブフレーム期間ＳＦ５＿１
と、ＳＦ５＿２は共に５ビット目のデジタルビデオ信号
に対応している。また、サブフレーム期間ＳＦ６＿１
と、ＳＦ６＿２と、ＳＦ６＿３は共に６ビット目のデジ
タルビデオ信号に対応している。

【００７２】第１副画素１０５においてサブフレーム期
間ＳＦ６＿１が開始されるタイミングと、第２副画素１
０６においてサブフレーム期間ＳＦ５＿１が開始される
タイミングは同じである。同様に、第１副画素１０５に
おいてサブフレーム期間ＳＦ２が開始されるタイミング
と、第２副画素１０６においてサブフレーム期間ＳＦ１
が開始されるタイミングは同じである。同様に、第１副
画素１０５においてサブフレーム期間ＳＦ４＿１が開始
されるタイミングと、第２副画素１０６においてサブフ
レーム期間ＳＦ６＿２が開始されるタイミングは同じで
ある。同様に、第１副画素１０５においてサブフレーム
期間ＳＦ５＿２が開始されるタイミングと、第２副画素
１０６においてサブフレーム期間ＳＦ３が開始されるタ
イミングは同じである。同様に、第１副画素１０５にお
いてサブフレーム期間ＳＦ４＿２が開始されるタイミン
グと、第２副画素１０６においてサブフレーム期間ＳＦ
６＿３が開始されるタイミングは同じである。

【００７３】また表１に、各副画素において出現するサ
ブフレーム期間の出現する順序と、長さの比を示す。な
お括弧内の数字は当該サブフレーム期間の、他のサブフ
レーム期間に対する長さの比に相当する。

【００７４】

【表１】

【００７５】本実施の形態では、ＳＦ１：ＳＦ２：ＳＦ
３：（ＳＦ４＿１＋ＳＦ４＿２）：（ＳＦ５＿１＋ＳＦ
５＿２）：（ＳＦ６＿１＋ＳＦ６＿２＋ＳＦ６＿３）＝
２⁰：２¹：２²：２³：２⁴：２⁵となっている。そして、
どのサブフレーム期間において発光素子が発光するかは
デジタルビデオ信号によって決まり、発光するサブフレ
ーム期間の組み合わせで２⁶階調のうち所望の階調表示
を行うことができる。なおｎビットのデジタルビデオ信
号を用いて駆動を行うとき、各ビットに対応するサブフ
レーム期間の長さの比は、２⁰：２¹：…：２^(n-1)とな
る。

【００７６】なお、サブフレーム期間の出現する順序
や、各副画素において出現するサブフレーム期間の対応
するビットは、設計者が適宜選択可能である。

【００７７】なお本実施の形態では、４ビット目のデジ
タルビデオ信号に対応するサブフレーム期間を、ＳＦ４
＿１とＳＦ４＿２の２つに分割している。また、５ビッ
ト目のデジタルビデオ信号に対応するサブフレーム期間
を、ＳＦ５＿１とＳＦ５＿２の２つに分割しているま
た、６ビット目のデジタルビデオ信号に対応するサブフ
レーム期間を、ＳＦ６＿１とＳＦ６＿２とＳＦ６＿３の
３つに分割している。しかし本発明において分割するサ
ブフレーム期間が対応するデジタルビデオ信号のビット
数は、必ずしもこれに限定されない。

【００７８】分割するサブフレーム期間は１つでも複数
でも良い。ただし上位ビットに対応するサブフレーム期
間、言いかえると長さの長いサブフレーム期間から順に
分割することが好ましい。

【００７９】また、サブフレーム期間の分割数は設計者
が適宜選択可能であるが、いくつまで分割するかは、発
光装置の駆動速度と、要求される画像の表示品質とのバ
ランスによって決めるのが好ましい。

【００８０】また同じビットのデジタルビデオ信号に対
応する、分割したサブフレーム期間の長さは同じである
ことが望ましいが、本発明はこれに限定されない。分割
したサブフレーム期間の長さは必ずしも同じである必要
はない。

【００８１】また分割数もこれに限定されない。そし
て、サブフレーム期間を分割し、分割したサブフレーム
期間同士が同じ副画素において連続して出現しないよう
に、間に他のサブフレーム期間または表示を行わない期
間（非表示期間）を設けていても良い。なお非表示期間
においては、画素部の全ての画素において発光素子は発
光しない。

【００８２】上記構成により、動画擬似輪郭が発生する
のを防ぐことができる。ただし、本発明はこの構成に限
定されず、必ずしもサブフレーム期間を分割する必要は
ない。

【００８３】次に、各サブフレーム期間における画素の
動作について説明する。各サブフレーム期間が開始され
ると、全ての画素に順にデジタルビデオ信号が入力され
る。そして、該デジタルビデオ信号の有する１または０
の情報によって、第１副画素１０５と、第２副画素１０
６がそれぞれ有する発光素子が、発光するかしないかが
選択される。

【００８４】上記動作についてより詳しく説明する。ま
ず各画素が有する書き込み用ゲート信号線が順に選択さ
れる。なお、書き込み用ゲート信号線は１つずつ選択さ
れ、同時に２つ以上の書き込み用ゲート信号線は選択さ
れない。例えば書き込み用ゲート信号線Ｇａ＿ｊが選択
されると、書き込み用ゲート信号線Ｇａ＿ｊにゲート電
極が接続されたスイッチング用ＴＦＴ１１０が全てオン
になる。

【００８５】そして全てのソース信号線（本実施例では
第１ソース信号線と第２ソース信号線）に、各サブフレ
ーム期間に対応するビットのデジタルビデオ信号が入力
される。つまり、ＳＦ１〜ＳＦ３では、それぞれ１ビッ
ト目〜３ビット目のデジタルビデオ信号が入力される。
また、ＳＦ４＿１と、ＳＦ４＿２では共に４ビット目の
デジタルビデオ信号が入力され、ＳＦ５＿１と、ＳＦ５
＿２では共に５ビット目のデジタルビデオ信号が入力さ
れ、ＳＦ６＿１と、ＳＦ６＿２と、ＳＦ６＿３では共に
６ビット目のデジタルビデオ信号が入力される。ただ
し、第１ソース信号線には、第１副画素において出現す
るサブフレーム期間に対応するビットのデジタルビデオ
信号が入力され、第２ソース信号線には、第２副画素に
おいて出現するサブフレーム期間に対応するビットのデ
ジタルビデオ信号が入力される。

【００８６】図１（Ｂ）に示した画素においては、第１
ソース信号線ＳＬ＿ｉに、第１副画素において出現する
サブフレーム期間に対応するビット数のデジタルビデオ
信号が入力される。また、第２ソース信号線ＳＲ＿ｉ
に、第２副画素において出現するサブフレーム期間に対
応するビット数のデジタルビデオ信号が入力される。

【００８７】各副画素において、デジタルビデオ信号は
オンのスイッチング用ＴＦＴ１１０を介して、駆動用Ｔ
ＦＴ１１１のゲート電極に入力される。駆動用ＴＦＴ１
１１は、入力されたデジタルビデオ信号によってそのス
イッチングが制御される。

【００８８】駆動用ＴＦＴ１１１がオンだと、電源供給
線の電位（電源電位）が駆動用ＴＦＴ１１１を介して発
光素子１１３の画素電極に与えられる。よって発光素子
１１３が有する有機化合物層に電源電位と対向電位の電
位差（発光素子駆動電圧）が印加され、発光素子１１３
が発光する。

【００８９】逆に駆動用ＴＦＴ１１１がオフだと、電源
電位は発光素子１１３の画素電極に与えられない。よっ
て発光素子駆動電圧が有機化合物層に印加されないた
め、発光素子１１３は発光しない。

【００９０】上記動作が画素部の全ての画素において行
われ、全ての画素、具体的には各副画素にデジタルビデ
オ信号が入力される。なお本明細書において画素、また
は副画素にデジタルビデオ信号が入力されるとは、当該
画素または副画素の駆動用ＴＦＴのゲート電極にデジタ
ルビデオ信号の電位が与えられることを意味する。な
お、本明細書では、全ての画素にデジタルビデオ信号を
入力するまでの期間を書き込み期間Ｔａと呼ぶ。

【００９１】次に、書き込み期間Ｔａが終了する前、も
しくは終了した後に、第１消去用ゲート信号線または第
２消去用ゲート信号線が選択される。第１消去用ゲート
信号線が選択されると、第１消去用ゲート信号線にゲー
ト電極が接続された第１副画素１０５の消去用ＴＦＴ１
１２が全てオンになり、電源電位が第１副画素１０５の
駆動用ＴＦＴ１１１のゲート電極に与えられる。よっ
て、第１副画素１０５の駆動用ＴＦＴ１１１は、ゲート
電極とソース領域の電位が等しくなるのでオフになり、
第１副画素１０５の発光素子１１３は非発光状態にな
る。そして、第１副画素１０５においてサブフレーム期
間が終了する。

【００９２】同様に、第２消去用ゲート信号線が選択さ
れると、第２消去用ゲート信号線にゲート電極が接続さ
れた第２副画素１０６の消去用ＴＦＴ１１２が全てオン
になり、電源電位が第２副画素１０６の駆動用ＴＦＴ１
１１のゲート電極に与えられる。よって、第２副画素１
０６の駆動用ＴＦＴ１１１は、ゲート電極とソース領域
の電位が等しくなるのでオフになり、第２副画素１０６
の発光素子１１３は非発光状態になる。そして、第２副
画素１０６においてサブフレーム期間が終了する。

【００９３】なお、同じ画素においても、第１消去用ゲ
ート信号線と第２消去用ゲート信号線の選択されるタイ
ミングは同じであるとは限らない。第１消去用ゲート信
号線と第２消去用ゲート信号線の選択されるタイミング
は、当該副画素において出現するサブフレーム期間の長
さによって決まる。

【００９４】なお本明細書では、全ての第１消去用ゲー
ト信号線が選択されるまでの期間、または全ての第２消
去用ゲート信号線が選択されるまでの期間を、消去期間
Ｔｅと呼ぶ。なお第１消去用ゲート信号線の選択は１つ
ずつ行われ、同時に２つ以上選択されない。同様に、第
２消去用ゲート信号線の選択は１つずつ行われ、同時に
２つ以上選択されない。

【００９５】図４（Ａ）に、書き込み期間Ｔａにおい
て、書き込み用ゲート信号線が選択されるタイミングを
示す。また図４（Ｂ）に、第１副画素１０５において出
現した消去期間Ｔｅにおいて、第１消去用ゲート信号線
が選択されるタイミングを示す。なお、第２副画素１０
６において出現した消去期間において、第２消去用ゲー
ト信号線が選択されるタイミングは、第１副画素１０５
と同じであるので、図４（Ｂ）を参照できる。

【００９６】そして、同じ画素が有する複数の副画素の
うち、先にサブフレーム期間が終了した副画素において
は、他の副画素においてサブフレーム期間が終了するま
で、発光素子が非表示状態になっている。そして全ての
副画素においてサブフレーム期間が終了した後に、当該
画素が有する全ての副画素において次のサブフレーム期
間が一斉に開始される。なお、先のサブフレーム期間が
終了してから、次のサブフレーム期間が開始されるまで
の、発光素子が非発光状態にある期間を、非表示期間Ｂ
Ｆと呼ぶ。

【００９７】また、サブフレーム期間を分割すること
で、サブフレーム期間どうしの長さの差を縮めることが
できる。よって同じ画素が有する複数の副画素のそれぞ
れにおいて同時に開始されるサブフレーム期間の長さの
差を縮めることができ、１フレーム期間における非表示
期間の長さを短くし、コントラストを高めることもでき
る。

【００９８】なお上述した動作において、サブフレーム
期間が書き込み期間よりも長い場合、言いかえると書き
込み期間Ｔａが終了した後にサブフレーム期間が終了す
る場合、第１消去用ゲート信号線または第２消去用ゲー
ト信号線を選択せずに、次のサブフレーム期間を開始し
ても良い。この場合、サブフレーム期間とサブフレーム
期間の間に非表示期間ＢＦは出現しない。

【００９９】なお、画素におけるサブフレーム期間の出
現するタイミングは、各ラインの画素毎に異なってい
る。なお本発明において１ライン分の画素は、同じ書き
込み用ゲート信号線を有している。図５に各ラインの画
素毎のサブフレーム期間の出現するタイミングを示す。
横軸はタイムスケールを、縦軸は書き込み用ゲート信号
線の位置を示している。

【０１００】１番最初のラインの画素においてサブフレ
ーム期間が開始されてから、最後のラインの画素におい
てサブフレーム期間が開始されるまでの期間が、書き込
み期間Ｔａに相当する。また、１番最初のラインの画素
において非表示期間が開始されてから、最後のラインの
画素において非表示期間が開始されるまでの期間が消去
期間Ｔｅに相当する。本実施の形態においては、サブフ
レーム期間ＳＦ２、ＳＦ４＿１、ＳＦ４＿２、ＳＦ５＿
１、ＳＦ１、ＳＦ３が終了した直後に非表示期間が出現
している。本発明において非表示期間は、必ずしも上述
したサブフレーム期間の直後に開始されるとは限らな
い。ただし少なくとも、書き込み期間よりも長さの短い
サブフレーム期間の直後に、非表示期間は設けられる。

【０１０１】本発明の発光装置では、各副画素に消去用
ＴＦＴ１１２を設けることで、非表示期間ＢＦを出現さ
せることができる。そのため、図１７に示した一般的な
発光装置とは異なり、サブフレーム期間を全ての画素に
１ビット分のデジタルビデオ信号が入力される期間の長
さ、（本発明の発光装置では書き込み期間の長さに相当
する）よりも短くすることができる。

【０１０２】図６は本発明の発光装置において、時間分
割駆動法を用いて表示を行った際に、サブフレーム期間
ＳＦ（ｋ−１）、ＳＦｋ、ＳＦ（ｋ＋１）（ｋは任意の
自然数）の出現するタイミングを示している。横軸はタ
イムスケールを、縦軸は各ラインの画素の位置を示して
いる。またｔ１はサブフレーム期間ＳＦｋにおいて、全
ての画素に１ビット分のデジタルビデオ信号が入力され
る書き込み期間の長さを示しており、ｔ２は各ラインの
画素におけるサブフレーム期間ＳＦｋの長さを示してい
る。なお１ライン分の画素は、同じゲート信号線を有し
ている。

【０１０３】ｔ３は各ラインの画素における非表示期間
ＢＦの長さである。非表示期間の長さｔ３は、ＳＦｋと
重なっている書き込み期間と、ＳＦ（ｋ＋１）と重なっ
ている書き込み期間とが、互いに重ならないような長さ
であることが重要である。つまりｔ３≧ｔ１−ｔ２とす
ることが重要である。

【０１０４】上記動作により、階調数を高くするために
サブフレーム期間ｔ２を短くし、ｔ１＞ｔ２となって
も、１ビット分のデジタルビデオ信号の画素への入力と
並行して、同じ画素部内において次の１ビット分のデジ
タルビデオ信号の画素への入力を開始する必要がない。

【０１０５】また、本発明の発光装置では、画素が有す
る複数の副画素のそれぞれにおいて出現するサブフレー
ム期間において、各副画素の発光素子が発光するかしな
いかで階調表示を行っている。そのため、副画素を設け
ない一般的な発光装置で時間分割駆動を行う場合に比べ
て、サブフレーム期間が短くなるのを抑えることができ
る。よって、サブフレーム期間の数が増加しても、ソー
ス信号線駆動回路の駆動周波数が高くなるのを抑えるこ
とができる。したがって、フレーム周波数を落とさず、
なおかつソース信号線駆動回路の駆動周波数が高くなる
のを抑えつつ、階調数の高い画像を表示することが可能
になる。

【０１０６】また、フレーム周波数を落とさず、なおか
つソース信号線駆動回路の駆動周波数が高くなるのを抑
えつつ、動画擬似輪郭の視認されずらい画像を表示する
ことが可能になる。

【０１０７】

【実施例】以下に、本発明の実施例について説明する。

【０１０８】（実施例１）本実施例では、図１（Ｂ）に
示した本発明の発光装置の画素の上面図について説明す
る。図７に本実施例の画素の上面図を示す。

【０１０９】２０５は第１副画素、２０６は第２副画素
を示しており、各副画素にはスイッチング用ＴＦＴ２１
０、駆動用ＴＦＴ２１１、消去用ＴＦＴ２１２が形成さ
れている。

【０１１０】また、第１副画素２０５と第２副画素２０
６は、書き込み用ゲート信号線Ｇａ＿ｊ及び電源供給線
Ｖ＿ｉを共有している。そして第１副画素２０５は第１
消去用ゲート信号線ＧｅＬ＿ｊを有しており、第２副画
素２０６は第２消去用ゲート信号線ＧｅＲ＿ｊを有して
いる。

【０１１１】各副画素において、スイッチング用ＴＦＴ
２１０のソース領域とドレイン領域は、一方は各副画素
が有するソース信号線に、もう一方は接続配線２２５を
介してゲート配線２２２に接続されている。ゲート配線
２２２の一部は駆動用ＴＦＴ２１１のゲート電極として
用いられている。

【０１１２】また駆動用ＴＦＴ２１１のソース領域は電
源供給線Ｖ＿ｉに、ドレイン領域は発光素子の画素電極
２２０に接続されている。なお本実施例では図示してい
ないが、画素電極に接して有機化合物層が形成されてお
り、該有機化合物層に接して対向電極が形成されてい
る。

【０１１３】ゲート配線２２２は書き込み用ゲート信号
線及び消去用ゲート信号線と同じ層に形成される。そし
てゲート配線２２２はゲート絶縁膜（図示せず）を間に
介してＴＦＴの活性層と同じ層に形成された容量用活性
層２２１と重なっている。容量用活性層２２１は電源供
給線Ｖ＿ｉと接続されており、電源電位が与えられてい
る。ゲート配線２２２と容量用活性層２２１とでコンデ
ンサ２１４が形成される。

【０１１４】また、ゲート配線２２２は層間絶縁膜（図
示せず）を間に介して電源供給線Ｖ＿ｉとも重なってお
り、ゲート配線２２２と電源供給線Ｖ＿ｉとの間に形成
される容量を用いて、駆動用ＴＦＴ２１１のゲート電極
の電位を保持するようにしても良い。

【０１１５】また消去用ＴＦＴ２１２のソース領域とド
レイン領域は、一方は接続配線２２４を介してゲート配
線２２２に接続され、もう一方は電源供給線Ｖ＿ｉに接
続されている。なお、接続配線２２５と２２４は、ソー
ス信号線及び電源供給線と同じ層に形成されている。

【０１１６】また消去用ＴＦＴ２１２のゲート電極は、
各副画素が有する消去用ゲート信号線に接続されてい
る。

【０１１７】なお本実施例は本発明の一実施例を示した
だけであり、本発明の発光装置は本実施例で示した構成
に限定されない。

【０１１８】（実施例２）本実施例では、図１（Ｂ）に
示した構成を有する本発明の発光装置において、６ビッ
トのデジタルビデオ信号を用いて表示を行った場合につ
いて説明する。ただしサブフレーム期間は分割せずに、
デジタルビデオ信号のビット数と同じ数のサブフレーム
期間を用いて表示を行う例について説明する。

【０１１９】表２に、各副画素において出現するサブフ
レーム期間の出現する順序と、長さの比を示す。なお括
弧内の数字は当該サブフレーム期間の、他のサブフレー
ム期間に対する長さの比に相当する。

【０１２０】

【表２】

【０１２１】第１副画素１０５では、１フレーム期間内
にサブフレーム期間ＳＦ６、ＳＦ３、ＳＦ１が順に出現
する。第２副画素１０６では、１フレーム期間内にサブ
フレーム期間ＳＦ５、ＳＦ４、ＳＦ２が順に出現する。

【０１２２】なお、サブフレーム期間ＳＦ１〜ＳＦ６
は、１〜６ビット目のデジタルビデオ信号にそれぞれ対
応している。

【０１２３】第１副画素１０５においてサブフレーム期
間ＳＦ６が開始されるタイミングと、第２副画素１０６
においてサブフレーム期間ＳＦ５が開始されるタイミン
グは同じである。同様に、第１副画素１０５においてサ
ブフレーム期間ＳＦ３が開始されるタイミングと、第２
副画素１０６においてサブフレーム期間ＳＦ４が開始さ
れるタイミングは同じである。同様に、第１副画素１０
５においてサブフレーム期間ＳＦ１が開始されるタイミ
ングと、第２副画素１０６においてサブフレーム期間Ｓ
Ｆ２が開始されるタイミングは同じである。

【０１２４】本実施例では、ＳＦ１：ＳＦ２：ＳＦ３：
ＳＦ４：ＳＦ５：ＳＦ６＝２⁰：２¹：２²：２³：２⁴：
２⁵となっている。このサブフレーム期間の組み合わせ
で２⁶階調のうち所望の階調表示を行うことができる。
なおｎビットのデジタルビデオ信号を用いて駆動を行う
とき、各ビットに対応するサブフレーム期間の長さの比
は、２⁰：２¹：…：２^(n-1)となる。

【０１２５】サブフレーム期間の出現する順序や、各副
画素において出現するサブフレーム期間の対応するビッ
トは、設計者が適宜選択可能である。

【０１２６】本発明の発光装置では、画素が有する複数
の副画素のそれぞれにおいて出現するサブフレーム期間
において、各副画素の発光素子が発光するかしないかで
階調表示を行っている。そのため、副画素を設けない一
般的な発光装置で時間分割駆動を行う場合に比べて、サ
ブフレーム期間が短くなるのを抑えることができる。よ
って、サブフレーム期間の数が増加しても、ソース信号
線駆動回路の駆動周波数が高くなるのを抑えることがで
きる。したがって、フレーム周波数を落とさず、なおか
つソース信号線駆動回路の駆動周波数が高くなるのを抑
えつつ、階調数が高い画像を表示することが可能にな
る。

【０１２７】なお本発明は６ビットのデジタルビデオ信
号のみ用いることができるわけではない。対応するビッ
ト数は、設計者が適宜設定することが可能である。

【０１２８】本実施例は、実施例１と自由に組み合わせ
て実施することが可能である。

【０１２９】（実施例３）本実施例では、図１（Ｂ）に
示した構成を有する本発明の発光装置において、８ビッ
トのデジタルビデオ信号を用いて表示を行った場合につ
いて説明する。

【０１３０】表３に、各副画素において出現するサブフ
レーム期間の出現する順序と、長さの比を示す。なお括
弧内の数字は当該サブフレーム期間の、他のサブフレー
ム期間に対する長さの比に相当する。

【０１３１】

【表３】

【０１３２】第１副画素１０５では、１フレーム期間内
にサブフレーム期間ＳＦ８＿１、ＳＦ２、ＳＦ６＿１、
ＳＦ７＿２、ＳＦ８＿３、ＳＦ１が順に出現する。第２
副画素１０６では、１フレーム期間内にサブフレーム期
間ＳＦ４、ＳＦ７＿１、ＳＦ８＿２、ＳＦ３、ＳＦ５、
ＳＦ６＿２が順に出現する。

【０１３３】なお、サブフレーム期間ＳＦ１〜ＳＦ５
は、１〜５ビット目のデジタルビデオ信号にそれぞれ対
応している。また、サブフレーム期間ＳＦ６＿１と、Ｓ
Ｆ６＿２は共に６ビット目のデジタルビデオ信号に対応
している。また、サブフレーム期間ＳＦ７＿１と、ＳＦ
７＿２は共に７ビット目のデジタルビデオ信号に対応し
ている。また、サブフレーム期間ＳＦ８＿１と、ＳＦ８
＿２と、ＳＦ８＿３は共に８ビット目のデジタルビデオ
信号に対応している。

【０１３４】第１副画素１０５においてサブフレーム期
間ＳＦ８＿１が開始されるタイミングと、第２副画素１
０６においてサブフレーム期間ＳＦ４が開始されるタイ
ミングは同じである。同様に、第１副画素１０５におい
てサブフレーム期間ＳＦ２が開始されるタイミングと、
第２副画素１０６においてサブフレーム期間ＳＦ７＿１
が開始されるタイミングは同じである。同様に、第１副
画素１０５においてサブフレーム期間ＳＦ６＿１が開始
されるタイミングと、第２副画素１０６においてサブフ
レーム期間ＳＦ８＿２が開始されるタイミングは同じで
ある。同様に、第１副画素１０５においてサブフレーム
期間ＳＦ７＿２が開始されるタイミングと、第２副画素
１０６においてサブフレーム期間ＳＦ３が開始されるタ
イミングは同じである。同様に、第１副画素１０５にお
いてサブフレーム期間ＳＦ８＿３が開始されるタイミン
グと、第２副画素１０６においてサブフレーム期間ＳＦ
５が開始されるタイミングは同じである。同様に、第１
副画素１０５においてサブフレーム期間ＳＦ１が開始さ
れるタイミングと、第２副画素１０６においてサブフレ
ーム期間ＳＦ６＿２が開始されるタイミングは同じであ
る。

【０１３５】本実施例では、ＳＦ１：ＳＦ２：ＳＦ３：
ＳＦ４：ＳＦ５：（ＳＦ６＿１＋ＳＦ６＿２）：ＳＦ
（ＳＦ７＿１＋ＳＦ７＿２）：（ＳＦ８＿１＋ＳＦ８＿
２＋ＳＦ８＿３）＝２⁰：２¹：２²：２³：２⁴：２⁵：２
⁶：２⁷となっている。このサブフレーム期間の組み合わ
せで２⁸階調のうち所望の階調表示を行うことができ
る。なおｎビットのデジタルビデオ信号を用いて駆動を
行うとき、各ビットに対応するサブフレーム期間の長さ
の比は、２⁰：２¹：…：２^(n-1)となる。

【０１３６】サブフレーム期間の出現する順序や、各副
画素において出現するサブフレーム期間の対応するビッ
トは、設計者が適宜選択可能である。

【０１３７】なお本実施例では、６ビット目のデジタル
ビデオ信号に対応するサブフレーム期間を、ＳＦ６＿１
とＳＦ６＿２の２つに分割している。また、７ビット目
のデジタルビデオ信号に対応するサブフレーム期間を、
ＳＦ７＿１とＳＦ７＿２の２つに分割している。また、
８ビット目のデジタルビデオ信号に対応するサブフレー
ム期間を、ＳＦ８＿１とＳＦ８＿２とＳＦ８＿３の３つ
に分割している。しかし本発明において分割するサブフ
レーム期間が対応するデジタルビデオ信号のビット数
は、必ずしもこれに限定されない。

【０１３８】分割するサブフレーム期間は１つでも複数
でも良い。ただし上位ビットに対応するサブフレーム期
間、言いかえると長さの長いサブフレーム期間から順に
分割することが好ましい。

【０１３９】また、サブフレーム期間の分割数は設計者
が適宜選択可能であるが、いくつまで分割するかは、発
光装置の駆動速度と、要求される画像の表示品質とのバ
ランスによって決めるのが好ましい。

【０１４０】また同じビットのデジタルビデオ信号に対
応する、分割したサブフレーム期間の長さは同じである
ことが望ましいが、本発明はこれに限定されない。分割
したサブフレーム期間の長さは必ずしも同じである必要
はない。

【０１４１】また分割数もこれに限定されない。そし
て、サブフレーム期間を分割し、分割したサブフレーム
期間同士が同じ副画素において連続して出現しないよう
に、間に他のサブフレーム期間または表示を行わない期
間（非表示期間）を設けていても良い。なお非表示期間
においては、画素部の全ての画素において発光素子は発
光しない。

【０１４２】上記構成により、動画擬似輪郭の発生を防
ぐことができる。ただし、本発明はこの構成に限定され
ず、必ずしも分割する必要はない。

【０１４３】また、サブフレーム期間を分割すること
で、サブフレーム期間どうしの長さの差を縮めることが
できる。よって同じ画素が有する複数の副画素のそれぞ
れにおいて同時に開始されるサブフレーム期間の長さの
差を縮めることができ、１フレーム期間における非表示
期間の長さを短くし、コントラストを高めることもでき
る。

【０１４４】本発明の発光装置では、画素が有する複数
の副画素のそれぞれにおいて出現するサブフレーム期間
において、各副画素の発光素子が発光するかしないかで
階調表示を行っている。そのため、副画素を設けない一
般的な発光装置で時間分割駆動を行う場合に比べて、サ
ブフレーム期間が短くなるのを抑えることができる。よ
って、サブフレーム期間の数が増加しても、ソース信号
線駆動回路の駆動周波数が高くなるのを抑えることがで
きる。したがって、フレーム周波数を落とさず、なおか
つソース信号線駆動回路の駆動周波数が高くなるのを抑
えつつ、階調数が高い画像を表示することが可能にな
る。

【０１４５】なお本発明は８ビットのデジタルビデオ信
号のみ用いることができるわけではない。対応するビッ
ト数は、設計者が適宜設定することが可能である。

【０１４６】本実施例は、実施例１と自由に組み合わせ
て実施することが可能である。

【０１４７】（実施例４）本実施例では、図１（Ｂ）に
示した構成を有する本発明の発光装置において、各副画
素において出現するサブフレーム期間を、フレーム期間
毎に互いに入れ替える場合について説明する。

【０１４８】表４に、各副画素において出現するサブフ
レーム期間の出現する順序と、長さの比を示す。なお括
弧内の数字は当該サブフレーム期間の、他のサブフレー
ム期間に対する長さの比に相当する。

【０１４９】

【表４】

【０１５０】第１副画素１０５では、先に出現する第１
フレーム期間内に、サブフレーム期間ＳＦ３、ＳＦ１が
順に出現する。第２副画素１０６では、先に出現する第
１フレーム期間内に、サブフレーム期間ＳＦ４＿１、Ｓ
Ｆ２、ＳＦ４＿２が順に出現する。

【０１５１】また、第１副画素１０５では、後に出現す
る第２フレーム期間内に、サブフレーム期間ＳＦ４＿
１、ＳＦ２、ＳＦ４＿２が順に出現する。第２副画素１
０６では、後に出現する第２フレーム期間内に、サブフ
レーム期間ＳＦ３、ＳＦ１が順に出現する。

【０１５２】なお、サブフレーム期間ＳＦ１〜ＳＦ３
は、１〜３ビット目のデジタルビデオ信号にそれぞれ対
応している。また、サブフレーム期間ＳＦ４＿１と、Ｓ
Ｆ４＿２は、共に４ビット目のデジタルビデオ信号に対
応している。

【０１５３】サブフレーム期間ＳＦ３が開始されるタイ
ミングと、サブフレーム期間ＳＦ４＿１が開始されるタ
イミングは同じである。また、サブフレーム期間ＳＦ１
が開始されるタイミングと、サブフレーム期間ＳＦ２が
開始されるタイミングは同じである。また、片方の副画
素においてサブフレーム期間ＳＦ４＿２が出現している
とき、もう片方の副画素において非表示ＢＦが出現して
いる。

【０１５４】本実施例では、ＳＦ１：ＳＦ２：ＳＦ３：
（ＳＦ４＿１＋ＳＦ４＿２）＝２⁰：２¹：２²：２³とな
っている。このサブフレーム期間の組み合わせで２⁴階
調のうち所望の階調表示を行うことができる。

【０１５５】本実施例では、各副画素において出現する
サブフレーム期間を、フレーム期間毎に互いに入れ替え
ており、これによって各副画素が有する発光素子の発光
する期間を、互いに同じぐらいにすることができる。

【０１５６】なお、本実施例においてサブフレーム期間
の出現する順序や、各副画素において出現するサブフレ
ーム期間の対応するビットは、設計者が適宜選択可能で
ある。

【０１５７】また、本実施例では４ビット目のデジタル
ビデオ信号に対応するサブフレーム期間を、ＳＦ４＿１
とＳＦ４＿２の２つに分割している。しかし本実施例に
おいて分割するサブフレーム期間が対応するデジタルビ
デオ信号のビット数は、必ずしもこれに限定されない。
また分割数もこれに限定されない。

【０１５８】分割するサブフレーム期間は１つでも複数
でも良い。ただし上位ビットに対応するサブフレーム期
間、言いかえると長さの長いサブフレーム期間から順に
分割することが好ましい。

【０１５９】また、サブフレーム期間の分割数は設計者
が適宜選択可能であるが、いくつまで分割するかは、発
光装置の駆動速度と、要求される画像の表示品質とのバ
ランスによって決めるのが好ましい。

【０１６０】なお本実施例は４ビットのデジタルビデオ
信号のみ用いることができるわけではない。対応するビ
ット数は、設計者が適宜設定することが可能である。

【０１６１】本実施例は、実施例１〜３と自由に組み合
わせて実施することが可能である。

【０１６２】（実施例５）本実施例では、本発明の発光
装置において、図１（Ｂ）に示したのとは異なる構成の
画素について、図８を用いて説明する。

【０１６３】図８に本実施例の画素の回路図を示す。画
素３０４が有する第１副画素３０５と第２副画素３０６
は、１つの電源供給線Ｖ＿ｉ（ｉは１〜ｘの任意の数）
を共有している。

【０１６４】また、第１副画素３０５と第２副画素３０
６は、異なるソース信号線を１つずつ有しており、本実
施例では、第１副画素３０５が有するソース信号線を第
１ソース信号線ＳＬ＿ｉ（ｉは１〜ｘの任意の数）、第
２副画素３０６が有するソース信号線を第２ソース信号
線ＳＲ＿ｉ（ｉは１〜ｘの任意の数）とする。

【０１６５】また、第１副画素３０５と第２副画素３０
６は、異なる書き込み用ゲート信号線を１つずつ有して
おり、本実施例では、第１副画素３０５が有する書き込
み用ゲート信号線を第１書き込み用ゲート信号線ＧａＬ
＿ｊ（ｊは１〜ｙの任意の数）、第２副画素３０６が有
する書き込み用ゲート信号線を第２書き込み用ゲート信
号線ＧａＲ＿ｊ（ｊは１〜ｙの任意の数）とする。

【０１６６】また、第１副画素３０５と第２副画素３０
６は、異なる消去用ゲート信号線を１つずつ有してお
り、本実施例では、第１副画素３０５が有する消去用ゲ
ート信号線を第１消去用ゲート信号線ＧｅＬ＿ｊ（ｊは
１〜ｙの任意の数）、第２副画素３０６が有する消去用
ゲート信号線を第２消去用ゲート信号線ＧｅＲ＿ｊ（ｊ
は１〜ｙの任意の数）とする。

【０１６７】また各副画素は、それぞれスイッチング用
ＴＦＴ３１０、駆動用ＴＦＴ３１１、消去用ＴＦＴ３１
２、発光素子３１３、コンデンサ３１４を有している。

【０１６８】各副画素が有するスイッチング用ＴＦＴ３
１０のゲート電極は、各副画素が有する書き込み用ゲー
ト信号線Ｇａ＿ｊに接続されている。本実施例の場合、
第１副画素３０５が有するスイッチング用ＴＦＴ３１０
のゲート電極は、第１書き込み用ゲート信号線ＧａＬ＿
ｊに接続されている。また、第２副画素３０６が有する
スイッチング用ＴＦＴ３１０のゲート電極は、第２書き
込み用ゲート信号線ＧａＲ＿ｊに接続されている。

【０１６９】また各副画素が有するスイッチング用ＴＦ
Ｔ３１０のソース領域とドレイン領域は、一方は各副画
素が有するソース信号線に、もう一方は各副画素が有す
る駆動用ＴＦＴ３１１のゲート電極に接続されている。
本実施例の場合、第１副画素３０５が有するスイッチン
グ用ＴＦＴ３１０のソース領域とドレイン領域は、一方
は第１ソース信号線ＳＬ＿ｉに、もう一方は第１副画素
３０５が有する駆動用ＴＦＴ３１１のゲート電極に接続
されている。また、第２副画素３０６が有するスイッチ
ング用ＴＦＴ３１０のソース領域とドレイン領域は、一
方は第２ソース信号線ＳＲ＿ｉに、もう一方は第２副画
素３０６が有する駆動用ＴＦＴ３１１のゲート電極に接
続されている。

【０１７０】各副画素が有する駆動用ＴＦＴ３１１のソ
ース領域は電源供給線Ｖ＿ｉに、ドレイン領域は各副画
素が有する発光素子３１３の画素電極にそれぞれ接続さ
れている。

【０１７１】また、各副画素が有する消去用ＴＦＴ３１
２は、各副画素が有する消去用ゲート信号線にそれぞれ
接続されている。本実施例の場合、第１副画素３０５が
有する消去用ＴＦＴ３１２のゲート電極は、第１消去用
ゲート信号線ＧｅＬ＿ｊに接続されており、第２副画素
３０６が有する消去用ＴＦＴ３１２のゲート電極は、第
２消去用ゲート信号線ＧｅＲ＿ｊに接続されている。

【０１７２】また各副画素が有する消去用ＴＦＴ３１２
のソース領域とドレイン領域は、一方は電源供給線Ｖ＿
ｉに、もう一方は各副画素が有する駆動用ＴＦＴ３１１
のゲート電極に接続されている。

【０１７３】本実施例では、書き込み期間において第１
書き込み用ゲート信号線ＧａＬ＿ｊと第２書き込み用ゲ
ート信号線ＧａＲ＿ｊが同時に選択される。

【０１７４】本実施例では、図１（Ｂ）に示した構成に
比べ、１つの書き込み用ゲート信号線に接続されている
スイッチング用ＴＦＴの数が半分になる。よって書き込
み用ゲート信号線の負荷が小さくなるので、該信号線を
選択する際の応答速度が早くなる。

【０１７５】本実施例は、実施例１〜４と自由に組み合
わせて実施することが可能である。

【０１７６】（実施例６）本実施例では、本発明の発光
装置において、各画素に副画素が３つずつ設けられてい
る場合について説明する。

【０１７７】図９を用いて、本発明の発光装置の構造に
ついて説明する。図９（Ａ）は本発明の発光装置に含ま
れる表示用パネルのブロック図である。基板（図示せ
ず）上に、画素部４００と、ソース信号線駆動回路４０
１と、書き込み用ゲート信号線駆動回路４０２と、消去
用ゲート信号線駆動回路４０３とが設けられている。

【０１７８】なお、本実施例では、画素部４００と、駆
動回路群（ソース信号線駆動回路４０１、書き込み用ゲ
ート信号線駆動回路４０２及び消去用ゲート信号線駆動
回路４０３が含まれる）とが同一基板上に形成されてい
るが、本発明はこの構成に限定されない。画素部４００
と駆動回路群とが異なる基板上に形成され、ＦＰＣ等の
コネクターを介して互いに接続されていてもよい。

【０１７９】また、ソース信号線駆動回路４０１とゲー
ト信号線駆動回路（書き込み用ゲート信号線駆動回路４
０２及び消去用ゲート信号線駆動回路４０３が含まれ
る）の数は、図９（Ａ）に示した数に限定されない。ソ
ース信号線駆動回路４０１は１つ以上設けられていれば
良い。またゲート信号線駆動回路も１つ以上設けられて
いれば良く、書き込み用ゲート信号線駆動回路４０２と
消去用ゲート信号線駆動回路４０３とを、１つのゲート
信号線駆動回路で代用しても良い。

【０１８０】画素部４００には複数の画素４０４がマト
リクス状に設けられており、各画素４０４は複数の副画
素を有している。なお各画素が有する副画素の数は、作
製が可能な限りいくつでも良い。本実施例では１つの画
素４０４が第１副画素４０５と、第２副画素４０６と、
第３副画素４０７の３つの副画素を有している。

【０１８１】図９（Ｂ）に画素の回路図を示す。画素４
０４が有する第１副画素４０５と、第２副画素４０６
と、第３副画素４０７は、１つの電源供給線Ｖ＿ｉ（ｉ
は１〜ｘの任意の数）と、１つの書き込み用ゲート信号
線Ｇａ＿ｊ（ｊは１〜ｙの任意の数）とを共有してい
る。

【０１８２】また、第１副画素４０５と、第２副画素４
０６と、第３副画素４０７は、異なるソース信号線を１
つずつ有しており、本実施例では、第１副画素４０５が
有するソース信号線を第１ソース信号線ＳＬ＿ｉ（ｉは
１〜ｘの任意の数）、第２副画素４０６が有するソース
信号線を第２ソース信号線ＳＲ＿ｉ（ｉは１〜ｘの任意
の数）、第３副画素４０７が有するソース信号線を第３
ソース信号線ＳＴ＿ｉ（ｉは１〜ｘの任意の数）とす
る。

【０１８３】また、第１副画素４０５と、第２副画素４
０６、第３副画素４０７は、異なる消去用ゲート信号線
を１つずつ有しており、本実施例では、第１副画素４０
５が有する消去用ゲート信号線を第１消去用ゲート信号
線ＧｅＬ＿ｊ（ｊは１〜ｙの任意の数）、第２副画素４
０６が有する消去用ゲート信号線を第２消去用ゲート信
号線ＧｅＲ＿ｊ（ｊは１〜ｙの任意の数）、第３副画素
４０７が有する消去用ゲート信号線を第３消去用ゲート
信号線ＧｅＴ＿ｊ（ｊは１〜ｙの任意の数）とする。

【０１８４】また各副画素は、それぞれスイッチング用
ＴＦＴ４１０、駆動用ＴＦＴ４１１、消去用ＴＦＴ４１
２、発光素子４１３、コンデンサ４１４を有している。

【０１８５】各副画素が有するスイッチング用ＴＦＴ４
１０のゲート電極は、書き込み用ゲート信号線Ｇａ＿ｊ
に接続されている。また各副画素が有するスイッチング
用ＴＦＴ４１０のソース領域とドレイン領域は、一方は
各副画素が有するソース信号線に、もう一方は各副画素
が有する駆動用ＴＦＴ４１１のゲート電極に接続されて
いる。本実施例の場合、第１副画素４０５が有するスイ
ッチング用ＴＦＴ４１０のソース領域とドレイン領域
は、一方は第１ソース信号線ＳＬ＿ｉに、もう一方は第
１副画素４０５が有する駆動用ＴＦＴ４１１のゲート電
極に接続されている。また、第２副画素４０６が有する
スイッチング用ＴＦＴ４１０のソース領域とドレイン領
域は、一方は第２ソース信号線ＳＲ＿ｉに、もう一方は
第２副画素４０６が有する駆動用ＴＦＴ４１１のゲート
電極に接続されている。また、第３副画素４０７が有す
るスイッチング用ＴＦＴ４１０のソース領域とドレイン
領域は、一方は第１ソース信号線ＳＴ＿ｉに、もう一方
は第３副画素４０７が有する駆動用ＴＦＴ４１１のゲー
ト電極に接続されている。

【０１８６】各副画素が有する駆動用ＴＦＴ４１１のソ
ース領域は電源供給線Ｖ＿ｉに、ドレイン領域は各副画
素が有する発光素子４１３の画素電極にそれぞれ接続さ
れている。

【０１８７】また、各副画素が有する消去用ＴＦＴ４１
２は、各副画素が有する消去用ゲート信号線にそれぞれ
接続されている。本実施例の場合、第１副画素４０５が
有する消去用ＴＦＴ４１２のゲート電極は、第１消去用
ゲート信号線ＧｅＬ＿ｊに接続されており、第２副画素
４０６が有する消去用ＴＦＴ４１２のゲート電極は、第
２消去用ゲート信号線ＧｅＲ＿ｊに接続されている。ま
た、第３副画素４０７が有する消去用ＴＦＴ４１２のゲ
ート電極は、第３消去用ゲート信号線ＧｅＴ＿ｊに接続
されている。

【０１８８】また各副画素が有する消去用ＴＦＴ４１２
のソース領域とドレイン領域は、一方は電源供給線Ｖ＿
ｉに、もう一方は各副画素が有する駆動用ＴＦＴ４１１
のゲート電極に接続されている。

【０１８９】このように本発明では、各画素が有する副
画素の数を任意に設定することが可能である。副画素の
数が多ければ多いほど、サブフレーム期間の長さを抑え
ることができる。

【０１９０】本実施例は、実施例１〜５と自由に組み合
わせて実施することが可能である。

【０１９１】（実施例７）本実施例では、本発明の発光
装置の駆動回路群に含まれる、ソース信号線駆動回路、
書き込み用ゲート信号線駆動回路及び消去用ゲート信号
線駆動回路の詳しい構成について説明する。

【０１９２】図１０に本実施例の発光装置の駆動回路の
ブロック図を示す。図１０（Ａ）はソース信号線駆動回
路６０１であり、シフトレジスタ６０２、ラッチ（Ａ）
６０３、ラッチ（Ｂ）６０４を有している。

【０１９３】ソース信号線駆動回路６０１において、シ
フトレジスタ６０２にクロック信号（ＣＬＫ）およびス
タートパルス（ＳＰ）が入力される。シフトレジスタ６
０２は、これらのクロック信号（ＣＬＫ）およびスター
トパルス（ＳＰ）に基づきタイミング信号を順に発生さ
せ、バッファ等（図示せず）を通して後段の回路へタイ
ミング信号を順次入力する。

【０１９４】シフトレジスタ６０２からのタイミング信
号は、バッファ等によって緩衝増幅される。タイミング
信号が入力される配線には、多くの回路あるいは素子が
接続されているために負荷容量（寄生容量）が大きい。
この負荷容量が大きいために生ずるタイミング信号の立
ち上がりまたは立ち下がりの”鈍り”を防ぐために、こ
のバッファが設けられる。なおバッファは必ずしも設け
る必要はない。

【０１９５】バッファによって緩衝増幅されたタイミン
グ信号は、ラッチ（Ａ）６０３に入力される。ラッチ
（Ａ）６０３は、ｎビットデジタルビデオ信号を処理す
る複数のステージのラッチを有している。ラッチ（Ａ）
６０３は、前記タイミング信号が入力されると、ソース
信号線駆動回路６０１の外部から入力されるｎビットの
デジタルビデオ信号を順次取り込み、保持する。

【０１９６】なお、ラッチ（Ａ）６０３にデジタルビデ
オ信号を取り込む際に、ラッチ（Ａ）６０３が有する複
数のステージのラッチに、順にデジタルビデオ信号を入
力しても良い。しかし本発明はこの構成に限定されな
い。ラッチ（Ａ）６０３が有する複数のステージのラッ
チをいくつかのグループに分け、各グループごとに並行
して同時にデジタルビデオ信号を入力する、いわゆる分
割駆動を行っても良い。なおこのときのグループの数を
分割数と呼ぶ。例えば４つのステージごとにラッチをグ
ループに分けた場合、４分割で分割駆動すると言う。

【０１９７】ラッチ（Ａ）６０３の全てのステージのラ
ッチにデジタルビデオ信号の書き込みが一通り終了する
までの時間を、ライン期間と呼ぶ。実際には、上記ライ
ン期間に水平帰線期間が加えられた期間をライン期間に
含むことがある。

【０１９８】１ライン期間が終了すると、ラッチ（Ｂ）
６０４にラッチシグナル（Latch Signal）が入力され
る。この瞬間、ラッチ（Ａ）６０３に書き込まれ保持さ
れているデジタルビデオ信号は、ラッチ（Ｂ）６０４に
一斉に送出され、ラッチ（Ｂ）６０４の全ステージのラ
ッチに書き込まれ、保持される。

【０１９９】デジタルビデオ信号をラッチ（Ｂ）６０４
に送出し終えたラッチ（Ａ）６０３には、シフトレジス
タ６０２からのタイミング信号に基づき、デジタルビデ
オ信号の書き込みが順次行われる。

【０２００】この２順目の１ライン期間中には、ラッチ
（Ｂ）６０４に書き込まれ、保持されているデジタルビ
デオ信号がソース信号線に入力される。

【０２０１】図１０（Ｂ）は書き込み用ゲート信号線駆
動回路の構成を示すブロック図である。

【０２０２】書き込み用ゲート信号線駆動回路６０５
は、それぞれシフトレジスタ６０６、バッファ６０７を
有している。また場合によってはレベルシフトを有して
いても良い。

【０２０３】書き込み用ゲート信号線駆動回路６０５に
おいて、シフトレジスタ６０６からのタイミング信号が
バッファ６０７に入力され、対応する書き込み用ゲート
信号線（第１書き込み用ゲート信号線と第２書き込み用
ゲート信号線を含む）に入力される。書き込み用ゲート
信号線には、１ライン分の画素のスイッチング用ＴＦＴ
のゲート電極が接続されている。そして、１ライン分の
画素のスイッチング用ＴＦＴを一斉にＯＮにしなくては
ならないので、バッファは大きな電流を流すことが可能
なものが用いられる。

【０２０４】なお消去用ゲート信号線駆動回路は書き込
み用ゲート信号線駆動回路の構成と同じであるので、図
１０（Ｂ）を参照する。ただし消去用ゲート信号線駆動
回路の場合、バッファからの出力は消去用ゲート信号線
（第１消去用ゲート信号線と第２消去用ゲート信号線を
含む）に入力される。また消去用ゲート信号線には、１
ライン分の画素の消去用ＴＦＴのゲート電極が接続され
ている。そして、１ライン分の画素の消去用ＴＦＴを一
斉にＯＮにしなくてはならないので、バッファは大きな
電流を流すことが可能なものが用いられる。

【０２０５】本実施例は実施例１〜６と自由に組み合わ
せて実施することが可能である。

【０２０６】（実施例８）本発明の発光装置が有するＴ
ＦＴの作製方法の一例について、図１１〜図１３を用い
て説明する。ここでは、本発明の発光装置の画素部に設
けられたスイッチング用ＴＦＴおよび駆動用ＴＦＴと、
画素部の周辺に設けられる駆動部のＴＦＴを同時に作製
する方法について、工程に従って詳細に説明する。また
消去用ＴＦＴは、スイッチング用ＴＦＴと同様に作製す
ることができるので、ここでは説明を省略した。

【０２０７】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板９００を用いる。なお、基板
９００としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。

【０２０８】次いで、図１１（Ａ）に示すように、基板
９００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素
膜などの絶縁膜から成る下地膜９０１を形成する。本実
施例では下地膜９０１として２層構造を用いるが、前記
絶縁膜の単層膜または２層以上積層させた構造を用いて
も良い。下地膜９０１の一層目としては、プラズマＣＶ
Ｄ法を用い、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスと
して成膜される酸化窒化珪素膜９０１ａを１０〜２００
ｎｍ（好ましくは５０〜１００ｎｍ）形成する。本実施
例では、膜厚５０ｎｍの酸化窒化珪素膜９０１ａ（組成
比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７
％）を形成した。次いで、下地膜９０１のニ層目として
は、プラズマＣＶＤ法を用い、ＳｉＨ₄、及びＮ₂Ｏを反
応ガスとして成膜される酸化窒化珪素膜９０１ｂを５０
〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さ
に積層形成する。本実施例では、膜厚１００ｎｍの酸化
窒化珪素膜９０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９
％、Ｎ＝７％、Ｈ＝２％）を形成した。

【０２０９】次いで、下地膜９０１上に半導体層９０２
〜９０５を形成する。半導体層９０２〜９０５は、非晶
質構造を有する半導体膜を公知の手段（スパッタ法、Ｌ
ＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜し
た後、公知の結晶化処理（レーザー結晶化法、熱結晶化
法、またはニッケルなどの触媒を用いた熱結晶化法等）
を行って得られた結晶質半導体膜を所望の形状にパター
ニングして形成する。この半導体層９０２〜９０５の厚
さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚
さで形成する。結晶質半導体膜の材料に限定はないが、
好ましくは珪素（シリコン）またはシリコンゲルマニウ
ム（Ｓｉ_XＧｅ_1-X（Ｘ＝０．０００１〜０．０２））合
金などで形成すると良い。本実施例では、プラズマＣＶ
Ｄ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニ
ッケルを含む溶液を非晶質珪素膜上に保持させた。この
非晶質珪素膜に脱水素化（５００℃、１時間）を行った
後、熱結晶化（５５０℃、４時間）を行い、さらに結晶
化を改善するためのレーザーアニ―ル処理を行って結晶
質珪素膜を形成した。そして、この結晶質珪素膜をフォ
トリソグラフィ法を用いたパターニング処理によって、
半導体層９０２〜９０５を形成した。

【０２１０】また、半導体層９０２〜９０５を形成した
後、ＴＦＴのしきい値を制御するために、半導体層９０
２〜９０５に微量な不純物元素（ボロンまたはリン）を
ドーピングしてもよい。

【０２１１】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
３００Ｈｚとし、レーザーエネルギー密度を１００〜４
００ｍＪ／ｃｍ²(代表的には２００〜３００ｍＪ／ｃｍ
²)とする。また、ＹＡＧレーザーを用いる場合にはその
第２高調波を用いパルス発振周波数３０〜３００ｋＨｚ
とし、レーザーエネルギー密度を３００〜６００ｍＪ／
ｃｍ²(代表的には３５０〜５００ｍＪ／ｃｍ²)とすると
良い。そして幅１００〜１０００μｍ、例えば４００μ
ｍで線状に集光したレーザー光を基板全面に渡って照射
し、この時の線状レーザー光の重ね合わせ率（オーバー
ラップ率）を５０〜９０％として行えばよい。

【０２１２】次いで、半導体層９０２〜９０５を覆うゲ
ート絶縁膜９０６を形成する。ゲート絶縁膜９０６はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。

【０２１３】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosiliｃat
e）とＯ₂とを混合し、反応圧力４０Ｐａ、基板温度３０
０〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密
度０．５〜０．８Ｗ／ｃｍ²で放電させて形成すること
ができる。このようにして作製される酸化珪素膜は、そ
の後４００〜５００℃の熱アニールによりゲート絶縁膜
として良好な特性を得ることができる。

【０２１４】そして、ゲート絶縁膜９０６上にゲート電
極を形成するための耐熱性導電層９０７を２００〜４０
０ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さで形成
する。耐熱性導電層９０７は単層で形成しても良いし、
必要に応じて二層あるいは三層といった複数の層から成
る積層構造としても良い。耐熱性導電層にはＴａ、Ｔ
ｉ、Ｗから選ばれた元素、または前記元素を成分とする
合金か、前記元素を組み合わせた合金膜が含まれる。こ
れらの耐熱性導電層はスパッタ法やＣＶＤ法で形成され
るものであり、低抵抗化を図るために含有する不純物濃
度を低減させることが好ましく、特に酸素濃度に関して
は３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３
００ｎｍの厚さで形成する。Ｗ膜はＷをターゲットとし
てスパッタ法で形成しても良いし、６フッ化タングステ
ン（ＷＦ₆）を用いて熱ＣＶＤ法で形成することもでき
る。いずれにしてもゲート電極として使用するためには
低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃ
ｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくす
ることで低抵抗率化を図ることができるが、Ｗ中に酸素
などの不純物元素が多い場合には結晶化が阻害され高抵
抗化する。このことより、スパッタ法による場合、純度
９９．９９％または９９．９９９９％のＷターゲットを
用い、さらに成膜時に気相中からの不純物の混入がない
ように十分配慮してＷ膜を形成することにより、抵抗率
９〜２０μΩｃｍを実現することができる。

【０２１５】一方、耐熱性導電層９０７にＴａ膜を用い
る場合には、同様にスパッタ法で形成することが可能で
ある。Ｔａ膜はスパッタガスにＡｒを用いる。また、ス
パッタ時のガス中に適量のＸｅやＫｒを加えておくと、
形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩｃｍ程度
でありゲート電極に使用することができるが、β相のＴ
ａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極と
するには不向きであった。ＴａＮ膜はα相に近い結晶構
造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα
相のＴａ膜が容易に得られる。また、図示しないが、耐
熱性導電層９０７の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、耐熱性導電層９０
７が微量に含有するアルカリ金属元素が第１の形状のゲ
ート絶縁膜９０６に拡散するのを防ぐことができる。い
ずれにしても、耐熱性導電層９０７は抵抗率を１０〜５
０μΩｃｍの範囲ですることが好ましい。

【０２１６】次に、フォトリソグラフィーの技術を使用
してレジストによるマスク９０８を形成する。そして、
第１のエッチング処理を行う。本実施例ではＩＣＰエッ
チング装置を用い、エッチング用ガスにＣｌ₂とＣＦ₄を
用い、１Ｐａの圧力で３．２Ｗ／ｃｍ²のＲＦ（１３.５
６ＭＨｚ）電力を投入してプラズマを形成して行う。基
板側（試料ステージ）にも２２４ｍＷ／ｃｍ²のＲＦ
（１３.５６ＭＨｚ）電力を投入し、これにより実質的
に負の自己バイアス電圧が印加される。この条件でＷ膜
のエッチング速度は約１００ｎｍ／ｍｉｎである。第１
のエッチング処理はこのエッチング速度を基にＷ膜がち
ょうどエッチングされる時間を推定し、それよりもエッ
チング時間を２０％増加させた時間をエッチング時間と
した。

【０２１７】第１のエッチング処理により第１のテーパ
ー形状を有する導電層９０９〜９１２が形成される。導
電層９０９〜９１２のテーパー部の角度は１５〜３０°
となるように形成される。残渣を残すことなくエッチン
グするためには、１０〜２０％程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとす
る。Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜９
０６）の選択比は２〜４（代表的には３）であるので、
オーバーエッチング処理により、酸化窒化シリコン膜が
露出した面は２０〜５０ｎｍ程度エッチングされる。
（図１１（Ｂ））

【０２１８】そして、第１のドーピング処理を行い一導
電型の不純物元素を半導体層に添加する。ここでは、ｎ
型を付与する不純物元素添加の工程を行う。第１の形状
の導電層を形成したマスク９０８をそのまま残し、第１
のテーパー形状を有する導電層９０９〜９１２をマスク
として自己整合的にｎ型を付与する不純物元素をイオン
ドープ法で添加する。ｎ型を付与する不純物元素をゲー
ト電極の端部におけるテーパー部とゲート絶縁膜９０６
とを通して、その下に位置する半導体層に達するように
添加するためにドーズ量を１×１０¹³〜５×１０¹⁴ａｔ
ｏｍｓ／ｃｍ²とし、加速電圧を８０〜１６０ｋｅＶと
して行う。ｎ型を付与する不純物元素として１５族に属
する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を
用いるが、ここではリン（Ｐ）を用いた。このようなイ
オンドープ法により第１の不純物領域９１４〜９１７に
は１×１０²⁰〜１×１０²¹atoｍiｃ／ｃｍ³の濃度範囲
でｎ型を付与する不純物元素が添加される。（図１１
（Ｃ））

【０２１９】この工程において、ドーピングの条件によ
っては、不純物が第１の形状の導電層９０９〜９１２の
下に回りこみ、第１の不純物領域９１４〜９１７が第１
の形状の導電層９０９〜９１２と重なることも起こりう
る。

【０２２０】次に、図１１（Ｄ）に示すように第２のエ
ッチング処理を行う。エッチング処理も同様にＩＣＰエ
ッチング装置により行い、エッチングガスにＣＦ₄とＣ
ｌ₂の混合ガスを用い、ＲＦ電力３．２Ｗ／ｃｍ²(１３.
５６ＭＨｚ)、バイアス電力４５ｍＷ／ｃｍ²(１３.５６
ＭＨｚ)、圧力１．０Ｐａでエッチングを行う。この条
件で形成される第２の形状を有する導電層９１８〜９２
１が形成される。その端部にはテーパー部が形成され、
該端部から内側にむかって徐々に厚さが増加するテーパ
ー形状となる。第１のエッチング処理と比較して基板側
に印加するバイアス電力を低くした分等方性エッチング
の割合が多くなり、テーパー部の角度は３０〜６０°と
なる。マスク９０８はエッチングされて端部が削れ、マ
スク９２２となる。また、図１１（Ｄ）の工程におい
て、ゲート絶縁膜９０６の表面が４０ｎｍ程度エッチン
グされる。

【０２２１】そして、第１のドーピング処理よりもドー
ズ量を下げ高加速電圧の条件でｎ型を付与する不純物元
素をドーピングする。例えば、加速電圧を７０〜１２０
ｋｅＶとし、１×１０¹³／ｃｍ²のドーズ量で行い、不
純物濃度が大きくなった第１の不純物領域９２４〜９２
７と、前記第１の不純物領域９２４〜９２７に接する第
２の不純物領域９２８〜９３１とを形成する。この工程
において、ドーピングの条件によっては、不純物が第２
の形状の導電層９１８〜９２１の下に回りこみ、第２の
不純物領域９２８〜９３１が第２の形状の導電層９１８
〜９２１と重なることも起こりうる。第２の不純物領域
における不純物濃度は、１×１０¹⁶〜１×１０¹⁸ａｔｏ
ｍｓ／ｃｍ³となるようにする。（図１２（Ａ））

【０２２２】そして、図１２（Ｂ）に示すように、ｐチ
ャネル型ＴＦＴを形成する半導体層９０２、９０５に一
導電型とは逆の導電型の不純物領域９３３（９３３ａ、
９３３ｂ）及び９３４（９３４ａ、９３４ｂ）を形成す
る。この場合も第２の形状の導電層９１８、９２１をマ
スクとしてｐ型を付与する不純物元素を添加し、自己整
合的に不純物領域を形成する。このとき、ｎチャネル型
ＴＦＴを形成する半導体層９０３、９０４は、レジスト
のマスク９３２を形成し全面を被覆しておく。ここで形
成される不純物領域９３３、９３４はジボラン（Ｂ
₂Ｈ₆）を用いたイオンドープ法で形成する。不純物領域
９３３、９３４のｐ型を付与する不純物元素の濃度は、
２×１０²⁰〜２×１０²¹ａｔｏｍｓ／ｃｍ³となるよう
にする。

【０２２３】しかしながら、この不純物領域９３３、９
３４は詳細にはｎ型を付与する不純物元素を含有する２
つの領域に分けて見ることができる。第３の不純物領域
９３３ａ、９３４ａは１×１０²⁰〜１×１０²¹ａｔｏｍ
ｓ／ｃｍ³の濃度でｎ型を付与する不純物元素を含み、
第４の不純物領域９３３ｂ、９３４ｂは１×１０¹⁷〜１
×１０²⁰ａｔｏｍｓ／ｃｍ³の濃度でｎ型を付与する不
純物元素を含んでいる。しかし、これらの第４の不純物
領域９３３ｂ、９３４ｂのｐ型を付与する不純物元素の
濃度を１×１０¹⁹ａｔｏｍｓ／ｃｍ³以上となるように
し、第３の不純物領域９３３ａ、９３４ａにおいては、
ｐ型を付与する不純物元素の濃度をｎ型を付与する不純
物元素の濃度の１．５から３倍となるようにすることに
より、第３の不純物領域でｐチャネル型ＴＦＴのソース
領域およびドレイン領域として機能するために何ら問題
は生じない。

【０２２４】その後、図１２（Ｃ）に示すように、第２
の形状を有する導電層９１８〜９２１およびゲート絶縁
膜９０６上に第１の層間絶縁膜９３７を形成する。第１
の層間絶縁膜９３７は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても第１の層間絶縁
膜９３７は無機絶縁物材料から形成する。第１の層間絶
縁膜９３７の膜厚は１００〜２００ｎｍとする。第１の
層間絶縁膜９３７として酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＴＥＯＳとＯ₂とを混合し、反
応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周
波（１３．５６MHz）電力密度０．５〜０．８W/cm²で放
電させて形成することができる。また、第１の層間絶縁
膜９３７として酸化窒化シリコン膜を用いる場合には、
プラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作製さ
れる酸化窒化シリコン膜、またはＳｉＨ₄、Ｎ₂Ｏから作
製される酸化窒化シリコン膜で形成すれば良い。この場
合の作製条件は反応圧力２０〜２００Ｐａ、基板温度３
００〜４００℃とし、高周波（６０MHz）電力密度０．
１〜１．０W/cm²で形成することができる。また、第１
の層間絶縁膜９３７としてＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂から作
製される酸化窒化水素化シリコン膜を適用しても良い。
窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ₄、
ＮＨ₃から作製することが可能である。

【０２２５】そして、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板５０１に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい。

【０２２６】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の熱処理を行い、半導体層を水
素化する工程を行う。この工程は熱的に励起された水素
により半導体層にある１０¹⁶〜１０¹⁸/cm³のダングリン
グボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。いずれにしても、半導体層９
０２〜９０５中の欠陥密度を１０¹⁶/cm³以下とすること
が望ましく、そのために水素を０．０１〜０．１atomic
％程度付与すれば良い。

【０２２７】そして、有機絶縁物材料からなる第２の層
間絶縁膜９３９を１．０〜２．０μｍの平均膜厚で形成
する。有機樹脂材料としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合に
は、クリーンオーブンで３００℃で焼成して形成する。
また、アクリルを用いる場合には、２液性のものを用
い、主材と硬化剤を混合した後、スピナーを用いて基板
全面に塗布した後、ホットプレートで８０℃で６０秒の
予備加熱を行い、さらにクリーンオーブンで２５０℃で
６０分焼成して形成することができる。

【０２２８】このように、第２の層間絶縁膜９３９を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減できる。しかし、吸湿
性があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜９３７として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。

【０２２９】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されソース領域ま
たはドレイン領域とする不純物領域に達するコンタクト
ホールを形成する。コンタクトホールはドライエッチン
グ法で形成する。この場合、エッチングガスにＣＦ₄、
Ｏ₂、Ｈｅの混合ガスを用い有機樹脂材料から成る第２
の層間絶縁膜９３９をまずエッチングし、その後、続い
てエッチングガスをＣＦ ₄、Ｏ₂として第１の層間絶縁膜
９３７をエッチングする。さらに、半導体層との選択比
を高めるために、エッチングガスをＣＨＦ₃に切り替え
て第３の形状のゲート絶縁膜５７０をエッチングするこ
とによりコンタクトホールを形成することができる。

【０２３０】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、マスクでパターニングし、その後エ
ッチングすることで、ソース配線９４０〜９４３とドレ
イン配線９４４〜９４６を形成する。図示していない
が、本実施例ではこの配線を、そして、膜厚５０ｎｍの
Ｔｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合
金膜）との積層膜で形成した。

【０２３１】次いで、その上に透明導電膜を８０〜１２
０ｎｍの厚さで形成し、パターニングすることによって
画素電極９４７を形成する（図１３（Ａ））。なお、本
実施例では、透明電極として酸化インジウム・スズ（Ｉ
ＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛
（ＺｎＯ）を混合した透明導電膜を用いる。

【０２３２】また、画素電極９４７は、ドレイン配線９
４６と接して重ねて形成することによって駆動用ＴＦＴ
９６３のドレイン領域と電気的な接続が形成される。

【０２３３】次に、図１３（Ｂ）に示すように、画素電
極９４７に対応する位置に開口部を有する第３の層間絶
縁膜９４９を形成する。第３の層間絶縁膜９４９は絶縁
性を有していて、バンクとして機能し、隣接する画素の
有機化合物層を分離する役割を有している。本実施例で
はレジストを用いて第３の層間絶縁膜９４９を形成す
る。

【０２３４】本実施例では、第３の層間絶縁膜９４９の
厚さを１μｍ程度とし、開口部は画素電極９４７に近く
なればなるほど広くなる、所謂逆テーパー状になるよう
に形成する。これはレジストを成膜した後、開口部を形
成しようとする部分以外をマスクで覆い、ＵＶ光を照射
して露光し、露光された部分を現像液で除去することに
よって形成される。

【０２３５】本実施例のように、第３の層間絶縁膜９４
９を逆テーパー状にすることで、後の工程において有機
化合物層を成膜した時に、隣り合う画素同士で有機化合
物層が分断されるため、有機化合物層と、第３の層間絶
縁膜９４９の熱膨張係数が異なっていても、有機化合物
層がひび割れたり、剥離したりするのを抑えることがで
きる。

【０２３６】なお、本実施例においては、第３の層間絶
縁膜としてレジストでなる膜を用いているが、場合によ
っては、ポリイミド、ポリアミド、アクリル、ＢＣＢ
（ベンゾシクロブテン）、酸化珪素膜等を用いることも
できる。第３の層間絶縁膜９４９は絶縁性を有する物質
であれば、有機物と無機物のどちらでも良い。

【０２３７】次に、有機化合物層９５０を蒸着法により
形成し、更に蒸着法により陰極（ＭｇＡｇ電極）９５１
および保護電極９５２を形成する。このとき有機化合物
層９５０及び陰極９５１を形成するに先立って画素電極
９４７に対して熱処理を施し、水分を完全に除去してお
くことが望ましい。なお、本実施例では発光素子の陰極
としてＭｇＡｇ電極を用いるが、公知の他の材料であっ
ても良い。

【０２３８】なお、有機化合物層９５０としては、公知
の材料を用いることができる。本実施例では正孔輸送層
（Hole transporting layer）及び発光層（Emitting la
yer）でなる２層構造を有機化合物層とするが、正孔注
入層、電子注入層若しくは電子輸送層のいずれかを設け
る場合もある。このように組み合わせは既に様々な例が
報告されており、そのいずれの構成を用いても構わな
い。

【０２３９】本実施例では正孔輸送層としてポリフェニ
レンビニレンを蒸着法により形成する。また、発光層と
しては、ポリビニルカルバゾールに１，３，４−オキサ
ジアゾール誘導体のＰＢＤを３０〜４０％分子分散させ
たものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。

【０２４０】また、保護電極９５２でも有機化合物層９
５０を水分や酸素から保護することは可能であるが、さ
らに好ましくは保護膜９５３を設けると良い。本実施例
では保護膜９５３として３００ｎｍ厚の窒化珪素膜を設
ける。この保護膜も保護電極９５２の後に大気解放しな
いで連続的に形成しても構わない。

【０２４１】また、保護電極９５２は陰極９５１の劣化
を防ぐために設けられ、アルミニウムを主成分とする金
属膜が代表的である。勿論、他の材料でも良い。また、
有機化合物層９５０、陰極９５１は非常に水分に弱いの
で、保護電極９５２までを大気解放しないで連続的に形
成し、外気から有機化合物層を保護することが望まし
い。

【０２４２】なお、有機化合物層９５０の膜厚は１０〜
４００[ｎｍ]（典型的には６０〜１５０[ｎｍ]）、陰極
９５１の厚さは８０〜２００[ｎｍ]（典型的には１００
〜１５０[ｎｍ]）とすれば良い。

【０２４３】こうして図１３（Ｂ）に示すような構造の
発光装置が完成する。なお、画素電極９４７、有機化合
物層９５０、陰極９５１の重なっている部分９５４が発
光素子に相当する。

【０２４４】ｐチャネル型ＴＦＴ９６０及びｎチャネル
型ＴＦＴ９６１は駆動回路９７０が有するＴＦＴであ
り、ＣＭＯＳを形成している。スイッチング用ＴＦＴ９
６２及び駆動用ＴＦＴ９６３は画素部９７１が有するＴ
ＦＴであり、駆動回路９７０のＴＦＴと画素部９７１の
ＴＦＴとは同一基板上に形成することができる。

【０２４５】なお、発光素子を用いた発光装置の場合、
駆動回路の電源の電圧が５〜６Ｖ程度、最大でも１０Ｖ
程度で十分なので、ＴＦＴにおいてホットエレクトロン
による劣化があまり問題にならない。また駆動回路を高
速で動作させる必要があるので、ＴＦＴのゲート容量は
小さいほうが好ましい。よって、本実施例のように、発
光素子を用いた発光装置の駆動回路では、ＴＦＴの半導
体層が有する第２の不純物領域９２９と、第４の不純物
領域９３３ｂとが、それぞれゲート電極９１８、９１９
と重ならない構成にするのが好ましい。

【０２４６】本発明の発光装置の作製方法は、本実施例
において説明した作製方法に限定されない。本発明の発
光装置は公知の方法を用いて作製することが可能であ
る。

【０２４７】なお本実施例は、実施例１〜７と自由に組
み合わせて実施することが可能である。

【０２４８】（実施例９）本実施例では、実施例８とは
異なる発光装置の作製方法について説明する。

【０２４９】第２の層間絶縁膜９３９を形成するまでの
工程は、実施例５と同じである。図１４（Ａ）に示すよ
うに、第２の層間絶縁膜９３９を形成した後、第２の層
間絶縁膜９３９に接するように、パッシベーション膜９
３９を形成する。

【０２５０】パッシベーション膜９３９は、第２の層間
絶縁膜９３９に含まれる水分が、画素電極９４７や、第
３の層間絶縁膜９８２を介して、有機化合物層９５０に
入るのを防ぐのに効果的である。第２の層間絶縁膜９３
９が有機樹脂材料を有している場合、有機樹脂材料は水
分を多く含むため、パッシベーション膜９３９を設ける
ことは特に有効である。

【０２５１】本実施例では、パッシベーション膜９３９
として、窒化珪素膜を用いた。

【０２５２】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されソース領域ま
たはドレイン領域とする不純物領域に達するコンタクト
ホールを形成する。コンタクトホールはドライエッチン
グ法で形成する。この場合、エッチングガスにＣＦ₄、
Ｏ₂、Ｈｅの混合ガスを用い有機樹脂材料から成る第２
の層間絶縁膜９３９をまずエッチングし、その後、続い
てエッチングガスをＣＦ ₄、Ｏ₂として第１の層間絶縁膜
９３７をエッチングする。さらに、半導体層との選択比
を高めるために、エッチングガスをＣＨＦ₃に切り替え
て第３の形状のゲート絶縁膜５７０をエッチングするこ
とによりコンタクトホールを形成することができる。

【０２５３】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、マスクでパターニングし、その後エ
ッチングすることで、ソース配線９４０〜９４３とドレ
イン配線９４４〜９４６を形成する。図示していない
が、本実施例ではこの配線を、そして、膜厚５０ｎｍの
Ｔｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合
金膜）との積層膜で形成した。

【０２５４】次いで、その上に透明導電膜を８０〜１２
０ｎｍの厚さで形成し、パターニングすることによって
画素電極９４７を形成する（図１４（Ａ））。なお、本
実施例では、透明電極として酸化インジウム・スズ（Ｉ
ＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛
（ＺｎＯ）を混合した透明導電膜を用いる。

【０２５５】また、画素電極９４７は、ドレイン配線９
４６と接して重ねて形成することによって駆動用ＴＦＴ
のドレイン領域と電気的な接続が形成される。

【０２５６】次に、図１４（Ｂ）に示すように、画素電
極９４７に対応する位置に開口部を有する第３の層間絶
縁膜９８２を形成する。本実施例では、開口部を形成す
る際、ウエットエッチング法を用いることでテーパー形
状の側壁とした。実施例５に示した場合と異なり、第３
の層間絶縁膜９８２上に形成される有機化合物層は分断
されないため、開口部の側壁が十分になだらかでないと
段差に起因する有機化合物層の劣化が顕著な問題となっ
てしまうため、注意が必要である。

【０２５７】なお、本実施例においては、第３の層間絶
縁膜９８２として酸化珪素でなる膜を用いているが、場
合によっては、ポリイミド、ポリアミド、アクリル、Ｂ
ＣＢ（ベンゾシクロブテン）といった有機樹脂膜を用い
ることもできる。

【０２５８】そして、第３の層間絶縁膜９８２上に有機
化合物層９５０を形成する前に、第３の層間絶縁膜９８
２の表面にアルゴンを用いたプラズマ処理を施し、第３
の層間絶縁膜９８２の表面を緻密化しておくのが好まし
い。上記構成によって、第３の層間絶縁膜９８２から有
機化合物層９５０に水分が入るのを防ぐことができる。

【０２５９】次に、有機化合物層９５０を蒸着法により
形成し、更に蒸着法により陰極（ＭｇＡｇ電極）９５１
および保護電極９５２を形成する。このとき有機化合物
層９５０及び陰極９５１を形成するに先立って画素電極
９４７に対して熱処理を施し、水分を完全に除去してお
くことが望ましい。なお、本実施例では発光素子の陰極
としてＭｇＡｇ電極を用いるが、公知の他の材料であっ
ても良い。

【０２６０】なお、有機化合物層９５０としては、公知
の材料を用いることができる。本実施例では正孔輸送層
（Hole transporting layer）及び発光層（Emitting la
yer）でなる２層構造を有機化合物層とするが、正孔注
入層、電子注入層若しくは電子輸送層のいずれかを設け
る場合もある。このように組み合わせは既に様々な例が
報告されており、そのいずれの構成を用いても構わな
い。

【０２６１】本実施例では正孔輸送層としてポリフェニ
レンビニレンを蒸着法により形成する。また、発光層と
しては、ポリビニルカルバゾールに１，３，４−オキサ
ジアゾール誘導体のＰＢＤを３０〜４０％分子分散させ
たものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。

【０２６２】また、保護電極９５２でも有機化合物層９
５０を水分や酸素から保護することは可能であるが、さ
らに好ましくは保護膜９５３を設けると良い。本実施例
では保護膜９５３として３００ｎｍ厚の窒化珪素膜を設
ける。この保護膜も保護電極９５２の後に大気解放しな
いで連続的に形成しても構わない。

【０２６３】また、保護電極９５２は陰極９５１の劣化
を防ぐために設けられ、アルミニウムを主成分とする金
属膜が代表的である。勿論、他の材料でも良い。また、
有機化合物層９５０、陰極９５１は非常に水分に弱いの
で、保護電極９５２までを大気解放しないで連続的に形
成し、外気から有機化合物層を保護することが望まし
い。

【０２６４】なお、有機化合物層９５０の膜厚は１０〜
４００[ｎｍ]（典型的には６０〜１５０[ｎｍ]）、陰極
９５１の厚さは８０〜２００[ｎｍ]（典型的には１００
〜１５０[ｎｍ]）とすれば良い。

【０２６５】こうして図１４（Ｂ）に示すような構造の
発光装置が完成する。なお、画素電極９４７、有機化合
物層９５０、陰極９５１の重なっている部分９５４が発
光素子に相当する。

【０２６６】ｐチャネル型ＴＦＴ９６０及びｎチャネル
型ＴＦＴ９６１は駆動回路９７０が有するＴＦＴであ
り、ＣＭＯＳを形成している。スイッチング用ＴＦＴ９
６２及び駆動用ＴＦＴ９６３は画素部９７１が有するＴ
ＦＴであり、駆動回路９７０のＴＦＴと画素部９７１の
ＴＦＴとは同一基板上に形成することができる。

【０２６７】本発明の発光装置の作製方法は、本実施例
において説明した作製方法に限定されない。本発明の発
光装置が有するＴＦＴは、公知の方法を用いて作製する
ことが可能である。

【０２６８】なお本実施例は、実施例１〜８と自由に組
み合わせて実施することが可能である。

【０２６９】（実施例１０）本発明において、三重項励
起子からの燐光を発光に利用できる有機化合物材料を用
いることで、外部発光量子効率を飛躍的に向上させるこ
とができる。これにより、発光素子の低消費電力化、長
寿命化、および軽量化が可能になる。

【０２７０】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。(T.Tsutsui, C.Adac
hi, S.Saito, Photochemical Processes in Organized
Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub.,
Tokyo,1991) p.437.)

【０２７１】上記の論文により報告された有機化合物材
料（クマリン色素）の分子式を以下に示す。

【０２７２】

【化１】

【０２７３】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)

【０２７４】上記の論文により報告された有機化合物材
料（Ｐｔ錯体）の分子式を以下に示す。

【０２７５】

【化２】

【０２７６】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)

【０２７７】上記の論文により報告された有機化合物材
料（Ｉｒ錯体）の分子式を以下に示す。

【０２７８】

【化３】

【０２７９】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。

【０２８０】なお、本実施例の構成は、実施例１〜実施
例９のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。

【０２８１】（実施例１１）本実施例では、本発明の発
光装置を作製した例について、図１５を用いて説明す
る。

【０２８２】図１５（Ａ）は、表面に発光素子やＴＦＴ
が形成された基板（ＴＦＴ基板）を、シーリング材によ
って封止することによって形成された発光装置の上面図
であり、図１５（Ｂ）は、図１５（Ａ）のＡ−Ａ’にお
ける断面図、図１５（Ｃ）は図１５（Ａ）のＢ−Ｂ’に
おける断面図である。

【０２８３】基板４００１上に設けられた画素部４００
２と、ソース信号線駆動回路４００３と、書き込み用及
び消去用ゲート信号線駆動回路４００４ａ、ｂとを囲む
ようにして、シール材４００９が設けられている。また
画素部４００２と、ソース信号線駆動回路４００３と、
書き込み用及び消去用ゲート信号線駆動回路４００４
ａ、ｂとの上にシーリング材４００８が設けられてい
る。よって画素部４００２と、ソース信号線駆動回路４
００３と、書き込み用及び消去用ゲート信号線駆動回路
４００４ａ、ｂとは、基板４００１とシール材４００９
とシーリング材４００８とによって、充填材４２１０で
密封されている。

【０２８４】また基板４００１上に設けられた画素部４
００２と、ソース信号線駆動回路４００３と、書き込み
用及び消去用ゲート信号線駆動回路４００４ａ、ｂと
は、複数のＴＦＴを有している。図１５（Ｂ）では代表
的に、下地膜４０１０上に形成された、ソース信号線駆
動回路４００３に含まれる駆動回路用ＴＦＴ（但し、こ
こではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示
する）４２０１及び画素部４００２に含まれる駆動用Ｔ
ＦＴ（発光素子への電流を制御するＴＦＴ）４２０２を
図示した。ＴＦＴ４２０１及び４２０２は下地膜４０１
０上に形成される。

【０２８５】本実施例では、駆動回路用ＴＦＴ４２０１
には公知の方法で作製されたｐチャネル型ＴＦＴまたは
ｎチャネル型ＴＦＴが用いられ、駆動用ＴＦＴ４２０２
には公知の方法で作製されたｐチャネル型ＴＦＴが用い
られる。また、画素部４００２には駆動用ＴＦＴ４２０
２のゲートに接続された保持容量（図示せず）が設けら
れる。

【０２８６】駆動回路用ＴＦＴ４２０１及び駆動用ＴＦ
Ｔ４２０２上には層間絶縁膜（平坦化膜）４３０１が形
成され、その上に駆動用ＴＦＴ４２０２のドレイン領域
と電気的に接続する画素電極（陽極）４２０３が形成さ
れる。画素電極４２０３としては仕事関数の大きい透明
導電膜が用いられる。透明導電膜としては、酸化インジ
ウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛
との化合物、酸化亜鉛、酸化スズまたは酸化インジウム
を用いることができる。また、前記透明導電膜にガリウ
ムを添加したものを用いても良い。

【０２８７】そして、画素電極４２０３の上には絶縁膜
４３０２が形成され、絶縁膜４３０２は画素電極４２０
３の上に開口部が形成されている。この開口部におい
て、画素電極４２０３の上には有機化合物層４２０４が
形成される。有機化合物層４２０４は、電場を加えるこ
とで発生するルミネッセンスが得られる公知の有機化合
物材料または無機化合物材料を用いることができる。ま
た、有機化合物材料には低分子系（モノマー系）材料と
高分子系（ポリマー系）材料があるがどちらを用いても
良い。

【０２８８】有機化合物層４２０４の形成方法は公知の
蒸着技術もしくは塗布法技術を用いれば良い。また、有
機化合物層の構造は正孔注入層、正孔輸送層、発光層、
電子輸送層または電子注入層を自由に組み合わせて積層
構造または単層構造とすれば良い。

【０２８９】有機化合物層４２０４の上には遮光性を有
する導電膜（代表的にはアルミニウム、銅もしくは銀を
主成分とする導電膜またはそれらと他の導電膜との積層
膜）からなる陰極４２０５が形成される。また、陰極４
２０５と有機化合物層４２０４の界面に存在する水分や
酸素は極力排除しておくことが望ましい。従って、有機
化合物層４２０４を窒素または希ガス雰囲気で形成し、
酸素や水分に触れさせないまま陰極４２０５を形成する
といった工夫が必要である。本実施例ではマルチチャン
バー方式（クラスターツール方式）の成膜装置を用いる
ことで上述のような成膜を可能とする。そして陰極４２
０５は所定の電圧が与えられている。

【０２９０】以上のようにして、画素電極（陽極）４２
０３、有機化合物層４２０４及び陰極４２０５からなる
発光素子４３０３が形成される。そして発光素子４３０
３を覆うように、絶縁膜４３０２上に保護膜４２０９が
形成されている。保護膜４２０９は、発光素子４３０３
に酸素や水分等が入り込むのを防ぐのに効果的である。

【０２９１】４００５ａは電源供給線に接続された引き
回し配線であり、駆動用ＴＦＴ４２０２のソース領域に
電気的に接続されている。引き回し配線４００５ａはシ
ール材４００９と基板４００１との間を通り、異方導電
性フィルム４３００を介してＦＰＣ４００６が有するＦ
ＰＣ用配線４４０１に電気的に接続される。

【０２９２】シーリング材４００８としては、ガラス
材、金属材（代表的にはステンレス材）、セラミックス
材、プラスチック材（プラスチックフィルムも含む）を
用いることができる。プラスチック材としては、ＦＲＰ
（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌ
ａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムま
たはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。

【０２９３】但し、発光素子からの光の放射方向がシー
リング材側に向かう場合にはシーリング材は透明でなけ
ればならない。その場合には、ガラス板、プラスチック
板、ポリエステルフィルムまたはアクリルフィルムのよ
うな透明物質を用いる。

【０２９４】また、充填材４２１０としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルク
ロライド）、アクリル、ポリイミド、エポキシ樹脂、シ
リコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥ
ＶＡ（エチレンビニルアセテート）を用いることができ
る。本実施例では充填材として窒素を用いた。

【０２９５】また充填材４２１０を吸湿性物質（好まし
くは酸化バリウム）もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材４００８の基板４００
１側の面に凹部４００７を設けて吸湿性物質または酸素
を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らな
いように、凹部カバー材４２０８によって吸湿性物質ま
たは酸素を吸着しうる物質４２０７は凹部４００７に保
持されている。なお凹部カバー材４２０８は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質４２０７は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
４２０７を設けることで、発光素子４３０３の劣化を抑
制できる。

【０２９６】図１５（Ｃ）に示すように、画素電極４２
０３が形成されると同時に、引き回し配線４００５ａ上
に接するように導電性膜４２０３ａが形成される。

【０２９７】また、異方導電性フィルム４３００は導電
性フィラー４３００ａを有している。基板４００１とＦ
ＰＣ４００６とを熱圧着することで、基板４００１上の
導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線
４４０１とが、導電性フィラー４３００ａによって電気
的に接続される。

【０２９８】本実施例は、実施例１〜１０と自由に組み
合わせて実施することが可能である。

【０２９９】（実施例１２）発光装置は自発光型である
ため、液晶表示装置に比べ、明るい場所での視認性に優
れ、視野角が広い。従って、様々な電子機器の表示部に
用いることができる。

【０３００】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、オーディ
オコンポ等）、ノート型パーソナルコンピュータ、ゲー
ム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等）、記録媒体を備
えた画像再生装置（具体的にはDigital Versatile Disc
（ＤＶＤ）等の記録媒体を再生し、その画像を表示しう
るディスプレイを備えた装置）などが挙げられる。特
に、斜め方向から画面を見る機会が多い携帯情報端末
は、視野角の広さが重要視されるため、発光装置を用い
ることが望ましい。それら電子機器の具体例を図１６に
示す。

【０３０１】図１６（Ａ）はエレクトロルミネッセンス
表示装置であり、筐体２００１、支持台２００２、表示
部２００３、スピーカー部２００４、ビデオ入力端子２
００５等を含む。本発明の発光装置は表示部２００３に
用いることができる。発光装置は自発光型であるためバ
ックライトが必要なく、液晶表示装置よりも薄い表示部
とすることができる。なお、エレクトロルミネッセンス
表示装置は、パソコン用、ＴＶ放送受信用、広告表示用
などの全ての情報表示用表示装置が含まれる。

【０３０２】図１６（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明の発光装置は表示部２１０
２に用いることができる。

【０３０３】図１６（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
発光装置は表示部２２０３に用いることができる。

【０３０４】図１６（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明の発光装置は表示部２３０２に用いることが
できる。

【０３０５】図１６（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示するが、本発
明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４
に用いることができる。なお、記録媒体を備えた画像再
生装置には家庭用ゲーム機器なども含まれる。

【０３０６】図１６（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
の発光装置は表示部２５０２に用いることができる。

【０３０７】図１６（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９等を含む。本発明の発光装置は表示部２６０
２に用いることができる。

【０３０８】ここで図１６（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
本発明の発光装置は表示部２７０３に用いることができ
る。なお、表示部２７０３は黒色の背景に白色の文字を
表示することで携帯電話の消費電力を抑えることができ
る。

【０３０９】なお、将来的に有機化合物層の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。

【０３１０】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。電場を加えること
で発生するルミネッセンスが得られる有機化合物材料の
応答速度は非常に高いため、発光装置は動画表示に好ま
しい。

【０３１１】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。

【０３１２】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜１１に示し
たいずれの構成の発光装置を用いても良い。

【０３１３】

【発明の効果】本発明は上記構成によって、１フレーム
期間に設けるサブフレーム期間の数を増やしても、各サ
ブフレーム期間の長さが短くなるのを抑えることができ
る。よって画素のデジタルビデオ信号を入力する期間
（書きこみ期間）が短くなるのを抑えることができ、ソ
ース信号線駆動回路の駆動周波数を抑えつつ、サブフレ
ーム期間の数を増やすことができる。

【０３１４】よって、フレーム周波数を落とさず、なお
かつソース信号線駆動回路の駆動周波数が高くなるのを
抑えつつ、階調数の高い画像を表示することが可能にな
る。

【０３１５】また一般的な面積分割駆動法とは異なり、
副画素の画素ピッチはほぼ同じである。一般的な面積分
割駆動法では、一番小さい副画素にデザインルールをあ
てはめて設計するので高精細化が難しかった。しかし本
発明の発光装置は階調数が増加しても副画素の画素ピッ
チがほぼ同じであるので、高精細化が可能である。

【０３１６】さらに本発明の発光装置では、サブフレー
ム期間を分割し、分割したサブフレーム期間を連続して
出現させず、間に他のサブフレーム期間または表示を行
わない期間（非表示期間）を設けていても良い。なお非
表示期間においては、画素部の全ての画素において発光
素子は発光しない。

【０３１７】上記構成により、動画擬似輪郭の発生を防
ぐことができる。

【０３１８】なおかつ本発明の発光装置では、動画擬似
輪郭の発生を防ぐためにサブフレーム期間を分割して
も、１つのサブフレーム期間の長さが短くなるのを抑え
ることができ、ソース信号線駆動回路の駆動周波数の高
さを抑えることができる。

【図面の簡単な説明】

【図１】 本発明の発光装置のブロック図及び画素の回
路図。

【図２】 本発明の発光装置の画素部の回路図。

【図３】 副画素におけるサブフレーム期間の出現する
タイミングを示す図。

【図４】 書き込み用ゲート信号線と、第１及び第２消
去用ゲート信号線のタイミングチャート。

【図５】 画素部におけるサブフレーム期間の出現する
タイミングを示す図。

【図６】 画素部におけるサブフレーム期間の出現する
タイミングを示す図。

【図７】 本発明の発光装置の画素の上面図。

【図８】 本発明の発光装置の画素の回路図。

【図９】 本発明の発光装置のブロック図及び画素の回
路図。

【図１０】 本発明の発光装置の駆動回路群のブロック
図。

【図１１】 本発明の発光装置が有するＴＦＴの作製工
程を示す図。

【図１２】 本発明の発光装置が有するＴＦＴの作製工
程を示す図。

【図１３】 本発明の発光装置が有するＴＦＴの作製工
程を示す図。

【図１４】 本発明の発光装置が有するＴＦＴの作製工
程を示す図。

【図１５】 本発明の発光装置の上面図及び断面図。

【図１６】 本発明の発光装置を用いた電子機器の図。

【図１７】 一般的な発光装置の画素部及び画素の回路
図。

【図１８】 一般的な発光装置のサブフレーム期間の出
現するタイミングを示す図。

【図１９】 一般的な発光装置のサブフレーム期間の出
現するタイミングを示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｋ ６４１Ｒ 3/30 3/30 Ｋ Ｈ０４Ｎ 5/70 Ｈ０４Ｎ 5/70 Ａ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 DB03 GA00 5C058 AA12 BA03 BA04 BA07 BA09 BB01 BB10 5C080 AA06 BB05 DD03 DD08 DD21 EE19 EE29 FF11 GG07 GG08 JJ02 JJ03 JJ04 JJ06 5C094 AA02 AA07 AA53 BA03 BA27 CA19 CA20 CA25 EA04 EA07 HA08

Claims (14)

【特許請求の範囲】
1. 【請求項１】複数の画素を有する発光装置であって、 前記複数の画素はそれぞれ複数の副画素を有しており、 前記複数の副画素は発光素子をそれぞれ有しており、 前記複数の副画素は、有効発光面積が互いに等しいこと
   を特徴とする発光装置。
2. 【請求項２】複数の画素を有する発光装置であって、 前記複数の画素はそれぞれ複数の副画素を有しており、 前記複数の副画素は発光素子及びＴＦＴをそれぞれ有し
   ており、 前記発光素子に流れる電流は、前記ＴＦＴによって制御
   されており、 前記複数の副画素は、有効発光面積が互いに等しいこと
   を特徴とする発光装置。
3. 【請求項３】請求項２において、前記複数の副画素がそ
   れぞれ有する前記ＴＦＴの極性は全て同じであることを
   特徴とする発光装置。
4. 【請求項４】請求項１乃至請求項３のいずれか１項にお
   いて、前記発光装置を用いることを特徴とする電子機
   器。
5. 【請求項５】複数の画素を有する発光装置の駆動方法で
   あって、 前記複数の画素はそれぞれ複数の副画素を有しており、 前記複数の副画素は発光素子をそれぞれ有しており、 前記複数の副画素は、有効発光面積が互いに等しくなっ
   ており、 前記複数の副画素のそれぞれにおいて前記発光素子が発
   光状態である期間の長さが、デジタルビデオ信号によっ
   て制御されることで、前記複数の画素のそれぞれにおい
   て表示される階調が制御されていることを特徴とする発
   光装置の駆動方法。
6. 【請求項６】複数の画素を有する発光装置の駆動方法で
   あって、 前記複数の画素はそれぞれ複数の副画素を有しており、 前記複数の副画素は発光素子をそれぞれ有しており、 前記複数の副画素は、有効発光面積が互いに等しくなっ
   ており、 前記複数の副画素において、１フレーム期間中に複数の
   サブフレーム期間が出現し、 前記複数のサブフレーム期間のそれぞれにおいて、デジ
   タルビデオ信号の各ビットによって、前記複数の副画素
   の前記発光素子が発光状態になるか非発光状態になるか
   が選択され、 前記複数の副画素のそれぞれにおいて前記発光素子が発
   光状態にあるサブフレーム期間の長さの総和が長くなれ
   ばなるほど、前記複数の画素のそれぞれにおいて表示さ
   れる階調数が高くなることを特徴とする発光装置の駆動
   方法。
7. 【請求項７】複数の画素を有する発光装置の駆動方法で
   あって、 前記複数の画素はそれぞれ複数の副画素を有しており、 前記複数の副画素は発光素子、第１のＴＦＴ、第２のＴ
   ＦＴ及び第３のＴＦＴをそれぞれ有しており、 前記複数の副画素の全てにおいて、同じ期間に前記第１
   のＴＦＴがオンになり、 前記第１のＴＦＴがオンのときにデジタルビデオ信号の
   電位が前記第２のＴＦＴのゲート電極に与えられ、 前記デジタルビデオ信号の電位によって前記第２のＴＦ
   Ｔのスイッチングが制御されることで、前記発光素子が
   発光状態になるか非発光状態になるかが選択され、 前記第３のＴＦＴがオンのときに前記発光素子は非発光
   状態になり、 前記複数の副画素のそれぞれにおいて前記発光素子が発
   光状態である期間の長さが、前記デジタルビデオ信号に
   よって制御されることで、前記複数の画素のそれぞれに
   おいて表示される階調が制御され、 前記複数の副画素は、有効発光面積が互いに等しいこと
   を特徴とする発光装置の駆動方法。
8. 【請求項８】複数の画素を有する発光装置の駆動方法で
   あって、 前記複数の画素はそれぞれ複数の副画素を有しており、 前記複数の副画素は発光素子、第１のＴＦＴ、第２のＴ
   ＦＴ、第３のＴＦＴ、ソース信号線、書き込み用ゲート
   信号線、消去用ゲート信号線及び電源供給線をそれぞれ
   有しており、 前記第１のＴＦＴのゲート電極は前記書き込み用ゲート
   信号線に接続されており、 前記第１のＴＦＴのソース領域とドレイン領域は、一方
   は前記ソース信号線に、もう一方は前記第２のＴＦＴの
   ゲート電極に接続されており、 前記第２のＴＦＴのソース領域は前記電源供給線に、ド
   レイン領域は前記発光素子が有する画素電極に接続され
   ており、 前記第３のＴＦＴのゲート電極は前記消去用ゲート信号
   線に接続されており、 前記第３のＴＦＴのソース領域とドレイン領域は、一方
   は前記電源供給線に、もう一方は前記第２のＴＦＴのゲ
   ート電極に接続されており、 前記複数の画素がそれぞれ有する書き込み用ゲート信号
   線は同じ期間に選択され、 前記複数の副画素のそれぞれにおいて前記発光素子が発
   光状態である期間の長さが、前記ソース信号線に入力さ
   れるデジタルビデオ信号によって制御されることで、前
   記複数の画素のそれぞれにおいて表示される階調が制御
   され、 前記複数の副画素は、有効発光面積が互いに等しいこと
   を特徴とする発光装置の駆動方法。
9. 【請求項９】複数の画素を有する発光装置の駆動方法で
   あって、 前記複数の画素はそれぞれ複数の副画素を有しており、 前記複数の副画素は発光素子、第１のＴＦＴ、第２のＴ
   ＦＴ、第３のＴＦＴ、ソース信号線、消去用ゲート信号
   線及び電源供給線をそれぞれ有しており、 前記複数の副画素は、同一画素内において書き込み用ゲ
   ート信号線を共有しており、 前記第１のＴＦＴのゲート電極は前記書き込み用ゲート
   信号線に接続されており、 前記第１のＴＦＴのソース領域とドレイン領域は、一方
   は前記ソース信号線に、もう一方は前記第２のＴＦＴの
   ゲート電極に接続されており、 前記第２のＴＦＴのソース領域は前記電源供給線に、ド
   レイン領域は前記発光素子が有する画素電極に接続され
   ており、 前記第３のＴＦＴのゲート電極は前記消去用ゲート信号
   線に接続されており、 前記第３のＴＦＴのソース領域とドレイン領域は、一方
   は前記電源供給線に、もう一方は前記第２のＴＦＴのゲ
   ート電極に接続されており、 前記複数の画素がそれぞれ有する書き込み用ゲート信号
   線は同じ期間に選択され、 前記複数の副画素のそれぞれにおいて前記発光素子が発
   光状態である期間の長さが、前記ソース信号線に入力さ
   れるデジタルビデオ信号によって制御されることで、前
   記複数の画素のそれぞれにおいて表示される階調が制御
   され、 前記複数の副画素は、有効発光面積が互いに等しいこと
   を特徴とする発光装置の駆動方法。
10. 【請求項１０】複数の画素を有する発光装置の駆動方法
    であって、 前記複数の画素はそれぞれ複数の副画素を有しており、 前記複数の副画素は発光素子、第１のＴＦＴ、第２のＴ
    ＦＴ、第３のＴＦＴ、ソース信号線、書き込み用ゲート
    信号線及び消去用ゲート信号線をそれぞれ有しており、 前記複数の副画素は同一画素内において電源供給線を共
    有しており、 前記第１のＴＦＴのゲート電極は前記書き込み用ゲート
    信号線に接続されており、 前記第１のＴＦＴのソース領域とドレイン領域は、一方
    は前記ソース信号線に、もう一方は前記第２のＴＦＴの
    ゲート電極に接続されており、 前記第２のＴＦＴのソース領域は前記電源供給線に、ド
    レイン領域は前記発光素子が有する画素電極に接続され
    ており、 前記第３のＴＦＴのゲート電極は前記消去用ゲート信号
    線に接続されており、 前記第３のＴＦＴのソース領域とドレイン領域は、一方
    は前記電源供給線に、もう一方は前記第２のＴＦＴのゲ
    ート電極に接続されており、 前記複数の画素がそれぞれ有する書き込み用ゲート信号
    線は同じ期間に選択され、 前記複数の副画素のそれぞれにおいて前記発光素子が発
    光状態である期間の長さが、前記ソース信号線に入力さ
    れるデジタルビデオ信号によって制御されることで、前
    記複数の画素のそれぞれにおいて表示される階調が制御
    され、 前記複数の副画素は、有効発光面積が互いに等しいこと
    を特徴とする発光装置の駆動方法。
11. 【請求項１１】複数の画素を有する発光装置の駆動方法
    であって、 前記複数の画素はそれぞれ複数の副画素を有しており、 前記複数の副画素は発光素子、第１のＴＦＴ、第２のＴ
    ＦＴ、第３のＴＦＴ、ソース信号線及び消去用ゲート信
    号線をそれぞれ有しており、 前記複数の副画素は、同一画素内において書き込み用ゲ
    ート信号線及び電源供給線を共有しており、 前記第１のＴＦＴのゲート電極は前記書き込み用ゲート
    信号線に接続されており、 前記第１のＴＦＴのソース領域とドレイン領域は、一方
    は前記ソース信号線に、もう一方は前記第２のＴＦＴの
    ゲート電極に接続されており、 前記第２のＴＦＴのソース領域は前記電源供給線に、ド
    レイン領域は前記発光素子が有する画素電極に接続され
    ており、 前記第３のＴＦＴのゲート電極は前記消去用ゲート信号
    線に接続されており、 前記第３のＴＦＴのソース領域とドレイン領域は、一方
    は前記電源供給線に、もう一方は前記第２のＴＦＴのゲ
    ート電極に接続されており、 前記複数の画素がそれぞれ有する書き込み用ゲート信号
    線は同じ期間に選択され、 前記複数の副画素のそれぞれにおいて前記発光素子が発
    光状態である期間の長さが、前記ソース信号線に入力さ
    れるデジタルビデオ信号によって制御されることで、前
    記複数の画素のそれぞれにおいて表示される階調が制御
    され、 前記複数の副画素は、有効発光面積が互いに等しいこと
    を特徴とする発光装置の駆動方法。
12. 【請求項１２】請求項７乃至請求項１１のいずれか１項
    において、前記複数の副画素がそれぞれ有する前記第１
    のＴＦＴの極性は全て同じであることを特徴とする発光
    装置の駆動方法。
13. 【請求項１３】請求項７乃至請求項１１のいずれか１項
    において、前記複数の副画素がそれぞれ有する前記第２
    のＴＦＴの極性は全て同じであることを特徴とする発光
    装置の駆動方法。
14. 【請求項１４】請求項７乃至請求項１１のいずれか１項
    において、前記複数の副画素がそれぞれ有する前記第３
    のＴＦＴの極性は全て同じであることを特徴とする発光
    装置の駆動方法。