JP2002268585A - アクティブマトリクス基板およびその製造方法 - Google Patents
アクティブマトリクス基板およびその製造方法Info
- Publication number
- JP2002268585A JP2002268585A JP2001064576A JP2001064576A JP2002268585A JP 2002268585 A JP2002268585 A JP 2002268585A JP 2001064576 A JP2001064576 A JP 2001064576A JP 2001064576 A JP2001064576 A JP 2001064576A JP 2002268585 A JP2002268585 A JP 2002268585A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- electrode
- external connection
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置等に用いられるアクティブマト
リクス基板の特性を劣化させることなく製造工程を削減
することが可能となるアクティブマトリクス基板および
その製造方法を提供する。 【解決手段】 一部のフォトリソグラフィ工程の代わり
に、印刷法によってパターンを形成することによってコ
ストの高いフォトリソグラフィ工程の回数を削減し、製
造コストの削減をする。また、ゲート電極の端子部分の
開口に、グレイトーン露光技術もしくはマスク成膜技術
を用いて、工程数を削減する。これにより、２回から４
回のフォトリソグラフィ工程でアクティブマトリクス基
板の製造が可能となる。
リクス基板の特性を劣化させることなく製造工程を削減
することが可能となるアクティブマトリクス基板および
その製造方法を提供する。 【解決手段】 一部のフォトリソグラフィ工程の代わり
に、印刷法によってパターンを形成することによってコ
ストの高いフォトリソグラフィ工程の回数を削減し、製
造コストの削減をする。また、ゲート電極の端子部分の
開口に、グレイトーン露光技術もしくはマスク成膜技術
を用いて、工程数を削減する。これにより、２回から４
回のフォトリソグラフィ工程でアクティブマトリクス基
板の製造が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置等の
アクティブマトリクス型表示装置において用いられる、
アクティブマトリクス基板およびその製造方法に関す
る。
アクティブマトリクス型表示装置において用いられる、
アクティブマトリクス基板およびその製造方法に関す
る。
【０００２】
【従来の技術】従来より、液晶表示装置等のアクティブ
マトリクス型表示装置の画素は、薄膜トランジスタ（Ｔ
ＦＴ）によって駆動されている。このＴＦＴがマトリク
ス状に配置されたアクティブマトリクス基板の製造方法
としては、従来より以下のような方法がある。図４はＴ
ＦＴとしてボトムゲート型ＴＦＴを用いたアクティブマ
トリクス基板の製造工程のフロー図である。以下、従来
のアクティブマトリクス基板の製造方法を具体的に説明
する。
マトリクス型表示装置の画素は、薄膜トランジスタ（Ｔ
ＦＴ）によって駆動されている。このＴＦＴがマトリク
ス状に配置されたアクティブマトリクス基板の製造方法
としては、従来より以下のような方法がある。図４はＴ
ＦＴとしてボトムゲート型ＴＦＴを用いたアクティブマ
トリクス基板の製造工程のフロー図である。以下、従来
のアクティブマトリクス基板の製造方法を具体的に説明
する。
【０００３】まず、ゲート電極形成工程として、Ｔｉ，
Ｍｏ，Ｗ，Ａｌ，Ｔａ、Ｃｒおよびこれらの合金の単層
膜または積層膜からなる金属膜を３００〜５００ｎｍの
膜厚で形成し、フォトリソグラフィ工程によりパターニ
ングされたフォトレジストをマスクとして金属膜をエッ
チングすることにより、ゲート電極を形成する。次い
で、半導体島化工程として、プラズマＣＶＤ法によりゲ
ート絶縁膜、活性層、コンタクト層の連続成膜を行う。
ゲート絶縁膜としては窒化シリコン膜、活性層としてア
モルファスシリコン膜、コンタクト層としてｎ＋シリコ
ン膜を、原料ガスやプラズマ条件を変化させることによ
り形成している。
Ｍｏ，Ｗ，Ａｌ，Ｔａ、Ｃｒおよびこれらの合金の単層
膜または積層膜からなる金属膜を３００〜５００ｎｍの
膜厚で形成し、フォトリソグラフィ工程によりパターニ
ングされたフォトレジストをマスクとして金属膜をエッ
チングすることにより、ゲート電極を形成する。次い
で、半導体島化工程として、プラズマＣＶＤ法によりゲ
ート絶縁膜、活性層、コンタクト層の連続成膜を行う。
ゲート絶縁膜としては窒化シリコン膜、活性層としてア
モルファスシリコン膜、コンタクト層としてｎ＋シリコ
ン膜を、原料ガスやプラズマ条件を変化させることによ
り形成している。
【０００４】例えば、窒化シリコン膜はＳｉＨ4ガス、
ＮＨ3ガス、Ｈ2ガスおよびＮ2ガスを原料とし、アモル
ファスシリコン膜はＨ2ガスによって１０％程度に希釈
されたＳｉＨ4ガスを原料とし、ｎ＋シリコン膜はアモ
ルファスシリコン膜の原料ガスにＰＨ3ガスを混合する
ことにより形成することができる。各層の膜厚として
は、ゲート絶縁膜が３００〜５００ｎｍ、活性層が１０
０〜３００ｎｍ、そしてコンタクト層が２０〜８０ｎｍ
の膜厚で形成する。次いで、フォトリソグラフィ工程に
より活性層およびコンタクト層を島状にパターニングす
る。
ＮＨ3ガス、Ｈ2ガスおよびＮ2ガスを原料とし、アモル
ファスシリコン膜はＨ2ガスによって１０％程度に希釈
されたＳｉＨ4ガスを原料とし、ｎ＋シリコン膜はアモ
ルファスシリコン膜の原料ガスにＰＨ3ガスを混合する
ことにより形成することができる。各層の膜厚として
は、ゲート絶縁膜が３００〜５００ｎｍ、活性層が１０
０〜３００ｎｍ、そしてコンタクト層が２０〜８０ｎｍ
の膜厚で形成する。次いで、フォトリソグラフィ工程に
より活性層およびコンタクト層を島状にパターニングす
る。
【０００５】次いで、ソース／ドレイン電極形成工程と
して、Ｔｉ，Ｍｏ，Ｗ，Ａｌ，Ｔａ、Ｃｒおよびこれら
の合金の単層膜または積層膜からなる金属膜を２００〜
４００ｎｍの膜厚で形成し、フォトリソグラフィ工程に
よりパターニングされたフォトレジストをマスクとして
金属膜をエッチングすることにより、ソース／ドレイン
電極を形成する。この時、活性層のチャネル領域上のコ
ンタクト層も同時にエッチングを行い、チャネル領域と
コンタクト領域の分離を行う。
して、Ｔｉ，Ｍｏ，Ｗ，Ａｌ，Ｔａ、Ｃｒおよびこれら
の合金の単層膜または積層膜からなる金属膜を２００〜
４００ｎｍの膜厚で形成し、フォトリソグラフィ工程に
よりパターニングされたフォトレジストをマスクとして
金属膜をエッチングすることにより、ソース／ドレイン
電極を形成する。この時、活性層のチャネル領域上のコ
ンタクト層も同時にエッチングを行い、チャネル領域と
コンタクト領域の分離を行う。
【０００６】次いで、保護膜形成工程として、パッシベ
ーション膜となる窒化シリコン膜等の絶縁膜をプラズマ
ＣＶＤ法等により、３００〜５００ｎｍの膜厚で形成
し、その後、ソース／ドレイン領域へのコンタクトを取
るためにパッシベーション膜を、フォトリソグラフィ工
程およびエッチングにより開孔する。
ーション膜となる窒化シリコン膜等の絶縁膜をプラズマ
ＣＶＤ法等により、３００〜５００ｎｍの膜厚で形成
し、その後、ソース／ドレイン領域へのコンタクトを取
るためにパッシベーション膜を、フォトリソグラフィ工
程およびエッチングにより開孔する。
【０００７】最後に、画素電極形成工程として、ＩＴＯ
膜等の透明導電膜を形成し、フォトリソおよびエッチン
グにより、画素電極として加工することにより、アクテ
ィブマトリクス基板が完成する。
膜等の透明導電膜を形成し、フォトリソおよびエッチン
グにより、画素電極として加工することにより、アクテ
ィブマトリクス基板が完成する。
【０００８】このような従来の方法は、成膜工程、フォ
トリソグラフィ工程、エッチング工程等を１サイクルと
するプロセスを５回繰り返す、いわゆる５枚マスクプロ
セスによりアクティブマトリクス基板が製造されてお
り、製造工程数が多いことが問題となっている。なかで
もフォトリソグラフィ工程は、設備コストおよびランニ
ングコストが高いため、アクティブマトリクス基板の製
造に必要なマスク枚数を削減し、これにより、フォトリ
ソグラフィ工程の回数を削減することが望まれている。
トリソグラフィ工程、エッチング工程等を１サイクルと
するプロセスを５回繰り返す、いわゆる５枚マスクプロ
セスによりアクティブマトリクス基板が製造されてお
り、製造工程数が多いことが問題となっている。なかで
もフォトリソグラフィ工程は、設備コストおよびランニ
ングコストが高いため、アクティブマトリクス基板の製
造に必要なマスク枚数を削減し、これにより、フォトリ
ソグラフィ工程の回数を削減することが望まれている。
【０００９】これに対して、ゲート電極形成工程と半導
体島化工程を１サイクルのプロセスで行うことにより、
フォトリソグラフィ工程を削減する方法が、特開平６−
２５０２１１号公報に記載されている。また、パターン
形成に、従来のようなフォトリソグラフィ法ではなく、
印刷法を用いることによって、製造コストを削減する方
法が特許第２７０２０６８号公報に記載されている。
体島化工程を１サイクルのプロセスで行うことにより、
フォトリソグラフィ工程を削減する方法が、特開平６−
２５０２１１号公報に記載されている。また、パターン
形成に、従来のようなフォトリソグラフィ法ではなく、
印刷法を用いることによって、製造コストを削減する方
法が特許第２７０２０６８号公報に記載されている。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
方法には、以下のような課題が残されている。ゲート電
極形成工程と半導体島化工程を同時に行う特開平６−２
５０２１１号公報に記載の方法では、ゲート電極端子上
に絶縁膜および半導体膜が残るため、その後、レーザー
加工等のゲート電極端子を露出する工程が新たに必要と
なるといった課題がある。
方法には、以下のような課題が残されている。ゲート電
極形成工程と半導体島化工程を同時に行う特開平６−２
５０２１１号公報に記載の方法では、ゲート電極端子上
に絶縁膜および半導体膜が残るため、その後、レーザー
加工等のゲート電極端子を露出する工程が新たに必要と
なるといった課題がある。
【００１１】また、フォトリソグラフィ法の代わりに、
印刷法を用いた場合では、そのパターン形成における精
度が悪くなってしまう。印刷法を用いた場合、特許第２
７０２０６８号公報に記載されているような、精度の比
較的よい方法を用いたとしても、パターンの寸法精度が
±５μｍ程度、位置合わせ精度が±５μｍ程度となり、
合せて±１０μｍ程度のパターン誤差が発生してしま
う。このため、このパターン誤差を考慮にいれたデバイ
ス設計が必要となり、寄生容量や寄生抵抗が非常に大き
くなることから、デバイス特性が劣化するといった課題
がある。
印刷法を用いた場合では、そのパターン形成における精
度が悪くなってしまう。印刷法を用いた場合、特許第２
７０２０６８号公報に記載されているような、精度の比
較的よい方法を用いたとしても、パターンの寸法精度が
±５μｍ程度、位置合わせ精度が±５μｍ程度となり、
合せて±１０μｍ程度のパターン誤差が発生してしま
う。このため、このパターン誤差を考慮にいれたデバイ
ス設計が必要となり、寄生容量や寄生抵抗が非常に大き
くなることから、デバイス特性が劣化するといった課題
がある。
【００１２】本発明は、上記の課題を解決し、デバイス
特性を劣化させることなく、フォトマスク枚数すなわち
フォトリソグラフィ工程の回数を削減することが可能と
なるアクティブマトリクス基板およびそのパターン精度
の高い製造方法を提供することを目的とする。
特性を劣化させることなく、フォトマスク枚数すなわち
フォトリソグラフィ工程の回数を削減することが可能と
なるアクティブマトリクス基板およびそのパターン精度
の高い製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に、本発明に係るアクティブマトリクス基板は、パター
ンの寸法精度および位置合わせ精度がそれほど要求され
ない第1工程であるゲート電極の形成工程および最終工
程である保護膜の形成工程のパターン形成に印刷法を用
いることを特徴としている。これにより、フォトリソグ
ラフィ工程の回数を削減することが可能となるため、製
造コストが削減される。また、デバイス特性もほとんど
変化させることはない。
に、本発明に係るアクティブマトリクス基板は、パター
ンの寸法精度および位置合わせ精度がそれほど要求され
ない第1工程であるゲート電極の形成工程および最終工
程である保護膜の形成工程のパターン形成に印刷法を用
いることを特徴としている。これにより、フォトリソグ
ラフィ工程の回数を削減することが可能となるため、製
造コストが削減される。また、デバイス特性もほとんど
変化させることはない。
【００１４】また、他の本発明に係るアクティブマトリ
クス基板は、グレイトーン露光技術もしくは、端子部を
マスクする成膜技術を用いることにより、ゲート電極の
端子部を露出させるための新たな工程を必要としないこ
とを特徴としている。これにより、デバイス特性を劣化
させることなく製造工程数を削減することが可能となる
ため、生産性が向上し、製造コストが削減される。
クス基板は、グレイトーン露光技術もしくは、端子部を
マスクする成膜技術を用いることにより、ゲート電極の
端子部を露出させるための新たな工程を必要としないこ
とを特徴としている。これにより、デバイス特性を劣化
させることなく製造工程数を削減することが可能となる
ため、生産性が向上し、製造コストが削減される。
【００１５】また、他の本発明に係るアクティブマトリ
クス基板は、ゲート電極のパターニングと半導体膜の島
化を同一マスクを用いて行うことを特徴としている。こ
れにより、フォトリソグラフィ工程の回数を削減するこ
とが可能となるため、製造コストが削減される。また、
デバイス特性もほとんど変化させることはない。
クス基板は、ゲート電極のパターニングと半導体膜の島
化を同一マスクを用いて行うことを特徴としている。こ
れにより、フォトリソグラフィ工程の回数を削減するこ
とが可能となるため、製造コストが削減される。また、
デバイス特性もほとんど変化させることはない。
【００１６】また、本発明に係るアクティブマトリクス
基板を用いた液晶表示装置によれば、その画素を駆動す
るアクティブマトリクス基板の製造コストが削減される
ため、液晶表示装置を安価に製造することが可能とな
る。
基板を用いた液晶表示装置によれば、その画素を駆動す
るアクティブマトリクス基板の製造コストが削減される
ため、液晶表示装置を安価に製造することが可能とな
る。
【００１７】また、本発明に係るアクティブマトリクス
基板を用いたエレクトロルミネッセンス表示装置によれ
ば、その画素を駆動するアクティブマトリクス基板の製
造コストが削減されるため、エレクトロルミネッセンス
表示装置を安価に製造することが可能となる。
基板を用いたエレクトロルミネッセンス表示装置によれ
ば、その画素を駆動するアクティブマトリクス基板の製
造コストが削減されるため、エレクトロルミネッセンス
表示装置を安価に製造することが可能となる。
【００１８】
【発明の実施の形態】以下、実施例を用いて本発明をさ
らに具体的に説明する。
らに具体的に説明する。
【００１９】本発明におけるアクティブマトリクス基板
の製造方法では、一部のパターニング工程において従来
のフォトリソグラフィ法の代わりに印刷法を用いてい
る。また、通常の印刷法では、印刷のパターン精度が数
１００μｍであるので、本発明においては、特許第２７
０２０６８号公報等に記載されている精度のよい凹版オ
フセット印刷法を用いた。この場合の精度は、パターン
の寸法精度が±５μｍ、位置合わせの精度が±５μｍか
ら±１０μｍ程度である。図１は凹版オフセット印刷の
概略図を示している。例えば、レジストパターンの印刷
を行う場合には、凹部にレジスト２が入った印刷版１の
上を転写体３が回転することによってレジスト２を転写
体３に転写し、これを被転写層５として例えば金属膜が
形成された基板４上に印刷することによって被転写層５
上にレジストパターンが形成される。
の製造方法では、一部のパターニング工程において従来
のフォトリソグラフィ法の代わりに印刷法を用いてい
る。また、通常の印刷法では、印刷のパターン精度が数
１００μｍであるので、本発明においては、特許第２７
０２０６８号公報等に記載されている精度のよい凹版オ
フセット印刷法を用いた。この場合の精度は、パターン
の寸法精度が±５μｍ、位置合わせの精度が±５μｍか
ら±１０μｍ程度である。図１は凹版オフセット印刷の
概略図を示している。例えば、レジストパターンの印刷
を行う場合には、凹部にレジスト２が入った印刷版１の
上を転写体３が回転することによってレジスト２を転写
体３に転写し、これを被転写層５として例えば金属膜が
形成された基板４上に印刷することによって被転写層５
上にレジストパターンが形成される。
【００２０】また、本発明におけるアクティブマトリク
ス基板の製造方法では、一部のフォトリソグラフィ工程
において、遮光部と半透光部と透光部を設けたマスクを
用いて、レジスト膜を露光することにより、レジスト膜
の現像後、表面に凹凸のあるレジストパターンを形成す
る、いわゆるグレイトーン露光技術を用いている。この
露光技術については、特開平７−４９４１１号公報や特
開平１１−３０７７８０号公報に示されている。
ス基板の製造方法では、一部のフォトリソグラフィ工程
において、遮光部と半透光部と透光部を設けたマスクを
用いて、レジスト膜を露光することにより、レジスト膜
の現像後、表面に凹凸のあるレジストパターンを形成す
る、いわゆるグレイトーン露光技術を用いている。この
露光技術については、特開平７−４９４１１号公報や特
開平１１−３０７７８０号公報に示されている。
【００２１】本発明における実施例としては、例えば絶
縁膜と半導体膜の積層膜上に上記グレイトーン露光技術
を用いて、第1のレジスト領域と、第1のレジスト領域よ
りも膜厚の薄い第2のレジスト領域が形成された、２つ
の膜厚を有するレジストパターンを形成する。そして、
このレジストパターンをマスクとして、積層膜のエッチ
ングを行う。具体的には１回目のエッチングでレジスト
パターンのない領域の積層膜をエッチングし、その後レ
ジスト膜厚の薄い第２のレジスト領域をエッチバックも
しくはアッシングにより除去し、再び第1のレジスト領
域のレジストをマスクとして前記積層膜のうち半導体膜
のみをエッチングする。これにより積層膜のパターニン
グと半導体膜のパターニングを同一マスクで行うことが
可能となる。
縁膜と半導体膜の積層膜上に上記グレイトーン露光技術
を用いて、第1のレジスト領域と、第1のレジスト領域よ
りも膜厚の薄い第2のレジスト領域が形成された、２つ
の膜厚を有するレジストパターンを形成する。そして、
このレジストパターンをマスクとして、積層膜のエッチ
ングを行う。具体的には１回目のエッチングでレジスト
パターンのない領域の積層膜をエッチングし、その後レ
ジスト膜厚の薄い第２のレジスト領域をエッチバックも
しくはアッシングにより除去し、再び第1のレジスト領
域のレジストをマスクとして前記積層膜のうち半導体膜
のみをエッチングする。これにより積層膜のパターニン
グと半導体膜のパターニングを同一マスクで行うことが
可能となる。
【００２２】また、1回目のエッチングで第2のレジスト
領域におけるレジストおよびその下の半導体膜もエッチ
ングされるように第2のレジスト領域のレジスト膜厚を
適切に設定しても、同様の結果が得られる。なお、この
際、第1のレジスト領域では、レジストが残るように、
その厚さを設定すればよい。以上のような方法により、
１回のフォトリソグラフィ工程で、複数のパターンを形
成することができるため、工程数を削減することができ
る。
領域におけるレジストおよびその下の半導体膜もエッチ
ングされるように第2のレジスト領域のレジスト膜厚を
適切に設定しても、同様の結果が得られる。なお、この
際、第1のレジスト領域では、レジストが残るように、
その厚さを設定すればよい。以上のような方法により、
１回のフォトリソグラフィ工程で、複数のパターンを形
成することができるため、工程数を削減することができ
る。
【００２３】（実施の形態１）本実施の形態は、アクテ
ィブマトリクス基板およびその製造方法の第1実施例に
関する。
ィブマトリクス基板およびその製造方法の第1実施例に
関する。
【００２４】本実施の形態におけるアクティブマトリク
ス基板の製造方法は、以下に示す通りである。図２は本
発明の第1実施例に係るアクティブマトリクス基板の製
造工程概略図を示している。
ス基板の製造方法は、以下に示す通りである。図２は本
発明の第1実施例に係るアクティブマトリクス基板の製
造工程概略図を示している。
【００２５】まず、Ａｌ合金からなる金属膜を２５０ｎ
ｍの膜厚で形成し、この上に前述の凹版オフセット印刷
法により、レジストパターンを形成する。そして、前記
レジストパターンをマクスにエッチングを行うことによ
り、走査線を兼ねたゲート電極６を形成する(図２
（ａ）)。本実施の形態では、線幅３０μｍの線状のゲ
ート電極を２５０μｍの線間隔で形成しており、前述の
印刷法におけるパターン精度で十分対応できる。また、
１回目のパターニングであるため、基板とのアライメン
トも問題ない。
ｍの膜厚で形成し、この上に前述の凹版オフセット印刷
法により、レジストパターンを形成する。そして、前記
レジストパターンをマクスにエッチングを行うことによ
り、走査線を兼ねたゲート電極６を形成する(図２
（ａ）)。本実施の形態では、線幅３０μｍの線状のゲ
ート電極を２５０μｍの線間隔で形成しており、前述の
印刷法におけるパターン精度で十分対応できる。また、
１回目のパターニングであるため、基板とのアライメン
トも問題ない。
【００２６】なお、本実施の形態では、走査線を兼ねた
ゲート電極のパターニングに印刷法を用いたが、これを
フォトリソグラフィ法によって行っても良いことは言う
までもない。
ゲート電極のパターニングに印刷法を用いたが、これを
フォトリソグラフィ法によって行っても良いことは言う
までもない。
【００２７】次いで、プラズマＣＶＤ法によりゲート絶
縁膜７として窒化シリコン膜を３００ｎｍ、活性層８と
してアモルファスシリコン膜を２００ｎｍ、コンタクト
層９としてｎ＋アモルファスシリコン膜を３０ｎｍの膜
厚で順次形成する。
縁膜７として窒化シリコン膜を３００ｎｍ、活性層８と
してアモルファスシリコン膜を２００ｎｍ、コンタクト
層９としてｎ＋アモルファスシリコン膜を３０ｎｍの膜
厚で順次形成する。
【００２８】例えば、窒化シリコン膜はＳｉＨ4ガス、
ＮＨ3ガス、Ｈ2ガスおよびＮ2ガスを原料とし、アモル
ファスシリコン膜はＨ2ガスによって１０％程度に希釈
されたＳｉＨ4ガスを原料とし、ｎ＋シリコン膜はアモ
ルファスシリコン膜の原料ガスにＰＨ3ガスを混合した
プラズマＣＶＤ法により形成することができる。
ＮＨ3ガス、Ｈ2ガスおよびＮ2ガスを原料とし、アモル
ファスシリコン膜はＨ2ガスによって１０％程度に希釈
されたＳｉＨ4ガスを原料とし、ｎ＋シリコン膜はアモ
ルファスシリコン膜の原料ガスにＰＨ3ガスを混合した
プラズマＣＶＤ法により形成することができる。
【００２９】次いで、前述のグレイトーン露光技術を用
いたフォトリソグラフィ工程およびエッチングにより活
性層およびコンタクト層の島化とゲート電極の外部接続
端子の露出をする（図２(b)）。
いたフォトリソグラフィ工程およびエッチングにより活
性層およびコンタクト層の島化とゲート電極の外部接続
端子の露出をする（図２(b)）。
【００３０】具体的には、グレイトーン露光技術によ
り、活性層とコンタクト層からなる半導体膜の島化を行
う領域に膜厚の厚い第１のレジスト領域を形成し、ゲー
ト電極の外部接続端子部に相当する部分を除いた他の部
分に膜厚の薄い第２のレジスト領域を形成する。そし
て、第1のエッチングにより、絶縁膜７を開口してレジ
ストのないゲート電極の外部接続端子部の露出を行い、
第２のレジスト領域をエッチバックによって除去した
後、第１のレジスト領域のレジストをマスクにエッチン
グをすることによって半導体膜の島化を行った。
り、活性層とコンタクト層からなる半導体膜の島化を行
う領域に膜厚の厚い第１のレジスト領域を形成し、ゲー
ト電極の外部接続端子部に相当する部分を除いた他の部
分に膜厚の薄い第２のレジスト領域を形成する。そし
て、第1のエッチングにより、絶縁膜７を開口してレジ
ストのないゲート電極の外部接続端子部の露出を行い、
第２のレジスト領域をエッチバックによって除去した
後、第１のレジスト領域のレジストをマスクにエッチン
グをすることによって半導体膜の島化を行った。
【００３１】これにより、同一マスクを用いて半導体の
島化と同時にゲート電極の外部接続端子部の露出が行え
るため、従来のような端子開口のための工程が不要とな
る。なお、本実施の形態においては、グレイトーン露光
技術を用いることによりゲート電極端子の開口を行った
が、これを、前記ゲート絶縁膜、活性層およびコンタク
ト層の形成時に、前記ゲート電極の端子部分をアルミナ
製の碍子枠等でマスクした状態にしておくことによっ
て、前記端子部分には膜が堆積しないため、後の工程で
開口する必要がないため、望ましい。
島化と同時にゲート電極の外部接続端子部の露出が行え
るため、従来のような端子開口のための工程が不要とな
る。なお、本実施の形態においては、グレイトーン露光
技術を用いることによりゲート電極端子の開口を行った
が、これを、前記ゲート絶縁膜、活性層およびコンタク
ト層の形成時に、前記ゲート電極の端子部分をアルミナ
製の碍子枠等でマスクした状態にしておくことによっ
て、前記端子部分には膜が堆積しないため、後の工程で
開口する必要がないため、望ましい。
【００３２】次いで、ＭｏＷ合金からなる金属膜を３０
０ｎｍの膜厚で形成し、フォトリソグラフィ工程により
パターニングされたフォトレジストをマスクとして前記
金属膜をエッチングすることにより、信号線を兼ねるソ
ース電極およびドレイン電極となる電極膜１０を形成す
る（図２（ｃ））。
０ｎｍの膜厚で形成し、フォトリソグラフィ工程により
パターニングされたフォトレジストをマスクとして前記
金属膜をエッチングすることにより、信号線を兼ねるソ
ース電極およびドレイン電極となる電極膜１０を形成す
る（図２（ｃ））。
【００３３】次いで、透光性導電膜としてＩＴＯ膜を形
成し、フォトリソグラフィ工程およびエッチングによ
り、画素電極１１として加工する。さらにチャネル領域
上の電極膜１０およびコンタクト層９を少なくともエッ
チングすることによりソース電極およびドレイン電極の
分離を行う（図２(ｄ)）。このソース電極とドレイン電
極の分離を画素電極形成後に行うことは、ＩＴＯ膜のス
パッタおよびエッチング時の影響をチャネル領域に与え
ることなく画素電極が形成できるため望ましい。
成し、フォトリソグラフィ工程およびエッチングによ
り、画素電極１１として加工する。さらにチャネル領域
上の電極膜１０およびコンタクト層９を少なくともエッ
チングすることによりソース電極およびドレイン電極の
分離を行う（図２(ｄ)）。このソース電極とドレイン電
極の分離を画素電極形成後に行うことは、ＩＴＯ膜のス
パッタおよびエッチング時の影響をチャネル領域に与え
ることなく画素電極が形成できるため望ましい。
【００３４】なお、コンタクト層９はエッチングで取り
除く方法の他に、プラズマ酸化や陽極酸化によって絶縁
化することによってソース／ドレインの分離を行っても
良い。そしてこの場合には、エッチングによってコンタ
クト層を取り除く場合に比べ、デバイス特性の向上が見
込まれるため、望ましい。
除く方法の他に、プラズマ酸化や陽極酸化によって絶縁
化することによってソース／ドレインの分離を行っても
良い。そしてこの場合には、エッチングによってコンタ
クト層を取り除く場合に比べ、デバイス特性の向上が見
込まれるため、望ましい。
【００３５】そして、最後に前述の凹版オフセット印刷
法により、ポリイミドやアクリル系樹脂といった有機絶
縁膜を保護膜として、画素電極とゲート電極およびソー
ス電極の外部接続端子部を除いた領域に印刷することに
よりアクティブマトリクス基板が完成する（図２
(ｅ)）。
法により、ポリイミドやアクリル系樹脂といった有機絶
縁膜を保護膜として、画素電極とゲート電極およびソー
ス電極の外部接続端子部を除いた領域に印刷することに
よりアクティブマトリクス基板が完成する（図２
(ｅ)）。
【００３６】なお、本実施の形態においては、画素電極
の大きさは、およそ縦２００μｍ×横８０μｍであり、
各電極の外部接続端子は、基板周辺に配置されているた
め、±１０μｍから±１５μｍの印刷精度で十分対応で
きる。
の大きさは、およそ縦２００μｍ×横８０μｍであり、
各電極の外部接続端子は、基板周辺に配置されているた
め、±１０μｍから±１５μｍの印刷精度で十分対応で
きる。
【００３７】なお、本実施の形態においては、半導体膜
である活性層８の露出した部分にも保護膜として有機絶
縁膜を直接形成したが、有機絶縁膜を印刷する前に熱酸
化、プラズマ酸化、溶液酸化等の方法によって、前記活
性層８の露出した部分の表面を絶縁膜化してもよく、こ
れによってデバイスの信頼性は向上するため、望まし
い。
である活性層８の露出した部分にも保護膜として有機絶
縁膜を直接形成したが、有機絶縁膜を印刷する前に熱酸
化、プラズマ酸化、溶液酸化等の方法によって、前記活
性層８の露出した部分の表面を絶縁膜化してもよく、こ
れによってデバイスの信頼性は向上するため、望まし
い。
【００３８】また、同様に有機絶縁膜を印刷する前に、
窒化シリコン膜等の絶縁膜を堆積し、有機絶縁膜を印刷
した後、印刷された前記有機絶縁膜をマスクとしてエッ
チングすることによって画素電極とケート電極およびソ
ース電極の外部接続端子部の窒化シリコン膜を除去して
もよい。これによってデバイスの信頼性はさらに向上す
るため望ましい。
窒化シリコン膜等の絶縁膜を堆積し、有機絶縁膜を印刷
した後、印刷された前記有機絶縁膜をマスクとしてエッ
チングすることによって画素電極とケート電極およびソ
ース電極の外部接続端子部の窒化シリコン膜を除去して
もよい。これによってデバイスの信頼性はさらに向上す
るため望ましい。
【００３９】なお、本実施の形態では、ゲート電極とし
てＡｌ合金をソース／ドレイン電極としてＭｏＷ合金を
用いたが、これらの材料に限ることなく、Ｔｉ，Ｍｏ，
Ｗ，Ａｌ，Ｔａ、Ｃｒおよびこれらの合金の単層膜また
は積層膜を用いることができる。また、他の導電性膜、
半導体膜、絶縁膜も、本実施の形態に示した材料に限ら
ず、これらの機能をみたす膜であればよい。例えば画素
電極１１の導電膜としてＡｌなどの金属反射膜を用いれ
ば反射型液晶表示装置に対応できる。また、それらの膜
厚に関しても、従来と同程度の範囲に設定すれば良い。
てＡｌ合金をソース／ドレイン電極としてＭｏＷ合金を
用いたが、これらの材料に限ることなく、Ｔｉ，Ｍｏ，
Ｗ，Ａｌ，Ｔａ、Ｃｒおよびこれらの合金の単層膜また
は積層膜を用いることができる。また、他の導電性膜、
半導体膜、絶縁膜も、本実施の形態に示した材料に限ら
ず、これらの機能をみたす膜であればよい。例えば画素
電極１１の導電膜としてＡｌなどの金属反射膜を用いれ
ば反射型液晶表示装置に対応できる。また、それらの膜
厚に関しても、従来と同程度の範囲に設定すれば良い。
【００４０】以上のような方法により、３回もしくは４
回のフォトリソグラフィ工程により、アクティブマトリ
クス基板を製造することが可能となるため、従来と比
べ、フォトリソグラフィ工程の回数が削減され、製造コ
ストを削減することができる。
回のフォトリソグラフィ工程により、アクティブマトリ
クス基板を製造することが可能となるため、従来と比
べ、フォトリソグラフィ工程の回数が削減され、製造コ
ストを削減することができる。
【００４１】（実施の形態２）本実施の形態は、アクテ
ィブマトリクス基板およびその製造方法の第２実施例に
関する。
ィブマトリクス基板およびその製造方法の第２実施例に
関する。
【００４２】本実施の形態におけるアクティブマトリク
ス基板の製造方法は、以下に示す通りである。図３は本
発明の第２実施例に係るアクティブマトリクス基板の製
造工程概略図を示している。
ス基板の製造方法は、以下に示す通りである。図３は本
発明の第２実施例に係るアクティブマトリクス基板の製
造工程概略図を示している。
【００４３】まず、ゲート電極６となるＡｌ合金からな
る金属膜を２５０ｎｍの膜厚で形成し、この上にプラズ
マＣＶＤ法によりゲート絶縁膜７として窒化シリコン膜
を３００ｎｍ、活性層８としてアモルファスシリコン膜
を２００ｎｍ、コンタクト層９としてｎ＋アモルファス
シリコン膜を３０ｎｍの膜厚で順次堆積し積層膜を形成
する。この時、ゲート電極の外部接続端子となる基板周
辺の部分の金属膜をアルミナ製のマスク等で被覆した状
態でゲート絶縁膜、活性層およびコンタクト層を形成す
ることにより、後にゲート電極の外部接続端子部を開口
する工程が不要となるため望ましい。
る金属膜を２５０ｎｍの膜厚で形成し、この上にプラズ
マＣＶＤ法によりゲート絶縁膜７として窒化シリコン膜
を３００ｎｍ、活性層８としてアモルファスシリコン膜
を２００ｎｍ、コンタクト層９としてｎ＋アモルファス
シリコン膜を３０ｎｍの膜厚で順次堆積し積層膜を形成
する。この時、ゲート電極の外部接続端子となる基板周
辺の部分の金属膜をアルミナ製のマスク等で被覆した状
態でゲート絶縁膜、活性層およびコンタクト層を形成す
ることにより、後にゲート電極の外部接続端子部を開口
する工程が不要となるため望ましい。
【００４４】なお、窒化シリコン膜はＳｉＨ4ガス、Ｎ
Ｈ3ガス、Ｈ2ガスおよびＮ2ガスを原料とし、アモルフ
ァスシリコン膜はＨ2ガスによって１０％程度に希釈さ
れたＳｉＨ4ガスを原料とし、ｎ＋シリコン膜はアモル
ファスシリコン膜の原料ガスにＰＨ3ガスを混合したプ
ラズマＣＶＤ法により形成することができる。
Ｈ3ガス、Ｈ2ガスおよびＮ2ガスを原料とし、アモルフ
ァスシリコン膜はＨ2ガスによって１０％程度に希釈さ
れたＳｉＨ4ガスを原料とし、ｎ＋シリコン膜はアモル
ファスシリコン膜の原料ガスにＰＨ3ガスを混合したプ
ラズマＣＶＤ法により形成することができる。
【００４５】次に、この積層膜上に前述の凹版オフセッ
ト印刷法により、レジストパターンを形成する。そし
て、レジストパターンをマクスにエッチングを行うこと
により、走査線を兼ねたゲート電極６とゲート絶縁膜７
と活性層８とコンタクト層９が概ね同一の形状にパター
ニングされる(図３（ａ）)。本実施の形態においては、
ゲート電極の外部接続端子部上には絶縁膜および半導体
膜は形成されていないため、この時点で、端子部は露出
されている。
ト印刷法により、レジストパターンを形成する。そし
て、レジストパターンをマクスにエッチングを行うこと
により、走査線を兼ねたゲート電極６とゲート絶縁膜７
と活性層８とコンタクト層９が概ね同一の形状にパター
ニングされる(図３（ａ）)。本実施の形態においては、
ゲート電極の外部接続端子部上には絶縁膜および半導体
膜は形成されていないため、この時点で、端子部は露出
されている。
【００４６】本実施の形態では、線幅３０μｍの線状の
ゲート電極パターンを２５０μｍの線間隔で形成してお
り、印刷法におけるパターン精度で十分対応できる。ま
た、１回目のパターニングであるため、基板とのアライ
メントも問題ない。
ゲート電極パターンを２５０μｍの線間隔で形成してお
り、印刷法におけるパターン精度で十分対応できる。ま
た、１回目のパターニングであるため、基板とのアライ
メントも問題ない。
【００４７】なお、本実施の形態では、走査線を兼ねた
ゲート電極、ゲート絶縁膜および半導体膜のパターニン
グに印刷法を用いたが、これをフォトリソグラフィ法に
よって行っても良いことは言うまでもない。またこの
時、グレイトーン露光技術を用いることにより、１回の
フォトリソグラフィ工程によって、ゲート電極、ゲート
絶縁膜および半導体膜のパターニングとゲート電極の外
部接続端子の開口が可能となるため、望ましい。
ゲート電極、ゲート絶縁膜および半導体膜のパターニン
グに印刷法を用いたが、これをフォトリソグラフィ法に
よって行っても良いことは言うまでもない。またこの
時、グレイトーン露光技術を用いることにより、１回の
フォトリソグラフィ工程によって、ゲート電極、ゲート
絶縁膜および半導体膜のパターニングとゲート電極の外
部接続端子の開口が可能となるため、望ましい。
【００４８】次いで、ゲート電極の側面が露出している
ため、この側面に絶縁膜１３を形成する。本実施の形態
においては、ゲート電極の外部接続端子を電流供給端子
とした陽極酸化法によってゲート電極の側面を絶縁化し
た後、さらに有機絶縁膜を全面に塗布し、これを異方性
エッチングすることによって、ゲート電極、ゲート絶縁
膜、活性層およびコンタクト層の側面に側壁保護膜１４
を形成する（図３（ｂ））。
ため、この側面に絶縁膜１３を形成する。本実施の形態
においては、ゲート電極の外部接続端子を電流供給端子
とした陽極酸化法によってゲート電極の側面を絶縁化し
た後、さらに有機絶縁膜を全面に塗布し、これを異方性
エッチングすることによって、ゲート電極、ゲート絶縁
膜、活性層およびコンタクト層の側面に側壁保護膜１４
を形成する（図３（ｂ））。
【００４９】次いで、スパッタ法によってソース／ドレ
イン電極となるＭｏＷ合金からなる金属膜を３００ｎｍ
の膜厚で形成する。
イン電極となるＭｏＷ合金からなる金属膜を３００ｎｍ
の膜厚で形成する。
【００５０】そして、フォトリソグラフィ工程によりパ
ターニングされたフォトレジストをマスクとして金属膜
をエッチングすることにより、信号線を兼ねるソース電
極およびドレイン電極となる電極膜１０を形成する（図
３（ｃ））。
ターニングされたフォトレジストをマスクとして金属膜
をエッチングすることにより、信号線を兼ねるソース電
極およびドレイン電極となる電極膜１０を形成する（図
３（ｃ））。
【００５１】次いで、透光性導電膜としてＩＴＯ膜を形
成し、フォトリソグラフィ工程およびエッチングによ
り、画素電極１１として加工する。さらにチャネル領域
上の電極膜１０およびコンタクト層９を少なくともエッ
チングすることによりソース電極およびドレイン電極の
分離を行う（図３(ｄ)）。このソース電極とドレイン電
極の分離を画素電極形成後に行うことは、ＩＴＯ膜のス
パッタおよびエッチング時の影響をチャネル領域に与え
ることなく画素電極が形成できるため望ましい。
成し、フォトリソグラフィ工程およびエッチングによ
り、画素電極１１として加工する。さらにチャネル領域
上の電極膜１０およびコンタクト層９を少なくともエッ
チングすることによりソース電極およびドレイン電極の
分離を行う（図３(ｄ)）。このソース電極とドレイン電
極の分離を画素電極形成後に行うことは、ＩＴＯ膜のス
パッタおよびエッチング時の影響をチャネル領域に与え
ることなく画素電極が形成できるため望ましい。
【００５２】なお、コンタクト層９はエッチングで取り
除く方法の他に、プラズマ酸化や陽極酸化によって絶縁
化することによってソース／ドレインの分離を行っても
良い。そしてこの場合には、エッチングによってコンタ
クト層を取り除く場合に比べ、デバイス特性の向上が見
込まれるため、望ましい。
除く方法の他に、プラズマ酸化や陽極酸化によって絶縁
化することによってソース／ドレインの分離を行っても
良い。そしてこの場合には、エッチングによってコンタ
クト層を取り除く場合に比べ、デバイス特性の向上が見
込まれるため、望ましい。
【００５３】そして、最後に前述の凹版オフセット印刷
法により、ポリイミドやアクリル系樹脂といった有機絶
縁膜を保護膜１２として、画素電極とゲート電極および
ソース電極の外部接続端子部を除いた領域に印刷するこ
とによりアクティブマトリクス基板が完成する（図３
(ｅ)）。
法により、ポリイミドやアクリル系樹脂といった有機絶
縁膜を保護膜１２として、画素電極とゲート電極および
ソース電極の外部接続端子部を除いた領域に印刷するこ
とによりアクティブマトリクス基板が完成する（図３
(ｅ)）。
【００５４】なお、本実施の形態においては、画素電極
の大きさは、およそ縦２００μｍ×横８０μｍであり、
各電極の外部接続端子は、基板周辺に配置されているた
め、±１０μｍから±１５μｍの印刷精度で十分対応で
きる。
の大きさは、およそ縦２００μｍ×横８０μｍであり、
各電極の外部接続端子は、基板周辺に配置されているた
め、±１０μｍから±１５μｍの印刷精度で十分対応で
きる。
【００５５】なお、本実施の形態においては、半導体膜
である活性層８の露出した部分にも保護膜として有機絶
縁膜を直接形成したが、有機絶縁膜を印刷する前に熱酸
化、プラズマ酸化、溶液酸化等の方法によって、前記活
性層８の露出した部分の表面を絶縁膜化してもよく、こ
れによってデバイスの信頼性は向上するため、望まし
い。
である活性層８の露出した部分にも保護膜として有機絶
縁膜を直接形成したが、有機絶縁膜を印刷する前に熱酸
化、プラズマ酸化、溶液酸化等の方法によって、前記活
性層８の露出した部分の表面を絶縁膜化してもよく、こ
れによってデバイスの信頼性は向上するため、望まし
い。
【００５６】また、同様に有機絶縁膜を印刷する前に、
窒化シリコン膜等の絶縁膜を堆積し、有機絶縁膜を印刷
した後、印刷された前記有機絶縁膜をマスクとしてエッ
チングすることによって画素電極とケート電極およびソ
ース電極の外部接続端子部の窒化シリコン膜を除去して
もよい。これによってデバイスの信頼性はさらに向上す
るため望ましい。
窒化シリコン膜等の絶縁膜を堆積し、有機絶縁膜を印刷
した後、印刷された前記有機絶縁膜をマスクとしてエッ
チングすることによって画素電極とケート電極およびソ
ース電極の外部接続端子部の窒化シリコン膜を除去して
もよい。これによってデバイスの信頼性はさらに向上す
るため望ましい。
【００５７】なお、本実施の形態では、ゲート電極とし
てＡｌ合金をソース／ドレイン電極としてＭｏＷ合金を
用いたが、これらの材料に限ることなく、Ｔｉ，Ｍｏ，
Ｗ，Ａｌ，Ｔａ、Ｃｒおよびこれらの合金の単層膜また
は積層膜を用いれば良い。また、他の導電性膜、半導体
膜、絶縁膜も、本実施の形態に示した材料に限らず、こ
れらの機能をみたす膜であればよい。また、それらの膜
厚に関しても、従来と同程度の範囲に設定すれば良い。
てＡｌ合金をソース／ドレイン電極としてＭｏＷ合金を
用いたが、これらの材料に限ることなく、Ｔｉ，Ｍｏ，
Ｗ，Ａｌ，Ｔａ、Ｃｒおよびこれらの合金の単層膜また
は積層膜を用いれば良い。また、他の導電性膜、半導体
膜、絶縁膜も、本実施の形態に示した材料に限らず、こ
れらの機能をみたす膜であればよい。また、それらの膜
厚に関しても、従来と同程度の範囲に設定すれば良い。
【００５８】以上のような方法により、２回もしくは３
回のフォトリソグラフィ工程により、アクティブマトリ
クス基板を製造することが可能となるため、従来と比
べ、フォトリソグラフィ工程の回数が削減され、製造コ
ストを削減することができる。
回のフォトリソグラフィ工程により、アクティブマトリ
クス基板を製造することが可能となるため、従来と比
べ、フォトリソグラフィ工程の回数が削減され、製造コ
ストを削減することができる。
【００５９】（実施の形態３）本実施の形態は、本発明
の液晶表示装置に関する。
の液晶表示装置に関する。
【００６０】図５は本発明の第３実施例である液晶表示
装置の概略図である。図６は本発明の第３実施例である
液晶表示装置の等価回路である。実施の形態１または実
施の形態２に記載された方法を用いて、アクティブマト
リクス基板を作製した後、この上に配向膜を塗布し、ラ
ビング処理を行った。図５には実施の形態１に記載の方
法によってアクティブマトリクス基板を作製した実施例
を示している。そして、対向電極１７とカラーフィルタ
１６を形成した対向基板１５にも同様に配向膜を塗布
し、ラビングによる配向処理を行った。両基板を貼り合
わせ、その間に液晶１８を注入し、両基板前後に偏光板
１９を配置する。そして各スイッチングトランジスタを
駆動するための駆動回路２１を接続することにより液晶
表示装置が完成する。
装置の概略図である。図６は本発明の第３実施例である
液晶表示装置の等価回路である。実施の形態１または実
施の形態２に記載された方法を用いて、アクティブマト
リクス基板を作製した後、この上に配向膜を塗布し、ラ
ビング処理を行った。図５には実施の形態１に記載の方
法によってアクティブマトリクス基板を作製した実施例
を示している。そして、対向電極１７とカラーフィルタ
１６を形成した対向基板１５にも同様に配向膜を塗布
し、ラビングによる配向処理を行った。両基板を貼り合
わせ、その間に液晶１８を注入し、両基板前後に偏光板
１９を配置する。そして各スイッチングトランジスタを
駆動するための駆動回路２１を接続することにより液晶
表示装置が完成する。
【００６１】なお、本実施形態では対向電極１７を対向
基板１５上に形成したが、この対向電極をアクティブマ
トリクス基板側に形成し液晶１８を横方向に駆動する構
成とすることも可能である。なお、本発明のアクティブ
マトリクス基板によって液晶表示装置の画素を駆動する
ことにより、液晶表示装置の製造コストを削減すること
が可能となる。
基板１５上に形成したが、この対向電極をアクティブマ
トリクス基板側に形成し液晶１８を横方向に駆動する構
成とすることも可能である。なお、本発明のアクティブ
マトリクス基板によって液晶表示装置の画素を駆動する
ことにより、液晶表示装置の製造コストを削減すること
が可能となる。
【００６２】（実施の形態４）本実施の形態は、本発明
のエレクトロルミネッセンス表示装置に関する。
のエレクトロルミネッセンス表示装置に関する。
【００６３】図７は本発明の第４実施例であるエレクト
ロルミネッセンス表示装置の概略図である。図８は本発
明の第４実施例であるエレクトロルミネッセンス表示装
置の等価回路である。実施の形態１または実施の形態２
に記載された方法を用いて、多結晶シリコン膜を活性層
としたアクティブマトリクス基板を作製した後、画素電
極上に導電性高分子２７として例えばポリエチレンジオ
キシチオフェン（ＰＥＤＴ）と実際に発光するポリジア
ルキルフルオレン誘導体を形成し、最後にＣａ陰極２９
を蒸着してエレクトロルミネッセンス表示装置が完成す
る。その動作は以下の通りである。まず、スイッチング
トランジスタがＯＮするように走査線２２にパルス信号
を与えたときに信号線２３に表示信号を印加すると、駆
動用トランジスタ３１がＯＮ状態となって、電流供給線
３２から電流が流れ、エレクトロルミネッセンスセル３
０が発光する。
ロルミネッセンス表示装置の概略図である。図８は本発
明の第４実施例であるエレクトロルミネッセンス表示装
置の等価回路である。実施の形態１または実施の形態２
に記載された方法を用いて、多結晶シリコン膜を活性層
としたアクティブマトリクス基板を作製した後、画素電
極上に導電性高分子２７として例えばポリエチレンジオ
キシチオフェン（ＰＥＤＴ）と実際に発光するポリジア
ルキルフルオレン誘導体を形成し、最後にＣａ陰極２９
を蒸着してエレクトロルミネッセンス表示装置が完成す
る。その動作は以下の通りである。まず、スイッチング
トランジスタがＯＮするように走査線２２にパルス信号
を与えたときに信号線２３に表示信号を印加すると、駆
動用トランジスタ３１がＯＮ状態となって、電流供給線
３２から電流が流れ、エレクトロルミネッセンスセル３
０が発光する。
【００６４】本実施の形態では、エレクトロルミネッセ
ンス材料として、ポリジアルキルフルオレン誘導体を用
いたが、他の有機材料、例えば他のポリフルオレン系材
料やポリフェニルビニレン系の材料、または無機材料で
もよい。また、エレクトロルミネッセンス材料の形成方
法としては、塗布、蒸着、インクジェットなどの方法を
用いればよい。
ンス材料として、ポリジアルキルフルオレン誘導体を用
いたが、他の有機材料、例えば他のポリフルオレン系材
料やポリフェニルビニレン系の材料、または無機材料で
もよい。また、エレクトロルミネッセンス材料の形成方
法としては、塗布、蒸着、インクジェットなどの方法を
用いればよい。
【００６５】なお、本発明のアクティブマトリクス基板
によってエレクトロルミネッセンス表示装置の画素を駆
動することにより、エレクトロルミネッセンス表示装置
の製造コストを削減することが可能となる。
によってエレクトロルミネッセンス表示装置の画素を駆
動することにより、エレクトロルミネッセンス表示装置
の製造コストを削減することが可能となる。
【００６６】
【発明の効果】本発明のアクティブマトリクス基板の構
成によれば、２回から４回のフォトリソグラフィ工程に
よってアクティブマトリクス基板が製造されるため、従
来に比べ、フォトリソグラフィ工程の回数を削減するこ
とが可能となり、アクティブマトリクス基板の製造工程
数や製造コストが削減される。このため、本発明の実用
上の効果は大きい。
成によれば、２回から４回のフォトリソグラフィ工程に
よってアクティブマトリクス基板が製造されるため、従
来に比べ、フォトリソグラフィ工程の回数を削減するこ
とが可能となり、アクティブマトリクス基板の製造工程
数や製造コストが削減される。このため、本発明の実用
上の効果は大きい。
【００６７】また、本発明における液晶表示装置によれ
ば、従来に比べ安価に液晶表示装置を製造することが可
能となるため、その実用上の効果は大きい。
ば、従来に比べ安価に液晶表示装置を製造することが可
能となるため、その実用上の効果は大きい。
【００６８】また、本発明におけるエレクトロルミネッ
センス表示装置によれば、従来に比べ安価にエレクトロ
ルミネッセンス表示装置を製造することが可能となるた
め、その実用上の効果は大きい。
センス表示装置によれば、従来に比べ安価にエレクトロ
ルミネッセンス表示装置を製造することが可能となるた
め、その実用上の効果は大きい。
【図面の簡単な説明】
【図１】凹版オフセット印刷法の概略図
【図２】本発明の第1実施例に係るアクティブマトリク
ス基板の製造工程概略図
ス基板の製造工程概略図
【図３】本発明の第２実施例に係るアクティブマトリク
ス基板の製造工程概略図
ス基板の製造工程概略図
【図４】従来のアクティブマトリクス基板の製造工程フ
ロー図
ロー図
【図５】本発明の液晶表示装置の概略図
【図６】本発明の液晶表示装置の等価回路を示す図
【図７】本発明のエレクトロルミネッセンス表示装置の
概略図
概略図
【図８】本発明のエレクトロルミネッセンス表示装置の
等価回路を示す図
等価回路を示す図
１ 印刷版 ２ レジスト ３ 転写体 ４ 基板 ５ 被転写層 ６ ゲート電極 ７ ゲート絶縁膜 ８ 活性層 ９ コンタクト層 １０ 電極膜 １１ 画素電極 １２ 保護膜 １３ 陽極酸化膜 １４ 側壁保護膜 １５ 対向基板 １６ カラーフィルタ １７ 対向電極 １８ 液晶 １９ 偏光板 ２０ バックライト ２１ 駆動回路 ２２ 走査線 ２３ 信号線 ２４ スイッチングトランジスタ ２５ 液晶セル ２６ 蓄積容量 ２７ 導電性高分子 ２８ ポリフルオレン誘導体 ２９ Ｃａ陰極 ３０ エレクトロルミネッセンスセル ３１ 駆動用トランジスタ ３２ 電流供給線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/00 ３３８ Ｇ０９Ｆ 9/00 ３３８ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｄ 21/336 (72)発明者 西谷 幹彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 GA43 HA18 HA28 JA24 JB24 JB56 MA12 NA27 5C094 AA43 AA45 BA03 BA43 CA19 DA15 EA04 EA07 5F110 AA16 BB01 CC07 EE03 EE04 EE06 EE14 EE34 FF03 FF30 GG02 GG15 GG24 GG45 HK03 HK04 HK06 HK07 HK09 HK16 HK21 HK22 HK33 HK35 NN03 NN23 NN24 NN27 NN33 NN36 NN37 QQ01 QQ06 QQ09 5G435 AA17 BB12 CC09 EE34 KK05 KK09 KK10
Claims (19)
- 【請求項１】 絶縁表面を有する基板上に、走査線を兼
ねたゲート電極とゲート絶縁膜と半導体膜と信号線を兼
ねたソース電極と透光性導電膜からなる画素電極に接続
されたドレイン電極を具備する薄膜トランジスタがマト
リクス状に配置されてなるアクティブマトリクス基板に
おいて、前記信号線を兼ねたソース電極が前記透光性導
電膜と他の金属膜との積層膜からなり、前記画素電極上
の一部と、ゲート電極の外部接続端子部上と、ソース電
極の外部接続端子部上が少なくとも開口された有機絶縁
膜からなる保護膜が、その表面に形成されていることを
特徴とするアクティブマトリクス基板。 - 【請求項２】 絶縁表面を有する基板上に、走査線を兼
ねたゲート電極とゲート絶縁膜と半導体膜と信号線を兼
ねたソース電極と画素電極に接続されたドレイン電極を
具備する薄膜トランジスタがマトリクス状に配置されて
なるアクティブマトリクス基板において、前記信号線を
兼ねたソース電極が前記透光性導電膜と他の金属膜との
積層膜からなり、前記画素電極上の一部と、ゲート電極
の外部接続端子部上と、ソース電極の外部接続端子部上
が少なくとも開口された概ね同一形状を有した窒化シリ
コン膜と有機絶縁膜の積層膜からなる保護膜が、その表
面に形成されていることを特徴とするアクティブマトリ
クス基板。 - 【請求項３】 絶縁表面を有する基板上に、ゲート電極
を形成する工程と、島化された半導体膜を形成する工程
と、ソース電極およびドレイン電極を形成する工程と、
画素電極を形成する工程と、画素電極上の一部とゲート
電極の外部接続端子部上とソース電極の外部接続端子部
上が少なくとも開口された保護膜を形成する工程を具備
したアクティブマトリクス基板の製造方法において、前
記ゲート電極を形成する工程が、ゲート電極となる導電
膜を形成する工程と前記導電膜上に印刷法によってレジ
ストパターンを転写する工程と前記レジストパターンを
マスクとして前記導電膜をエッチングする工程を具備
し、前記島化された半導体膜を形成する工程と、前記ソ
ース電極およびドレイン電極を形成する工程と、前記画
素電極を形成する工程と、前記画素電極上の一部とゲー
ト電極の外部接続端子部上とソース電極の外部接続端子
部上が少なくとも開口された保護膜を形成する工程がフ
ォトリソグラフィ工程を具備することを特徴とするアク
ティブマトリクス基板の製造方法。 - 【請求項４】 絶縁表面を有する基板上に、ゲート電極
を形成する工程と、島化された半導体膜を形成する工程
と、ソース電極およびドレイン電極を形成する工程と、
画素電極を形成する工程と、画素電極上の一部とゲート
電極の外部接続端子部上とソース電極の外部接続端子部
上が少なくとも開口された保護膜を形成する工程を具備
したアクティブマトリクス基板の製造方法において、前
記画素電極上の一部とゲート電極の外部接続端子部上と
ソース電極の外部接続端子部上が少なくとも開口された
保護膜を形成する工程は、前記画素電極が形成された基
板上に印刷法により前記保護膜となる有機絶縁膜のパタ
ーンを転写する工程であり、前記島化された半導体膜を
形成する工程と、前記ソース電極およびドレイン電極を
形成する工程と、前記画素電極を形成する工程はフォト
リソグラフィ工程を具備することを特徴とするアクティ
ブマトリクス基板の製造方法。 - 【請求項５】 絶縁表面を有する基板上に、ゲート電極
を形成する工程と、島化された半導体膜を形成する工程
と、ソース電極およびドレイン電極を形成する工程と、
画素電極を形成する工程と、画素電極上の一部とゲート
電極の外部接続端子部上とソース電極の外部接続端子部
上が少なくとも開口された保護膜を形成する工程を具備
したアクティブマトリクス基板の製造方法において、前
記画素電極上の一部とゲート電極の外部接続端子部上と
ソース電極の外部接続端子部上が少なくとも開口された
保護膜を形成する工程は、前記画素電極が形成された基
板上に窒化シリコン膜を形成する工程と前記窒化シリコ
ン膜上に印刷法により有機絶縁膜のパターンを転写する
工程と前記有機絶縁膜のパターンをマスクとして窒化シ
リコン膜をエッチングする工程を具備し、前記島化され
た半導体膜を形成する工程と、前記ソース電極およびド
レイン電極を形成する工程と、前記画素電極を形成する
工程はフォトリソグラフィ工程を具備することを特徴と
するアクティブマトリクス基板の製造方法。 - 【請求項６】 前記ゲート電極を形成する工程が、ゲー
ト電極となる導電膜を形成する工程と前記導電膜上に印
刷法によってレジストパターンを転写する工程と前記レ
ジストパターンをマスクとして前記導電膜をエッチング
する工程を具備することを特徴とする請求項４または請
求項５に記載のアクティブマトリクス基板の製造方法。 - 【請求項７】 前記島化された半導体膜を形成する工程
が、少なくともゲート絶縁膜と半導体膜からなる積層膜
を形成する工程と、前記積層膜上に２つの膜厚を有する
レジストパターンを形成する工程と、前記レジストパタ
ーンをマスクとしたエッチングにより前記半導体膜の島
化とゲート電極の外部接続端子部の露出を同時に行うこ
とを特徴とする請求項３から請求項６のいずれかに記載
のアクティブマトリクス基板の製造方法。 - 【請求項８】 前記島化された半導体膜を形成する工程
が、基板上に形成されたゲート電極の外部接続端子部に
相当する部分を遮蔽物で被覆した状態で、少なくともゲ
ート絶縁膜と半導体膜からなる積層膜を形成する工程
と、前記積層膜上にレジストパターンを形成する工程
と、前記レジストパターンをマスクとしたエッチングに
より前記半導体膜の島化とゲート電極の外部接続端子部
の露出を同時に行うことを特徴とする請求項３から請求
項６のいずれかに記載のアクティブマトリクス基板の製
造方法。 - 【請求項９】 絶縁表面を有する基板上に、走査線を兼
ねたゲート電極とゲート絶縁膜と半導体膜と信号線を兼
ねたソース電極と透光性導電膜からなる画素電極に接続
されたドレイン電極を具備する薄膜トランジスタがマト
リクス状に配置されてなるアクティブマトリクス基板に
おいて、前記走査線を兼ねたゲート電極とゲート絶縁膜
と半導体膜が概ね同一の形状を有し、前記信号線を兼ね
たソース電極が前記透光性導電膜と他の金属膜との積層
膜からなり、前記画素電極上の一部と、ゲート電極の外
部接続端子部上と、ソース電極の外部接続端子部上が少
なくとも開口された有機絶縁膜からなる保護膜が、その
表面に形成されていることを特徴とするアクティブマト
リクス基板。 - 【請求項１０】 絶縁表面を有する基板上に、走査線を
兼ねたゲート電極とゲート絶縁膜と半導体膜と信号線を
兼ねたソース電極と画素電極に接続されたドレイン電極
を具備する薄膜トランジスタがマトリクス状に配置され
てなるアクティブマトリクス基板において、前記走査線
を兼ねたゲート電極とゲート絶縁膜と半導体膜が概ね同
一の形状を有し、前記信号線を兼ねたソース電極が前記
透光性導電膜と他の金属膜との積層膜からなり、前記画
素電極上の一部と、ゲート電極の外部接続端子部上と、
ソース電極の外部接続端子部上が少なくとも開口された
概ね同一形状を有した窒化シリコン膜と有機絶縁膜の積
層膜からなる保護膜が、その表面に形成されていること
を特徴とするアクティブマトリクス基板。 - 【請求項１１】 絶縁表面を有する基板上に積層された
少なくともゲート電極膜とゲート絶縁膜と半導体膜から
なる積層膜を同一マスクを用いて概ね同一形状にパター
ニングする工程と、少なくともゲート電極膜の側面に絶
縁膜を形成する工程と、ソース電極およびドレイン電極
を形成する工程と、画素電極を形成する工程と、画素電
極上の一部とゲート電極の外部接続端子部上とソース電
極の外部接続端子部上が少なくとも開口された保護膜を
形成する工程を具備したアクティブマトリクス基板の製
造方法において、前記少なくともゲート電極膜とゲート
絶縁膜と半導体膜からなる積層膜を同一マスクを用いて
概ね同一形状にパターニングする工程が、前記積層膜上
に印刷法によってレジストパターンを転写する工程と前
記レジストパターンをマスクとして前記積層膜をエッチ
ングする工程を具備し、前記ソース電極およびドレイン
電極を形成する工程と、前記画素電極を形成する工程
と、前記画素電極上の一部とゲート電極の外部接続端子
部上とソース電極の外部接続端子部上が少なくとも開口
された保護膜を形成する工程がフォトリソグラフィ工程
を具備することを特徴とするアクティブマトリクス基板
の製造方法。 - 【請求項１２】 絶縁表面を有する基板上に積層された
少なくともゲート電極膜とゲート絶縁膜と半導体膜から
なる積層膜を同一マスクを用いて概ね同一形状にパター
ニングする工程と、少なくともゲート電極膜の側面に絶
縁膜を形成する工程と、ソース電極およびドレイン電極
を形成する工程と、画素電極を形成する工程と、画素電
極を形成する工程と、画素電極上の一部とゲート電極の
外部接続端子部上とソース電極の外部接続端子部上が少
なくとも開口された保護膜を形成する工程を具備したア
クティブマトリクス基板の製造方法において、前記画素
電極上の一部とゲート電極の外部接続端子部上とソース
電極の外部接続端子部上が少なくとも開口された保護膜
を形成する工程は、前記画素電極が形成された基板上に
印刷法により前記保護膜となる有機絶縁膜のパターンを
転写する工程であり、前記ソース電極およびドレイン電
極を形成する工程と、前記画素電極を形成する工程がフ
ォトリソグラフィ工程を具備することを特徴とするアク
ティブマトリクス基板の製造方法。 - 【請求項１３】 絶縁表面を有する基板上に積層された
少なくともゲート電極膜とゲート絶縁膜と半導体膜から
なる積層膜を同一マスクを用いて概ね同一形状にパター
ニングする工程と、少なくともゲート電極膜の側面に絶
縁膜を形成する工程と、ソース電極およびドレイン電極
を形成する工程と、画素電極を形成する工程と、画素電
極上の一部とゲート電極の外部接続端子部上とソース電
極の外部接続端子部上が少なくとも開口された保護膜を
形成する工程を具備したアクティブマトリクス基板の製
造方法において、前記保護膜は概ね同一形状を有した窒
化シリコン膜と有機絶縁膜の積層膜からなり、前記画素
電極上の一部とゲート電極の外部接続端子部上とソース
電極の外部接続端子部上が少なくとも開口された保護膜
を形成する工程は、前記画素電極が形成された基板上に
窒化シリコン膜を形成する工程と前記窒化シリコン膜上
に印刷法により有機絶縁膜のパターンを転写する工程と
前記有機絶縁膜のパターンをマスクとして窒化シリコン
膜をエッチングする工程を具備し、前記ソース電極およ
びドレイン電極を形成する工程と、前記画素電極を形成
する工程がフォトリソグラフィ工程を具備することを特
徴とするアクティブマトリクス基板の製造方法。 - 【請求項１４】 前記少なくともゲート電極膜とゲート
絶縁膜と半導体膜からなる積層膜を同一マスクを用いて
概ね同一形状にパターニングする工程が、前記積層膜上
に印刷法によってレジストパターンを転写する工程と前
記レジストパターンをマスクとして前記積層膜をエッチ
ングする工程を具備することを特徴とする請求項１２ま
たは請求項１３に記載のアクティブマトリクス基板の製
造方法。 - 【請求項１５】 前記少なくともゲート電極膜とゲート
絶縁膜と半導体膜からなる積層膜を同一マスクを用いて
概ね同一形状にパターニングする工程が、前記積層膜上
に２つの膜厚を有するレジストパターンを形成する工程
と前記レジストパターンをマスクとしたエッチングによ
り前記積層膜をゲート電極の形状に加工すると同時にゲ
ート電極の外部接続端子部を露出する工程を具備するこ
とを特徴とする請求項１２または請求項１３に記載のア
クティブマトリクス基板の製造方法。 - 【請求項１６】 前記ゲート絶縁膜と半導体膜の積層膜
が、基板上に形成されたゲート電極の外部接続端子部に
相当する部分を遮蔽物で被覆した状態で形成されること
を特徴とする請求項１１から請求項１４のいずれかに記
載のアクティブマトリクス基板の製造方法。 - 【請求項１７】 前記画素電極となる導電膜がＩＴＯ膜
であることを特徴とする請求項１または請求項２または
請求項９または請求項１０のいずれかに記載のアクティ
ブマトリクス基板。 - 【請求項１８】 請求項１または請求項２または請求項
９または請求項１０または請求項１７のいずれかに記載
のアクティブマトリクス基板によって画素が駆動される
ことを特徴とする液晶表示装置。 - 【請求項１９】 請求項１または請求項２または請求項
９または請求項１０または請求項１７のいずれかに記載
のアクティブマトリクス基板によって画素が駆動される
ことを特徴とするエレクトロルミネッセンス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064576A JP2002268585A (ja) | 2001-03-08 | 2001-03-08 | アクティブマトリクス基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064576A JP2002268585A (ja) | 2001-03-08 | 2001-03-08 | アクティブマトリクス基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002268585A true JP2002268585A (ja) | 2002-09-20 |
Family
ID=18923371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001064576A Pending JP2002268585A (ja) | 2001-03-08 | 2001-03-08 | アクティブマトリクス基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002268585A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652214B1 (ko) * | 2003-04-03 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| WO2007013571A1 (en) * | 2005-07-29 | 2007-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2007058849A (ja) * | 2005-07-29 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR100909422B1 (ko) * | 2002-12-31 | 2009-07-24 | 엘지디스플레이 주식회사 | 액정표시소자의 패턴 및 그 형성방법 |
| US7612455B2 (en) | 2003-06-02 | 2009-11-03 | Ricoh Company, Ltd. | Layered structure for electron device including regions of different wettability, electron device and electron device array that uses such a layered structure |
| US7718346B2 (en) | 2004-08-02 | 2010-05-18 | Nec Lcd Technologies, Ltd. | Method of forming wiring pattern and method of manufacturing TFT substrate using the same |
| KR100975734B1 (ko) * | 2003-09-08 | 2010-08-12 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| KR100978252B1 (ko) * | 2002-12-28 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| JP2011066280A (ja) * | 2009-09-18 | 2011-03-31 | Shimadzu Corp | 光マトリックスデバイスの製造方法 |
| KR101307481B1 (ko) | 2004-06-04 | 2013-09-26 | 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 | 인쇄가능한 반도체 소자들의 제조 및 조립 방법과 장치 |
| US9765934B2 (en) | 2011-05-16 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Thermally managed LED arrays assembled by printing |
-
2001
- 2001-03-08 JP JP2001064576A patent/JP2002268585A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100978252B1 (ko) * | 2002-12-28 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| KR100909422B1 (ko) * | 2002-12-31 | 2009-07-24 | 엘지디스플레이 주식회사 | 액정표시소자의 패턴 및 그 형성방법 |
| KR100652214B1 (ko) * | 2003-04-03 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| US8064034B2 (en) | 2003-04-03 | 2011-11-22 | Lg Display Co., Ltd. | Fabrication method of a liquid crystal display device using a printing method |
| US7902680B2 (en) | 2003-06-02 | 2011-03-08 | Ricoh Company, Ltd. | Layered structure, electron device, and an electron device array having a variable wettability layer and semiconductor layer formed thereon |
| US7612455B2 (en) | 2003-06-02 | 2009-11-03 | Ricoh Company, Ltd. | Layered structure for electron device including regions of different wettability, electron device and electron device array that uses such a layered structure |
| KR100975734B1 (ko) * | 2003-09-08 | 2010-08-12 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| US11088268B2 (en) | 2004-06-04 | 2021-08-10 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US10374072B2 (en) | 2004-06-04 | 2019-08-06 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US8664699B2 (en) | 2004-06-04 | 2014-03-04 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9768086B2 (en) | 2004-06-04 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9761444B2 (en) | 2004-06-04 | 2017-09-12 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US12074213B2 (en) | 2004-06-04 | 2024-08-27 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9450043B2 (en) | 2004-06-04 | 2016-09-20 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| KR101307481B1 (ko) | 2004-06-04 | 2013-09-26 | 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 | 인쇄가능한 반도체 소자들의 제조 및 조립 방법과 장치 |
| US7718346B2 (en) | 2004-08-02 | 2010-05-18 | Nec Lcd Technologies, Ltd. | Method of forming wiring pattern and method of manufacturing TFT substrate using the same |
| US8232181B2 (en) | 2005-07-29 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US20110104859A1 (en) * | 2005-07-29 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US7863154B2 (en) | 2005-07-29 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2007058849A (ja) * | 2005-07-29 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| WO2007013571A1 (en) * | 2005-07-29 | 2007-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2011066280A (ja) * | 2009-09-18 | 2011-03-31 | Shimadzu Corp | 光マトリックスデバイスの製造方法 |
| US9765934B2 (en) | 2011-05-16 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Thermally managed LED arrays assembled by printing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4004835B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| US6642580B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| US7936409B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| CN100462825C (zh) | 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法 | |
| CN103107133B (zh) | 阵列基板及其制造方法和显示装置 | |
| JP5741992B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| CN102054833B (zh) | 薄膜晶体管基板及其制造方法 | |
| CN101013709A (zh) | 一种tft阵列结构及其制作方法 | |
| JP2002190598A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| CN100506555C (zh) | 印版,印版的制造方法及使用印版制造平板显示器的方法 | |
| JP2002268585A (ja) | アクティブマトリクス基板およびその製造方法 | |
| TWI459477B (zh) | 畫素結構及其製作方法 | |
| US7816193B2 (en) | Method for fabricating a pixel structure of a liquid crystal display | |
| US20050148123A1 (en) | Method for fabricating self-aligned thin-film transistor | |
| TWI333279B (en) | Method for manufacturing an array substrate | |
| CN104658981A (zh) | 阵列基板及其制作方法、显示装置 | |
| US7554645B2 (en) | Liquid crystal display device and fabrication method thereof | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101634783B (zh) | 一种薄膜晶体管液晶显示面板像素结构及制造方法 | |
| CN102655114B (zh) | Tft-lcd阵列基板制造方法及其阵列基板和相关器件 | |
| CN101170085A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100619160B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |