[go: up one dir, main page]

JP2002262243A - 画像表示システム - Google Patents

画像表示システム

Info

Publication number
JP2002262243A
JP2002262243A JP2001053539A JP2001053539A JP2002262243A JP 2002262243 A JP2002262243 A JP 2002262243A JP 2001053539 A JP2001053539 A JP 2001053539A JP 2001053539 A JP2001053539 A JP 2001053539A JP 2002262243 A JP2002262243 A JP 2002262243A
Authority
JP
Japan
Prior art keywords
compressed data
image
data
display device
frame rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001053539A
Other languages
English (en)
Other versions
JP3852024B2 (ja
Inventor
Tatsuki Inuzuka
達基 犬塚
Tsunenori Yamamoto
恒典 山本
Ikuo Hiyama
郁夫 檜山
Makoto Tsumura
津村　　誠
Yasutaka Toyoda
康隆 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001053539A priority Critical patent/JP3852024B2/ja
Priority to EP20010120622 priority patent/EP1237144A2/en
Priority to TW90121476A priority patent/TW529015B/zh
Priority to US09/942,799 priority patent/US6784891B2/en
Priority to KR10-2001-0053295A priority patent/KR100427734B1/ko
Publication of JP2002262243A publication Critical patent/JP2002262243A/ja
Priority to US10/916,454 priority patent/US6992676B2/en
Application granted granted Critical
Publication of JP3852024B2 publication Critical patent/JP3852024B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Signal Processing For Recording (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 データ量の増加に対してデータ転送の負荷の
増大を抑制すること。 【解決手段】 入力データとして画像データが管理部
２１０に入力されると、管理部２０１からフレームレー
トに関する情報を含む圧縮データ生成制御信号が圧縮デ
ータ生成部２０２に出力され、圧縮データ生成部２０２
においてフレームレートに応じて画像データを圧縮する
処理が行われ、圧縮された圧縮データが圧縮データメモ
リ２０３に格納され、アドレス生成制御信号に応答した
アドレス生成部２０４からのメモリアドレスによって指
定の圧縮データが読み出され、読み出された圧縮データ
が表示データとして表示装置２１２に出力される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画像表示システム
に係り、特に、圧縮データを用いてカラー画像データの
信号処理を行うに好適な画像表示システムに関する。
【０００２】
【従来の技術】従来、カラー画像を送受信するに際して
は、例えば、複数の画素が二次元平面に配置された画面
を設定し、テレビジョンの送信機に対して、画面を構成
する画素の走査方式を定めるとともに、この走査手順に
基づいて各画素に関するカラー画像データを順次送信
し、受信機側では、受信したカラー画像データを定まっ
た走査順序で表示する方式が採用されている。例えば、
ＣＲＴ（ＣａｔｈｏｄｅＲａｙ Ｔｕｂｅ）は、細く絞
られた電子ビームを螢光体面上に投射することで画素単
位の表示を行い、さらに、電子ビームを走査することで
画面全体にカラー画像を表示するようになっている。こ
の場合、画質向上を目的としたハイビジョン放送などに
おいては、画面を構成する画素の数を、従来型のテレビ
ジョン放送よりも増加させている。また計算機の端末に
用いられる表示装置などにおいては、画質を向上させる
に際して、画素数の増加とともに表示画面の書き換え回
数（フレームレート）を増加させる方式が採用されてい
る。
【０００３】一方、液晶表示装置、プラズマ表示装置な
どにおいては、表示の単位となる画素を回路的に構成
し、各画素を選択しながら各画素に表示信号を供給する
ことで、カラー画像を画面上に表示する構成が採用され
ている。この種の表示装置においては、表示データを生
成あるいは蓄積する表示制御装置から配線を介してカラ
ー画像に関するデータを入力し、入力したデータを、ド
ライバ回路を用いて各画素に供給し、各画素を順次駆動
することでカラー画像を表示するようになっている。こ
の場合、表示する画質を高める手法として、画面内の画
素の数を増加したりフレームレートを増加したりするこ
とが採用されている。
【０００４】ところで、画質を向上させるために、画素
数およびフレームレートを増加させると、画像データの
容量が増加するため、画像データの容量を削減する手法
として、画像信号の特性を利用した圧縮方式が提案され
ている。一例として、静止画ではＪＰＥＧ（Ｊｏｉｎｔ
Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔ Ｇｒｏｕ
ｐ）、動画ではＭＰＥＧ（Ｍｏｔｉｏｎ Ｐｈｏｔｏｇ
ｒａｐｈｉｃ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）などが広く
採用されている。これらの方式は、複数の画素を組合わ
せたブロックを単位とした圧縮処理を行うものであり、
ＪＰＥＧであれば、原画のデータ量を１／１０〜１／２
０程度に圧縮することができる。このようにデータを圧
縮することで、限られた伝送容量でデータ転送する場合
であっても、画素数およびフレームレートを増加させて
画質を向上させることができる。
【０００５】
【発明が解決しようとする課題】一般に、画質を向上さ
せることは視覚的に知覚する情報量を増やすことであ
り、これは表示するためのデータ量を増やすことであ
る。このため、従来技術のように、画面を構成する画素
数を増加させたり、表示画面の書き換え回数（フレーム
レートｆ）を増加させたりすることで画質の向上を図る
ことができる。しかし、データ量の増加に対して、一定
の処理能力の下で画素数とフレームレートを共に増加さ
せることはできない。
【０００６】すなわち、１枚の画面の処理時間をｐｆと
し、表示データの生成あるいは入力に要する時間をｐｉ
とし、表示データの転送時間をｐｔとすると、１枚の画
面の処理時間ｐｆは、ｐｆ＝ｐｉ＋ｐｔとして表され
る。ここで、１枚の画面の処理時間ｐｆが画素数に比例
すると仮定すれば、画質向上を目的として画素数を増加
させることは、処理時間ｐｆを長くする要因となり、こ
れはフレームレートｆを下げる要因になる。つまり、１
枚の画面の処理時間ｐｆを一定とした場合（データ生成
処理能力＝ｋ・画素／秒）、あるいは表示能力を一定と
した場合、表示能力は、表示能力＝画素数×フレームレ
ートの関係にあり、画素数とフレームレートという２つ
のパラメータは反比例関係になる。言い替えれば、画像
データのデータ量の増加に対して、一定の機器能力の下
で、画素数とフレームレートの２つのパラメータを同時
に増加させることはできない。
【０００７】例えば、ＶＧＡと呼ばれる画面は、横６４
０、縦４８０の画素で構成され、ＱＵＸＧＡと呼ばれる
画面は、横３２００、縦２４００の画素で構成されてお
り、両者の画素数の比率は１：２５になる。また通常の
テレビジョン放送では、動画像を再現して表示するため
に、１秒間当たり３０フレームの画面を伝送し、一方、
コンピュータ端末などの画面表示には、例えば１２０フ
レーム／秒などの高いフレームレートが設定されてお
り、両者のフレームレートの比率は１：４となる。
【０００８】ここで、ＶＧＡ画面による画像データを３
０フレーム／秒で転送し、ＱＵＸＧＡ画面による画像デ
ータを１２０フレーム／秒で転送する場合を考えると、
表示のためのデータ量は、フレームレートと画素数との
掛け算となり、両者のデータ量の比率は１：１００とな
る。従って、データの生成能力の増大に伴ってデータ量
が増加したときに、データ転送路に制約がなければ、フ
レームレートを高くすれば、増加したデータを容易に転
送できるが、データ転送路の転送条件が３０フレーム／
秒であれば、１２０フレーム／秒に対応したデータを転
送するにも、転送条件によってデータの転送量が制約さ
れ、データ量の増加に対処することができない。
【０００９】このように、１枚の画面の処理時間ｐｆあ
るいは表示能力を一定とした場合に、データ量の増加に
合わせて、画素数とフレームレートを同時に増加させる
ことはできない。
【００１０】また処理時間は、画像表示を行う機器能力
に大きく依存し、データを生成する装置とデータ受信す
る装置では異なる能力を持つことがある。例えば、表示
装置がＱＵＸＧＡの能力をもっているときに、表示デー
タの生成能力がテレビジョン放送と同等であるならば、
実際に表示できる画像はテレビジョン放送と同等とな
る。逆に、処理を行う機器能力を高めることで処理時間
ｐｆを短縮しても、表示装置の有するフレームレートｆ
の上限値が制約になる場合がある。このように、画像デ
ータを処理するに際して、データを生成する機器とデー
タを受信する機器に関する能力が管理されていないと、
システム全体として機器能力を十分に活かすことができ
ない。
【００１１】本発明の課題は、データ量の増加に対して
データ転送の負荷の増大を抑制することができる制御装
置、画像表示システム、情報処理装置、テレビ受像機、
送信機および画像配信システムを提供することにある。
【００１２】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、入力された設定値に基づいて圧縮データ
を生成する圧縮データ生成部と、前記圧縮データ生成部
にフレームレート情報を出力し、かつ前記フレームレー
トに応じて前記圧縮データを圧縮データ保持用メモリか
ら画像表示装置に出力させるコントローラと、を有する
制御装置を構成したものである。
【００１３】また、本発明は、画像情報に従った画像を
表示する画像表示装置と、圧縮データを保持するメモリ
と、フレームレートに応じて前記メモリから前記圧縮デ
ータを前記画像表示装置に出力させるコントローラと、
を有する画像表示システムを構成したものである。
【００１４】画像表示システムを構成するに際しては、
画像情報に従った画像を表示する画像表示装置と、フレ
ームレート及び画像情報に基づいて圧縮データを生成す
る圧縮データ生成部と、前記圧縮データ生成部にフレー
ムレートの情報を出力するコントローラと、を有するも
のとすることができ、また、画像情報に従った画像を表
示する画像表示装置と、フレームレート及び画像情報に
基づいて圧縮データを生成する圧縮データ生成部と、前
記圧縮データ生成部にフレームレート情報を出力し、か
つ前記フレームレートに応じて前記圧縮データを圧縮デ
ータ保持用メモリから画像表示装置に出力させるコント
ローラと、を有するものとすることができる。
【００１５】また、本発明は、画像情報に従った画像を
表示する画像表示装置と、該画像表示装置に画像情報を
出力する制御装置と、を有する情報処理装置であって、
前記制御装置は、画像情報を生成する画像情報生成手段
と、フレームレート及び画像情報に基づいて圧縮データ
を生成する圧縮データ生成部と、前記圧縮データ生成部
にフレームレート情報を出力し、かつ前記フレームレー
トに応じて前記圧縮データを圧縮データ保持用メモリか
ら画像表示装置に出力させるコントローラと、を有する
情報処理装置を構成したものである。
【００１６】また、本発明は、画像情報に従った画像を
表示する画像表示装置と、該画像表示装置に画像情報を
出力する制御装置と、を有するテレビ受像機であって、
前記制御装置は、画像情報を受信する受信部と、前記受
信部が受信した画像情報及びフレームレートに基づいて
圧縮データを生成する圧縮データ生成部と、前記圧縮デ
ータ生成部にフレームレート情報を出力し、かつ前記フ
レームレートに応じて前記圧縮データを圧縮データ保持
用メモリから画像表示装置に出力させるコントローラ
と、を有するテレビ受像機を構成したものである。
【００１７】さらに、本発明は、画像情報を送信する送
信機であって、前記送信機は、画像情報を生成する画像
情報生成部と、前記画像情報及び設定された送信速度に
応じて圧縮データを生成する圧縮データ生成部と、該圧
縮データを送信する送信部と、を有する送信機を構成し
たものである。
【００１８】また、本発明は、ユーザからの配信要求、
前記ユーザが有する画像表示装置についての情報を電気
通信回線を通じて記録媒体に記録する第１の記録手段
と、画像情報の送信速度を前記記録媒体に記録する第２
の記録手段と、前記配信要求、前記画像表示装置につい
ての情報及び前記送信速度に応じ、前記画像表示装置に
表示させる画像情報を圧縮する圧縮手段と、前記圧縮さ
れた画像情報を送信する送信手段と、前記記録媒体に記
録された前記配信要求又は前記画像表示装置の情報を処
理し、該処理の結果に対応した課金を行う課金手段と、
を有する画像配信システムを構成したものである。
【００１９】前記した手段によれば、フレームレートに
合わせてデータの圧縮率を変化させるようにしているた
め、データ量の増加に対して、データ転送の負荷の増大
を抑制することができる。具体的には、フレームレート
の増加に合わせてデータ圧縮率を大きくすることで、画
素数とフレームレートの相反する条件を緩和することが
できる。このため、フレームレートに合わせてデータの
圧縮率が変化した圧縮データを画像表示装置に転送する
ことで、画質の向上に寄与することができる。
【００２０】
【発明の実施の形態】以下、本発明の一実施携帯を図面
に基づいて説明する。図１（ａ）は本発明の一実施形態
を示す画像表示システムのブロック構成図である。図１
（ａ）において、画像表示システムは、表示制御装置２
００、データ転送装置２１１、表示装置（画像表示装
置）２１２を備えて構成されている。
【００２１】表示制御装置２００は、ビデオカードの一
要素として、表示装置２１２の画面構成、フレームレー
ト（フレームレート情報）に関するデータや画像情報と
してのカラー画像データを、例えば、キーボードなどか
ら入力し、入力されたデータをフレームレートに合わせ
た圧縮率（データ圧縮率）でデータを圧縮し、圧縮され
たデータを、データ転送装置２１１を介して表示装置２
１２に転送するようになっている。データを圧縮するに
際しては、図１（ｂ）に示すように、表示制御装置２０
０に接続されたプロセッサ（ＣＰＵ）２１０の生成によ
る画像情報、例えば，カラー画像データを入力し、入力
したデータを表示制御装置２００で圧縮する構成を採用
することもできる。
【００２２】表示制御装置２００は、図２に示すよう
に、管理部２０１、圧縮データ生成部２０２、圧縮デー
タメモリ２０３、アドレス生成部２０４を備えて構成さ
れている。管理部２０１は、画面構成、フレームレー
ト、カラー画像情報を含むデータを入力し、入力データ
を基に圧縮データ生成制御信号およびアドレス生成制御
信号を生成し、圧縮データ生成制御信号を圧縮データ生
成部２０２に出力し、アドレス生成制御信号をアドレス
生成部２０４に出力するようになっている。
【００２３】圧縮データ生成制御信号とアドレス生成制
御信号は、図３に示すように、フレームレート（１００
ｆｐｓ、５０ｆｐｓ…）、ブロックサイズ（１０００×
１０００、６４０×４８０…）、近似色数（２色、４色
……）、領域（動画領域、静止画領域、……）、クロッ
クの情報を含む信号から構成されている。
【００２４】アドレス生成部２０４は、アドレス生成制
御信号に応答して、カラー画像を構成する各画素に関連
付けたメモリアドレスとして、書き込みアドレスおよび
読み出しアドレスを生成し、書き込み／読み出し用メモ
リアドレスを順次圧縮データメモリ２０３に出力するよ
うになっている。データを書き込むためのメモリアドレ
スは、データ入力のフォーマットとタイミング、圧縮デ
ータの形式、表示装置２１２の画面構成などの情報を用
いて生成される。一方、データ読み出しのためのメモリ
アドレスは、圧縮データの形式、表示装置２１２の画面
構成、フレームレートなどの情報を用いて生成される。
そして生成されたメモリアドレスにしたがってデータの
読み出しまたは書き込みを行う場合、データの読み出し
と書き込みの動作が互いに干渉しないように、２面メモ
リ構成による制御を行うようになっている。さらに、画
像の信号特性に基づいて、圧縮データの形式などを可変
とする場合には、アドレスの生成方法も圧縮データ形式
に合わせて変化させることができる。
【００２５】圧縮データ生成部２０２は、圧縮データ生
成制御信号に応答して、カラー画像データを、設定値と
してのフレームレートにしたがって圧縮し、圧縮された
データをヘッダ情報とともに圧縮データメモリ２０３に
転送するようになっている。
【００２６】圧縮データメモリ２０３は、圧縮データを
保持するメモリ（記憶媒体）として、書き込み用メモリ
アドレスに応答して圧縮データを指定のメモリエリアに
格納し、読み出し用メモリアドレスに応答して指定のメ
モリエリアから圧縮データを読み出し、読み出された圧
縮データを表示データとしてデータ転送装置２１１に出
力するようになっている。
【００２７】すなわち、管理部２０１、アドレス生成部
２０４は、カラー画像データに関するデータが入力され
たときに、圧縮データ生成部２０２にフレームレートに
関する情報を出力するとともにフレームレートに応じ
て、圧縮データメモリ２０３から圧縮データを読み出
し、読み出された圧縮データを、表示データとして、デ
ータ転送装置２１１を介して表示装置２１２へ出力させ
るコントローラとしての機能を備えて構成されている。
【００２８】圧縮データ生成部２０２の生成による圧縮
データは、図４に示すように、複数の画素を組合わせた
ブロックを単位として生成され、生成された圧縮データ
を転送あるいは蓄積するときにもブロック単位で行われ
る。また転送されたデータを伸長処理するときにもブロ
ック単位で行われる。このブロックの形状、大きさ、ブ
ロックに含める画素数などのパラメータは固定した値で
設定することも、画像信号の特性に基づいて可変に設定
することもできるが、設定したパラメータに基づいて圧
縮率を確定することができる。また１枚の画像の中で
も、信号特性に基づいて像域を分離してパラメータを可
変に設定することもできる。さらに圧縮データを生成す
る場合、プロセッサ２１０から入力される画素単位の画
像データを対象にして圧縮処理することで生成すること
も、描画コマンドに基づいて圧縮データを生成すること
もできる。
【００２９】データ転送装置２１１は、例えば、導線を
用いたデータ伝送路で構成することができるとともに、
無線によるデータ伝送手段あるいは光学的なデータ伝送
路で構成することができる。この場合、圧縮されたデー
タによる画像データは制御信号とともに転送されるとと
もに、必要に応じ電力なども同時に伝送される。そして
転送する画像データは予め定めたデータフォーマット、
伝送手順などに従うことで、受信側、すなわち表示装置
２１２側において同一の画像データを再構成することが
できる。
【００３０】また、データ転送装置２１１は、安定して
データ転送ができるレートの上限が定まっていることが
多く、一般にｂｐｓ（ｂｉｔ ｐｅｒ ｓｅｃｏｎｄ
）などの単位で転送レートが表される。この値は一定
のデータ転送に要する時間ｐｔを規定するものである。
時間ｐｔが規定されている条件下で、本実施形態では、
後述するように、転送するデータを圧縮形式とすること
で、実質的な転送レートを向上させ、処理時間ｐｔを短
縮することとしている。
【００３１】一方、表示装置２１２は、例えば、アクテ
ィブマトリクス型液晶表示装置を用いて構成されてお
り、素子構造、配線、ドライバ構造などの電気的な動作
条件などによって、表示装置自体が有する物理的なフレ
ームレートの上限ｆｕｐが設定されている。ただし、本
発明では、フレームレートに合わせてデータ圧縮率を変
化させるようにしているため、圧縮データは、伸長する
ことなく、表示データとして直接利用することで、ドラ
イバによって駆動する信号量を削減して動作条件を緩和
し、表示装置２１２自体のフレームレートｆｕｐを向上
させることとしている。なお、表示装置自体に伸長装置
を内蔵した場合、表示装置２１２のドライバの動作、配
線を流れる信号など、従来の画素単位の駆動条件と同じ
になるため、インタフェイスの互換性を実現することが
できる。
【００３２】上述したように、本実施形態における画像
表示システムは、上記した機能を基本構成として、表示
装置自体の機器能力（フレームレートの上限ｆｕｐ）を
向上させ、処理時間ｐｆ（＝ｐｉ＋ｐｔ）を短縮しある
いは表示能力（＝画素数×フレームレート）を高くし、
画質の向上を図ることとしている。
【００３３】具体的には、図５に示すように、フレーム
レートｆは、表示装置に入力する表示データのタイミン
グｐｆに依存し、ｆ＝１／ｐｆとなる。このため、ｆが
ｆｕｐに近づくように、処理時間ｐｆを設定することと
している。
【００３４】ここで、データの圧縮率が２分の１による
効果で処理時間ｐｆが２分の１になったとすれば、上記
関係式から、入力されたデータを表示可能なフレームレ
ートｆは２倍に設定できる。ただし、表示装置自体の機
器能力によって定まる上限値ｆｕｐを超えることはでき
ない。したがって、上限値ｆｕｐを制約条件として処理
時間ｐｆを定めることができる。
【００３５】また、表示制御装置２００を用いて、機器
間の能力を交換するネゴシエーション手順、圧縮データ
形式の設定、画像内容に基づく像域分離を行い、処理時
間ｐｆと、表示フレームｆを調整することで、機器能力
を活かしながら画質を向上させることもできる。
【００３６】なお、２面メモリ構成のような工夫によ
り、圧縮データの生成時間ｐｉをほぼ０にできる場合に
は、処理時間ｐｆの支配的な要因はデータ転送時間ｐｔ
になる。この場合、データ転送装置２１１の転送レート
が定まっているときには、支配的な要因は１画面当たり
のデータ量（＝処理時間ｐｆ×転送レート）となる。つ
まり、圧縮率が装置全体の特性を決める大きな要因とな
る。しかし、圧縮率が絵柄によって変動するようなＪＰ
ＥＧ、ＭＰＥＧなどの方式では、処理時間を予め確定す
ることができず、装置設計が困難になる。これに対し
て、本発明のように、パラメータ設定により圧縮率が固
定となる圧縮方式を採用することで処理時間を予め確定
することができる。
【００３７】圧縮データを転送するに際しては、図６に
示すように、操作者の開始指示と終了指示を基に画面１
〜画面４に関するコマンドを入力し、入力されたコマン
ドを基に画面１〜画面４に関する圧縮データ１〜４を生
成し、圧縮データ１〜４を圧縮データメモリ２０３に格
納したあと、データ転送装置２１１を介して表示装置２
１２に転送する処理を繰り返すことで、表示装置２１２
の画面上に各コマンドにしたがった画像を表示すること
ができる。この場合、表示のフレームレートはデータ転
送時間にほぼ支配されているが、転送時間を短縮するた
めに、圧縮データを利用することでフレームレートを向
上させることができる。
【００３８】また圧縮データを転送するに際して、圧縮
データメモリ２０３を、例えば、２画面分の圧縮データ
を蓄積する容量を有するもの、例えば、２個のメモリで
構成するとともに、各メモリの両側にスイッチを配置
し、一方のスイッチを介して一方のメモリに１画面分の
データを書き込むとともに、他方のスイッチを介して他
方のメモリから１画面分のデータを読み出しする処理を
同時に実行できるように構成し、データの読み出しとデ
ータの書き込みを行うメモリを交互に切替ることで、デ
ータ出力側から見た場合の圧縮データの生成時間ｐｉを
ほぼ０にすることができる。
【００３９】また他のメモリ構成としては、例えば、圧
縮の単位とする複数の画素からなるブロックについて、
２面構成とすることで、ブロック単位のデータの書き込
みとデータの読み出しの処理を同時に実行することがで
きる。また圧縮データの生成をデータ転送速度よりも高
速に行うことで圧縮データメモリ２０３を不要とするこ
ともできる。
【００４０】次に、圧縮データの具体的生成方法につい
て説明する。圧縮データを生成するに際しては、入力画
像は、多数の画素が平面的に配置された二次元画像であ
るとし、入力画像を複数の画素から構成されるブロック
に分割し、ブロック単位の圧縮処理手順を実行する。こ
の場合、ブロックの大きさは限定しないが、例えば、図
７に示すように、縦４、横４（計１６画素／ブロック）
とすることができる。また、各画素の色信号は限定しな
いが、ここでは、（Ｒｉｊ，Ｇｉｊ，Ｂｉｊ）、（ｉ，
ｊ＝０〜３）の色信号を持つとし、圧縮の手順の一例と
して、ブロック内に出現する色の種類を２種類として、
ブロック内の色信号を２種類に近似する場合について説
明する。
【００４１】（１）ブロックＡ内の全画素（１６画素）
について、色信号（Ｒｉｊ、Ｇｉｊ，Ｂｉｊ）の振幅を
測定する。
【００４２】（２）ブロックＡ内で、最も振幅の大きな
色信号Ｃについて、平均値Ｃａｖｅを算出する。色信号
Ｃは、ＲＧＢのいずれでも良い。またブロックごとに変
化しても良い。
【００４３】（３）ブロックＡ内の全画素について、色
信号Ｃの平均値Ｃａｖｅとの大小比較によってグループ
分けをする。各グループに分類される画素数は限定しな
い。
【００４４】（４）２つのグループについて平均値を算
出する（Ｒ０，Ｇ０，Ｂ０）、（Ｒ１、Ｇ１、Ｂ１）。
そしてブロックＡ内を、この２種類の色信号で近似して
表現する。
【００４５】（５）ブロックＡ内の各画素を、２種類の
色信号（Ｒ０，Ｇ０，Ｂ０）、（Ｒ１，Ｇ１，Ｂ１）の
いずれかで近似する。このため、２種類の色信号の二者
択一を１ビット信号で表す。
【００４６】（６）次のブロックＢ〜Ｄについて、上記
（１）から同一の処理を繰り返す。
【００４７】上記の手順によって、各ブロック当たり２
種類の色信号（Ｒ０，Ｇ０，Ｂ０）、（Ｒ１，Ｇ１，Ｂ
１）と、各画素の二者択一を示す信号によって表すこと
きる。
【００４８】例えば、各ブロックＡ〜Ｄに白地背景に黒
文字を書き込む場合には、各ブロック内の近似色信号と
して、白地（Ｒ，Ｇ，Ｂ）＝（０，０，０）、黒（Ｒ，
Ｇ，Ｂ，）＝（２５５，２５５，２５５）が設定され
る。そしてそれぞれの近似色信号を選択するために、白
地の画素は１に、文字構成する画素は０に設定される。
【００４９】ここで、色信号が８ビットである場合、入
力画像の１ブロックは、１６画素×３色×８ビット＝３
８４ビット／ブロックとなる。一方、上記手順で生成さ
れる圧縮データは、３色×８ビット×２種類×各画素１
ビットの二者択一を示す信号×１６画素＝６４ビットと
なる。両者を比較すると、原画データの６分の１にデー
タが圧縮されていることが分かる。このように、データ
生成の段階において、処理負荷を６分の１に軽減でき
る。同様の比率でメモリ容量およびメモリ書き込み時間
の短縮も実現できる。またこの方法は生成する圧縮デー
タのデータ量がブロック内の絵柄に影響を受けないこと
から、常に一定の圧縮率である特徴がある。
【００５０】また前記実施形態では、ブロック内を２種
類（白と黒）の近似色信号で表したが、種類と数を限定
するものではない。また圧縮処理のパラメータとして
は、ブロックサイズ、ブロック内の近似色の種類、色信
号のビット数などを設定できる。
【００５１】また、動きのある領域は輪郭情報が重要と
なり、逆に色信号のビット数を削減しても知覚されない
とすれば、例えば、８ビット信号を６ビットで表すこと
でデータ量を削減できる。この場合には、２種類の近似
色信号を示す３６ビット（＝２種類×３色×６ビット）
および各画素の選択信号１６ビット（＝ブロック内の１
６画素）、合計５２ビットとなり、圧縮率は３８４分の
５２（＝おおよそ７．４分の１）となる。
【００５２】また上記手順は処理を簡単にするために、
手順（２）において算出した平均値Ｃａｖｅを用いてグ
ループ分け（３）を実行している。つまり、各画素を単
一の色信号Ｃのみによって分類している。しかし、この
分類方法に限定されるものではなく、色空間上の距離計
算などを行ってグループ分けすることもできる。
【００５３】上記の手順は、ブロックサイズ、ブロック
内の近似色数などのパラメータを任意に変更することが
できる。このパラメータの設定に伴って圧縮率を設定す
ることができる。
【００５４】次に、本発明に係る画像表示装置の一実施
形態を図８に従って説明する。図８は、画像表示装置２
１２の全体構成を示すブロック図である。本実施形態に
おける画像表示装置２１２は、表示コントローラ１０
と、画像変換回路１１と、表示パネル１５とを備えて構
成されている。表示コントローラ１０は、データ転送装
置２１１からの画像データ（圧縮データ）を表示データ
に変換する。画像変換回路１１は、表示パネル１５に解
像度の異なるデータを送るフレームメモリと動画判別回
路とを備えて構成されている。
【００５５】表示パネル１５の周辺には、表示パネル１
５に画像データ信号を印加する信号ドライバ１２と、表
示パネル１５に走査信号を印加するゲートドライバ１３
と、表示ブロックを選択する選択信号を印加する画素選
択ドライバ１４とが、配置されている。
【００５６】表示パネル１５は、多数の画素がマトリク
ス状に配置された中の複数画素を１ブロック単位とし、
１ブロック内の複数画素に１走査期間で同時に選択して
同じ内容を表示する動画領域１５Ａと、１ブロック内の
複数画素に複数回の走査で選択しそれぞれ異なる表示が
可能な静止画領域１５Ｂとを任意に切り換え可能であ
る。
【００５７】本実施形態の画像表示装置２１２において
は、解像度の低いデータを複数画素に１走査期間で同時
に表示して動画の滑らかな表示を実現し、解像度の高い
データを複数回で表示して静止画の高精細な表示を実現
する。
【００５８】表示パネル１５の詳細な構造は後で説明す
るが、信号ドライバ１２，ゲートドライバ１３，画素選
択ドライバ１４からの入力信号により、１ブロック内の
複数画素に１走査期間で同時に選択して同じ内容を表示
する動画領域１５Ａと、１ブロック内の複数画素に複数
回の走査で選択しそれぞれ異なる表示が可能な静止画領
域１５Ｂとは、任意に選択でき、大きさや表示位置も変
えられる。
【００５９】また、図８の静止画領域１５Ｂの部分を動
画領域１５Ａに切り換え、現状の動画領域１５Ａを静止
画領域１５Ｂに切り換えることもできる。
【００６０】さらに、ブロック内を例えば２つのサブブ
ロックに分割し、表示すべき静止画の精細度に合わせ
て、比較的低精細度でもよい静止画については、それぞ
れのサブブロックに同じ情報を表示する方式を採用する
こともできる。
【００６１】なお、本明細書では、カラー表示の場合
は、赤，緑，青の３ピクセルで１画素を構成し、モノク
ロ表示の場合は、１ピクセルと１画素とは等しいとす
る。
【００６２】図９は、本実施形態におけるフレームごと
の画素への書き込み状況を説明するために表示エリアの
一部を拡大して示す図である。本実施形態においては、
２×２画素の４画素を１ブロック単位と定義した。
【００６３】まず、第１フレーム１００で、高精細静止
画領域は、画素１５０に画像データａ（１） 1,1を書き
込み、同様に、その他の高精細静止画領域にも、それぞ
れ４画素の内の１画素に画像データを書き込む。
【００６４】一方、低精細動画領域は、４画素１６０に
同一の画像データａ（１） 3,０を書き込み、同様に、そ
の他の低精細動画領域にも、それぞれ４画素に同一画像
データを書き込む。
【００６５】次に、第２フレーム１０１で、高精細静止
画領域は、前フレームに書き込んだ画素１５０の画像デ
ータａ（１） 1,1を保持し、新たにブロック内の前フレ
ームとは異なる画素１５１に画像データａ（2） 1,2を書
き込み、同様に、その他の高精細静止画領域にも、それ
ぞれ前フレームとは異なる１画素に画像データを書き込
む。
【００６６】一方、低精細動画領域は、４画素１６１に
同一で新しい画像データａ（2） 3, ０を書き込み、同様
に、その他の低精細動画領域にも、それぞれ４画素に同
一で新しい画像データを書き込む。
【００６７】次に、第３フレーム１０２で、高精細静止
画領域は、第１，第２フレームに書き込んだ画素１５
０，１５１の画像データを保持し、新たにブロック内の
第１，第２フレームとは異なる画素１５２に画像データ
ａ（3） 1,3を書き込み、同様にその他の高精細静止画領
域にも、それぞれ第１，第２フレームとは異なる１画素
に画像データを書き込む。
【００６８】一方、低精細動画領域は、４画素１６２に
同一で新しい画像データａ（3） 3, ０を書き込み、同様
にその他の低精細動画領域にも、それぞれ４画素に同一
で新しい画像データを書き込む。
【００６９】さらに、第４フレーム１０３で、高精細静
止画領域は、第１，第２，第３フレームに書き込んだ画
素１５０，１５１，１５２の画像データを保持し、新た
にブロック内の第１，第２，第３フレームとは異なる画
素１５３に画像データａ（4 ） 1,4を書き込み、同様にそ
の他の高精細静止画領域にも、それぞれ第１，第２，第
３フレームとは異なる１画素に画像データを書き込む。
【００７０】一方、低精細領域は、４画素１６３に同一
で新しい画像データａ（4） 3,０を書き込み、同様にそ
の他の低精細動画領域にもそれぞれ４画素に同一で新し
い画像データを書き込む。
【００７１】以上の処理を繰り返すと、高精細静止画表
示領域と低精細動画表示領域とを表示エリア内の任意の
領域に表示できる。
【００７２】高精細静止画領域は、４フレームで高精細
画像を形成し、低精細動画領域は、１フレームごとに新
しいデータを表示できる。したがって、４フレーム内で
変化の無い静止画は、高精細で表示でき、動きの速い動
画は、１フレームごとに高速表示が可能となる。
【００７３】本明細書では、前述のように表示エリア内
の任意領域の解像度を変えて表示する表示方式を像域分
離表示方式と呼ぶことにする。
【００７４】図１０は、本発明による像域分離表示を実
現するための画素回路構成の実施形態を示す回路図であ
る。
【００７５】本実施形態は、２×２画素を１ブロック単
位とした画素回路構成であり、この画素回路構成を多数
配置して、表示パネル１５の全表示エリアを形成する。
１ブロック単位は、４画素に限定されない。しかし、配
線の増加などによる開口率の低下を考えると、４画素１
ブロックが好ましい。
【００７６】なお、本発明の像域分離表示方式を用いた
画像表示装置は、液晶ディスプレイに限定されず、ＥＬ
Ｄ，ＦＥＤ，ＰＤＰなどへの適用も可能である。ここで
は、最も好適である液晶ディスプレイを例として、本発
明を説明する。
【００７７】本実施形態の液晶ディスプレイは、照明装
置を背面に備え、偏光板を有する一対の透明基板とこの
一対の透明基板間に挟まれた液晶層とを有し、液晶層に
電界を印加して液晶層の配向状態を制御し、画像を表示
する。
【００７８】図１０の４画素で１ブロック画素の回路構
成において、それぞれの構成要素について、左上の画素
にはＡ，右上の画素にはＢ，左下の画素にはＣ，右下の
画素はＤを番号の後に付与し、さらに、赤，緑，青のピ
クセルに対応してそれぞれＲ，Ｇ，Ｂを付与する。
【００７９】本実施形態においては、１ブロックは、画
素５０Ａ，５０Ｂ，５０Ｃ，５０Ｄの４画素により形成
される。画素５０Ａは、赤５０ＡＲと緑５０ＡＧと青５
０ＡＢとの３ピクセルからなる。画素５０Ｂは、赤５０
ＢＲと緑５０ＢＧと青５０ＢＢとの３ピクセルからな
る。画素５０Ｃは、赤５０ＣＲと緑５０ＣＧと青５０Ｃ
Ｂとの３ピクセルからなる。画素５０Ｄは、赤５０ＤＲ
と緑５０ＤＧと青５０ＤＢとの３ピクセルからなる。
【００８０】４画素に共通の走査配線２０が中央に形成
され、走査配線２０には、第１のスイッチである１２個
の薄膜トランジスタ２４ＡＲ，２４ＢＲ，２４ＣＢ，２
４ＤＢなどのゲートが接続されている。
【００８１】第１のスイッチである薄膜トランジスタ２
４ＡＲ，２４ＡＧ，２４ＡＢのドレイン電極には、ブロ
ック選択信号配線２１Ａが接続されている。薄膜トラン
ジスタ２４ＢＲ，２４ＢＧ，２４ＢＢのドレイン電極に
は、ブロック選択信号配線２１Ｂが接続されている。薄
膜トランジスタ２４ＣＲ，２４ＣＧ，２４ＣＢのドレイ
ン電極には、ブロック選択信号配線２１Ｃが接続されて
いる。薄膜トランジスタ２４ＤＲ，２４ＤＧ，２４ＤＢ
のドレイン電極には、ブロック選択信号配線２１Ｄが接
続されている。
【００８２】第１のスイッチである薄膜トランジスタ２
４ＡＲ，２４ＡＧ，２４ＡＢは、それぞれ画素５０Ａを
選択するためのスイッチであり、共通化して１個にする
こともできる。画素５０Ｂ，５０Ｃ，５０Ｄについても
同様に、第１のスイッチを共通化して１個にすることも
できる。
【００８３】第１のスイッチである薄膜トランジスタの
ソース電極には、第２のスイッチである薄膜トランジス
タ２３ＡＲ，２３ＢＲ，２３ＣＢ，２３ＤＢなど１２個
のゲート電極が接続されている。
【００８４】第２のスイッチである薄膜トランジスタの
ドレイン電極には、それぞれ赤色画像信号配線２２Ｒ，
緑色画像信号配線２２Ｇ，青色画像信号配線２２Ｂが接
続されている。
【００８５】第２のスイッチである薄膜トランジスタの
ソース電極には、それぞれピクセルの電極が接続され、
液晶層を挟んで、対向電極２６ＡＲ，２６ＢＲ，２６Ｃ
Ｂ，２６ＤＢなどが接続され、ピクセル部２５ＡＲ，２
５ＢＲ，２５ＣＢ，２５ＤＢなどを形成している。
【００８６】対向電極は、全画素に共通の電極である。
ピクセル部２５ＡＲ，２５ＢＲ，２５ＣＢ，２５ＤＢな
どには、保持容量が並列に形成されている。
【００８７】このような画素回路構成を採用すると、図
９で説明した像域分離表示が可能となる。
【００８８】また、本実施形態では、図１０において、
第１のスイッチのゲートに走査配線２０を接続し、第１
のスイッチのドレイン電極にブロック選択信号配線を接
続したが、これらを入れ替えて、それぞれのゲートに画
素毎のブロック信号選択配線を接続し、４画素すべての
ドレイン電極に走査配線２０を接続した構成とすること
もできる。
【００８９】図１１は、像域分離表示をするために図１
０の各配線に印加する駆動電圧波形の一例を示すタイム
チャートである。ｊ番目の走査配線Ｙ(ｊ)について考え
る。走査配線Ｙ(ｊ)には、フレーム周期３４ごとに第１
のスイッチである薄膜トランジスタをオンさせるゲート
電圧３０が印加される。このゲート電圧３０に同期し
て、高精細表示する領域においては、４フレームごとに
ブロック選択信号配線Ｘ(ｉ)１〜Ｘ(ｉ)４２１Ａ〜２１
Ｄにそれぞれ電圧３２Ａ〜３２Ｄが印加され、ゲート電
圧３０に同期して赤色Ｄ(ｉ)Ｒ，緑色Ｄ(ｉ)Ｇ，青色Ｄ
(ｉ)Ｂに対応した画像信号３１が第２のスイッチを通し
て画素に印加される。
【００９０】したがって、画素５０Ａ，５０Ｂ，５０
Ｃ，５０Ｄのいずれかのみが選択される。また、選択さ
れていない画素では、４フレームの間、電圧が保持され
る。
【００９１】一方、低精細表示する領域においては、フ
レームごとに、ブロック選択信号配線Ｘ(ｉ)ａｌｌであ
る２１Ａ〜２１Ｄにそれぞれ電圧３３が印加され、ゲー
ト電圧３０に同期して、赤色Ｄ(ｉ)Ｒ，緑色Ｄ(ｉ)Ｇ，
青色Ｄ(ｉ)Ｂに対応した画像信号３１が、第２のスイッ
チを通して、画素に印加される。したがって、すべての
画素５０Ａ，５０Ｂ，５０Ｃ，５０Ｄに同一信号が印加
され、４画素同一の表示をフレームごとに書き換え可能
となる。
【００９２】ｊ＋１番目の走査配線Ｙ(ｊ＋１)について
も、ｊ番目の走査配線と同様に、高精細表示領域か低精
細表示領域かを判別し、上記駆動波形を入力すると、像
域分離の表示が可能となる。
【００９３】したがって、高精細領域に静止画を表示し
低精細領域に動画を表示すると、動画と静止画とが混在
した表示においても、動画は高速で書き換えられ、静止
画は高精細に表示される。
【００９４】次に、本発明に係る表示装置２１２の他の
実施形態を図１２に従って説明する。図１２は、本発明
に係る表示装置２１２の全体構成を示すブロック図であ
る。本実施形態における表示装置２１２は、入力した画
像信号をブロックごとに２値の階調に近似したｎ階調近
似画像信号に変換するためのｎ階調近似演算回路３１０
と、ｎ階調近似演算回路３１０から出力されるｎ階調近
似画像信号に従い、Ｘドライバ３３０，Ｙドライバ３４
０，共通電圧発生回路３５０，信号供給回路３６０に所
定の信号を供給する信号制御回路３２０と、Ｘドライバ
３３０に接続されＹ方向に伸びたＸ信号線３３１とＹド
ライバ３４０に接続され、Ｘ方向に伸びたＹ信号線３４
１との交差部に設けられた複数の画素部３００とからな
る。
【００９５】図１３は、画素部３００の構成の一例を示
す回路図である。画素部３００には、Ｘドライバ３３０
から、Ｘ信号線３３１を通して、Ｘ信号ＶＸが供給され
る。画素部３００には、Ｙドライバ３４０から、Ｙ信号
線３４１を通して、Ｙ信号Ｖ Ｙが供給される。画素部３
００には、信号供給回路３６０から、液晶駆動信号線３
６１を通して、液晶駆動信号ＶＬＣＤが供給される。ま
た、画素部３００には、共通電圧発生回路３５０から、
共通電圧線３５１を通して、共通電圧ＶＣＯＭが供給さ
れる。
【００９６】画素部３００は、Ｘ信号線３３１とＹ信号
線３４１とに接続されたＸＹ演算回路３１０と、ＸＹ演
算回路３１０に接続された信号比較器３２０と、信号比
較器３２０の出力に応じて制御されるスイッチ３３２
と、スイッチ３３２により液晶駆動信号線３６１との接
続が制御される画素電極３４０と、画素電極３４０と共
通電圧線３５１との間に配置された液晶３５２とからな
る。図１２に示すように、画素部３００は、Ｘ方向４列
とＹ方向４行の計１６個の画素部からなるブロック３６
０に分割される。
【００９７】図１４は、画素部３００の詳細な回路構成
の一例を示す回路図である。ＸＹ演算回路３１０は、Ｘ
信号線３３１からＶＸが供給される端子に接続したコン
デンサ１１１と、Ｙ信号線４１からＶＹが供給される端
子に接続したコンデンサ３１２と、クロック信号ＣＬＫ
に応じて動作するｐ型ＭＯＳ−ＴＦＴ３１３とからな
る。
【００９８】クロック信号ＣＬＫは、クロック信号線３
７１を介して、Ｙドライバ３４０から供給される。信号
比較器３２０は、直列に接続したｐ型ＭＯＳ−ＴＦＴ３
２１とｎ型ＭＯＳ−ＴＦＴ３２２とからなる。スイッチ
３３２は、ｐ型ＭＯＳ−ＴＦＴ３３１からなる。ｐ型Ｍ
ＯＳ−ＴＦＴ３３１のソース端子は、画素電極３４０に
接続され、ドレイン端子は、液晶駆動信号線３６１に接
続される。
【００９９】ＸＹ演算回路３１０のコンデンサ３１１の
容量とコンデンサ３１２の容量とは、等しく、信号比較
器３２０の入力電圧Ｖｉｎ＝(ＶＸ＋ＶＹ)／２が出力さ
れる。ＸＹ演算回路３１０の出力端子３１５すなわち信
号比較器３２０の入力端子は、フローティングであるた
め、ｐ型ＭＯＳ−ＴＦＴ３１３を介して、出力端子３１
５とＸ信号線３３１とを時々導通させ、安定に動作させ
る。
【０１００】図１５は、信号比較器３２０の動作を説明
する図である。ＶＤＤを１２Ｖとしたとき、信号比較器
３２０の入力Ｖｉｎと出力Ｖｏｕｔとの関係は、図１５
に示すように、Ｖｉｎが４Ｖ以下のときには、Ｖｏｕｔ
＝１２Ｖ、Ｖｉｎが６Ｖ以上のときは、Ｖｏｕｔ＝０Ｖ
となる。なお、図１２および図１３では、説明を簡略化
するため、ＶＤＤを供給する信号線および接地電圧を供
給する信号線は、省略してある。
【０１０１】次に、本実施形態の動作を説明する。ｎ階
調近似演算回路３１０には、各画素の階調情報を持った
画像信号が入力される。ｎ階調近似演算回路３１０で
は、画素を４行×４列＝１６個ごとのブロックに分割
し、ブロックごとに画素の階調を２値に近似する。
【０１０２】この近似は、以下のように実行する。ま
ず、１６個の画素の階調の平均値を計算する。次にブロ
ック内の画素を階調レベルが平均値よりも高い画素Ｈと
低い画素Ｌとに分ける。画素Ｈの階調の平均値を計算
し、これを画素Ｈの階調値と近似する。同様に、画素Ｌ
の階調の平均値を計算し、これを画素Ｌの階調値と近似
する。さらに、ブロック内の画素をＹ方向に調べ、例え
ば、順に画素Ｈ，画素Ｈ，画素Ｌ，画素Ｈのように並ん
でいる場合には、画素Ｈ，画素Ｈ，画素Ｈ，画素Ｌのよ
うに並べ替えて、Ｙ方向に沿って画素Ｈと画素Ｌの２つ
の領域、または、画素Ｈのみ、または、画素Ｌのみにな
るように近似する。この際の２つの階調値をＹ方向に順
に第１階調値，第２階調値と定義する。すべてのブロッ
クに対して上記近似を実行し、ｎ階調近似画像信号を生
成し、これを信号発生回路３２０に入力する。信号発生
回路３２０は、ｎ階調近似画像信号に応じてＸドライ
バ，Ｙドライバ，信号供給回路，共通電圧発生回路の出
力電圧を制御する信号を発生する。
【０１０３】図１６は、図１２の表示装置３１２の制御
動作を説明する図である。図１６には、Ｘ方向に８列，
Ｙ方向に８行の計６４画素を取り出して描いてある。４
行×４列＝１６画素を１ブロックとしている。Ｘ方向に
紙面上で左から第１列，第２列，‥と定義する。Ｙ方向
に紙面上で上から、第１行，第２行，‥と定義する。
【０１０４】まず、選択期間ｔ１において、第１行〜第
４行のＹ信号線にＶＹＭＡＸ＝２０Ｖを印加し、その他
のＹ信号線にＶＹＭＩＮ＝０Ｖを印加する。図１６の各
マスには、その画素のＸＹ演算回路の出力電圧(Ｖｉｎ)
を書いてある。前述のとおり、Ｖｉｎ＝(ＶＸ＋ＶＹ)／
２である。図１６の例では、第１列にＶＸ＝４Ｖが、第
１行にＶＹ＝２０Ｖが印加されており、Ｖｉｎ＝(４＋
２０)／２＝１２Ｖとなる。ＶＸとして印加される電圧
は、−８，−４，０，４，８Ｖのいずれかであり、ＶＹ
＝ＶＹＭＡＸ＝２０Ｖの場合に、Ｖｉｎは、かならず６
Ｖ以上である。信号比較器３２０は、図１５に示す特性
を有するので、この場合のＶｏｕｔは、Ｖ Ｘにかかわら
ず、０Ｖである。したがって、スイッチ３３２のｐ型Ｍ
ＯＳ−ＴＦＴ３３１は、導通状態であり、画素電極３４
０に液晶駆動電圧ＶＬＣＤが書き込まれる。
【０１０５】すなわち、ｔ１の期間に第１行〜第４行の
画素すべての画素電極に、第１階調値に応じたＶＬＣＤ
が書き込まれる。ここで、同１ブロックのＶＬＣＤは、
同一であるが、他のブロックのＶＬＣＤは、異なる電圧
値である。すなわち、ブロックごとに第１階調値は、異
なる。
【０１０６】一方、第５行〜第８行のＶＹは、Ｖ
ＹＭＩＮ＝０Ｖであるので、Ｖｉｎの値は、ＶＸの値に
かかわらず、４Ｖ以下となる。信号比較器３２０は、図
１５に示す特性を有するので、この場合のＶｏｕｔは、
ＶＸにかかわらず、１２Ｖである。したがって、スイッ
チ１３０のｐ型ＭＯＳ−ＴＦＴ３３１は、非導通状態で
あり、画素電極３４０の電圧は、変化せずに保持され
る。
【０１０７】次に、選択期間ｔ２では、第１ブロック群
のＶＹは、上から順に４，８，１２，１６Ｖとなり、第
２ブロック群のＶＹは、ＶＹＭＡＸ＝２０Ｖになる。図
１６には示していないが、その他の行のＶＹは、すべて
ＶＹＭＩＮ＝０Ｖである。Ｘ信号線３３１には、ｎ階調
近似画像信号に応じて電圧を印加する。
【０１０８】すなわち、第１行の画素が第１階調値で、
第２行〜第４行の画素が第２階調値である列には、ＶＸ
＝４Ｖを印加する。第１行〜第２行の画素が第１階調値
で、第３行〜第４行の画素が第２階調値の列には、ＶＸ
＝０Ｖを印加する。第１行〜第３行の画素が第１階調値
で、第４行の画素が第２階調値の列には、ＶＸ＝−４Ｖ
を印加する。第１行〜第４行の画素すべてが第１階調値
の列には、ＶＸ＝−８Ｖを印加する。第１行〜第４行の
画素すべてが第２階調値の列には、ＶＸ＝８Ｖを印加す
る。
【０１０９】図１６(ｂ)の第１列は、第１行〜第２行の
画素が第１階調値で、第３行〜第４行の画素が第２階調
であるｎ階調近似信号が送られてきている場合で、第１
列のＶXは、これに応じて０Ｖになっている。図１６で
ハッチングをしたマスは、この期間に画素電極に液晶駆
動電圧が書き込まれる画素である。本実施形態では、第
１行〜第４行に対応するブロックの第２階調値は、第５
行〜第８行に対応するブロックの第１階調値を同じ値に
なる。
【０１１０】以上のように、まず、第１の期間に第１行
〜第４行に対応するブロックすべての画素電極に第１階
調値に対応した液晶駆動電圧を書き込む。続く第２の期
間に、第２階調値となる画素の画素電極のみを第２階調
値に応じた液晶駆動電圧に書き換えることによって、ブ
ロック内の画素の画素電極にｎ階調近似信号演算回路で
生成したｎ階調近似画像信号に対応した液晶駆動電圧を
書き込むことが可能である。
【０１１１】他の行のブロックに液晶駆動電圧を書き込
んでいる間は、ＶＹ＝ＶＹＭＩＮ＝０Ｖであり、スイッ
チのｐ型ＭＯＳ−ＴＦＴは、非導通状態であるので書き
込まれた液晶駆動電圧は、再びそのブロックが選択され
るまで保持される。上記の動作を順次繰り返し、すべて
のブロックの画素電極にｎ階調近似信号に対応した液晶
駆動電圧を書き込んでいく。
【０１１２】図１７は、図１２の表示装置の制御動作を
示すタイミングチャートである。Ｖ ＬＣＤは、第１列〜
第４列に対応するブロックに共通な液晶駆動電圧であ
る。ＣＬＫは、ＸＹ演算回路のクロック信号である。Ｖ
Ｙ(１)〜ＶＹ(８)は、それぞれ第１行から第８行のＹ信
号線４１の電圧ＶＹである。Ｖｉｎ(１,１)〜Ｖｉｎ
(１,８)は、それぞれ、第１列，第１行の画素から第１
列，第８行の画素の信号比較器３２０の入力電圧Ｖｉｎ
である。Ｖｐｘ(１,１)〜Ｖｐｘ(１,８)は、それぞれ、
第１列，第１行の画素から第１列，第８行の画素の画素
電極３４０の電圧である。Ｖｐｘ(１,１)〜Ｖｐｘ(１,
８)において、破線部は、ｐ型ＭＯＳ−ＴＦＴ３３１が
非導通状態で、画素電極の電圧が保持されている状態を
示す。
【０１１３】選択期間ｔ１において、ＶＬＣＤ＝Ｖａ，
ＶＸ(１)＝４Ｖ，ＣＬＫ＝１２Ｖである。ＶＹ(１)〜Ｖ
Ｙ(４)＝ＶＹＭＡＸ＝２０Ｖであるので、Ｖｉｎ(１,
１)〜Ｖｉｎ(１,４)＝(４＋２０)／２＝１２Ｖで、すべ
て６Ｖ以上であるため、ｐ型ＭＯＳ−ＴＦＴ３３１は、
導通状態になり、画素電極３４０には、液晶駆動電圧Ｖ
ＬＣＤ＝Ｖａが書き込まれ、Ｖｐｘ(１,１)＝Ｖｐｘ
(１,２)＝Ｖｐｘ(１,３)＝Ｖｐｘ(１,４)＝Ｖａとな
る。ＶＹ(５)〜ＶＹ(８)＝ＶＹＭＩＮ＝０Ｖであるの
で、Ｖｉｎ(１,５)〜Ｖｉｎ(１,８)＝(４＋０)／２＝２
Ｖで、すべて４Ｖ以下であるため、ｐ型ＭＯＳ−ＴＦＴ
３３１は、非導通状態になり、画素電極３４０の電位Ｖ
ｐｘ(１,５)〜Ｖｐｘ(１,８)は、変化せずに保持され
る。
【０１１４】続く選択期間ｔ２において、ＶＬＣＤ＝Ｖ
ｂ，ＶＸ(１)＝０Ｖ，ＣＬＫ＝１２Ｖである。ＶＹ(１)
＝４Ｖ，ＶＹ(２)＝８Ｖ，ＶＹ(３)＝１２Ｖ，ＶＹ(４)
＝１６Ｖであるので、Ｖｉｎ＝(ＶＸ＋ＶＹ)／２より、
Ｖｉｎ(１,１)＝２Ｖ，Ｖｉｎ(１,２)＝４Ｖ，Ｖｉｎ
(１,３)＝６Ｖ，Ｖｉｎ(１,４)＝８Ｖとなる。Ｖｉｎが
６Ｖ以上の画素のｐ型ＭＯＳ−ＴＦＴ３３１は、導通状
態になり、画素電極３４０には、液晶駆動電圧ＶＬＣＤ
＝Ｖｂが書き込まれるため、Ｖｐｘ(１,３)＝Ｖｐｘ
(１,４)＝Ｖｂとなる。
【０１１５】Ｖｉｎが４Ｖ以下の画素のｐ型ＭＯＳ−Ｔ
ＦＴ３３１は、非導通状態になり、画素電極３４０に
は、期間ｔ１で書き込まれた液晶駆動電圧Ｖａが保持さ
れるため、Ｖｐｘ(１,１)＝Ｖｐｘ(１,２)＝Ｖａとな
る。ＶＹ(５)〜ＶＹ(８)＝ＶＹＭ ＡＸ＝２０Ｖであるの
で、Ｖｉｎ(１,５)〜Ｖｉｎ(１,８)＝(０＋２０)／２＝
１０Ｖで、すべて６Ｖ以上であるため、ｐ型ＭＯＳ−Ｔ
Ｆ３１３１は、導通状態になり、画素電極３４０には、
液晶駆動電圧ＶＬＣＤ＝Ｖｂが書き込まれ、Ｖｐｘ(１,
５)＝Ｖｐｘ(１,６)＝Ｖｐｘ(１,７)＝Ｖｐｘ(１,８)＝
Ｖｂとなる。
【０１１６】続く選択期間ｔ３において、ＶＬＣＤ＝Ｖ
ｃ，ＶＸ(１)＝−４Ｖ，ＣＬＫ＝１２Ｖである。Ｖ
Ｙ(１)＝ＶＹ(２)＝ＶＹ(３)＝ＶＹ(４)＝ＶＹＭＩＮ＝
０Ｖであるので、Ｖｉｎ＝(ＶＸ＋ＶＹ)／２より、Ｖｉ
ｎ(１,１)＝Ｖｉｎ(１,２)＝Ｖｉｎ(１,３)＝Ｖｉｎ
(１,４)＝−２Ｖとなる。Ｖｉｎが４Ｖ以下であるの
で、画素のｐ型ＭＯＳ−ＴＦＴ３３１は、非導通状態に
なり、画素電極３４０の電圧は、保持され、Ｖｐｘ(１,
１)＝Ｖｐｘ(１,２)＝Ｖａ、Ｖｐｘ(１,３)＝Ｖｐｘ
(１,４)＝Ｖｂである。ＶＹ(５)＝４Ｖ，ＶＹ(６)＝８
Ｖ，ＶＹ(７)＝１２Ｖ，ＶＹ(８)＝１６Ｖであるので、
Ｖｉｎ＝(ＶＸ＋ＶＹ)／２より、Ｖｉｎ(１,５)＝０
Ｖ，Ｖｉｎ(１,６)＝２Ｖ，Ｖｉｎ(１,７)＝４Ｖ，Ｖｉ
ｎ(１,８)＝６Ｖとなる。
【０１１７】Ｖｉｎが６Ｖ以上の画素のｐ型ＭＯＳ−Ｔ
ＦＴ３３１は、導通状態になり、画素電極３４０には、
液晶駆動電圧ＶＬＣＤ＝Ｖｂが書き込まれるため、Ｖｐ
ｘ(１,８)＝Ｖｃとなる。Ｖｉｎが４Ｖ以下の画素のｐ
型ＭＯＳ−ＴＦＴ３３１は、非導通状態になり、画素電
極３４０には、期間ｔ２で書き込まれた液晶駆動電圧Ｖ
ｂが保持されるため、Ｖｐｘ(１,５)＝Ｖｐｘ(１,６)＝
Ｖｐｘ(１,７)＝Ｖｐｘ(１,８)＝Ｖｂとなる。
【０１１８】以上の処理を繰り返して、順次第９行〜第
１２行のブロック、第１３行から第１６行のブロックの
画素の画素電極３４０にｎ階調近似演算回路３１０で生
成したｎ階調近似画像信号に応じた液晶駆動電圧Ｖ
ＬＣＤを書き込んでいく。
【０１１９】すべての画素電極の書き込みを終えた後、
Ｒｅｓｅｔ期間を設け、この期間にＸＹ演算回路の出力
端子をリセットし、安定に動作させる。Ｒｅｓｅｔ期間
において、すべてのＶＸ＝ＶＹ＝４Ｖとし、ＣＬＫ＝０
Ｖにする。このとき、ｐ型ＭＯＳ−ＴＦＴ３１３は、導
通状態となり、出力端子の電圧は、ＶＸおよびＶＹと等
しい電圧４Ｖとなる。このような機構を設けることによ
って、何らかの原因により、フローティングである出力
端子に不要な電荷が貯まっても、キャンセルでき、安定
な動作を得ることができる。
【０１２０】以上の動作を１フレーム期間内に終え、こ
のフレーム期間を繰り返し、画像を表示する。
【０１２１】このように、２回の選択期間で４行からな
る１ブロックの画素の画素電極に液晶駆動電圧を書き込
むことが可能であり、４行を４回の選択期間で書き込む
場合に比べ、選択期間の回数は、半分になる。１フレー
ム期間が同じ場合には、本実施形態を用いると、選択期
間の長さを２倍にできる。さらに、本実施形態の場合
は、第２の選択期間と、次の４行からなるブロックの第
１の選択期間とが同じであるため、さらに選択時間は、
２倍になり、合計４倍の選択時間を確保できる。上述し
たように、本実施形態による画像表示システムによれ
ば、表示制御装置２００で生成された圧縮データをデー
タ転送装置２１１を介して表示装置２１２に転送するに
際して、フレームレートに合わせてデータの圧縮率を変
化させることで、データ量の増加に対して、データ転送
の負荷の増大を抑制することができる。具体的には、フ
レームレートの増加に合わせてデータ圧縮率を大きくす
ることで、画素数とフレームレートの相反する条件を緩
和することができる。ところで、表示制御装置２００で
生成された圧縮データをデータ転送装置２１１を介して
表示装置２１２に転送するに際しては、以下のことを考
慮する必要がある。
【０１２２】すなわち、表示装置２１２には、画面サイ
ズ、画素数、色（螢光体、色フィルタなど）などの装置
に備わった固定的な特性と、表示装置自体のフレームレ
ートのように上限と下限で表される可変特性がある。こ
こで、実際に表示するフレームレートは入力する表示デ
ータに同期して設定され、一般的に高い程ちらつきが少
なくなり画質向上に寄与する。
【０１２３】一方、表示制御装置２００の機器能力して
は、メモリ容量、データ生成能力（＝設定可能なフレー
ムレート範囲）、色信号形式などがある。
【０１２４】また、表示制御装置２００と表示装置２１
２とを一体化した製品もあるが、別々の装置を任意に組
み替える場合もある。またソフトあるいはスイッチなど
によって装置性能を切替られる場合がある。さらに、表
示するためのデータ自体について、信号処理によって特
性を変換することができる。例えば、一般的な画像処理
ソフトウエアでは、拡大縮小、色変換、ガンマ特性、エ
ッジ強調、平均化など多くの処理項目が用意されてお
り、これらの設定によっても画質が変化する。上記のよ
うに、画像表示に影響を与える多くの要因が存在するこ
とから、装置全体の動作を管理する手段を用意して、こ
の管理手段が装置全体の機器構成に関する情報を収集し
て、破綻のない動作を行わせることが望ましい。さら
に、破綻のない範囲において、なるべく利用者に使いや
すく見やすい条件を設定することが望ましい。例えば、
図１８に示すように、機器間の能力を交換するネゴシエ
ーション手順を設定する必要がある。表示制御装置２０
０と表示装置２１２とが信号線で接続されている装置構
成を例に取れば、操作者による電源オン、リセットボタ
ンの押し下げ、装置特性の測定結果、環境条件の測定結
果あるいいは操作者による設定条件の変更などをトリガ
ーにして、機器間の能力のネゴシエーション手順を実行
することができる。また、表示装置２１２によっては経
時変化あるいは環境条件などによって画質が変動するこ
ともあり、これらの条件を機器能力としてフィードバッ
クする手段を用意し、画質の安定化を実現することもで
きる。これらの機器能力に基づいて、管理手段で動作条
件を設定することができる。
【０１２５】例えば、表示制御装置２００、表示装置２
１２およびデータ転送装置２１１の機器能力に着目した
場合、圧縮データ形式の設定パラメータは、図３に示す
ように、フレームレート、ブロックサイズ、近似色数、
領域信号、クロックがあり、これらを基に圧縮データ生
成制御信号が生成される。
【０１２６】例えば、ＶＧＡ画面（６４０×４８０画
素）、ＲＧＢ各画素８ビット信号を表示するデータ量
は、９２１６００バイト（＝６４０×４８０×３）とな
る。ここで、表示装置自体のフレームレートの上限ｆｕ
ｐが６０フレーム／秒、データ転送装置２１１の能力が
４０Ｍバイト／秒であったとする場合には、データ転送
装置２１１が制約条件となり、表示できるのは４３．４
フレーム／秒（＝４０Ｍバイト／９２１６００バイト）
となる。
【０１２７】圧縮率を３分の１に定めた圧縮データ形式
でデータ転送をする場合には、データ転送装置２１１は
制約条件とはならず、表示装置２１２のフレームレート
の条件ｆｕｐ（６０フレーム／秒）が制約となる。ここ
で、圧縮率を表示データ量とデータ転送能力との比率を
１．３８２４（＝６４０×４８０×３×６０／４０Ｍバ
イト）に設定するならば、データ転送装置２１１と表示
装置２１２の両者の能力を最大限に発揮できることにな
る。ただし、平均的な圧縮率が上記数値であっても、画
像内容で変動するような圧縮方式、例えば、ＭＰＥＧな
どでは、表示に支障をもたらす場合がでてくる。
【０１２８】これに対して、本発明においては、絵柄に
依存しない圧縮率を設定できる圧縮データ形式を利用す
ることで、上記のような機器能力に基づくパラメータ設
定を行うことができ、画質の向上を実現できる。なお、
実際には、上記数値例のような圧縮率を正確に設定する
ことが困難な場合には、例えば、設定パラメータと圧縮
率との対応表を予め用意しておき、条件に近い設定値を
選択することができる。
【０１２９】表示制御装置２００から表示装置２１２へ
転送するデータは、上記ネゴシエーション手順を行うた
めの機器能力データ、転送するデータ内容を示すヘッダ
情報、このヘッダ情報に基づく表示データなどの組合わ
せで実現できる。
【０１３０】例えば、表示装置２１２の機器能力は図１
９に示すような項目から構成できる。また、図２０に示
すように、ヘッダ情報と表示データとを一体化すること
もできる。
【０１３１】前記実施形態においては、画像表示システ
ムについて述べたが、表示制御装置２００とプロセッサ
２１０を情報処理装置の制御装置として用い、プロセッ
サ２１０によって画像情報を生成し、表示制御装置２０
０の圧縮データ生成部２００において、フレームレート
および画像情報に基づいて圧縮データを生成し、管理部
２０１とアドレス生成部２０４からなるコントローラに
おいて、圧縮データ生成部にフレームレート情報を出力
するとともに、フレームレートに応じて圧縮データを圧
縮データメモリ２０３から画像表示装置（表示装置２１
２）に出力させる情報処理装置を構成することもでき
る。本実施形態においても、フレームレートに合わせて
データの圧縮率を変化させることで、データ量の増加に
対して、データ転送の負荷の増大を抑制することができ
る。具体的には、フレームレートの増加に合わせてデー
タ圧縮率を大きくすることで、画素数とフレームレート
の相反する条件を緩和することができる。
【０１３２】また、表示制御装置２００をテレビ受像機
の制御装置として用いることもできる。この場合、テレ
ビ受像機の制御装置として、画像情報（テレビジョン放
送による画像情報）を受信する受信部と、受信部が受信
した画像情報およびフレームレートに基づいて圧縮デー
タを生成する圧縮データ生成部２０２と、圧縮データ生
成部にフレームレート情報を出力するとともに、フレー
ムレートに応じて圧縮データを圧縮データメモリ２０３
から画像表示装置（ＣＲＴ）へ出力させるコントローラ
（管理部２０１とアドレス生成部２０４）とから構成す
ることができる。本実施形態においても、フレームレー
トに合わせてデータの圧縮率を変化させることで、デー
タ量の増加に対して、データ転送の負荷の増大を抑制す
ることができる。具体的には、フレームレートの増加に
合わせてデータ圧縮率を大きくすることで、画素数とフ
レームレートの相反する条件を緩和することができる。
また、表示制御装置２００を送信機に適用するに際して
は、図２１に示すように、画像情報を送信する送信機に
適用することができる。この送信機は、画像情報を生成
する画像情報生成部としてのプロセッサ２１０と、画像
情報および設定された送信速度に応じて圧縮データを生
成する圧縮データ生成２０２と、圧縮データを送信する
送信部２１４とから構成することができる。この場合、
送信速度として、伝送路におけるビットレートが、例え
ば、２５０ｋビット／秒に設定されていたときに、プロ
セッサ２１０のデータ生成能力が１Ｍビット／秒に設定
されていたときには、圧縮データ生成部２０２におい
て、送信速度に合わせて圧縮率を変化させるために、圧
縮率１／４でデータを圧縮することで、データ量の増加
に対して、データ転送の負荷の増加を抑制することがで
きる。本実施形態においても、フレームレートに合わせ
てデータの圧縮率を変化させることで、データ量の増加
に対して、データ転送の負荷の増大を抑制することがで
きる。具体的には、フレームレートの増加に合わせてデ
ータ圧縮率を大きくすることで、画素数とフレームレー
トの相反する条件を緩和することができる。また、表示
制御装置２００を画像配信システムに適用するに際して
は、図２２に示すように、画像情報を生成するプロセッ
サ（画像情報生成手段）２１０と、ユーザからの配信要
求、ユーザの有する画像表示装置（表示装置２１２）に
ついての情報および送信装置２１６に設定された送信速
度に応じ、画像情報を圧縮する圧縮データ生成装置（圧
縮手段）２１８と、圧縮データ生成装置２１８の生成に
よる、圧縮された画像情報を送信する送信装置（送信手
段）２１６と、ユーザからの配信要求、ユーザが有する
画像表示装置２１２についての情報を通信回線（電気通
信回線および光通信回線を含む）を通じて記録するとと
もに画像情報の送信速度を記録媒体にそれぞれ記録する
記録手段としての記録装置２２０と、記録装置２２０の
記録媒体に記録された配信要求または画像表示装置２１
２の情報を処理し、この処理結果に対応した課金を行う
課金手段としての課金装置２２２から構成することがで
きる。本実施形態においても、フレームレートに合わせ
てデータの圧縮率を変化させることで、データ量の増加
に対して、データ転送の負荷の増大を抑制することがで
きる。具体的には、フレームレートの増加に合わせてデ
ータ圧縮率を大きくすることで、画素数とフレームレー
トの相反する条件を緩和することができる。
【０１３３】
【発明の効果】以上説明したように、本発明によれば、
フレームレートに合わせてデータの圧縮率を変化させる
ようにしているため、データ量の増加に対して、データ
転送の負荷の増大を抑制することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の第１実施形態を示す画像表示シ
ステムのブロック構成図、（ｂ）画像表示システムの他
の実施形態を示すブロック構成図である。
【図２】表示制御装置のブロック構成図である。
【図３】アドレス生成制御信号と圧縮データ生成制御信
号の構成を説明するための図である。
【図４】図面構成と画素ブロックとの関係を説明するた
めの図である。
【図５】圧縮率設定における表示装置と表示データとの
関係を説明するための図である。
【図６】圧縮データの転送方法を説明するための図であ
る。
【図７】圧縮データの生成方法を説明するための図であ
る。
【図８】本発明に係る表示装置の全体構成を示すブロッ
ク図である。
【図９】図８の実施形態におけるフレームごとの画素へ
の書き込み状況を説明するために表示エリアの一部を拡
大して示す図である。
【図１０】本発明に係る像域分離表示を実現するための
画素回路構成の実施形態を示す回路図である。
【図１１】本発明に係る像域分離表示をするために、各
配線に印加する駆動電圧波形の一例を示すタイムチャー
トである。
【図１２】本発明に係る表示装置の他の実施形態の全体
構成を示すブロック図である。
【図１３】図１２の画素部３００の一例を示す回路図で
ある。
【図１４】図１２の画素部３００の詳細な回路構成の一
例を示す回路図である。
【図１５】図１４の信号比較器の動作を説明する図であ
る。
【図１６】図１２の表示装置の制御動作を説明する図で
ある。
【図１７】図１２の表示装置の制御動作を説明するタイ
ミングチャートである。
【図１８】機器能力のネゴシエーション手順を説明する
ための図である。
【図１９】機器能力のネゴシエーションを説明するため
の図である。
【図２０】データ転送のデータ構造を説明するための図
である。
【図２１】本発明を送信機に適用したときのブロック構
成図である。
【図２２】本発明を画像配信システムに適用したときの
ブロック構成図である。
【符号の説明】
２００ 表示制御装置 ２０１ 管理部 ２０２ 圧縮データ生成部 ２０３ 圧縮データメモリ ２０４ アドレス生成部 ２１０ プロセッサ ２１１ データ転送装置 ２１２ 表示装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 7/24 Ｇ０９Ｇ 5/00 ５５５Ｇ Ｈ０４Ｎ 7/13 Ｚ (72)発明者 檜山 郁夫 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 津村 誠 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 豊田 康隆 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 5C052 AA17 CC11 DD10 GA03 GA07 GB01 GC05 GF05 5C053 FA27 FA30 GA11 GB17 GB21 HA33 KA01 KA19 LA06 5C059 KK08 KK11 KK22 KK29 MA00 PP04 PP15 SS05 TA46 TB08 TC37 TD06 UA02 UA05 UA32 5C082 AA01 AA02 BA12 BA31 BA41 BB02 BB03 BB25 BB53 BC03 BC05 DA86 DA89 MM02 MM04

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 入力された設定値に基づいて圧縮データ
    を生成する圧縮データ生成部と、 前記圧縮データ生成部にフレームレート情報を出力し、
    かつ前記フレームレートに応じて前記圧縮データを圧縮
    データ保持用メモリから画像表示装置に出力させるコン
    トローラと、を有する制御装置。
  2. 【請求項２】 画像情報に従った画像を表示する画像表
    示装置と、 圧縮データを保持するメモリと、 フレームレートに応じて前記メモリから前記圧縮データ
    を前記画像表示装置に出力させるコントローラと、を有
    する画像表示システム。
  3. 【請求項３】 画像情報に従った画像を表示する画像表
    示装置と、 フレームレート及び画像情報に基づいて圧縮データを生
    成する圧縮データ生成部と、 前記圧縮データ生成部にフレームレートの情報を出力す
    るコントローラと、を有する画像表示システム。
  4. 【請求項４】 画像情報に従った画像を表示する画像表
    示装置と、 フレームレート及び画像情報に基づいて圧縮データを生
    成する圧縮データ生成部と、 前記圧縮データ生成部にフレームレート情報を出力し、
    かつ前記フレームレートに応じて前記圧縮データを圧縮
    データ保持用メモリから画像表示装置に出力させるコン
    トローラと、を有する画像表示システム。
  5. 【請求項５】 画像情報に従った画像を表示する画像表
    示装置と、 該画像表示装置に画像情報を出力する制御装置と、を有
    する情報処理装置であって、 前記制御装置は、画像情報を生成する画像情報生成手段
    と、 フレームレート及び画像情報に基づいて圧縮データを生
    成する圧縮データ生成部と、 前記圧縮データ生成部にフレームレート情報を出力し、
    かつ前記フレームレートに応じて前記圧縮データを圧縮
    データ保持用メモリから画像表示装置に出力させるコン
    トローラと、を有する情報処理装置。
  6. 【請求項６】 画像情報に従った画像を表示する画像表
    示装置と、 該画像表示装置に画像情報を出力する制御装置と、を有
    するテレビ受像機であって、 前記制御装置は、画像情報を受信する受信部と、 前記受信部が受信した画像情報及びフレームレートに基
    づいて圧縮データを生成する圧縮データ生成部と、 前記圧縮データ生成部にフレームレート情報を出力し、
    かつ前記フレームレートに応じて前記圧縮データを圧縮
    データ保持用メモリから画像表示装置に出力させるコン
    トローラと、を有するテレビ受像機。
  7. 【請求項７】 画像情報を送信する送信機であって、 前記送信機は、画像情報を生成する画像情報生成部と、 前記画像情報及び設定された送信速度に応じて圧縮デー
    タを生成する圧縮データ生成部と、 該圧縮データを送信する送信部と、を有する送信機。
  8. 【請求項８】 ユーザからの配信要求、前記ユーザが有
    する画像表示装置についての情報を電気通信回線を通じ
    て記録媒体に記録する第１の記録手段と、 画像情報の送信速度を前記記録媒体に記録する第２の記
    録手段と、 前記配信要求、前記画像表示装置についての情報及び前
    記送信速度に応じ、前記画像表示装置に表示させる画像
    情報を圧縮する圧縮手段と、 前記圧縮された画像情報を送信する送信手段と、 前記記録媒体に記録された前記配信要求又は前記画像表
    示装置の情報を処理し、該処理の結果に対応した課金を
    行う課金手段と、を有する画像配信システム。
JP2001053539A 2001-02-28 2001-02-28 画像表示システム Expired - Lifetime JP3852024B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001053539A JP3852024B2 (ja) 2001-02-28 2001-02-28 画像表示システム
EP20010120622 EP1237144A2 (en) 2001-02-28 2001-08-29 Image display system
TW90121476A TW529015B (en) 2001-02-28 2001-08-30 Image display system
US09/942,799 US6784891B2 (en) 2001-02-28 2001-08-31 Image display system
KR10-2001-0053295A KR100427734B1 (ko) 2001-02-28 2001-08-31 화상 표시 시스템
US10/916,454 US6992676B2 (en) 2001-02-28 2004-08-12 Image display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001053539A JP3852024B2 (ja) 2001-02-28 2001-02-28 画像表示システム

Publications (2)

Publication Number Publication Date
JP2002262243A true JP2002262243A (ja) 2002-09-13
JP3852024B2 JP3852024B2 (ja) 2006-11-29

Family

ID=18913990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001053539A Expired - Lifetime JP3852024B2 (ja) 2001-02-28 2001-02-28 画像表示システム

Country Status (5)

Country Link
US (2) US6784891B2 (ja)
EP (1) EP1237144A2 (ja)
JP (1) JP3852024B2 (ja)
KR (1) KR100427734B1 (ja)
TW (1) TW529015B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110288A (ja) * 2005-10-12 2007-04-26 Seiko Epson Corp 画像処理装置、画像出力装置、画像出力システムおよび方法
JP2008131296A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Works Ltd 画像転送装置
JP2008527418A (ja) * 2004-12-30 2008-07-24 インテル・コーポレーション 表示リフレッシュを制御する方法及び装置
JP2011039256A (ja) * 2009-08-10 2011-02-24 Renesas Electronics Corp 表示装置及びその動作方法
JP2013017014A (ja) * 2011-07-04 2013-01-24 Seiko Epson Corp 画像処理装置、画像表示装置及びプロジェクター
US9691342B2 (en) 2012-10-16 2017-06-27 Renesas Electronics Corporation Display device and display device driver

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055494B1 (ko) * 2002-11-15 2011-08-08 소니 주식회사 전송 장치 및 전송 방법, 재생 장치 및 재생 방법, 및 기록 매체
JP4151422B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 画像生成装置、画像生成方法および画像生成プログラム
JP2004357154A (ja) * 2003-05-30 2004-12-16 Minolta Co Ltd データ処理装置
JP4416611B2 (ja) * 2003-10-01 2010-02-17 キヤノン株式会社 画像処理方法、画像処理装置
US7650036B2 (en) * 2003-10-16 2010-01-19 Sharp Laboratories Of America, Inc. System and method for three-dimensional video coding
KR100997978B1 (ko) * 2004-02-25 2010-12-02 삼성전자주식회사 액정 표시 장치
JP2005300948A (ja) * 2004-04-13 2005-10-27 Hitachi Displays Ltd 表示装置及びその駆動方法
US7184063B2 (en) * 2004-09-01 2007-02-27 Microsoft Corporation Adaptive color schemes
US8055077B2 (en) * 2005-12-02 2011-11-08 Tektronix, Inc. R/T display compression preserving intensity information
US9019300B2 (en) 2006-08-04 2015-04-28 Apple Inc. Framework for graphics animation and compositing operations
US8130226B2 (en) * 2006-08-04 2012-03-06 Apple Inc. Framework for graphics animation and compositing operations
US8878833B2 (en) * 2006-08-16 2014-11-04 Barco, Inc. Systems, methods, and apparatus for recording of graphical display
US8234392B2 (en) 2006-11-17 2012-07-31 Apple Inc. Methods and apparatuses for providing a hardware accelerated web engine
KR20090008045A (ko) * 2007-07-16 2009-01-21 삼성전자주식회사 디스플레이장치, 호스트 장치 및 그 제어방법
TWI400681B (zh) * 2008-04-18 2013-07-01 Innolux Corp 液晶顯示面板驅動電路及其驅動方法
US8264587B2 (en) * 2009-01-15 2012-09-11 Nokia Corporation Increasing frame rate for imaging
US8718322B2 (en) * 2010-09-28 2014-05-06 Qualcomm Innovation Center, Inc. Image recognition based upon a broadcast signature
CN103443843B (zh) * 2011-03-29 2016-08-17 瑞萨电子株式会社 显示装置和显示装置控制电路
JP5966444B2 (ja) 2012-03-01 2016-08-10 セイコーエプソン株式会社 電気光学装置の制御装置、電気光学装置の制御方法、電気光学装置及び電子機器
JP5958003B2 (ja) * 2012-03-23 2016-07-27 セイコーエプソン株式会社 表示装置の制御装置、表示装置の制御方法、表示装置及び電子機器
JP6082186B2 (ja) * 2012-03-23 2017-02-15 セイコーエプソン株式会社 表示装置の制御装置、表示装置の制御方法、表示装置及び電子機器
US9332216B2 (en) 2014-03-12 2016-05-03 Sony Computer Entertainment America, LLC Video frame rate compensation through adjustment of vertical blanking
CN105159638B (zh) * 2015-08-06 2019-06-04 京东方科技集团股份有限公司 一种数据传输方法、数据传输系统和便携式显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979041A (en) * 1988-01-28 1990-12-18 Massachusetts Institute Of Technology High definition television system
KR960001544B1 (ko) * 1988-06-17 1996-02-01 삼성전자주식회사 픽츄어 인 픽츄어 텔리비젼을 이용한 영상화면 인쇄장치
JPH05344357A (ja) * 1992-06-09 1993-12-24 Nippon Avionics Co Ltd 画像圧縮伸張装置
US5612732A (en) * 1993-03-31 1997-03-18 Casio Computer Co., Ltd. Portable compact imaging and displaying apparatus with rotatable camera
JP3427454B2 (ja) * 1993-12-21 2003-07-14 株式会社ニコン スチルカメラ
JPH08223570A (ja) * 1995-02-17 1996-08-30 Canon Inc 画像伝送装置
JPH09247654A (ja) 1996-03-07 1997-09-19 Fujitsu General Ltd 監視カメラシステム
JPH102001A (ja) 1996-06-15 1998-01-06 Okajima Kogyo Kk グレーチング
US6337928B1 (en) * 1996-08-26 2002-01-08 Canon Kabushiki Kaisha Image transmission apparatus and method therefor
US5953074A (en) * 1996-11-18 1999-09-14 Sage, Inc. Video adapter circuit for detection of analog video scanning formats
KR100256646B1 (ko) * 1997-11-25 2000-05-15 전주범 영상 부호화 시스템의 압축율 자동-변환 장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008527418A (ja) * 2004-12-30 2008-07-24 インテル・コーポレーション 表示リフレッシュを制御する方法及び装置
JP4746632B2 (ja) * 2004-12-30 2011-08-10 インテル・コーポレーション 表示リフレッシュを制御する方法、装置、システムおよびプログラム
JP2007110288A (ja) * 2005-10-12 2007-04-26 Seiko Epson Corp 画像処理装置、画像出力装置、画像出力システムおよび方法
JP2008131296A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Works Ltd 画像転送装置
JP2011039256A (ja) * 2009-08-10 2011-02-24 Renesas Electronics Corp 表示装置及びその動作方法
US8674924B2 (en) 2009-08-10 2014-03-18 Renesas Electronics Corporation Display device comprising normal/multiplied speed drive switching circuit and data driver and operating method thereof
JP2013017014A (ja) * 2011-07-04 2013-01-24 Seiko Epson Corp 画像処理装置、画像表示装置及びプロジェクター
US9300968B2 (en) 2011-07-04 2016-03-29 Seiko Epson Corporation Image processing device, image display device, and projector
US9691342B2 (en) 2012-10-16 2017-06-27 Renesas Electronics Corporation Display device and display device driver

Also Published As

Publication number Publication date
KR100427734B1 (ko) 2004-04-30
KR20020070759A (ko) 2002-09-11
US20020118183A1 (en) 2002-08-29
EP1237144A2 (en) 2002-09-04
US6784891B2 (en) 2004-08-31
TW529015B (en) 2003-04-21
US6992676B2 (en) 2006-01-31
JP3852024B2 (ja) 2006-11-29
US20050012754A1 (en) 2005-01-20

Similar Documents

Publication Publication Date Title
JP3852024B2 (ja) 画像表示システム
US7084850B2 (en) Image display system and image information transmission method
US6839048B2 (en) LCD with adaptive luminance intensifying function and driving method thereof
US6977636B2 (en) Liquid crystal display device driving method
US20040207649A1 (en) Black image insertion method and apparatus for display
CN101770761B (zh) 有源矩阵型显示装置
EP0686960A2 (en) Display and its driving method
CN101425277B (zh) 液晶显示器,lcd驱动器和lcd驱动器的操作方法
JP3859514B2 (ja) サブサンプリングされたｙ／ｃカラー信号によるフラットパネル駆動
CN110970000B (zh) 驱动方法、驱动装置及液晶显示装置
KR100492832B1 (ko) 표시 장치
TWI789524B (zh) 顯示器的驅動方法、顯示裝置以及源極驅動器
US10922800B2 (en) Image processing circuit, display device having the same, and method of driving the display device
KR100914201B1 (ko) 액정표시장치 및 그 구동방법
US20080278423A1 (en) Driving method to improve response time of twistred nematic and super twisted nematic LCDs without increasing GRAM
CN100365679C (zh) 场致发射显示器的驱动方法
JP3507356B2 (ja) 列配線駆動回路及び画像表示装置
EP1501071B1 (en) Black image insertion method and apparatus for display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060822

R150 Certificate of patent or registration of utility model

Ref document number: 3852024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term