JP2002261204A - インターポーザ基板及びその電子部品実装体 - Google Patents
インターポーザ基板及びその電子部品実装体Info
- Publication number
- JP2002261204A JP2002261204A JP2001057809A JP2001057809A JP2002261204A JP 2002261204 A JP2002261204 A JP 2002261204A JP 2001057809 A JP2001057809 A JP 2001057809A JP 2001057809 A JP2001057809 A JP 2001057809A JP 2002261204 A JP2002261204 A JP 2002261204A
- Authority
- JP
- Japan
- Prior art keywords
- interposer substrate
- electronic component
- substrate
- connection
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/879—
-
- H10W74/15—
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 マザー基板とバンプ接続するインターポーザ
基板の下面側の電極パッドの小形化により電子部品実装
体に衝撃，振動等の機械的衝撃が加わった場合に電極パ
ッドが剥離してパッケージの接続不良や位置ずれ，性能
不良が発生している。 【解決手段】 インターポーザ基板として、プリント配
線基板を貫通しているバイアの穴内に充填材を該プリン
ト配線板の表裏面と平担なるように充填した充填材の両
端面にめっき層を形成した非貫通導通体の表面を電極パ
ッドや接続用ランドとして使用する。
基板の下面側の電極パッドの小形化により電子部品実装
体に衝撃，振動等の機械的衝撃が加わった場合に電極パ
ッドが剥離してパッケージの接続不良や位置ずれ，性能
不良が発生している。 【解決手段】 インターポーザ基板として、プリント配
線基板を貫通しているバイアの穴内に充填材を該プリン
ト配線板の表裏面と平担なるように充填した充填材の両
端面にめっき層を形成した非貫通導通体の表面を電極パ
ッドや接続用ランドとして使用する。
Description
【０００１】
【発明の属する技術分野】本発明はプリント配線基板及
び電子部品実装体に関し、特に電極間隔が狭ピッチ化さ
れた高密度の半導体チップやチップ部品をベース基板で
あるマザー基板（プリント配線基板）に実装する際にチ
ップ部品とマザー基板との間に挿入配置するインターポ
ーザ基板、及び当該インターポーザ基板にチップ部品が
実装されてなる電子部品実装体に関する。
び電子部品実装体に関し、特に電極間隔が狭ピッチ化さ
れた高密度の半導体チップやチップ部品をベース基板で
あるマザー基板（プリント配線基板）に実装する際にチ
ップ部品とマザー基板との間に挿入配置するインターポ
ーザ基板、及び当該インターポーザ基板にチップ部品が
実装されてなる電子部品実装体に関する。
【０００２】
【従来の技術】電子部品の高密度実装化に伴い、ＩＣパ
ッケージは従来のＱＦＰ（クワッド・フラット・パッケ
ージ）型からＢＧＡ（ボール・グリッド・アレイ）型の
パッケージへ移行し、さらに図２に示すように、パッケ
ージの裏面に多数の平らな電極をアレイ状に配置して実
装するＬＧＡ（ランド・グリッド・アレイ）型、または
ＣＳＰ（チップ・サイズ・パッケージ）と称される電子
部品実装体の要求が強くなり、電子部品の高密度化がさ
らに進展している。
ッケージは従来のＱＦＰ（クワッド・フラット・パッケ
ージ）型からＢＧＡ（ボール・グリッド・アレイ）型の
パッケージへ移行し、さらに図２に示すように、パッケ
ージの裏面に多数の平らな電極をアレイ状に配置して実
装するＬＧＡ（ランド・グリッド・アレイ）型、または
ＣＳＰ（チップ・サイズ・パッケージ）と称される電子
部品実装体の要求が強くなり、電子部品の高密度化がさ
らに進展している。
【０００３】図３に示す断面図において、一般的なＢＧ
Ａ型パッケージの構成およびインターポーザ基板にチッ
プ部品が実装されている電子部品実装体の構造を説明す
る。まず、ＢＧＡ型パッケージ、又は電子部品実装体１
はインターポーザ基板２の上面側に半導体素子や電子部
品素子からなる半導体チップ３等のチップ部品を載置し
て構成される。例えば、半導体チップ３とインターポー
ザ基板２とはボンディングワイヤ９やバンプ１０により
電気的に接続される。半導体チップ３およびボンディン
グワイヤ９やバンプ１０は封止樹脂４０により、インタ
ーポーザ基板２に対して封止、固定されている。
Ａ型パッケージの構成およびインターポーザ基板にチッ
プ部品が実装されている電子部品実装体の構造を説明す
る。まず、ＢＧＡ型パッケージ、又は電子部品実装体１
はインターポーザ基板２の上面側に半導体素子や電子部
品素子からなる半導体チップ３等のチップ部品を載置し
て構成される。例えば、半導体チップ３とインターポー
ザ基板２とはボンディングワイヤ９やバンプ１０により
電気的に接続される。半導体チップ３およびボンディン
グワイヤ９やバンプ１０は封止樹脂４０により、インタ
ーポーザ基板２に対して封止、固定されている。
【０００４】半導体素子，電子部品素子，半導体チップ
３，電子部品チップ等のチップ部品をインターポーザ基
板２と呼ばれる中間基板の一面側にフリップチップ実装
した後、当該インターポーザ基板２の裏面に予め形成さ
れた突起状電極である各バンプ１０を介して、マザー基
板５０の各バンプ１０に対応する接続ランド５２と電気
的および機械的に接続される。
３，電子部品チップ等のチップ部品をインターポーザ基
板２と呼ばれる中間基板の一面側にフリップチップ実装
した後、当該インターポーザ基板２の裏面に予め形成さ
れた突起状電極である各バンプ１０を介して、マザー基
板５０の各バンプ１０に対応する接続ランド５２と電気
的および機械的に接続される。
【０００５】例えば、図４に示すように特開平１１−８
７８７３号で公開されているように、このインターポー
ザ基板２は、絶縁基板４の一面４Ａ側に半導体チップ３
の各バンプ３Ａとそれぞれ対応させて複数の第１の電極
５を形成させると共に、当該絶縁基板４の他面４Ｂ側に
第１の電極５とそれぞれ対応させて第１の電極間ピッチ
よりも拡いピッチで複数の第２の電極６が形成され、こ
れら第１の電極５および第２の電極６のうちの対応する
もの同士が絶縁基板４の一面４Ａ側に形成され配線パタ
ーン７とスルーホール８とを順次介して導通接続される
ことにより構成されれているものである。
７８７３号で公開されているように、このインターポー
ザ基板２は、絶縁基板４の一面４Ａ側に半導体チップ３
の各バンプ３Ａとそれぞれ対応させて複数の第１の電極
５を形成させると共に、当該絶縁基板４の他面４Ｂ側に
第１の電極５とそれぞれ対応させて第１の電極間ピッチ
よりも拡いピッチで複数の第２の電極６が形成され、こ
れら第１の電極５および第２の電極６のうちの対応する
もの同士が絶縁基板４の一面４Ａ側に形成され配線パタ
ーン７とスルーホール８とを順次介して導通接続される
ことにより構成されれているものである。
【０００６】また、半導体装置においては、インターポ
ーザ基板２の各第２の電極６上にそれぞれの形成された
各バンプ１０を外部電極として、これら各バンプ１０を
それぞれマザー基板５０の対応するランド５２と電気的
かつ物理的に接合するようにしてマザー基板５０上に実
装できるようになされていると記載されている。
ーザ基板２の各第２の電極６上にそれぞれの形成された
各バンプ１０を外部電極として、これら各バンプ１０を
それぞれマザー基板５０の対応するランド５２と電気的
かつ物理的に接合するようにしてマザー基板５０上に実
装できるようになされていると記載されている。
【０００７】従ってこのようなインターポーザ基板２を
用いた方法によれば、マザー基板５０の接続ランド５２
をインターポーザ基板２の第２の電極６の電極パターン
に応じて形成すれば良い分、マザー基板５０の電極間ピ
ッチを拡くでき、その分容易にかつ安価にマザー基板５
０を形成し得る利点がある。
用いた方法によれば、マザー基板５０の接続ランド５２
をインターポーザ基板２の第２の電極６の電極パターン
に応じて形成すれば良い分、マザー基板５０の電極間ピ
ッチを拡くでき、その分容易にかつ安価にマザー基板５
０を形成し得る利点がある。
【０００８】図５は、インターポーザ基板２の下面側
（裏面側）の部分平面図であり、絶縁基板４の他面４Ｂ
（下面側）に複数の第２の電極６であるバンプ１０形成
用の電極パッド６Ｂを多数列、多数段のアレイ状に整列
配置されると共に、各電極パッド６Ｂに対応して、当該
電極パッド６Ｂを絶縁基板４の上面側や絶縁基板４の内
層に形成した配線パターンと接続するためのスルーホー
ルランド８Ｂおよびスルーホール８（バイア）、さらに
スルーホールランド８Ｂとスルーホール８を平面的に導
通させる引き出し配線パターンＰが高密度に形成されて
いる。
（裏面側）の部分平面図であり、絶縁基板４の他面４Ｂ
（下面側）に複数の第２の電極６であるバンプ１０形成
用の電極パッド６Ｂを多数列、多数段のアレイ状に整列
配置されると共に、各電極パッド６Ｂに対応して、当該
電極パッド６Ｂを絶縁基板４の上面側や絶縁基板４の内
層に形成した配線パターンと接続するためのスルーホー
ルランド８Ｂおよびスルーホール８（バイア）、さらに
スルーホールランド８Ｂとスルーホール８を平面的に導
通させる引き出し配線パターンＰが高密度に形成されて
いる。
【０００９】
【発明が解決しようとする課題】上記した従来技術で
は、電子部品や電子部品実装体およびマザー基板の高密
度化に伴い薄型，多層化，多数電極化の他に高品質が要
求されているが、特にマザー基板とバンプ接続するイン
ターポーザ基板の下面側の電極パッドの小形化により電
子部品実装体に衝撃，振動等の機械的衝撃が加わった場
合に電極パッドが剥離してパッケージの接続不良や位置
ずれ，性能不良が発生している。
は、電子部品や電子部品実装体およびマザー基板の高密
度化に伴い薄型，多層化，多数電極化の他に高品質が要
求されているが、特にマザー基板とバンプ接続するイン
ターポーザ基板の下面側の電極パッドの小形化により電
子部品実装体に衝撃，振動等の機械的衝撃が加わった場
合に電極パッドが剥離してパッケージの接続不良や位置
ずれ，性能不良が発生している。
【００１０】また、インターポーザ基板の下面側の電極
パッド以外のプリント配線基板の上面側と下面側の配線
パターンを接続するためのスルーホール（以下、バイア
と称する），スルーホールランド，引き出し配線パター
ンなどは電子部品実装体の高密度化や電極パッド間隔を
狭ピッチ化することに対して悪化させる要素となってお
り、さらに上記した電極パッドの小形化をより一層きび
しくする要因となるものであった。尚、インターポーザ
基板に半導体素子や電子部品チップ等を実装する際、封
止樹脂により当該部品やバンプ，ボンディングワイヤを
インターポーザ基板に封止する際に貫通しているバイア
（スルーホール）は弊害となるため、バイア内に適当な
充填材を充填して非貫通バイア穴としている。
パッド以外のプリント配線基板の上面側と下面側の配線
パターンを接続するためのスルーホール（以下、バイア
と称する），スルーホールランド，引き出し配線パター
ンなどは電子部品実装体の高密度化や電極パッド間隔を
狭ピッチ化することに対して悪化させる要素となってお
り、さらに上記した電極パッドの小形化をより一層きび
しくする要因となるものであった。尚、インターポーザ
基板に半導体素子や電子部品チップ等を実装する際、封
止樹脂により当該部品やバンプ，ボンディングワイヤを
インターポーザ基板に封止する際に貫通しているバイア
（スルーホール）は弊害となるため、バイア内に適当な
充填材を充填して非貫通バイア穴としている。
【００１１】また、インターポーザ基板の上面側には、
半導体素子，電子部品素子，半導体チップ，電子部品チ
ップ等の素子やチップ部品を接続する第１の電極とし
て、バンプ用の電極パッド，ワイヤーボンディング用の
接続用ランド，インターポーザ基板の下面側や内層に形
成した配線パターンと接続するためのスルーホールラン
ドおよびバイア，これらを平面的に導通させる引き出し
配線パターンが形成されているが前記したチップ部品の
高密度化や電極の狭ピッチ化，および接続上の品質低下
や接続信頼性が問題となっている。
半導体素子，電子部品素子，半導体チップ，電子部品チ
ップ等の素子やチップ部品を接続する第１の電極とし
て、バンプ用の電極パッド，ワイヤーボンディング用の
接続用ランド，インターポーザ基板の下面側や内層に形
成した配線パターンと接続するためのスルーホールラン
ドおよびバイア，これらを平面的に導通させる引き出し
配線パターンが形成されているが前記したチップ部品の
高密度化や電極の狭ピッチ化，および接続上の品質低下
や接続信頼性が問題となっている。
【００１２】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、素子やチップ部品をマザー基板に
実装する際の中間基板であるインターポーザ基板とし
て、プリント配線基板を貫通しているバイアの穴内に充
填材を該プリント配線板の表裏面と平担なるように充填
した充填材の両端面にめっき層を形成した非貫通導通体
の表面を電極パッドや接続用ランドとして使用する。特
に該インターポーザ基板の下面側（マザー基板とバンプ
接続する面側）のバンプ接続エリア内にバンプ接続用の
電極パッドのみを配置する点に特徴がある。
め本発明においては、素子やチップ部品をマザー基板に
実装する際の中間基板であるインターポーザ基板とし
て、プリント配線基板を貫通しているバイアの穴内に充
填材を該プリント配線板の表裏面と平担なるように充填
した充填材の両端面にめっき層を形成した非貫通導通体
の表面を電極パッドや接続用ランドとして使用する。特
に該インターポーザ基板の下面側（マザー基板とバンプ
接続する面側）のバンプ接続エリア内にバンプ接続用の
電極パッドのみを配置する点に特徴がある。
【００１３】また、インターポーザ基板として、プリン
ト配線基板を貫通しているバイアの穴内に充填材を充填
した充填材の両端面にめっき層を形成した非貫通導通体
の表面を利用し、該インターポーザ基板の上面側（素子
やチップ部品を実装する面側）のチップ部品の下面側と
なるバンプ接続エリア内に電極パッドのみを配置するイ
ンターポーザ基板とする。但し、チップ部品の下面側と
なるバンプ接続エリア外にはワイヤーボンディング用の
接続用ランドが配置されるが接続上の品質低下や接続信
頼性の問題が少ないため引き出し配線パターンをワイヤ
ーボンディング用の接続用ランドの配置エリア内に設け
ても良い。尚、該インターポーザ基板の電極パッドと接
続用ランドを電気的に導通させる上面側、下面側の配線
パターンは多層配線基板を適用し内層配線導体とする
か、両面配線基板の接続エリア外で配線接続することが
できる。
ト配線基板を貫通しているバイアの穴内に充填材を充填
した充填材の両端面にめっき層を形成した非貫通導通体
の表面を利用し、該インターポーザ基板の上面側（素子
やチップ部品を実装する面側）のチップ部品の下面側と
なるバンプ接続エリア内に電極パッドのみを配置するイ
ンターポーザ基板とする。但し、チップ部品の下面側と
なるバンプ接続エリア外にはワイヤーボンディング用の
接続用ランドが配置されるが接続上の品質低下や接続信
頼性の問題が少ないため引き出し配線パターンをワイヤ
ーボンディング用の接続用ランドの配置エリア内に設け
ても良い。尚、該インターポーザ基板の電極パッドと接
続用ランドを電気的に導通させる上面側、下面側の配線
パターンは多層配線基板を適用し内層配線導体とする
か、両面配線基板の接続エリア外で配線接続することが
できる。
【００１４】前記した当該インターポーザ基板に素子や
チップ部品を実装してなる電子部品実装体を完成するこ
とができる。つまり、インターポーザ基板に載置したチ
ップ部品，ボンディングワイヤ，バンプ等をモールド樹
脂，エポキシ樹脂などの封止樹脂により、インターポー
ザ基板に対して封止、固定して電子部品実装体とする。
チップ部品を実装してなる電子部品実装体を完成するこ
とができる。つまり、インターポーザ基板に載置したチ
ップ部品，ボンディングワイヤ，バンプ等をモールド樹
脂，エポキシ樹脂などの封止樹脂により、インターポー
ザ基板に対して封止、固定して電子部品実装体とする。
【００１５】
【発明の実施の形態】図１及び図２を参照して本発明に
よるインターポーザ基板の例を説明する。図２は本例の
インターポーザ基板の部分拡大平面図であり、図２
（ａ）はインターポーザ基板の下面側（マザー基板とバ
ンプ接続する面側）を示し、図２（ｂ）はインターポー
ザ基板の上面側（素子やチップ部品を接続する面側）を
示すものである。
よるインターポーザ基板の例を説明する。図２は本例の
インターポーザ基板の部分拡大平面図であり、図２
（ａ）はインターポーザ基板の下面側（マザー基板とバ
ンプ接続する面側）を示し、図２（ｂ）はインターポー
ザ基板の上面側（素子やチップ部品を接続する面側）を
示すものである。
【００１６】本発明では、図１に示すように、インター
ポーザ基板２０には上下面の配線パターンを接続する従
来のプリント配線基板を貫通しているバイアを一切配置
しないため、電極パッド２５，２７や接続ランド２６と
バイアを接続する引き出し配線パターンやスルーホール
ランドが不要となり、電極パッド２５，２７の配置スペ
ースを広くするものである。つまり、本発明のインター
ポーザ基板２０は、バンプ接続をする第１，第２の電極
パット２５，２７や接続ランド２６を配置するプリント
配線基板の所定の箇所に貫通穴を設け、金属めっきをす
ることにより上下面の配線パターンを導通させるバイア
を形成する。前記のプリント配線基板を貫通しているめ
っきされたバイアの穴内に導電性または非導電性のペー
ストや絶縁樹脂ペーストなどの充填材２８を穴端面から
盛り上がるように充填し乾燥した後、穴端面が平担にな
るように研磨して非貫通状態のバイアを形成する。その
後、前記のバイアの穴内に充填した充填材の両端面に無
電解めっき，電解めっきで金属めっき層を形成してから
パターン形成を行った非貫通導通体２３の両端面を第
１，第２の電極パッド２５，２７や接続ランド２６とす
る。従って、従来の電極パッドや接続ランドを非貫通の
バイア上に形成し引き出し配線パターンの配置エリアを
省略することができる。
ポーザ基板２０には上下面の配線パターンを接続する従
来のプリント配線基板を貫通しているバイアを一切配置
しないため、電極パッド２５，２７や接続ランド２６と
バイアを接続する引き出し配線パターンやスルーホール
ランドが不要となり、電極パッド２５，２７の配置スペ
ースを広くするものである。つまり、本発明のインター
ポーザ基板２０は、バンプ接続をする第１，第２の電極
パット２５，２７や接続ランド２６を配置するプリント
配線基板の所定の箇所に貫通穴を設け、金属めっきをす
ることにより上下面の配線パターンを導通させるバイア
を形成する。前記のプリント配線基板を貫通しているめ
っきされたバイアの穴内に導電性または非導電性のペー
ストや絶縁樹脂ペーストなどの充填材２８を穴端面から
盛り上がるように充填し乾燥した後、穴端面が平担にな
るように研磨して非貫通状態のバイアを形成する。その
後、前記のバイアの穴内に充填した充填材の両端面に無
電解めっき，電解めっきで金属めっき層を形成してから
パターン形成を行った非貫通導通体２３の両端面を第
１，第２の電極パッド２５，２７や接続ランド２６とす
る。従って、従来の電極パッドや接続ランドを非貫通の
バイア上に形成し引き出し配線パターンの配置エリアを
省略することができる。
【００１７】さらに、電子部品や電子部品実装体および
マザー基板５０の高密度化に伴い第１，第２の電極パッ
ド２５，２７の小形化が要求されプリント配線基板の基
材に平面的に形成された電極パッドでは密着強度不足と
なっていた。本発明の貫通しているバイアの穴内に充填
材を平担に充填してなる非貫通導通体２３の両端に形成
した第１，第２の電極パッド２５，２７はアンカー効果
により、従来の平面的な電極パッドの約２倍の密着強度
が確保できるので第１，第２の電極パッド２５，２７の
小形化が達成できる。従って、電極パッドの配列を狭ピ
ッチ化することが可能となり、かつ第１，第２の電極パ
ッド２５，２７の周辺に配線パターンが近接しないため
バンプ接続による短絡不良，絶縁耐圧不良，接続不良が
大幅に低減する。
マザー基板５０の高密度化に伴い第１，第２の電極パッ
ド２５，２７の小形化が要求されプリント配線基板の基
材に平面的に形成された電極パッドでは密着強度不足と
なっていた。本発明の貫通しているバイアの穴内に充填
材を平担に充填してなる非貫通導通体２３の両端に形成
した第１，第２の電極パッド２５，２７はアンカー効果
により、従来の平面的な電極パッドの約２倍の密着強度
が確保できるので第１，第２の電極パッド２５，２７の
小形化が達成できる。従って、電極パッドの配列を狭ピ
ッチ化することが可能となり、かつ第１，第２の電極パ
ッド２５，２７の周辺に配線パターンが近接しないため
バンプ接続による短絡不良，絶縁耐圧不良，接続不良が
大幅に低減する。
【００１８】図２（ａ）のインターポーザ基板２０の下
面側には、素子やチップ部品３０を実装してなる電子部
品実装体をマザー基板にバンプ接続するインターポーザ
基板２０の第２の電極パッド２７が多数列×多数段のア
レイ状に整列配置する。さらに、電子部品実装体の多端
子化，小型化，高密度化が進展するに従ってインターポ
ーザ基板２０の下面側の第２の電極パッド２７相互間の
配線パターンや上面側の第１の電極パッド２５や接続ラ
ンド２６との電気的な接続をするための配線パターンは
多層配線基板の内層配線とする。
面側には、素子やチップ部品３０を実装してなる電子部
品実装体をマザー基板にバンプ接続するインターポーザ
基板２０の第２の電極パッド２７が多数列×多数段のア
レイ状に整列配置する。さらに、電子部品実装体の多端
子化，小型化，高密度化が進展するに従ってインターポ
ーザ基板２０の下面側の第２の電極パッド２７相互間の
配線パターンや上面側の第１の電極パッド２５や接続ラ
ンド２６との電気的な接続をするための配線パターンは
多層配線基板の内層配線とする。
【００１９】まず、図２（ｂ）のインターポーザ基板２
０の上面側には半導体素子，電子部品素子，半導体チッ
プ，電子部品チップ等のチップ部品３０をバンプ１０で
電気的に接続するための第１の電極パッド２５を多数列
×多数段のアレイ状に整列配置する。さらに高密度化対
応をするためチップ部品３０の上面の電極とワイヤボン
ディング接続するためのワイヤボンディング用の接続ラ
ンド２６をチップ部品３０の搭載エリアの外部に配置す
る。本発明では各種の素子やチップ部品３０をバンプ接
続するエリア内には、インターポーザ基板２０の同一面
内におけるワイヤボンディング用の接続ランド２６と接
続する配線パターンＰは形成してもよいが，上面側と下
面側及び内層に形成した配線パターンと接続するための
一般的なバイアやスルーホールランドを形成せずに第１
の電極パッド２５や接続ランド２６の配線スペースを大
きく確保できるようにした。
０の上面側には半導体素子，電子部品素子，半導体チッ
プ，電子部品チップ等のチップ部品３０をバンプ１０で
電気的に接続するための第１の電極パッド２５を多数列
×多数段のアレイ状に整列配置する。さらに高密度化対
応をするためチップ部品３０の上面の電極とワイヤボン
ディング接続するためのワイヤボンディング用の接続ラ
ンド２６をチップ部品３０の搭載エリアの外部に配置す
る。本発明では各種の素子やチップ部品３０をバンプ接
続するエリア内には、インターポーザ基板２０の同一面
内におけるワイヤボンディング用の接続ランド２６と接
続する配線パターンＰは形成してもよいが，上面側と下
面側及び内層に形成した配線パターンと接続するための
一般的なバイアやスルーホールランドを形成せずに第１
の電極パッド２５や接続ランド２６の配線スペースを大
きく確保できるようにした。
【００２０】前記で完成した本発明のインターポーザ基
板２０の上面側の所定の箇所にあるアレイ状に整列配置
した第１の電極パット２５に半導体素子，電子部品素
子，半導体チップ，電子部品チップ等のチップ部品３０
をバンプ１０で電気的に接続する。さらにチップ部品３
０の上面にある電極とインターポーザ基板２０のチップ
部品３０の下面側となるバンプ接続エリア外にあるワイ
ヤーボンディング用の接続用ランド２６とをワイヤボン
ディング接続をして高密度化を図る。インターポーザ基
板２０に載置したチップ部品３０，ボンディングワイヤ
９，バンプ１０等をモールド樹脂，エポキシ樹脂などの
封止樹脂４０により、インターポーザ基板２０に対して
封止、固定して電子部品実装体１とする。
板２０の上面側の所定の箇所にあるアレイ状に整列配置
した第１の電極パット２５に半導体素子，電子部品素
子，半導体チップ，電子部品チップ等のチップ部品３０
をバンプ１０で電気的に接続する。さらにチップ部品３
０の上面にある電極とインターポーザ基板２０のチップ
部品３０の下面側となるバンプ接続エリア外にあるワイ
ヤーボンディング用の接続用ランド２６とをワイヤボン
ディング接続をして高密度化を図る。インターポーザ基
板２０に載置したチップ部品３０，ボンディングワイヤ
９，バンプ１０等をモールド樹脂，エポキシ樹脂などの
封止樹脂４０により、インターポーザ基板２０に対して
封止、固定して電子部品実装体１とする。
【００２１】この電子部品実装体１においては、インタ
ーポーザ基板２０の下面側の各第２の電極パッド２７は
同一平面に延びる引き出し配線パターンが一切無く、各
バンプ１０を設置する真円形の第２の電極パット２７の
形状となるため半田付される各電極パッドの面積が均一
となる。また、第２の電極パット２７の近傍には一切引
き出し配線パターンが配置されず、バンプ接続するエリ
ア内には複数の第２の電極パット２７のみが配置されて
いるためバンプ接続不良が大幅に低減できる。
ーポーザ基板２０の下面側の各第２の電極パッド２７は
同一平面に延びる引き出し配線パターンが一切無く、各
バンプ１０を設置する真円形の第２の電極パット２７の
形状となるため半田付される各電極パッドの面積が均一
となる。また、第２の電極パット２７の近傍には一切引
き出し配線パターンが配置されず、バンプ接続するエリ
ア内には複数の第２の電極パット２７のみが配置されて
いるためバンプ接続不良が大幅に低減できる。
【００２２】
【発明の効果】本発明によれば、バンプを接続する電極
パッドやワイヤボンディング接続をする接続ランドに、
プリント配線基板を貫通しているバイアの穴内に充填材
を平担に充填した充填材の両端面にめっき層を形成した
真円形の小形の非貫通導通体の表面を利用することによ
り電極パッドや接続ランドの小形化，狭ピッチ化の他に
インターポーザ基板や電子部品実装体の高品質化が達成
できる。
パッドやワイヤボンディング接続をする接続ランドに、
プリント配線基板を貫通しているバイアの穴内に充填材
を平担に充填した充填材の両端面にめっき層を形成した
真円形の小形の非貫通導通体の表面を利用することによ
り電極パッドや接続ランドの小形化，狭ピッチ化の他に
インターポーザ基板や電子部品実装体の高品質化が達成
できる。
【図１】本発明の電子部品実装体の構成を示す断面図。
【図２】本発明のインターポーザ基板の平面図。
【図３】一般的な電子部品実装体の構造を説明する断面
図。
図。
【図４】従来の一例である電子部品実装体の構成を示す
断面図。
断面図。
【図５】従来のインターポーザ基板の下面側の部分平面
図。
図。
１…電子部品実装体 、 ２，２０…インターポーザ基
板、３…半導体チップ、 ４…絶縁基板、 ５…第１の
電極、 ６…第２の電極、７…配線パターン、 ８…ス
ルーホール、 ９…ボンディングワイヤ、１０…バン
プ、 ２３…非貫通導通体、 ２５…第１の電極パッ
ド、２６…接続ランド、 ２７…第２の電極パッド、
３０…チップ部品、４０…封止樹脂、 ５０…マザー基
板、 ５２…ランド。
板、３…半導体チップ、 ４…絶縁基板、 ５…第１の
電極、 ６…第２の電極、７…配線パターン、 ８…ス
ルーホール、 ９…ボンディングワイヤ、１０…バン
プ、 ２３…非貫通導通体、 ２５…第１の電極パッ
ド、２６…接続ランド、 ２７…第２の電極パッド、
３０…チップ部品、４０…封止樹脂、 ５０…マザー基
板、 ５２…ランド。
Claims (4)
- 【請求項１】 素子やチップ部品を装着する第１の面と
マザー基板に実装させるための第２の面とを有するイン
ターポーザ基板において、プリント配線基板を貫通して
いるバイアの穴内に平担に充填した充填材の両端面にめ
っき層を形成した非貫通導通体の表面を電極パッドや接
続用ランドとすることを特徴とするインターポーザ基
板。 - 【請求項２】 請求項１記載のインターポーザ基板にお
いて、該インターポーザ基板の下面側のバンプを接続を
するエリア内にバンプ接続用の電極パッドのみを配置す
ることを特徴とするインターポーザ基板。 - 【請求項３】 請求項１記載のインターポーザ基板にお
いて、該インターポーザ基板の上面側のチップ部品をバ
ンプ接続するエリア内にバンプ接続用の電極パッドのみ
を配置することを特徴とするインターポーザ基板。 - 【請求項４】 請求項１，２，３記載のインターポーザ
基板に素子やチップ部品を実装してなることを特徴とす
る電子部品実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057809A JP2002261204A (ja) | 2001-03-02 | 2001-03-02 | インターポーザ基板及びその電子部品実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057809A JP2002261204A (ja) | 2001-03-02 | 2001-03-02 | インターポーザ基板及びその電子部品実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261204A true JP2002261204A (ja) | 2002-09-13 |
Family
ID=18917629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001057809A Pending JP2002261204A (ja) | 2001-03-02 | 2001-03-02 | インターポーザ基板及びその電子部品実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261204A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029581A1 (ja) | 2003-09-24 | 2005-03-31 | Ibiden Co.,Ltd. | インターポーザ、多層プリント配線板 |
| JP2006190928A (ja) * | 2004-12-30 | 2006-07-20 | Samsung Electro Mech Co Ltd | Ｂｇａパッケージおよびその製造方法 |
| JP2007201469A (ja) * | 2006-01-23 | 2007-08-09 | Samsung Electro Mech Co Ltd | 半導体パッケージ用プリント基板及びその製造方法 |
| JP2009111082A (ja) * | 2007-10-29 | 2009-05-21 | Shinko Electric Ind Co Ltd | パッケージ用シリコン基板 |
| JP2010541244A (ja) * | 2007-09-28 | 2010-12-24 | テッセラ，インコーポレイテッド | 二重ポスト付きフリップチップ相互接続 |
| JP2011029518A (ja) * | 2009-07-28 | 2011-02-10 | Shindo Denshi Kogyo Kk | フレキシブルプリント配線板、半導体装置及びその製造方法 |
| JP2011134751A (ja) * | 2009-12-22 | 2011-07-07 | Denso Corp | モールドパッケージおよびその製造方法 |
| JP4919103B2 (ja) * | 2005-08-25 | 2012-04-18 | マイクロン テクノロジー， インク． | ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法 |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| KR20180017117A (ko) | 2015-06-12 | 2018-02-20 | 도판 인사츠 가부시키가이샤 | 배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법 및 반도체 장치의 제조 방법 |
| US10056322B2 (en) | 2014-03-31 | 2018-08-21 | Toppan Printing Co., Ltd. | Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices |
| JP2019054290A (ja) * | 2018-12-25 | 2019-04-04 | 凸版印刷株式会社 | インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法 |
| US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
| US12211809B2 (en) | 2020-12-30 | 2025-01-28 | Adeia Semiconductor Bonding Technologies Inc. | Structure with conductive feature and method of forming same |
-
2001
- 2001-03-02 JP JP2001057809A patent/JP2002261204A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029581A1 (ja) | 2003-09-24 | 2005-03-31 | Ibiden Co.,Ltd. | インターポーザ、多層プリント配線板 |
| JP2006190928A (ja) * | 2004-12-30 | 2006-07-20 | Samsung Electro Mech Co Ltd | Ｂｇａパッケージおよびその製造方法 |
| US9355992B2 (en) | 2005-08-25 | 2016-05-31 | Micron Technology, Inc. | Land grid array semiconductor device packages |
| JP4919103B2 (ja) * | 2005-08-25 | 2012-04-18 | マイクロン テクノロジー， インク． | ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法 |
| JP2007201469A (ja) * | 2006-01-23 | 2007-08-09 | Samsung Electro Mech Co Ltd | 半導体パッケージ用プリント基板及びその製造方法 |
| JP2010541244A (ja) * | 2007-09-28 | 2010-12-24 | テッセラ，インコーポレイテッド | 二重ポスト付きフリップチップ相互接続 |
| US8884448B2 (en) | 2007-09-28 | 2014-11-11 | Tessera, Inc. | Flip chip interconnection with double post |
| JP2009111082A (ja) * | 2007-10-29 | 2009-05-21 | Shinko Electric Ind Co Ltd | パッケージ用シリコン基板 |
| JP2011029518A (ja) * | 2009-07-28 | 2011-02-10 | Shindo Denshi Kogyo Kk | フレキシブルプリント配線板、半導体装置及びその製造方法 |
| JP2011134751A (ja) * | 2009-12-22 | 2011-07-07 | Denso Corp | モールドパッケージおよびその製造方法 |
| US9397063B2 (en) | 2010-07-27 | 2016-07-19 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
| US10056322B2 (en) | 2014-03-31 | 2018-08-21 | Toppan Printing Co., Ltd. | Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices |
| US10790209B2 (en) | 2015-06-12 | 2020-09-29 | Toppan Printing Co., Ltd. | Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device |
| KR20180017117A (ko) | 2015-06-12 | 2018-02-20 | 도판 인사츠 가부시키가이샤 | 배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법 및 반도체 장치의 제조 방법 |
| US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9818713B2 (en) | 2015-07-10 | 2017-11-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10892246B2 (en) | 2015-07-10 | 2021-01-12 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US11710718B2 (en) | 2015-07-10 | 2023-07-25 | Adeia Semiconductor Technologies Llc | Structures and methods for low temperature bonding using nanoparticles |
| US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
| US12027487B2 (en) | 2016-10-27 | 2024-07-02 | Adeia Semiconductor Technologies Llc | Structures for low temperature bonding using nanoparticles |
| JP2019054290A (ja) * | 2018-12-25 | 2019-04-04 | 凸版印刷株式会社 | インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法 |
| US12211809B2 (en) | 2020-12-30 | 2025-01-28 | Adeia Semiconductor Bonding Technologies Inc. | Structure with conductive feature and method of forming same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8093506B2 (en) | Multilayer wiring board and power supply structure to be embedded in multilayer wiring board | |
| US7435680B2 (en) | Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure | |
| US8633587B2 (en) | Package structure | |
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| JP3294740B2 (ja) | 半導体装置 | |
| US7652362B2 (en) | Semiconductor package stack with through-via connection | |
| JP2002261204A (ja) | インターポーザ基板及びその電子部品実装体 | |
| JP3277997B2 (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| US7399661B2 (en) | Method for making an integrated circuit substrate having embedded back-side access conductors and vias | |
| JP2001319992A (ja) | 配線基板、半導体装置及びそれらの製造方法 | |
| US11848214B2 (en) | Encapsulated semiconductor package | |
| US6596620B2 (en) | BGA substrate via structure | |
| US20070013083A1 (en) | Semiconductor device and a manufacturing method of the same | |
| JP2011014944A (ja) | 電子部品実装構造体の製造方法 | |
| JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
| US9894790B2 (en) | Electronic component module and manufacturing method thereof | |
| JP4494249B2 (ja) | 半導体装置 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002083900A (ja) | チップサイズパッケージ | |
| JPH0917917A (ja) | 配線基板及び半導体装置 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP2722451B2 (ja) | 半導体装置 | |
| CN101677069A (zh) | 具消耗性金属基核心载体的半导体芯片制造组装方法 | |
| CN102034786A (zh) | 印刷电路板、凸点阵列封装件及其制造方法 | |
| JPH11163489A (ja) | 電子部品の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060112 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060511 |