JP2002124738A

JP2002124738A - 半導体光デバイス装置及びその製造方法

Info

Publication number: JP2002124738A
Application number: JP2000316744A
Authority: JP
Inventors: Kenji Shimoyama; 謙司下山; Kazumasa Kiyomi; 和正清見
Original assignee: Mitsubishi Chemical Corp
Current assignee: Mitsubishi Chemical Corp
Priority date: 2000-10-17
Filing date: 2000-10-17
Publication date: 2002-04-26

Abstract

(57)【要約】【課題】光出力の損失が少なく、高出力動作時におけ
る信頼性が高い半導体光デバイス装置を提供すること。【解決手段】基板、該基板上に形成された第１導電型
クラッド層、該第１導電型クラッド層上に形成された活
性層、該活性層上に形成された第２導電型クラッド層を
有する半導体光デバイス装置であって、前記活性層は、
該活性層の縦方向の中央に形成される光導波領域と、該
光導波領域の両側に形成される、該光導波領域よりもバ
ンドギャップが大きく、かつ屈折率が小さい光閉じ込め
領域とからなり、前記光閉じ込め領域の不純物濃度は、
前記光閉じ込め領域の真上に位置する前記第２導電型ク
ラッド層の領域Ａにおける不純物濃度よりも低いこと。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体レーザなど
として有用な半導体光デバイス装置及びその製造方法に
関し、特に高出力動作において高い信頼性を示す半導体
光デバイス装置及びその製造方法に関する。

【０００２】

【従来の技術】半導体光デバイス装置は、その半堅牢、
高効率、広い波長選択範囲、耐久性等の優れた特性か
ら、半導体レーザなどの発光素子や増幅器などとして広
く利用されている。半導体光デバイス装置としては、こ
れまでリッジ埋込型インナーストライプ構造（以下「リ
ッジ埋込型」という）とセルフアライン導波路型インナ
ーストライプ構造（以下「セルフアライン型」という）
の２つが広く知られている。

【０００３】従来の半導体光デバイス装置の構造及びそ
の製造工程を、セルフアライン型の半導体光デバイス装
置を例にとって説明する。図２は、従来から知られてい
る典型的なセルフアライン型の半導体レーザの垂直方向
の斜視図である。基板３０上に第１導電型クラッド層３
１、活性層３２、第２導電型第１クラッド層３３及び酸
化防止層３４をこの順にエピタキシャル成長させる。次
いで、活性層３２内に光閉じ込め領域を形成するため、
酸化防止層３４上から不純物をイオン注入し、所定の温
度で熱処理して不純物の拡散を行う。その後、開口部３
６を有する電流ブロック層３５をエピタキシャル成長さ
せ、さらにその開口部３６及び電流ブロック層３５上に
第２導電型第２クラッド層３７及びコンタクト層３８を
形成する。また必要に応じてコンタクト層３８上と基板
３０下に電極３９，４０が形成される。このように半導
体光デバイス装置は、その製造工程においてデバイス形
成の基板となるウェハに所望の電気抵抗率を持たせるべ
く、一般に不純物添加（ドーピング）及び熱処理（アニ
ーリング）が行われる。

【０００４】

【発明が解決しようとする課題】しかし、これまでの半
導体光デバイス装置では、上記の不純物添加及び熱処理
に伴ういくつかの欠点が指摘されていた。例えば、特開
平１０−２３３５５６号公報は、リッジ埋込型半導体レ
ーザダイオード及びその製造方法を開示する。このリッ
ジ埋込型半導体レーザダイオードは、リッジ導波路の両
脇のクラッド層及び活性層近傍にＳｉイオンを注入した
後、熱処理を行って、Ｓｉ原子を結晶中に拡散させるこ
とにより活性層の無秩序化を生じさせている。しかしな
がら、この半導体レーザダイオードでは、活性層の両脇
（第１の高屈折率領域）に高濃度の不純物（Ｓｉ）が存
在するため、光吸収ロスが多く、またリーク電流も発生
しやすい。したがって、この半導体レーザダイオードで
は、しきい値電流が増大してしまうため、電流光変換効
率は低下し、半導体レーザダイオードとしての信頼性が
劣るという問題があった。また、この半導体レーザダイ
オードは、活性層近傍にまでＳｉイオンを注入している
ため、イオン注入に伴う転位が発生し、さらには転移の
伝搬も起こり得る。このため、発光効率の低下、キャリ
ア寿命、レーザの故障などを誘発し、レーザダイオード
としての信頼性は保持できなくなるという問題がある。
特に高出力時になると光損傷（以下、「ＣＯＤ」(Catas
trophic Optical Damage)という）が発生し、レーザ発
振を不可能とするため、信頼性の低下は著しいものとな
る。

【０００５】一方、特開平１０−１５０２３９号公報
は、リッジストライプ埋込型半導体レーザ素子を開示す
る。この半導体レーザ素子は、第２ｐ型クラッド層にｐ
型ドーパントとしてＺｎを含有させ、その後の熱処理に
より混晶化を行ったものである。しかし、このように第
２ｐ型クラッド層からのｐ型不純物添加及び熱処理を行
うと、混晶化領域上部の第１ｐ型クラッド層におけるｐ
型不純物濃度が非混晶化領域上部の第１ｐ型クラッド層
における不純物濃度よりも高くなる。このため、通電時
の電流が混晶化領域上部の第１ｐ型クラッド層の幅方向
（外側）に漏れやすく、電流狭窄を有効的に行うことは
できない。また、活性層両脇の混晶化領域にも高濃度の
不純物（Ｚｎ）が存在するため、光吸収ロスが多く、ま
たリーク電流が発生しやすくなる。したがって、このよ
うな半導体レーザ素子であると、しきい値電流が増大し
て電流光変換効率が低下するため、半導体レーザとして
の信頼性が劣るという問題があった。さらに、高濃度の
ｐ型不純物（Ｚｎ）の存在は、通電中においても拡散が
起こるため、使用時における信頼性、特に高出力時にお
ける信頼性の低下が問題となっていた。

【０００６】このような状況から、不純物添加及び熱処
理を行った半導体光デバイス装置であっても、上記のよ
うな問題を生じない信頼性のある半導体光デバイス装
置、特に光吸収ロスが少なく、高出力動作時における信
頼性も高い半導体光デバイス装置の開発が望まれてい
た。かくして本発明は、上記の従来の問題に鑑みてなさ
れたものであり、不純物添加及び熱処理を行った半導体
光デバイス装置であっても、電流狭窄を有効に行なうこ
とができ、光吸収ロスが少なく、かつ高出力時において
信頼性の高い半導体光デバイス装置を提供することを課
題とする。

【０００７】

【課題を解決するための手段】本発明者は上記課題を解
決するために、不純物添加及び熱処理に伴う活性層及び
その上に形成されたクラッド層における不純物濃度とそ
の不純物の拡散について鋭意検討を重ねた。一般に不純
物添加と熱処理を行うのは、イオン注入などにより添加
した不純物した後、該不純物を活性層まで拡散させて所
望の混晶領域を形成するためであるといわれている。こ
の点については、上述した特開平１０−２３３５５６号
公報における熱処理（アニール）についての記載「これ
はイオン注入しただけでは量子井戸構造の活性層の無秩
序化は起こらず、熱処理によりＳｉ原子を結晶中で拡散
させて初めて活性層の無秩序化が生じるからである。」
（特開平１０−２３３５５６号公報５頁［００２５］）
からも明らかである。

【０００８】本発明者は、不純物添加と熱処理時の活性
層とその上に形成されたクラッド層における不純物濃度
の変化について検討した結果、これまでの認識とは異な
る事実を見出した。すなわち、活性層で混晶領域を形成
したときの活性層及びクラッド層中の不純物濃度を比較
してみると、驚いたことにクラッド層内に不純物濃度の
ピークがある場合であっても活性層の混晶化が起こって
いることが分かった。しかもクラッド層に不純物濃度の
ピークを有する場合の活性層の状態を調べてみると、結
晶の格子欠陥の少ない優れた混晶領域が得られることを
見出し、本発明を完成するに至った。

【０００９】すなわち、本発明は、基板、該基板上に形
成された第１導電型クラッド層、該第１導電型クラッド
層上に形成された活性層、該活性層上に形成された第２
導電型クラッド層を有する半導体光デバイス装置であっ
て、前記活性層は、縦方向に形成される光導波領域と、
該光導波領域の両側に形成される、前記光導波領域より
もバンドギャップが大きく、かつ屈折率が小さい光閉じ
込め領域とからなり、前記光閉じ込め領域の不純物濃度
は、該光閉じ込め領域の真上に位置する前記第２導電型
クラッド層領域における不純物濃度よりも低いことを特
徴とする半導体光デバイス装置に関する。

【００１０】本発明の半導体光デバイス装置の好ましい
態様としては、活性層の光閉じ込め領域の不純物濃度
が、５Ｘ１０¹⁸ｃｍ^-3以下である態様；活性層の光導波
領域の横幅が中央部と端面近傍とで異なる態様；第２導
電型クラッド層の領域Ａが、前記活性層の光導波領域の
真上に位置する第２導電型クラッド層の領域Ｂよりも高
抵抗又は異なる導電型となっている態様；活性層が量子
井戸層を有する態様；量子井戸層に圧縮歪みがかかって
いる態様；量子井戸層の構成元素としてＩｎを含む態
様；量子井戸層が少なくともＧａＡｓ、ＡｌＧａＡｓ、
ＩｎＧａＡｓ、ＡｌＧａＩｎＡｓ、ＧａＩｎＰ、ＡｌＧ
ａＩｎＰ、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓＰ、Ｇａ
Ｎ又はＩｎＧａＮからなる態様；活性層が前記量子井戸
層を挟むバリア層及び／又は光ガイド層を有し、かつ該
バリア層及び／又はガイド層の厚みが前記量子井戸層よ
りも厚い態様；量子井戸層を挟むバリア層及び／又は光
ガイド層の構成元素としてＡｌを含む態様；活性層の光
閉じ込め領域内の量子井戸層が混晶化している態様；活
性層の光導波領域の少なくとも片側の端面近傍で前記量
子井戸層のバンドギャップが光導波領域中央部よりも大
きい窓領域が形成されている態様；窓領域で前記量子井
戸層が混晶化している態様；窓領域の上に保護膜が形成
される態様；第２導電型クラッド層の領域Ａ上に電流ブ
ロック層が形成されている態様；前記電流ブロック層
が、少なくとも第１導電型又は高抵抗の半導体層で構成
されている態様；半導体光デバイス装置が半導体レーザ
である態様；半導体光デバイス装置が半導体光増幅器で
ある態様；光ファイバー増幅器励起用光源として用いら
れる態様が挙げられる。

【００１１】また、本発明は、基板、第１導電型クラッ
ド層、活性層、第２導電型クラッド層をこの順に形成す
る工程ａと、不純物をイオン注入した後に熱処理をして
活性層に光閉じ込め領域を形成する工程ｂと、を含むこ
とを特徴とする半導体光デバイス装置の製造方法にも関
する。

【００１２】本発明の半導体光デバイス装置の製造方法
の好ましい態様としては、活性層の光閉じ込め領域の不
純物濃度が、該光閉じ込め領域の真上に位置する第２導
電型クラッド層の領域Ａの不純物濃度よりも低くなるよ
うに不純物をイオン注入する態様；第２導電型クラッド
層の厚さが０．０１〜１μｍである場合に、イオン注入
する注入エネルギーを５〜１０００ｋｅＶとする態様；
不純物をイオン注入する場合のイオン注入量を０．５×
１０^-13ｃｍ^-2〜２０×１０^-13ｃｍ^-2とする態様；イオ
ン注入した元素が熱処理により実質的に活性層へ拡散し
ない態様；工程ｂにおいて、イオン注入する前にイオン
注入しない部分の表面に表面保護膜を形成し、イオン注
入後に該表面保護膜を除去する工程を含む態様；表面保
護膜がＳｉＮｘである態様；工程ｂにおいて、熱処理を
する前に第２導電型クラッド層の表面にコーティング層
を形成し、かつ、熱処理をした後に該コーティング層を
除去する態様；コーティング層がＳｉ系アモルファスか
らなる態様が挙げられる。

【００１３】

【発明の実施の態様】以下において、本発明の半導体光
デバイス装置及びその製造方法について詳細に説明す
る。本発明の半導体光デバイス装置は、基板、該基板上
に形成された第１導電型クラッド層、該第１導電型クラ
ッド層上に形成された活性層、該活性層上に形成された
第２導電型クラッド層を有し、前記活性層は、該活性層
の縦方向の中央に形成される光導波領域と、該光導波領
域の両側に形成される、該光導波領域よりもバンドギャ
ップが大きく、かつ屈折率が小さい光閉じ込め領域とか
らなり、前記光閉じ込め領域の不純物濃度は、前記光閉
じ込め領域の真上に位置する前記第２導電型クラッド層
の領域Ａにおける不純物濃度よりも低いことを特徴とす
る。本発明の半導体光デバイス装置は、これらの層のほ
かに通常の半導体光デバイス装置で形成される層を適宜
有していてもよい。

【００１４】本明細書において「Ｘ層の上に形成された
Ｙ層」という表現は、Ｘ層の上面にＹ層の底面が接する
ようにＹ層が形成されている場合と、Ｘ層の上面に１以
上の層が形成され、さらにその層の上にＹ層が形成され
ている場合の両方を含むものである。また、Ｘ層の上面
とＹ層の底面が部分的に接していて、その他の部分では
Ｘ層とＹ層の間に１以上の層が存在している場合も、上
記表現に含まれる。また、「第２導電型クラッド層の領
域Ａ」という表現は、第２導電型クラッド層のうち活性
層の光閉じ込め領域の真上に位置する領域であって、イ
オン注入した不純物が存在する領域をいう。さらに「第
２導電型クラッド層の領域Ｂ」という表現は、第２導電
型クラッド層のうち活性層の光導波領域の真上に位置す
る領域であって、不純物のイオン注入が行われない領域
をいう。これらの具体的な態様については、以下の各層
の説明と実施例の具体例から明らかである。

【００１５】図１（ａ）は、本発明の半導体光デバイス
装置のセルフアライン型の一例の斜視図であり、図１
（ｂ）は、本発明の半導体光デバイス装置のリッジ埋込
型の一例の斜視図である。図１（ａ）のセルフアライン
型の一例の構造は概略的に、化合物半導体からなる基板
１上に、第１導電型クラッド層２、活性層３及び第２導
電型クラッド層４を積層し、その上に酸化防止層５を介
してストライプ状に開口された電流ブロック層６及び表
面保護層７が積層されている。さらに電流ブロック層６
の開口した開口部８及び該開口部８両脇の電流ブロック
層６上に積層するように第２導電型クラッド層９が形成
され、その第２導電型クラッド層９上にコンタクト層１
０が形成されている。

【００１６】一方、図１（ｂ）のリッジ埋込型の一例の
構造は概略的に、化合物半導体からなる基板１５上に、
第１導電型クラッド層１６、活性層１７、及び第２導電
型第１クラッド層１８を積層し、その上に酸化防止層１
９、表面保護層２０が積層されている。さらにその上か
ら第２導電型第２クラッド層２１及びコンタクト層２２
が積層されている。

【００１７】図１の（ａ）及び（ｂ）において、本発明
の半導体光デバイス装置を構成する基板１，１５は、そ
の上にダブルへテロ構造の結晶を成長することが可能な
ものであれば、その導電性や材料については特に限定さ
れない。好ましいものは、導電性がある基板である。具
体的には、基板上への結晶薄膜成長に適したＧａＡｓ、
ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅ、ＺｎＯ、Ｓｉ、Ａ
ｌ₂Ｏ₃等の結晶基板、特に閃亜鉛鉱型構造を有する結晶
基板を用いるのが好ましい。その場合、基板結晶成長面
は低次な面又はそれと結晶学的に等価な面が好ましく、
（１００）面が最も好ましい。なお、本明細書において
（１００）面という場合、必ずしも厳密に（１００）ジ
ャストの面である必要はなく、最大３０°程度のオフア
ングルを有する場合まで包含する。オフアングルの大き
さの上限は３０°以下が好ましく、１６°以下がより好
ましい。下限は０．５°以上が好ましく、２°以上がよ
り好ましく、６°以上がさらに好ましく、１０°以上が
最も好ましい。

【００１８】また、基板１，１５は六方晶型の基板でも
よく、例えばＡｌ₂Ｏ₃、６Ｈ−ＳｉＣ等からなる基板を
用いることもできる。

【００１９】基板１，１５上には、通常、基板の欠陥を
エピタキシャル成長層に持ち込まないために厚さ０．２
〜２μｍ程度のバッファ層を形成しておくことが好まし
い。なお、本明細書において「〜」は、その前後に記載
される数値をそれぞれ最小値及び最大値として含む範囲
を意味する。

【００２０】基板１，１５上には、活性層３，１７を含
む化合物半導体層を形成する。化合物半導体層は、活性
層の上下に活性層より屈折率の小さい層を含んでおり、
そのうち基板１，１５側の層は第１導電型クラッド層、
他方のエピタキシャル側の層は第２導電型クラッド層と
して機能する。これらの屈折率の大小関係は、各層の材
料組成を当業者に公知な方法で適宜選択することにより
調節することができる。例えば、Ａｌ_xＧａ_1-xＡｓ、
（Ａｌ_xＧａ_1-x）_0.5Ｉｎ_0.5Ｐ、（Ａｌ_xＧａ_1-x）_0.5
Ｉｎ_0.5Ａｓ、Ａｌ_xＧａ_1-xＮなどのＡｌ組成を変化さ
せることによって屈折率を調節することができる。

【００２１】第１導電型クラッド層２，１６は、活性層
１，１５よりも屈折率の小さい材料で形成される。ま
た、第１導電型クラッド層２，１６の屈折率は、第２導
電型クラッド層の屈折率よりも大きいことが好ましい。
例えば、第１導電型のＩｎＰ、ＧａＩｎＰ、ＡｌＧａＩ
ｎＰ、ＡｌＩｎＰ、ＡｌＧａＡｓ、ＡｌＧａＡｓＰ、Ａ
ｌＧａＩｎＡｓ、ＧａＩｎＡｓＰ、ＧａＮ、ＡｌＧａ
Ｎ、ＡｌＧａＩｎＮ、ＢｅＭｇＺｎＳｅ、ＭｇＺｎＳＳ
ｅ、ＣｄＺｎＳｅＴｅ、ＺｎＯ、ＭｇＺｎＯ、ＭｇＯ等
の一般的なIII−Ｖ族、II−VI族半導体を用いることが
できる。第１導電型クラッド層２，１６のキャリア濃度
は、下限は１×１０¹⁷ｃｍ^-3以上が好ましく、３×１０
¹⁷ｃｍ^-3以上がより好ましく、５×１０¹⁷ｃｍ^-3以上が
最も好ましい。上限は２×１０²⁰ｃｍ^-3以下が好まし
く、２×１０¹⁹ｃｍ^-3以下がより好ましく、５×１０¹⁸
ｃｍ^-3以下が最も好ましい。

【００２２】第１導電型クラッド層２，１６は、単層か
らなるものであっても、２層以上の層からなるものであ
ってもよい。単層からなるときは、厚みの下限は０．４
μｍ以上が好ましく、０．６μｍ以上がより好ましく、
０．７μｍ以上がさらに好ましい。また厚みの上限は５
μｍ以下が好ましく、４μｍ以下がより好ましく、３μ
ｍ以下がさらに好ましい。

【００２３】第１導電型クラッド層２，１６は複数層か
らなる態様としては、具体的には活性層側にはＧａＩｎ
Ｐ、ＡｌＧａＩｎＰ又はＡｌＩｎＰからなるクラッド層
と、その層よりも基板側に第１導電型のＡｌＧａＡｓ又
はＡｌＧａＡｓＰからなるクラッド層が形成されている
ものを例示することができる。このとき、活性層側の層
の厚さは薄くすることが好ましく、厚さの下限としては
０．０１μｍ以上が好ましく、０．０５μｍ以上がより
好ましい。上限としては、０．５μｍ以下が好ましく、
０．３μｍ以下がより好ましい。また、基板１，１５側
の層のキャリア濃度は、下限としては２×１０¹⁷ｃｍ^-3
以上が好ましく、５×１０¹⁷ｃｍ^-3以上がより好まし
い。上限としては、２×１０²⁰ｃｍ^-3以下が好ましく、
５×１０¹⁹ｃｍ^-3以下がより好ましい。

【００２４】本実施例の半導体光デバイス装置を構成す
る活性層３，１７の構造は、特に制限されない。図１
（ａ）の一例では、二重量子井戸（ＤＱＷ）構造を有す
る態様を示す。この二重量子井戸（ＤＱＷ）構造は、具
体的には光ガイド層（ノンドープ）５１、量子井戸層
（ノンドープ）５２、バリア層（ノンドープ）５３、量
子井戸層（ノンドープ）５４及び光ガイド層（ノンドー
プ）５５を順次積層した構造を有する。この二重量子井
戸（ＤＱＷ）構造以外にも、例えば、量子井戸層及び前
記量子井戸層を上下から挟む光閉じ込め層からなる単一
量子井戸構造（ＳＱＷ）や、３層以上の量子井戸層及び
それらに挟まれたバリア層並びに最上の量子井戸層の上
及び最下の量子井戸層の下に積層された光ガイド層を有
する多量子井戸構造であってもよい。活性層３，１７を
量子井戸構造とすることにより、単層のバルク活性層と
比較して、短波長化（６３０ｎｍ〜６６０ｎｍ）かつ低
しきい値化を達成することができる。

【００２５】活性層３，１７の材料としては、Ｖ族元素
であるＩｎ元素を含むものであれば、その他の元素につ
いては適宜選択することができる。例えば、量子井戸層
の材料としては、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡ
ｓ、ＡｌＧａＩｎＡｓ、ＧａＩｎＰ、ＡｌＧａＩｎＰ、
ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓＰ、ＧａＮ、ＩｎＧ
ａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＧａＩｎＡｓＮな
どを挙げることができる。ＧａとＩｎを構成元素として
含む材料である場合は、自然超格子が形成されやすいた
めに、オフ基板を用いることによる自然超格子制御の効
果を大きくすることができる。

【００２６】活性層３，１７は、後述するイオン注入及
び熱処理により縦方向の中央に形成される光導波領域６
０と、該光導波領域の両側に形成される光閉じ込め領域
６１とからなる。光導波領域６０は、光閉じ込め領域６
１よりもやや屈折率の高い層で形成された領域であっ
て、イオン注入及び熱処理後による不純物が存在しない
領域である。光導波領域は、光を効率よく閉じ込めるこ
とができ、かつ活性層で発した発振光を有効に閉じ込め
ることができる。また、光導波領域６０の横幅が中央部
と端面近傍とで異なるように形成することもできる。安
定した光発振（水平横モードの安定化）を得るために
は、光導波領域の横方向の長さの上限は、７μｍ以下が
好ましく、６μｍ以下がより好ましく、５μｍ以下がも
っとも好ましい。下限は、０．５μｍ以上が好ましく、
１μｍ以上がより好ましく、１．５μｍ以上がもっとも
好ましい。光閉じ込め領域６１は、光導波領域６０に光
を閉じ込めることができるよう光導波領域６０の両側に
形成される。光閉じ込め領域６１は、光導波領域６０内
に効率的に発振光を閉じ込められるようにするため、バ
ンドギャップは光導波領域６０よりも大きく、屈折率は
光導波領域６０よりも小さくする。バンドギャップの大
きさについては、特に限定はなく、発振光の波長の長さ
に応じて適宜決定することができる。また、屈折率につ
いても光導波領域に光を閉じ込めることができれば特に
制限はない。光閉じ込め領域６１は、不純物のイオン注
入及び熱処理により後述する第２導電型クラッド層４，
１８の領域Ａよりも不純物濃度を低くする。不純物濃度
の上昇に伴う光吸収の起こり易さと、通電時の電流の漏
れ易さとを考慮すると、光閉じ込め領域６１の不純物濃
度の上限は、５×１０¹⁸ｃｍ^-3以下であることが好まし
い。また、上限が４×１０¹⁸ｃｍ^-3以下であればより好
ましく、３×１０¹⁸ｃｍ^-3以下であればさらに好まし
い。

【００２７】活性層３，１７が量子井戸構造を有する場
合、量子井戸構造の混晶化の容易化の観点から、次の構
造を有することが好ましい。（１）混晶化前後で組成の変化量を大きくすることがで
きるため、活性層３，１７が単一の井戸層を有している
（単一量子井戸）こと。（２）活性層３，１７が複数の井戸層を有している（多
重量子井戸）場合、混晶化領域中央付近でのバンドギャ
ップの低減を抑制するために、混晶組成井戸層に挟まれ
たバリア層５３の厚みが井戸層５２，５４よりも大きい
こと。（３）混晶化前後でのバンドギャップ変化を大きくする
ために、井戸層に圧縮歪みがかかっていること。（４）井戸層の構成元素に比較的低温で拡散しやすいＩ
ｎが含まれていること。（５）井戸層を挟むバリア層５３又は活性層３，１７の
上及び／又は下に形成された光ガイド層５１，５５の構
成元素にバンドギャップを小さくするＩｎが含まれてい
ないこと。（６）井戸層を挟むバリア層５３又は光ガイド層５１，
５５の構成元素にバンドギャップを大きくするＡｌが含
まれていること。

【００２８】本発明の半導体光デバイス装置では、図１
（ｃ）に示すように活性層３の光導波領域の少なくとも
片側の端面近傍で量子井戸層のバンドギャップが光導波
領域中央部よりも大きい窓領域２５を形成することがで
きる。この窓領域２５は無秩序化された領域であり、活
性層３の光導波領域の端面は混晶領域で構成される。混
晶領域の形成はイオン注入及び熱処理あるいは不純物拡
散などにより形成される。光閉じ込め領域６１の形成に
は、イオン注入および熱処理を用いることが好ましい。
図１において、斜線で示される領域はイオン注入がなさ
れた領域である。通常、活性層３は、二重量子井戸（Ｄ
ＱＷ）構造を有するため、図４（ｂ）のようなバンドギ
ャップを示すが、無秩序化されているために、図４
（ａ）に示すように、通常の活性層３のバンドギャップ
（点線で示す）より大きくなっている。このため、活性
層３内において、光閉じ込め領域６１は光導波領域６０
よりもバンドギャップが大きく、かつ屈折率が小さくな
る。また、窓領域を形成することにより光出力端面にお
いて光波の吸収を抑制して、ＣＯＤを未然に防止でき
る。

【００２９】図１（ａ）〜（ｃ）に示すように、活性層
３，１７の上には、第２導電型クラッド層４，１８が形
成される。本発明の半導体光デバイス装置では第２導電
型クラッド層を少なくとも１層形成する。第２導電型ク
ラッド層は、２つの領域、すなわち領域Ａ（６２）及び
領域Ｂ（６３）を有し、領域Ａ（６２）は、領域Ｂ（６
３）よりも高抵抗となるか、あるいは領域Ａ（６２）と
領域Ｂ（６３）とが異なる導電型になることが好まし
い。領域Ａ（６２）が領域Ｂ（６３）よりも高抵抗であ
るかあるいは異なる導電型であれば、光分布（特に横方
向の光分布）を制御しでき、また通電時の電流を領域Ｂ
（６３）の方に流れ易くすることができ、電流阻止機能
を向上できる。

【００３０】本発明における第２導電型クラッド層は、
２層以上形成してもよい。第２導電型クラッド層が２層
形成された場合として、図１を用いて説明する。図１で
は、活性層３，１７に近い方から順に第２導電型第１ク
ラッド層４，１８と第２導電型第２クラッド層９，２１
の２層を有する好ましい態様を示す。

【００３１】第２導電型第１クラッド層４，１８は、活
性層３，１７よりも屈折率の小さい材料で形成される。
例えば、第２導電型のＩｎＰ、ＧａＩｎＰ、ＡｌＧａＩ
ｎＰ、ＡｌＩｎＰ、ＡｌＧａＡｓ、ＡｌＧａＡｓＰ、Ａ
ｌＧａＩｎＡｓ、ＧａＩｎＡｓＰ、ＧａＮ、ＡｌＧａ
Ｎ、ＡｌＧａＩｎＮ、ＢｅＭｇＺｎＳｅ、ＭｇＺｎＳＳ
ｅ、ＣｄＺｎＳｅＴｅ、ＺｎＯ、ＭｇＺｎＯ、ＭｇＯ等
の一般的なIII−Ｖ族、II−VI族半導体を用いることが
できる。第２導電型第１クラッド層４，１８がＡｌを含
むIII−Ｖ族化合物半導体で構成されている場合は、そ
の成長可能な実質的全面をＧａＡｓ、ＧａＡｓＰ、Ｇａ
ＩｎＡｓ、ＧａＩｎＰ、ＧａＩｎＮ等のＡｌを含まない
III−Ｖ族化合物半導体で覆えば表面酸化を防止するこ
とができるため好ましい。

【００３２】第２導電型第１クラッド層４，１８のキャ
リア濃度は、下限は１×１０¹⁷ｃｍ ^-3以上が好ましく、
３×１０¹⁷ｃｍ^-3以上がより好ましく、５×１０¹⁷ｃｍ
^-3以上が最も好ましい。上限は５×１０¹⁸ｃｍ^-3以下が
好ましく、３×１０¹⁸ｃｍ^-3以下がより好ましく、２×
１０¹⁸ｃｍ^-3以下が最も好ましい。厚さの下限としては
０．０１μｍ以上が好ましく、０．０５μｍ以上がより
好ましく、０．０７μｍ以上が最も好ましい。上限とし
ては、０．５μｍ以下が好ましく、０．４μｍ以下がよ
り好ましく、０．２μｍ以下が最も好ましい。

【００３３】第２導電型第１クラッド層４，１８は、活
性層３，１７の上に形成する。本発明の好ましい実施様
態では、第２導電型第１クラッド層４，１８の屈折率
は、第１導電型クラッド層２，１６の屈折率よりも小さ
い。このような態様を採用することにより、活性層から
光ガイド層側へ有効に光がしみ出すように光分布（近視
野像）を制御することができる。また、活性領域（活性
層の存在する部分）から不純物拡散領域への光導波損失
を低減することもできるため、高出力動作におけるレー
ザ特性や信頼性の向上を達成することができる。

【００３４】第２導電型第１クラッド層４，１８の上に
酸化防止層５，１９を形成することにより、第２導電型
第２クラッド層９，２１を再成長させる際に、再成長界
面で通過抵抗を増大させるような高抵抗層の発生を容易
に防ぐことができるようになる。また、酸化防止層５，
１９はエッチング阻止層として機能させてもよい。

【００３５】酸化防止層５，１９の材料は、酸化されに
くいか、又は酸化されてもクリーニングが容易な材料で
あれば特に限定されない。また酸化防止層５，１９の材
料は、一般に活性層の材料よりもバンドギャップが大き
い材料から選択される。しかし、活性層の材料よりもバ
ンドギャップが小さい材料であっても、厚さが５０ｎｍ
以下、より好ましくは３０ｎｍ以下、最も好ましくは１
０ｎｍ以下であれば、実質的に光の吸収が無視できるの
で使用可能である。具体的には、Ａｌ等の酸化されやす
い元素の含有率が低い（０．３以下程度）III−Ｖ族化
合物半導体層が挙げられ、ＧａＡｓを選択することもで
きる。また、酸化防止層５，１９は、材料と厚みを選択
することによって活性層３，１７からの光を吸収しない
ようにすることが好ましく、例えば活性層３，１７で発
生した発光波長に対して透明であること態様が挙げられ
る。

【００３６】本発明の構成を有する半導体光デバイス装
置は、第２導電型クラッド層４，１８の上部からイオン
注入及び熱処理（アニール）を行うことにより、第２導
電クラッド層４，１８の領域Ａ（６２）及び活性層３，
１７の光閉じ込め領域６１を作成することができる。ま
た、イオン注入及び熱拡散により本発明における窓領域
２５を形成することもできる。イオン注入で拡散させる
不純物（イオン源）は、ドーパントとして機能するもの
であれば特に限定がない。例えば、Ｓｉ、Ｆ、Ａｌ、
Ｂ、Ｃ、Ｎ、Ｐ、Ｓ、Ａｓ、Ｇａを挙げることができ
る。より好ましいのはＳｉ、Ｆ、Ｂ、Ｃ、Ｎ、Ｐ、Ａｓ
であり、さらに好ましいのはＳｉ、Ｆ、Ｂ、Ｎであり、
最も好ましいのはＳｉである。

【００３７】イオン注入する場合のイオンの注入量（ド
ーズ量）は、少なすぎると活性層の混晶化が起こりにく
くなる。一方、多すぎると活性層内の不純物濃度が高く
なり過ぎたり、再成長界面による品質の劣化の影響を受
けやすくなり、フロント位置の制御性の低下や端部での
リーク電流の増加を招いてしまうという問題がある。特
に第２導電型クラッド層４，１８よりも下側の比較的バ
ンドギャップの小さい層まで不純物が拡散してしまう
と、リーク電流増加が大きくなって発光素子としての性
能を大きく損ねてしまう。

【００３８】これらを考慮すると、イオン注入する場合
のイオン注入量（ドース量）は、下限として０．１×１
０¹³ｃｍ^-2以上が好ましく、０．５×１０¹³ｃｍ^-2以上
がより好ましく、０．７×１０¹³ｃｍ^-2以上が最も好ま
しい。上限としては２０×１０¹³ｃｍ^-2以下が好まし
く、１５×１０¹³ｃｍ^-2以下がより好ましく、１０×１
０¹³ｃｍ^-2以下が最も好ましい。

【００３９】通常、固体中へのイオン注入プロファイル
は、特にピーク近傍においてガウス分布に非常によく一
致する。本発明者らの検討結果により、ドーズ量を一定
とした場合、濃度分布のピーク位置が活性層の光閉じ込
め領６１域近傍、或いは光閉じ込め領域６１内まで注入
すると、混晶化は起こりにくくなり、むしろ、活性層の
光閉じ込め領域６１よりも第２導電型クラッド層４，１
８の領域Ａ（６２）内に濃度ピーク位置がくるように注
入プロファイルを設定した方が同じドーズ量では、混晶
化がより促進されることが分かった。また、注入後の熱
処理において、注入原子が活性層側へ拡散していないに
もかかわらず、活性層内部で混晶化が起こることも分か
っている。このことから、イオン注入後の熱処理中に不
純物が拡散しなくても、混晶化させることが可能であ
る。従来の活性層への不純物拡散では、特に端部窓領域
での不純物による光吸収（内部ロスの大幅な増大）やｐ
ｎ接合位置のシフトによる端部でのリーク電流の増加な
どの問題が発生していたが、本発明では、活性層への実
質的な不純物拡散を必要としないために、従来の問題点
を解決することができる。

【００４０】このことから、混晶化のし易さ及び活性層
へのダメージ低減の観点から、注入プロファイルの濃度
ピーク位置は、活性層の光閉じ込め領域６１よりも第２
導電型クラッド層４，１８の領域Ａ（６２）内にあるこ
とが好ましい。注入プロファイルの濃度ピーク位置は、
注入しようとしているエピタキシャル表面から活性層ま
での距離に応じて注入するエネルギーを調節することに
よりコントロールすることができる。具体的に、注入表
面から活性層までの距離が０．０１〜１μｍである場合
には、イオン注入する場合のイオン注入エネルギーを５
〜１０００ｋｅＶとすることが好ましい。より好ましく
は、注入表面から活性層までの距離が０．０２〜０．５
μｍである場合に、イオン注入する場合のイオン注入エ
ネルギーを１０〜５００ｋｅＶとすることであり、最も
好ましいのは、注入表面から活性層までの距離が０．０
５〜０．３μｍである場合に、イオン注入する場合のイ
オン注入エネルギーを２０〜３００ｋｅＶとすることで
ある。

【００４１】本発明では、不純物をイオン注入する前
に、イオン注入により不純物をドーピングしない部分に
は表面保護膜を形成することができる。表面保護膜を形
成する場合、表面保護膜の材料はイオン注入時にドーパ
ントを透過しない等の条件を満たせば、特に限定されな
い。具体的には表面保護膜として誘電体、フォトレジス
トなどを用いることができ、誘電体の場合例えばＳｉＮ
ｘ膜、ＳｉＯ₂膜、ＳｉＯＮ膜、Ａｌ₂Ｏ₃膜、ＺｎＯ
膜、ＳｉＣ膜及びアモルファスＳｉからなる群を挙げる
ことができる。好ましくはＳｉＮｘ膜、ＳｉＯ₂膜、Ｓ
ｉＯＮ膜であり、もっとも好ましくはＳｉＮｘである。
表面保護膜を形成した場合には、熱処理をする前に該表
面保護膜は除去される。該表面保護膜を除去する方法
は、該表面保護膜を完全に除去できれば特に限定はな
い。したがって、通常用いられるエッチング方法を用い
ることができ、例えばドライエッチング、ウェットエッ
チング、反応性イオンエッチング、プラズマエッチング
などを挙げることができる。

【００４２】開口部端部におけるイオン注入フロント
は、混晶化を行う場合には活性層２３内の量子井戸層よ
りも下側にする必要があり、活性層３，１７よりもバン
ドギャップの大きい第１導電型クラッド層２，１６内に
形成することが電流リーク抑制の観点から好ましい。

【００４３】また、本発明の構成を有する半導体光デバ
イス装置では、上記の第２導電型クラッド層の上部から
のイオン注入のほか、さらに後述するブロック層６及び
表面保護層７を形成した後にイオン注入を行うこともで
きる。例えば、図１に示す一例では、光導波領域の両端
部分では酸化防止層５，１９、また光閉じ込め領域の両
端部分では表面保護層７，２０からそれぞれイオン注入
することにより不純物を拡散することができる。光導波
領域の両端部分では、不純物は比較的厚さが薄い酸化防
止層５，１９と第２導電型第１クラッド層４，１８を通
って活性層３，１７まで達することができる。このた
め、イオン注入フロントの位置制御性の向上や端部での
リーク電流低減を容易に図ることができる。また光閉じ
込め領域の両端部分では、表面保護層７，２０を通って
その下の後述する電流ブロック層６内まで達することが
できる。

【００４４】本発明における熱処理（アニール）の方法
は、イオン注入後に窓構造領域を形成できるものであれ
ば、特に限定されるものではない。したがって、通常の
アニーリングに用いられる方法を用いることができ、例
えば、水素アニール、急速熱アニール（Rapid Thermal
Anneal）、急熱プロセス（Rapid Thermal Process）な
どが挙げられる。

【００４５】イオン注入後の熱処理において、熱処理の
温度と時間を調整することにより窓領域を形成すること
ができる。本発明のアニールの温度は、上限が１０００
℃以下であることが好ましく、９５０℃以下であること
がより好ましく、９００℃以下であることがさらにより
好ましい。下限としては、６００℃以上であることが好
ましく、６５０℃以上であることがより好ましく、７０
０℃以上であることがさらに好ましい。また、アニール
の時間は、上限が６０分以下であることが好ましく、３
０分以下であることがより好ましく、１５分以下である
ことがさらにより好ましい。またアニールの時間の下限
としては、５秒以上であることが好ましく、１０秒以上
であることがより好ましく、３０秒以上であることがさ
らに好ましい。

【００４６】本発明の熱処理による窓領域の形成の前
に、あらかじめ酸化防止層５，１９の表面をコーティン
グ層で覆うこともできる。アニールを行う場合、酸化防
止層５，１９などのエピタキシャル成長層の表面におい
ては、通常Ｖ族元素（Ａｓ，Ｐなど）の欠損が起こる。
このような欠損は表面状態を劣化させ、その後のエピタ
キシャル成長に重大な影響を与えるおそれがある。そこ
で、このようなＶ族元素の欠損を防止するために、アニ
ールをＶ族元素（Ａｓ、Ｐなど）雰囲気中で行うか、又
は前記エピタキシャル成長層の表面にさらにコーティン
グ層を形成してからアニールを行うことが好ましい。コ
ーティング層を形成する場合、コーティング層の材料
は、耐熱性、安定性等を有すれば特に限定されない。薄
膜形成や加工のし易さの観点からアモルファスを用いる
ことも可能であり、具体的には、ＳｉＮｘ、ＳｉＯ₂、
ＳｉＯＮ、Ａｌ₂Ｏ₃、ＺｎＯ、ＳｉＣなどが挙げられ
る。

【００４７】なお、コーティング層を形成した場合、後
述する第２導電型第２クラッド層９，２１を形成する前
に該コーティング層は除去される。該コーティング層を
除去する方法は、該コーティング層を完全に除去できれ
ば特に限定はない。したがって、通常用いられるエッチ
ング方法を用いることができ、例えばドライエッチン
グ、ウェットエッチング、反応性イオンエッチング、プ
ラズマエッチングなどを挙げることができる。

【００４８】本発明の半導体光デバイス装置は、第２導
電型クラッド層の上にさらに電流ブロック層６を形成す
ることができる。第２導電クラッド層と電流ブロック層
の関係につき、図１（ａ）に示すセルフアライン型の一
例を用いて説明する。電流ブロック層６は、電流狭窄及
びリーク電流の発生の防止の観点から第２導電型クラッ
ド層４の領域Ａ（６２）上に形成することが好ましい。
電流ブロック層６は、開口部８を有し、該開口部８から
活性層３に電流が注入される。

【００４９】電流ブロック層６の材料は、電流ブロック
機能を有するものであれば特に限定されない。電流ブロ
ック層６の材料として半導体を用いた場合は、誘電体膜
と比較して熱伝導率が高いために放熱性が良い、劈開性
が良い、平坦化しやすいためにジャンクション・アップ
で組み立てやすい、コンタクト層を全面に形成しやすい
のでコンタクト抵抗を下げやすいなどの利点がある。

【００５０】電流ブロック層６の屈折率は、電流ブロッ
ク層６に挟まれたＡｌＧａＡｓ又はＡｌＧａＡｓＰから
なる第２導電型第２クラッド層９の屈折率よりも低くす
ることが好ましい（実屈折率ガイド構造）。このような
屈折率の制御を行うことによって、従来のロスガイド構
造に比べて動作電流を低減することが可能になる。電流
ブロック層６と第２導電型第２クラッド層９との屈折率
差は、電流ブロック層が化合物半導体の場合、下限は
０．００１以上が好ましく、０．００３以上がより好ま
しく、０．００７以上が最も好ましい。上限は、１．０
以下が好ましく、０．５以下がより好ましく、０．１以
下が最も好ましい。電流ブロック層６が誘電体の場合、
下限は０．１以上が好ましく、０．３以上がより好まし
く、０．７以上が最も好ましい。上限は、３．０以下が
好ましく、２．５以下がより好ましく、１．８以下が最
も好ましい。

【００５１】電流ブロック層６の材料は、第２導電型第
２クラッド層９よりも低屈折率にすることや、ＧａＡｓ
基板との格子整合を考慮すると、半導体としてＡｌＧａ
Ａｓ又はＡｌ_yＧａ_1-yＡｓ（０．３５≦ｙ≦１）を用い
ることもできる。但し、Ａｌ組成がＡｌＡｓに近くなり
すぎると潮解性を示すため、また第２導電型第２クラッ
ド層９よりも低屈折率にする必要があることから、Ａｌ
組成の下限としてのｙ値は０．３５以上であり、好まし
くは０．３７以上であり、より好ましくは０．４０以上
である。また、上限としてのｙ値は１以下であり、好ま
しくは０．９以下であり、さらに好ましくは０．８以下
である。

【００５２】電流ブロック層６は、光分布（特に横方向
の光分布）を制御したり電流阻止の機能を向上させるた
めに、屈折率、キャリア濃度又は導電型が異なる２つ以
上の層から形成してもよい。電流ブロック層６の上に表
面保護層７を形成して、表面酸化の抑制あるいはプロセ
ス上の表面保護を図ることができる。表面保護層７の導
電型は特に規定されないが、第２導電型とすることによ
り電流阻止機能の向上を図ることができる。

【００５３】電流ブロック層６の導電型は、第１導電型
又は高抵抗（アンドープもしくは深い順位を形成する不
純物（Ｏ、Ｃｒ、Ｆｅなど）をドープ）、あるいはこれ
ら２つの組み合わせのいずれであってもよく、導電型或
いは組成の異なる複数の層から形成されていてもよい。
例えば、活性層３に近い側から第２導電型あるいは高抵
抗の半導体層、及び第１導電型の半導体層の順に形成さ
れている電流ブロック層を好ましく用いることもでき
る。また、あまり薄いと電流阻止に支障を生じる可能性
があるため、厚さは０．１μｍ以上であるのが好まし
く、０．３μｍ以上であるのがより好ましい。一方、厚
すぎると通過抵抗の増大を招くため、上限は２μｍ以下
が好ましく、１μｍ以下がより好ましい。素子としての
サイズ等を勘案すれば、０．３〜１μｍ程度の範囲から
選択するのが好ましい。

【００５４】電流ブロック層６の形成方法は、開口部８
が形成できれば特に限定されない。電流ブロック層６を
選択成長により形成した場合、ソースガス、成長温度、
雰囲気を選べば、自己整合的に薄膜を形成できること、
素子の微細化に適応しやすいこと等の利点を有するため
特に好ましい。

【００５５】電流ブロック層６の上側層として、開口部
８内部及び少なくとも開口部８両脇の電流ブロック層６
上の一部に至るように第２導電型第２クラッド層９が形
成される。第２導電型第２クラッド層９は、開口部８の
上側表面をすべて覆い、かつ、開口部８両脇の電流ブロ
ック層６上の少なくとも一部に延在されるように形成さ
れる。また、リッジ埋込型にあっては、酸化防止層１９
及び表面保護層２０の上に第２導電第２クラッド層２１
が形成される。

【００５６】第２導電型第２クラッド層９，２１のキャ
リア濃度は、下限は３×１０¹⁷ｃｍ ^-3以上が好ましく、
５×１０¹⁷ｃｍ^-3以上がより好ましく、７×１０¹⁷ｃｍ
^-3以上が最も好ましい。また上限は１×１０¹⁹ｃｍ^-3以
下が好ましく、５×１０¹⁸ｃｍ^-3以下がより好ましく、
３×１０¹⁸ｃｍ^-3以下が最も好ましい。

【００５７】第２導電型第２クラッド層９，２１の厚さ
は、薄くなりすぎると光閉じ込めが不十分となり、厚く
なりすぎると通過抵抗が増加してしまう。このため、第
２導電型第２クラッド層９，２１の厚さの下限は、０．
５μｍ以上が好ましく、１．０μｍ以上がより好まし
い。上限は３．０μｍ以下が好ましく、２．０μｍ以下
がより好ましい。

【００５８】第２導電型第２クラッド層９，２１を形成
した後にさらに電極を形成する場合には、電極材料との
接触抵抗を低減するために、低抵抗（高キャリア濃度）
のコンタクト層１０，２２を形成することが好ましい。
特に電極を形成しようとする最上層表面の全体にコンタ
クト層１０，２２を形成した上で電極を形成することが
好ましい。

【００５９】このとき、コンタクト層１０，２２の材料
は、通常はクラッド層よりバンドギャップが小さい材料
の中から選択し、金属電極とのオーミック性を取るため
低抵抗で適当なキャリア密度を有するのが好ましい。例
えば、ＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＧａＩｎ
ＡｓＰ、ＧａＮ、ＧａＩｎＮ、ＧａＮＡｓ、ＧａＮＰ、
ＺｎＳｅ、ＺｎＳＳｅ、ＣｄＺｎＳｅＴｅ、ＺｎＯ、Ｃ
ｄＺｎＯ等の一般的なIII−Ｖ族、II−VI族半導体を用
いることができる。キャリア密度の下限は、１×１０¹⁸
ｃｍ^-3以上が好ましく、３×１０¹⁸ｃｍ^-3以上がより好
ましく、５×１０¹⁸ｃｍ^-3以上が最も好ましい。上限
は、２×１０²⁰ｃｍ^-3以下が好ましく、５×１０¹⁹ｃｍ
^-3以下がより好ましく、３×１０¹⁹ｃｍ^-3以下が最も好
ましい。コンタクト層２９の厚みは、下限は０．１μｍ
以上であることが好ましく、０．３μｍ以上であること
がより好ましく、０．５μｍ以上であることが特に好ま
しい。厚みの上限は、１０μｍ以下であることが好まし
く、６μｍ以下であることがより好ましく、４μｍ以下
であることが特に好ましい。

【００６０】次に、セルフアライン型の半導体光デバイ
ス装置における電流ブロック層６に形成される開口部８
について説明する。

【００６１】電流ブロック層６の開口部８は、上側（コ
ンタクト層１０側）よりも下側（活性層３側）の方が小
さくなるようにする方が、通過抵抗の低減（動作電圧及
び発熱の低減）の観点から好ましい。電流ブロック層６
を端部窓構造領域上に形成することにより、端部窓構造
領域でのリーク電流をなくすことができる。また、電流
ブロック層６を端部窓構造領域よりもさらに内側に形成
することにより、活性層２３の端部への電流注入も抑制
することができる。これにより、端部領域での劣化（特
に端面劣化）を低減することができる。

【００６２】電流ブロック層６の開口部８は、両端部ま
で伸長しているストライプ状の開口部であってもよい
し、一方の端部まで伸長しているが他方の端部までは伸
長していない開口部であってもよい。開口部が両端部ま
で伸長しているストライプ状の開口部である場合は、端
部窓構造領域における光の制御がより容易になり、端面
における横方向の光の拡がりを小さくすることができ
る。一方、開口部が端面からある程度内側に入った部分
に形成されている場合は、端面付近で電流を非注入にす
ることができるため、端面での電流の再結合を防ぐとと
もに、クラッド層などからの電流の回り込みを最小限に
とどめることができる。開口部の構造はこのような利点
を考慮しながら、使用目的に応じて適宜決定することが
好ましい。

【００６３】オフアングルの方向は、電流ブロック層６
に形成される開口部８の伸びる方向（長手方向）に直交
する方向から、±３０°以内の方向が好ましく、±７°
以内の方向がより好ましく、±２°以内の方向が最も好
ましい。また、開口部８の方向は、基板１の面方位が
（１００）の場合、［０−１１］又はそれと等価な方向
が、オフアングルの方向は［０１１］方向又はそれと等
価な方向から±３０°以内の方向が好ましく、±７°以
内の方向がより好ましく、±２°以内の方向が最も好ま
しい。なお、本明細書において「［０１１］方向」とい
う場合は、一般的なＩＩＩ−Ｖ族、ＩＩ−ＶＩ族半導体
において、（１００）面と（０１１）面との間に存在す
る面が、それぞれＩＩＩ族又はＩＩ族元素が現れる面で
あるように［０１１］方向を定義する。

【００６４】本発明の実施態様は上記の開口部が［０１
−１］方向の場合に限定されない。例えば、開口部が
［０１１］方向又はそれと結晶学的に等価な方向に伸び
ている場合、例えば、成長条件により、成長速度に異方
性をもたせることができ、（１００）面では速く、（１
１１）Ｂ面ではほとんど成長しないようにすることがで
きる。［０１１］方向にストライプ状の保護膜を形成す
ることにより、（１１１）Ｂ面を側面とする電流ブロッ
ク層を形成することができる。

【００６５】同様の理由により、ウルツァイト型の基板
を用いた場合には、開口部の伸びる方向は、例えば（０
００１）面上では［１１−２０］又は［１−１００］が
好ましい。ＨＶＰＥ（Hydride Vapor Phase Epitaxy）
ではどちらの方向でもよいが、ＭＯＶＰＥでは［１１−
２０］方向がより好ましい。

【００６６】本発明の半導体光デバイス装置を設計する
に際しては、まず、所望の垂直拡がり角を得るために活
性層の厚みとクラッド層の組成を決定する。通常、垂直
拡がり角を狭くすると活性層からクラッド層への光の浸
みだしが促進され、端面での光密度が小さくなり、出射
端面の光学的損傷（ＣＯＤ）レベルが向上することがで
きるので、高出力動作を必要とする時には比較的に狭め
に設定されるが、下限は活性層内の光閉じ込めの低減に
よる発振しきい値電流の増大及びキャリアのオーバーフ
ローによる温度特性の低下を抑制することで制限があ
り、下限は、１５°以上が好ましく、１７°以上がより
好ましく、１９°以上が最も好ましい。上限は、３３°
以下が好ましく、３１°以下がより好ましく、３０°以
下が最も好ましい。

【００６７】次に、垂直拡がり角を決定すると、高出力
特性を大きく支配する構造パラメータは活性層と電流ブ
ロック層との間の距離ｄｐと開口部底部における幅（以
下「開口幅」という）Ｗとなる。なお、活性層と電流ブ
ロック層との間に第２導電型第１クラッド層のみが存在
する場合、ｄｐは第２導電型第１クラッド層の厚みとな
る。また、活性層が量子井戸構造の場合、最も電流ブロ
ック層に近い活性層と電流ブロック層との距離がｄｐに
なる。

【００６８】ｄｐについては、上限は０．５０μｍ以下
が好ましく、０．４０μｍ以下がより好ましく、０．３
０μｍ以下がもっとも好ましい。下限は０．０３μｍ以
上が好ましく、０．０５μｍ以上がより好ましく、０．
０７μｍ以上がもっとも好ましい。ただし、使用目的
（拡がり角をどこに設定するかなど）、材料系（屈折
率、抵抗率等）などが異なると、上記の最適範囲も少し
シフトする。また、この最適範囲は上記の各構造パラメ
ータがお互いに影響し合うことにも注意を要する。

【００６９】開口部底部における開口幅Ｗは、上限が１
０００μｍ以下であることが好ましく、５００μｍ以下
であることがより好ましい。下限が１μｍ以上であるこ
とが好ましく、１．５μｍ以上であることがより好まし
く、２μｍ以上であることが最も好ましい。また、横モ
ードをシングルモード（単一ピークの横方向光強度分
布）にするためには、高次モードのカットオフ及び空間
的ホールバーニングの防止の観点からＷをあまり大きく
することができず、Ｗの上限は７μｍ以下が好ましく、
５μｍ以下がより好ましく、３μｍ以下が特に好まし
い。

【００７０】光出力３００ｍＷ以上の高出力動作を実現
するには、開口部底部における開口幅Ｗを広くすること
が端面での光密度低減の観点から有効であるが、動作電
流を低減するためには開口幅を狭くすることが、導波路
ロス低減の観点から好ましい。そこで、ゲイン領域とな
る中央付近の開口幅Ｗ２を比較的狭くし、端部付近の開
口幅Ｗ１を比較的広くなるようにすることにより、低動
作電流と高出力動作を同時に実現することができ、高い
信頼性も確保することができる（図４（ａ））。すなわ
ち、端部（劈開面）幅Ｗ１については、上限が１０００
μｍ以下であることが好ましく、５００μｍ以下である
がより好ましい。下限は２μｍ以上であることが好まし
く、３μｍ以上であることがより好ましい。中央部幅Ｗ
２については、上限が１００μｍ以下であることが好ま
しく、５０μｍ以下であることがより好ましい。下限は
１μｍ以上であることが好ましく、１．５μｍ以上であ
ることがより好ましく、２μｍ以上であることがもっと
も好ましい。端部幅Ｗ１と中央部幅Ｗ２の差について
は、上限は１０００μｍ以下が好ましく、５００μｍ以
下がより好ましい。下限については、０．２μｍ以上が
好ましく、０．５μｍ以上がより好ましい。

【００７１】さらに横モードをシングルモードにするた
めには、端部幅Ｗ１の上限は、１０μｍ以下が好まし
く、７μｍ以下がより好ましい。中央部幅Ｗ２の上限
は、７μｍ以下が好ましく、５μｍ以下がより好まし
い。端部幅Ｗ１と中央部幅Ｗ２の差については、上限は
５μｍ以下が好ましく、３μｍ以下がより好ましく、２
μｍ以下が最も好ましい。下限については、０．２μｍ
以上が好ましく、０．５μｍ以上がより好ましい。

【００７２】高い信頼性を維持しつつビームが円形に近
い（アスペクト値２以下）レーザを達成するためには、
上記ｄｐとＷを適切な範囲に制御性良く納めることが必
要となる。

【００７３】円形に近いビームを実現するには、開口幅
を狭くすることが有効であるが、開口幅を狭くすると注
入電流密度の密度がバルク劣化抑制の観点から好まくな
い。そこで、ゲイン領域となる中央部幅Ｗ２を比較的広
くし、端部付近を比較的狭くなるようにすることによ
り、ビームスポット低減と低動作電流を同時に実現する
ことができ、高い信頼性も確保することができる（図４
（ｂ））。

【００７４】すなわち、端部（劈開面）幅Ｗ１について
は、上限が１０μｍ以下であることが好ましく、５μｍ
以下であるがより好ましく、３μｍ以下であることがも
っとも好ましい。下限が０．５μｍ以上であることが好
ましく、１μｍ以上であることがより好ましい。中央部
幅Ｗ２については、上限が１００μｍ以下であることが
好ましく、５０μｍ以下であることがより好ましい。下
限が１μｍ以上であることが好ましく、１．５μｍ以上
であることがより好ましく、２μｍ以上であることがも
っとも好ましい。端部幅Ｗ１と中央部幅Ｗ２の差につい
ては、上限は１００μｍ以下が好ましく、５０μｍ以下
がより好ましい。下限については、０．２μｍ以上が好
ましく、０．５μｍ以上がより好ましい。

【００７５】上記の漸増部分あるいは漸減部分、端部の
長さは所望の特性に応じて、設計すればよいが、漸減部
分の長さは、導波路損失低減の観点から、それぞれ５〜
１０μｍが好ましく、１０〜５０μｍがより好ましい。
端部の長さは、劈開精度の観点から５〜３０μｍが好ま
しく、１０〜２０μｍがより好ましい。ただし、必要に
応じて、以下のように窓を作製してもよい。（１）端部、漸増部分あるいは漸減部分の開口幅あるい
は長さがチップ両側で非対称となるもの。（２）端部の幅一定となる領域を設定せずに、端部まで
漸増あるいは漸減としたもの。（３）端面の片側（通常、高出力光取り出し（前端面）
側）だけ開口幅が漸増あるいは漸減するようにしたも
の。（４）端部開口幅が前端面と後端面とで異なるもの。（５）上記の（１）〜（４）のいくつかを組み合わせた
もの。

【００７６】また、端面付近に電極を設けないようにし
て、端部近傍の開口部への電流注入によるバルク劣化の
抑制や端面での再結合電流を低減することは、高い信頼
性での小スポット径のレーザ作製の観点から有効であ
る。

【００７７】端部での共振器方向における窓構造領域の
長さは、短すぎると再現性よく劈開することが困難とな
り、一方、長すぎると窓領域４０での損失が増加するた
めにしきい値電流の増大やスロープ効率の低減などレー
ザ特性の劣化を招いてしまう。そこで、窓領域４０の長
さは、下限として、１μｍ以上が好ましく、５μｍ以上
がより好ましい。上限としては、５０μｍ以下が好まし
く、３０μｍ以下がより好ましい。

【００７８】窓領域２５は、両端部に形成されているこ
とが好ましいが、片側の側面にだけ形成されていてもよ
い。片側にだけ形成されている場合は、より高出力のレ
ーザ光が出射される端面側に形成されていることが好ま
しい。

【００７９】本発明の半導体光デバイス装置の光出力
は、下限が３０ｍＷ以上であれば本発明の特徴をより効
果的に利用することができる。少なくとも光出力が５０
ｍＷ以上で長時間の寿命を確認できれば、高出力動作時
における半導体光デバイス装置の信頼性も高いものとな
る。本発明の半導体光デバイス装置の光出力は、１００
ｍＷ以上、さらには２００ｍＷ以上でも長期間使用する
ことができる。

【００８０】本発明の半導体光デバイス装置を製造する
方法は、ダブルヘテロ構造等を結晶成長させることがで
きれば特に制限はなく、上記請求項１の要件を満たすも
のであれば本発明の範囲に含まれる。また電流ブロック
層及び表面保護層の成長方法については、選択成長が可
能であれば特に制限はなく、有機金属気相成長法（ＭＯ
ＣＶＤ法）、分子線エピタキシー法（ＭＢＥ法）、ハイ
ドライド或いはハライド気相成長法（ＶＰＥ法）、液相
成長法（ＬＰＥ法）等の公知の成長方法を適宜選択して
用いることができる。

【００８１】本発明の半導体光デバイス装置の製造方法
は、まず基板１上に第１導電型クラッド層２、活性層３
及び第２導電型第１クラッド層４とを有するダブルヘテ
ロ構造を形成する工程ａと、不純物をイオン注入した後
に熱処理をして活性層３に光閉じ込め領域を形成する工
程ｂとを含む製造方法を例示することができる。この製
造方法の詳細やその他の製造方法については、以下の実
施例や関連技術文献から理解することができる。

【００８２】本発明の半導体光デバイス装置の製造方法
における各層の結晶の成長方法は、特に限定されるもの
ではない。したがって、従来からの方法を用いることが
でき、例えばダブルヘテロ構造の結晶成長や電流ブロッ
ク層等の選択成長には、有機金属気相成長法（ＭＯＣＶ
Ｄ法）、分子線エピタキシー法（ＭＢＥ法）、ハイドラ
イド又はハライド気相成長法（ＶＰＥ法）、液相成長法
（ＬＰＥ法）等の公知の成長方法を適宜選択して用いる
ことができる。

【００８３】各層の具体的成長条件等は、層の組成、成
長方法、装置の形状等に応じて異なるが、ＭＯＣＶＤ法
を用いてIII−Ｖ族化合物半導体層を成長する場合、ダ
ブルへテロ構造は、成長温度６００〜７５０℃程度、Ｖ
／III比５０〜１５０（ＧａＡｓ、ＩｎＧａＡｓの場
合）２０〜６０程度（ＡｌＧａＡｓの場合）あるいは３
００〜６００程度（ＩｎＧａＡｓＰ、ＡｌＧａＩｎＰの
場合）、ブロック層は成長温度６００〜７００℃、Ｖ／
III比４０〜６０程度（ＡｌＧａＡｓの場合）あるいは
３５０〜５５０程度（ＩｎＧａＡｓＰ、ＡｌＧａＩｎＰ
の場合）で行うのが好ましい。

【００８４】本発明の半導体光デバイス装置を利用した
半導体レーザ装置として、情報処理用光源（通常ＡｌＧ
ａＡｓ系（波長７８０ｎｍ近傍）、ＡｌＧａＩｎＰ系
（波長６００ｎｍ帯）、ＩｎＧａＮ系（波長４００ｎｍ
近傍））、通信用信号光源（通常ＩｎＧａＡｓＰあるい
はＩｎＧａＡｓを活性層とする１．３μｍ帯、１．５μ
ｍ帯）レーザ、ファイバー励起用光源（ＩｎＧａＡｓ歪
み量子井戸活性層／ＧａＡｓ基板を用いる９８０ｎｍ近
傍、ＩｎＧａＡｓＰ歪み量子井戸活性層／ＩｎＰ基板を
用いる１４８０ｎｍ近傍など）レーザなどの通信用半導
体レーザ装置など、特に高出力動作が求められる多用な
装置を挙げることができる。また、通信用レーザでも、
円形に近いレーザはファイバーとの結合効率を高める点
で有効である。また、遠視野像が単一ピークであるもの
は、情報処理や光通信などの幅広い用途に好適なレーザ
として供することができる。

【００８５】さらに、本発明の半導体光デバイス装置
は、半導体レーザ以外に半導体光増幅器、光検出器、光
変調器、光スイッチなどの光素子及びこれらの集積装置
についても応用が可能である。また、本発明は半導体レ
ーザ以外に端面発光型などの発光ダイオード（ＬＥＤ）
としても応用可能である。

【００８６】

【実施例】以下に具体例を挙げて、本発明をさらに詳細
に説明する。以下の実施例に示す材料、試薬、割合、操
作等は、本発明の精神から逸脱しない限り適宜変更する
ことができる。したがって、本発明の範囲は以下に示す
具体例に制限されるものではない。（実施例）本実施例において、図３に示す順に各層を形
成することにより半導体光デバイス装置の一つである半
導体発光素子を製造した。なお図３(ａ)〜（ｆ）には、
構造を把握しやすくするために敢えて寸法を変えている
部分があるが、実際の寸法は以下の文中に記載されると
おりである。

【００８７】厚さ３５０μｍで表面が（１００）面であ
るｎ型ＧａＡｓ（ｎ＝１×１０¹⁸ｃｍ^-3）基板３０１上
に、ＭＯＣＶＤ法により、厚さ２．０μｍのｎ型Ａｌ
_0.4Ｇａ_0.6Ａｓ（Ｓｉドープ：ｎ＝１×１０¹⁸ｃｍ^-3）
からなるｎ型クラッド層３０２、厚さ３０ｎｍのＧａＡ
ｓ光閉じ込め層（ノンドープ）、厚さ６ｎｍのＩｎ_0. ₂
Ｇａ_0.8Ａｓ井戸層（ノンドープ）、厚さ８ｎｍのＧａ
Ａｓバリア層（ノンドープ）、厚さ６ｎｍのＩｎ_0.2Ｇ
ａ_0.8Ａｓ井戸層（ノンドープ）及び厚さ３０ｎｍのＧ
ａＡｓ光閉じ込め層（ノンドープ）を順次積層してなる
二重量子井戸（ＤＱＷ）活性層３０３、厚さ０．１μｍ
のｐ型Ａｌ_0.4Ｇａ_0.6Ａｓ（Ｚｎドープ：ｐ＝１×１０
¹⁸ｃｍ^-3）からなるｐ型第１クラッド層３０４、厚さ１
０ｎｍのｐ型ＧａＡｓ（Ｚｎドープ：ｐ＝１×１０¹⁸ｃ
ｍ^-3）酸化防止層３０５を順次積層することにより、ダ
ブルヘテロ構造を形成した（図３（ａ））。

【００８８】次に、このダブルヘテロ基板の表面に厚さ
０．３μｍのＳｉＮｘからなる保護膜をプラズマＣＶＤ
により堆積させ、フォトリソグラフィーにより［０１
１］Ａ方向を長手方向とするストライプ状の表面保護膜
３０６を形成した。ストライプ状のＳｉＮｘ保護膜３０
６の横幅は２μｍとし、ストライプ状のＳｉＮｘ保護膜
３０６の横方向スペース間隔は約３５０μｍとした（図
３（ｂ））。ＳｉＮｘ保護膜３０６をマスクとして、こ
の周囲にＳｉをイオン注入した。注入条件は６０ｋｅ
Ｖ、５×１０¹³ｃｍ^-2とした。この後、表面に膜厚さ４
０ｎｍのＳｉＮｘからなるコーティング層３０７をプラ
ズマＣＶＤにより堆積させ（図３（ｃ））、熱処理（ア
ニール）を行った。アニール条件は８１０℃、１０分と
した。このあと、ストライプ状のＳｉＮｘ保護膜３０６
が残るように、コーティング層３０７をエッチングによ
り除去した。このとき活性層の光閉じ込め領域における
不純物濃度は、２×１０¹⁸ｃｍ^-3以下であった。

【００８９】上記のストライプ状のＳｉＮｘ保護膜３０
６の両側にＭＯＣＶＤ法を用いた選択成長により、厚さ
０．６μｍのｎ型Ａｌ_0.45Ｇａ_0.55Ａｓ（Ｓｉドープ：
ｎ＝１×１０¹⁸ｃｍ^-3）からなる電流ブロック層３０８
及び厚さ１０ｎｍのｎ型ＧａＡｓ表面保護層（Ｓｉドー
プ：ｎ＝１×１０¹⁸ｃｍ^-3）３０９を形成した（図３
（ｄ））。このとき、ＳｉＮｘ保護膜３０６の両脇に
（１１１）Ｂ面（Ｂ面はＡｓ面を意味する）からなる開
口部側面が形成された。ＳｉＮｘ保護膜３０６のストラ
イプ方向を［０１１］Ａ方向に選択することにより、保
護膜上への横方向成長を抑制できかつ開口部側面のファ
セット面を非常に平坦にすることができた。

【００９０】次に、矩形状のＳｉＮｘ保護膜３０６をエ
ッチングにより除去した。このとき、ＳｉＮｘ保護膜３
０６の除去には緩衝フッ酸液などのウェットエッチング
若しくはＳＦ₆、ＣＦ₄などのガスを用いたドライエッチ
ングを用いた。その後、再びＭＯＣＶＤ法により厚さ
２．０μｍのｐ型Ａｌ_0.4Ｇａ_0.6Ａｓ（Ｚｎドープ：ｐ
＝１×１０¹⁸ｃｍ^-3）からなるｐ型第２クラッド層３１
０及び厚さ３．０μｍのｐ型ＧａＡｓ（Ｚｎドープ：ｐ
＝２×１０¹⁹ｃｍ^-3）からなるコンタクト層３１１を成
長させた（図３（ｅ））。

【００９１】なお、上記ＭＯＣＶＤ法において、III族
原料としてトリメチルガリウム（ＴＭＧ）、トリメチル
インジウム（ＴＭＩ）及びトリメチルアルミニウム（Ｔ
ＭＡ）を、Ｖ族原料としてアルシン及びホスフィンを、
キャリアガスとして水素をそれぞれ用いた。また、ｐ型
ドーパントにはジメチル亜鉛（ＤＥＺ）を、ｎ型ドーパ
ントにはジシランをそれぞれ用いた。さらにｎ型Ａｌ
_0.45Ｇａ_0.55Ａｓ電流ブロック層の成長時には、ＳｉＮ
ｘ保護膜上へのポリの堆積を抑制するために、ＨＣｌガ
スを用いた。

【００９２】この後、ｐ側の電極３１２を蒸着し、基板
を１００μｍまで薄くした後に、ｎ側電極３１３を蒸着
し、アロイした（図３（ｆ））。こうして作製したウェ
ハーを劈開して、チップバーに切り出し、埋込型レーザ
を作製した。端面にコーティングを施した後、２次劈開
によりチップに分離した。チップをジャンクションダウ
ンで組み立てした後、２５℃で連続通電（ＣＷ）にて電
流−光出力、電流−電圧特性を測定した。

【００９３】このようにして作製した半導体レーザ素子
は、低いしきい値電流（１０ｍＡ以下）で発振し、動作
電流の増加とともに光出力が増加し、高出力（２００ｍ
Ｗ以上）までキンクが発生せずに光出力が得られた。さ
らに、高い信頼性（５０℃、２００ｍＷの高温、高出力
における３０００時間以上の安定動作）が得られること
が判明した。また、電流注入のための開口部を選択成長
により形成したので、開口部の側面の起伏も少なく（２
０ｎｍ以下）、また開口幅の均一性を高めることがで
き、上記の半導体レーザ素子を高歩留まりで作製するこ
とができた。なお、側面の起状は原子間力顕微鏡（ＡＦ
Ｍ）により測定を行った。

【００９４】（比較例）通常のイオン注入及び熱処理を
行い、光閉じ込め領域における濃度を６×１０ ¹⁸ｃｍ^-3
にした点を除き、実施例１と同じ工程によってレーザ素
子を作製した。本比較例のレーザ素子は、実施例１とは
活性層の光閉じ込め領域の不純物濃度が第２導電型第１
クラッド層の不純物濃度よりも高くなっている。この素
子構造のレーザでは、動作電流を増加させたところ、約
２００ｍＷの光出力が得られた時にＣＯＤが発生し、レ
ーザ素子が壊れてしまった。

【００９５】

【発明の効果】本発明の半導体光デバイス装置は、活性
層の光閉じ込め領域の不純物濃度が第２導電型クラッド
層の領域Ａの不純物濃度よりも低いため、光吸収ロスを
少なくすることができ、かつリーク電流の発生を抑える
ことができる。また、第２導電型クラッド層の領域Ａが
領域Ｂよりも高抵抗又は異なる導電型となっているた
め、第２導電型クラッド層の領域Ａ方向への電流の拡散
を抑えることができるため、電流狭窄が向上し、活性層
への電流ロスを少なくすることができる。さらに、第２
導電型クラッド層の領域Ａ上に電流ブロック層を形成
し、かつ電流ブロック層を第２導電型クラッド層よりも
高抵抗又は異なる導電型とすれば、さらに横方向への電
流の拡散を抑制し、活性層へ有効に電流を流すことがで
きる。したがって、本発明の半導体光デバイス装置は、
しきい値電流を小さくできるため、電流光変換効率を向
上することができる。また、本発明の半導体光デバイス
装置は、発光効率が向上し、特に高出力時におけるＣＯ
Ｄを有効に抑制することができるため、信頼性の高い半
導体光デバイス装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の半導体光デバイス装置の一実施例の
斜視図である。

【図２】従来の一般的なセルフアライン導波路型スト
ライプ構造を示す斜視図である。

【図３】本発明の半導体光デバイス装置の製造工程の
一例を説明する工程図である。

【図４】本発明の半導体光デバイス装置の一実施例の
活性層のバンドギャップを示す図であり、(ａ)は窓領域
のバンドギャップを示す図であり、（ｂ）は窓領域の形
成されていない場合のバンドギャップを示す図である。

【図５】本発明の半導体発光装置の一実施例の上面図
である。

【符号の説明】

１：基板２：第１導電型クラッド層３：活性層４：第２導電型第１クラッド層５：酸化防止層６：電流ブロック層７：表面保護層８：開口部９：第２導電型第２クラッド層１０：コンタクト層１５：基板１６：第１導電型クラッド層１７：活性層１８：第２導電第１クラッド層１９：酸化防止層２０：表面保護層２１：第２導電型第２クラッド層２２：コンタクト層２５：窓領域２６：混晶領域５１、５５：光ガイド層５２、５４：量子井戸層５３：バリア層６０：光導波領域６１：光閉じ込め領域６２：領域Ａ６３：領域Ｂ３０１：基板３０２：ｎ型クラッド層３０３：活性層３０４：ｐ型クラッド層３０５：ｐ型酸化防止層３０６：ＳｉＮｘ保護膜３０７：ＳｉＮｘコーティング層３０８：電流ブロック層３０９：表面保護層３１０：ｐ型第２クラッド層３１１：コンタクト層３１２：ｐ側電極３１３：ｎ側電極Ｗ１：端部幅Ｗ２：中央部幅

Claims

【特許請求の範囲】

【請求項１】基板、該基板上に形成された第１導電型
クラッド層、該第１導電型クラッド層上に形成された活
性層、該活性層上に形成された第２導電型クラッド層を
有する半導体光デバイス装置であって、前記活性層は、
該活性層の縦方向の中央に形成される光導波領域と、該
光導波領域の両側に形成される、該光導波領域よりもバ
ンドギャップが大きく、かつ屈折率が小さい光閉じ込め
領域とからなり、前記光閉じ込め領域の不純物濃度は、
前記光閉じ込め領域の真上に位置する前記第２導電型ク
ラッド層の領域Ａにおける不純物濃度よりも低いことを
特徴とする半導体光デバイス装置。
【請求項２】前記活性層の光閉じ込め領域の不純物濃
度が、５Ｘ１０¹⁸ｃｍ^-3以下であることを特徴とする請
求項１に記載の半導体光デバイス装置。
【請求項３】前記活性層の光導波領域の横幅が中央部
と端面近傍とで異なることを特徴とする請求項１又は２
に記載の半導体光デバイス装置。
【請求項４】前記第２導電型クラッド層の領域Ａが、
前記活性層の光導波領域の真上に位置する第２導電型ク
ラッド層の領域Ｂよりも高抵抗又は異なる導電型となっ
ていることを特徴とする請求項１〜３のいずれかに記載
の半導体光デバイス装置。
【請求項５】前記活性層が量子井戸層を有することを
特徴とする請求項１〜４のいずれかに記載の半導体光デ
バイス装置。
【請求項６】前記量子井戸層に圧縮歪みがかかってい
ることを特徴とする請求項５に記載の半導体光デバイス
装置。
【請求項７】前記量子井戸層の構成元素としてＩｎを
含むことを特徴とする請求項５又は６に記載の半導体光
デバイス装置。
【請求項８】前記量子井戸層が少なくともＧａＡｓ、
ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＩｎＡｓ、Ｇａ
ＩｎＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰ、ＡｌＧａＩ
ｎＡｓＰ、ＧａＮ又はＩｎＧａＮからなることを特徴と
する請求項５〜７のいずれかに記載の半導体光デバイス
装置。
【請求項９】前記活性層が前記量子井戸層を挟むバリ
ア層及び／又は光ガイド層を有し、かつ該バリア層及び
／又はガイド層の厚みが前記量子井戸層よりも厚いこと
を特徴とする請求項５〜８のいずれかに記載の半導体光
デバイス装置。
【請求項１０】前記量子井戸層を挟むバリア層及び／
又は光ガイド層の構成元素としてＡｌを含むことを特徴
とする請求項９に記載の半導体光デバイス装置。
【請求項１１】前記活性層の光閉じ込め領域内の量子
井戸層が混晶化していることを特徴とする請求項５〜１
０のいずれかに記載の半導体光デバイス装置。
【請求項１２】前記活性層の光導波領域の少なくとも
片側の端面近傍で前記量子井戸層のバンドギャップが光
導波領域中央部よりも大きい窓領域が形成されているこ
とを特徴とする請求項５〜１１のいずれかに記載の半導
体光デバイス装置。
【請求項１３】前記窓領域で前記量子井戸層が混晶化
していることを特徴とする請求項１２に記載の半導体光
デバイス装置。
【請求項１４】前記窓領域の上に保護膜が形成される
ことを特徴とする請求項１２又は１３に記載の半導体光
デバイス装置。
【請求項１５】前記第２導電型クラッド層の領域Ａ上
に電流ブロック層が形成されていることを特徴とする請
求項１〜１４のいずれかに記載の半導体光デバイス装
置。
【請求項１６】前記電流ブロック層が、少なくとも第
１導電型又は高抵抗の半導体層で構成されていることを
特徴とする請求項１５に記載の半導体光デバイス装置。
【請求項１７】前記半導体光デバイス装置が半導体レ
ーザであることを特徴とする請求項１〜１６のいずれ
かに記載の半導体光デバイス装置。
【請求項１８】前記半導体光デバイス装置が半導体光
増幅器であることを特徴とする請求項１〜１６のいずれ
かに記載の半導体光デバイス装置。
【請求項１９】光ファイバー増幅器励起用光源として
用いられることを特徴とする請求項１〜１６のいずれか
に記載の半導体光デバイス装置。
【請求項２０】基板、第１導電型クラッド層、活性
層、第２導電型クラッド層をこの順に形成する工程ａ
と、不純物をイオン注入した後に熱処理をして活性層に
光閉じ込め領域を形成する工程ｂとを含むことを特徴と
する半導体光デバイス装置の製造方法。
【請求項２１】前記活性層の光閉じ込め領域の不純物
濃度が、該光閉じ込め領域の真上に位置する第２導電型
クラッド層の領域Ａの不純物濃度よりも低くなるように
不純物をイオン注入することを特徴とする請求項２０に
記載の半導体光デバイス装置の製造方法。
【請求項２２】第２導電型クラッド層の厚さが０．０
１〜１μｍである場合に、イオン注入する注入エネルギ
ーを５〜１０００ｋｅＶとすることを特徴とする請求項
１９又は２１に記載の半導体光デバイス装置の製造方
法。
【請求項２３】不純物をイオン注入する場合のイオン
注入量を０．５×１０^-1 ³ｃｍ^-2〜２０×１０^-13ｃｍ^-2
とすることを特徴とする請求項２２に記載の半導体光デ
バイス装置の製造方法。
【請求項２４】イオン注入した元素が熱処理により実
質的に活性層へ拡散しないことを特徴とする請求項２０
〜２３のいずれかに記載の半導体光デバイス装置の製造
方法。
【請求項２５】前記工程ｂにおいて、イオン注入する
前にイオン注入しない部分の表面に表面保護膜を形成
し、イオン注入後に該表面保護膜を除去する工程を含む
ことを特徴とする請求項２０〜２４のいずれかに記載の
半導体光デバイス装置の製造方法。
【請求項２６】前記表面保護膜がＳｉＮｘであること
を特徴とする請求項２５に記載の半導体光デバイス装置
の製造方法。
【請求項２７】前記工程ｂにおいて、熱処理をする前
に第２導電型クラッド層の表面にコーティング層を形成
し、かつ、熱処理をした後に該コーティング層を除去す
ることを特徴とする請求項２０〜２６のいずれかに記載
の半導体光デバイス装置の製造方法
【請求項２８】前記コーティング層がＳｉ系アモルフ
ァスからなることを特徴とする請求項２７に記載の半導
体光デバイス装置の製造方法。