[go: up one dir, main page]

JP2002123301A - Control device - Google Patents

Control device

Info

Publication number
JP2002123301A
JP2002123301A JP2000312135A JP2000312135A JP2002123301A JP 2002123301 A JP2002123301 A JP 2002123301A JP 2000312135 A JP2000312135 A JP 2000312135A JP 2000312135 A JP2000312135 A JP 2000312135A JP 2002123301 A JP2002123301 A JP 2002123301A
Authority
JP
Japan
Prior art keywords
signal
control device
output
abnormality
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000312135A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Nakao
圭志 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2000312135A priority Critical patent/JP2002123301A/en
Publication of JP2002123301A publication Critical patent/JP2002123301A/en
Pending legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】 【課題】 何等かの異常が発生した場合には、確実かつ
遅延時間無く出力信号を停止させる。 【解決手段】 IOモジュール30に、ウオッチドッグ
タイマ回路38を設ける。ウオッチドッグタイマ回路3
8は、シリアル/パラレル変換回路33からのパラレル
信号のうちの1つの信号をキック信号37として入力
し、キック信号37が入力されなくなるとコントローラ
本体10に何らかの異常が発生したと判定してドライバ
イネーブル信号39を出力する。そのため、異常が発生
すると出力信号40をすぐに停止状態とすることができ
る。また、CPU11自体に異常が発生してソフトウェ
アによる異常処理をできない場合でも、出力信号40を
停止状態にでき安全性がより高くなる。
(57) [Summary] [Problem] To stop an output signal reliably and without a delay time when any abnormality occurs. A watchdog timer circuit is provided in an IO module. Watchdog timer circuit 3
The controller 8 receives one of the parallel signals from the serial / parallel conversion circuit 33 as the kick signal 37, and determines that some abnormality has occurred in the controller main body 10 when the kick signal 37 is not input, thereby enabling the driver. The signal 39 is output. Therefore, when an abnormality occurs, the output signal 40 can be immediately stopped. Further, even when an abnormality occurs in the CPU 11 itself and the abnormality processing cannot be performed by the software, the output signal 40 can be stopped and the safety is further improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、産業用ロボット等
の各種制御機器を制御するためのコントロール装置に関
し、特に何らかの異常が発生した場合に制御している産
業用ロボットを安全に停止状態とすることができるコン
トロール装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device for controlling various control devices such as an industrial robot, and more particularly to a control device for safely stopping an industrial robot when any abnormality occurs. Related to a control device.

【0002】[0002]

【従来の技術】産業用ロボット等の各種制御機器を制御
するためにコントロール装置が広く用いられている。こ
のコントロール装置は、コントローラ本体とIOモジュ
ールとから構成され、予め定められた手順に従って産業
用ロボットを制御している。
2. Description of the Related Art Control devices are widely used to control various control devices such as industrial robots. This control device includes a controller main body and an IO module, and controls an industrial robot according to a predetermined procedure.

【0003】このようなコントロール装置では、何らか
の異常が発生した場合には、これを検出して制御中の制
御機器の動作を停止する等の異常処理を行う必要があ
る。
In such a control device, when any abnormality occurs, it is necessary to detect the abnormality and perform an abnormality process such as stopping the operation of the control device under control.

【0004】例えばコントロール装置によりアーク溶接
機器を制御している場合に、コントローラ本体に異常が
発生すると、本来停止しなければならないタイミングに
おいてアーク溶接が継続され人体や製品に危害を及ぼす
おそれがある。
[0004] For example, when an abnormality occurs in the controller main body when the arc welding equipment is controlled by the control device, the arc welding is continued at the timing when the operation should be stopped, and there is a possibility that the human body or the product is harmed.

【0005】このような異常が発生した場合に異常処理
を行う機能を有する従来のコントロール装置を図3に示
す。
FIG. 3 shows a conventional control device having a function of performing an abnormality process when such an abnormality occurs.

【0006】この従来のコントロール装置は、図3に示
されるように、コントローラ本体10と、IOモジュー
ル50とから構成されている。コントローラ本体10と
IOモジュール50はシリアル通信ライン20により接
続され、IOモジュール50は出力信号40を出力する
ことにより接続されている各種制御機器の制御を行って
いる。
[0006] As shown in FIG. 3, this conventional control device includes a controller main body 10 and an IO module 50. The controller main body 10 and the IO module 50 are connected by the serial communication line 20, and the IO module 50 controls the connected control devices by outputting the output signal 40.

【0007】また、コントローラ本体10は、リアルタ
イムクロック回路(RTC)12と、CPU11と、通
信チップ15と、ウオッチドックタイマ回路(WDT)
17とから構成されている。
The controller body 10 includes a real-time clock circuit (RTC) 12, a CPU 11, a communication chip 15, a watchdog timer circuit (WDT), and the like.
17.

【0008】CPU11は、リアルタイムクロック回路
12により生成されたリアルタイムクロックに基づいた
一定間隔の周期的なソフトウェア処理を行っていて、各
種制御機器を制御するための信号を生成して通信チップ
15を介してIOモジュール50へ出力している。ま
た、CPU11は、一定間隔の周期的なソフトウェア処
理において、周期的なキック信号16を生成して出力
し、異常検出信号18を入力するとソフトウェアによる
異常処理を行い、IOモジュール50への出力停止等の
処理を行う。
The CPU 11 performs periodic software processing at regular intervals based on the real-time clock generated by the real-time clock circuit 12, generates signals for controlling various control devices, and sends the signals through the communication chip 15. Output to the IO module 50. Further, the CPU 11 generates and outputs a periodic kick signal 16 in a periodic software processing at a constant interval, performs an abnormality processing by software when an abnormality detection signal 18 is input, stops output to the IO module 50, and the like. Is performed.

【0009】ウオッチドックタイマ回路(WDT)17
は、キック信号16が一定間隔で周期的に入力されてい
る間は異常検出信号18を出力せず、キック信号16が
入力されなくなるとCPU11に何らかの異常が発生し
たと判定して異常検出信号18を出力する。
Watchdog timer circuit (WDT) 17
Does not output the abnormality detection signal 18 while the kick signal 16 is periodically input at regular intervals, and determines that some abnormality has occurred in the CPU 11 when the kick signal 16 is no longer input. Is output.

【0010】また、IOモジュール50は、通信チップ
31と、シリアル/パラレル変換回路33と、ドライバ
54とから構成されている。
The IO module 50 includes a communication chip 31, a serial / parallel conversion circuit 33, and a driver 54.

【0011】シリアル/パラレル変換回路33は、通信
チップ31を介してコントローラ本体10から受信した
シリアル信号をパラレル信号に変換して出力している。
ドライバ54は、シリアル/パラレル変換回路33によ
り出力されたパラレル信号を入力し、電圧レベルを調整
した後にコネクタ35を介して制御機器を駆動するため
の出力信号40として出力している。
The serial / parallel conversion circuit 33 converts a serial signal received from the controller main body 10 via the communication chip 31 into a parallel signal and outputs the parallel signal.
The driver 54 receives the parallel signal output from the serial / parallel conversion circuit 33, adjusts the voltage level, and outputs the signal as an output signal 40 for driving a control device via the connector 35.

【0012】次に、この従来のコントロール装置の動作
について説明する。
Next, the operation of the conventional control device will be described.

【0013】先ず、コントローラ本体10、IOモジュ
ール50に何の異常も発生していない通常の状態におけ
る動作について説明する。
First, the operation in a normal state in which no abnormality has occurred in the controller body 10 and the IO module 50 will be described.

【0014】コントローラ本体10では、CPU11に
よりリアルタイムクロックに基づいた一定間隔の周期的
なソフトウェア処理が行われている。このソフトウェア
処理により、IOモジュール50への出力信号が生成さ
れ、この出力信号は通信チップ15と通信チップ31と
の間のシリアル通信ライン20を介してIOモジュール
50へと伝送される。シリアル/パラレル変換回路33
は、通信チップ31により受信されたシリアル信号をパ
ラレル信号に変換しドライバ54に出力する。ドライバ
54では、シリアル/パラレル変換回路33により出力
されたパラレル信号を入力し、電圧レベルを調整した後
にコネクタ35を介して出力信号40として各種制御機
器へ出力している。各種制御機器は、この出力信号40
のオン/オフにより制御され、予め定められた手順の動
作を行う。
In the controller body 10, the CPU 11 performs periodic software processing at regular intervals based on a real-time clock. By this software processing, an output signal to the IO module 50 is generated, and this output signal is transmitted to the IO module 50 via the serial communication line 20 between the communication chip 15 and the communication chip 31. Serial / parallel conversion circuit 33
Converts the serial signal received by the communication chip 31 into a parallel signal and outputs the signal to the driver 54. The driver 54 receives the parallel signal output from the serial / parallel conversion circuit 33, adjusts the voltage level, and outputs it as an output signal 40 to various control devices via the connector 35. Various control devices output the output signal 40
Is controlled by ON / OFF of the switch, and performs an operation of a predetermined procedure.

【0015】次に、コントローラ本体10におけるCP
U11において何らかの異常が発生した場合の動作につ
いて説明する。
Next, the CP in the controller body 10
The operation when some abnormality occurs in U11 will be described.

【0016】CPU11に何らかの異常が発生すると、
CPU11では周期的なソフトウェア処理が行われなく
なりキック信号16が出力されなくなる。すると、ウオ
ッチドッグタイマ回路17は異常検出信号18をCPU
11に対して出力する。そのため、CPU11ではソフ
トウェアによる異常処理が行われ、IOモジュール50
への出力停止等の処理が行われる。
If any abnormality occurs in the CPU 11,
In the CPU 11, the periodic software processing is not performed, and the kick signal 16 is not output. Then, the watchdog timer circuit 17 outputs the abnormality detection signal 18 to the CPU.
11 is output. Therefore, the CPU 11 performs an abnormal process by software, and the IO module 50
Processing such as stop of output to is performed.

【0017】上記で説明した従来のコントロール装置で
は、CPU11に異常が発生した場合でもウオッチドッ
グタイマ回路17から異常検出信号18が出力されて異
常処理を行いIOモジュール50への出力を停止するソ
フトウェア処理をとることができる。このような処理に
より充分に安全が確保することができる場合もある。し
かし、この従来のコントロール装置では、何らかの異常
の発生が検出されてから、IOモジュール50への出力
が停止される間にソフトウェアによる処理を必要とする
ため、異常検出から出力停止までの間にある程度の遅延
時間が発生してしまう。
In the conventional control device described above, even when an abnormality occurs in the CPU 11, the abnormality detection signal 18 is output from the watchdog timer circuit 17 to execute the abnormality processing and stop the output to the IO module 50. Can be taken. In some cases, such processing can ensure sufficient safety. However, in this conventional control device, software processing is required while the output to the IO module 50 is stopped after the occurrence of some abnormality is detected. Delay time occurs.

【0018】また、CPU11におけるソフトウェア処
理自身が正常に起動しない場合には、たとえ異常検出信
号18が入力された場合であってもIOモジュール50
への出力は停止されず安全を確保することができない。
When the software processing itself in the CPU 11 does not normally start, even if the abnormality detection signal 18 is input, the IO module 50
Output is not stopped and safety cannot be ensured.

【0019】[0019]

【発明が解決しようとする課題】上述した従来のコント
ロール装置では、下記のような問題点があった。 (1)異常が発生してから出力信号を停止状態とするま
でにある程度の遅延時間が発生してしまう。 (2)コントローラ本体におけるCPU自体が異常とな
ってしまうと出力信号を停止状態とすることができな
い。
The above-mentioned conventional control device has the following problems. (1) A certain delay time occurs from the occurrence of an abnormality until the output signal is stopped. (2) If the CPU of the controller itself becomes abnormal, the output signal cannot be stopped.

【0020】本発明の目的は、何等かの異常が発生した
場合には、確実かつ遅延時間無く出力信号を停止状態と
することができるコントロール装置を提供することであ
る。
It is an object of the present invention to provide a control device capable of stopping an output signal reliably and without delay when any abnormality occurs.

【0021】[0021]

【課題を解決するための手段】上記目的を達成するため
に、本発明のコントロール装置は、予め設定された手順
に基づいて制御機器を駆動するコントロール装置であっ
て、前記制御機器を制御するためのシリアル信号を生成
して出力するコントローラ本体と、前記コントローラ本
体からのシリアル信号をパラレル信号に変換するシリア
ル/パラレル変換回路と、前記シリアル/パラレル変換
回路からのパラレル信号のうちの1つの信号をキック信
号として入力し、該キック信号が入力されなくなると前
記コントローラ本体に異常が発生したと判定してドライ
バイネーブル信号を出力するウオッチドッグタイマ回路
と、前記シリアル/パラレル変換回路からのパラレル信
号に基づいて前記制御機器を駆動するための出力信号を
生成して出力していて前記ドライバイネーブル信号が出
力されると出力中の前記出力信号を停止状態とするドラ
イバとを有するIOモジュールと、から構成される。
In order to achieve the above object, a control device according to the present invention is a control device for driving a control device based on a preset procedure. The control device controls the control device. A serial / parallel conversion circuit for converting a serial signal from the controller main body into a parallel signal, and a signal output from one of the parallel signals from the serial / parallel conversion circuit. A watchdog timer circuit that inputs a kick signal, and when the kick signal is not input, determines that an abnormality has occurred in the controller main body and outputs a driver enable signal; and a parallel signal from the serial / parallel conversion circuit. Generating and outputting an output signal for driving the control device. And IO module having a driver for the output signal in the output stop state and the driver enable signal is output Te, composed.

【0022】本発明によれば、ウオッチドッグタイマ回
路が異常の発生を検出し、ドライバイネーブル信号を出
力するのとほぼ同時にドライバからの出力信号が停止状
態となるので、異常発生から出力信号が停止状態となる
までの遅延時間を従来のコントロール装置と比較して短
縮することができる。
According to the present invention, the output signal from the driver is stopped almost at the same time that the watchdog timer circuit detects the occurrence of the abnormality and outputs the driver enable signal. It is possible to reduce the delay time until the state becomes as compared with the conventional control device.

【0023】また、本発明によれば、コントローラ本体
におけるCPU自体に異常が発生し、ソフトウェアによ
る異常処理を行うことができない場合であっても、ウオ
ッチドッグタイマ回路が異常の発生を検出してドライバ
イネーブル信号を出力することによりドライバは出力信
号を停止状態とするので、安全性をより高くすることが
できる。
Further, according to the present invention, even if an abnormality occurs in the CPU itself in the controller body and the abnormality processing cannot be performed by software, the watchdog timer circuit detects the abnormality and outputs the error to the driver. By outputting the enable signal, the driver stops the output signal, so that the safety can be further improved.

【0024】[0024]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1は本発明の一実
施形態のコントロール装置の構成を示すブロック図であ
る。図1において、図3中の構成要素と同一の構成要素
には同一の符号を付し、説明を省略するものとする。
Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a control device according to an embodiment of the present invention. In FIG. 1, the same components as those in FIG. 3 are denoted by the same reference numerals, and description thereof will be omitted.

【0025】本実施形態のコントロール装置は、コント
ローラ本体10と、IOモジュール30とから構成され
ている。IOモジュール30は、図3に示した従来のコ
ントロール装置におけるIOモジュール50に対して、
ウオッチドッグタイマ回路38が新たに追加され、ドラ
イバ54がドライバ34に置き換えられたものである。
The control device of the present embodiment comprises a controller main body 10 and an IO module 30. The IO module 30 is different from the IO module 50 in the conventional control device shown in FIG.
The watchdog timer circuit 38 is newly added, and the driver 54 is replaced with the driver 34.

【0026】ウオッチドッグタイマ回路38は、シリア
ル/パラレル変換回路33からのパラレル信号のうちの
1つの信号をキック信号37として入力し、キック信号
37が入力されなくなるとコントローラ本体10に何ら
かの異常が発生したと判定してドライバイネーブル信号
39を出力する。
The watchdog timer circuit 38 inputs one of the parallel signals from the serial / parallel conversion circuit 33 as a kick signal 37. If the kick signal 37 is not input, some abnormality occurs in the controller body 10. Then, the driver enable signal 39 is output.

【0027】ドライバ34は、ドライバ54の機能に加
えてウオッチドッグタイマ回路38からドライバイネー
ブル信号39を入力した場合には、出力信号40を停止
状態とする機能を有している。
The driver 34 has a function of stopping the output signal 40 when a driver enable signal 39 is input from the watchdog timer circuit 38 in addition to the function of the driver 54.

【0028】また、本実施形態のコントロール装置で
は、CPU11はIOモジュール30へ出力する信号
に、ウオッチドッグタイマ回路38に出力するためのキ
ック信号を含めている。
In the control device of the present embodiment, the CPU 11 includes a kick signal to be output to the watchdog timer circuit 38 in the signal output to the IO module 30.

【0029】次に、本実施形態のコントロール装置の動
作を図1、図2を参照して詳細に説明する。図2は、本
実施形態のコントロール装置の動作を示すタイミングチ
ャートである。
Next, the operation of the control device according to the present embodiment will be described in detail with reference to FIGS. FIG. 2 is a timing chart showing the operation of the control device of the present embodiment.

【0030】本実施形態のコントロール装置では、キッ
ク信号37が周期的に出力されている間はウオッチドッ
グタイマ回路38はドライバイネーブル信号39を出力
しないため、ドライバ34はシリアル/パラレル変換回
路33からの出力に基づいて出力信号40を出力してい
る。
In the control device according to the present embodiment, the watchdog timer circuit 38 does not output the driver enable signal 39 while the kick signal 37 is periodically output. The output signal 40 is output based on the output.

【0031】そして、コントローラ本体10において何
らかの異常が発生し、時刻t1において本来入力される
べきキック信号37がウオッチドッグタイマ回路38に
入力されなくなると、ウオッチドッグタイマ回路38は
ドライバイネーブル信号39を出力するようになる。そ
のため、ドライバ34は、全ての出力信号40を停止状
態とし、制御中の各種制御機器の動作を停止させる。
When some kind of abnormality occurs in the controller body 10 and the kick signal 37 which should be inputted at the time t 1 is not inputted to the watch dog timer circuit 38, the watch dog timer circuit 38 outputs the driver enable signal 39. Output. Therefore, the driver 34 stops all the output signals 40 and stops the operation of various control devices under control.

【0032】ドライバ34はハードウェア回路により構
成されているため、ドライバイネーブル信号39が出力
されてから出力信号40を停止状態とするまでの間の遅
延時間はほぼゼロと考えることができる。そのため、本
実施形態のコントロール装置によれば、ウオッチドッグ
タイマ回路38が異常の発生を検出し、ドライバイネー
ブル信号39を出力するのとほぼ同時にドライバ34か
らの出力信号40が停止状態となる。この結果、異常発
生から出力信号40が停止状態となるまでの遅延時間を
従来のコントロール装置と比較して短縮することができ
る。
Since the driver 34 is constituted by a hardware circuit, the delay time from when the driver enable signal 39 is output to when the output signal 40 is stopped can be considered to be almost zero. Therefore, according to the control device of the present embodiment, the output signal 40 from the driver 34 is stopped almost at the same time when the watchdog timer circuit 38 detects the occurrence of the abnormality and outputs the driver enable signal 39. As a result, the delay time from the occurrence of the abnormality to the stop of the output signal 40 can be reduced as compared with the conventional control device.

【0033】また、本実施形態のコントロール装置によ
れば、コントローラ本体10におけるCPU11自体に
異常が発生し、ソフトウェアによる異常処理を行うこと
ができない場合であっても、ウオッチドッグタイマ回路
38が異常の発生を検出してドライバイネーブル信号3
9を出力することによりドライバ34は出力信号40を
停止状態とする。そのため本実施形態のコントロール装
置によれば、従来のコントロール装置と比較して、安全
性をより高くすることができる。
Further, according to the control device of the present embodiment, even if the CPU 11 in the controller main body 10 has an abnormality and the software cannot perform the abnormality processing, the watchdog timer circuit 38 is not operated. The occurrence is detected and the driver enable signal 3
By outputting the signal 9, the driver 34 stops the output signal 40. Therefore, according to the control device of the present embodiment, safety can be further improved as compared with the conventional control device.

【0034】本実施形態では、産業用ロボット等の各種
制御機器を制御するためのFA(Factory Automation)
コントロール装置を用いて説明したが、本発明はこのよ
うな場合に限定されるものではなく、産業用ロボット等
以外の制御機器を制御するための一般的なコントロール
装置に対しても同様に適用することができるものであ
る。
In this embodiment, an FA (Factory Automation) for controlling various control devices such as an industrial robot is used.
Although the description has been made using the control device, the present invention is not limited to such a case, and is similarly applied to a general control device for controlling a control device other than an industrial robot. Is what you can do.

【0035】[0035]

【発明の効果】以上説明したように、本発明は、下記の
ような効果を有する。 (1)異常が発生してから出力信号を停止状態とするま
での遅延時間を従来と比較して短縮することができる。 (2)コントローラ本体におけるCPU自体が異常とな
りソフトウェアによる異常処置を行うことができない場
合でも、出力信号を停止状態とすることができ安全性を
高くすることができる。
As described above, the present invention has the following effects. (1) The delay time from the occurrence of an abnormality to the stop of the output signal can be shortened as compared with the related art. (2) Even in the case where the CPU itself in the controller body becomes abnormal and it is not possible to perform an abnormal action by software, the output signal can be stopped and the safety can be enhanced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態のコントロール装置の構成
を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a control device according to an embodiment of the present invention.

【図2】図1のコントロール装置の動作を示すタイミン
グチャートである。
FIG. 2 is a timing chart showing an operation of the control device of FIG.

【図3】従来のコントロール装置の構成を示すブロック
図である。
FIG. 3 is a block diagram showing a configuration of a conventional control device.

【符号の説明】[Explanation of symbols]

10 コントローラ本体 11 CPU 12 リアルタイムクロック回路(RTC) 15 通信チップ 16 キック信号 17 ウオッチドッグタイマ回路 18 異常検出信号 20 シリアル通信ライン 30 IOモジュール 31 通信チップ 33 シリアル/パラレル変換回路(S/P) 34 ドライバ 35 コネクタ 37 キック信号 38 ウオッチドッグタイマ 39 ドライバイネーブル信号 40 出力信号 50 IOモジュール 54 ドライバ Reference Signs List 10 Controller main body 11 CPU 12 Real-time clock circuit (RTC) 15 Communication chip 16 Kick signal 17 Watchdog timer circuit 18 Abnormality detection signal 20 Serial communication line 30 IO module 31 Communication chip 33 Serial / parallel conversion circuit (S / P) 34 Driver 35 Connector 37 Kick signal 38 Watchdog timer 39 Driver enable signal 40 Output signal 50 IO module 54 Driver

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 予め設定された手順に基づいて制御機器
を駆動するコントロール装置であって、 前記制御機器を制御するためのシリアル信号を生成して
出力するコントローラ本体と、 前記コントローラ本体からのシリアル信号をパラレル信
号に変換するシリアル/パラレル変換回路と、前記シリ
アル/パラレル変換回路からのパラレル信号のうちの1
つの信号をキック信号として入力し、該キック信号が入
力されなくなると前記コントローラ本体に異常が発生し
たと判定してドライバイネーブル信号を出力するウオッ
チドッグタイマ回路と、前記シリアル/パラレル変換回
路からのパラレル信号に基づいて前記制御機器を駆動す
るための出力信号を生成して出力していて前記ドライバ
イネーブル信号が出力されると出力中の前記出力信号を
停止状態とするドライバとを有するIOモジュールと、 から構成されるコントロール装置。
1. A control device for driving a control device based on a preset procedure, comprising: a controller main body for generating and outputting a serial signal for controlling the control device; A serial / parallel conversion circuit for converting a signal into a parallel signal, and one of parallel signals from the serial / parallel conversion circuit.
A clock dog circuit that inputs two signals as kick signals, determines that an abnormality has occurred in the controller body when the kick signal is no longer input, and outputs a driver enable signal; and a parallel signal from the serial / parallel conversion circuit. An IO module comprising: a driver that generates and outputs an output signal for driving the control device based on a signal, and outputs the output enable signal when the driver enable signal is output, and the output signal is stopped. Control device consisting of:
JP2000312135A 2000-10-12 2000-10-12 Control device Pending JP2002123301A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000312135A JP2002123301A (en) 2000-10-12 2000-10-12 Control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000312135A JP2002123301A (en) 2000-10-12 2000-10-12 Control device

Publications (1)

Publication Number Publication Date
JP2002123301A true JP2002123301A (en) 2002-04-26

Family

ID=18791781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000312135A Pending JP2002123301A (en) 2000-10-12 2000-10-12 Control device

Country Status (1)

Country Link
JP (1) JP2002123301A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044103A (en) * 2010-08-23 2012-03-01 Fanuc Ltd Laser oscillator controller
US9752526B2 (en) 2013-06-20 2017-09-05 Denso Corporation Load driving device
JP2021068835A (en) * 2019-10-25 2021-04-30 株式会社Screenホールディングス Substrate processing apparatus and substrate processing method
JP2023142458A (en) * 2022-03-25 2023-10-05 株式会社日立製作所 Control device and control system
JP2023547951A (en) * 2020-10-12 2023-11-14 ザ・ジョンズ・ホプキンス・ユニバーシティ robot watchdog

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044103A (en) * 2010-08-23 2012-03-01 Fanuc Ltd Laser oscillator controller
CN102377102A (en) * 2010-08-23 2012-03-14 发那科株式会社 Laser oscillator control device
DE102011110717A1 (en) 2010-08-23 2012-03-29 Fanuc Corporation Laser oscillator control device
DE102011110717B4 (en) * 2010-08-23 2013-06-06 Fanuc Corporation Laser oscillator control device
US8611381B2 (en) 2010-08-23 2013-12-17 Fanuc Corporation Laser oscillator control device
US9752526B2 (en) 2013-06-20 2017-09-05 Denso Corporation Load driving device
JP2021068835A (en) * 2019-10-25 2021-04-30 株式会社Screenホールディングス Substrate processing apparatus and substrate processing method
JP7317664B2 (en) 2019-10-25 2023-07-31 株式会社Screenホールディングス SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD
JP2023547951A (en) * 2020-10-12 2023-11-14 ザ・ジョンズ・ホプキンス・ユニバーシティ robot watchdog
JP2023142458A (en) * 2022-03-25 2023-10-05 株式会社日立製作所 Control device and control system
JP7689096B2 (en) 2022-03-25 2025-06-05 株式会社日立製作所 Control device and control system

Similar Documents

Publication Publication Date Title
EP3220538A2 (en) Motor controller
JP2002510082A (en) Data transmission method
JP2002123301A (en) Control device
EP4036668B1 (en) Functional safety techniques for industrial automation devices
JP4657802B2 (en) Dual system control system
JP4645476B2 (en) Slave device
JP6743178B2 (en) Robot control system and method
CN112234690A (en) Power protection circuit, device and method
JP3196256B2 (en) Communication error handling method for distributed process control device
JPS61285315A (en) Automatic combustion control device of remote control type
JP2706390B2 (en) Vector unit usage right switching control method using multiple scalar units
JP2004185570A (en) Programmable controller and noise detection program for programmable controller
JPH01120653A (en) Processing system for recovery of abnormality
KR970002398B1 (en) The emergency detection method using interrupt handler
JPH0536501U (en) Electronic device control device
JP3786045B2 (en) Control repeater for self-report receiver
JPH1051515A (en) Communication abnormality detector
KR100427789B1 (en) Data input / output method
KR19980084888A (en) Auto Reset Device on Processor
JP2004252555A (en) Microcomputer built-in sensor having self-diagnostic function
JPH10200602A (en) Master / slave communication system
JPH02130659A (en) Self-diagnostic system for input / output controller
JP2017146757A (en) Signal input/output system between microcomputer and external device
JPS61131044A (en) External signal controlling system
JPS61145617A (en) Power supply disconnection circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060906