JP2002119055A - Dc-dc converter - Google Patents
Dc-dc converterInfo
- Publication number
- JP2002119055A JP2002119055A JP2000302294A JP2000302294A JP2002119055A JP 2002119055 A JP2002119055 A JP 2002119055A JP 2000302294 A JP2000302294 A JP 2000302294A JP 2000302294 A JP2000302294 A JP 2000302294A JP 2002119055 A JP2002119055 A JP 2002119055A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- surge absorbing
- voltage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 87
- 239000003990 capacitor Substances 0.000 claims abstract description 70
- 238000011084 recovery Methods 0.000 claims abstract description 40
- 238000009499 grossing Methods 0.000 claims abstract description 32
- 238000010521 absorption reaction Methods 0.000 claims description 10
- 238000007599 discharging Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 22
- 239000008186 active pharmaceutical agent Substances 0.000 description 15
- 238000001514 detection method Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000009825 accumulation Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000005219 brazing Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、負荷に直流電力を
供給するためのＤＣ−ＤＣコンバータに関する。The present invention relates to a DC-DC converter for supplying DC power to a load.
【０００２】[0002]
【従来の技術】従来の典型的なＤＣ−ＤＣコンバータ
は、図１に示す例えば整流平滑回路から成る直流電源１
と、出力トランス２と、スイッチング素子３と、出力整
流平滑回路４と、制御回路５と、一般にスナバ（snubbe
r）回路と呼ばれているサージ吸収回路６とを有する。
トランス２は磁気コア７に巻き回され且つ相互に電磁結
合された１次及び２次巻線８、９を有する。ＦＥＴから
成るスイッチング素子３は第１及び第２の主端子として
ドレイン電極Ｄとソース電極Ｓ及び制御端子としてのゲ
ート電極Ｇを有する。スイッチング素子３の一方の端子
即ちドレイン電極Ｄはインダクタンスを有する１次巻線
８を介して直流電源１の一方の端子１ａに接続され、ス
イッチング素子３の他方の端子即ちソース電極Ｓは直流
電源１の他方の端子１ｂに接続されている。出力整流平
滑回路４は出力整流用ダイオード１０と出力平滑用コン
デンサ１１とから成る。１次巻線８と２次巻線９との極
性は図１で黒丸で示すように設定されている。従って、
２次巻線９に接続されたダイオード１０はスイッチング
素子３のオン期間に非導通に保たれ、オフ期間に導通状
態となる。平滑用コンデンサ１１はダイオード１０を介
して２次巻線９に並列接続されている。平滑用コンデン
サ１１に接続された対の出力端子１２、１３間に負荷１
４が接続されている。電圧検出回路１５は対の出力端子
１２、１３間の電圧を検出し、制御回路５に送る。電圧
検出回路１５は、一般には、出力電圧を検出するための
分圧抵抗と、基準電圧源と、誤差増幅器とから成り、分
圧抵抗から得られる出力電圧の検出値と基準電圧源の基
準電圧とを誤差増幅器に入力し、誤差増幅器の出力が電
圧検出信号又は電圧帰還制御信号となる。制御回路５は
電圧検出回路１５の出力に応答して出力端子１２、１３
間の電圧を一定にするための制御信号を形成し、これに
よってスイッチング素子３をオン・オフ制御する。図２
においてＶGSで示すゲ−ト・ソ−ス間電圧は制御回路５
で形成する制御信号に相当し、スイッチング素子３のゲ
−ト・ソ−ス間に供給される。スイッチング素子３のオ
ン・オフの繰返し周波数は例えば２０〜１５０ｋＨｚ程
度である。なお、電圧検出回路１５の出力と制御回路５
の入力とは一般には光結合されている。2. Description of the Related Art A typical typical DC-DC converter is a DC power supply 1 shown in FIG.
, An output transformer 2, a switching element 3, an output rectifying / smoothing circuit 4, a control circuit 5, and generally a snubbe (snubbe).
r) a surge absorbing circuit 6 called a circuit.
The transformer 2 has primary and secondary windings 8, 9 wound around a magnetic core 7 and electromagnetically coupled to each other. The switching element 3 composed of an FET has a drain electrode D and a source electrode S as first and second main terminals, and a gate electrode G as a control terminal. One terminal of the switching element 3, that is, a drain electrode D is connected to one terminal 1a of the DC power supply 1 via a primary winding 8 having inductance, and the other terminal of the switching element 3, that is, a source electrode S is connected to the DC power supply 1 Is connected to the other terminal 1b. The output rectifying / smoothing circuit 4 includes an output rectifying diode 10 and an output smoothing capacitor 11. The polarities of the primary winding 8 and the secondary winding 9 are set as indicated by black circles in FIG. Therefore,
The diode 10 connected to the secondary winding 9 is kept non-conductive during the ON period of the switching element 3 and becomes conductive during the OFF period. The smoothing capacitor 11 is connected in parallel to the secondary winding 9 via a diode 10. A load 1 is connected between a pair of output terminals 12 and 13 connected to a smoothing capacitor 11.
4 are connected. The voltage detection circuit 15 detects a voltage between the pair of output terminals 12 and 13 and sends the voltage to the control circuit 5. The voltage detection circuit 15 generally includes a voltage-dividing resistor for detecting an output voltage, a reference voltage source, and an error amplifier. The detection value of the output voltage obtained from the voltage-dividing resistor and the reference voltage of the reference voltage source Is input to the error amplifier, and the output of the error amplifier becomes a voltage detection signal or a voltage feedback control signal. The control circuit 5 responds to the output of the voltage detection circuit 15 by output terminals 12 and 13
A control signal for making the voltage between them constant is formed, whereby the switching element 3 is turned on and off. FIG.
, The gate-source voltage indicated by V GS is
And is supplied between the gate and source of the switching element 3. The ON / OFF repetition frequency of the switching element 3 is, for example, about 20 to 150 kHz. Note that the output of the voltage detection circuit 15 and the control circuit 5
Is generally optically coupled to the input.
【０００３】サージ吸収回路６は、ダイオード１６と、
サージ吸収用コンデンサ１７と抵抗１８とから成る。サ
ージ吸収用コンデンサ１７はダイオード１６を介して１
次巻線８に並列に接続されている。抵抗１８はサージ吸
収用コンデンサ１７に並列に接続されている。ダイオー
ド１６はスイッチング素子３がターンオフした時に１次
巻線８に発生する電圧で順方向バイアスされる向きに接
続されている。なお、サージ吸収回路６は、直流電源１
を介して１次巻線８に並列に接続されることもある。ま
た、サージ吸収回路６は２次巻線９に並列に接続される
こともある。The surge absorbing circuit 6 includes a diode 16 and
It is composed of a surge absorbing capacitor 17 and a resistor 18. The surge absorbing capacitor 17 is connected to the
It is connected in parallel to the next winding 8. The resistor 18 is connected in parallel to the surge absorbing capacitor 17. The diode 16 is connected so as to be forward-biased by a voltage generated in the primary winding 8 when the switching element 3 is turned off. The surge absorbing circuit 6 is a DC power source 1
May be connected in parallel to the primary winding 8 via the. Further, the surge absorbing circuit 6 may be connected to the secondary winding 9 in parallel.
【０００４】このＤＣ−ＤＣコンバータによって負荷１
４に電力を供給する時には、制御回路５から出力される
制御信号としてのスイッチング素子３のゲート・ソース
間電圧ＶGSを図２に示すように変化させ、スイッチング
素子３をオン・オフする。スイッチング素子３のオン期
間Ｔonには、電源１と１次巻線８とスイッチング素子３
とから成る閉回路に電流が流れる。このオン期間には出
力整流平滑用ダイオード１０が非導通であるので、トラ
ンス２のコア７に磁気エネルギが蓄積される。スイッチ
ング素子３のオフ期間Ｔoff には、トランス２の蓄積エ
ネルギの放出によって２次巻線９に誘起した電圧で出力
整流ダイオード１０が導通し、出力平滑用コンデンサ１
１及び負荷１４に電力が供給される。A load 1 is provided by this DC-DC converter.
When power is supplied to the switching element 4, the switching element 3 is turned on and off by changing the gate-source voltage V GS of the switching element 3 as a control signal output from the control circuit 5 as shown in FIG. During the ON period Ton of the switching element 3, the power supply 1, the primary winding 8, and the switching element 3
Current flows through a closed circuit consisting of Since the output rectifying / smoothing diode 10 is non-conductive during this ON period, magnetic energy is accumulated in the core 7 of the transformer 2. During the off-period Toff of the switching element 3, the output rectifier diode 10 conducts by the voltage induced in the secondary winding 9 by the release of the energy stored in the transformer 2, and the output smoothing capacitor 1
1 and the load 14 are supplied with electric power.
【０００５】ところで、１次巻線８に電流が流れている
状態でスイッチング素子３をオフ状態に転換すると、イ
ンダクタンスを有する１次巻線８に大きなサージ電圧が
発生する。もしサージ吸収回路６を設けなければ、１次
巻線８のサージ電圧と電源１の電圧Ｅs との和の電圧が
スイッチング素子３に加わり、スイッチング素子３が破
壊する恐れがある。しかし、サージ吸収回路６を設ける
と、スイッチング素子３のターンオフ時のサージ電圧の
吸収が生じる。即ち、ＤＣ−ＤＣコンバータの正常動作
中には、サージ吸収用コンデンサ１７が図１に示す極性
に充電されている。スイッチング素子３のターンオフ時
には、１次巻線８の電圧Ｖ1 がサージ吸収用コンデンサ
１７の電圧Ｖc よりも高くなるので、ダイオード１６が
導通状態となり、サージ電圧がコンデンサ１７で吸収さ
れる。ダイオード１６が導通状態の時には、１次巻線８
の電圧Ｖ1 がサージ吸収用コンデンサ１７でクランプさ
れる。その後、１次巻線８の電圧Ｖ1 がサージ吸収用コ
ンデンサ１７の電圧Ｖc よりも低くなると、ダイオード
１６が非導通状態となる。サージ吸収用コンデンサ１７
の放電電流が抵抗１８を介して流れるので、コンデンサ
１７の電圧Ｖc は徐々に低下するが、１次巻線８の電圧
Ｖ1 よりも低くなることはない。When the switching element 3 is turned off while a current is flowing through the primary winding 8, a large surge voltage is generated in the primary winding 8 having inductance. If the surge absorbing circuit 6 is not provided, the voltage of the sum of the surge voltage of the primary winding 8 and the voltage Es of the power supply 1 is applied to the switching element 3, and the switching element 3 may be broken. However, when the surge absorbing circuit 6 is provided, the surge voltage is absorbed when the switching element 3 is turned off. That is, during the normal operation of the DC-DC converter, the surge absorbing capacitor 17 is charged to the polarity shown in FIG. When the switching element 3 is turned off, the voltage V1 of the primary winding 8 becomes higher than the voltage Vc of the surge absorbing capacitor 17, so that the diode 16 becomes conductive and the surge voltage is absorbed by the capacitor 17. When the diode 16 is conducting, the primary winding 8
Is clamped by the surge absorbing capacitor 17. Thereafter, when the voltage V1 of the primary winding 8 becomes lower than the voltage Vc of the surge absorbing capacitor 17, the diode 16 becomes non-conductive. Surge absorbing capacitor 17
Since the discharge current flows through the resistor 18, the voltage Vc of the capacitor 17 gradually decreases, but does not become lower than the voltage V1 of the primary winding 8.
【０００６】[0006]
【発明が解決しようとする課題】ところで、１次巻線８
は、図１で破線で示すように漏れインダクタンスＬ及び
寄生容量即ち浮遊容量Ｃ1を有し、更にスイッチング素
子３も浮遊容量Ｃ2を有する。なお、以下の説明におい
てＣ1＋Ｃ2を単に浮遊容量Ｃとする。漏れインダクタン
スＬは等価的に１次巻線８に直列に接続され、浮遊容量
Ｃは等価的に１次巻線８と漏れインダクタンスＬとの直
列回路に並列に接続される。この結果、ＬＣ共振回路即
ちリンギング回路が形成され、図２のｔ1〜ｔ2区間に示
すようにスイッチング素子３のドレイン・ソ−ス間電圧
ＶDSがリンギングによって振動する。なお、浮遊容量Ｃ
はサージ吸収用コンデンサ１７及び出力平滑用コンデン
サ１１の容量よりも大幅に小さい。また、ＬＣ共振回路
の共振周波数ｆ0 は １／｛２π√（ＬＣ）｝即ち１／｛２π（ＬＣ）1/2 ｝ になる。このＬＣ共振回路のインダクタンスＬは１次巻
線８に等価的に直列に接続されているので、スイッチン
グ素子３のドレイン・ソース間電圧は、電源１の電圧Ｅ
s と１次巻線８の電圧Ｖ1 と共振によるインダクタンス
Ｌの電圧Ｖr との和になる。図３を参照して、スイッチ
ング素子３のタ−ンオフ時の動作を更に詳しく説明す
る。図３のＶDSの波形は図２のＶDSの波形の一部を拡大
して示し、Ｉｄはダイオ−ド１６の電流を示す。スイッ
チング素子３が図３のｔ1でタ‐ンオフ制御されると、
ドレイン・ソ−ス間電圧ＶDSがサ−ジ電圧を伴う高い電
圧になる。しかし、ｔ2〜ｔ5に示すように僅かな遅れを
有してダイオ−ド16の電流Ｉｄが流れるので、サ−ジ電
圧はコンデンサ１７の電圧でクランプされ、ドレイン・
ソ−ス間電圧ＶDSも制限される。ダイオ−ド１６の電流
Ｉｄはｔ2〜ｔ3区間で正方向に流れ、ｔ3〜ｔ5区間で逆
方向に流れる。ｔ3〜ｔ5区間は逆回復時間(リバ−ス・
リカバリ−・タイム)ｔrrであり、ｔ3〜ｔ4区間は蓄積
時間（ストレ−ジ・タイム）tsである。電気回路的にダ
イオ−ド１６は逆回復時間ｔｒｒが終了するまでオン状
態とみなすことができるので、逆回復時間ｔｒｒが終了
するまでＬＣのリンギング回路がダイオ−ド１６を介し
てコンデンサ１７に並列接続され、サ−ジ電圧が抑制さ
れる。しかし、従来のダイオ−ド１６の逆回復時間ｔｒ
ｒは１００ｎｓ程度であって比較的短いために、ダイオ
−ド１６の導通期間が比較的短く、リンギングが発生し
た。リンギングの周期Ｔ１は例えば２５０ｎｓ程度であ
り、リンギングの周波数は例えば４ＭＨｚのように高い
ので、リンギング電圧は高周波ノイズとなり、外部回路
を妨害する。図１の直流電源１は、一般には、交流電源
に接続した整流平滑回路から成る。この整流平滑回路に
おいて、リンギングに基づくこの高周波ノイズを除去す
るためには、交流入力ラインに比較的高いインピーダン
スのノイズ除去用フィルタを設けることが必要になり、
電源装置全体の効率低下、コストアップ、外形寸法の増
大を招く。The primary winding 8
Has a leakage inductance L and a parasitic capacitance or stray capacitance C1, as shown by a broken line in FIG. 1, and the switching element 3 also has a stray capacitance C2. In the following description, C1 + C2 is simply referred to as stray capacitance C. The leakage inductance L is equivalently connected in series to the primary winding 8, and the stray capacitance C is equivalently connected in parallel to the series circuit of the primary winding 8 and the leakage inductance L. As a result, the LC resonant circuit or ringing circuit formation, the drain-source of the switching element 3 as shown in t1~t2 section 2 - scan voltage V DS is vibrated by the ringing. The stray capacitance C
Is much smaller than the capacitance of the surge absorbing capacitor 17 and the output smoothing capacitor 11. The resonance frequency f0 of the LC resonance circuit is 1 / {2π (LC)}, that is, 1 / {2π (LC) 1/2 }. Since the inductance L of this LC resonance circuit is connected in series equivalently to the primary winding 8, the voltage between the drain and source of the switching element 3 is equal to the voltage E of the power supply 1.
s, the voltage V1 of the primary winding 8 and the voltage Vr of the inductance L due to resonance. The operation when the switching element 3 is turned off will be described in more detail with reference to FIG. Waveform V DS in FIG. 3 is an enlarged view of a part of the waveform of the V DS of Figure 2, Id is diode - shows the de 16 current. When the switching element 3 is turned off at t1 in FIG.
The drain-source voltage V DS becomes a high voltage accompanied by a surge voltage. However, since the current Id of the diode 16 flows with a slight delay as shown at t2 to t5, the surge voltage is clamped by the voltage of the capacitor 17, and the drain voltage is reduced.
The source-to-source voltage V DS is also limited. The current Id of the diode 16 flows in the forward direction during the interval t2 to t3, and flows in the reverse direction during the interval t3 to t5. The reverse recovery time (reverse
(Recovery time) trr, and the section from t3 to t4 is an accumulation time (storage time) ts. Since the diode 16 can be regarded as an on state until the reverse recovery time trr ends in an electric circuit, the LC ringing circuit is connected in parallel with the capacitor 17 via the diode 16 until the reverse recovery time trr ends. Connected to suppress the surge voltage. However, the reverse recovery time tr of the conventional diode 16
Since r is relatively short, about 100 ns, the conduction period of the diode 16 is relatively short, and ringing occurs. The ringing period T1 is, for example, about 250 ns, and the ringing frequency is as high as, for example, 4 MHz. Therefore, the ringing voltage becomes high-frequency noise and interferes with an external circuit. The DC power supply 1 of FIG. 1 generally includes a rectifying and smoothing circuit connected to an AC power supply. In this rectifying and smoothing circuit, in order to remove the high-frequency noise based on ringing, it is necessary to provide a noise removing filter having a relatively high impedance on the AC input line.
This leads to a decrease in efficiency of the entire power supply device, an increase in cost, and an increase in external dimensions.
【０００７】そこで、本発明の目的は、スイッチング素
子のターンオフ時におけるリングングを防止又は抑制す
ることができるＤＣ−ＤＣコンバータを提供することに
ある。An object of the present invention is to provide a DC-DC converter capable of preventing or suppressing ringing when a switching element is turned off.
【０００８】[0008]
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、直流電圧を供給する直
流電源と、前記直流電圧を繰返してオン・オフするため
に前記直流電源の一端と他端との間に接続され、且つ第
１及び第２の主端子と制御端子と浮遊容量とを有してい
るスイッチング素子と、前記スイッチング素子を介して
前記直流電源の一端と他端との間に接続された巻線を有
し且つ前記巻線は漏れインダクタンスと浮遊容量とを有
しているトランスと、前記トランスに接続された出力整
流平滑回路と、前記スイッチング素子をオン・オフ制御
するための制御回路と、前記スイッチング素子のターン
オフ時に前記スイッチング素子に印加されるサージ電圧
を吸収することができるように前記トランスの巻線に直
接的又は間接的に並列に接続されたサージ吸収回路とを
備えたＤＣ-ＤＣコンバ−タであって、前記サージ吸収
回路が、サージ吸収用コンデンサと整流ダイオードと抵
抗との直列回路から成り、前記整流ダイオードの逆回復
時間が、前記漏れインダクタンスと前記巻線の浮遊容量
と前記スイッチング素子の浮遊容量とに起因して前記巻
線に生じるリンギング電圧の周期の１／２よりも長く且
つ前記スイッチング素子の最小オフ期間よりも短く且つ
１２５ｎｓ乃至７μｓの範囲内に設定されていることを
特徴とするＤＣ−ＤＣコンバータに係わるものである。SUMMARY OF THE INVENTION In order to solve the above problems and to achieve the above object, the present invention provides a DC power supply for supplying a DC voltage, and a DC power supply for repeatedly turning on and off the DC voltage. A switching element connected between one end and the other end of the DC power supply and having first and second main terminals, a control terminal, and a stray capacitance; and one end of the DC power supply via the switching element. A transformer having a winding connected between the first and second ends and the winding having a leakage inductance and a stray capacitance; an output rectifying and smoothing circuit connected to the transformer; A control circuit for off-control, and directly or indirectly to a winding of the transformer so as to be able to absorb a surge voltage applied to the switching element when the switching element is turned off. A DC-DC converter comprising a surge absorbing circuit connected to a row, wherein the surge absorbing circuit comprises a series circuit of a surge absorbing capacitor, a rectifier diode and a resistor, and the reverse recovery of the rectifier diode. The time is longer than の of the period of the ringing voltage generated in the winding due to the leakage inductance, the stray capacitance of the winding, and the stray capacitance of the switching element, and is smaller than the minimum off period of the switching element. Is set to be short and within a range of 125 ns to 7 μs.
【０００９】なお、請求項２に示すように、サージ吸収
用コンデンサに並列に放電用抵抗を接続することができ
る。また、請求項３に示すように放電用抵抗を、サージ
吸収用コンデンサとこのコンデンサに直列に接続された
抵抗(以下直列抵抗と呼ぶ)との直列回路に対して並列に
接続することができる。また、請求項４に示すように逆
回復時間の長い整流ダイオードよりも短い逆回復時間を
有する別の整流ダイオードを直列抵抗に対して並列に接
続することができる。また、請求項５に示すように直列
抵抗と整流ダイオードとを同一の包囲体に収容すること
ができる。また、請求項６に示すように直列抵抗の値を
１０〜３３０Ωの範囲に設定することが望ましい。ま
た、請求項７に示すようにサージ吸収回路をスイッチン
グ素子に対して並列に接続することができる。また、請
求項８に示すようにトランスに１次巻線と２次巻線とを
設け、スイッチング素子を１次巻線を介して直流電源の
一端と他端との間に接続し、サージ吸収回路を１次巻線
に対して直接的に又は間接的に並列接続することが望ま
しい。It is possible to connect a discharging resistor in parallel with the surge absorbing capacitor. Further, the discharge resistor can be connected in parallel to a series circuit of a surge absorbing capacitor and a resistor connected in series with the capacitor (hereinafter referred to as a series resistor). Further, another rectifier diode having a shorter reverse recovery time than a rectifier diode having a longer reverse recovery time can be connected in parallel to the series resistor. Further, as described in claim 5, the series resistor and the rectifier diode can be housed in the same enclosure. In addition, it is desirable that the value of the series resistance be set in the range of 10 to 330 Ω. Further, a surge absorbing circuit can be connected in parallel to the switching element. In addition, a primary winding and a secondary winding are provided in the transformer, and a switching element is connected between one end and the other end of the DC power supply via the primary winding, so that the surge is absorbed. It is desirable to connect the circuit directly or indirectly to the primary winding in parallel.
【００１０】[0010]
【発明の効果】各請求項の発明によれば次の効果を得る
ことができる。 （１） スイッチング素子がターンオフ制御された時に
巻線に発生する高電圧（サージ電圧）によって整流ダイ
オードを通ってサージ吸収用コンデンサに電流が流れ、
サージ電圧が吸収される。その後、整流ダイオードは逆
バイアス状態となるが、比較的長い逆回復時間を有する
ために逆バイアス状態であるにも拘らず、導通状態を維
持する。従って、巻線に対してサージ吸収用コンデンサ
が並列的に接続された状態が比較的長い期間維持され
る。整流ダイオードの逆回復時間中は、浮遊容量が整流
ダイオードを介してサージ吸収用コンデンサに対して並
列的に接続された状態となり、巻線の漏れインダクタン
スと浮遊容量とによるリンギングが抑制又は禁止され
る。この結果、リンギングによるノイズの発生が抑制さ
れ、且つリンギングによるスイッチング素子の破壊が防
止される。 （２） サージ吸収後におけるサージ吸収用コンデンサ
の電荷が巻線を通って放出されるので、出力側又は電源
側に電力が回生され、効率が向上する。According to the invention of each claim, the following effects can be obtained. (1) A high voltage (surge voltage) generated in the winding when the switching element is controlled to be turned off causes a current to flow through the rectifier diode to the surge absorbing capacitor,
Surge voltage is absorbed. Thereafter, the rectifier diode is in a reverse bias state, but maintains a conductive state despite the reverse bias state because it has a relatively long reverse recovery time. Therefore, the state in which the surge absorbing capacitor is connected in parallel to the winding is maintained for a relatively long period. During the reverse recovery time of the rectifier diode, the stray capacitance is connected in parallel to the surge absorbing capacitor via the rectifier diode, and ringing due to the leakage inductance of the winding and the stray capacitance is suppressed or prohibited. . As a result, generation of noise due to ringing is suppressed, and destruction of the switching element due to ringing is prevented. (2) Since the charge of the surge absorbing capacitor after the surge absorption is released through the winding, power is regenerated on the output side or the power supply side, and the efficiency is improved.
【００１１】また、請求項２及び３の発明によれば、サ
ージ吸収用コンデンサの放電調整の自由度が高くなる。
また、請求項４の発明によれば、直列抵抗の影響を除去
してターンオフ直後のサージ吸収を迅速に行うことがで
きる。また、請求項５の発明によれば、直列抵抗と整流
ダイオードとの一体化によって部品点数を低減し、コス
トの低減及び小型化を図ることができる。According to the second and third aspects of the present invention, the degree of freedom in adjusting the discharge of the surge absorbing capacitor is increased.
Further, according to the invention of claim 4, surge absorption immediately after turn-off can be quickly performed by removing the influence of series resistance. According to the fifth aspect of the present invention, the number of components can be reduced by integrating the series resistor and the rectifier diode, and the cost and the size can be reduced.
【００１２】[0012]
【実施形態】次に、図４〜図１２を参照して本発明の実
施形態を説明する。但し、図４〜図１２において、図１
〜図３と実質的に同一部分には同一の符号を付してその
詳しい説明を省略する。また、図４〜図１２において相
互に共通する部分には同一の符号を付し、これを一方の
みで詳しく説明し、他方でのこの説明は省略する。な
お、以下の説明においても、必要に応じて図１〜図３も
参照する。Next, an embodiment of the present invention will be described with reference to FIGS. However, in FIGS.
3 are denoted by the same reference numerals, and detailed description thereof will be omitted. 4 to 12, the same reference numerals are given to the parts common to each other, and only one of them will be described in detail, and the other description will be omitted. In the following description, FIGS. 1 to 3 will be referred to as needed.
【００１３】[0013]
【第１の実施形態】図４に示す第１の実施形態のＤＣ−
ＤＣコンバータは、例えば整流平滑回路から成る直流電
源１と、出力トランス２と、スイッチング素子３と、出
力整流平滑回路４と、制御回路５と、本発明に従うスナ
バ回路即ちサージ吸収回路６ａと、電圧検出回路１５と
を有する。トランス２は磁気コア７に巻き回され且つ相
互に電磁結合された１次及び２次巻線８、９を有する。
ＦＥＴから成るスイッチング素子３は第１及び第２の主
端子としてドレイン電極Ｄ及びソース電極Ｓを有し、更
に制御端子としてのゲート電極Ｇを有する。スイッチン
グ素子３の一方の端子即ちドレイン電極Ｄは漏れインダ
クタンス及び浮遊容量を有する１次巻線８を介して直流
電源１の一方の端子１ａに接続され、スイッチング素子
３の他方の端子即ちソース電極Ｓは直流電源１の他方の
端子１ｂに接続されている。出力整流平滑回路４は出力
整流用ダイオード１０と出力平滑用コンデンサ１１とか
ら成る。１次巻線８と２次巻線９との極性は図４で黒丸
で示すように設定されている。従って、２次巻線９に接
続されたダイオード１０はスイッチング素子３のオン期
間に非導通に保たれ、オフ期間に導通状態となる。平滑
用コンデンサ１１はダイオード１０を介して２次巻線９
に並列接続されている。平滑用コンデンサ１１に接続さ
れた対の出力端子１２、１３間に負荷１４が接続されて
いる。電圧検出回路１５は対の出力端子１２、１３間の
電圧を検出し、制御回路５に送る。電圧検出回路１５
は、一般には、出力電圧を検出するための分圧抵抗と、
基準電圧源と、誤差増幅器とから成り、分圧抵抗から得
られる出力電圧の検出値と基準電圧源の基準電圧とを誤
差増幅器に入力し、誤差増幅器の出力が電圧検出信号又
は電圧帰還制御信号となる。制御回路５は周知の回路で
あって、電圧検出回路１５の出力に応答して対の出力端
子１２、１３間の電圧を一定にするための制御信号を形
成し、これをスイッチング素子３に供給する。図５の方
形波からなるゲ−ト・ソ−ス間電圧ＶGSはスイッチング
素子３の制御信号である。スイッチング素子３のオン・
オフ繰返し周波数は、例えば２０〜１５０kHz 程度であ
る。なお、電圧検出回路１５の出力と制御回路５の入力
とは一般には光結合されている。First Embodiment The DC-DC converter according to the first embodiment shown in FIG.
The DC converter includes, for example, a DC power supply 1 composed of a rectifying / smoothing circuit, an output transformer 2, a switching element 3, an output rectifying / smoothing circuit 4, a control circuit 5, a snubber circuit or a surge absorbing circuit 6a according to the present invention, And a detection circuit 15. The transformer 2 has primary and secondary windings 8, 9 wound around a magnetic core 7 and electromagnetically coupled to each other.
The switching element 3 composed of an FET has a drain electrode D and a source electrode S as first and second main terminals, and further has a gate electrode G as a control terminal. One terminal of the switching element 3, ie, a drain electrode D, is connected to one terminal 1a of the DC power supply 1 via a primary winding 8 having a leakage inductance and a stray capacitance, and the other terminal of the switching element 3, ie, a source electrode S Is connected to the other terminal 1b of the DC power supply 1. The output rectifying / smoothing circuit 4 includes an output rectifying diode 10 and an output smoothing capacitor 11. The polarities of the primary winding 8 and the secondary winding 9 are set as indicated by black circles in FIG. Accordingly, the diode 10 connected to the secondary winding 9 is kept non-conductive during the ON period of the switching element 3 and is conductive during the OFF period. The smoothing capacitor 11 is connected via the diode 10 to the secondary winding 9.
Are connected in parallel. A load 14 is connected between a pair of output terminals 12 and 13 connected to the smoothing capacitor 11. The voltage detection circuit 15 detects a voltage between the pair of output terminals 12 and 13 and sends the voltage to the control circuit 5. Voltage detection circuit 15
Is generally a voltage dividing resistor for detecting the output voltage,
A reference voltage source and an error amplifier, wherein the detected value of the output voltage obtained from the voltage dividing resistor and the reference voltage of the reference voltage source are input to the error amplifier, and the output of the error amplifier is a voltage detection signal or a voltage feedback control signal. Becomes The control circuit 5 is a well-known circuit, and forms a control signal for keeping the voltage between the pair of output terminals 12 and 13 constant in response to the output of the voltage detection circuit 15 and supplies the control signal to the switching element 3. I do. The gate-source voltage V GS composed of the square wave shown in FIG. 5 is a control signal for the switching element 3. ON of switching element 3
The OFF repetition frequency is, for example, about 20 to 150 kHz. The output of the voltage detection circuit 15 and the input of the control circuit 5 are generally optically coupled.
【００１４】サージ吸収回路６ａは、本発明に従う逆回
復時間の長いダイオード２１とサージ吸収用コンデンサ
１７と放電用抵抗１８と抵抗２０とから成る。サージ吸
収用コンデンサ１７はダイオード２１と抵抗２０とを介
して１次巻線８に並列に接続されている。The surge absorbing circuit 6a comprises a diode 21 having a long reverse recovery time, a surge absorbing capacitor 17, a discharging resistor 18 and a resistor 20 according to the present invention. The surge absorbing capacitor 17 is connected in parallel to the primary winding 8 via a diode 21 and a resistor 20.
【００１５】抵抗２０は１次巻線８の電圧のリンギング
のエネルギを消費するものであって、整流ダイオード２
１及びサージ吸収用コンデンサ１７の両方に対して直列
に接続されている。従って、この抵抗２０を直列抵抗と
呼ぶことにする。この直列抵抗２０の抵抗値は、直流電
源１の電圧Ｅs が１４０Ｖ〜２８０Ｖ程度の時に１０〜
３３０Ω程度となるように設定され、図４の実施形態で
は約４７Ωである。サージ吸収用コンデンサ１７と直列
抵抗２０との直列回路に対して並列に接続された放電用
抵抗１８は、好ましくは直列抵抗２０よりも大きい値に
設定される。なお、この抵抗１８を直列抵抗２０と区別
するために並列抵抗又は放電用抵抗と呼ぶことにする。
この放電用抵抗１８は省くことも可能であるが、サージ
吸収用コンデンサ１７の放電設定の自由度を高めるため
に設けることが望ましい。The resistor 20 consumes the energy of the ringing of the voltage of the primary winding 8, and the rectifier diode 2
1 and the surge absorbing capacitor 17 are connected in series. Therefore, this resistor 20 is called a series resistor. The resistance value of the series resistor 20 is 10 to 10 when the voltage Es of the DC power supply 1 is about 140 V to 280 V.
It is set to be about 330Ω, which is about 47Ω in the embodiment of FIG. The discharging resistor 18 connected in parallel to the series circuit of the surge absorbing capacitor 17 and the series resistor 20 is preferably set to a value larger than the series resistor 20. Note that this resistor 18 is referred to as a parallel resistor or a discharge resistor to distinguish it from the series resistor 20.
Although it is possible to omit the discharge resistor 18, it is desirable to provide the discharge resistor 18 in order to increase the degree of freedom in setting the discharge of the surge absorbing capacitor 17.
【００１６】整流ダイオード２１は、図１のダイオード
１６と同様にスイッチング素子３のターンオフ動作時の
１次巻線８の電圧Ｖ1 で順方向バイアスされる向きを有
して１次巻線８とサージ吸収用コンデンサ１７との間に
接続されている。従って、整流ダイオード２１と直列抵
抗２０とサージ吸収用コンデンサ１７との直列回路が１
次巻線８に対して並列に接続されている。The rectifier diode 21 has a direction in which the rectifier diode 21 is forward-biased by the voltage V1 of the primary winding 8 when the switching element 3 is turned off similarly to the diode 16 of FIG. It is connected between the absorption capacitor 17. Therefore, the series circuit of the rectifier diode 21, the series resistor 20, and the surge absorbing capacitor 17 is one.
It is connected in parallel to the next winding 8.
【００１７】整流ダイオード２１の逆回復時間ｔｒｒ
は、サージ吸収回路６ａを設けない時に発生するリンギ
ングの周期Ｔ１の１／２よりも長く且つスイッチング素
子３の最小オフ期間よりも短い値を有する。ここで、リ
ンギングの周期Ｔ1とは、図３に示すスイッチング素子
３のソ−ス・ドレイン間電圧ＶDSのリンギング成分の周
期を意味する。また、最小オフ期間は、スイッチング素
子３が取り得る１回の最も短いオフ時間を意味する。換
言すれば、最小オフ期間は、スイッチング素子３が最も
高い周波数でオン・オフ動作している時のオフ時間幅を
意味する。スイッチング素子３のタ‐ンオフ直後に１次
巻線８に生じるリンギング電圧は、図２及び図３に示す
ものであって、スイッチング素子３のオフ状態における
１次巻線８の漏れインダクタンスから成るインダクタン
スＬと、１次巻線８の浮遊容量Ｃ1とスイッチング素子
３の浮遊容量Ｃ2との合計浮遊容量ＣとのＬＣ共振回路
による共振によって発生する電圧である。このリンギン
グ電圧の周波数はスイッチング素子３のオン・オフ周波
数例えば２０〜１５０ｋＨｚよりも十分に高い。ダイオ
ード２１の好ましい逆回復時間は、図２に示すｔ1 〜ｔ
2 のＬＣ共振によるリンギングの発生期間である。リン
ギングの周波数は約４MHz程度であり、リンギング発生
期間は約２．５μs 程度、最小オフ期間は７μｓ程度、
リンギング周期は２５０ｎｓ程度であるので、ダイオー
ド２１の逆回復時間は１２５ｎｓから７μｓの範囲、よ
り好ましくは１２５〜１０００ｎｓ 程度が望ましい。
この実施形態のダイオード２１の逆回復時間ｔｒｒは、
例えば６００ｎｓであって出力整流用ダイオード１０及
び図１の従来のダイオード１６の逆回復時間（約１００
ｎｓ）よりも大幅に長い。なお、ダイオード２１の逆回
復時間ｔｒｒは、図６に示すダイオード２１の電流Iｄ
が逆方向に流れ始める時点ｔ3からこの電流Iｄがｔ4に
おけるピーク値の１０％の値になるｔ5時点までであ
る。図６では、ダイオード２１に約1.5Ａのピ−クを有
する順方向電流が流れ、その後に約0.25Ａのピ−クを有
する逆方向電流が流れている。従って、逆回復時間ｔｒ
ｒは図６のｔ3時点から逆方向電流がピ−ク値の１０％
の0.025Ａになる時点ｔ5までである。ダイオード２１の
逆回復時間ｔｒｒに含まれている蓄積時間（ストレ−ジ
・タイム）ｔｓは１２５ｎｓ〜7μｓの範囲、より好ま
しくは１２５〜５００ｎｓ程度に設定される。この実施
形態の蓄積時間ｔｓは、リンギング電圧の周期Ｔ１の１
／２よりも長く且つスイッチング素子３の最小オフ期間
よりも短い時間であることが望ましい。The reverse recovery time trr of the rectifier diode 21
Has a value longer than 1/2 of the ringing period T1 generated when the surge absorbing circuit 6a is not provided and shorter than the minimum off period of the switching element 3. Here, the period of the ringing T1, source of the switching device 3 shown in FIG. 3 - and the cycle of the scan-to-drain ringing component of the voltage V DS. In addition, the minimum off period means one shortest off time that the switching element 3 can take. In other words, the minimum off-period means an off-time width when the switching element 3 performs on / off operation at the highest frequency. The ringing voltage generated in the primary winding 8 immediately after the switching element 3 is turned off is shown in FIGS. 2 and 3, and is an inductance composed of the leakage inductance of the primary winding 8 when the switching element 3 is off. L and a total stray capacitance C of the stray capacitance C1 of the primary winding 8 and the stray capacitance C2 of the switching element 3 are voltages generated by resonance in the LC resonance circuit. The frequency of the ringing voltage is sufficiently higher than the on / off frequency of the switching element 3, for example, 20 to 150 kHz. The preferable reverse recovery time of the diode 21 is from t1 to t shown in FIG.
2 is a period during which ringing occurs due to LC resonance. The ringing frequency is about 4 MHz, the ringing generation period is about 2.5 μs, the minimum off period is about 7 μs,
Since the ringing cycle is about 250 ns, the reverse recovery time of the diode 21 is preferably in the range of 125 ns to 7 μs, and more preferably about 125 to 1000 ns.
The reverse recovery time trr of the diode 21 of this embodiment is:
For example, the reverse recovery time of the diode 10 for output rectification and the conventional diode 16 of FIG.
ns). The reverse recovery time trr of the diode 21 is equal to the current Id of the diode 21 shown in FIG.
From the time t3 when the current starts flowing in the reverse direction to the time t5 when this current Id becomes 10% of the peak value at t4. In FIG. 6, a forward current having a peak of about 1.5 A flows through the diode 21, followed by a reverse current having a peak of about 0.25A. Therefore, the reverse recovery time tr
r indicates that the reverse current is 10% of the peak value from time t3 in FIG.
Until the time t5 when 0.025 A is reached. The storage time (storage time) ts included in the reverse recovery time trr of the diode 21 is set in the range of 125 ns to 7 μs, and more preferably, about 125 to 500 ns. The storage time ts of this embodiment is one of the period T1 of the ringing voltage.
Desirably, the time is longer than / 2 and shorter than the minimum off period of the switching element 3.
【００１８】ダイオード２１はステップ状に順方向電流
を流した時の順方向電圧ＶF の立上り時のピーク値が低
いものから成る。この実施形態のダイオード２１に対し
て、ステップ状に１０ｍＡの電流を流した時の順方向電
圧ＶFの立上り時のピーク値は約６.４Ｖである。逆回復
時間ｔｒｒ及び順方向電流の立上り特性を満足するダイ
オ−ド２１としてサンケン電気株式会社が製造している
ダイオ−ドＳＡＲＳ０１を使用することができる。な
お、逆回復時間の長いダイオ−ド２１によって目標とす
る逆回復時間が得られない時には、逆回復時間ｔｒｒ
を、サージ吸収用コンデンサ１７の容量によって調整す
ることができる。サージ吸収用コンデンサ１７の容量を
小さくすると、逆回復時間ｔｒｒが長くなる。この実施
形態では、サージ吸収用コンデンサ１７の容量が０．０
００５μＦ〜０．０１５μＦ程度の値に設定される。The diode 21 has a low peak value when the forward voltage VF rises when a forward current flows in a stepwise manner. The peak value of the forward voltage VF when the current of 10 mA flows in the diode 21 of this embodiment at the time of rising is about 6.4 V. The diode SARS01 manufactured by Sanken Electric Co., Ltd. can be used as the diode 21 satisfying the reverse recovery time trr and the rising characteristics of the forward current. If the target reverse recovery time cannot be obtained by the diode 21 having a long reverse recovery time, the reverse recovery time trr
Can be adjusted by the capacitance of the surge absorbing capacitor 17. Reducing the capacitance of the surge absorbing capacitor 17 increases the reverse recovery time trr. In this embodiment, the capacity of the surge absorbing capacitor 17 is 0.0
It is set to a value of about 005 μF to 0.015 μF.
【００１９】次に、図５及び図６を参照して図４のＤＣ
−ＤＣコンバータの動作を説明する。図４のＤＣ−ＤＣ
コンバータは、サージ吸収回路６ａの動作を除いて図１
のＤＣ−ＤＣコンバータと同様に動作する。即ち、スイ
ッチング素子３のゲート・ソース間電圧ＶGSを図５に示
すように断続的に高レベルにすることによってスイッチ
ング素子３がオン・オフ動作し、オン期間Ｔonにトラン
ス２にエネルギが蓄積され、これがオフ期間Ｔoff に放
出されてコンデンサ１１及び負荷１４に供給される。電
圧検出回路１５及び制御回路５による出力電圧の調整も
図１のＤＣ−ＤＣコンバータと同様に行われる。Next, referring to FIGS. 5 and 6, the DC of FIG.
-The operation of the DC converter will be described. DC-DC of FIG.
The converter shown in FIG. 1 except for the operation of the surge absorbing circuit 6a
Operates similarly to the DC-DC converter of FIG. That is, the switching element 3 is turned on and off by intermittently setting the gate-source voltage V GS of the switching element 3 to a high level as shown in FIG. 5, and energy is accumulated in the transformer 2 during the on-period Ton. Are discharged during the off-period Toff and supplied to the capacitor 11 and the load 14. The adjustment of the output voltage by the voltage detection circuit 15 and the control circuit 5 is performed similarly to the DC-DC converter of FIG.
【００２０】スイッチング素子３が図５の例えばｔ1 で
オフ状態に転換すると、１次巻線８にサージ電圧が発生
するが、ダイオード２１がオンになり図６のIdで示すよ
うに1.5Ａ程度の順方向電流がダイオード２１を通って
サージ吸収用コンデンサ１７に流れ込み、サージ電圧が
コンデンサ１７で抑制され、スイッチング素子３のドレ
イン・ソース間電圧ＶDSはさほど高い電圧にならない。
サージ電圧の吸収でコンデンサ１７の電圧が上昇する
と、ダイオード２１に逆方向電圧が印加される。ダイオ
ード２１にはサージ電圧吸収時に流れた順方向電流の少
数キャリアが蓄積されているため、逆方向電圧が印加さ
れてもダイオード２１は導通状態を維持し、図６のｔ3
〜ｔ5に示すようにダイオ−ド２１の電流Ｉｄが逆方向
に流れる。図６においてｔ3〜ｔ4は蓄積時間ｔｓであ
り、ｔ3〜ｔ5は逆回復時間Ｔｒｒである。逆回復時間Ｔ
ｒｒ中は、１次巻線８及びスイッチング素子３等の浮遊
容量Ｃがダイオ−ド２１と振動エネルギ吸収用抵抗２０
を介してコンデンサ１７に並列に接続された状態とな
り、１次巻線８のＬＣによる高い周波数の共振回路の形
成が阻止され、これよりも十分に低い周波数の共振回路
が形成される。この結果、１次巻線８の電圧がリンギン
グしなくなり、スイッチング素子３のドレイン・ソース
間電圧ＶDSは図５のｔ1 直後に比較的低いレベルのサー
ジ電圧を伴なって上昇した後に傾斜を有して低下し、図
５のｔ2 時点よりも少し前でほぼ一定の値になる。図５
及び図６のｔ1直後におけるドレイン・ソ−ス間電圧Ｖ
DSのピーク値が従来よりも低くなっているのは、順方向
電流の立上り時における抵抗及び電圧Ｖ Fが低いダイオ
−ド２１を使用しているためである。なお、ダイオ−ド
２１の蓄積時間ｔｓが図６の場合よりも短い１５０ｎｓ
程度、及びその逆回復時間ｔｒｒが３００ｎｓ程度にな
れば、スイッチング素子のドレイン・ソ−ス間電圧ＶDS
及びダイオ−ド２１の電流Idは図７に示すように変化す
る。この場合には低いレベルでリンギングが生じるが、
このリンギングは図１の従来よりは改善される。上述の
ようにリンギングによる高周波ノイズが発生しないと、
外部回路に対する妨害が少なくなる。また、電源１を整
流平滑回路で構成する場合においては、この入力交流ラ
インにリンギングによるノイズを除去するためのフィル
タを接続することが不要になり、電源装置全体の効率向
上及び小型化及び低コスト化を図ることができる。The switching element 3 is, for example, at t1 in FIG.
When turned off, surge voltage is generated in primary winding 8
However, the diode 21 turns on and is indicated by Id in FIG.
A forward current of about 1.5 A passes through the diode 21
The surge voltage flows into the surge absorbing capacitor 17 and the surge voltage is
It is suppressed by the capacitor 17 and the drain of the switching element 3
In-source voltage VDSThe voltage is not so high.
The voltage of the capacitor 17 rises due to the absorption of the surge voltage
Then, a reverse voltage is applied to the diode 21. Daio
The mode 21 has a small forward current flowing when the surge voltage is absorbed.
Since a few carriers are accumulated, a reverse voltage is applied.
The diode 21 maintains the conductive state even when the
As shown at t5, the current Id of the diode 21 is reversed.
Flows to In FIG. 6, t3 to t4 are accumulation times ts.
And t3 to t5 is the reverse recovery time Trr. Reverse recovery time T
During rr, the primary winding 8 and the switching element 3 float.
The capacitance C is a diode 21 and a vibration energy absorbing resistor 20.
Connected in parallel to the capacitor 17 via
The form of a high-frequency resonant circuit by the LC of the primary winding 8
Resonance circuit of which frequency is sufficiently lower than this
Is formed. As a result, the voltage of the primary winding 8 becomes ringing.
The drain and source of the switching element 3
Voltage VDSImmediately after t1 in FIG.
The voltage rises with the voltage and then decreases with a slope.
The value becomes almost constant shortly before the time t2 of 5. FIG.
And the drain-source voltage V immediately after t1 in FIG.
DSThe peak value of
Resistance and voltage V at the rise of current FLow dio
The reason is that the gate 21 is used. In addition, diode
21 is 150 ns, which is shorter than that of FIG.
And its reverse recovery time trr is about 300 ns.
Then, the drain-source voltage V of the switching elementDS
And the current Id of the diode 21 changes as shown in FIG.
You. In this case, ringing occurs at a low level,
This ringing is improved over the prior art of FIG. The above
When high frequency noise due to ringing does not occur,
Interference to external circuits is reduced. Also, power supply 1
In the case of a flow smoothing circuit,
Fill to remove noise due to ringing
Power supply unit is no longer necessary,
Up, downsizing, and cost reduction can be achieved.
【００２１】図４のＤＣ−ＤＣコンバータでは、ダイオ
ード２１が逆回復時間ｔrrで導通している間に、コンデ
ンサ１７、抵抗２０、ダイオード２１、１次巻線８の閉
回路にオン期間Ｔonの電流とは逆向きの電流が流れる。
このため、コンデンサ１７の放出エネルギが２次巻線９
側に回生され、効率向上に寄与する。即ち、抵抗１８を
介してコンデンサ１７の放電の全部を行なわないで、１
次巻線８に回生することができる。[0021] In the DC-DC converter of FIG. 4, while the diode 21 is conducting in the reverse recovery time t rr, capacitor 17, resistor 20, diode 21, 1 winding 8 closed circuit of the ON period Ton A current flows in a direction opposite to the current.
Therefore, the energy released from the capacitor 17 is reduced by the secondary winding 9.
It is regenerated to the side and contributes to efficiency improvement. That is, without discharging all of the capacitor 17 via the resistor 18,
It can regenerate to the next winding 8.
【００２２】[0022]
【第２の実施形態】図８に示す第２の実施形態のＤＣ−
ＤＣコンバータは、図４のＤＣ−ＤＣコンバータのサー
ジ吸収回路６ａをサージ吸収回路６ｂに変形し、この他
は図５と同一に形成したものである。図８のサージ吸収
回路６ｂは図４のサージ吸収回路６ａの並列抵抗１８を
コンデンサ１７に直接に並列接続した他は、図４と同一
に形成したものである。但し、図９に示すように直列抵
抗２０はダイオード２１と一体に形成されている。[Second Embodiment] A DC-DC converter according to a second embodiment shown in FIG.
The DC converter is obtained by modifying the surge absorbing circuit 6a of the DC-DC converter of FIG. 4 into a surge absorbing circuit 6b, and otherwise forming the same as FIG. The surge absorbing circuit 6b of FIG. 8 is formed in the same manner as in FIG. 4, except that the parallel resistor 18 of the surge absorbing circuit 6a of FIG. However, the series resistor 20 is formed integrally with the diode 21 as shown in FIG.
【００２３】抵抗１８、２０の接続位置を図８に示すよ
うに変形したサージ吸収回路６ｂの動作は、図４のサー
ジ吸収回路６ａと実質的に同一であり、同一の作用効果
を得ることができる。The operation of the surge absorbing circuit 6b in which the connection positions of the resistors 18 and 20 are modified as shown in FIG. 8 is substantially the same as that of the surge absorbing circuit 6a of FIG. it can.
【００２４】この第２の実施形態では、更に、抵抗２０
とダイオード２１とが図９に示すように包囲体としての
同一の樹脂封止体２３に収容されているので、両者を１
つの複合部品２４として取り扱うことができ、ＤＣ−Ｄ
Ｃコンバータの小型化、低コスト化を図ることができ
る。図９の複合部品２４では、抵抗体チップから成る抵
抗２０と半導体チップから成るダイオード２１とがろう
材２５で接合され、一方の端子２６がろう材２７で抵抗
２０に接合され、他方の端子２８がろう材２９でダイオ
ード２１に接合されている。In the second embodiment, the resistance 20
And the diode 21 are housed in the same resin sealing body 23 as an enclosure as shown in FIG.
DC-D
The size and cost of the C converter can be reduced. In the composite component 24 shown in FIG. 9, a resistor 20 formed of a resistor chip and a diode 21 formed of a semiconductor chip are joined by a brazing material 25, one terminal 26 is joined to the resistor 20 by a brazing material 27, and the other terminal 28 Is joined to the diode 21 with a brazing material 29.
【００２５】[0025]
【第３の実施形態】図１０に示す第３の実施形態のＤＣ
−ＤＣコンバータは、図４のサージ吸収回路６ａを変形
したサージ吸収回路６ｃを設け、この他は図４と同一に
構成したものである。図１０のサージ吸収回路６ｃは図
４のサージ吸収回路６ａに第２の整流ダイオード１６ａ
を付加したものに相当する。即ち、図１０のサージ吸収
回路６ｃは、第１の整流ダイオード２１と直列抵抗２０
とコンデンサ１７との直列回路を図８と同様に有する。
しかし、並列抵抗１８は図８と同様にコンデンサ１７に
直接に並列接続されている。第２の整流ダイオード１６
ａは直列抵抗２０に並列に接続されている。第２の整流
ダイオード１６ａは第１の整流ダイオード２１よりも蓄
積時間ｔｓ及び逆回復時間ｔｒｒが短いものであり、図
１の従来の整流ダイオード１６と同様な電気的特性を有
する。Third Embodiment A DC according to a third embodiment shown in FIG.
The DC converter is provided with a surge absorbing circuit 6c which is a modification of the surge absorbing circuit 6a of FIG. 4, and has the same configuration as that of FIG. The surge absorbing circuit 6c of FIG. 10 is different from the surge absorbing circuit 6a of FIG.
Is equivalent to the addition of That is, the surge absorbing circuit 6c of FIG.
And a series circuit of a capacitor 17 as in FIG.
However, the parallel resistor 18 is directly connected in parallel to the capacitor 17 as in FIG. Second rectifier diode 16
a is connected to the series resistor 20 in parallel. The second rectifier diode 16a has a shorter accumulation time ts and a shorter reverse recovery time trr than the first rectifier diode 21, and has the same electrical characteristics as the conventional rectifier diode 16 of FIG.
【００２６】図１０のＤＣ−ＤＣコンバータにおいてス
イッチング素子３がターンオフした時には１次巻線８の
電圧によって第１及び第２の整流ダイオード２１、１６
ａが導通し、これ等を通ってコンデンサ１７にサージ電
流が流れる。従って、第２の整流ダイオード１６ａは直
列抵抗２０のバイパスとして機能している。コンデンサ
１７がサージ電圧を吸収し、この電圧Ｖc が高くなる
と、第１及び第２の整流ダイオード２１、１６ａは逆バ
イアス状態になる。第２の整流ダイオード１６ａは蓄積
時間及び逆回復時が短いので、比較的短時間の内にオフ
状態になるが、第１の整流ダイオード２１は蓄積時間及
び逆回復時間が長いので、比較的長い時間導通状態に保
たれ、図５の場合と同様にコンデンサ１７と抵抗２０と
第１の整流ダイオード２１との直列回路が１次巻線８に
並列に接続され、１次巻線８の電圧Ｖ1 のリンギングが
防止される。従って、第３の実施形態は第１の実施形態
と同一の効果を有し、更に、第２の整流ダイオード１６
ａによるバイパス作用によってサージ吸収を迅速に行う
ことができるという効果を有する。In the DC-DC converter shown in FIG. 10, when the switching element 3 is turned off, the first and second rectifier diodes 21, 16 are turned on by the voltage of the primary winding 8.
a conducts, and a surge current flows through the capacitor 17 through these components. Therefore, the second rectifier diode 16a functions as a bypass for the series resistor 20. When the capacitor 17 absorbs the surge voltage and the voltage Vc increases, the first and second rectifier diodes 21 and 16a enter a reverse bias state. The second rectifier diode 16a is turned off within a relatively short time because the accumulation time and the reverse recovery time are short, but the first rectifier diode 21 is relatively long because the accumulation time and the reverse recovery time are long. 5, the series circuit of the capacitor 17, the resistor 20, and the first rectifier diode 21 is connected in parallel to the primary winding 8 as in the case of FIG. Ringing is prevented. Therefore, the third embodiment has the same effect as the first embodiment, and furthermore, the second rectifier diode 16
This has the effect that surge absorption can be performed quickly by the bypass effect of a.
【００２７】[0027]
【第４の実施形態】図１１に示す第４の実施形態のＤＣ
−ＤＣコンバータは、サージ吸収回路６ｄをスイッチン
グ素子３に並列に接続し、この他は図４と同一に構成し
たものである。図１１において、サージ吸収回路６ｄは
直流電源１を介して１次巻線８に並列に接続されてい
る。従って、サージ吸収回路６ｄは交流的に見ると１次
巻線８に並列に接続されており、図４のサ−ジ吸収回路
６ａと同一に機能し、第４の実施形態においても第１の
実施例と同様な作用効果を得ることができる。なお、図
１１の場合には、コンデンサ１3７がサージ電圧を吸収
した後のダイオード２１の逆回復時間中は、コンデンサ
１７が電源１と１次巻線８との直列回路に対して並列に
接続された状態となり、１次巻線８のＬＣによるリンギ
ング電圧が抑制される。なお、図８及び図１０のサージ
吸収回路６ｂ、６ｃを図１１と同様にスイッチング素子
３に並列に接続することができる。Fourth Embodiment A DC according to a fourth embodiment shown in FIG.
The -DC converter has a surge absorbing circuit 6d connected in parallel to the switching element 3, and the other configuration is the same as that of FIG. In FIG. 11, the surge absorbing circuit 6d is connected in parallel to the primary winding 8 via the DC power supply 1. Therefore, the surge absorbing circuit 6d is connected in parallel with the primary winding 8 when viewed from an alternating current, functions in the same manner as the surge absorbing circuit 6a of FIG. 4, and also has the first function in the fourth embodiment. The same operation and effect as the embodiment can be obtained. In the case of FIG. 11, during the reverse recovery time of the diode 21 after the capacitor 1337 has absorbed the surge voltage, the capacitor 17 is connected in parallel to the series circuit of the power supply 1 and the primary winding 8. The ringing voltage due to LC of the primary winding 8 is suppressed. The surge absorbing circuits 6b and 6c shown in FIGS. 8 and 10 can be connected in parallel to the switching element 3 as in FIG.
【００２８】[0028]
【第５の実施形態】図１２に示す第５の実施形態のＤＣ
−ＤＣコンバータは、図４の出力整流平滑回路４を変形
した出力整流平滑回路４ａを設け、且つ２次巻線９の極
性を図５と逆にした他は図５と同一に構成したものであ
る。Fifth Embodiment The DC of the fifth embodiment shown in FIG.
The DC converter has the same configuration as that of FIG. 5 except that an output rectification / smoothing circuit 4a obtained by modifying the output rectification / smoothing circuit 4 of FIG. is there.
【００２９】即ち、図１２のＤＣ−ＤＣコンバータはフ
ォワード型であって、スイッチング素子３がオンの時に
２次巻線９から負荷１４及びコンデンサ１１に電力を供
給するように構成されている。従って、出力整流平滑回
路４ａは出力整流ダイオード１０と平滑用コンデンサ１
１の他にリアクトル３０と整流用ダイオード３１とを有
している。なお、リアクトル３０はダイオード１０とコ
ンデンサ１１との間に接続され、整流用ダイオード３１
はリアクトル３０とコンデンサ１１とに対して並列に接
続されている。図１２のフォワード型ＤＣ−ＤＣコンバ
ータにおいてもサージ吸収回路６ａは図４の場合と同様
な効果を発揮する。なお、図１２のサージ吸収回路６ａ
を図８、図１０及び図１１のサージ吸収回路６ｂ、６
ｃ、６ｄに変形することもできる。That is, the DC-DC converter of FIG. 12 is of a forward type, and is configured to supply power from the secondary winding 9 to the load 14 and the capacitor 11 when the switching element 3 is on. Therefore, the output rectifying / smoothing circuit 4a includes the output rectifying diode 10 and the smoothing capacitor 1
1 and a reactor 30 and a rectifying diode 31. In addition, the reactor 30 is connected between the diode 10 and the capacitor 11, and the rectifying diode 31
Is connected in parallel with the reactor 30 and the capacitor 11. Also in the forward DC-DC converter of FIG. 12, the surge absorbing circuit 6a exhibits the same effect as in the case of FIG. The surge absorbing circuit 6a shown in FIG.
To the surge absorbing circuits 6b, 6 of FIGS. 8, 10 and 11.
c, 6d.
【００３０】[0030]
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） スイッチング素子３をＦＥＴに限ることなく、
バイポーラトランジスタ等の半導体スイッチとすること
ができる。 （２） トランス２を単巻トランス構成とすることもで
きる。 （３） 制御電源を形成するためにトランス２に３次巻
線を設けることができる。 （４） 電流帰還制御を行うためにスイッチング素子３
に直列に電流検出用抵抗を接続することができる。 （５） 制御回路５を変形してスイッチング素子３のオ
ン・オフ制御形態を変えることができる。また、ＲＣＣ
（リンギング・チョ‐ク・コンバ−タ）型等の自励式Ｄ
Ｃ-ＤＣコンバ−タとすることができる。 （６） 電源１を電池とすることもできる。 （７） サージ吸収回路６ａ，６ｂ，６ｃをトランス２
の２次巻線９に並列に接続することができる。このよう
にサージ吸収回路を接続しても、２次巻線９は１次巻線
８に電磁結合されているので、サージ吸収回路は交流的
に１次巻線８に並列に接続される。要するに、サージ吸
収回路が１次巻線８に直接に並列接続されるか、又は、
間接的に並列接続されていれば、サージ吸収効果が得ら
れる。 （８） 図４の回路において、破線で示すように抵抗２
０に並列に図１０と同様なダイオ−ド１６ａを接続する
ことが出来る。 （９） 図１１の回路において出力整流平滑回路４のダ
イオ−ド１０に並列にスイッチング素子を接続し、ダイ
オ−ド１０の導通に同期してスイッチング素子をオンす
ることができる。また、図１２の出力整流平滑回路４ａ
ダイオ−ド１０、３１に並列にスイッチング素子をそれ
ぞれ接続し、ダイオ−ド１０、３１の導通に同期してそ
れぞれのスイッチング素子をオンにすることができる。
これにより、出力整流平滑回路４、４ａにおける電圧降
下が小さくなる。[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) The switching element 3 is not limited to the FET,
It can be a semiconductor switch such as a bipolar transistor. (2) The transformer 2 may have a single-winding transformer configuration. (3) A tertiary winding can be provided in the transformer 2 to form a control power supply. (4) Switching element 3 for performing current feedback control
, A current detection resistor can be connected in series. (5) The control circuit 5 can be modified to change the on / off control form of the switching element 3. Also, RCC
(Ringing choke converter) type self-excited type D
It can be a C-DC converter. (6) The power supply 1 can be a battery. (7) Connect the surge absorbing circuits 6a, 6b, 6c to the transformer 2
Can be connected in parallel to the secondary winding 9. Even when the surge absorbing circuit is connected in this manner, the secondary winding 9 is electromagnetically coupled to the primary winding 8, so that the surge absorbing circuit is AC-connected in parallel with the primary winding 8. In short, the surge absorbing circuit is directly connected in parallel to the primary winding 8, or
If they are indirectly connected in parallel, a surge absorbing effect can be obtained. (8) In the circuit of FIG.
A diode 16a similar to that shown in FIG. (9) In the circuit of FIG. 11, a switching element can be connected in parallel with the diode 10 of the output rectifying / smoothing circuit 4, and the switching element can be turned on in synchronization with the conduction of the diode 10. The output rectifying / smoothing circuit 4a shown in FIG.
Switching elements are connected in parallel to the diodes 10 and 31, respectively, and the respective switching elements can be turned on in synchronization with the conduction of the diodes 10 and 31.
Thereby, the voltage drop in the output rectifying / smoothing circuits 4 and 4a is reduced.
【図１】従来のＤＣ−ＤＣコンバータを示す回路図であ
る。FIG. 1 is a circuit diagram showing a conventional DC-DC converter.
【図２】図１の各部の電圧を概略的に示す波形図であ
る。FIG. 2 is a waveform diagram schematically showing voltages of respective parts in FIG.
【図３】図２のＶDSの一部及びダイオ−ド１６の電流を
示す波形図である。[3] part of V DS of Figure 2 and diode - is a waveform diagram showing a current of de 16.
【図４】第１の実施形態のＤＣ−ＤＣコンバータを示す
回路図である。FIG. 4 is a circuit diagram showing a DC-DC converter according to the first embodiment.
【図５】図４の各部の電圧を概略的に示す波形図であ
る。FIG. 5 is a waveform diagram schematically showing voltages of respective parts in FIG.
【図６】図５のＶDSの一部及び図４のダイオ−ド２１の
電流を示す波形図である。[6] Some of the V DS of Figure 5 and diode of FIG. 4 - is a waveform diagram showing a current of de 21.
【図７】図４のダイオ−ド２１の逆回復時間を短くした
場合のＶDS及びIdを図６と同様に示す波形図である。7 is a waveform diagram showing V DS and Id when the reverse recovery time of the diode 21 of FIG. 4 is shortened, similarly to FIG.
【図８】第２の実施形態のＤＣ−ＤＣコンバータを示す
回路図である。FIG. 8 is a circuit diagram illustrating a DC-DC converter according to a second embodiment.
【図９】図５のダイオードと抵抗の複合素子を概略的に
示す断面図である。FIG. 9 is a cross-sectional view schematically showing the diode-resistance composite element of FIG. 5;
【図１０】第３の実施形態のＤＣ−ＤＣコンバータを示
す回路図である。FIG. 10 is a circuit diagram illustrating a DC-DC converter according to a third embodiment.
【図１１】第４の実施形態のＤＣ−ＤＣコンバータを示
す回路図である。FIG. 11 is a circuit diagram illustrating a DC-DC converter according to a fourth embodiment.
【図１２】第５の実施形態のＤＣ−ＤＣコンバータを示
す回路図である。FIG. 12 is a circuit diagram illustrating a DC-DC converter according to a fifth embodiment.
１ 電源 ２ トランス ３ スイッチング素子 ４ 整流平滑回路 DESCRIPTION OF SYMBOLS 1 Power supply 2 Transformer 3 Switching element 4 Rectifier smoothing circuit
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成１２年１０月１８日（２０００．１０．
１８）[Submission date] October 18, 2000 (2000.10.
18)
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２２[Correction target item name] 0022
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００２２】[0022]
【第２の実施形態】図８に示す第２の実施形態のＤＣ−
ＤＣコンバータは、図４のＤＣ−ＤＣコンバータのサー
ジ吸収回路６ａをサージ吸収回路６ｂに変形し、この他
は図４と同一に形成したものである。図８のサージ吸収
回路６ｂは図４のサージ吸収回路６ａの並列抵抗１８を
コンデンサ１７に直接に並列接続した他は、図４と同一
に形成したものである。但し、図９に示すように直列抵
抗２０はダイオード２１と一体に形成されている。[Second Embodiment] A DC-DC converter according to a second embodiment shown in FIG.
DC converter, by modifying the DC-DC converter of the surge absorption circuit 6a of FIG. 4 in the surge absorption circuit 6b, the other is obtained by forming the same as FIG. The surge absorbing circuit 6b of FIG. 8 is formed in the same manner as in FIG. 4, except that the parallel resistor 18 of the surge absorbing circuit 6a of FIG. However, the series resistor 20 is formed integrally with the diode 21 as shown in FIG.
【手続補正２】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２６[Correction target item name] 0026
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００２６】図１０のＤＣ−ＤＣコンバータにおいてス
イッチング素子３がターンオフした時には１次巻線８の
電圧によって第１及び第２の整流ダイオード２１、１６
ａが導通し、これ等を通ってコンデンサ１７にサージ電
流が流れる。従って、第２の整流ダイオード１６ａは直
列抵抗２０のバイパスとして機能している。コンデンサ
１７がサージ電圧を吸収し、この電圧Ｖc が高くなる
と、第１及び第２の整流ダイオード２１、１６ａは逆バ
イアス状態になる。第２の整流ダイオード１６ａは蓄積
時間及び逆回復時が短いので、比較的短時間の内にオフ
状態になるが、第１の整流ダイオード２１は蓄積時間及
び逆回復時間が長いので、比較的長い時間導通状態に保
たれ、図４の場合と同様にコンデンサ１７と抵抗２０と
第１の整流ダイオード２１との直列回路が１次巻線８に
並列に接続され、１次巻線８の電圧Ｖ1 のリンギングが
防止される。従って、第３の実施形態は第１の実施形態
と同一の効果を有し、更に、第２の整流ダイオード１６
ａによるバイパス作用によってサージ吸収を迅速に行う
ことができるという効果を有する。In the DC-DC converter shown in FIG. 10, when the switching element 3 is turned off, the first and second rectifier diodes 21, 16 are turned on by the voltage of the primary winding 8.
a conducts, and a surge current flows through the capacitor 17 through these components. Therefore, the second rectifier diode 16a functions as a bypass for the series resistor 20. When the capacitor 17 absorbs the surge voltage and the voltage Vc increases, the first and second rectifier diodes 21 and 16a enter a reverse bias state. The second rectifier diode 16a is turned off within a relatively short time because the accumulation time and the reverse recovery time are short, but the first rectifier diode 21 is relatively long because the accumulation time and the reverse recovery time are long. 4 , and a series circuit of a capacitor 17, a resistor 20, and a first rectifier diode 21 is connected in parallel to the primary winding 8 as in the case of FIG. Ringing is prevented. Therefore, the third embodiment has the same effect as the first embodiment, and furthermore, the second rectifier diode 16
This has the effect that surge absorption can be performed quickly by the bypass effect of a.
【手続補正３】[Procedure amendment 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２８[Correction target item name] 0028
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【００２８】[0028]
【第５の実施形態】図１２に示す第５の実施形態のＤＣ
−ＤＣコンバータは、図４の出力整流平滑回路４を変形
した出力整流平滑回路４ａを設け、且つ２次巻線９の極
性を図４と逆にした他は図４と同一に構成したものであ
る。Fifth Embodiment The DC of the fifth embodiment shown in FIG.
-DC converter, provided the output rectifying and smoothing circuit 4a which is a modification of the output rectifying and smoothing circuit 4 in FIG. 4, and the polarity of the secondary winding 9 except that the FIG. 4 and opposite which was constructed in the same manner as FIG. 4 is there.
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図面の簡単な説明[Correction target item name] Brief description of drawings
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図面の簡単な説明】[Brief description of the drawings]
【図１】従来のＤＣ−ＤＣコンバータを示す回路図であ
る。FIG. 1 is a circuit diagram showing a conventional DC-DC converter.
【図２】図１の各部の電圧を概略的に示す波形図であ
る。FIG. 2 is a waveform diagram schematically showing voltages of respective parts in FIG.
【図３】図２のＶDSの一部及びダイオ−ド１６の電流を
示す波形図である。[3] part of V DS of Figure 2 and diode - is a waveform diagram showing a current of de 16.
【図４】第１の実施形態のＤＣ−ＤＣコンバータを示す
回路図である。FIG. 4 is a circuit diagram showing a DC-DC converter according to the first embodiment.
【図５】図４の各部の電圧を概略的に示す波形図であ
る。FIG. 5 is a waveform diagram schematically showing voltages of respective parts in FIG.
【図６】図５のＶDSの一部及び図４のダイオ−ド２１の
電流を示す波形図である。[6] Some of the V DS of Figure 5 and diode of FIG. 4 - is a waveform diagram showing a current of de 21.
【図７】図４のダイオ−ド２１の逆回復時間を短くした
場合のＶDS及びIdを図６と同様に示す波形図である。7 is a waveform diagram showing V DS and Id when the reverse recovery time of the diode 21 of FIG. 4 is shortened, similarly to FIG.
【図８】第２の実施形態のＤＣ−ＤＣコンバータを示す
回路図である。FIG. 8 is a circuit diagram illustrating a DC-DC converter according to a second embodiment.
【図９】図８のダイオードと抵抗の複合素子を概略的に
示す断面図である。FIG. 9 is a cross-sectional view schematically illustrating the diode-resistor composite element of FIG. 8 ;
【図１０】第３の実施形態のＤＣ−ＤＣコンバータを示
す回路図である。FIG. 10 is a circuit diagram illustrating a DC-DC converter according to a third embodiment.
【図１１】第４の実施形態のＤＣ−ＤＣコンバータを示
す回路図である。FIG. 11 is a circuit diagram illustrating a DC-DC converter according to a fourth embodiment.
【図１２】第５の実施形態のＤＣ−ＤＣコンバータを示
す回路図である。FIG. 12 is a circuit diagram illustrating a DC-DC converter according to a fifth embodiment.
【符号の説明】 １ 電源 ２ トランス ３ スイッチング素子 ４ 整流平滑回路[Description of Signs] 1 Power supply 2 Transformer 3 Switching element 4 Rectifier smoothing circuit
Claims (8)
電源の一端と他端との間に接続され、且つ第１及び第２
の主端子と制御端子と浮遊容量とを有しているスイッチ
ング素子と、 前記スイッチング素子を介して前記直流電源の一端と他
端との間に接続された巻線を有し且つ前記巻線は漏れイ
ンダクタンスと浮遊容量とを有しているトランスと、 前記トランスに接続された出力整流平滑回路と、 前記スイッチング素子をオン・オフ制御するための制御
回路と、 前記スイッチング素子のターンオフ時に前記スイッチン
グ素子に印加されるサージ電圧を吸収することができる
ように前記トランスの巻線に直接的又は間接的に並列に
接続されたサージ吸収回路とを備えたＤＣ-ＤＣコンバ
−タであって、前記サージ吸収回路が、サージ吸収用コ
ンデンサと整流ダイオードと抵抗との直列回路から成
り、 前記整流ダイオードの逆回復時間が、前記巻線の漏れイ
ンダクタンスと前記巻線の浮遊容量と前記スイッチング
素子の浮遊容量とに起因して前記巻線に生じるリンギン
グ電圧の周期の１／２よりも長く且つ前記スイッチング
素子の最小オフ期間よりも短く且つ１２５ｎｓ乃至７μ
ｓの範囲内に設定されていることを特徴とするＤＣ−Ｄ
Ｃコンバータ。A DC power supply for supplying a DC voltage, connected between one end and the other end of the DC power supply for repeatedly turning on and off the DC voltage;
A switching element having a main terminal, a control terminal, and a stray capacitance, and a winding connected between one end and the other end of the DC power supply via the switching element; and A transformer having a leakage inductance and a stray capacitance; an output rectifying and smoothing circuit connected to the transformer; a control circuit for controlling on / off of the switching element; and the switching element when the switching element is turned off. A DC-DC converter comprising a surge absorbing circuit connected directly or indirectly in parallel to the winding of the transformer so as to be able to absorb a surge voltage applied to the surge. The absorption circuit includes a series circuit including a surge absorption capacitor, a rectifier diode, and a resistor, and a reverse recovery time of the rectifier diode is equal to a leakage current of the winding. Due to the inductance, the stray capacitance of the winding, and the stray capacitance of the switching element, it is longer than １ ／ of the period of the ringing voltage generated in the winding, shorter than the minimum off-period of the switching element, and from 125 ns to 7μ
s set in the range of DC-D
C converter.
ジ吸収用コンデンサに対して並列に接続された放電用抵
抗を有していることを特徴とする請求項１記載のＤＣ−
ＤＣコンバータ。2. The DC-DC converter according to claim 1, wherein the surge absorbing circuit further includes a discharging resistor connected in parallel to the surge absorbing capacitor.
DC converter.
ージ吸収用コンデンサと前記整流ダイオードとの間に接
続され、前記サージ吸収回路は、更に、前記サージ吸収
用コンデンサと前記抵抗との直列回路に対して並列に接
続された放電用抵抗を有していることを特徴とする請求
項１記載のＤＣ−ＤＣコンバータ。3. The resistor in the series circuit is connected between the surge absorbing capacitor and the rectifier diode, and the surge absorbing circuit further includes a resistor connected to the series circuit of the surge absorbing capacitor and the resistor. 2. The DC-DC converter according to claim 1, further comprising a discharge resistor connected in parallel with the power supply.
ダイオードの逆回復時間よりも短い逆回復時間を有する
別の整流ダイオードを有し、この別の整流ダイオードは
前記サージ吸収用コンデンサに直列に接続された前記抵
抗に対して並列に接続されていることを特徴とする請求
項１又は２又は３記載のＤＣ−ＤＣコンバータ。4. The surge absorbing circuit further includes another rectifier diode having a reverse recovery time shorter than the reverse recovery time of the rectifier diode, the other rectifier diode being connected in series with the surge absorbing capacitor. 4. The DC-DC converter according to claim 1, wherein the DC-DC converter is connected in parallel with the connected resistor.
続された前記抵抗は、前記整流ダイオードと同一の包囲
体に収容されていることを特徴とする請求項１又は２記
載のＤＣ−ＤＣコンバータ。5. The DC-DC converter according to claim 1, wherein the resistor connected in series to the surge absorbing capacitor is housed in the same enclosure as the rectifier diode.
続された前記抵抗は１０〜３３０Ωの範囲の値を有して
いることを特徴とする請求項１又は２又は３又は4又は
５記載のＤＣ−ＤＣコンバータ。6. The DC according to claim 1, wherein the resistor connected in series with the surge absorbing capacitor has a value in a range of 10 to 330 Ω. -DC converter.
グ素子に対して並列に接続されていることを特徴とする
請求項１又は２又は3又は4又は５又は６記載のＤＣ−Ｄ
Ｃコンバータ。7. The DC-D according to claim 1, wherein the surge absorbing circuit is connected in parallel to the switching element.
C converter.
浮遊容量とを有している１次巻線と前記１次巻線に電磁
結合された２次巻線とを有し、 前記スイッチング素子
は前記１次巻線を介して前記直流電源の一端と他端との
間に接続され、前記出力整流平滑回路は前記２次巻線に
接続され、前記サージ吸収回路は前記１次巻線に対して
直接的に又は間接的に並列に接続されていることを特徴
とする請求項１又は２又は3又は4又は５又は６又は７記
載のＤＣ−ＤＣコンバータ。8. The transformer has a primary winding having a leakage inductance and a stray capacitance, and a secondary winding electromagnetically coupled to the primary winding. Connected between one end and the other end of the DC power supply via a secondary winding, the output rectifying / smoothing circuit is connected to the secondary winding, and the surge absorbing circuit is directly connected to the primary winding. The DC-DC converter according to claim 1, 2 or 3 or 4 or 5 or 6 or 7, wherein the DC-DC converter is connected in parallel or indirectly.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000302294A JP3374916B2 (en) | 2000-10-02 | 2000-10-02 | DC-DC converter |
| US09/734,145 US6272024B2 (en) | 1999-12-27 | 2000-12-11 | D.c.-to-d.c. converter having an improved surge suppressor |
| CNB001375121A CN1139175C (en) | 1999-12-27 | 2000-12-27 | DC-AC exchanger |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000302294A JP3374916B2 (en) | 2000-10-02 | 2000-10-02 | DC-DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002119055A true JP2002119055A (en) | 2002-04-19 |
| JP3374916B2 JP3374916B2 (en) | 2003-02-10 |
Family
ID=18783667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000302294A Expired - Lifetime JP3374916B2 (en) | 1999-12-27 | 2000-10-02 | DC-DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3374916B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040043350A (en) * | 2002-11-18 | 2004-05-24 | 현대모비스 주식회사 | Audio system of vehicle |
| JP2005027480A (en) * | 2003-07-03 | 2005-01-27 | Asmo Co Ltd | Magnet magnetizing apparatus for rotating electric machine and magnet magnetizing method for rotating electric machine |
| JP2005322652A (en) * | 2004-05-07 | 2005-11-17 | Patent Treuhand Ges Elektr Gluehlamp Mbh | Electronic lighting equipment for lamp |
| JP2012115128A (en) * | 2010-11-03 | 2012-06-14 | Denso Corp | Switching module |
| JP2016174471A (en) * | 2015-03-17 | 2016-09-29 | サンケン電気株式会社 | Snubber circuit |
| JP2018117256A (en) * | 2017-01-18 | 2018-07-26 | 新電元工業株式会社 | Clamp type semiconductor device and switching power supply device |
| CN110112897A (en) * | 2019-01-16 | 2019-08-09 | 广东美的制冷设备有限公司 | Drive control circuit, air-conditioner controller and air conditioner |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3641115A1 (en) * | 2018-10-18 | 2020-04-22 | FRONIUS INTERNATIONAL GmbH | Flyback converter with high efficiency |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4148570B2 (en) | 1998-09-29 | 2008-09-10 | 新電元工業株式会社 | Power supply |
| JP2000253658A (en) | 1999-02-26 | 2000-09-14 | Sanken Electric Co Ltd | Dc-dc converter |
-
2000
- 2000-10-02 JP JP2000302294A patent/JP3374916B2/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040043350A (en) * | 2002-11-18 | 2004-05-24 | 현대모비스 주식회사 | Audio system of vehicle |
| JP2005027480A (en) * | 2003-07-03 | 2005-01-27 | Asmo Co Ltd | Magnet magnetizing apparatus for rotating electric machine and magnet magnetizing method for rotating electric machine |
| JP2005322652A (en) * | 2004-05-07 | 2005-11-17 | Patent Treuhand Ges Elektr Gluehlamp Mbh | Electronic lighting equipment for lamp |
| JP2012115128A (en) * | 2010-11-03 | 2012-06-14 | Denso Corp | Switching module |
| US8705257B2 (en) | 2010-11-03 | 2014-04-22 | Denso Corporation | Switching module including a snubber circuit connected in parallel to a series-connected unit of flowing restriction elements |
| JP2016174471A (en) * | 2015-03-17 | 2016-09-29 | サンケン電気株式会社 | Snubber circuit |
| JP2018117256A (en) * | 2017-01-18 | 2018-07-26 | 新電元工業株式会社 | Clamp type semiconductor device and switching power supply device |
| CN110112897A (en) * | 2019-01-16 | 2019-08-09 | 广东美的制冷设备有限公司 | Drive control circuit, air-conditioner controller and air conditioner |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3374916B2 (en) | 2003-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9287792B2 (en) | Control method to reduce switching loss on MOSFET | |
| US6198260B1 (en) | Zero voltage switching active reset power converters | |
| JP6471550B2 (en) | Snubber circuit | |
| JPH09163736A (en) | Dc-dc converter | |
| JP3475892B2 (en) | Switching power supply | |
| US9001538B2 (en) | Switching power supply apparatus | |
| KR101141374B1 (en) | Boost converter | |
| CN101523711A (en) | Self-oscillating dc-dc converter and method therefor | |
| KR100531923B1 (en) | Power converter module with an active snubber circuit | |
| JP3760379B2 (en) | Switching power supply | |
| TW202327239A (en) | Hold-up time circuit for llc converter | |
| JP5391486B2 (en) | Self-excited switching power supply | |
| JP2002119055A (en) | Dc-dc converter | |
| JP3475926B2 (en) | Switching power supply | |
| JP3109667B1 (en) | DC-DC converter | |
| JP3593837B2 (en) | Flyback type DC-DC converter | |
| JP4352165B2 (en) | Low-loss circuit for partially resonant self-excited switching power supply | |
| JP2835899B2 (en) | Soft-switching circuit of discontinuous switching power supply in discontinuous current mode | |
| JP2002078339A (en) | Dc-dc converter | |
| JP2604668B2 (en) | Switching circuit snubber circuit | |
| JP4304751B2 (en) | Ringing choke converter with improved turn-on loss | |
| JP4725697B2 (en) | Switching power supply | |
| JPH07284271A (en) | Switching power supply | |
| JP2005117852A (en) | Switching power supply | |
| JP3429420B2 (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3374916 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |