[go: up one dir, main page]

JP2002118169A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002118169A
JP2002118169A JP2000311538A JP2000311538A JP2002118169A JP 2002118169 A JP2002118169 A JP 2002118169A JP 2000311538 A JP2000311538 A JP 2000311538A JP 2000311538 A JP2000311538 A JP 2000311538A JP 2002118169 A JP2002118169 A JP 2002118169A
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
organic polymer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000311538A
Other languages
English (en)
Inventor
Munehiro Tada
宗弘 多田
Masayuki Hiroi
政幸 廣井
Jun Kawahara
潤 川原
Yoshihiro Hayashi
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000311538A priority Critical patent/JP2002118169A/ja
Publication of JP2002118169A publication Critical patent/JP2002118169A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 絶縁膜に形成された配線溝およびビアホール
に直接銅を主成分とする金属を埋め込んでも銅の拡散を
起こさないようにして、配線抵抗および接続抵抗と配線
容量の低減を図る。耐エレクトロマイグレーション性の
向上。 【解決手段】 Cu配線405上に、SiN膜406、
BCB(ベンゾシクロブテン)絶縁膜407、SiC膜
408、BCB絶縁膜409、SiC膜410、SiO
2膜411を堆積し、選択的エッチングによりビアホー
ル413を開口し(d)、配線溝414を開設する
(e)。MOCVD法によりCuシード膜415を堆積
し、これを電極としてメッキCu膜416を形成する
(f)。CMPにより余剰のCu膜を除去して、ビアホ
ールを介してCu配線405に接続されたCu配線41
7を形成した後、SiC膜418を形成する(g)。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、さらに詳しくは、絶縁膜に有機高分子
絶縁膜を用いた配線構造を有する半導体装置とその製造
方法に関するものである。
【0002】
【従来の技術】従来、集積回路の配線材料にはアルミニ
ウム(Al)もしくはAl合金が、配線間および配線層
間の絶縁膜にはシリコン酸化膜(SiO2)が広く用い
られてきた。しかし、LSIの微細化の進行に伴い、配
線における信号伝送の遅延を抑制、低減するうえで、配
線抵抗の低減のために配線材には銅(Cu)が、配線間
容量の低減のために配線間および配線層間の絶縁膜には
誘電率の低い有機物や空孔を含んだシリコン酸化膜が使
用されるようになってきた。しかし、Cuを主成分とす
る配線においては、シリコン(Si)やSiO2をはじ
めとする絶縁膜中におけるCuの拡散がAlよりも速
く、トランジスタをはじめとするシリコンデバイス部へ
の侵入、配線間の絶縁耐圧劣化等を防いで信頼性を確保
するために、Cuの周囲に拡散を防止するバリア膜を形
成することが必要となる。
【0003】[従来例1]以下に、Cu膜の下面および
側面をCuの拡散防止(バリア)膜となる導体膜で覆う
構造と製造方法について説明する。図7は、現在一般に
用いられるダマシン構造の配線の製造方法を示す工程順
の断面図である。シリコン基板501上にシリコン酸化
膜502、シリコン酸窒化膜(SiON)膜503、シ
リコン酸化膜504を順次堆積し、シリコン酸化膜50
4、シリコン酸窒化膜503を選択的に除去して配線溝
を形成する。次に、全面に導電性のバリア膜505とC
u膜を堆積し、化学機械研磨(Chemical Me
chanical Polishing:CMP)によ
って余剰なCu膜およびバリア膜505除去してCu配
線506を形成する[図7(a)]。
【0004】次に、下層のCu配線506の埋め込まれ
たシリコン酸化膜504上に絶縁性のバリア膜507、
シリコン酸化膜508、シリコン酸窒化膜509、シリ
コン酸化膜510を順次堆積し[図7(b)]、その上
にビアホール形成領域に開口を有するレジスト膜511
を形成する[図7(c)]。そしてレジスト膜511を
マスクとして異方性エッチングによってシリコン酸化膜
510、シリコン酸窒化膜509、シリコン酸化膜50
8を順にエッチングした後、レジスト膜511を除去す
ることでビアホール512を形成する[図7(d)]。
【0005】次に、シリコン酸化膜510上に配線溝形
成領域に開口を有するレジスト膜513を形成し[図7
(e)]、レジスト膜513をマスクに異方性エッチン
グを行って配線溝514に相当するシリコン酸化膜51
0を除去する。そして、レジスト膜513を除去した
後、ビアホール512の底にあるバリア膜507をエッ
チング除去して底部にCuが露出したビアホールを形成
する[図7(f)]。次に、この全表面に、導電性のバ
リア膜515を成膜した後、スパッタ法によるCuシー
ド膜堆積しこれを電極として電解メッキ法にてCuを堆
積してCu膜516を形成する[図7(g)]。続い
て、CMP法によって配線溝およびビアホール以外の余
剰なCu膜516および余剰なバリア膜515を除去し
て、ビアホール内のCuプラグ517とこのCuプラグ
517によって下層のCu配線506に接続されたCu
配線518を形成する。そして、その上に絶縁性のバリ
ア膜519を成膜する[図7(h)]。
【0006】以上の工程により、下面、側面および上面
が全て導電性ないし絶縁性のバリア膜で覆われた、Cu
配線506と、Cuプラグ517およびCu配線518
が形成される。ところで、これらダマシンプロセスに用
いられるバリア膜のうち導電性のバリア膜には、Cuの
拡散防止能力が高いこと、下地となる絶縁膜およびCu
配線部との密着性が高いこと、およびプロセス上の熱的
安定性が高いことが要求され、これらを満たすものとし
て、比較的高融点であるチタン(Ti)、タンタル(T
a)、タングステン(W)などの金属およびその窒化物
または珪化物若しくはそれらを積層したものがよく用い
られる。なお、このようなダマシン構造の銅配線を有す
る半導体装置は、例えば特開平11−186274号公
報等により公知となっている。
【0007】[従来例2]上述したように、ダマシン構
造のCu膜を形成するには、導電性のバリア膜上にスパ
ッタ法によって銅シード膜を形成した後これを電極とし
て電解メッキ法にCuを堆積していたが、ビアホール径
が0.1μmにまで微細化が進行すると、スパッタ法に
よる銅シード膜を配線溝やビアホールの表面に均一かつ
連続に成膜することが困難となる。
【0008】
【化1】
【0009】かかる微細開口部への埋め込みを改善する
方法として、MOCVD法によるCu成膜も検討されて
いる。このMOCVD法によるCu成膜の反応式を化1
に示す(但し、係数は省略)。このCu成長方法では、
ヘキサフルオロアセチルアセトンジハイドレート[hexa
fluoro-acetylacetone dihydrate(Hhfacs)]とトリメチ
ルビニルシラン[tri-methylvinylsilane (tmvs)]とか
らなる添加剤(Hhfac・tmvs)が添加された、ヘキサフル
オロアセチルアセトネート銅[hexafluoro-acetylaceto
nate copper;Cu(hfac)]とトリメチルビニルシラン[tr
i-methylvinylsilane (tmvs)]からなる有機銅錯体Cu(h
fac)tmvsを気化し、窒素キャリアガスにより真空チャン
バー内の200℃程度に加熱された基板上に導入する。
そこで、Cu(hfac)tmvsの 熱化学反応により、Cuを遊
離させ、基板上にCu膜を析出させる。
【0010】[従来例3]上述したように、層間の絶縁
膜として用いられる低誘電率材料には、有機物が用いら
れているが、中でもベンゾシクロブテン( Benzocyclob
utene :BCB)モノマーを出発原料として得られる有
機高分子絶縁膜が有望視されている。図8は、BCB絶
縁膜を形成するために従来より一般的に用いられている
熱重合法の反応過程を説明する図である。この熱重合法
では、基板上に塗布されたベンゾシクロブテン・モノマ
ー膜を300℃程度に加熱することで炭素4員環の開環
反応を起こさせ、これにより得られるビニル基とジビニ
ル基とに熱重合反応を生じさせてBCB絶縁膜を得る。
この熱重合法により得られるBCB膜の比誘電率は2.
7程度(シリコン酸化膜の比誘電率は3.8程度)で、
また耐熱性は350℃程度である。
【0011】特開平8−264962号公報には、熱重
合法を用いたBCB絶縁膜上に導電性バリア膜を介する
ことなくCu配線を形成する技術が開示されている。す
なわち、基板上に層間絶縁膜となるベンゾシクロブテン
樹脂をコーティングし熱硬化法を用いて硬化させた後、
必要に応じてビアホールを形成しスパッタ法により若し
くはスパッタ法とメッキ法を併用してBCB樹脂膜上に
直接Cu膜を形成しこれをパターニングしてCu配線を
得る。
【0012】
【発明が解決しようとする課題】従来例1にて説明した
ように、シリコン酸化膜を層間絶縁膜としてCu配線を
形成する場合、Cu配線やCuプラグの下面と側面は導
電性のバリア膜にて被覆する必要があり、配線の断面に
おけるCu膜の面積が狭められる。而して、バリアメタ
ルによってCuの拡散を防止するためにはある一定以上
の厚さが必要となるため、LSIの設計ルールの縮小化
に伴い、配線幅、ビアホール径が共に0.1μm以下に
微細化されると、配線全体に占めるバリアメタルの割合
が大きくなる。そして、多くのバリアメタルの抵抗率は
約200μΩ・cm以上でありCuの抵抗率約2μΩ・
cmに比較して2桁以上大きいため、銅配線の抵抗が増
大する。また、下層のCu配線と上層のCuプラグとの
接合は、抵抗の高いバリア膜を挟み込む構成となるた
め、配線抵抗を低く抑えることが困難となる。そのた
め、配線遅延が増大し配線材料に低比抵抗のCuを採用
したことの効果が阻害される。さらに、導電性のバリア
膜が高抵抗であることにより配線温度が上昇し、エレク
トロマイグレーション(Electro−migrat
ion)に対する耐性が低くなるという問題が生じる。
【0013】従来例2で説明した、MOCVD法によっ
てCu膜を形成する方法では、 熱化学反応は下地膜が
導電性バリア膜の場合、例えばTaやTaNの場合、有
機銅錯体であるCu(hfac)tmvsに含まれるフッ素とTaが
反応して、Cu/TaあるいはCu/TaN界面にTaF
5等のフッ化物が形成されてしまう。これら導電性バリ
ア膜とのフッ化物は抵抗が非常に高く、また300℃以
上でフッ素を放出し、密着性を劣化させる。このこと
が、微細な開口部への埋め込み性に優れているMOCV
D法によるCu成膜の実用化を阻む要因となっていた。
【0014】一方、低誘電率膜であるBCB膜にCu膜
を形成する場合には、その耐熱性が問題となる。ビアホ
ールを埋め込んで成長した銅膜は結晶粒が小さいため、
結晶化のために400℃程度のアニールが必要となる。
ところが、熱重合法によって形成したBCB絶縁膜では
耐熱性が350℃であり、十分な結晶成長ができないと
いう課題があった。さらに、熱重合法によるBCB絶縁
膜では、MOCVD法によりCu膜を直接成長させる際
に、原料ガスがBCBと反応を起こし、BCB絶縁膜中
にCuが拡散してしまうという問題が起こる。
【0015】本発明の課題は上述した従来技術の問題点
を解決することであって、その目的は、低誘電率膜であ
るBCB膜に直接銅膜をMOCVD法によって形成でき
るようにして、配線抵抗の低減と配線容量の低減を図る
と共に、Cu膜に対する結晶化のための熱処理を行い得
るようにすることにある。
【0016】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、半導体素子が形成された基板上の
有機高分子絶縁膜に形成された配線溝およびビアホール
に銅を主成分とする金属配線材を充填して形成された配
線および接続プラグを有する半導体装置において、前記
有機高分子絶縁膜がプラズマ重合法にて作製されたジビ
ニルシロキサンベンゾシクロブテンあるいはその誘導体
を骨格とする有機高分子絶縁膜であり、かつ、少なくと
も1層の配線とこれに連なる接続プラグとは前記有機高
分子膜に直接接触して形成されていることを特徴とする
半導体装置、が提供される。また、上記の目的を達成す
るため、本発明によれば、半導体素子が形成された基板
上の有機高分子絶縁膜に銅を主成分とする金属配線材か
らなる配線埋設されている半導体装置において、前記有
機高分子絶縁膜がプラズマ重合法にて作製されたジビニ
ルシロキサンベンゾシクロブテンあるいはその誘導体を
骨格とする有機高分子絶縁膜であり、かつ、前記配線の
側面は前記有機高分子膜に直接接触して形成されている
ことを特徴とする半導体装置、が提供される。そして、
好ましくは、前記有機高分子絶縁膜の層間に無機バリア
絶縁膜が介在している。また、好ましくは、前記配線と
前記接続プラグは、少なくとも底面および外周部分がM
OCVD法により形成される。
【0017】また、上記の目的を達成するため、本発明
によれば、(1)半導体素子が形成されその上に下層配
線が形成された基板上に、気化したベンゾシクロブテン
・モノマーを用いプラズマ重合法によりベンゾシクロブ
テン若しくはその誘導体を骨格として含む有機高分子絶
縁膜を形成する工程と、(2)前記有機高分子絶縁膜を
選択的にエッチング除去して、該有機高分子絶縁膜に、
配線溝、および/または、ビアホール、を開設する工程
と、(3)前記有機高分子絶縁膜に直接接触するよう
に、銅を主成分とする金属配線材を堆積する工程と、を
有することを特徴とする半導体装置の製造方法、が提供
される。そして、好ましくは、前記ベンゾシクロブテン
はジビニルシロキサンベンゾシクロブテンである。ま
た、好ましくは、前記第(3)の工程においては、少な
くとも該工程の初期において有機銅錯体を出発原料とす
るMOCVD法によって銅を主成分とする金属配線材を
堆積する。
【0018】
【発明の実施の形態】特別なバリア材を用いずにCuを
配線材料として使用するためには、Cuの拡散係数が小
さくかつCuとの密着性の高い絶縁膜を用いる必要があ
る。そのような有機絶縁膜としては、BCB絶縁膜が知
られている。本発明においては、このBCB絶縁膜を形
成する方法として、ジビニルシロキサンベンゾシクロブ
テン・モノマーを気化させて、気化したこのモノマーを
He等のプラズマ中に導入して重合BCB膜を得るプラ
ズマ重合法が用いられる。なお、プラズマ重合法を用い
たBCB膜の形成方法は、特開2000−100803
号公報に開示されている。
【0019】プラズマ重合法では、例えば、0.1g/
minで供給されるBCBモノマーの気化温度を200
℃とし、流量500sccmのHeキャリアガスで反応
室に送り、13.56MHzのRFパワーの印加された
シャワーヘッドからHeプラズマ中にBCBモノマーガ
スを供給し、400℃に加熱した基板上にプラズマ重合
BCB絶縁膜を成長させる。このプラズマ重合BCB絶
縁膜の比誘電率は2.5〜2.6であり、前記熱重合B
CB絶縁膜よりも小さい。
【0020】図5に、プラズマ重合BCB絶縁膜と熱重
合法で得たBCB絶縁膜(熱重合BCB絶縁膜)に対す
るフーリエ変換赤外線分光スペクトルを示す。この図か
ら、プラズマ重合BCB絶縁膜の構造は熱重合BCB絶
縁膜とは完全には一致していないが、その基本骨格は保
たれていることが確認される。プラズマ重合BCB絶縁
膜の構造は化2に示されるように、一部のベンゼン環あ
るいは炭素6員環の一部が開環した分子鎖状ポアを含む
構造を有しているものと推定されている。このプラズマ
重合BCB絶縁膜では400℃以上の耐熱性が得られる
と共に化学的安定性の向上が図られ、さらに機械的強度
も十分であることが確認されている。
【0021】
【化2】
【0022】図6に、プラズマ重合BCB絶縁膜の低C
u拡散性を示すSIMSプロファイルを示す。Si基板
上にプラズマ重合BCB絶縁膜を0.3μmの膜厚に成
膜した後、有機銅錯体Cu(hfac)tmvsを用いたMOCVD
法によりCu膜を0.2μm厚に成膜し、400℃にて
7時間の熱処理を行った。得られた試料についてSi基
板側からSIMS測定を行った。比較のためにSiO2
上にCuを成膜した試料の測定結果をも示す。絶縁膜中
のCuの濃度は1016(atoms/cm3)以下であ
ることが望まれるところ、SiO2の場合には、この濃
度に変化するまでの深さが0.15μm程度であるのに
対して、プラズマ法によるBCB絶縁膜の場合には0.
03μm程度である。このことから、プラズマ重合BC
B絶縁膜では、MOCVDによるCuの成膜時に絶縁膜
中に取り込まれるCuの量が少なくかつCuの熱拡散に
対する高い耐性を有していることが分かる。
【0023】残る課題は銅と有機膜との密着性の問題で
あり、この問題をクリアできるならば配線間容量が小さ
く、かつ比抵抗の小さい銅配線によるLSIの実現が可
能である。CuとBCB絶縁膜との密着性について評価
を行うため、プラズマ重合BCB絶縁膜上にMOCVD
法にてCuを成膜し、住友3M社製スコッチテープ(S
cotch Brand Tape No.56)を用
いてCu/BCB界面の密着性を評価した。1mm×1
mmのメッシュを切り出した部分100個に対してテー
プテスト評価を行った結果、いずれの試料においても剥
がれは確認されず、Cu/BCB界面は強固な密着性を
有することが確認された。
【0024】これらの結果はCu上にBCB絶縁膜を成
膜した場合にも同様の結果が得られた。さらに、プラズ
マ重合BCB絶縁膜に作製した配線溝パターンに対し
て、MOCVD法を用いてCuの埋め込みを行い、40
0℃で30分結晶化アニールした後、CMP法で研磨を
行うことで、BCB/Cu配線を作製したところ、Cu
バリア膜を用いることなく配線の作製が可能であり、C
u/BCB界面の密着性はデバイス作製プロセスに耐え
得る十分な強度を有していることが確認された。さら
に、かかる配線を400℃で10時間アニールしても配
線間リーク電流の増大は見られず、10-9A/cm2
度の十分な絶縁耐性を確保していた。
【0025】MOCVD法による銅膜とプラズマ重合B
CB絶縁膜との密着性が改善されたことの原因として、
まず出発原料であるCu(hfac)tmvsに含まれるフッ素と反
応する金属あるいはその窒化物が下地に存在しないこと
が挙げられる。さらに、Cu(hfac)tmvsの構造をみれば明
らかなように、Cu原子はビニル基に見られるような炭
素のπ電子との親和性がよい。このことは、ベンゼン環
やビニル基といった炭素原子の不飽和結合、すなわちπ
電子を有する有機高分子絶縁膜に対して、MOCVD−
Cu膜は密着性がよいことを意味し、これは実験によっ
ても確認された。
【0026】以上説明したように、プラズマ重合BCB
絶縁膜とMOCVD−Cu膜とを組み合わせることによ
って、バリアメタルの使用を排除できるCuに対する高
い耐拡散性と、0.1μm以下といった微細パターンに
対する銅膜の埋め込みと、バリア膜を排除したことによ
る低抵抗化と、配線間容量の低減という技術課題を同時
に解決することができる。
【0027】
【実施例】次に、プラズマ重合BCB絶縁膜とMOCV
D−Cu膜とを組み合わせた本発明の実施例について、
図面を参照して詳細に説明する。 [第1の実施例]図1は、本発明の第1の実施例の配線
構造の製造方法を示す工程順の断面図である。素子を形
成した半導体基板上に、プラズマ重合BCB絶縁膜10
1を0.6μm厚に堆積する。ここでは、0.1g/m
inで供給されるBCBモノマーの気化温度を200℃
とし、流量500sccmのHeキャリアガスで反応室
に送り、13.56MHzのRFパワーの印加されたシ
ャワーヘッドからHeプラズマ中にBCBモノマーガス
を供給し、400℃に加熱した基板上にプラズマ重合B
CB絶縁膜を成長させた。
【0028】その上面に、トリメチルシランを原料とす
るプラズマCVD法によりSiC膜102を0.03μ
m厚に成膜する。このSiC膜は、プラズマ重合BCB
絶縁膜に配線溝を形成する際のエッチストップ膜として
機能する。さらに、0.4μm厚のプラズマ重合BCB
絶縁膜103とエッチングハードマスクとなる膜厚0.
03μmのSiC膜104を成膜する。これらSiC膜
102および104をSiN膜に変更することも可能で
ある[図1(a)]。
【0029】リソグラフィによって配線溝形状に開口を
有するフォトレジスト膜を形成し、これをマスクとして
フッ素系エッチングガス、例えばCF4/Ar/O2ガスに
てSiC膜104を異方性エッチングし、さらにエッチ
ングガスをN2/O2系に切り替えてフォトレジスト膜を
除去しながら、プラズマ重合BCB絶縁膜103をエッ
チングして配線溝107を形成する。ここで、N2/O2
系ガスでは、SiC膜102および104はエッチング
されないため、フォトレジストが完全に除去されるまで
オーバーエッチングを行っても配線溝深さは一定に保た
れる[図1(b)]。
【0030】この全表面に、MOCVD法によりCu膜
105を0.6μm厚に成膜する。ここでは、基板温度
を195℃としてMOCVD−Cu膜を成長させた[図
1(c)]。400℃、20分のCu膜の結晶化アニー
ルを行った後、CMPによって配線溝以外の余剰なCu
を除去し、Cu配線108を形成する。このCMPで
は、シリカ(SiO2)を主成分とする研磨剤に過酸化
水素(H22)を混合した研磨溶液(スラリー)を用い
た。ここで、CuのCMPにおいて、プラズマ重合にて
作製されたBCB絶縁膜とMOCVD−Cuとの密着性
は十分高く、剥がれ等が起こらないことが確認された
[図1(d)]。次に、プラズマ重合BCB絶縁膜10
6を0.4μmの厚さに成膜することで、Cu配線側面
および上面がプラズマ重合BCB絶縁膜で覆われるCu
配線108を得る[図1(e)]。
【0031】以上の工程により間隔0.28μmで隣接
する10mm長の配線対を形成し、400℃で10時間
のアニールを行った後に配線間リーク電流を測定したと
ころ10-9A/cm2程度と低く、アニール後にも十分
な絶縁耐性を確保していることが確認された。さらに、
導電性バリア膜である0.03μm厚のTa/TaN膜
を用いた場合と配線抵抗を比較した結果、配線抵抗率は
2.5μΩ・cmから2.0μΩ・cmへと約25%低
減することも確認された。
【0032】[第2の実施例]第1の実施例は、下層の
配線部上に埋め込みと研磨によって単層の上層配線を形
成する、すなわちシングルダマシン(Single D
amascene)法と呼ばれる手法に係るものであっ
たが、層間絶縁膜に上層の配線溝および下層の配線と接
続するビアホールを形成した後両者に配線材を埋め込ん
で研磨を行う、デュアルダマシン(Dual Dama
scene)法に関しても同様に本発明を適用すること
ができる。以下にその実施例について図面を参照して詳
細に説明する。図2は、本発明の第2の実施例の配線構
造の製造方法を示す工程順の断面図である。図2は図1
と同様の手法をデュアルダマシン法に適用したものであ
る。
【0033】シングルダマシン法により、図1(d)ま
での工程によりCu配線108を形成する[図2
(a)]。プラズマ重合BCB絶縁膜201を0.6μ
m厚、エッチストップ膜であるSiC膜202を0.0
3μm厚に成膜し、さらにプラズマ重合BCB絶縁膜2
03を0.3μm厚、エッチングハードマスクとなるS
iC膜204を0.03μm厚に成膜する[図2
(b)]。リソグラフィによって形成すべきビアホール
のパターンの開口を有するフォトレジスト膜(図示せ
ず)を形成した後、CF4/Ar/O2ガスにて、SiC膜
204とプラズマ重合BCB絶縁膜203とエッチスト
ップ膜であるSiC膜202を異方性エッチングし、さ
らにエッチングガスをN2/O2ガスに切り替えてフォト
レジストを除去しながらプラズマ重合BCB絶縁膜20
1にビアホール207を形成する[図2(c)]。
【0034】続いて、リソグラフィによって形成すべき
配線溝のパターン形状の開口を有するフォトレジスト膜
(図示なし)を形成した後、N2/O2ガスを用いた異方
性エッチングによって、SiC膜204上のフォトレジ
ストを除去しながらプラズマ重合BCB絶縁膜203に
配線溝208を形成する[図2(d)]。有機洗浄で残
留するフォトレジストを完全に除去した後、この全表面
にMOCVD法により0.8μm厚のCu膜205を成
膜する。この際、ビアホール底には下地配線のCuが存
在するため、このCuを触媒としてMOCVD−Cuが
成長することから、ビアホール底部では清浄なCu/C
u界面が形成される[図2(e)]。400℃、20分
の結晶化アニールを行った後、CMPによって配線溝2
08およびビアホール207以外の余剰なCuを除去し
てCu配線209、Cuプラグ210を形成する[図2
(f)]。
【0035】さらに、プラズマ重合BCB絶縁膜206
を成膜することで、Cu配線209およびCuプラグ2
10の周囲がプラズマ重合BCB絶縁膜で覆われるCu
配線構造が形成される。但し、この場合Cu配線209
の底面には、エッチストップ膜であるSiC膜202が
存在するが、SiC膜も優れたCu拡散バリア性を有し
ていることから、Cu拡散の恐れはない。すなわち、こ
の配線構造によって、ビアホール接続部と配線底面およ
び配線側面にTa/TaN膜等の高抵抗の導電性バリア
膜の存在しないCu配線構造が形成される[図2
(g)]。
【0036】以上の工程により間隔0.28μmで隣接
する10mm長の配線対を形成し、400℃で10時間
のアニール行った後配線間リーク電流を測定したところ
10 -9A/cm2程度であり、長時間のアニール後にお
いても十分な絶縁耐性を確保していることが確認され
た。さらに、導電性のバリア膜である0.03μm厚の
Ta/TaN膜を用いた場合と配線抵抗を比較した結
果、配線抵抗率は2.5μΩ・cmから2.0μΩ・c
mへと約25%低減し、ビアホール接続抵抗は1Ω程度
から0.1Ω以下に低減することも確認された。
【0037】図3に、半導体素子の形成された基板上に
本実施例を適用した例を示す。素子を形成した半導体基
板上に、SiO2膜301を成膜し、リソグラフィと異
方性エッチングによって半導体素子との接合部となるコ
ンタクトホールを開口して、半導体素子と上部多層配線
とを接続するWコンタクトプラグ302を形成する。そ
の後、プラズマ重合BCB絶縁膜303およびSiC膜
304を堆積し、リソグラフィと異方性エッチングによ
って半導体素子との接合部となる配線溝を開口する。表
面全面にTa/TaN積層バリア膜305を計0.04
μm厚に成膜する。バリアメタル膜を用いるのは最下層
の第一配線のみである。これは、最下層配線の下には、
SiO2膜301が存在するためである。
【0038】次に、MOCVD法によってCu膜306
を0.6μm厚に成膜して配線溝にCuを埋め込み、C
MPによって余剰のCu膜を除去して第1層Cu配線を
形成する。第2層配線以降では、プラズマ重合BCB絶
縁膜とSiC膜の積層膜を堆積した後配線溝とビアホー
ルとを形成し、MOCVD法で直接Cuを堆積しCMP
を行ってCu配線とCuプラグを形成する工程を繰り返
すことにより多層配線を形成する。本発明の実施例にお
いては、Cu成膜前の配線溝部の側面およびビアホール
の側面および底面に導電性バリア膜が存在しないことが
重要であり、配線溝とビアホールの形成工程手順は必ず
しも実施例通りである必要はない。例えば図2(c)か
ら図2(d)に至るまでの工程においても、まず配線溝
を形成した後にビアホールを形成するようにしてもよ
い。また、ハードマスクやエッチストップ膜となる無機
膜は省略することもできる。
【0039】[第3の実施例]図4は、本発明の第3の
実施例の配線構造の製造方法を示す工程順の断面図であ
る。第3の実施例では、Cu配線上面にカバー膜となる
バリア絶縁膜層を挿入しておくことで、エッチングやア
ッシングなどの加工性時にCu上面を保護するようにし
た。また、有機高分子膜のエッチングにダブルハードマ
スクを用い、さらにCuの埋め込みにMOCVD法と電
解メッキ法とを組み合わせた。まず、素子を形成した半
導体基板上に、プラズマ重合BCB絶縁膜401を0.
6μmの厚さに堆積する。その上面に、トリメチルシラ
ンを原料とするプラズマCVD法によりSiC膜402
を0.03μm厚に成膜する。このSiC膜は、プラズ
マ重合BCB絶縁膜に形成される配線溝のエッチストッ
プ膜として作用する。
【0040】さらに、0.4μm厚のプラズマ重合BC
B絶縁膜403とエッチングハードマスクとなるSiC
膜404を0.03μm厚に成膜する。リソグラフィと
異方性エッチングとによりプラズマ重合BCB絶縁膜4
03に配線溝を形成し、MOCVD法によりCuを0.
6μm厚に成膜し、さらにCMPによって配線溝以外の
余剰なCuを除去することで、Cu配線405を形成す
る。その後、Cu配線上面にカバー膜となるバリア絶縁
膜層として0.03μm厚のSiC膜406を成膜する
[図4(a)]。
【0041】プラズマ重合BCB絶縁膜407を0.6
μm厚、エッチストップ膜であるSiC膜408を0.
03μm厚に成膜し、さらにプラズマ重合BCB絶縁膜
409を0.3μm厚、下層ハードマスクであるSiC
膜410を0.03μm厚に成膜し、さらに上層ハード
マスクとしてシリコン酸化膜411を0.06μm厚に
成膜する[図4(b)]。フォトリソグラフィとCF4/
Arガスによる異方性エッチングによって上層ハードマ
スクに配線溝パターン412を形成し、酸素プラズマ処
理でフォトレジストを除去する[図4(c)]。
【0042】フォトリソグラフィにより形成すべきビア
ホールのパターン状の開口を有するフォトレジスト膜
(図示なし)を形成し、これをマスクとして、CF4/A
r/O2ガスにて下層ハードマスクであるSiC膜41
0、プラズマ重合BCB絶縁膜409およびエッチスト
ップ膜であるSiC膜408を異方性エッチングし、そ
の後エッチングガスをN2/O2に切り替えて、フォトレ
ジストを除去しながらプラズマ重合BCB絶縁膜407
を異方性エッチングすることで、ビアホール413を形
成する。この際、エッチングはビアホール底にあるCu
配線405上に位置するカバー膜のSiC膜406で停
止する[図4(d)]。
【0043】さらに、配線溝パターン412が開孔され
た上層ハードマスクであるシリコン酸化膜411をマス
クとして、下層ハードマスクであるSiC膜410をC
4/Arガスで、プラズマ重合BCB絶縁膜409をN
2/O2ガスでエッチングすることでに配線溝パターン4
14を形成し、最後にCF4/Arガスでビアホール底に
存在するSiCカバー膜406を除去する[図4
(e)]。次に、有機洗浄した後、MOCVD法により
0.2μm厚のCuシード膜415を成膜する。この
際、ビアホール底には下地配線のCuが存在するため、
このCuを触媒としてMOCVD−Cuが成長すること
から、ビアホール底部では清浄なCu/Cu界面が形成
される。また、ここではビアホール径を0.3μmφと
したため、ビアホール413内はMOCVD−Cuシー
ド膜で埋められる。すなわち、MOCVD−Cuシード
膜厚をビアホール半径以上とすることで、ビアホール内
を完全にMOCVD−Cu膜で埋め込むことができる。
その後、このMOCVD−Cuシード膜を電極として電
解メッキ法によりメッキCu膜416を堆積して残る配
線溝を埋める[図4(f)]。
【0044】400℃、20分の結晶化アニールを行っ
た後、CMPによって配線溝およびビアホール以外の余
剰なCuを除去してCuプラグとCu配線417を形成
し、さらにCu配線上面にカバー膜となるバリア絶縁膜
層として0.03μm厚のSiC膜418を堆積する
[図4(g)]。さらに、図4(b)から図4(g)ま
での工程を繰り返すことで3層以上の多層配線を形成す
ることができる。
【0045】本実施例の製造方法においても、配線溝部
およびビアホールの側面および底面に導電性バリア膜が
存在しない銅配線構造を実現できる。このMOCVD−
Cuシード膜と電解メッキCu膜とを併用する方法は、
微細なビアホールをMOCVD−Cu膜で完全に埋め込
んで下地Cu配線とのCu/Cu界面を保持し、かつ低
製造コストでかつ高スループットの電解メッキCu膜で
配線部を形成できるという特徴を有する。以上の工程に
より間隔0.28μmで隣接する10mm長の配線対を
形成し、400℃で10時間アニールしても配線間リー
ク電流は10-9A/cm2程度であって十分な絶縁耐性
を確保していることが確認できた。さらに、導電性のバ
リア膜である0.03μm厚のTa/TaN膜を用いた
場合と配線抵抗を比較した結果、配線抵抗率は2.5μ
Ω・cmから2.0μΩ・cmへと約25%低減し、ビ
アホール接続部抵抗は1Ω程度から0.1Ω以下に低減
することも確認された。その結果、ビアホールに係るエ
レクトロマイグレーション耐性は10倍以上向上した。
【0046】以上、本発明の好ましい実施例について説
明したが、本発明は、これら実施例に限定されるもので
はなく、本発明の要旨を逸脱することのない範囲内にお
いて適宜の変更が可能なものである。例えば、実施例で
は、ジビニルシロキサンビスベンゾシクロブテンを用い
た絶縁膜について説明したがそれに限定されることなく
その誘導体を骨格とする高分子絶縁膜であってもよい。
また、実施例ではBCB膜中にCuプラグを単独で形成
する工程については特に説明はしなかったが、BCB絶
縁膜に埋め込まれたCuプラグを形成した後にその上に
BCB絶縁膜に埋め込まれたCu配線を形成し、この工
程を繰り返すことによって多層配線を形成することも可
能である。さらに、BCB膜に接触するCu膜を形成す
る際に埋め込み性が問題とならない場合にはMOCVD
法以外の成膜法例えばスパッタ法を用いることもでき
る。
【0047】
【発明の効果】以上説明したように、本発明は、プラズ
マ重合法により形成したBCB絶縁膜上に直接Cu膜を
堆積するものであるので、低誘電率膜と低配線抵抗およ
び低ビアホール接続抵抗とを実現することができ、配線
遅延を抑制することができるとともにエレクトロマイグ
レーションに対する高い耐性を保持できる。また、Cu
膜に対する400℃以上の熱処理が可能となるので、配
線の一層の低抵抗化を実現することができる。さらに、
BCB絶縁膜上に直接MOCVD−Cu膜を成膜するこ
とが可能となるので、0.1μm以下の微細な開口に対
しても信頼性の高い埋め込みを実現することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例による半導体装置の製
造方法を示す工程順の断面図。
【図2】 本発明の第2の実施例による半導体装置の製
造方法を示す工程順の断面図。
【図3】 本発明の第2の実施例を用いて形成した半導
体装置の断面図。
【図4】 本発明の第3の実施例による半導体装置の製
造方法を示す工程順の断面図。
【図5】 プラズマ重合BCB絶縁膜と熱重合BCB絶
縁膜のFTIRスペクトル。
【図6】 絶縁膜中のCu濃度のSIMSプロファイ
ル。
【図7】 従来の半導体装置の製造方法を示す工程順の
断面図。
【図8】 熱重合法によるBCB絶縁膜の高分子化学反
応過程図。
【符号の説明】
101、103、106 プラズマ重合BCB絶縁膜 102、104 SiC膜 105 Cu膜 107 配線溝 108 Cu配線 201、203、206 プラズマ重合BCB絶縁膜 202、204 SiC膜 205 Cu膜 207 ビアホール 208 配線溝 209 Cu配線 210 Cuプラグ 301 SiO2膜 302 Wコンタクトプラグ 303 プラズマ重合BCB絶縁膜 304 SiC膜 305 Ta/TaN積層バリア膜 306 Cu膜 401、403、407、409 プラズマ重合BCB
絶縁膜 402、404、406、408、410、418 S
iC膜 405、417 Cu配線 411 シリコン酸化膜 412、414 配線溝パターン 413 ビアホール 415 Cuシード膜 416 メッキCu膜 501 シリコン基板 502、504、508、510 シリコン酸化膜 503、509 シリコン酸窒化膜 505、515 導電性のバリア膜 506、518 Cu配線 507、519 絶縁性のバリア膜 511、513 レジスト膜 512 ビアホール 514 配線溝 516 Cu膜 517 Cuプラグ 518 Cu配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川原 潤 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 林 喜宏 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 5F033 HH11 JJ01 KK11 MM01 MM02 NN01 PP11 PP27 QQ16 QQ21 QQ23 QQ37 QQ48 QQ73 RR01 RR21 SS03 SS15 TT04 WW02 XX05 5F058 AA10 AC03 AC10 AF02 AH02

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子が形成された基板上の有機高
    分子絶縁膜に形成された配線溝およびビアホールに銅を
    主成分とする金属配線材を充填して形成された配線およ
    び接続プラグを有する半導体装置において、前記有機高
    分子絶縁膜がプラズマ重合法にて作製されたジビニルシ
    ロキサンベンゾシクロブテンあるいはその誘導体を骨格
    とする有機高分子絶縁膜であり、かつ、少なくとも1層
    の配線とこれに連なる接続プラグとは前記有機高分子膜
    に直接接触して形成されていることを特徴とする半導体
    装置。
  2. 【請求項2】 半導体素子が形成された基板上の有機高
    分子絶縁膜に銅を主成分とする金属配線材からなる配線
    が埋設されている半導体装置において、前記有機高分子
    絶縁膜がプラズマ重合法にて作製されたジビニルシロキ
    サンベンゾシクロブテンあるいはその誘導体を骨格とす
    る有機高分子絶縁膜であり、かつ、前記配線の側面は前
    記有機高分子膜に直接接触して形成されていることを特
    徴とする半導体装置。
  3. 【請求項3】 前記有機高分子絶縁膜の層間に無機バリ
    ア絶縁膜が介在していることを特徴とする請求項1記載
    の半導体装置。
  4. 【請求項4】 前記無機バリア絶縁膜が、SiNまたは
    SiCのいずれかによって形成されていることを特徴と
    する請求項3記載の半導体装置。
  5. 【請求項5】 前記配線および前記接続プラグ、また
    は、前記配線は、少なくとも底面および外周部分がMO
    CVD(有機金属化学気相成長)法により形成されてい
    ることを特徴とする請求項1または2記載の半導体装
    置。
  6. 【請求項6】 (1)半導体素子が形成されその上に下
    層配線が形成された基板上に、気化したベンゾシクロブ
    テン・モノマーを用いプラズマ重合法によりベンゾシク
    ロブテン若しくはその誘導体を骨格として含む有機高分
    子絶縁膜を形成する工程と、 (2)前記有機高分子絶縁膜を選択的にエッチング除去
    して、該有機高分子絶縁膜に、配線溝、および/また
    は、ビアホール、を開設する工程と、 (3)前記有機高分子絶縁膜に直接接触するように、銅
    を主成分とする金属配線材を堆積する工程と、を有する
    ことを特徴とする半導体装置の製造方法。
  7. 【請求項7】 前記ベンゾシクロブテンが、ジビニルシ
    ロキサンベンゾシクロブテンであることを特徴とする請
    求項6記載の半導体装置の製造方法。
  8. 【請求項8】 前記第(3)の工程においては、少なく
    とも該工程の初期において有機銅錯体を出発原料とする
    MOCVD法によって銅を主成分とする金属配線材を堆
    積することを特徴とする請求項6記載の半導体装置の製
    造方法。
  9. 【請求項9】 前記第(3)の工程は、有機銅錯体を出
    発原料とするMOCVD法によって銅を主成分とする第
    1の金属配線材を堆積する前半の工程と、該前半の工程
    で形成された前記第1の金属配線材を電極として行う電
    解メッキ法によって銅を主成分とする第2の金属配線材
    を堆積する後半の工程とを含んでいることを特徴とする
    請求項6記載の半導体装置の製造方法。
  10. 【請求項10】 MOCVD法によって成膜される前記
    金属配線材の膜厚を前記有機高分子絶縁膜に形成された
    前記ビアホールの半径以上とすることを特徴とする請求
    項8または9記載の半導体装置の製造方法。
  11. 【請求項11】 前記第(1)の工程の後、前記第
    (2)の工程に先立って、前記有機高分子絶縁膜上に無
    機絶縁膜を堆積する工程が付加されることを特徴とする
    請求項6記載の半導体装置の製造方法。
JP2000311538A 2000-10-12 2000-10-12 半導体装置およびその製造方法 Pending JP2002118169A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000311538A JP2002118169A (ja) 2000-10-12 2000-10-12 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000311538A JP2002118169A (ja) 2000-10-12 2000-10-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002118169A true JP2002118169A (ja) 2002-04-19

Family

ID=18791279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000311538A Pending JP2002118169A (ja) 2000-10-12 2000-10-12 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002118169A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095865A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
US7763979B2 (en) 2003-01-14 2010-07-27 Nec Electronics Corporation Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095865A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法
US7763979B2 (en) 2003-01-14 2010-07-27 Nec Electronics Corporation Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
US7968471B2 (en) 2003-11-28 2011-06-28 Nec Corporation Porous insulating film, method for producing the same, and semiconductor device using the same

Similar Documents

Publication Publication Date Title
US8030777B1 (en) Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
US6440844B1 (en) Semiconductor device with copper wiring and its manufacture method
JP4198906B2 (ja) 半導体装置および半導体装置の製造方法
US6737747B2 (en) Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
US7088003B2 (en) Structures and methods for integration of ultralow-k dielectrics with improved reliability
US6342448B1 (en) Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process
US8975749B2 (en) Method of making a semiconductor device including barrier layers for copper interconnect
US6989604B1 (en) Conformal barrier liner in an integrated circuit interconnect
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US8119519B2 (en) Semiconductor device manufacturing method
US20020089063A1 (en) Copper dual damascene interconnect technology
JPWO2004107434A1 (ja) 配線構造およびその製造方法
US20040175926A1 (en) Method for manufacturing a semiconductor component having a barrier-lined opening
JP4746829B2 (ja) 半導体装置およびその製造方法
KR20030027817A (ko) 마스크 층 및 집적 회로 장치의 듀얼 대머신 상호 연결구조물 형성 방법과 집적 회로 장치 상에서 상호 연결구조물을 형성하는 방법
JP3244058B2 (ja) 半導体装置の製造方法
US6503835B1 (en) Method of making an organic copper diffusion barrier layer
JP2000091422A (ja) 多層配線構造の製造方法
US6297158B1 (en) Stress management of barrier metal for resolving CU line corrosion
CN100403512C (zh) 具有低电阻值的铜-阻障层镶嵌内连线结构及其制作方法
US6576545B1 (en) Semiconductor devices with dual nature capping/ARC layers on fluorine doped silica glass inter-layer dielectrics and method of forming capping/ARC layers
KR100752971B1 (ko) 배선 구조 및 그 형성 방법
JP2002118169A (ja) 半導体装置およびその製造方法
JP4733804B2 (ja) 配線の形成方法
JP2002064139A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818