JP2002110789A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002110789A JP2002110789A JP2000295237A JP2000295237A JP2002110789A JP 2002110789 A JP2002110789 A JP 2002110789A JP 2000295237 A JP2000295237 A JP 2000295237A JP 2000295237 A JP2000295237 A JP 2000295237A JP 2002110789 A JP2002110789 A JP 2002110789A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- constant insulating
- dielectric constant
- film
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P14/60—
-
- H10P14/665—
-
- H10P14/6342—
-
- H10P14/6534—
-
- H10P14/6546—
-
- H10P14/6686—
-
- H10P95/062—
-
- H10W20/092—
-
- H10P14/6922—
-
- H10P95/08—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】水による低誘電率絶縁膜のクラックの進行を安
価に抑制すること。 【解決手段】低誘電率絶縁膜４中に界面活性剤５を浸透
させることによって、クラックの進行の原因となる低誘
電率絶縁膜４の水の吸収を防止する。
価に抑制すること。 【解決手段】低誘電率絶縁膜４中に界面活性剤５を浸透
させることによって、クラックの進行の原因となる低誘
電率絶縁膜４の水の吸収を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、低誘電率絶縁膜を
有する半導体装置の製造方法に関する。
有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の微細化・高速化に伴い、配
線構造は単層構造から多層化が進み、５層以上の金属配
線構造を有する半導体装置も開発生産されている。しか
し、微細化・高速化・多層化が進むにつれて、いわゆる
配線間寄生容量と配線抵抗による信号伝達遅延が問題と
なっている。信号伝達遅延は、一般に、配線間寄生容量
と配線抵抗の積（ＣＲ時定数）で示すことができる。
線構造は単層構造から多層化が進み、５層以上の金属配
線構造を有する半導体装置も開発生産されている。しか
し、微細化・高速化・多層化が進むにつれて、いわゆる
配線間寄生容量と配線抵抗による信号伝達遅延が問題と
なっている。信号伝達遅延は、一般に、配線間寄生容量
と配線抵抗の積（ＣＲ時定数）で示すことができる。
【０００３】信号伝達遅延の回避策として様々な方法が
取られている。例えば、配線抵抗の低減に対しては、従
来のＡｌ配線から抵抗の低いＣｕ配線への移行が検討さ
れている。Ｃｕ膜を従来と同様にドライエッチングして
配線形状に加工することは現状の技術では極めて困難な
ために、Ｃｕ配線の場合には埋め込み配線構造（ダマシ
ン構造）をとる。
取られている。例えば、配線抵抗の低減に対しては、従
来のＡｌ配線から抵抗の低いＣｕ配線への移行が検討さ
れている。Ｃｕ膜を従来と同様にドライエッチングして
配線形状に加工することは現状の技術では極めて困難な
ために、Ｃｕ配線の場合には埋め込み配線構造（ダマシ
ン構造）をとる。
【０００４】一方、配線間寄生容量を低減するために、
従来の酸化珪素（ＳｉＯ2 ）を用いたＣＶＤ法による絶
縁膜に代わり、ＣＶＤ法によるＳｉＯＦ膜、スピンコー
ト法によるいわゆるＳＯＧ（Spin On Glass）膜や有機
樹脂（ポリマー）膜等の低誘電率層間膜の適用が検討さ
れている。
従来の酸化珪素（ＳｉＯ2 ）を用いたＣＶＤ法による絶
縁膜に代わり、ＣＶＤ法によるＳｉＯＦ膜、スピンコー
ト法によるいわゆるＳＯＧ（Spin On Glass）膜や有機
樹脂（ポリマー）膜等の低誘電率層間膜の適用が検討さ
れている。
【０００５】一般的にＳｉＯＦ膜は比誘電率を３．３程
度まで低減させることが可能であるとされるが、それ以
下に下げることは、膜の安定性の面から実用は極めて困
難とさせる。なお、従来から用いられているＳｉＯ2 膜
の比誘電率は３．９である。
度まで低減させることが可能であるとされるが、それ以
下に下げることは、膜の安定性の面から実用は極めて困
難とさせる。なお、従来から用いられているＳｉＯ2 膜
の比誘電率は３．９である。
【０００６】それに対して塗布法による低誘電率絶縁膜
は、比誘電率を２．０程度まで下げることが可能とされ
ているために、現在盛んに検討が進められている。一般
的に塗布膜の形成方法は、 （１）半導体基板上に薄膜材料（ワニス）を滴下し、回
転させることにより表面に均一にコーティングする。
は、比誘電率を２．０程度まで下げることが可能とされ
ているために、現在盛んに検討が進められている。一般
的に塗布膜の形成方法は、 （１）半導体基板上に薄膜材料（ワニス）を滴下し、回
転させることにより表面に均一にコーティングする。
【０００７】（２）ホットプレート上にて段階的に加熱
する（例えば、１００℃で１分、さらに２００℃で１分
間）。
する（例えば、１００℃で１分、さらに２００℃で１分
間）。
【０００８】（３）電気炉にて焼成する（例えば、４２
０℃で６０分間）。
０℃で６０分間）。
【０００９】という、ほぼ３段階の工程を有する。
【００１０】ただし、低誘電率絶縁膜は、膜密度が低い
ことに伴い機械強度が従来のＳｉＯ 2 膜と比較して低下
していることに起因し、クラック耐性が低い。そのため
に、一般にシロキサン（Ｓｉ−Ｏ）結合を主骨格とする
低誘電率絶縁膜では、膜厚にして１μｍ程度以上の厚膜
を形成すると、自分自身のストレスに耐えきれずに膜に
クラックと呼ばれる亀裂が生じてしまうという問題があ
る。
ことに伴い機械強度が従来のＳｉＯ 2 膜と比較して低下
していることに起因し、クラック耐性が低い。そのため
に、一般にシロキサン（Ｓｉ−Ｏ）結合を主骨格とする
低誘電率絶縁膜では、膜厚にして１μｍ程度以上の厚膜
を形成すると、自分自身のストレスに耐えきれずに膜に
クラックと呼ばれる亀裂が生じてしまうという問題があ
る。
【００１１】上記クラックの進行は、水により加速され
ていることが分かっている。しかしながら、低誘電率絶
縁膜形成後のすべての環境において水分量を低く抑える
ための管理を安価に行うことは非常に困難であるという
問題があった。
ていることが分かっている。しかしながら、低誘電率絶
縁膜形成後のすべての環境において水分量を低く抑える
ための管理を安価に行うことは非常に困難であるという
問題があった。
【００１２】
【発明が解決しようとする課題】上述の如く、低誘電率
絶縁膜はもともと機械的強度が弱く、厚く形成するとク
ラックが発生し易い。このクラックの進行は水により加
速される。しかし、低誘電率絶縁膜形成後のすべての環
境における水分量を低く抑えるための管理を安価に行う
ことは非常に困難であるという問題があった。
絶縁膜はもともと機械的強度が弱く、厚く形成するとク
ラックが発生し易い。このクラックの進行は水により加
速される。しかし、低誘電率絶縁膜形成後のすべての環
境における水分量を低く抑えるための管理を安価に行う
ことは非常に困難であるという問題があった。
【００１３】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、水による低誘電率絶縁
膜のクラックの進行を安価に抑制できる半導体装置の製
造方法を提供することにある。
ので、その目的とするところは、水による低誘電率絶縁
膜のクラックの進行を安価に抑制できる半導体装置の製
造方法を提供することにある。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。すなわち、上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、半導体基板
上にシロキサン結合を主骨格として有する低誘電率絶縁
膜を形成する工程と、前記低誘電率絶縁膜中に界面活性
剤を浸透させる工程と、前記界面活性剤が浸透された前
記低誘電率絶縁膜が水に晒され得る状態で、所定の工程
を行う工程とを有することを特徴とする。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。すなわち、上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、半導体基板
上にシロキサン結合を主骨格として有する低誘電率絶縁
膜を形成する工程と、前記低誘電率絶縁膜中に界面活性
剤を浸透させる工程と、前記界面活性剤が浸透された前
記低誘電率絶縁膜が水に晒され得る状態で、所定の工程
を行う工程とを有することを特徴とする。
【００１５】このような構成であれば、低誘電率絶縁膜
中に浸透した界面活性剤が水の吸収を防いでくれる。界
面活性剤にかかるコストは、従来の水分量を低く抑える
ための管理にかかるコストよりも十分に安い。したがっ
て、本発明によれば、水による低誘電率絶縁膜のクラッ
クの進行を安価に抑制できるようになる。
中に浸透した界面活性剤が水の吸収を防いでくれる。界
面活性剤にかかるコストは、従来の水分量を低く抑える
ための管理にかかるコストよりも十分に安い。したがっ
て、本発明によれば、水による低誘電率絶縁膜のクラッ
クの進行を安価に抑制できるようになる。
【００１６】なお、本発明においては、水とは、スラリ
ー等の溶液中の水のような液相の水（有限の体積を有す
る水）、および空気中の水のような気相の水を含む。
ー等の溶液中の水のような液相の水（有限の体積を有す
る水）、および空気中の水のような気相の水を含む。
【００１７】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
【００１８】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。
の実施の形態（以下、実施形態という）を説明する。
【００１９】（第１の実施形態）図１は、本発明の第１
の実施形態に係る多層配線構造の製造方法を示す工程断
面図である。なお、ここでは説明を簡単にするために、
２層の多層配線構造の場合について説明するが、実プロ
セスでは５層、６層の多層配線構造となる。
の実施形態に係る多層配線構造の製造方法を示す工程断
面図である。なお、ここでは説明を簡単にするために、
２層の多層配線構造の場合について説明するが、実プロ
セスでは５層、６層の多層配線構造となる。
【００２０】図１（ａ）は第１層目の配線層を示してい
る。図中、１はＭＯＳトランジスタ等の素子（不図示）
が集積形成されたシリコン基板、２は第１層目の層間絶
縁膜、３は層間絶縁膜２内に埋め込み形成された第１層
目の金属配線を示している。
る。図中、１はＭＯＳトランジスタ等の素子（不図示）
が集積形成されたシリコン基板、２は第１層目の層間絶
縁膜、３は層間絶縁膜２内に埋め込み形成された第１層
目の金属配線を示している。
【００２１】第１層目の金属配線３は、例えば後述する
デュアルダマシンプロセスにより形成したＣｕ配線であ
る。Ｃｕ配線の場合、図には示していないがバリアメタ
ル膜を形成する必要がある。金属配線３は、Ａｌ配線で
も良い。Ａｌ配線は例えばいわゆる２ステップリフロー
により形成する。この場合、図には示していないがライ
ナー膜を形成する必要がある。さらに、金属配線３はい
わゆるシングルダマシン配線でも良い。
デュアルダマシンプロセスにより形成したＣｕ配線であ
る。Ｃｕ配線の場合、図には示していないがバリアメタ
ル膜を形成する必要がある。金属配線３は、Ａｌ配線で
も良い。Ａｌ配線は例えばいわゆる２ステップリフロー
により形成する。この場合、図には示していないがライ
ナー膜を形成する必要がある。さらに、金属配線３はい
わゆるシングルダマシン配線でも良い。
【００２２】次に図１（ｂ）に示すように、金属配線３
が埋め込み形成された第１層目の層間絶縁膜２（下地）
上に、スピンコーティング法により、第２層目の層間絶
縁膜としてのシロキサン（Ｓｉ−Ｏ）結合を主骨格とす
る低誘電率絶縁膜４を１．５μｍの厚さで形成する。な
お、図１（ｂ）以降では簡単のためにシリコン基板１は
省略してある。
が埋め込み形成された第１層目の層間絶縁膜２（下地）
上に、スピンコーティング法により、第２層目の層間絶
縁膜としてのシロキサン（Ｓｉ−Ｏ）結合を主骨格とす
る低誘電率絶縁膜４を１．５μｍの厚さで形成する。な
お、図１（ｂ）以降では簡単のためにシリコン基板１は
省略してある。
【００２３】ここでは、低誘電率絶縁膜４としてメチル
ポリシロキサン膜を用いる。その成膜方法は以下の通り
である。すなわち、メチルポリシロキサンの原料ワニス
を下地上に滴下後に回転させて均一に塗布し、最終的に
４２０℃にて焼成を行い、低誘電率絶縁膜（メチルポリ
シロキサン膜）４を形成する。この場合の低誘電率絶縁
膜４の比誘電率は２．８であることを確認した。
ポリシロキサン膜を用いる。その成膜方法は以下の通り
である。すなわち、メチルポリシロキサンの原料ワニス
を下地上に滴下後に回転させて均一に塗布し、最終的に
４２０℃にて焼成を行い、低誘電率絶縁膜（メチルポリ
シロキサン膜）４を形成する。この場合の低誘電率絶縁
膜４の比誘電率は２．８であることを確認した。
【００２４】次に図１（ｃ）に示すように、低誘電率絶
縁膜４中に界面活性剤５を浸透させる。低誘電率絶縁膜
４には微細なポアと呼ばれる孔が多数存在しており、そ
の部分に界面活性剤が浸透する。界面活性剤としてはカ
チオン系のポリオキシエチレンアルキルアミンを用い、
これを含む水溶液中にシリコン基板を漬けることにより
低誘電率絶縁膜４中への界面活性剤５の浸透を行う。低
誘電率絶縁膜４はＳｉＯ2 膜よりも多孔質の絶縁膜であ
る。そのため、界面活性剤は低誘電率絶縁膜４中に容易
に浸透することができる。
縁膜４中に界面活性剤５を浸透させる。低誘電率絶縁膜
４には微細なポアと呼ばれる孔が多数存在しており、そ
の部分に界面活性剤が浸透する。界面活性剤としてはカ
チオン系のポリオキシエチレンアルキルアミンを用い、
これを含む水溶液中にシリコン基板を漬けることにより
低誘電率絶縁膜４中への界面活性剤５の浸透を行う。低
誘電率絶縁膜４はＳｉＯ2 膜よりも多孔質の絶縁膜であ
る。そのため、界面活性剤は低誘電率絶縁膜４中に容易
に浸透することができる。
【００２５】次に図１（ｄ）に示すように、フォトリソ
グラフィおよびドライエッチングを用いて、配線溝と、
層間の配線を電気的に結び、金属配線３に達するスルー
ホールとを低誘電率絶縁膜４に形成する。図では、配線
溝とスルーホールをまとめて参照符号６で示してある。
グラフィおよびドライエッチングを用いて、配線溝と、
層間の配線を電気的に結び、金属配線３に達するスルー
ホールとを低誘電率絶縁膜４に形成する。図では、配線
溝とスルーホールをまとめて参照符号６で示してある。
【００２６】低誘電率絶縁膜４中には界面活性剤５が浸
透している。そのため、上記フォトリソグラフィで使用
する反射防止膜（不図示）および上記ドライエッチング
で使用するフォレジストパターン（不図示）の塗布性は
向上する。
透している。そのため、上記フォトリソグラフィで使用
する反射防止膜（不図示）および上記ドライエッチング
で使用するフォレジストパターン（不図示）の塗布性は
向上する。
【００２７】次に図１（ｅ）に示すように、配線溝およ
びスルーホール５の内部を埋め込むように、Ｔａ膜、Ｔ
ａＮ膜およびＣｕ膜の積層膜７を周知の方法に従って全
面に形成する。Ｔａ膜およびＴａＮ膜の積層膜はバリア
メタル膜である。Ｃｕ膜は金属配線の本体である金属膜
であり、例えばメッキ法により形成する。この場合、シ
ード層として薄いＣｕ膜を予め形成しておくと、良好な
形状のＣｕ膜を形成することができる。
びスルーホール５の内部を埋め込むように、Ｔａ膜、Ｔ
ａＮ膜およびＣｕ膜の積層膜７を周知の方法に従って全
面に形成する。Ｔａ膜およびＴａＮ膜の積層膜はバリア
メタル膜である。Ｃｕ膜は金属配線の本体である金属膜
であり、例えばメッキ法により形成する。この場合、シ
ード層として薄いＣｕ膜を予め形成しておくと、良好な
形状のＣｕ膜を形成することができる。
【００２８】次に図１（ｆ）に示すように、配線溝外部
の不要なＣｕ膜およびバリアメタル膜をＣＭＰ（Chemic
al Mechanical Polishing）法により除去する。
の不要なＣｕ膜およびバリアメタル膜をＣＭＰ（Chemic
al Mechanical Polishing）法により除去する。
【００２９】最後に、図１（ｇ）に示すように、低誘電
率絶縁膜４中に浸透している界面活性剤５を３５０℃の
熱処理により除去する。
率絶縁膜４中に浸透している界面活性剤５を３５０℃の
熱処理により除去する。
【００３０】図２に、従来の多層配線構造の形成方法の
工程断面図を示す。なお、図１と対応する部分には図１
と同一符号を付してあり、詳細な説明は省略する。
工程断面図を示す。なお、図１と対応する部分には図１
と同一符号を付してあり、詳細な説明は省略する。
【００３１】図２に示すように、従来の方法では、界面
活性剤を低誘電率絶縁膜４中に浸透させることなく、厚
さ１．５μｍの低誘電率絶縁膜４を形成し、その後図２
（ｆ）に示すように積層膜７をＣＭＰ法により研磨する
（ＣＭＰ工程）。
活性剤を低誘電率絶縁膜４中に浸透させることなく、厚
さ１．５μｍの低誘電率絶縁膜４を形成し、その後図２
（ｆ）に示すように積層膜７をＣＭＰ法により研磨する
（ＣＭＰ工程）。
【００３２】このＣＭＰ工程のときに、図２（ｆ）に示
すように、研磨した積層膜７の屑や研磨材の固まり等に
よって、機械的強度が弱い低誘電率絶縁膜４にスクラッ
チ８と呼ばれる傷が入ってしまう。
すように、研磨した積層膜７の屑や研磨材の固まり等に
よって、機械的強度が弱い低誘電率絶縁膜４にスクラッ
チ８と呼ばれる傷が入ってしまう。
【００３３】ＣＭＰ工程では、低誘電率絶縁膜４が水に
晒されるため、スクラッチ８を起因としてクラックと呼
ばれる亀裂が進行してしまう。本発明者らは、界面活性
剤の浸透がない場合とある場合のそれぞれについて、環
境中の水分量（絶対湿度）と低誘電率絶縁膜（膜厚１．
５μｍ）の傷からクラックが進行していく速度との関係
を調べた。表１にその結果を示す。
晒されるため、スクラッチ８を起因としてクラックと呼
ばれる亀裂が進行してしまう。本発明者らは、界面活性
剤の浸透がない場合とある場合のそれぞれについて、環
境中の水分量（絶対湿度）と低誘電率絶縁膜（膜厚１．
５μｍ）の傷からクラックが進行していく速度との関係
を調べた。表１にその結果を示す。
【００３４】
【表１】
【００３５】表１に示すように、界面活性剤の浸透がな
い場合、すなわち従来の方法では水分量が増加するに従
いクラックの進行速度が増大していくことが分かる。こ
れに対して、界面活性剤の浸透がある場合、すなわち本
発明ではクラックの伝搬がどのような湿度環境において
も抑制されていることが分かる。上記クラックの進行
は、水分中においても同様に促進されることが分かって
いる。これがＣＭＰ工程中においてクラックが進行する
原因であると思われる。
い場合、すなわち従来の方法では水分量が増加するに従
いクラックの進行速度が増大していくことが分かる。こ
れに対して、界面活性剤の浸透がある場合、すなわち本
発明ではクラックの伝搬がどのような湿度環境において
も抑制されていることが分かる。上記クラックの進行
は、水分中においても同様に促進されることが分かって
いる。これがＣＭＰ工程中においてクラックが進行する
原因であると思われる。
【００３６】図３に、水がクラックの進行を促進するメ
カニズムを示す。低誘電率絶縁膜には、自分自身を小さ
くしよう（収縮しよう）とするテンサイルと呼ばれるス
トレスが作用している。大気中の水分は、低誘電率絶縁
膜中のＳｉ−Ｏ−Ｓｉ結合（シロキサン結合）と加水分
解反応を起こす。その結果、Ｓｉ−ＯＨ＋Ｓｉ−ＯＨ結
合を形成し、元のＳｉ−Ｏ−Ｓｉ結合が２つに分断され
る。この分断反応は大気中の水分によって連鎖的に起こ
る。このような連鎖反応によってクラックの進行が促進
する。そして、クラックが進行すると、低誘電率絶縁膜
は細かく破壊され、この分断された低誘電率絶縁膜は縮
み、自分自身に作用しているストレスを緩和する。
カニズムを示す。低誘電率絶縁膜には、自分自身を小さ
くしよう（収縮しよう）とするテンサイルと呼ばれるス
トレスが作用している。大気中の水分は、低誘電率絶縁
膜中のＳｉ−Ｏ−Ｓｉ結合（シロキサン結合）と加水分
解反応を起こす。その結果、Ｓｉ−ＯＨ＋Ｓｉ−ＯＨ結
合を形成し、元のＳｉ−Ｏ−Ｓｉ結合が２つに分断され
る。この分断反応は大気中の水分によって連鎖的に起こ
る。このような連鎖反応によってクラックの進行が促進
する。そして、クラックが進行すると、低誘電率絶縁膜
は細かく破壊され、この分断された低誘電率絶縁膜は縮
み、自分自身に作用しているストレスを緩和する。
【００３７】以上述べたように本実施形態によれば、低
誘電率絶縁膜４中に浸透した界面活性剤５により水の吸
収を防止できる。界面活性剤６にかかるコストは、従来
の水分量を低く抑えるための管理にかかるコストよりも
十分に安い。したがって、本実施形態によれば、水によ
る低誘電率絶縁膜４のクラックの進行を安価に抑制でき
るようになる。
誘電率絶縁膜４中に浸透した界面活性剤５により水の吸
収を防止できる。界面活性剤６にかかるコストは、従来
の水分量を低く抑えるための管理にかかるコストよりも
十分に安い。したがって、本実施形態によれば、水によ
る低誘電率絶縁膜４のクラックの進行を安価に抑制でき
るようになる。
【００３８】（第２の実施形態）図４は、本発明の第２
の実施形態に係る多層配線構造の製造方法を示す工程断
面図である。なお、図１と対応する部分には図１と同一
符号を付してあり、詳細な説明は省略する。
の実施形態に係る多層配線構造の製造方法を示す工程断
面図である。なお、図１と対応する部分には図１と同一
符号を付してあり、詳細な説明は省略する。
【００３９】本実施形態が第１の実施形態と異なる点
は、積層膜６のＣＭＰ工程中に低誘電率絶縁膜４中に界
面活性剤５を浸透させることにある。すなわち、ＣＭＰ
に用いるスラリーと呼ばれる研磨用の薬剤中に界面活性
剤５、具体的的にはカチオン系のポリオキシエチレンア
ルキルアミンを混ぜておくことで、図４（ｄ）に示すよ
うに、積層膜６のＣＭＰが進行し、低誘電率絶縁膜４の
一部が露出したときに、すなわち低誘電率絶縁膜４の表
面が露出したときに、この露出した表面からスラリー中
の界面活性剤５が低誘電率絶縁膜４中に浸透し、低誘電
率絶縁膜４の吸湿性が低くなり、クラックの進行を抑制
することが可能となる。
は、積層膜６のＣＭＰ工程中に低誘電率絶縁膜４中に界
面活性剤５を浸透させることにある。すなわち、ＣＭＰ
に用いるスラリーと呼ばれる研磨用の薬剤中に界面活性
剤５、具体的的にはカチオン系のポリオキシエチレンア
ルキルアミンを混ぜておくことで、図４（ｄ）に示すよ
うに、積層膜６のＣＭＰが進行し、低誘電率絶縁膜４の
一部が露出したときに、すなわち低誘電率絶縁膜４の表
面が露出したときに、この露出した表面からスラリー中
の界面活性剤５が低誘電率絶縁膜４中に浸透し、低誘電
率絶縁膜４の吸湿性が低くなり、クラックの進行を抑制
することが可能となる。
【００４０】本実施形態では、界面活性剤５としてはカ
チオン系のポリオキシエチレンアルキルアミンを用いた
が、他の界面活性剤を用いて同様な効果を得ることは可
能である。すなわち、スラリーに影響を与えない範囲で
種々の界面活性剤を使用可能である。
チオン系のポリオキシエチレンアルキルアミンを用いた
が、他の界面活性剤を用いて同様な効果を得ることは可
能である。すなわち、スラリーに影響を与えない範囲で
種々の界面活性剤を使用可能である。
【００４１】以上、本発明の実施形態について説明した
が、本発明はこれらの実施形態に限定されるものではな
い。例えば、上記実施形態では、低誘電率層間膜として
塗布法により形成したポリメチルシロキサン膜を用いた
場合について説明したが、ＣＶＤ法により形成した有機
成分を含有したＳｉＯ2 膜、水素を含有したＳｉＯ2膜
（例えば、ハイドロジェンシルセスキオキサン膜、メチ
ルハイドロジェンシロキサン膜）などの他の低誘電率絶
縁膜を用いた場合にも本発明は有効である。
が、本発明はこれらの実施形態に限定されるものではな
い。例えば、上記実施形態では、低誘電率層間膜として
塗布法により形成したポリメチルシロキサン膜を用いた
場合について説明したが、ＣＶＤ法により形成した有機
成分を含有したＳｉＯ2 膜、水素を含有したＳｉＯ2膜
（例えば、ハイドロジェンシルセスキオキサン膜、メチ
ルハイドロジェンシロキサン膜）などの他の低誘電率絶
縁膜を用いた場合にも本発明は有効である。
【００４２】さらに、上記実施形態では、本発明を半導
体装置の製造工程に適用した場合、具体的には図１
（ｃ）のパターニング工程、図１（ｆ）のＣＭＰ工程に
適用した場合について説明したが、本発明は半導体装置
の上記工程以外の製造工程、製造途中の半導体装置の移
送工程および製造途中の半導体装置の保管工程の少なく
とも一部において適用可能である。
体装置の製造工程に適用した場合、具体的には図１
（ｃ）のパターニング工程、図１（ｆ）のＣＭＰ工程に
適用した場合について説明したが、本発明は半導体装置
の上記工程以外の製造工程、製造途中の半導体装置の移
送工程および製造途中の半導体装置の保管工程の少なく
とも一部において適用可能である。
【００４３】具体的には、図１（ｆ）のＣＭＰ工程後に
図１（ｇ）の熱処理工程を行うために、ＣＭＰ装置から
加熱装置にシリコン基板を移送する移送工程、図１
（ｆ）のＣＭＰ工程後、図１（ｇ）の熱処理工程をすぐ
に行えない場合に、シリコン基板を一定の期間保存する
保存工程などがあげられる。
図１（ｇ）の熱処理工程を行うために、ＣＭＰ装置から
加熱装置にシリコン基板を移送する移送工程、図１
（ｆ）のＣＭＰ工程後、図１（ｇ）の熱処理工程をすぐ
に行えない場合に、シリコン基板を一定の期間保存する
保存工程などがあげられる。
【００４４】さらにまた、上記実施形態には種々の段階
の発明が含まれており、開示される複数の構成要件にお
ける適宜な組み合わせにより種々の発明が抽出され得
る。例えば、実施形態に示される全構成要件から幾つか
の構成要件が削除されても、発明が解決しようとする課
題の欄で述べた課題を解決できる場合には、この構成要
件が削除された構成が発明として抽出され得る。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施できる。
の発明が含まれており、開示される複数の構成要件にお
ける適宜な組み合わせにより種々の発明が抽出され得
る。例えば、実施形態に示される全構成要件から幾つか
の構成要件が削除されても、発明が解決しようとする課
題の欄で述べた課題を解決できる場合には、この構成要
件が削除された構成が発明として抽出され得る。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施できる。
【００４５】
【発明の効果】以上詳説したように本発明によれば、水
による低誘電率絶縁膜のクラックの進行を安価に抑制で
きる半導体装置の製造方法を実現できるようになる。
による低誘電率絶縁膜のクラックの進行を安価に抑制で
きる半導体装置の製造方法を実現できるようになる。
【図１】本発明の第１の実施形態に係る多層配線構造の
製造方法を示す工程断面図
製造方法を示す工程断面図
【図２】従来の多層配線構造の製造方法を示す工程断面
図
図
【図３】低誘電率絶縁膜のクラックの進行が水分により
促進されるメカニズムを説明するための図
促進されるメカニズムを説明するための図
【図４】本発明の第２の実施形態に係る多層配線構造の
製造方法を示す工程断面図
製造方法を示す工程断面図
１…シリコン基板 ２…層間絶縁膜 ３…金属配線 ４…低誘電率絶縁膜 ５…界面活性剤 ６…配線溝およびスルーホール ７…積層膜（バリアメタル膜／金属膜） ８…スクラッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 早坂 伸夫 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 倉嶋 延行 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F033 HH11 HH21 HH32 JJ01 JJ11 JJ21 JJ32 KK08 KK11 MM01 MM02 MM12 MM13 NN06 NN07 PP26 QQ37 QQ48 QQ50 QQ74 RR01 RR04 RR29 SS22 XX01 XX17 XX24 5F058 AD05 AF01 AF04 AG10 BA04 BD04 BF02 BF46 BH20
Claims (6)
- 【請求項１】半導体基板上にシロキサン結合を主骨格と
して有する低誘電率絶縁膜を形成する工程と、 前記低誘電率絶縁膜中に界面活性剤を浸透させる工程
と、 前記界面活性剤が浸透された前記低誘電率絶縁膜が水に
晒され得る状態で、所定の工程を行う工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】前記所定の工程は、半導体装置の製造工
程、製造途中の半導体装置の移送工程または製造途中の
半導体装置の保管工程であることを特徴とする請求項１
に記載の半導体装置の製造方法。 - 【請求項３】半導体基板上にシロキサン結合を主骨格と
して有する低誘電率絶縁膜を形成する工程と、 前記低誘電率絶縁膜上に被研磨膜を形成する工程と、 前記被研磨膜をＣＭＰ法により研磨する工程とを有し、 前記被研磨膜をＣＭＰ法により研磨する工程において、
前記低誘電率絶縁膜も研磨して少なくともその一部を露
出させ、前記低誘電率絶縁膜中に界面活性剤を浸透させ
ることで、前記低誘電率絶縁膜の吸湿性を低くすること
を特徴とする半導体装置の製造方法。 - 【請求項４】前記被研磨膜をＣＭＰ法により研磨すると
きに使用するスラリー中に、前記界面活性剤を含ませて
おくことを特徴とする請求項３に記載の半導体装置の製
造方法。 - 【請求項５】前記低誘電率絶縁膜を塗布法またはＣＶＤ
法により形成することを特徴とする請求項１ないし４の
いずれか１項に記載の半導体装置の製造方法。 - 【請求項６】前記低誘電率絶縁膜は、多孔質構造を有す
るＳｉＯ2 を主成分とする絶縁膜であることを特徴とす
る請求項１ないし４のいずれか１項に記載の半導体装置
の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295237A JP4167388B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体装置の製造方法 |
| TW090123479A TW521306B (en) | 2000-09-27 | 2001-09-24 | Method of manufacturing semiconductor device |
| US09/961,490 US6737363B2 (en) | 2000-09-27 | 2001-09-25 | Method of manufacturing semiconductor device |
| KR10-2001-0059552A KR100405291B1 (ko) | 2000-09-27 | 2001-09-26 | 반도체 장치의 제조 방법 |
| CNB011409371A CN1197144C (zh) | 2000-09-27 | 2001-09-27 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295237A JP4167388B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110789A true JP2002110789A (ja) | 2002-04-12 |
| JP4167388B2 JP4167388B2 (ja) | 2008-10-15 |
Family
ID=18777695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000295237A Expired - Fee Related JP4167388B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6737363B2 (ja) |
| JP (1) | JP4167388B2 (ja) |
| KR (1) | KR100405291B1 (ja) |
| CN (1) | CN1197144C (ja) |
| TW (1) | TW521306B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009012184A1 (en) * | 2007-07-13 | 2009-01-22 | Intermolecular, Inc. | Surface modification of low-k dielectric materials |
| JP2010004049A (ja) * | 2008-06-23 | 2010-01-07 | Applied Materials Inc | 低誘電率膜特性の回復 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101100625B1 (ko) * | 2003-10-02 | 2012-01-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법 |
| JP2005294333A (ja) * | 2004-03-31 | 2005-10-20 | Semiconductor Process Laboratory Co Ltd | 成膜方法及び半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336598B1 (ko) * | 1996-02-07 | 2002-05-16 | 이사오 우치가사키 | 산화 세륨 연마제 제조용 산화 세륨 입자 |
| JP3364117B2 (ja) * | 1997-08-06 | 2003-01-08 | 三菱重工業株式会社 | 微粒子分散液及びその製造方法 |
| US6046112A (en) * | 1998-12-14 | 2000-04-04 | Taiwan Semiconductor Manufacturing Company | Chemical mechanical polishing slurry |
| WO2000039028A1 (en) | 1998-12-23 | 2000-07-06 | Battelle Memorial Institute | Mesoporous silica film from a solution containing a surfactant and methods of making same |
-
2000
- 2000-09-27 JP JP2000295237A patent/JP4167388B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-24 TW TW090123479A patent/TW521306B/zh not_active IP Right Cessation
- 2001-09-25 US US09/961,490 patent/US6737363B2/en not_active Expired - Fee Related
- 2001-09-26 KR KR10-2001-0059552A patent/KR100405291B1/ko not_active Expired - Fee Related
- 2001-09-27 CN CNB011409371A patent/CN1197144C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009012184A1 (en) * | 2007-07-13 | 2009-01-22 | Intermolecular, Inc. | Surface modification of low-k dielectric materials |
| JP2010004049A (ja) * | 2008-06-23 | 2010-01-07 | Applied Materials Inc | 低誘電率膜特性の回復 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100405291B1 (ko) | 2003-11-12 |
| KR20020025036A (ko) | 2002-04-03 |
| US20020061657A1 (en) | 2002-05-23 |
| CN1348207A (zh) | 2002-05-08 |
| TW521306B (en) | 2003-02-21 |
| CN1197144C (zh) | 2005-04-13 |
| JP4167388B2 (ja) | 2008-10-15 |
| US6737363B2 (en) | 2004-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4166576B2 (ja) | 多層スピンオン多孔性誘電体からなるｌｏｗ−ｋ配線構造 | |
| US6933586B2 (en) | Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens | |
| CN100382302C (zh) | 双重镶嵌互连结构及其制作方法 | |
| CN100477155C (zh) | 制造具有多层布线的半导体器件的方法 | |
| JP3305251B2 (ja) | 配線構造体の形成方法 | |
| JP3615205B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002284998A (ja) | シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 | |
| JP2001326222A (ja) | 半導体装置、半導体ウェーハおよびこれらの製造方法 | |
| JPH11260815A (ja) | 半導体装置の製造方法 | |
| US8338290B2 (en) | Method for fabricating semiconductor device | |
| JP2002110789A (ja) | 半導体装置の製造方法 | |
| JP2007273494A (ja) | 絶縁膜形成用組成物及び半導体装置の製造方法 | |
| JP2003273100A (ja) | 半導体装置及びその製造方法 | |
| US7300868B2 (en) | Damascene interconnection having porous low k layer with a hard mask reduced in thickness | |
| JP4493278B2 (ja) | 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法 | |
| JP2003068851A (ja) | 半導体装置及びその製造方法 | |
| EP1278214A1 (en) | Composition for forming low dielectric constant insulating film, method of forming insulting film using the insulating film produced thereby | |
| JP2001345380A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4437922B2 (ja) | 基板上の電気的相互接続構造およびその形成方法 | |
| JP2004158606A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002110788A (ja) | 半導体装置およびその製造方法 | |
| JP2004247695A (ja) | 半導体装置およびその製造方法 | |
| JP2004165658A (ja) | 表面の細孔形成剤の部分燃焼によって生成される接着性を改善したポーラス低誘電率誘電体の相互接続 | |
| TW413899B (en) | Manufacturing process of unlanded via | |
| JP2006351877A (ja) | 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080801 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |