JP2002110679A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ダマシン法を用いて形成された銅配線の絶縁
破壊耐性（信頼性）を向上する。 【解決手段】 ＣＭＰ後洗浄に際して、アルカリ洗浄、
水素アニール等による還元処理および酸洗浄を順に施
す。また、そのＣＭＰ後洗浄後、キャップ膜用の絶縁膜
１９ｂの形成前に、半導体基板１に対して、水素プラズ
マ処理およびアンモニアプラズマ処理を施す。このよう
にして低誘電率な絶縁材料で構成される層間絶縁膜に、
銅を主成分とする埋め込み配線２３ａを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、銅を主導電層とする埋め込
み配線を有する半導体集積回路装置の製造方法に適用し
て有効な技術に関するものである。

【０００２】

【従来の技術】半導体集積回路装置または電子装置等に
おいては、配線形成技術として、絶縁膜上に、例えばア
ルミニウムまたはタングステン等のような導体膜を堆積
した後、これを通常のフォトリソグラフィ技術およびド
ライエッチング技術によってパターニングすることで配
線を形成する技術が確立されている。

【０００３】しかし、上記配線形成技術においては、上
記半導体集積回路装置等を構成する素子や配線の微細化
に伴い、配線抵抗の増大が顕著となり、配線遅延が生じ
る結果、半導体集積回路装置等の性能をさらに向上させ
る上で限界が生じつつある。そこで、近年は、例えばダ
マシン（Damascene）と呼ばれる配線形成技術が検討さ
れている。このダマシン法は、シングルダマシン（Sing
le-Damascene）法とデュアルダマシン（Dual-Damascen
e）法とに大別できる。

【０００４】シングルダマシン法は、例えば絶縁膜に配
線溝を形成した後、その絶縁膜上および配線溝内に配線
形成用の主導電層を堆積し、さらに、その主導電層を、
例えば化学的機械的研磨法（ＣＭＰ；Chemical Mechani
cal Polishing）によって配線溝内のみに残されるよう
に研磨することにより、配線溝内に埋め込み配線を形成
する方法である。

【０００５】また、デュアルダマシン法は、絶縁膜に配
線溝および下層配線との接続を行うための孔を形成した
後、その絶縁膜上、配線溝および孔内に配線形成用の主
導電層を堆積し、さらに、その主導電層をＣＭＰ等によ
って配線溝および孔内のみに残されるように研磨するこ
とにより、配線溝および孔内に埋め込み配線を形成する
方法である。

【０００６】いずれの方法においても、配線の主導電層
材料としては、半導体集積回路装置の性能を向上させる
観点等から、例えば銅等のような低抵抗な材料が使用さ
れる。銅はアルミニウムよりも低抵抗で信頼性における
許容電流が２桁以上大きいという利点を持ち、同じ配線
抵抗を得るのに膜を薄くすることができるので、隣接す
る配線間の容量も低減できる。

【０００７】しかし、銅は、例えばアルミニウムやタン
グステン等のような他の金属と比較して絶縁膜中に拡散
され易いとされている。このため、銅を配線材料として
用いる場合、銅からなる主導電層の表面（底面および側
面）、すなわち、配線溝の内壁面（側面および底面）
に、銅の拡散を防止するための薄い導電性バリア膜を形
成する必要性があるとされている。また、配線溝が形成
された絶縁膜の上面上の全面に、上記埋め込み配線の上
面を覆うように、例えば窒化シリコン膜等からなるキャ
ップ膜を堆積することにより、埋め込み配線中の銅が、
埋め込み配線の上面から絶縁膜中に拡散するのを防止す
る技術がある。

【０００８】

【発明が解決しようとする課題】ところが、本発明者ら
の検討結果によれば、上記銅を主導電層とする埋め込み
配線技術においては、以下の課題があることを見い出し
た。

【０００９】第１に、銅を配線材料に用いた場合、ＴＤ
ＤＢ（Time Dependence on Dielectric Breakdown）寿
命が、他の金属材料（例えばアルミニウムやタングステ
ン）に比べて著しく短いという問題が存在する。その
上、配線ピッチの微細化が進み、実効電界強度が増加す
る傾向にあることに加え、近年は配線容量を低減する観
点等から酸化シリコンよりも誘電率の低い絶縁材料を配
線間の絶縁膜として使用する方向にあるが誘電率の低い
絶縁膜は一般的に絶縁耐圧も低いことから、ＴＤＤＢ寿
命の確保が益々困難になる状況にある。

【００１０】なお、ＴＤＤＢ試験とは、配線間の絶縁破
壊強度を評価する加速試験方法の一種であり、通常使用
環境より高い所定の温度での高電界下における絶縁破壊
時間から、通常使用環境における絶縁破壊時間（寿命）
を推定する試験方法である。ＴＤＤＢ寿命は、このＴＤ
ＤＢ試験から推定される寿命である。ＴＤＤＢ寿命につ
いては後述する。

【００１１】第２に、銅を主導電層とする埋め込み配線
上のキャップ膜として窒化シリコン膜を用いると、キャ
ップ膜の形成時に銅と窒化シリコン膜との界面にシリサ
イド物や酸化銅が形成され、その埋め込み配線の抵抗が
増大する問題がある。このシリサイド物や酸化銅は、後
述するように銅の拡散の主要な原因の１つであることが
本発明者らの実験によって初めて見出されている。

【００１２】第３に、埋め込み配線の配線層と、その上
層に形成された絶縁膜（例えば上記キャップ膜）との間
に剥離が生ずる問題がある。

【００１３】第４に、埋め込み配線を形成するためのＣ
ＭＰ処理後の洗浄処理（以下、ＣＭＰ後洗浄ともいう）
により配線抵抗が増大する問題がある。この問題は、埋
め込み配線をメッキ法によって形成する場合に特に顕著
となることが見出された。

【００１４】また、本発明者らは、本発明の結果に基づ
き、銅を主導電層とする埋め込み配線およびＣＭＰ後洗
浄の観点で公知例を調査した。銅を主導電層とする埋め
込み配線技術については、例えば特開平１１−３３０２
４６号公報に記載があり、ここには、誘電体層に形成さ
れた相互接続開口内に銅相互接続部を形成した後、銅バ
リア層を形成し、さらにアンモニアのみをソースガスと
して用いたプラズマ処理を施すことで、銅相互接続部と
銅バリア層との密着性を向上させる技術が開示されてい
る。また、例えば特開平１１−１６９１２号公報には、
接続孔の底部から露出する配線部分に形成された酸化層
を、還元性の雰囲気中において、熱、プラズマまたは紫
外線照射処理を施すことにより、消失させる技術が開示
されている。

【００１５】また、ＣＭＰ後洗浄技術については、例え
ば株式会社プレスジャーナル、平成１０年９月２０日発
行、「月刊セミコンダクタワールド １９９８年１０月
号」Ｐ６２〜Ｐ７２に記載がある。

【００１６】本発明の目的は、銅を主導電層とする配線
間の絶縁破壊耐性を向上させることのできる技術を提供
することにある。

【００１７】また、本発明の目的は、銅を主導電層とす
る配線の抵抗の増大を防止することのできる技術を提供
することにある。

【００１８】また、本発明の目的は、銅を主導電層とす
る配線の配線とキャップ膜との密着性を向上させること
のできる技術を提供することにある。

【００１９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００２０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００２１】すなわち、本発明は、半導体基板上の第１
の絶縁膜に形成された配線開口部内に銅を主導電層とし
て含む配線を研磨法により形成した後であって、その第
１の絶縁膜および配線上に第２の絶縁膜を堆積する前
に、前記半導体基板に対して水素ガス雰囲気中において
プラズマ処理を施す工程および前記半導体基板に対して
アンモニアガス雰囲気中においてプラズマ処理を施す工
程を有するものである。

【００２２】また、本発明は、半導体基板上の第１の絶
縁膜に形成された配線開口部内に銅を主導電層として含
む配線を研磨法により形成した後であって、その第１の
絶縁膜および配線上に第２の絶縁膜を堆積する前に、前
記半導体基板に対して水素ガス雰囲気中において熱処理
を施す工程、アンモニアガス雰囲気中においてプラズマ
処理を施す工程および水素ガス雰囲気中においてプラズ
マ処理を施す工程を有するものである。

【００２３】また、本発明は、半導体基板上の第１の絶
縁膜に形成された配線開口部内に銅を主導電層として含
む配線を研磨法により形成した後、前記半導体基板に対
して、アルカリ性溶液を用いた洗浄処理、還元性処理お
よび前記酸性溶液を用いた洗浄処理を順に施す工程、前
記第１の絶縁膜および前記配線上に第２の絶縁膜を堆積
する工程を有するものである。

【００２４】また、本発明は、半導体基板上の第１の絶
縁膜に形成された配線開口部内に銅を主導電層として含
む配線を研磨法により形成した後、前記半導体基板に対
して、アルカリ性溶液を用いた洗浄処理、還元性処理お
よび前記酸性溶液を用いた洗浄処理を順に施す工程、前
記半導体基板に対して水素ガス雰囲気中においてプラズ
マ処理を施す工程、前記半導体基板に対してアンモニア
ガス雰囲気中においてプラズマ処理を施す工程、前記第
１の絶縁膜および前記配線上に第２の絶縁膜を堆積する
工程を有するものである。

【００２５】

【発明の実施の形態】本願発明の実施の形態を説明する
にあたり、本願における用語の基本的な意味を説明する
と次の通りである。

【００２６】１．ＴＤＤＢ（Time Dependence on Diele
ctric Breakdown）寿命とは、所定の温度（たとえば１
４０℃）の測定条件下で電極間に比較的高い電圧を加
え、電圧印加から絶縁破壊までの時間を印加電界に対し
てプロットしたグラフを作成し、このグラフから実際の
使用電界強度（たとえば０．２ＭＶ／ｃｍ）に外挿して
求めた時間（寿命）をいう。図１は、本願のＴＤＤＢ寿
命測定に使用した試料を示し、（ａ）は平面図、（ｂ）
および（ｃ）は（ａ）におけるＢ−Ｂ’線断面およびＣ
−Ｃ’線断面を各々示す。この試料は実際には半導体ウ
エハ（以下、単にウエハという）のＴＥＧ（Test Equip
ment Group）領域に形成できる。図示するように一対の
櫛形配線Ｌを第２配線層Ｍ２に形成し、最上層のパット
Ｐ１，Ｐ２に各々接続する。この櫛形配線Ｌ間に電界が
印加され電流が測定される。パットＰ１，Ｐ２は測定端
子である。櫛形配線Ｌの配線幅、配線間隔、配線厚さは
何れも０．５μｍである。また配線対向長は１．５８×
１０⁵μｍとした。図２は、測定の概要を示した概念図
である。試料は測定ステージＳに保持され、パッドＰ
１，Ｐ２間に電流電圧測定器（Ｉ／Ｖ測定器）を接続す
る。試料ステージＳはヒータＨで加熱され試料温度が１
４０℃に調整される。図３は電流電圧測定結果の一例で
ある。試料温度１４０℃、電界強度５ＭＶ／ｃｍの場合
を例示した。ＴＤＤＢ寿命測定には定電圧ストレス法と
低電流ストレス法とがあるが、本願では絶縁膜に印加さ
れる平均電界が一定となる定電圧ストレス法を用いてい
る。電圧印加の後、時間の経過とともに電流密度は減少
し、その後急激な電流増加（絶縁破壊）が観測される。
ここでは、リーク電流密度が１μＡ／ｃｍ²に達した時
間をＴＤＤＢ寿命（５ＭＶ／ｃｍにおけるＴＤＤＢ寿
命）とした。なお、本願において、ＴＤＤＢ寿命とは、
特に言及しない限り０．２ＭＶ／ｃｍにおける破壊時間
（寿命）をいうが、広義には所定の電界強度に言及した
うえで破壊までの時間としてＴＤＤＢ寿命の語を用いる
場合もある。また、特に言及しない限り、ＴＤＤＢ寿命
は、試料温度１４０℃の場合をいう。なお、ＴＤＤＢ寿
命は前記の櫛形配線Ｌで測定した場合をいうが、実際の
配線間の破壊寿命を反映することはいうまでもない。

【００２７】２．プラズマ処理とは、プラズマ状態にあ
る環境に基板表面、あるいは、基板上に絶縁膜、金属膜
等の部材が形成されている時にはその部材表面を暴露
し、プラズマの化学的、機械的（ボンバードメント）作
用を表面に与えて処理することをいう。一般にプラズマ
は特定のガス（処理ガス）に置換した反応室内に必要に
応じて処理ガスを補充しつつ、高周波電界等の作用によ
りガスを電離させて生成するが、現実には完全に処理ガ
スで置換することはできない。よって、本願では、たと
えばアンモニアプラズマと称しても、完全なアンモニア
プラズマを意図するものではなく、そのプラズマ内に含
まれる不純物ガス（窒素、酸素、二酸化炭素、水蒸気
等）の存在を排除するものではない。同様に、言うまで
もないことであるが、プラズマ中に他の希釈ガスや添加
ガスを含むことを排除するものではない。

【００２８】還元性雰囲気のプラズマとは、還元作用、
すなわち、酸素を引き抜く作用を有するラジカル、イオ
ン、原子、分子等の反応種が支配的に存在するプラズマ
環境をいい、ラジカル、イオンには、原子あるいは分子
状のラジカルあるいはイオンが含まれる。また、環境内
には単一の反応種のみならず、複数種の反応種が含まれ
ていても良い。たとえば水素ラジカルとＮＨ₂ラジカル
とが同時に存在する環境でもよい。

【００２９】３．本願で例えば銅からなると表現した場
合、主成分として銅が用いられていることを意図する。
すなわち、一般に高純度な銅であっても、不純物が含ま
れることは当然であり、添加物や不純物も銅からなる部
材に含まれることを排除するものではない。本願におい
て高純度の銅からなると表現した場合には、一般的な高
純度材料（例えば４Ｎ（９９．９９％））程度またはそ
れ以上の純度の銅で構成されることを意図し、０．０１
％程度の任意の不純物が含まれることを前提にする。こ
れは銅に限らず、その他の金属（窒化チタン等）でも同
様である。

【００３０】４．本願でガスの濃度という場合には、質
量流量における流量比を言うものとする。すなわち、ガ
スＡとガスＢとの混合ガスにおいて、ガスＡの濃度が５
％という時には、ガスＡの質量流量をＦａ、ガスＢの質
量流量をＦｂとして、Ｆａ／（Ｆａ＋Ｆｂ）＝０．０５
のことをいう。

【００３１】５．化学機械研磨（ＣＭＰ：Chemical Mec
hanical Polish）とは、一般に被研磨面を相対的に軟ら
かい布様のシート材料などからなる研磨パッドに接触さ
せた状態で、スラリを供給しながら面方向に相対移動さ
せて研磨を行うことをいい、本願においてはその他、被
研磨面を硬質の砥石面に対して相対移動させることによ
って研磨を行うＣＭＬ(Chemical Mechanical Lappin
g)、その他の固定砥粒を使用するもの、及び砥粒を使用
しない砥粒フリーＣＭＰなども含むものとする。

【００３２】６．砥粒フリー化学機械研磨は、一般に砥
粒の重量濃度が０．５％重量未満のスラリを用いた化学
機械研磨をいい、有砥粒化学機械研磨とは、砥粒の重量
濃度が０．５％重量よりも高濃度のスラリを用いた化学
機械研磨をいう。しかし、これらは相対的なものであ
り、第１ステップの研磨が砥粒フリー化学機械研磨で、
それに続く第２ステップの研磨が有砥粒化学機械研磨で
ある場合、第１ステップの研磨濃度が第２ステップの研
磨濃度よりも１桁以上、望ましくは２桁以上小さい場合
などには、この第１ステップの研磨を砥粒フリー化学機
械研磨という場合もある。本明細書中において、砥粒フ
リー化学機械研磨と言うときは、対象とする金属膜の単
位平坦化プロセス全体を砥粒フリー化学機械研磨で行う
場合の他、主要プロセスを砥粒フリー化学機械研磨で行
い、副次的なプロセスを有砥粒化学機械研磨で行う場合
も含むものとする。

【００３３】７．研磨液（スラリ）とは、一般に化学エ
ッチング薬剤に研磨砥粒を混合した懸濁液をいい、本願
においては発明の性質上、研磨砥粒が混合されていない
ものを含むものとする。

【００３４】８．砥粒（スラリ粒子）とは、一般にスラ
リに含まれるアルミナ、シリカなどの粉末をいう。

【００３５】９．防食剤とは、金属の表面に耐食性、疎
水性あるいはその両方の性質を有する保護膜を形成する
ことによって、ＣＭＰによる研磨の進行を阻止または抑
制する薬剤をいい、一般にベンゾトリアゾール（ＢＴ
Ａ）などが使用される（詳しくは特開平８−６４５９４
号公報参照）。

【００３６】１０．導電性バリア膜とは、一般に銅が層
間絶縁膜内や下層へ拡散するのを防止するために、埋め
込み配線の側面または底面に比較的薄く形成される拡散
バリア性の導電膜であり、一般に、窒化チタン（Ｔｉ
Ｎ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）等の
ような高融点金属またはその窒化物等が使用される。

【００３７】１１．埋め込み配線または埋め込みメタル
配線とは、一般にシングルダマシン(single damascene)
やデュアルダマシン(dual damascene)などのように、絶
縁膜に形成された溝や孔などの内部に導電膜を埋め込ん
だ後、絶縁膜上の不要な導電膜を除去する配線形成技術
によってパターニングされた配線をいう。また、一般
に、シングルダマシンとは、プラグメタルと、配線用メ
タルとの２段階に分けて埋め込む、埋め込み配線プロセ
スを言う。同様にデュアルダマシンとは、一般にプラグ
メタルと、配線用メタルとを一度に埋め込む、埋め込み
配線プロセスを言う。一般に、銅埋め込み配線を多層構
成で使用されることが多い。

【００３８】１２．選択的除去、選択的研磨、選択的エ
ッチング、選択的化学機械研磨というときは、いずれも
選択比が５以上のものをいう。

【００３９】１３．選択比について、「ＡのＢに対す
る」（または「Ｂに対するＡの」）選択比がＸというと
きは、研磨レートを例にとった場合、Ｂに対する研磨レ
ートを基準にしてＡに対する研磨レートを計算したとき
にＸになることをいう。

【００４０】１４．本願において半導体集積回路装置と
いうときは、特に単結晶シリコン基板上に作られるもの
だけでなく、特にそうでない旨が明示された場合を除
き、ＳＯＩ(Silicon On Insulator)基板やＴＦＴ(Thin
Film Transistor)液晶製造用基板などといった他の基板
上に作られるものを含むものとする。また、ウエハとは
半導体集積回路装置の製造に用いる単結晶シリコン基板
（一般にほぼ円盤形）、ＳＯＳ（Silicon On Sapphir
e）基板、ガラス基板その他の絶縁、半絶縁または半導
体基板などやそれらを複合した基板をいう。

【００４１】１５．ウエハ（半導体集積回路基板または
半導体基板）とは、半導体集積回路の製造に用いるシリ
コンその他の半導体単結晶基板（一般にほぼ平面円形
状）、サファイア基板、ガラス基板、その他の絶縁、反
絶縁または半導体基板等並びにそれらの複合的基板を言
う。なお、基板表面の一部または全部あるいはゲート電
極の全部または一部を他の半導体、例えばＳｉＧｅ等で
形成しても良い。

【００４２】１６．半導体集積回路チップ（半導体集積
回路基板）または半導体チップ（半導体基板）とは、ウ
エハ工程が完了したウエハを単位回路群に分割したもの
を言う。

【００４３】１７．シリコンナイトライド、窒化ケイ素
または窒化シリコン膜というときは、Ｓｉ₃Ｎ₄のみでは
なく、シリコンの窒化物で類似組成の絶縁膜を含むもの
とする。

【００４４】１８．キャップ膜は、埋め込み配線の上方
の電気的接続部以外に形成される絶縁性および拡散バリ
ア性の高い絶縁膜で、一般に層間絶縁膜の主要部とは別
の材料、例えば窒化シリコン膜で形成される。

【００４５】１９．ウエハプロセスとは、前工程とも呼
ばれ、鏡面研磨ウエハ（ミラーウエハ）の状態から出発
し、素子および配線形成工程を経て、表面保護膜を形成
し、最終的にプローブにより電気的試験を行える状態に
するまでの工程をいう。

【００４６】２０．ロングスロースパッタリング（Long
Throw Sputtering）法とは、ボトムカバレージ向上の
一方法であって、スパッタリング粒子の垂直成分だけを
基板に到達させるため、ターゲットと基板との間の距離
を離し、低圧で安定放電させるスパッタリング法を言
う。

【００４７】２１．コリメートスパッタリング法は、ア
スペクト比の大きな配線溝、コンタクトホールまたはス
ルーホール等のような配線開口部に成膜する際、底部ま
で充分な膜厚が得られるように、ターゲットと基板との
間に格子状の板を挿入し、強制的に垂直成分を高める機
構を有するスパッタリング法を言う。

【００４８】２２．導電性バリア膜の配線開口部（配線
溝、コンタクトホールまたはスルーホール等）内におけ
るカバレージは、サイドカバレージと、ボトムカバレー
ジとを有している。図４は、絶縁膜６０の上面およびそ
の絶縁膜６０に形成された配線溝６１内に、バリア膜６
２をスパッタリング法で堆積した状態を模式的に示して
いる。バリア膜のデポ膜厚という時は、一般的に絶縁膜
６０の上面上のバリア膜６２の膜厚Ｄ１を言う。サイド
カバレージは、配線溝６１内の側壁部（側面と底面との
交差部における角部も含む）におけるバリア膜６２の被
覆性をいい、その部分での膜厚Ｄ２が最も膜厚が薄くな
る。また、ボトムカバレージは、配線溝６１内の底面に
おけるバリア膜６２の被覆性をいい、その部分での膜厚
Ｄ３は上記デポ膜厚の次に厚くなる。例えば本発明者ら
の実験結果によれば、例えばアスペクト比が１の配線溝
内に、バリア膜を指向性を特に考慮しない通常のスパッ
タリング法で堆積した場合においては、バリア膜のデポ
膜厚が１００ｎｍで、サイドカバレージが３０ｎｍ程
度、ボトムカバレージが５０ｎｍ程度であった。また、
バリア膜をロングスロースパッタリング法により堆積し
た場合においては、バリア膜のデポ膜厚が１００ｎｍ
で、サイドカバレージが２０ｎｍ程度、ボトムカバレー
ジが９０ｎｍ程度であった。

【００４９】２３．低誘電率な絶縁膜、絶縁材料とは、
パッシベーション膜として形成される保護膜に含まれる
酸化シリコン膜（たとえばＴＥＯＳ（Tetraethoxysilan
e）酸化膜）の誘電率よりも低い誘電率を有する絶縁膜
と定義できる。一般的には、ＴＥＯＳ酸化膜の誘電率ε
＝４．１〜４．２程度以下を低誘電率な絶縁膜と言う。

【００５０】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。

【００５１】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。

【００５２】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。

【００５３】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。

【００５４】また、実施の形態を説明するための全図に
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。

【００５５】また、本実施の形態においては、電界効果
トランジスタを代表するＭＩＳＦＥＴ（Metal Insulato
r Semiconductor Field Effect Transistor）を単にＭ
ＩＳと略し、ｐチャネル型のＭＩＳＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳＦＥＴをｎＭＩＳと略す。

【００５６】（実施の形態１）まず、本発明者らが検討
したＣＭＰ後洗浄技術の課題とその解決手段について説
明する。

【００５７】本発明者らが検討したＣＭＰ後洗浄技術
は、ＣＭＰ処理後の半導体基板に対して、アルカリ洗浄
および酸洗浄を順に施すというものである。アルカリ洗
浄は、ＣＭＰ処理時のスラリ等の異物を除去する目的を
有している。アルカリ洗浄では、例えばアンモニア（Ｎ
Ｈ₄ＯＨ）等を含む洗浄液を用いた。また、酸洗浄は、
ＴＤＤＢ特性の向上や残留金属除去の目的を有してい
る。酸洗浄では、例えばフッ酸（ＨＦ）等を含む洗浄液
を用いた。

【００５８】図５（ａ），（ｂ）は、配線寸法の異なる
埋め込み配線に対して、上記洗浄処理を施した場合の埋
め込み配線６５ａ，６５ｂの断面図の一例を示してい
る。埋め込み配線６５ａ，６５ｂは、絶縁膜６６に形成
された配線溝６７内に埋め込まれた状態で形成されてお
り、いずれも銅（Ｃｕ）を主成分とする導体膜を主導体
膜として構成されている。

【００５９】図５に示すように、本発明者らの実験結果
によれば、上記洗浄処理、特に酸洗浄に際して銅のエッ
チング作用が大きく、図５（ａ）に例示する埋め込み配
線６５ａの寸法でほとんど無視できた配線の削れが、図
５（ｂ）に例示する埋め込み配線６５ｂの寸法のように
微細化されるにつれて、特に孤立埋め込み配線パターン
において配線抵抗の増加、変動や段差部の発生等の問題
が見出された。

【００６０】また、上記ＣＭＰ後洗浄では、図６に示す
ように、密な埋め込み配線６５群のエッジ部で、腐食の
ような外観不良（以下、エッチコロージョン）ＥＣが見
出された。これは、疎な埋め込み配線または孤立埋め込
み配線でも生じる。また、本発明者らの検討結果によれ
ば、上記の種々の問題は、特に埋め込み配線がメッキ法
によって形成される場合に特に顕著となることが見出さ
れた。上記エッチコロージョンが生じる理由は、メッキ
法で形成された埋め込み配線は、スパッタリング法で形
成された埋め込み配線に比べて腐食し易いことに加え、
密な埋め込み配線のエッジ部、疎な埋め込み配線または
孤立埋め込み配線においてＣＭＰ処理時にパッドの摩擦
が集中し、脆い酸化膜（ＣｕＯ）の形成を促進したり、
ＣＭＰ後洗浄時に用いる薬液の非線形拡散により当該埋
め込み配線の溶解が進むためと考えられる。エッチコロ
ージョンの発生は、配線抵抗の増加や変動を招く。

【００６１】そこで、本実施の形態では、ＣＭＰ後であ
ってＣＭＰ後洗浄の前に、またはアルカリ洗浄後であっ
て酸洗浄前に、還元処理を行う。これによれば、ＣＭＰ
により酸化された銅表面を還元することができるので、
洗浄液に対する銅配線全体の耐性を向上させることがで
きる。このため、上銅配線上部の段差の発生や上記エッ
チコロージョンを抑制または防止できる。したがって、
銅を主成分とする埋め込み配線の配線抵抗の増加や変動
を抑制または防止することが可能となる。

【００６２】次に、ＴＤＤＢ寿命の劣化の課題とその解
決手段について説明する。

【００６３】前記したように、銅を配線材料に用いた場
合は、ＴＤＤＢ寿命が、他の金属材料（たとえばアルミ
ニウム、タングステン）よりも著しく短くなることが一
般的に知られている。図７は、銅配線、アルミニウム配
線、タングステン配線のＴＤＤＢ特性を測定したデータ
を示すグラフである。縦軸にＴＤＤＢ寿命を横軸に電界
強度を割り当てている。アルミニウム配線の特性（デー
タＡ）およびタングステン配線の特性（データＢ）を外
挿すると、電界強度が０．２ＭＶ／ｃｍ（通常使用状
態）におけるＴＤＤＢ寿命は、本発明者らの開発目標で
ある３×１０⁸ｓｅｃ（１０年）を優に越える。一方、
銅配線の特性（データＣ）を外挿すると、１０年の開発
目標に対してほとんどマージンのない状態であることが
わかる。

【００６４】この試験において、アルミニウム配線は、
被膜の堆積とフォトリソグラフィを用いたパターニング
により形成しているが、タングステン配線は、銅配線と
同様にダマシン法を用いて形成している。すなわち、銅
配線とタングステン配線の相違は材料のみであり、構造
上の相違はない。それにもかかわらずＴＤＤＢ特性の顕
著な相違があることは、配線材料の相違に起因すること
が示唆される。なお、ここでのＴＤＤＢ特性は１４０℃
の温度下で行ったデータを示している。

【００６５】このようなＴＤＤＢ寿命の劣化原因は、配
線材料に適用された銅が周辺に拡散し、これが配線間の
絶縁耐圧を低下させると一般には考えられている。しか
し、本発明者らが銅の拡散現象について改めて実験を行
い検討した結果、次のような銅の拡散現象についてのメ
カニズムを初めて見出した。

【００６６】すなわち、配線中の銅は原子状の銅より
も、酸化銅あるいは銅シリサイドから供給されるイオン
化銅が配線間の電位でドリフトし拡散する要因が支配的
である。また、銅の拡散経路は銅配線が形成された絶縁
膜とキャップ膜との界面が支配的である。すなわち、銅
配線の表面に酸化銅あるいは銅シリサイドが形成され、
これら銅の化合物から銅イオンが形成され、イオン化さ
れた銅が配線形成用絶縁膜とキャップ膜との界面に沿っ
て配線間電界によりドリフトして拡散し、この拡散した
銅原子がリーク電流を増加させる原因になる。そして、
そのリーク電流の増加は熱ストレスを増加させ、最終的
にリークパスで絶縁破壊が生じてＴＤＤＢ寿命に至る。
そこで、本発明者らは、ＣＭＰで埋め込み配線を形成し
た後、キャップ膜を形成する前に、半導体基板に対して
アンモニア（ＮＨ₃）プラズマ処理等のような還元処理
を施すことにより、ＴＤＤＢ寿命を大幅に改善させるこ
とができた。これについては本願発明者らによる特願平
１１−２２６８７６号または特願２０００−１０４０１
５号に記載がある。なお、この特願平１１−２２６８７
６号または特願２０００−１０４０１５号で得られた結
果について説明すると、次のとおりである。

【００６７】図８は、第２層配線と同層に形成されたＴ
ＥＧサンプルのＴＤＤＢ寿命を示すグラフであり、当該
アンモニアプラズマ処理を行った場合のデータをライン
Ａに示す。比較のためにアンモニアプラズマ処理をしな
い場合のＴＤＤＢ寿命データ（ラインＲｅｆ）も示す。
図から明らかな通り、当該アンモニアプラズマ処理を行
った場合は、比較データと比べて約６桁の寿命向上が見
られる。

【００６８】図９は、埋め込み配線用の配線溝を形成し
た酸化シリコン膜をそれよりも緻密で強固な窒化シリコ
ン膜に置き換えた場合のデータ（ラインＢ）を示す。絶
縁膜を窒化シリコンに置き換えた場合であってもアンモ
ニアプラズマ処理を施さなければ絶縁膜を酸化シリコン
膜とした場合と何ら相違はない（ラインＲｅｆ）。一
方、窒化シリコン膜を絶縁膜に適用し、アンモニアプラ
ズマ処理を施せば、さらにＴＤＤＢ寿命が向上する。し
かし、その向上の割合は小さく、アンモニアプラズマ処
理を行うことによる要因の方が支配的であることがわか
る。これは、ＴＤＤＢ寿命を支配する要因は絶縁膜のバ
ルクよりは、その界面が支配的であることを示してい
る。

【００６９】ここで、本発明者らは、アンモニアプラズ
マ処理によりＴＤＤＢ寿命が向上する機構を解析するた
めに銅と酸化シリコン膜の表面分析を行った。以下に解
析の結果等を説明する。

【００７０】図１０〜図１２は、銅配線表面のＸＰＳ
（X-ray Photo-electron Spectroscopy ）分析の結果を
示したグラフである。各図の（ａ）、（ｃ）はＣｕ２ｐ
の分光結果を示し、（ｂ）、（ｄ）はＮ１ｓの分光結果
を示す。

【００７１】図１０（ａ）、（ｂ）はアズデポ状態の銅
膜表面を分析した結果である。Ｃｕ２ｐのピークが観察
され、Ｎ１ｓのピークはノイズレベルであることから、
アズデポ状態の銅膜には窒素は存在しないことがわか
る。図１０（ｃ）、（ｄ）は、銅膜にＣＭＰのみを施し
た直後の銅配線表面を分析した結果である。Ｃｕ２ｐの
ピークとともにＮ１ｓのピークが観察される。スラリに
はベンゾトリアゾール（ＢＴＡ）が含まれる場合がある
ため、銅表面に残留したＢＴＡ内の窒素を観察している
ものと推察できる。図１１（ａ）、（ｂ）は、ＣＭＰ後
に後洗浄まで行った状態の銅配線表面を分析した結果で
ある。Ｃｕ２ｐピークに変化は見られないが、Ｎ１ｓピ
ークが低下している。洗浄によりＢＴＡが除去されたと
考えられる。図１１（ｃ）、（ｄ）は、後洗浄後大気雰
囲気に２４時間放置した状態の銅配線表面を分析した結
果である。Ｃｕ２ｐのピークとともに酸化銅（ＣｕＯ）
のピークが観察される。Ｎ１ｓピークには放置による変
化は見られない。放置により銅表面が酸化され、酸化銅
が生成していることがわかる。

【００７２】このように酸化された銅配線にアンモニア
プラズマ処理を施した状態の銅配線表面を分析した結果
が図１２（ａ）、（ｂ）である。酸化銅のピークはほぼ
消失している。一方、Ｎ１ｓピークは強く生じている。
銅表面が還元されて酸素が引き抜かれているとともに表
面が窒化されていると考えられる。比較のため、酸化さ
れた銅配線に３５０℃の水素熱処理を施した状態の銅配
線表面を分析した。結果は図１２（ｃ）、（ｄ）であ
る。Ｃｕ２ｐピークについて、図１２（ｃ）と図１２
（ａ）とを比較すれば、よりアズデポ状態（図１０
（ａ））に近いことから、水素熱処理の方が還元性は強
いと考えられる。一方、Ｎ１ｓピークはほとんど観察さ
れないことから、水素熱処理では銅表面が還元されるの
みである。

【００７３】以上の結果から、アンモニアプラズマ処理
により銅配線の表面は還元されるとともに窒化層が形成
されてことがわかる。この窒化層は、アンモニアプラズ
マ処理の後に窒化シリコン膜を堆積する際の原料ガスに
含まれるシランと銅との反応を防止し、銅のシリサイド
の形成を抑制する働きを有すると考えられる。シリサイ
ド形成の防止は配線抵抗の増加を抑制する効果がある。

【００７４】図１３は、酸化シリコン膜表面のＸＰＳ分
析を行った結果を示すグラフであり、図１４および図１
５は、酸化シリコン膜の質量分析（ＴＤＳ−ＡＰＩＭ
Ｓ）を行った結果を示すグラフである。酸化シリコン膜
の分析においては、ＣＭＰ後に洗浄まで行った状態（プ
ロファイルＣ）、ＣＭＰ後洗浄後に水素プラズマ処理を
行った状態（プロファイルＤ）、ＣＭＰ後洗浄後にアン
モニアプラズマ処理を行った状態（プロファイルＥ）、
ＣＭＰ後洗浄後に窒素プラズマ処理を行った状態（プロ
ファイルＦ）について分析した。なお、プロファイルＣ
の１ｅＶ程度の高エネルギー方向へのずれはチャージア
ップの影響によるものである。

【００７５】図１３（ａ）、（ｂ）はともにＳｉ２ｐス
ペクトルを観察したデータであり、（ａ）は１０ｎｍ程
度の深さを、（ｂ）は２ｎｍ程度の深さを分析したもの
である。図１３（ｃ）、（ｄ）、（ｅ）は各々Ｎ１ｓ、
Ｏ１ｓ、Ｃ１ｓスペクトルを観察したデータである。図
１３（ｂ）から、水素プラズマ処理（プロファイルＤ）
の低エネルギー側（１０２ｅＶ付近）にブロードなピー
クが見られる。これはＳｉ−Ｈ結合が存在すると考えら
れ、水素プラズマ処理により酸化シリコン膜表面にＳｉ
−Ｈが形成されると推察される。図１３（ａ）から、ア
ンモニアプラズマ処理（プロファイルＥ）と窒素プラズ
マ処理（プロファイルＦ）の１０５ｅＶのピークが低エ
ネルギー側に広がった非対称なピークになっている。非
対称部分のピーク（１０３．５ｅＶ）はＳｉ−Ｏ−Ｎ結
合と考えられる。アンモニアプラズマ処理および窒素プ
ラズマ処理により酸化シリコン膜の表面が窒化されてい
ると推察される。また、図１３（ａ）と（ｂ）との比較
から、窒化は表面でより強くされていると考えられる。
アンモニアプラズマ処理および窒素プラズマ処理による
窒化は、図１３（ｃ）でも確認できる。図１３（ｅ）か
ら、水素プラズマ処理（プロファイルＤ）では炭素はほ
とんど検出されない。水素プラズマ処理により表面の有
機物が除去されていることがわかる。また、ＣＭＰ後
（プロファイルＣ）の２８９ｅＶのピークはＣ−Ｏ結合
と考えられる。ＣＭＰ後ではスラリが残留していると考
える。図１３（ｆ）は、ＳｉピークとＮピークとからそ
れらの存在比を求め、Ｎ量を推定した値を示す。アンモ
ニアプラズマ処理と窒素プラズマ処理とではほぼ同等の
窒化がなされていると考える。

【００７６】図１４（ａ）、（ｂ）、（ｃ）、（ｄ）は
各々質量数４１（Ａｒ−Ｈ）、質量数２７（Ｃ２ Ｈ３
）、質量数５７（Ｃ４ Ｈ９ ）、質量数５９（Ｃ３
Ｈ７ Ｏ）を測定したグラフである。また、図１５
（ａ）、（ｂ）、（ｃ）、（ｄ）は各々質量数２８（Ｓ
ｉ、Ｃ２ Ｈ４ ）、質量数４４（ＳｉＯ、Ｃ３ Ｈ
６）、質量数２９（ＳｉＨ、Ｃ２ Ｈ５ ）、質量数３
１（ＳｉＨ３ ）を測定したグラフである。

【００７７】図１４（ａ）から、プラズマ処理による水
素の脱離量の相違はほとんどないが、水素プラズマ処理
（プロファイルＤ）の脱離温度が他の場合（５６０℃）
と比較して５２０℃と低いことがわかる。図１４
（ａ）、（ｂ）、（ｃ）から、各プロセスとも有機物の
離脱が見られる。

【００７８】一方、図１５（ａ）〜（ｄ）から、有機物
の離脱以外のピークの存在が見られる。すなわち、３０
０〜４００℃のピークは各々、Ｓｉ、ＳｉＯ、ＳｉＨ、
ＳｉＨ３ と思われる。各図を比較すると、水素、アン
モニア、窒素の各プラズマ処理で、ＳｉＯの離脱は見ら
れるが、アンモニアプラズマ処理ではＳｉＨ、ＳｉＨ３
の離脱はほとんど観察されない。すなわち、アンモニ
アプラズマ処理ではＳｉ−Ｏ−Ｎが形成され、比較的低
いエネルギーで容易に離脱する。また、離脱に必要なエ
ネルギーは窒素プラズマ処理の場合が最も高く、水素プ
ラズマ処理とアンモニアプラズマ処理とではほぼ同じと
言える。

【００７９】これらの結果から、酸化シリコン膜表面の
ダングリングボンドの原因となるＳｉ−ＯＨやＳｉ−Ｏ
−は、アンモニアプラズマ処理により、弱い結合のＳｉ
−Ｏ−Ｎで終端されると考えられる。アンモニアプラズ
マ処理の後の窒化シリコン膜の成膜において、ごく表面
のＳｉ−Ｏ−Ｎが離脱し、バルクのＳｉ−Ｏ結合と窒化
シリコン膜のＳｉ−Ｎとが強固に結合し、連続的な界面
を形成する。これが界面の密着性を向上する機構と考え
られる。一方、アンモニアプラズマ処理を行わない場合
には、そもそもＳｉ−ＯＨ結合の多い酸化シリコン膜の
表面と窒化シリコン膜の原料ガスであるアンモニアとが
縮合反応し、ダングリングボンドの原因であるＳｉ−Ｏ
−結合が多数発生していると考えられる。酸化シリコン
膜と窒化シリコン膜との界面に多数のダングリングボン
ドが存在すれば、そこはリークパスを形成することとな
り配線間のリーク電流、ひいては絶縁破壊の原因となっ
ていると考えられる。

【００８０】以上の分析結果から、アンモニアプラズマ
処理により、酸化された銅配線の表面は還元されてＣｕ
単元素に変換され、イオン化された銅よりも電気的に安
定な状態になり、かつ、酸化シリコン膜／窒化シリコン
膜界面は連続的な強固な膜になることから、リーク電流
が減少し、ＴＤＤＢ寿命も大幅に向上すると考えられ
る。

【００８１】本発明者らはアンモニアプラズマ処理を行
った場合と、行わなかった場合について、配線層と窒化
シリコン膜（キャップ膜）との界面のＴＥＭ写真を撮影
した。その結果、アンモニアプラズマ処理を行った本実
施の形態の場合は、その界面に薄い被膜の存在が確認で
きた。その薄い被膜は、前記した窒化層であると考えら
れる。一方、アンモニアプラズマ処理を行わない場合
は、そのような被膜は確認できない。

【００８２】また、本実施の形態では、Ｃｕ配線の抵抗
を低減できる。図１６は、各種の処理を行った場合の配
線抵抗の測定結果である。処理無し（プラズマ処理な
し）とアンモニアプラズマ処理をした場合とでは、他の
場合（水素プラズマ処理、水素アニール、窒素プラズマ
処理）と比較して有意に低い値となっている。図１７お
よび図１８は、これら各処理を施した場合のＣｕ配線と
キャップ膜（窒化シリコン膜）との界面を観察したＴＥ
Ｍ写真のトレース図面である。

【００８３】処理無しとアンモニアプラズマ処理の場合
（図１７）では界面に特異ものは見られないが、水素ア
ニール、窒素プラズマ処理の場合（図１８）では界面に
銅のシリサイド（ＣｕＳｉ）層が形成されている。この
シリサイド層が抵抗増加の原因と思われる。このような
シリサイド層は、窒化シリコン膜（キャップ膜）の形成
の際のシランガスとの反応で形成されるが、アンモニア
プラズマ処理を行っている場合には銅表面にごく薄い窒
化膜が形成されており、この窒化膜がシリサイド化のブ
ロッキング層として機能していると考えられる。一方、
水素アニール等、単に銅表面を還元するのみでは活性な
銅表面が露出してシリコンとの反応が促進されるため、
シリサイド層が生成され易いと考えられる。また、水素
プラズマ処理（図１８（ｃ））の場合には、界面に何ら
かの生成物が見られる。ただし、多くの場合にはそのよ
うな生成物が形成されない場合もあり、水素プラズマ処
理の場合にはシリサイド化の程度は小さいと考えられ
る。

【００８４】上記した分析結果から、ＴＤＤＢ寿命の劣
化機構として、以下のようなモデルが考えられることが
本発明者らの検討結果によって初めて見出された。図１
９（ａ）は、ＴＤＤＢ劣化のメカニズムの概略図を示
し、（ｂ）はそのエネルギーバンドを示している。すな
わち、上記アンモニアプラズマ処理を施さない場合に
は、銅配線の表面には、その後の表面プロセスに影響さ
れ、酸化銅（ＣｕＯ）が形成され、また、キャップ膜
（窒化シリコン膜）６８の形成の際に銅シリサイド（Ｃ
ｕ化合物）が形成される。このような酸化銅あるいは銅
シリサイドは、純粋な銅と比較してイオン化され易く、
このようなイオン化された銅は配線間の電界によりドリ
フトされ、配線間の絶縁膜に拡散される。

【００８５】また、上記アンモニアプラズマ処理を施さ
ない場合、銅を主成分とする埋め込み配線６５を形成す
る絶縁膜（酸化シリコン膜）６６とキャップ膜（窒化シ
リコン膜）６８との界面は、ＣＭＰダメージ、有機物ま
たはダングリングボンドが多く形成され、不連続であ
り、密着性にも乏しい。このようなダングリングボンド
の存在は銅イオンの拡散を助長する作用を有し、銅イオ
ンは界面に沿ってドリフトされ拡散する。すなわち、配
線間の前記界面にリークパスが形成される。リークパス
を流れるリーク電流は、長時間のリーク作用と電流によ
る熱ストレスも加わり、その後、加速度的に電流値が増
加して絶縁破壊に至る（ＴＤＤＢ寿命の低下）。

【００８６】これに対し、図２０（ａ），（ｂ）は、上
記アンモニアプラズマ処理を施した場合のＴＤＤＢ向上
のメカニズムの概略図およびそのエネルギーバンドを示
している。銅を主成分とする埋め込み配線６５の表面に
アンモニアプラズマ処理を施すため、埋め込み配線６５
表面の酸化層は還元されて消失し、埋め込み配線６５の
表面に薄い窒化層が形成されるため窒化シリコン膜６８
の形成の際に銅シリサイドが形成されない。このため、
リークおよび絶縁破壊の原因となる銅イオンを支配的に
供給する原因物質を生じなくすることができる。また、
絶縁膜（酸化シリコン膜）６６の表面にアンモニアプラ
ズマ処理を施すため、キャップ膜（窒化シリコン膜）６
８との接続を連続的にし、ダングリングボンドの密度を
低減してリークパスの形成を抑制できる。また、絶縁膜
６６の表面を清浄な状態にできる。したがって、ＴＤＤ
Ｂ寿命低下の原因となる銅イオンの発生を抑制し、か
つ、銅の拡散を抑制できるような絶縁膜６６とキャップ
膜６８との接合界面を形成できる。これによりＴＤＤＢ
寿命を向上できるのである。

【００８７】また、前記した解析から、水素プラズマ処
理でもＴＤＤＢ寿命を向上できると考えられる。すなわ
ち、水素プラズマ処理により、銅表面は還元され、Ｓｉ
−Ｏ−等のダングリングボンドや、その原因となるＳｉ
−ＯＨがＳｉ−Ｈで終端される。そして、キャップ膜
（窒化シリコン膜）の形成の際に、結合の弱い表面のＳ
ｉ−Ｈが離脱し、Ｓｉ−Ｎで置換される。これにより連
続的な絶縁膜（酸化シリコン膜）６６とキャップ膜（窒
化シリコン膜）６８の界面が形成される。ただし配線抵
抗は前記の通り増加する。

【００８８】図２１は、水素プラズマ処理を行った場合
のＴＤＤＢ寿命のデータを示したグラフである。参考に
ラインＲｅｆ（処理無し）とラインＡ（アンモニアプラ
ズマ処理）を示した。水素プラズマ処理（ラインＣ）で
は、ＴＤＤＢ寿命が格段に向上することがわかる。水素
プラズマ処理の場合にはプラズマダメージが軽減される
ことが期待されるので、キャップ膜として窒化シリコン
膜にかわる他の材料であってＣｕとの反応生成物を生じ
ないような材料が適用できるときにはきわめて有効であ
る。なお、窒素プラズマ処理（ラインＤ）ではＴＤＤＢ
寿命がかえって低下する。図１４，１５からもわかるよ
うに、窒素プラズマ処理によってかえって有機物の付着
が増加していることに起因すると思われる。さらに、埋
め込み配線６５および絶縁膜６６と、キャップ膜６８と
の接着性が向上しているため、界面の剥離強度が増し、
マージンが大きくなるという効果もある。

【００８９】上記アンモニアプラズマ処理に際しては、
アンモニア、水素の単一ガスに限られず、窒素、アルゴ
ン、ヘリウム等の不活性ガスとの混合ガスプラズマで処
理しても良い。すなわち、アンモニアと水素、窒素、ア
ルゴンまたはヘリウムとの混合ガス、あるいは、水素と
アンモニア、窒素、アルゴンまたはヘリウムとの混合ガ
スでも良い。さらに、これらのガスから選択された３元
系、４元系等多元系の混合ガスであっても良い。このと
き、水素、アンモニア、あるいは水素とアンモニアとの
和は、総流量（質量流量）に対して５％以上混合されて
いることが必要である。

【００９０】本発明者らは、以上のようなＴＤＤＢ劣化
メカニズムを定性的に解明し、高信頼度プロセスを確立
した（特願平１１−２２６８７６号または特願２０００
−１０４０１５号）。しかし、近年は、配線間容量の低
減等の観点から配線間に用いられる絶縁膜の材料とし
て、低誘電率の絶縁材料が用いられつつあるため、配線
間の絶縁耐圧が酸化シリコン膜を用いていた場合に比べ
て必然的に低くなる。その上、配線ピッチの微細化
（１．０μｍピッチであったものが０．５μｍあるいは
０．４４μｍピッチに微細化される等）に伴い、実効電
界強度が増加する。これらの結果、信頼度、すなわちＴ
ＤＤＢ寿命の確保が益々困難になる。すなわち、上記ア
ンモニアプラズマ表面処理に加えて、さらにＴＤＤＢ寿
命を向上させるプロセスの開発が必須である。

【００９１】そこで、本実施の形態においては、ＣＭＰ
およびＣＭＰ後洗浄後に、水素プラズマおよびアンモニ
アプラズマ処理を施した後、大気開放せず連続してキャ
ップ膜を形成する。これにより、ＴＤＤＢ寿命をさらに
向上させることができ、低誘電率の絶縁膜と、銅を主成
分とする埋め込み配線との組合せにおいても、充分な信
頼度を確保することができる。また、上記の本実施の形
態のＣＭＰ後洗浄技術と組み合わせることで、配線の電
気的特性およびＴＤＤＢ寿命をさらに向上させることが
できる。

【００９２】次に、本発明の技術思想を、例えばＣＭＩ
Ｓ（Complementary MIS）−ＬＳＩ（Large Scale Integ
rated circuit）の製造方法に適用した場合を図２２の
フロー図および図２３〜図３５を用いて説明する。な
お、図２３および図２４（ａ）は要部平面図、各図
（ｂ）は（ａ）のＸ−Ｘ線の断面図である。

【００９３】図２３において、ウエハを構成する半導体
基板１（以下、単に基板という）は、例えば１〜１０Ω
cm程度の比抵抗を有するｐ型の単結晶シリコンからな
る。半導体基板１の主面（素子形成面）には、素子分離
溝２が形成されている。この素子分離溝２内には、例え
ば酸化シリコン膜が埋め込まれ溝型の素子分離部（トレ
ンチアイソレーション）が形成されている。また、半導
体基板１の主面側には、ｐ型ウエル４およびｎ型ウエル
５が形成されている。ｐ型ウエルには、例えばホウ素が
導入され、ｎ型ウエル５には、例えばリンが導入されて
いる。このような素子分離部に囲まれたｐ型ウエル４お
よびｎ型ウエル５の形成領域には、ｎＭＩＳＱｎおよび
ｐＭＩＳＱｐが形成されている。

【００９４】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート
絶縁膜６は、例えば厚さ６ｎｍ程度の酸化シリコン膜か
らなる。ここでいうゲート絶縁膜６の膜厚とは、二酸化
シリコン換算膜厚（以下、単に換算膜厚という）であ
り、実際の膜厚と一致しない場合もある。

【００９５】ゲート絶縁膜６は、酸化シリコン膜に代え
て酸窒化シリコン膜で構成しても良い。酸窒化シリコン
膜は、酸化シリコン膜に比べて膜中における界面準位の
発生を抑制したり、電子トラップを低減したりする効果
が高いので、ゲート絶縁膜６のホットキャリア耐性を向
上でき、絶縁耐性を向上させることができる。酸窒化シ
リコン膜を形成するには、例えば半導体基板１をＮＯ、
ＮＯ₂またはＮＨ₃といった含窒素ガス雰囲気中で熱処理
すれば良い。また、ｐ型ウエル４およびｎ型ウエル５の
それぞれの表面に酸化シリコンからなるゲート絶縁膜６
を形成した後、半導体基板１を上記した含窒素ガス雰囲
気中で熱処理し、ゲート絶縁膜６と半導体基板１との界
面に窒素を偏析させることによっても、上記と同様の効
果を得ることができる。

【００９６】また、ゲート絶縁膜６を、例えば窒化シリ
コン膜あるいは酸化シリコン膜と窒化シリコン膜との複
合絶縁膜で形成しても良い。酸化シリコンからなるゲー
ト絶縁膜６を二酸化シリコン換算膜厚で５nm未満、特に
３nm未満まで薄くすると、直接トンネル電流の発生やス
トレス起因のホットキャリア等による絶縁耐圧の低下が
顕在化する。窒化シリコン膜は、酸化シリコン膜よりも
誘電率が高いためにその二酸化シリコン換算膜厚は実際
の膜厚よりも薄くなる。すなわち、窒化シリコン膜を有
する場合には、物理的に厚くても、相対的に薄い二酸化
シリコン膜と同等の容量を得ることができる。従って、
ゲート絶縁膜６を単一の窒化シリコン膜あるいはそれと
酸化シリコンとの複合膜で構成することにより、その実
効膜厚を、酸化シリコン膜で構成されたゲート絶縁膜よ
りも厚くすることができるので、トンネル漏れ電流の発
生やホットキャリアによる絶縁耐圧の低下を改善するこ
とができる。また、酸窒化シリコン膜は、酸化シリコン
膜に比べて不純物が貫通し難いので、ゲート絶縁膜６を
酸窒化シリコン膜で構成することにより、ゲート電極材
料中の不純物が半導体基板側に拡散することに起因する
しきい値電圧の変動を抑制することができる。

【００９７】ここで、単一絶縁膜または複合絶縁膜の上
記換算膜厚ｄrとは、対象となる絶縁膜の比誘電率をε
i、その膜厚をｄi、二酸化シリコンの比誘電率をεsと
したときに、次式で定義される膜厚である。

【００９８】

【数１】

【００９９】例えば酸化シリコン（ＳｉＯ²）の誘電率
は４〜４．２であり、窒化シリコン（Ｓｉ³Ｎ⁴）の誘電
率は８である。そこで、窒化シリコンの誘電率を酸化シ
リコンの誘電率の２倍として計算すると、例えば膜厚６
nmの窒化シリコン膜の二酸化シリコン換算膜厚は３nmと
なる。すなわち、膜厚６nmの窒化シリコン膜からなるゲ
ート絶縁膜と膜厚３nmの酸化シリコン膜からなるゲート
絶縁膜とは容量が等しい。また、膜厚２nmの酸化シリコ
ン膜と膜厚２nmの窒化シリコン膜（換算膜厚＝１nm）と
の複合膜からなるゲート絶縁膜の容量は、膜厚３nmの単
一酸化シリコン膜からなるゲート絶縁膜の容量と同じで
ある。

【０１００】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート
電極７は、例えば低抵抗多結晶シリコン膜、ＷＮ（窒化
タングステン）膜およびＷ（タングステン）膜の積層膜
からなる。ただし、ゲート電極７は、低抵抗多結晶シリ
コン膜上にタングステンシリサイド膜またはコバルト
（Ｃｏ）シリサイド膜を堆積した積層膜などを使って形
成しても良い。また、ゲート電極７の材料として多結晶
または単結晶のシリコン（Ｓｉ）とゲルマニウム（Ｇ
ｅ）との合金を用いても良い。ゲート電極７上には、例
えば酸化シリコン等からなるゲートキャップ膜８が形成
されている。また、ゲート電極７の側面には、例えば酸
化シリコンからなるサイドウォール９が形成されてい
る。

【０１０１】ｎＭＩＳＱｎのｎ^-型半導体領域１０ａお
よびｎ⁺型半導体領域１０ｂは、ｎＭＩＳＱｎのソース
・ドレイン用の半導体領域であり、共に、例えばリンま
たはヒ素が導入されている。ｐＭＩＳＱｐのｐ^-型半導
体領域１１ａおよびｐ⁺型半導体領域１１ｂは、ｐＭＩ
ＳＱｐのソース・ドレイン用の半導体領域であり、共
に、例えばホウ素が導入されている。また、ｎ⁺型半導
体領域１０ｂおよびｐ⁺型半導体領域の表面には、例え
ばチタンシリサイドまたはコバルトシリサイド等からな
るシリサイド層１２が形成されている。

【０１０２】このような基板１上には絶縁膜１３が堆積
されている。この絶縁膜１３は、ゲート電極７、７の狭
いスペースを埋め込むことのできるリフロー性の高い
膜、例えばＢＰＳＧ(Boron-doped Phospho Silicate Gl
ass)膜で構成されている。また、スピン塗布法によって
形成されるＳＯＧ(Spin On Glass) 膜で構成しても良
い。絶縁膜１３には、コンタクトホール１４ａ〜１４ｃ
が形成されている。コンタクトホール１４ａ，１４ｂの
底部からはシリサイド層１２の上面一部が露出されてい
る。また、コンタクトホール１４ｃの底部からはゲート
電極７の上面一部が露出されている。このコンタクトホ
ール１４ａ〜１４ｃ内には、プラグ１５が形成されてい
る。プラグ１５は、例えばコンタクトホール１４ａ〜１
４ｃの内部を含む絶縁膜１３上にＣＶＤ法等で窒化チタ
ン（ＴｉＮ）膜およびタングステン（Ｗ）膜を堆積した
後、絶縁膜１３上の不要な窒化チタン膜およびタングス
テン膜をＣＭＰ法またはエッチバック法によって除去
し、コンタクトホール１４ａ〜１４ｃ内のみにこれらの
膜を残すことで形成されている。

【０１０３】絶縁膜１３上には、第１層配線Ｍ１が形成
されている。第１層配線Ｍ１は、例えばタングステンか
らなり、プラグ１５を通じてｎＭＩＳＱｎおよびｐＭＩ
ＳＱｐのソース・ドレインやゲート電極７と電気的に接
続されている。また、絶縁膜１３上には、第１層配線Ｍ
１を覆うように、絶縁膜１６ａおよび絶縁膜１６ｂが下
層から順に堆積されている。絶縁膜１６ａは、例えば有
機ポリマーのような低誘電率な絶縁膜からなり、絶縁膜
１６ｂは、例えば酸化シリコン等からなり、層間絶縁膜
の機械的強度を確保する機能を有している。

【０１０４】絶縁膜１６ａを構成する有機ポリマーとし
ては、例えばポリアリルエーテル（ＰＡＥ）系材料のＳ
ｉＬＫ（米The Dow Chemical Co製、比誘電率＝２．
７、耐熱温度＝４９０℃以上、絶縁耐圧＝４．０〜５．
０ＭＶ／Ｖｍ）またはＦＬＡＲＥ（米Honeywell Electr
onic Materials製、比誘電率＝２．８、耐熱温度＝４０
０℃以上）等がある。ＰＡＥ系材料は、基本性能が高
く、機械的強度、熱的安定性および低コスト性に優れる
という特徴を有している。

【０１０５】また、絶縁膜１６ａの材料としては、ＰＡ
Ｅ系材料に代えて、ＳｉＯＣ系材料、ＳｉＯＦ系材料、
ＨＳＱ（hydrogen silsesquioxane）系材料、ＭＳＱ（m
ethyl silsesquioxane）系材料、ポーラスＨＳＱ系材
料、ポーラスＭＳＱ材料またはポーラス有機系材料を用
いることもできる。

【０１０６】ＳｉＯＣ系材料としては、例えばＢｌａｃ
ｋ Ｄｉａｍｏｎｄ（米Applied Materials，Inc製、比
誘電率＝３．０〜２．４、耐熱温度＝４５０℃）、ＣＯ
ＲＡＬ（米Novellus Systems,Inc製、比誘電率＝２．７
〜２．４、耐熱温度＝５００℃）、Ａｕｒｏｒａ２．７
（日本エー・エス・エム社製、比誘電率＝２．７、耐熱
温度＝４５０℃）またはｐ−ＭＴＥＳ（日立開発製、比
誘電率＝３．２）等がある。

【０１０７】ＨＳＱ系材料としては、例えばＯＣＤ Ｔ
−１２（東京応化工業製、比誘電率＝３．４〜２．９、
耐熱温度＝４５０℃）、ＦＯｘ（米Dow Corning Corp．
製、比誘電率＝２．９）またはＯＣＬ Ｔ−３２（東京
応化工業製、比誘電率＝２．５、耐熱温度＝４５０℃）
等がある。

【０１０８】ＭＳＱ系材料としては、例えばＨＳＧ−Ｒ
７（日立化成工業製、比誘電率＝２．８、耐熱温度＝６
５０℃）、ＯＣＤ Ｔ−９（東京応化工業製、比誘電率
＝２．７、耐熱温度＝６００℃）、ＬＫＤ−Ｔ２００
（ＪＳＲ製、比誘電率＝２．７〜２．５、耐熱温度＝４
５０℃）、ＨＯＳＰ（米Honeywell Electronic Materia
ls製、比誘電率＝２．５、耐熱温度＝５５０℃）、ＨＳ
Ｇ−ＲＺ２５（日立化成工業製、比誘電率＝２．５、耐
熱温度＝６５０℃）、ＯＣＬ Ｔ−３１（東京応化工業
製、比誘電率＝２．３、耐熱温度＝５００℃）またはＬ
ＫＤ−Ｔ４００（ＪＳＲ製、比誘電率＝２．２〜２、耐
熱温度＝４５０℃）等がある。

【０１０９】ポーラスＨＳＱ系材料としては、例えばＸ
ＬＫ（米Dow Corning Corp．製、比誘電率＝２．５〜
２）、ＯＣＬ Ｔ−７２（東京応化工業製、比誘電率＝
２．２〜１．９、耐熱温度＝４５０℃）、Ｎａｎｏｇｌ
ａｓｓ（米Honeywell Electronic Materials製、比誘電
率＝２．２〜１．８、耐熱温度＝５００℃以上）または
ＭｅｓｏＥＬＫ（米Air Productsand Chemicals,Inc、
比誘電率＝２以下）等がある。

【０１１０】ポーラスＭＳＱ系材料としては、例えばＨ
ＳＧ−６２１１Ｘ（日立化成工業製、比誘電率＝２．
４、耐熱温度＝６５０℃）、ＡＬＣＡＰ−Ｓ（旭化成工
業製、比誘電率＝２．３〜１．８、耐熱温度＝４５０
℃）、ＯＣＬ Ｔ−７７（東京応化工業製、比誘電率＝
２．２〜１．９、耐熱温度＝６００℃）、ＨＳＧ−６２
１０Ｘ（日立化成工業製、比誘電率＝２．１、耐熱温度
＝６５０℃）またはｓｉｌｉｃａ ａｅｒｏｇｅｌ（神
戸製鋼所製、比誘電率１．４〜１．１）等がある。

【０１１１】ポーラス有機系材料としては、例えばＰｏ
ｌｙＥＬＫ（米Air Productsand Chemicals,Inc、比誘
電率＝２以下、耐熱温度＝４９０℃）等がある。

【０１１２】このような絶縁膜１６ａ，１６ｂには、第
１層配線Ｍ１の一部が露出するスルーホール１７が穿孔
されている。このスルーホール１７内には、例えばタン
グステン等からなるプラグ１８が形成されている。

【０１１３】絶縁膜１６ａを形成するための上記ＳｉＯ
Ｃ系材料およびＳｉＯＦ系材料や絶縁膜１６ｂは、ＣＶ
Ｄ法で形成されている。上記Ｂｌａｃｋ Ｄｉａｍｏｎ
ｄの場合は、原料ガスとして、例えばトリメチルシラン
と酸素との混合ガスを用いる。また、上記Ｐ−ＭＴＥＳ
の場合は、原料ガスとして、例えばメチルトリエトキシ
シランとＮ₂０との混合ガスを用いる。それ以外の上記
誘電率の低い絶縁材料は、塗布法で形成されている。

【０１１４】まず、本実施の形態においては、上記のよ
うな半導体基板１上に、図２４（ａ）、（ｂ）に示すよ
うに、例えば膜厚５０nmの窒化シリコン膜等からなる絶
縁膜１９ａをプラズマＣＶＤ法等で堆積する。絶縁膜１
９ａは、窒化シリコン膜に代えて、プラズマＣＶＤ法で
形成された炭化シリコン（ＳｉＣ）または酸化シリコン
膜を用いることができる。プラズマＣＶＤ法で形成され
た炭化シリコン系材料としては、例えばＢＬＯｋ（ＡＭ
ＡＴ社製、比誘電率＝４．３）があり、その形成に際し
ては、例えばトリメチルシランとヘリウムとの混合ガス
を用いる。また、ラズマＣＶＤ法で形成された酸化シリ
コン系材料としては、例えばＰＥ−ＴＭＳ（Ｃａｎｏｎ
製、比誘電率＝３．９）があり、その形成に際しては、
例えばトリメトキシシランと酸化窒素（Ｎ₂Ｏ）ガスと
の混合ガスを用いる。これらを用いた場合、誘電率を窒
化シリコン膜よりも大幅に下げることができ、配線容量
等を下げることができるので、半導体集積回路装置の動
作速度を向上させることができる。

【０１１５】続いて、絶縁膜１９ａ上に、絶縁膜１６
ｃ，１６ｄを下層から順に堆積する（図２２の工程１０
０）。絶縁膜１６ｃは、上記絶縁膜１６ａと同じ低誘電
率の絶縁膜から選択された材料からなる。また、絶縁膜
１６ｄは、上記絶縁膜１６ｂと同じ材料からなる。その
後、フォトレジスト膜をマスクにしたドライエッチング
で、絶縁膜１６ｄ，１６ｃ，１９ａを選択的に除去し、
配線溝（配線開口部）２０ａを形成する（図２２の工程
１０１）。配線溝２０ａを形成するには、まず絶縁膜１
９ａをエッチングストッパにして絶縁膜１６ｄ，１６ｃ
を選択的にエッチングし、その後、絶縁膜１９ａをエッ
チングする。このように、配線溝２０ａが形成される絶
縁膜１６ｃ，１６ｄの下層に薄い絶縁膜１９ａを形成し
ておき、この絶縁膜１９ａの表面でエッチングを一旦停
止した後、絶縁膜１９ａをエッチングすることにより、
配線溝２０ａの深さ精度を向上させることができ、配線
溝２０ａを掘り過ぎることなく形成することができる。

【０１１６】次に、上記配線溝２０ａの内部に以下のよ
うな方法で第２層配線となる埋め込み配線を形成する。

【０１１７】まず、図２５に示すように、配線溝２０ａ
の内部を含む絶縁膜１６ｃ，１６ｄ上に、例えば窒化チ
タン（ＴｉＮ）等からなる薄い導電性バリア膜２１ａを
スパッタリング法等で堆積する（図２２の工程１０
２）。この導電性バリア膜２１ａは、後述の主導体膜形
成用の銅の拡散を防止する機能、その主導体膜と絶縁膜
１６ｃ，１６ｄとの密着性を向上させる機能および主導
体膜のリフロー時に銅の濡れ性を向上させる機能を有し
ている。このような機能を有する膜としては、窒化チタ
ンに代えて、銅と殆ど反応しない窒化タングステン（Ｗ
Ｎ）、窒化タンタル（ＴａＮ）などの高融点金属窒化物
を用いることが好ましい。また、その窒化チタンに代え
て、高融点金属窒化物にシリコン（Ｓｉ）を添加した材
料や、銅と反応し難いタンタル（Ｔａ）、チタン（Ｔ
ｉ）、タングステン（Ｗ）、チタンタングステン（Ｔｉ
Ｗ）合金などの高融点金属を用いることもできる。

【０１１８】本実施の形態では、導電性バリア膜２１ａ
の最も厚い部分の厚さが５０ｎｍの場合を例示する。し
かし、本発明者らの検討結果によれば、この導電性バリ
ア膜２１ａをさらに薄く、または、無くすこともできる
ことが判明した。これについては、後述する。

【０１１９】続いて、導電性バリア膜２１ａ上に、例え
ば銅からなる主導体膜２２ａを堆積する（図２２の工程
１０３）。本実施の形態では、主導体膜２２ａをメッキ
法で形成した。メッキ法を用いることにより、良好な膜
質の主導体膜２２ａを埋め込み性良く、かつ、低コスト
で形成することができる。この場合、まず、導電性バリ
ア膜２１ａ上に、銅からなる薄い導体膜をスパッタリン
グ法で堆積した後、その上に、銅からなる相対的に厚い
導体膜を、例えば硫酸銅を基本とするメッキ液を使用し
た電解メッキ法または無電解メッキ法によって成長させ
ることで主導体膜２２ａを堆積した。

【０１２０】ただし、主導体膜２２ａをスパッタリング
法で形成することもできる。この導電性バリア膜２１ａ
および主導体膜２２ａを形成するためのスパッタリング
法としては、通常のスパッタリング法でも良いが、埋め
込み性および膜質の向上を図る上では、例えばロングス
ロースパッタリング法やコリメートスパッタリング法等
のような指向性の高いスパッタリング法を用いることが
好ましい。また、主導体膜２２ａをＣＶＤ法で形成する
こともできる。

【０１２１】続いて、例えば４７５℃程度の非酸化性雰
囲気（例えば水素雰囲気）中で基板１を熱処理すること
によって主導体膜２２ａをリフローさせ、銅を配線溝２
０ａの内部に隙間なく埋め込む。

【０１２２】次に、このような主導体膜２２ａおよび導
電性バリア膜２１ａをＣＭＰ法等によって研磨した後
（図２２の工程１０４）、純水等の洗浄処理を経て、図
２６に示すように、配線溝２０ａ内に銅を主成分とする
埋め込み配線２３ａを形成する。ＣＭＰ処理およびＣＭ
Ｐ装置の詳細については後述する。

【０１２３】続いて、基板１の表面の湿潤状態が保たれ
た状態で直ちにＣＭＰ後洗浄処理に移行する。まず、基
板１に対してアルカリ洗浄処理を施す（図２２の工程１
０５）。ここでは、ＣＭＰ処理時のスラリ等の異物を除
去する目的を有しており、ＣＭＰで基板１に付着した酸
性スラリを中和し、基板１と、異物と、洗浄用のブラシ
とのｚｅｔａ電位を方向を揃えて、それらの間の吸着力
をなくすために、例えばｐｈ８程度またはそれ以上の弱
アルカリ薬液を供給しながら、基板１の表面をスクラブ
洗浄（またはブラシ洗浄）する。アルカリ薬液として、
例えばアミノエタノール（ＤＡＥ（Diluted Amino Etha
nol）、組成：２−Aminoethanol、Ｈ₂ＮＣＨ₂ＣＨ₂Ｏ
Ｈ、濃度：０．００１〜０．１％程度、好ましくは０．
０１％）を用いた。この薬液は、銅のエッチング作用が
少なく、ＮＨ₄ＯＨと同等の洗浄力を有する。このアル
カリ洗浄処理の詳細についても後ほど説明する。

【０１２４】続いて、基板１に対して還元処理を施す
（図２２の工程１０６）。ここでは、図２７に示すよう
に、水素ガス雰囲気中で、例えば２００〜４７５℃、好
ましくは３００℃、例えば０．５〜５分、好ましくは２
分程度の熱処理を基板１に対して施した（水素（Ｈ₂）
アニール）。これにより、ＣＭＰ時に発生した埋め込み
配線２３ａ表面の酸化銅膜を銅に還元することができ、
その後の酸洗浄による埋め込み配線２３ａのエッチング
を抑制または防止することができる。このため、配線抵
抗の上昇、配線抵抗のばらつきおよび段差の発生を同時
に抑制または防止でき、さらに、エッチコロージョンの
発生も抑制または防止できる。また、還元処理を行わな
い場合、ＣＭＰ処理時に基板１の表面に付着したＢＴＡ
等のような有機物が洗浄処理に際してマスクとなり絶縁
膜１６ｄの表層を良好に削りとることができない場合が
あるが、本実施の形態のように還元処理を行うことによ
り、ＣＭＰ時に付着したＢＴＡ等の有機物を除去するこ
とができるので、絶縁膜１６ｄの表層を、充分に、か
つ、均一に除去することができる。これらにより、半導
体集積回路装置のＴＤＤＢ寿命を大幅に向上させること
が可能となる。

【０１２５】続いて、図２８に示す基板１に対して酸洗
浄処理を施す（図２２の工程１０７）。ここでは、ＴＤ
ＤＢ特性の向上、残留金属除去、絶縁膜１６ｄ表面のダ
ングリングボンドの低減および絶縁膜１６ｄ表面の凹凸
除去等の目的を有しており、フッ酸水溶液を基板１の表
面に供給してエッチングによる異物粒子（パーティク
ル）の除去を行う。フッ酸洗浄を挿入しただけでもＴＤ
ＤＢ特性を改善できる。これは、酸処理により表面のダ
メージ層が除去されて界面の密着性が向上しためと考え
られる。フッ酸（ＨＦ）洗浄は、たとえばブラシスクラ
ブ洗浄を用い、ＨＦ濃度を０．５％、洗浄時間を２０秒
の条件が選択できる。

【０１２６】図２９に本実施の形態によるＴＤＤＢ特性
の結果を示す。図からアルカリ洗浄と酸洗浄との連続シ
ーケンスのＴＤＤＢ特性と比較し、アルカリ洗浄、水素
アニールおよび酸洗浄のシーケンスのＴＤＤＢ特性は、
約２桁向上することが分かる。層間絶縁膜に低誘電率の
絶縁材料を用いた埋め込み銅配線構造の信頼性を考慮す
ると、２桁のＴＤＤＢ寿命の向上は、非常に有効なプロ
セスである。アルカリ洗浄と酸洗浄との間に、水素アニ
ールを挿入することにより、ＴＤＤＢ寿命が向上する理
由として、ＣＭＰ時に付着するＢＴＡ等の有機物が除去
されるためと考えられる。有機物が付着したまま酸洗浄
を行うと、ＴＤＤＢ寿命を左右する隣接絶縁膜表面のク
リーニング（リフトオフ）が充分にできないと推定され
る。一方、本実施の形態では水素アニール処理を行って
から洗浄処理を行うため、絶縁膜の表層を、充分に、か
つ、均一にリフトオフすることができ、ＴＤＤＢ寿命を
向上させることが可能となる。

【０１２７】また、上記のように配線抵抗の発生は、Ｃ
ＭＰによる酸化膜の形成促進、フッ酸洗浄等の酸性溶液
による酸化銅膜の除去、配線抵抗の増加（変動）および
段差の発生の順に進行する。したがって、アルカリ洗浄
が終了した時点で、水素アニール処理を行うことによ
り、ＣＭＰ時に発生した配線表面の酸化銅膜を銅に還元
することができ、その後の酸洗浄による銅配線のエッチ
ングを抑制または防止することができる。これにより、
配線抵抗上昇、ばらつきおよび段差の発生を同時に抑制
または防止でき、さらに、エッチコロージョンの発生も
抑制または防止できる。図３０は、本実施の形態を適用
した場合における配線抵抗の水素アニール依存性を示す
グラフである。アルカリ洗浄および酸洗浄を連続して行
うよりも、アルカリ洗浄、水素アニールおよび酸洗浄を
順次行った方が、配線抵抗を約６％低減させることがで
きた。また、抵抗のばらつきも６．４％を５．９％に低
減させることができた。

【０１２８】上記の例では、還元処理として水素アニー
ルを施す場合について説明したが、これに限定されるも
のではなく、例えば水素プラズマやアンモニアプラズマ
を施しても良い。この場合、上記した効果の他に、還元
処理時間を短縮でき、スループットの向上を推進させる
ことができる、という効果が得られる。水素プラズマや
アンモニアプラズマに比較した場合の水素アニールの利
点としては、デバイスプロセスで良く使用されており実
績があること、また、真空状態を形成する必要がないこ
と等から、比較的容易に処理を行うことができる、とい
う利点がある。

【０１２９】また、上記ＣＭＰ後洗浄処理に先行または
並行して、基板１の表面を純水スクラブ洗浄、純水超音
波洗浄、純水流水洗浄または純水スピン洗浄したり、基
板１の裏面を純水スクラブ洗浄したりしても良い。

【０１３０】次に、上記洗浄処理を経た後、例えば純水
リンス処理およびスピン乾燥やＩＰＡ（イソプロピルア
ルコール）ベーパー乾燥等のような乾燥処理（図２２の
工程１０８）、後処理（図２２の工程１０９，１１０）
を経てキャップ絶縁膜の形成工程（図２２の工程１１
１）に移行する。

【０１３１】ここでは、まず、図３１に示すように、基
板１の表面（埋め込み配線２３ａが露出する面）に対し
て、水素プラズマ処理を施す。この水素プラズマ処理条
件は、例えば基板１の直径を８インチ（＝約２０ｃｍ）
とした場合、処理圧力を５．０Ｔｏｒｒ（＝６．６６６
１×１０²Ｐａ）、高周波（ＲＦ）電力を６００Ｗ、基
板温度を４００℃、水素ガス流量を５００ｃｍ³／ｍｉ
ｎ、処理時間を１０〜３０秒とすることができる。電極
間距離は６００ｍｉｌｓ（１５．２４ｍｍ）とした。

【０１３２】続いて、水素プラズマ処理工程１０９の
後、大気開放せず連続して、図３２に示すように、基板
１の表面（埋め込み配線２３ａが露出する面）に対し
て、アンモニア（ＮＨ₃）プラズマ処理を施す。このア
ンモニアプラズマ処理条件は、例えばアンモニア流量を
２００ｃｍ³／ｍｉｎ程度とした以外は、工程１０９の
水素プラズマ条件と同じである。

【０１３３】なお、プラズマ処理条件は、これら例示し
た条件に限られないのはもちろんである。本発明者らの
検討では、圧力が高いほどプラズマダメージを低減で
き、基板温度が高いほどＴＤＤＢ寿命の基板内ばらつき
の低減と長寿命化がはかれる。また、基板温度が高く、
ＲＦ電力が大きく、処理時間が長いほどＣｕの表面にヒ
ロックが発生しやすい、という知見が得られている。こ
れらの知見と装置構成等による条件のばらつきを考慮す
ると、例えば処理圧力は０．５〜６Ｔｏｒｒ（＝０．６
６６６１×１０²〜７．９９９３２×１０²Ｐａ）、ＲＦ
電力は３００〜６００Ｗ、基板温度は３５０〜４５０
℃、水素ガス流量は５０〜１０００ｃｍ³／ｍｉｎ、ア
ンモニアガス流量は２０〜５００ｃｍ³／ｍｉｎ、処理
時間は５〜１８０秒、電極間距離は１５０〜１０００ｍ
ｉｌｓ（３．８１〜２５．４ｍｍ）の範囲で設定するこ
とができる。

【０１３４】続いて、アンモニアプラズマ処理工程１１
０の後、大気開放せず連続して、図３３に示すように、
埋め込み配線２３ａおよび絶縁膜１６ｄの表面上に、絶
縁膜１９ｂ（キャップ膜）をＣＶＤ法等によって堆積す
る。絶縁膜１９ｂは、例えば上記絶縁膜１９ａと同一厚
さの同一材料からなり、絶縁膜１９ａと同様の変形例が
ある。

【０１３５】このように本実施の形態では、キャップ膜
用の絶縁膜１９ｂの堆積に先立って水素プラズマ処理お
よびアンモニアプラズマ処理を基板１に対して順に施
す。

【０１３６】アンモニアプラズマでは、ＣＭＰで酸化さ
れた銅配線表面の酸化銅（ＣｕＯ、ＣｕＯ₂）を銅（Ｃ
ｕ）に還元する。また、セットフロー時の銅のシリサイ
ド化を防ぐ窒化銅（ＣｕＮ）層が埋め込み配線２３ａの
表面（ごく薄い領域）に形成される。配線間の絶縁膜１
６ｄ上面（ごく薄い領域）では、ＳｉＮ化またはＳｉＨ
化が進み、絶縁膜１６ｄ表面のダングリングボンドを補
償し、また、キャップ膜（窒化シリコン膜）と埋め込み
配線２３ａおよび絶縁膜１６ｄとの密着性が向上させｓ
ることができ、界面のリーク電流を低減することができ
る。このような効果により、ＴＤＤＢ寿命を向上させる
ことができる。

【０１３７】一方、水素プラズマでは、本発明者らによ
る特願平１１−２２６８７６号でも述べたように、アン
モニアプラズマ処理等に比べて有機系の除去能力が非常
に高いため、ＣＭＰでのスラリに含まれているＢＴＡ、
スラリ成分やＣＭＰ後洗浄の有機酸とプロセス中に生成
した残留有機物をほぼ完全に除去し、界面のリーク電流
を減少させることができる。その結果、ＴＤＤＢ寿命を
さらに向上させることができる。

【０１３８】したがって、この水素プラズマ処理とアン
モニアプラズマ処理とを順に行うことにより、銅を主成
分とする埋め込み配線２３ａ表面の還元および耐シリサ
イドバリア層の形成と、絶縁膜界面のクリーニングおよ
びＳｉＨ効果、ＳｉＮ効果を得ることができ、さらなる
信頼性の向上を実現できる。図３４は、実際に水素プラ
ズマ処理およびアンモニアプラズマ処理を組み合わせて
行った時のＴＤＤＢ特性を示している。ＣＭＰ条件およ
びＣＭＰ後洗浄条件は全て同じである。層間絶縁膜が、
例えばＴＥＯＳ（Tetraethoxysilane）ガスを用いたプ
ラズマＣＶＤ法で形成された酸化シリコン膜上に、プラ
ズマＣＶＤ法で形成された窒化シリコン膜を堆積するこ
とで構成されている場合において、水素プラズマとアン
モニアプラズマとを組み合わせて行ったサンプルでは、
アンモニアプラズマ処理単独の場合と比較して、ＴＤＤ
Ｂ寿命が約２桁向上することが判明した。

【０１３９】また、図３４には、層間絶縁膜が、本実施
の形態で説明したような誘電率の低い材料（例えば上記
ＳｉＬＫ）で構成されている場合のおおよその推定特性
を、ＳｉＬＫの絶縁耐圧が４．０〜５．０ＭＶ／ｃｍ程
度であること、有機ＳＯＧ（Spin On Glass）層間構造
のＴＤＤＢ特性評価の経験等から示した。アンモニアプ
ラズマ処理のみでは、例えば約０．１３〜０．１７ＭＶ
／ｃｍ、１０年の動作環境では不十分となる場合がある
のに対して、水素プラズマおよびアンモニアプラズマを
用いる本実施の形態の場合は、上記動作環境に対して充
分な信頼度を確保できる。

【０１４０】図３５は、上記のようにして第７層配線ま
でを形成したＣＭＩＳ−ＬＳＩの一例を示している。特
に限定されるものではないが、以下に各部の寸法を記
す。

【０１４１】第１層配線Ｍ１の膜厚および配線ピッチ
（隣接配線の中心から中心までの距離）は、例えば０．
４μｍ程度または０．２５μｍ程度である。また、第２
層配線Ｍ２から第５層配線Ｍ５までは、前記したＣｕ配
線の形成方法で製造する。第２層配線Ｍ２および第３層
配線Ｍ３の導電性バリア膜の厚さは、例えば０．０５μ
ｍ程度、主導体膜の厚さは、例えば０．３５μｍ程度、
配線幅および配線ピッチは、例えば０．５μｍ程度また
は０．２５μｍ程度である。第４層配線Ｍ４および第５
層配線Ｍ５の導電性バリア膜の厚さは、例えば０．０５
μｍ程度、主導体膜の厚さは、例えば０．９５μｍ程
度、配線幅および配線ピッチは、例えば１．０μｍ程度
または０．２５μｍ程度である。また、第６層配線Ｍ６
は、例えばタングステン膜、アルミニウム膜およびタン
グステン膜の３層構成とされている。また、第７層配線
Ｍ７は、例えばアルミニウム膜からなる。第７層配線Ｍ
７のパッドには、バンプ電極が形成されるか、またはボ
ンディングワイヤが接続されるが図示を省略している。
なお、第７層配線（Ｍ７）をアルミニウムとタングステ
ンとの積層膜で構成している理由の１つのとして、その
積層膜は、ダマシン配線構造を採用しない通常の半導体
集積回路装置の最上層に一般的に使用しており、バンプ
電極やボンディングワイヤとの接続上の信頼性を確保で
きることが経験的に実証されているからである。第１層
配線Ｍ１と第２層配線Ｍ２とを接続するスルーホールの
直径は、例えば０．４５μｍ程度または０．２５μｍ程
度である。第２層配線Ｍ２と第３層配線Ｍ３とを接続す
るスルーホールの直径は、例えば０．５μｍ程度または
０．２５μｍ程度である。第３層配線Ｍ３と第４層配線
Ｍ４とを接続するスルーホールの直径は、例えば０．５
μｍ程度または０．２５μｍ程度である。第４層配線Ｍ
４と第５層配線Ｍ５とを接続するスルーホールの直径
は、例えば１．０μｍ程度または０．２５μｍ程度であ
る。第５層配線Ｍ５と第６層配線Ｍ６とを接続するスル
ーホールの直径は、例えば０．５μｍ程度または０．２
５μｍ程度である。

【０１４２】次に、本実施の形態で用いたＣＭＰ装置の
一例について説明する。

【０１４３】図３６は、本実施の形態で用いたＣＭＰ装
置の全体構成の一例を示している。

【０１４４】このＣＭＰ装置２５は、上記導電性バリア
膜２１ａおよび主導体膜２２ａの研磨に用いる枚葉式の
ＣＭＰ装置であり、表面に主導体膜２２ａが形成された
基板１を複数枚収容するローダ２５ａ、主導体膜２２ａ
を研磨、平坦化する研磨処理部２５ｂ、導電性バリア膜
２１ａを研磨、平坦化する研磨処理部２５ｃ、研磨が終
了した基板１の表面に防蝕処理を施す防蝕処理部２５
ｄ、防蝕処理が終了した基板１を後洗浄するまでの間、
その表面が乾燥しないように維持しておく浸漬処理部２
５ｅ、防蝕処理が終了した基板１を後洗浄する後洗浄処
理部２５ｆおよび後洗浄が終了した基板１を複数枚収容
するアンローダ２５ｇを備えている。後洗浄処理部２５
ｆは、上記アルカリ洗浄を行う第１後洗浄処理部２５ｆ
１、上記還元処理を行う還元処理部２５ｆ２および上記
酸洗浄を行う第２後洗浄処理部２５ｆ２を有している。
この後洗浄処理部２５ｆは、ＣＭＰ装置２５から分離し
て独立した装置としても良い。

【０１４５】図３７に示すように、ＣＭＰ装置２５の研
磨処理部２５ｂ，２５ｃは、上部が開口された筐体２６
ａを有しており、この筐体２６ａに取り付けられた回転
軸２６ｂの上端部には、モータ２６ｃによって回転駆動
される研磨盤（プラテン）２６ｄが取り付けられてい
る。この研磨盤２６ｄの表面には、多数の気孔を有する
合成樹脂を均一に貼り付けて形成した研磨パッド２６ｅ
が取り付けられている。

【０１４６】また、この研磨処理部２５ｂ，２５ｃは、
基板１を保持するためのウエハキャリア２６ｆを備えて
いる。ウエハキャリア２６ｆを取り付けた駆動軸２６ｇ
は、ウエハキャリア２６ｆと一体となってモータ（図示
せず）により回転駆動され、かつ研磨盤２６ｄの上方で
上下動されるようになっている。

【０１４７】基板１は、ウエハキャリア２６ｆに設けら
れた真空吸着機構（図示せず）により、その主面すなわ
ち被研磨面を下向きとしてウエハキャリア２６ｆに保持
される。ウエハキャリア２６ｆの下端部には、基板１が
収容される凹部２６ｆ１が形成されており、この凹部２
６ｆ１内に基板１を収容すると、その被研磨面がウエハ
キャリア２６の下端面とほぼ同一か僅かに突出した状態
となる。

【０１４８】研磨盤２６ｄの上方には、研磨パッド２６
ｅの表面と基板１の被研磨面との間に研磨スラリＳを供
給するためのスラリ供給管２６ｈが設けられており、そ
の下端から供給される研磨スラリＳによって基板１の被
研磨面が化学的および機械的に研磨される。研磨スラリ
Ｓとしては、例えばアルミナなどの砥粒と過酸化水素水
または硝酸第二鉄水溶液などの酸化剤とを主成分とし、
これらを水に分散または溶解させたものが使用される。

【０１４９】また、この研磨処理部２５ｂ、２５ｃは、
研磨パッド２６ｅの表面を整形（ドレッシング）するた
めの工具であるドレッサ２６ｉを備えている。このドレ
ッサ２６ｉは、研磨盤２６ｄの上方で上下動する駆動軸
２６ｊの下端部に取り付けられ、モータ（図示せず）に
より回転駆動されるようになっている。

【０１５０】研磨が終了した基板１は、防蝕処理部２５
ｄにおいて、その表面に防蝕処理が施される。防蝕処理
部２５ｄは、上記した研磨処理部２５ｂ，２５ｃの構成
と類似した構成になっており、ここでは、まず研磨盤
（プラテン）の表面に取り付けた研磨パッドに基板１の
主面が押し付けられて研磨スラリが機械的に除去された
後、例えばベンゾトリアゾール（ＢＴＡ）などの防蝕剤
を含んだ薬液が基板１の主面に供給されることによっ
て、基板１の主面に形成された銅配線の表面部分に疎水
性保護膜が形成される。

【０１５１】防蝕処理が終了した基板１は、その表面の
乾燥を防ぐために、浸漬処理部２５ｅに一時的に保管さ
れる。浸漬処理部２５ｅは、防蝕処理が終了した基板１
を後洗浄するまでの間、その表面が乾燥しないように維
持するためのもので、例えば純水をオーバーフローさせ
た浸漬槽（ストッカ）の中に所定枚数の基板１を浸漬さ
せて保管する構造になっている。このとき、埋め込み配
線２３ａの電気化学的腐蝕反応が実質的に進行しない程
度の低温に冷却した純水を浸漬槽に供給することによ
り、埋め込み配線２３ａの腐蝕をより一層確実に防止す
ることができる。基板１の乾燥防止は、例えば純水シャ
ワーの供給など、少なくとも基板１の表面を湿潤状態に
保持することのできる方法であれば、上記した浸漬槽中
での保管以外の方法で行っても良い。

【０１５２】図３８は、上記第１，第２後洗浄処理部２
５ｆ１，２５ｆ３の一例であるスクラブ洗浄装置２７を
示している。このスクラブ洗浄装置２７は、モータ２７
ａによって回転駆動されるステージ２７ｂを備えてお
り、このステージ２７ｂに保持された基板１が水平面内
で所望の速度で回転するようになっている。また、ステ
ージ２７ｂ上で回転する基板１の上下面には、円筒形の
ブラシ２７ｃが押し付けられるようになっている。これ
らのブラシ２７ｃは、回転駆動機構により、基板１の主
面に対して垂直な面内で所望の速度で回転するようにな
っている。また、ブラシ２７ｃには、上記洗浄液が配管
等を通じて供給されるようになっている。ブラシ２７ｃ
に供給された洗浄液は、例えばポリビニルアルコール
（ＰＶＡ）等のような合成樹脂の多孔質体で構成された
ブラシ２７ｃの内部から表面（基板１との接触面）に少
しずつ滲み出し、ブラシ２７ｃと接触した基板１の表面
を濡らすようになっている。

【０１５３】基板１に付着したスラリ等を除去するに
は、基板１の上下面にブラシ２７ｃを押し付け、基板１
を水平面内に回転させながら、ブラシ２７ｃを基板１の
主面に対して垂直な面内で回転させる。この時、両ブラ
シ２７ｃは、その表面に設けられた後述する多数の突起
の先端が僅かに（例えば１ｍｍ程度）凹むような圧力で
基板１に押し付けられる。基板１の回転速度は、例えば
２０ｒｐｍ程度とし、ブラシ２７ｃの回転速度は、例え
ば１２０ｒｐｍ程度とする。このようにして、所定の時
間、基板１の両面をブラシ２７ｃでスクラブ洗浄するこ
とにより、その表面に付着したスラリ等を除去すること
ができる。

【０１５４】図３９は、上記ブラシ２７ｃの拡大斜視図
である。図示のように、このブラシ２７ｃの表面、すな
わち、基板１との接触面には、微小な円筒形の突起２７
ｃ１が所定の間隔をおいて多数設けられている。このブ
ラシ２７ｃは、例えばＰＶＡのような合成樹脂の多孔質
体で構成されている。本実施の形態では、ブラシ２７ｃ
の中心部から両端部に向かって突起２７ｃ１の数が次第
に多くなっている。すなわち、突起２７ｃ１は、ブラシ
２７ｃの中心部でその数が最も少なく、両端部でその数
が最も多くなるように配置されている。

【０１５５】このようなブラシ２７ｃを使用した場合、
ブラシ２７ｃの中心部と接触する基板１の中心部は、ブ
ラシ２７ｃの端部と接触する基板１の周辺部に比べてブ
ラシ２７ｃとの接触時間は長くなる。しかしその反面、
基板１に接触する突起２７ｃ１は、ブラシ２７ｃの中心
部でその数が最も少なく、両端部でその数が最も多いた
め、ブラシ２７ｃと基板１との接触面積は、基板１の中
心部よりも周辺部の方が大きくなる。これにより、ブラ
シ２７ｃと、基板１とが接触する時間×面積の値は、基
板１の全面でほぼ均等とすることができる。このため、
埋め込み配線２３ａの表面の削れ量（エッチング量）
を、基板１の全面でほぼ均等とすることができた。

【０１５６】本発明者らの実験によれば、次のような条
件で突起２７ｃ１の数を最適化することにより、埋め込
み配線２３ａの表面の削れ量は、基板１の全面でほぼ均
等となった。なお、ここで、使用した基板１の直径は、
例えば１２５ｍｍ程度、基板１の回転数は、例えば２２
ｒｐｍ程度、ブラシ２７ｃの直径は、例えば５５ｍｍ程
度である。ブラシ２７ｃは、基板１との接触面が１ｍｍ
凹む圧力で基板１に押し当てた。

【０１５７】基板の中心から最外周までを１０等分し、
それぞれの領域に接触する突起の数をブラシの中心から
端部に沿って次第に増加させたところ、ブラシの回転数
が１２０ｒｐｍの場合、突起の最適数は、基板の中心側
から１，１，２，３，３，４，５，６，７，８（個）で
あった。また、ブラシの回転数が３０ｒｐｍの場合、突
起の最適数は、基板の中心から３，３，８，８，８，
８，８，８，８，８（個）であった。

【０１５８】ブラシ２７ｃと基板１とが接触する時間×
面積を基板１の全面でほぼ均等にする他の手段として
は、例えばブラシ２７ｃの中心部から両端部に向かうに
従って突起２７ｃ１の直径を次第に大きくする（または
ブラシ２７ｃの両端部から中心部に向かうに従って突起
２７ｃ１の直径を次第に小さくする）等、ブラシ２７ｃ
と基板１との接触面積が基板１の中心部に近づくほど小
さくなり、基板１の周辺部に近づくほど大きくなるよう
に、突起２７ｃ１の大きさ、形状、個数などを変更する
種々の手段を採用することができる。

【０１５９】また、ブラシ２７ｃと基板１との接触面積
を基板１の周辺部から中心部に向かうに従って小さくす
る上記手段に代えて、基板１の表面に押し付けるブラシ
２７ｃの圧力を基板１の周辺部から中心部に向かうに従
って小さく（または中心部から周辺部に向かうに従って
大きく）しても良い。この場合は、ブラシ２７ｃと基板
１との接触面積との接触面積が基板１の全面でほぼ同じ
であっても、前記と同様の効果が得られる。

【０１６０】基板１の表面に押し付けるブラシ２７ｃの
圧力を基板１の周辺部から中心部に向かうに従って小さ
くするには、例えばブラシ２７ｃの両端部から中心部に
向かうに従って突起２７ｃ１の高さを低くしたり、ブラ
シ２７ｃの直径を小さくしたりすれば良い。

【０１６１】また基板回転数／ブラシ回転数の比（以
下、Ｗ／Ｂ比という）を最適化することにより、ブラシ
２７ｃの中心部と両端部とで突起の２７ｃ１の数を変え
なくても基板１の面内の均一性を実現できる。本発明者
らの実験結果によれば、上記ロール型洗浄装置では、Ｗ
／Ｂ比＝１．２以上、ディスク型洗浄装置では、Ｗ／Ｂ
比＝２．０以上がＣＭＰ後洗浄において有効な洗浄条件
とされた。

【０１６２】なお、以上のようなＣＭＰ後洗浄に際して
基板１面内の削れ量を均一化する技術については、本発
明者らによる特願２０００−１７６７６９号に記載され
ている。

【０１６３】上記後洗浄処理では、ロール型洗浄方式に
ついて説明したが、これに限定されるものではなく種々
変更可能であり、例えばアルカリ洗浄に際してディスク
型洗浄方式を採用することもできる。また、酸洗浄に際
してディスク型洗浄方式やペン型洗浄方式を採用するこ
ともできる。図４０はディスク型洗浄方式の一例を示し
ている。図４０（ａ）は平面図、（ｂ）はその断面図で
ある。基板１の上下面に平面円形状のディスクブラシ２
８を配置した状態で、基板１およびディスクブラシ２８
を水平面内に回転させながら基板１の表面を洗浄する。
また、図４１はペン型洗浄方式の一例を示している。図
４１（ａ）は平面図、（ｂ）はその断面図を示してい
る。基板１の主面（埋め込み配線形成面）上にペンブラ
シ２９を配置した状態で基板１を水平面内に回転させな
がらペンブラシ２９を回転および揺動させて基板１の主
面や端面を洗浄する。ペンブラシ２９は前段の洗浄処理
（例えばロール型洗浄やディスク型洗浄）で除去しきれ
なかったものを除去するのに適している。ディスクブラ
シ２８およびペンブラシ２９のブラシ材質等は、上記し
たのと同じである。

【０１６４】上記後洗浄処理が終了した基板１は、純水
リンスおよびスピンドライの後、乾燥した状態でアンロ
ーダ２５ｇ（図３６参照）に収容され、複数枚単位で一
括して次工程へ搬送される。

【０１６５】なお、防蝕処理が終了した基板１の表面乾
燥を防ぐための浸漬処理部（基板保管部）２５ｅを遮光
構造にし、保管中の基板１の表面に照明光などが照射さ
れないようにすることができる。これにより、光起電力
効果による短絡電流の発生を防ぐようにできる。浸漬処
理部２５ｅを遮光構造にするには、具体的には浸漬槽
（ストッカ）の周囲を遮光シートなどで被覆することに
よって、浸漬槽（ストッカ）の内部の照度を少なくとも
５００ルクス以下、好ましくは３００ルクス以下、さら
に好ましくは１００ルクス以下にする。

【０１６６】また、研磨処理の直後、すなわちその表面
に残った研磨スラリ中の酸化剤による電気化学的腐蝕反
応が開始される前に直ちに乾燥処理部に搬送され、研磨
スラリ中の水分が強制乾燥によって除去されてもよい。
この場合、研磨処理部２５ｂ、２５ｃにおいて研磨処理
に付された基板１は、研磨処理の直後、すなわちその表
面に残った研磨スラリ中の酸化剤による電気化学的腐蝕
反応が開始される前に直ちに乾燥処理部に搬送され、研
磨スラリ中の水分が強制乾燥によって除去される。その
後、基板１は、乾燥状態が維持されたまま後洗浄処理部
２５ｆに搬送され、後洗浄処理に付された後、純水リン
スおよびスピンドライを経てアンローダ２５ｇに収容さ
れる。この場合、研磨処理の直後から後洗浄が開始され
るまでの間、基板１の表面が乾燥状態に保たれるため
に、電気化学的腐蝕反応の開始が抑制され、これによ
り、Ｃｕ配線の腐蝕を有効に防止することが可能とな
る。

【０１６７】次に、上記後処理からキャップ膜の形成処
理で用いたプラズマ処理装置の一例を説明する。

【０１６８】図４２は、プラズマ処理装置３０の一例を
示した断面図（ａ）および平面図（ｂ）である。なお、
このプラズマ処理については、本願発明者などによる特
願平１１−２２６８７６号に記載されている。

【０１６９】このプラズマ処理装置３０としては、例え
ばＡＭＡＴ社製Ｐ５０００を使用している。プラズマ処
理装置３０には、ロードロック室３０ａに２つの処理室
３０ｂ１，３０ｂ２とカセットインタフェイス３０ｃが
取り付けられている。ロードロック室３０ａ内には基板
１を搬送するロボット３０ｄを有する。ロードロック室
３０ａと処理室３０ｂ１，３０ｂ２との間には、処理中
にもロードロック室３０ａ内の高真空状態が保てるよう
にゲートバルブ３０ｅを有する。

【０１７０】処理室３０ｂ１，３０ｂ２内には基板１を
保持するサセプタ３０ｆ、ガス流を整えるバッフル板３
０ｇ、サセプタ３０ｆを支持する支持部材３０ｈ、サセ
プタ３０ｆに対向して配置されるメッシュ状の電極３０
ｉ、バッフル板３０ｇにほぼ対向して配置された絶縁板
３０ｊを有する。絶縁板３０ｊはサセプタ３０ｆと電極
３０ｉの間以外の不必要な領域での寄生放電を抑制する
作用がある。サセプタ３０ｆの裏面側には反射ユニット
３０ｋ内に設置されたランプ３０ｍが配置され、ランプ
３０ｍを発した赤外線３０ｎが石英窓３ｐを通過してサ
セプタ３０ｆおよび基板１に照射される。これにより基
板１が加熱される。なお、基板１はサセプタ３０ｆ上に
フェイスアップ（主面、すなわち、埋め込み配線形成面
を上にした状態）で設置される。

【０１７１】処理室３０ｂ１，３０ｂ２はその内部を高
真空に排気することが可能であり、処理ガスおよび高周
波電力がガスポート３０ｑから供給される。処理ガスは
メッシュ状の電極３０ｉを通過して基板１の近傍に供給
される。処理ガスは真空マニホールド３０ｒから排出さ
れ、処理ガスの供給流量および排気速度を制御すること
により圧力が制御される。高周波電力は電極３０ｉに印
加され、サセプタ３０ｆと電極３０ｉとの間でプラズマ
を生成する。高周波電力はたとえば１３．５６ＭＨｚの
周波数を用いる。

【０１７２】処理室３０ｂ１では、例えば上記水素プラ
ズマ処理およびアンモニアプラズマ処理が行われる。た
だし、この水素プラズマ処理とアンモニアプラズマ処理
とを別々のプラズマ処理室で行っても良い。また、処理
室３０ｂ２では、上記キャップ膜（窒化シリコン膜）の
堆積が行われる。処理室３０ｂ１と処理室３０ｂ２とは
ロードロック室３０ａを介して機械的に接続されている
ため、上記水素プラズマ処理およびアンモニアプラズマ
処理の後に真空破壊することなく基板１を処理室３０ｂ
２に搬送することができ、上記プラズマ処理（後処理）
とキャップ膜の形成とを連続的に行うことができる。

【０１７３】プラズマ処理（後処理）に際しては、例え
ば次のようにする。カセットインタフェイス３０ｃから
基板１がロボット３０ｄによりロードロック室３０ａに
搬入される。ロードロック室３０ａを十分な減圧状態に
なるまで真空排気し、ロボット３０ｄを用いて処理室３
０ｂ１に基板１を搬送する。処理室３０ｂ１のゲートバ
ルブ３０ｅを閉じ、処理室３０ｂ１内が十分な真空度に
なるまで排気した後、処理室３０ｂ１に水素ガスまたは
アンモニアガスを導入し、圧力調整を行って所定の圧力
に維持する。その後、高周波電源から電極３０ｉに電界
を印加し、上記のように基板１の表面をプラズマ処理す
る。所定時間の経過後高周波電界を停止し、プラズマを
停止する。その後、処理室３０ｂ１内を真空排気し、ゲ
ートバルブ３０ｅを開いてロボット３０ｄにより基板１
をロードロック室３０ａに搬出する。なお、ロードロッ
ク室３０ａは高真空状態に維持されているため、基板１
の表面が大気雰囲気に曝されることがない。

【０１７４】続いて、キャップ膜の形成に際しては、例
えば次のようにする。まず、ロボット３０ｄを用いて基
板１を処理室３０ｂ２に搬送する。処理室３０ｂ２のゲ
ートバルブ３０ｅを閉じ、処理室３０ｂ２内が十分な真
空度になるまで排気した後、処理室３０ｂ２にシラン
（ＳｉＨ４ ）、アンモニア、窒素の混合ガスを導入
し、圧力調整を行って所定の圧力に維持する。その後、
高周波電源から電極３０ｉに電界を印加してプラズマを
発生し、上記キャップ膜用の絶縁膜１９ｂ（図３３参
照）を堆積する。所定時間の経過後高周波電界を停止し
プラズマを停止する。その後、処理室３０ｂ２内を真空
排気し、ゲートバルブ３０ｅを開いてロボット３０ｓに
より基板１をロードロック室３０ａに搬出する。さら
に、ロボット３０ｄを用いてカセットインタフェイス３
０ｃに基板１を排出する。

【０１７５】（実施の形態２）本実施の形態において
は、上記ＣＭＰ後洗浄処理の変形例を説明する。

【０１７６】図４３は、そのフロー図を示している。こ
こでは、ＣＭＰ処理後（工程１０４）、上記還元処理を
行い（工程１０６）、その後、アルカリ洗浄（工程１０
５）、酸洗浄（工程１０７）の順で後洗浄処理を行う場
合を例示している。それ以外は、前記実施の形態１と同
じである。この場合も前記実施の形態１で説明したＣＭ
Ｐ後洗浄処理と同様の効果が得られる。この場合、ＣＭ
Ｐ装置に還元処理部を設けるようにしても良い。

【０１７７】また、図４４は、他の例のフロー図を示し
ている。ここでは、アルカリ洗浄を行わず、酸洗浄のみ
を行う場合に本発明を適用した場合を例示している。そ
れ以外は、前記実施の形態１と同じである。酸洗浄のみ
を行っただけでもＴＤＤＢ特性が改善する。これは、ダ
メージ層の除去により界面の特性を向上できたためと思
われる。この場合も、ＣＭＰ装置に還元処理部を設ける
ようにしても良い。

【０１７８】（実施の形態３）本実施の形態において
は、上記後処理の変形例を説明する。

【０１７９】図４３は、そのフロー図の一部を示してい
る。ここでは、アンモニアプラズマ処理後に水素プラズ
マ処理を真空状態を維持したまま連続して行う場合が例
示されている。それ以外は、前記実施の形態１，２と同
じである。また、図４４は、後処理に際してアンモニア
プラズマ処理のみを行う場合が例示されている。それ以
外は、前記実施の形態１，２と同じである。これらの場
合、配線抵抗は前記実施の形態１，２の場合よりも低下
したものの、ＴＤＤＢ寿命を向上させることができた。

【０１８０】（実施の形態４）本実施の形態において
は、上記後処理の変形例を説明する。

【０１８１】図４７は、そのフロー図の一部を示してい
る。ここでは、乾燥処理（工程１０８）の後、水素プラ
ズマ処理（工程１０９）の前に、水素アニール処理（工
程２００）を行う場合が例示されている。すなわち、乾
燥処理（工程１０８）、水素アニール処理（工程２０
０）、水素プラズマ処理（工程１０９）、アンモニアプ
ラズマ処理（工程１１０）、キャップ膜形成処理（工程
１１１）の順に処理を行う場合が例示されている。

【０１８２】また、図４８には、図４７の後処理の順序
を変えた場合が例示されている。すなわち、水素アニー
ル（工程２００）、アンモニアプラズマ（工程１１
０）、水素プラズマ（工程１０９）を順に行う場合が例
示されている。

【０１８３】さらに、図４９には、水素アニール（工程
２００）後、後処理としてアンモニアプラズマ（工程１
１０）のみを行う場合が例示されている。すなわち、水
素アニール（工程２００）、アンモニアプラズマ（工程
１１０）、キャップ膜形成処理（工程１１１）を順に行
う場合が例示されている。

【０１８４】いずれにおいても水素アニールの条件とし
ては、処理温度は、例えば２００〜４７５℃、好ましく
は３００℃程度、処理時間は、例えば０．５〜５分、好
ましくは２分程度とした。

【０１８５】この方法は、特に埋め込み配線用の銅から
なる主導体膜をメッキ法で形成する場合に適している。
また、後洗浄処理中またはその直前の還元処理に際して
水素アニールを行わない場合に適している。このように
水素アニール処理（工程２００）を施すことにより、メ
ッキ法によって形成された銅を再結晶化させることがで
きるので、配線抵抗を下げることが可能となる。また、
この水素アニール処理を行わずにキャップ膜（絶縁膜１
９ｂ）を堆積すると、熱応力によってキャップ膜の剥離
が生じる場合があるが、水素アニール処理を施すことに
より、それを抑制または防止することができる。

【０１８６】なお、前記実施の形態３の後処理に際して
水素プラズマおよびアンモニアプラズマ処理を行う手段
および本実施の形態４の手段は、図５０や図５１に示す
ようにＣＭＰ後洗浄処理中またはその直前に還元処理を
行わない場合と組み合わせても各手段の効果を得ること
ができる。図５０は、ＣＭＰ後洗浄に際してアルカリ洗
浄（工程１０５）および酸洗浄（工程１０７）を順に行
う場合、図５１は、ＣＭＰ後洗浄に際して酸洗浄（工程
１０７）のみを行う場合が、それぞれ例示されている。

【０１８７】（実施の形態５）本実施の形態の半導体集
積回路装置の製造方法を図５２〜図６１によって説明す
る。

【０１８８】図５２は、銅を主成分とする埋め込み配線
の形成に用いるＣＭＰ装置の全体構成の一例を示す概略
図である。

【０１８９】図示のように、ＣＭＰ装置３１は、研磨処
理部３１ａとその後段に設けられた後洗浄部３１ｂとを
有している。研磨処理部３１ａには、基板１の研磨処理
を行う２台の定盤（第１定盤３１ｃ１、第２定盤３１ｃ
２）、研磨処理が終わった基板１を予備洗浄し、その表
面に防食処理を施すクリーン・ステーション３１ｄ、基
板１をローダ３１ｅ、第１定盤３１ｃ１、第２定盤３１
ｃ２、クリーン・ステーション３１ｄ、アンローダ３１
ｆ間に移動させる回転アーム３１ｇなどが設置されてい
る。

【０１９０】研磨処理部３１ａの後段には予備洗浄が終
わった基板１の表面をスクラブ洗浄する後洗浄部３１ｂ
が設けられている。後洗浄部３１ｂには、ローダ３１
ｈ、第１洗浄部３１ｉ１、第２洗浄部３１ｉ２、スピン
ドライヤ３１ｊ、アンローダ３１ｋなどが設置されてい
る。また、後洗浄部３１ｂは、洗浄中の基板１の表面に
光が照射するのを防ぐために、全体が遮光壁３１ｍで囲
まれ、内部が１８０ルックス、好ましくは１００ルック
ス以下の暗室状態となっている。これは、表面に研磨液
が付着した基板１に湿潤状態で光が照射されると、シリ
コンの光起電力によってｐｎ接合に短絡電流が流れ、ｐ
ｎ接合のｐ側（＋側）に接続されたＣｕ配線の表面から
Ｃｕイオンが解離して配線腐食を引き起こすからであ
る。

【０１９１】図５３に示すように、第１定盤３１ｃ１
は、その下部に設けられた駆動機構３１ｎによって水平
面内で回転駆動する。また、第１定盤３１ｃ１の上面に
は多数の気孔を有するポリウレタンなどの合成樹脂を均
一に貼り付けて形成した研磨パッド３１ｐが取り付けら
れている。第１定盤３１ｃ１の上方には、駆動機構３１
ｑによって上下動および水平面内で回転駆動するウエハ
キャリア３１ｒが設置されている。基板１は、このウエ
ハキャリア３１ｒの下端部に設けられたウエハチャック
３１ｓおよびリテーナリング３１ｔによって、その主面
（被研磨面）を下向きにして保持され、所定の荷重で研
磨パッド３１ｐに押し付けられる。研磨パッド３１ｐの
表面と基板１の被研磨面との間にはスラリ供給管３１ｕ
を通じてスラリ（研磨液）Ｓが供給され、基板１の被研
磨面が化学的および機械的に研磨される。また、第１定
盤３１ｃ１の上方には、駆動機構３１ｖによって上下動
および水平面内で回転駆動するドレッサ３１ｗが設置さ
れている。ドレッサ３１ｗの下端部にはダイヤモンド粒
子を電着した基材が取り付けられており、研磨パッド３
１ｐの表面は、研磨砥粒による目詰まりを防ぐために、
この基材によって定期的に切削される。なお、第２定盤
３１ｃ２は、２本のスラリ供給管３１ｕ、３１ｕが設け
られている点を除き、第１定盤３１ｃ１とほぼ同様の構
成になっている。

【０１９２】上記ＣＭＰ装置３１を使って銅を主成分と
する埋め込み配線を形成するには、ローダ３１ｅに収容
された基板１を回転アーム３１ｇを使って研磨処理部３
１ａに搬入する。この基板１は、前記図２３〜図２５で
説明したのと同じ工程を経たものである。そして、ま
ず、図５４に示すように、基板１を第１定盤３１ｃ１の
上において、砥粒を含まないスラリを使用した化学機械
研磨（砥粒フリー化学機械研磨）（第１ステップのＣＭ
Ｐ）を行い、前記配線溝２０ａの外部の銅からなる主導
体膜２２ａを図５５に示すように除去する。

【０１９３】ここで砥粒フリー化学機械研磨とは、アル
ミナ、シリカなどの粉末からなる砥粒の含有量が０．５
％重量以下の研磨液（スラリ）を使用した化学機械研磨
を意味し、研磨液としては、特に砥粒の含有量が０．１
重量％以下のものが好ましく、０．０５重量％以下ある
いは０．０１重量％以下のものはさらに好ましい。

【０１９４】また、研磨液としては、銅の腐食域に属す
るようにそのｐＨが調整されたものが使用され、さらに
導電性バリア膜２１ａに対する主導体膜２２ａの研磨選
択比が少なくとも５以上となるようにその組成が調整さ
れたものが使用される。このような研磨液として、酸化
剤と有機酸とを含んだスラリを例示することができる。
酸化剤としては、過酸化水素、水酸化アンモニウム、硝
酸アンモニウム、塩化アンモニウムなどを例示すること
ができ、有機酸としては、クエン酸、マロン酸、フマル
酸、リンゴ酸、アジピン酸、安息香酸、フタル酸、酒石
酸、乳酸、コハク酸、シュウ酸などを例示することがで
きる。これらのうち、過酸化水素は金属成分を含まず、
かつ強酸ではないため、研磨液に用いて好適な酸化剤で
ある。また、クエン酸は食品添加物としても一般に使用
されており、毒性が低く、廃液としての害も低く、臭い
もなく、水への溶解度も高いため、研磨液に用いて好適
な有機酸である。本実施の形態では、例えば純水に５体
積％の過酸化水素と０．０３重量％のクエン酸とを加
え、砥粒の含有量を０．０１重量％未満にした研磨液を
使用する。

【０１９５】上記研磨液で化学機械研磨を行うと、まず
銅表面が酸化剤によって酸化され、表面に薄い酸化層が
形成される。次に酸化物を水溶性化する物質が供給され
ると上記酸化層が水溶液となって溶出し、上記酸化層の
厚さか減る。酸化層が薄くなった部分は再度酸化性物質
に晒されて酸化層の厚さが増し、この反応を繰り返して
化学機械研磨が進行する。なお、このような砥粒フリー
の研磨液を使用した化学機械研磨については、本願発明
者などによる日本特願平９−２９９９３７号および特願
平１０−３１７２３３号に詳しく記載されている。

【０１９６】研磨の条件は、一例として荷重＝２５０ｇ
/cm²、ウエハキャリア回転数＝３０rpm 、定盤回転数＝
２５rpm 、スラリ流量＝１５０cc/minとし、研磨パッド
は、米国ロデール(Rodel) 社の硬質パッド（ＩＣ１４０
０）を使用する。研磨の終点は、主導体膜２２ａが除去
されて下地の導電性バリア膜２１ａが露出した時点と
し、終点の検出は、研磨対象が主導体膜２２ａから導電
性バリア膜２１ａになったときに変化する定盤またはウ
エハキャリアの回転トルク信号強度を検出することによ
って行う。また、研磨パッドの一部に穴を開け、基板１
表面からの光反射スペクトル変化に基づいて終点を検出
したり、スラリの光学的スペクトル変化に基づいて終点
を検出したりしても良い。

【０１９７】図５５に示すように、上記の砥粒フリー化
学機械研磨を行うことにより、配線溝２０ａの外部の主
導体膜２２ａは殆ど除去されて下層の導電性バリア膜２
１ａが露出するが、図５６（ａ），（ｂ）に拡大して示
すように、下地段差に起因して生じた導電性バリア膜２
１ａの窪み（矢印で示す）などには、この研磨では除去
しきれなかった主導体膜２２ａが残存する。

【０１９８】次に、配線溝２０ａの外部の導電性バリア
膜２１ａとその上面に局所的に残った主導体膜２２ａと
を除去するために、基板１を、上記図５２〜図５４に示
した第１定盤３１ｃ１から第２定盤３１ｃ２に移し、砥
粒を含む研磨液（スラリ）を使用した化学機械研磨（有
砥粒化学機械研磨）（第２ステップのＣＭＰ）を行う。
ここで有砥粒化学機械研磨とは、アルミナ、シリカなど
の粉末からなる砥粒の含有量が０．５重量％よりも多い
の研磨液を使用した化学機械研磨を意味する。本実施の
形態では、研磨液として純水に５体積％の過酸化水素、
０．０３重量％のクエン酸および０．５重量％の砥粒を
混合したものを使用するが、これに限定されるものでは
ない。この研磨液は、前記のスラリ供給管３１ｕを通じ
て第２定盤３１ｃ２の研磨パッド３１ｐに供給される。

【０１９９】また、この有砥粒化学機械研磨において
は、導電性バリア膜２１ａの上面に局所的に残った主導
体膜２２ａの除去に引き続いて、配線溝２０ａの外部の
導電性バリア膜２１ａを除去する。そこで、導電性バリ
ア膜２１ａに対する主導体膜２２ａの研磨選択比が前記
砥粒フリー化学機械研磨のそれよりも低い条件、例えば
選択比３以下の条件で研磨を行い、配線溝２０ａの内部
の主導体膜２２ａの表面が研磨されるのを抑制する。

【０２００】研磨の条件は、一例として荷重＝１２０ｇ
/cm²、ウエハキャリア回転数＝３０rpm 、定盤回転数＝
２５rpm 、スラリ流量＝１５０cc/minとし、研磨パッド
は、ロデール社のＩＣ１４００を使用する。研磨量は導
電性バリア膜２１ａの膜厚相当分とし、研磨の終点は、
導電性バリア膜２１ａの膜厚および研磨速度から算出し
た時間によって制御する。

【０２０１】図５７に示すように、上記の有砥粒化学機
械研磨を行うことにより、配線溝２０ａの外部の導電性
バリア膜２１ａは殆ど除去されて下層の絶縁膜１６ｄが
露出するが、図５８（ａ）、（ｂ）に拡大して示すよう
に、下地段差に起因して生じた絶縁膜１６ｄの窪み（矢
印で示す）などには、上記の研磨で除去しきれなかった
導電性バリア膜２１ａが残存する。

【０２０２】次に、配線溝２０ａの内部の主導体膜２２
ａの研磨を可能な限り抑制しつつ、配線溝２０ａの外部
の絶縁膜１６ｄ上に局所的に残った導電性バリア膜２１
ａを除去するための選択的化学機械研磨（第３ステップ
のＣＭＰ）を行う。この選択的化学機械研磨は、主導体
膜２２ａに対する導電性バリア膜２１ａの研磨選択比が
少なくとも５以上となる条件で行う。また、この化学機
械研磨は、主導体膜２２ａの研磨速度に対する絶縁膜１
６ｄの研磨速度の比が１よりも大きくなる条件で行う。

【０２０３】上記選択的化学機械研磨を行うには、一般
に前記有砥粒化学機械研磨で使用したような０．５重量
％よりも多いの砥粒を含有する研磨液に防食剤を添加し
たものを使用する。防食剤とは、主導体膜２２ａの表面
に耐食性の保護膜を形成することによって研磨の進行を
阻止または抑制する薬剤をいい、ベンゾトリアゾール
（ＢＴＡ）、ＢＴＡカルボン酸などのＢＴＡ誘導体、ド
デシルメルカプタン、トリアゾール、トリルトリアゾー
ルなどが使用されるが、特にＢＴＡを使用した場合に安
定な保護膜を形成することができる。

【０２０４】防食剤としてＢＴＡを使用する場合、その
濃度はスラリの種類にもよるが、通常は０．００１〜１
重量％、より好ましくは０．０１〜１重量％、さらに好
ましくは０．１〜１重量％（３段階）の添加で十分な効
果が得られる。本実施の形態では、研磨液として前記第
２ステップの有砥粒化学機械研磨で使用した研磨液に防
食剤として０．１重量％のＢＴＡを混合したものを使用
するが、これに限定されるものではない。また、防食剤
の添加による研磨速度の低下を避けるために、ポリアク
リル酸、ポリメタクリル酸、これらのアンモニウム塩ま
たはエチレンジアミン四酢酸（ＥＤＴＡ）などを必要に
応じて添加してもよい。なお、このような防食剤を含む
スラリを使用した化学機械研磨については、本願発明者
などによる特願平１０−２０９８５７号、特願平９−２
９９９３７号および特願平１０−３１７２３３号に詳し
く記載されている。

【０２０５】この選択的化学機械研磨（第３ステップの
ＣＭＰ）は、前記の有砥粒化学機械研磨（第２ステップ
のＣＭＰ）が終了した後、引き続いて図５２〜図５４に
示したＣＭＰ装置の第２定盤３１ｃ２の上で行われる。
防食剤を添加した研磨液は、前記のスラリ供給管３１ｕ
を通じて研磨パッド３１ｐの表面に供給される。研磨の
条件は、一例として荷重＝１２０ｇ/cm²、ウエハキャリ
ア回転数＝３０rpm 、定盤回転数＝２５rpm 、スラリ流
量＝１９０cc/minとする。

【０２０６】図５９および図６０（ａ）、（ｂ）に示す
ように、上記の選択的化学機械研磨を行うことにより、
配線溝２０ａの外部の導電性バリア膜２１ａがすべて除
去され、配線溝２０ａの内部に埋め込み配線２３ａが形
成される。

【０２０７】埋め込み配線２３ａの形成が完了した上記
基板１の表面には、砥粒などのパーティクルやＣｕ酸化
物などの金属粒子を含んだスラリ残渣が付着している。
そこで、このスラリ残渣を除去するために、まず、前記
図５２に示すクリーン・ステーション３１ｄにおいてＢ
ＴＡを含む純水で基板１を洗浄する。このとき、洗浄液
に８００ｋＨｚ以上の高周波振動を加えて基板１の表面
からスラリ残渣を遊離させるメガソニック洗浄を併用し
てもよい。次に、表面の乾燥を防ぐために基板１を湿潤
状態に保持した状態で研磨処理部３１ａから後洗浄部３
１ｂに搬送し、第１洗浄部３１ｉ１において０．１重量
％のＮＨ４ ＯＨを含む洗浄液を用いたスクラブ洗浄を
行い、続いて第２洗浄部３１ｉ２において純水を用いた
スクラブ洗浄を行う。前記のように、後洗浄部３１ｂ
は、洗浄中の基板１の表面に光が照射することに起因し
て埋め込み配線２３ａに腐食が発生するのを防ぐため、
全体が遮光壁３１ｍで覆われている。

【０２０８】上記スクラブ洗浄（後洗浄）が完了した基
板１は、スピンドライヤ３１ｊで乾燥された後、次工程
へ搬送される。その後の工程は前記実施の形態１と同様
である。図６１は、上述した埋め込み配線２３ａの形成
プロセスの一部を示すフロー図である。これ以外の工程
は、前記実施の形態１〜４の各手段と同じである。

【０２０９】本実施の形態によれば、前記実施の形態１
の場合よりさらにＴＤＤＢ寿命を向上できる。図６２は
本実施の形態の場合のＴＤＤＢ寿命を示したグラフであ
る。本実施の形態の場合のデータはラインＥで示してい
る。参考のため、処理無し（ラインＲｅｆ）と有砥粒の
化学機械研磨の場合（実施の形態１）のデータ（ライン
Ａ）を同時に示している。なお、アンモニアプラズマ処
理を行わず、砥粒フリーの化学機械研磨のみを行っただ
けでもラインＦに示すようにＴＤＤＢ特性が改善する。
このように砥粒フリーの場合にＴＤＤＢ寿命が向上する
のは酸化シリコン膜に与えるダメージを低減できるため
と考えられる。有砥粒の場合、スラリには２〜３μｍの
粒径（２次粒径）の砥粒（アルミナ等）が含まれる。こ
の砥粒によりマイクロスクラッチが生じ、酸化シリコン
膜（絶縁膜１６ｄ）の表面にダメージを与える。しか
し、砥粒フリーの場合にはスラリに砥粒が含まれず、あ
るいは含まれていてもごく少数であるため、ダメージを
大幅に軽減できる。このため、ＴＤＤＢ特性が改善され
たものと考えられる。

【０２１０】（実施の形態６）本実施の形態において
は、前記実施の形態１のＣＭＰ後洗浄処理にける酸洗浄
処理（図２２の工程１０７）に際して、薬液として前記
有機酸を用いるか、またはフッ酸と有機酸との混合薬液
を用いる。これ以外は、前記実施の形態１〜５と同じで
ある。有機酸として、例えばクエン酸を用いた場合、た
とえばブラシスクラブ洗浄を用い、クエン酸濃度を５
％、洗浄時間を４５秒の条件が選択できる。

【０２１１】このように有機酸洗浄を用いることによ
り、ＣＭＰ等で生じた表面のダメージ層を除去すること
ができる。これによりＴＤＤＢ寿命を向上できる。図６
３は、本実施の形態の場合のＴＤＤＢ寿命を示したグラ
フである。本実施の形態の場合のクエン酸を適用したデ
ータはラインＨ、ＨＦ洗浄を適用したデータはラインＩ
で示している。参考のため、処理無し（ラインＲｅｆ）
と前記実施の形態１のデータ（ラインＡ）を同時に示し
ている。また、有機酸を用いた場合、下地に影響を与え
ずに金属イオンのみを除去できる効果もある。すなわ
ち、Ｆｅ、Ｋ、Ｃａ等の不純物を選択的に除去すること
ができる。

【０２１２】（実施の形態７）図６４〜図６６は、本発
明の実施の形態である半導体集積回路装置の製造方法を
示した平面図および断面図である。図６４〜図６６では
配線部のみ示している。

【０２１３】図６４に示すように、前記実施の形態１と
同様に埋め込み配線２３ａおよびキャップ膜用の絶縁膜
１９ｂを形成した後、その上に、酸化シリコン膜等から
なる低誘電率の絶縁膜１６ｅおよびＴＥＯＳを原料ガス
に用いてプラズマＣＶＤ法により形成した酸化シリコン
膜等からなる絶縁膜１６ｆを形成する。

【０２１４】低誘電率の絶縁膜１６ｅは、例えば水素シ
ルセスキオキサン(Hydrogen Silsesquioxane) を原料と
する無機系ＳＯＧ膜、テトラアルコキシシラン(tetra a
lkoxy silane) ＋アルキルアルコキシシラン(alkyl alk
oxy silane) を原料とする有機系ＳＯＧ膜といった塗布
型絶縁膜や、プラズマＣＶＤ法で成膜するフロロカーボ
ンポリマー膜など、比誘電率（ε）が３．０以下の酸化
シリコン系絶縁膜によって構成する。このような低誘電
率の酸化シリコン膜を用いることによって配線間寄生容
量を低減し、半導体集積回路装置の動作速度の向上を推
進できる。

【０２１５】次に、図６５（ａ）に示すようなパターン
で、図６５（ｂ）に示すように、スルーホール３３を開
口する。スルーホール３３の開口にはフォトリソグラフ
ィとエッチングを用いる。ところで、低誘電率の絶縁膜
１６ｅは、表面が粗な膜構造を有し、Ｓｉ−ＯＨ結合を
多く有する。このためその上層に形成する膜の膜質や界
面状態が良くないことは経験的に判明している。また、
導電性バリア膜（窒化チタン等）をそのまま未処理で成
膜するとＴＤＤＢ特性が良くないことも経験的に判明し
ている。そこで、次に、前記実施の形態で説明したアン
モニアプラズマ処理をスルーホール３３内部の絶縁膜１
６ｅの露出部に施す。これにより、表面のＳｉ−ＯＨ結
合が改質されて、前記実施の形態１で説明したようにＳ
ｉ−Ｏ−Ｎ結合に転換される。

【０２１６】次に、図６６に示すように、スルーホール
３３内に、例えば窒化チタンおよびタングステンからな
るプラグ３４を形成する。この窒化チタンの堆積の際、
実施の形態１と同様にＳｉ−Ｏ−Ｎ結合が離脱し、窒化
チタンと低誘電率の絶縁膜１６ｅとの界面が改善され接
着性が向上する。このようなスルーホール内のプラズマ
処理は、配線溝にも適用できることはもちろんである。

【０２１７】また、アンモニアプラズマ処理に代えて水
素プラズマ処理、窒素、アルゴン、ヘリウム等が混合さ
れたプラズマ処理であっても良い。もちろん、前記した
アンモニアプラズマ処理および水素プラズマ処理の両方
を施しても良い。これにより、さらに効果を向上させる
ことができる。これ以外は、前記実施の形態１〜６と同
じである。

【０２１８】なお、スルーホール３３の開口後にフォト
レジスト膜を除去するためのアッシング工程に置いて、
スルーホール３３底部の埋め込み配線２３ａの表面が酸
化される場合がある。このような酸化層を除去する技術
として、例えば特開平１１−１６９１２号公報に記載の
技術がある。

【０２１９】（実施の形態８）上記のように、銅配線の
実用化に際しては、銅の拡散を防止するためのバリア膜
が必須と考えられているが、配線の微細化に連れて、配
線断面積中に占める高抵抗のバリア膜の断面積が増加す
ることにより配線抵抗が増加する結果、配線材料として
銅を適用したメリットが薄れるという問題が発生する。

【０２２０】そこで、本発明者らは、銅の拡散現象につ
いて改めて実験を行い検討した。その結果、本発明者ら
は、前記したように銅の拡散現象について本質的なメカ
ニズムを初めて見出した。図６７は、前記各種の表面処
理（アンモニアプラズマ処理、水素プラズマ処理、水素
アニール処理、窒素プラズマ処理）および処理なし時の
銅配線中のシリコンの含有量を示したグラフである。な
お、この検査結果は、前記銅配線（ＴｉＮ膜（バリア
膜）を含む）の形成工程、前記洗浄工程（還元処理を含
まない）、前記各種の表面処理工程（各単独のプラズマ
処理のみ）、前記キャップ膜の形成工程および前記層間
絶縁膜の形成工程後に行った検査により作成されたもの
である。また、酸素や硫黄等のような他の不純物におい
てもシリコンと同じような結果が得られると考えられ
る。

【０２２１】各種の表面処理における銅シリサイドは、
前記したように主としてキャップ膜（窒化シリコン等）
の成膜時のセットフローによるものである。この検査時
点における水素アニール処理および窒素プラズマ処理に
おいては、アンモニアプラズマ処理や水素プラズマ処理
に比較して、銅配線の表面近傍（ｄ＝１０〜６０ｎｍ程
度）および内部（ｄ＝９０〜３００ｎｍ程度）における
Ｓｉの含有量が多い。特に、表面近傍において極めて多
いことが分かる。これらの処理では、前記図２１に示し
たように、ＴＤＤＢ特性が悪かった。

【０２２２】一方、この検査時点におけるアンモニアプ
ラズマ処理や水素プラズマ処理においては、水素アニー
ル処理および窒素プラズマ処理に比較して、銅配線の表
面近傍および内部におけるシリコンの含有量が少ない。
特に、表面近傍におけるシリコンの含有量が極めて少な
い。すなわち、これらの処理では、銅配線における不純
物の含有量が少ない上、配線溝が形成された絶縁膜の表
面の清浄度が高く、また、配線溝が形成された絶縁膜の
表面のダングリングボンド等が少ない。したがって、前
記図２１に示したように、ＴＤＤＢ特性が良好であっ
た。このようにＴｉＮ膜（導電性バリア膜）がある場合
において、ＴＤＤＢ特性は、界面の影響のみで決定され
る。

【０２２３】このような新しい見地から本発明者らは、
配線溝内の側壁部および底部にイオン化されていない中
性Ｃｕを成膜すること（銅の純度を上げること）、前記
アンモニアプラズマ処理または水素プラズマ処理を施す
こと、あるいはこれらと前記ＣＭＰ処理または洗浄処理
等とを組み合わせることにより、バリア膜の膜厚を１０
ｎｍ未満に薄くしても、あるいは、バリア膜自体を無く
してしまっても、Ｃｕ配線を有する半導体集積回路装置
のＴＤＤＢ寿命を向上させることができることを初めて
見出した。

【０２２４】ここで、図６８に配線抵抗（ＴｉＮ・ｘｎ
ｍ／ＴｉＮ・５０ｎｍ比）のＴｉＮ膜（バリア膜）厚の
依存性を示す。同図は、配線幅が、例えば０．４μｍ程
度および１．０μｍ程度、配線溝の深さが、例えば０．
４μｍ程度の溝形状に対して、配線抵抗の実測値と理論
値（計算値）とを示している。なお、ＴｉＮ膜の膜厚
は、配線溝の底部の膜厚とする。

【０２２５】この図６８から、ＴｉＮ膜（バリア膜）の
厚さが薄くなるに連れて配線抵抗も減少し、計算値と実
測値とがほぼ一致することが分かる。したがって、Ｔｉ
Ｎの膜厚が、５０ｎｍの場合の配線抵抗と比較し、Ｔｉ
Ｎ膜が無い場合は、配線幅が０．４μｍ程度の場合で１
９％、配線幅が１．０μｍ程度の場合で１５％程度、配
線抵抗を大幅に低減できる。また、ＴｉＮ膜の膜厚が１
０ｎｍ程度の場合でも、配線幅が０．４μｍ程度の場合
で１６％、配線幅が１．０μｍ程度の場合で１２％程
度、配線抵抗を低減できることが分かる。

【０２２６】また、図６９に、銅配線をロングスロース
パッタリング法によって形成した場合におけるＴＤＤＢ
特性のＴｉＮ膜依存性を示す。同図からＴｉＮ膜の膜厚
が１０〜５０ｎｍ程度のＴＤＤＢ特性は前述しているの
と同等であることが分かる。一方、ＴｉＮ膜が無い場合
の試料のＴＤＤＢ特性は、ＴｉＮ膜が１０〜５０ｎｍ程
度のＴＤＤＢ特性に比べて、傾きが緩くなるが新制度目
標（例えば０．２ＭＶ／ｃｍ、１１０℃、１０年＝３×
１０⁸秒）を充分に越えることが分かる。

【０２２７】また、図７０に、ＴｉＮ膜が無い場合およ
びＴｉＮ膜の厚さが１０ｎｍ程度で形成した場合におけ
る各々の銅配線における熱処理の有無によるＴＤＤＢ特
性を示す。同図から、ＴｉＮ膜が無い試料でも、例えば
４００℃、３時間の熱処理でＴＤＤＢ特性が劣化しない
ことが分かる。この図６９および図７０の評価結果か
ら、ＴｉＮ膜が無い場合、すなわち、銅のみで配線を構
成した場合でも充分は信頼度を達成することができ、実
用的なＣｕ配線を形成することが可能であることが本発
明者らの実験によって初めて判明した。なお、これにつ
いては、本発明者らによる特願２０００−１０４０１５
号に記載がある。

【０２２８】次に、本実施の形態の半導体集積回路装置
の配線構造の具体例を図７１に示す。図７１は、半導体
集積回路装置の配線部を抜き出して示した断面図であ
り、（ａ）はシングルダマシン法によって形成された箇
所、（ｂ）はデュアルダマシン法によって形成された箇
所をそれぞれ示している。

【０２２９】なお、図７１において、符号１６ｇ，１６
ｉは、絶縁膜１６ａと同じ低誘電率の絶縁膜から選択さ
れた材料からなり、符号１６ｈ，１６ｊは、絶縁膜１６
ｂと同じ材料からなる。また、同図（ｂ）においては、
絶縁膜１６ｃ，１６ｄに第１層配線Ｍ１の上面一部が露
出されるようなスルーホール３５が形成されている場合
が例示されている。符号１９ｃは、例えば窒化シリコン
からなる。

【０２３０】配線の幅（配線溝２０ａの幅）および隣接
配線間隔（隣接配線の互いに対向する側面から側面まで
の距離）は、例えば０．４μｍ以下である。本発明者ら
が検討している配線幅および隣接配線間隔は、例えば
０．２５μｍ以下、あるいは０．２μｍ以下の配線構造
を有する半導体集積回路装置である。配線溝４２のアス
ペクト比は、例えば１である。

【０２３１】また、導電性バリア膜２１ａの厚さは、例
えば１０ｎｍ未満、好ましくは６〜７ｎｍ程度である。
本実施の形態においては、その膜厚を、例えば５ｎｍ以
下、またはそれよりも薄い３ｎｍ以下、あるいはさらに
薄い２ｎｍ程度としてもＴＤＤＢ特性を向上させること
ができた。ここで言う導電性バリア膜２１ａの厚さは、
最も薄く被着される面部分を指している。すなわち、こ
こでは、前述したように配線開口部（配線溝２０ａまた
はスルーホール３５）内の導電性バリア膜２１ａの膜厚
において側壁部が最も薄く被着されることから、その側
壁部の導電性バリア膜２１ａの厚さのことを指してい
る。そして、さらに、その場合に、例えば次の２通りの
構造がある。１つは、配線開口部内の側壁部（溝や孔の
底部角を含む）において、導電性バリア膜２１ａが最も
薄い部分の厚さが、上記厚さ（例えば１０ｎｍ未満、好
ましくは６〜７ｎｍ程度、５ｎｍ以下、３ｎｍ以下、ま
たは２ｎｍ程度）である。他の１つは、配線開口部内の
側壁部において、導電性バリア膜２１ａの最も厚い部分
の厚さが、上記厚さ（例えば１０ｎｍ未満、好ましくは
６〜７ｎｍ程度、５ｎｍ以下、３ｎｍ以下、または２ｎ
ｍ程度）である。

【０２３２】上記のように厚さ１０ｎｍ未満の、導電性
バリア膜２１ａを形成したことにより、導電性バリア膜
２１ａの方が、絶縁膜１６ｂ，１６ｃ，１６ｄ，１６
ｇ，１６ｈとの密着性が銅膜よりも良いので、ＣＭＰ処
理時に主導体膜２２ａが剥離するのを防止できる。ま
た、導電性バリア膜２１ａを設けない場合（後の実施の
形態で説明）に比べて配線抵抗は上昇するものの、信頼
性の高い銅配線構造を実現できる。また、導電性バリア
膜２１ａを設けない場合に比べてＴＤＤＢ特性を向上さ
せることができる。これは、導電性バリア膜２１ａが全
く無い場合、主導体膜２２ａの成膜時に銅が配線溝２０
ａの側壁部に衝突しＳｉＯ₂と反応する結果、銅イオン
が僅かに発生するためと考えられる。熱処理後であって
もＴＤＤＢ特性は劣化しないことから、その僅かなＣｕ
／ＳｉＯ₂界面の銅イオン層が影響していると考えられ
る。したがって、本実施の形態によれば、僅か１０ｎｍ
未満の、導電性バリア膜２１ａでもイオン化した銅に対
してバリアとなり、ＴＤＤＢ特性を向上させることがで
きると考えられる。

【０２３３】また、主導体膜の銅以外の成分の濃度は、
０．８ａｔｏｍｉｃ％以下または０．２ａｔｏｍｉｃ％
以下である。また、本発明者らの実測結果では、その銅
以外の成分の濃度を、例えば０．０８ａｔｏｍｉｃ％以
下、または、それよりも低い０．０５ａｔｏｍｉｃ％以
下、あるいはそれよりもさらに低い０．０２ａｔｏｍｉ
ｃ％以下にすることが可能であった。この銅以外の成分
の濃度の値は、半導体チップが完成した時点、すなわ
ち、ウエハプロセスを経て半導体ウエハから半導体チッ
プが切り出された時点での値であって、その銅以外の成
分が、銅配線形成後の絶縁膜や金属膜の成膜処理時等の
熱（例えばタングステン等では成膜時に４５０℃程度の
熱が加わる）によって銅配線中に拡散したことを想定し
て算出した値である。実際の銅配線において、その銅以
外の成分は、銅配線の上層部（キャップ膜が接する部
分）の濃度が高く、銅配線の中心に向かって次第に薄く
なるような状態で分布していると考えられる。その銅以
外の成分としては、例えばシリコン、酸素、硫黄（硫黄
は銅配線をメッキ法で形成した場合に考えられる）また
はそれらの任意の組合せがある。

【０２３４】なお、層間絶縁膜の材料として絶縁膜１６
ａなどの低誘電率材料に代えて、酸化シリコン膜を用い
ることもできる。また、ＰＳＧ膜を用いた場合、Ｃｕの
拡散を防止する機能を有するので、ＴＤＤＢ寿命をさら
に向上させることが可能となる。したがって、半導体集
積回路装置の信頼性をさらに向上させることが可能とな
る。

【０２３５】次に、このようなシングルダマシン法によ
る銅配線構造の形成方法の一例を図７２〜図７６によっ
て説明する。なお、図７２〜図７６の各々の（ａ）は、
半導体集積回路装置の製造工程中の要部平面図を示し、
（ｂ）は各図（ａ）のＡ−Ａ線の断面図を示している。
また、図７２〜図７５の（ａ）は平面図であるが、図面
を分かり易くするために金属膜にハッチングを付す。

【０２３６】まず、図７２に示すように、配線溝２０ａ
を形成する。配線溝２０ａの底面からはプラグ１８の上
面が露出している。続いて、図７３に示すように、例え
ばタンタル（Ｔａ）からなる導電性バリア膜２１ａを、
例えば３０ｎｍ程度のデポ膜厚でスパッタリング法等に
よって堆積する。この際、配線溝２０ａの側壁部には、
最も厚い箇所で、または、最も薄い箇所で、例えば１０
ｎｍ未満以下、６〜７ｎｍ程度の導電性バリア膜２１ａ
が被着される。なお、ここでは、導電性バリア膜をタン
タルとしているが、前記したのと同様に、窒化チタン
（ＴｉＮ）やその他に例示した膜でも良い。

【０２３７】その後、導電性バリア膜２１ａ上に、銅か
らなる主導体膜４２２ａを、例えば３００ｎｍ程度のデ
ポ膜厚でスパッタリング法によって堆積する。この際の
条件は、例えば次の通りである。圧力は、例えば０．０
２Ｐａ、直流（ＤＣ）パワーは、例えば１０ｋＷ、ター
ゲットと基板１との距離は、例えば３００〜４００ｍ
ｍ、温度は、例えば室温である。

【０２３８】このように本実施の形態においては、主導
体膜２２ａをスパッタリング法によって堆積することに
より、ＣＶＤ法やメッキ法に比べて、化合物の生成を非
常に少なくすることができる。また、その際のターゲッ
トとして、例えば９９．９９９％（５Ｎ）以上、好まし
くは、９９．９９９９％（６Ｎ）以上の純度の高い無酸
素Ｃｕを用いた。これにより、例えば成膜時の主導体膜
２２ａ中の銅の濃度を９９．９９９％以上、好ましく
は、９９．９９９９％以上にできる。したがって、さら
に純度の高い銅を堆積できる。

【０２３９】導電性バリア膜２１ａおよび主導体膜２２
ａの堆積に際しては、通常のスパッタリング法でも良い
が、ロングスロースパッタリング法やコリメートスパッ
タリング法等のような指向性の高いスパッタリング法を
用いても良い。その場合、配線溝２０ａへの金属膜のカ
バレージを向上させることができる。

【０２４０】次いで、水素アニール処理を施す。これに
より、主導体膜２２ａを配線溝２０ａ内に良好に埋め込
む。その際の条件は、例えば４７５℃、３分、２６．６
６４４×１０²Ｐａ、５００ｃｍ³／ｍｉｎ程度である。

【０２４１】続いて、主導体膜２２ａおよび導電性バリ
ア膜２１ａを、図７４に示すように、前記実施の形態１
〜７で説明したのと同様のＣＭＰ法等によって研磨し余
分な部分を除去することにより、主導体膜２２ａを形成
する。続いて、前記実施の形態で説明したのと同様の防
食プロセスおよび後洗浄処理を施す。その後、図７５の
網掛けのハッチングで示すように、絶縁膜１６ｄおよび
主導体膜２２ａの表面に対して、前記実施の形態１〜４
で説明したように水素プラズマ処理およびアンモニアプ
ラズマ処理を施す。

【０２４２】アンモニアプラズマ処理を施すことによ
り、絶縁膜１６ｄ等の表面部分に、ＳｉＨ結合およびＳ
ｉＮ結合が形成される結果、絶縁膜１６ｄの表面部分の
膜質、清浄度および電気的な安定性を向上でき、銅の拡
散防止性能を向上させることが可能となる。また、前記
実施の形態１で説明したように、キャップ膜との接着性
を向上させることも可能となる。また、主導体膜２２ａ
の表面部分においては、窒化銅（ＣｕＮ）が形成され、
その窒化銅が、後の工程でシリコンや酸素の結合を阻止
するように作用する結果、銅シリサイドや酸化銅の形成
を防止でき、銅の純度を向上させることが可能となる。
したがって、銅の拡散を防止でき、ＴＤＤＢ寿命を向上
させることが可能となる。また、銅の純度が高いので半
導体チップとして完成された状態において銅配線の抵抗
を目的通りに下げることができる。このため、半導体集
積回路装置の性能を向上させることが可能となる。

【０２４３】また、水素プラズマ処理を施すことによ
り、絶縁膜１６ｄの表面部分で、ＳｉＨ結合が形成され
る結果、アンモニアプラズマ処理の場合とほぼ同じ効果
が得られた。また、本発明者らの実験結果によれば、水
素プラズマ処理においては、その後のキャップ膜の形成
工程において銅が数％程度のシリコンと反応するが、水
素アニール、窒素プラズマ処理あるいは無処理の場合に
比べて、リーク電流を大幅に低減することができ、ＴＤ
ＤＢ寿命を向上させることが可能であった。また、銅配
線の抵抗は、水素アニールまたは窒素プラズマ処理の場
合に比べて低下させることができた。

【０２４４】その後、図７６に示すように、キャップ膜
用の絶縁膜１９ｂを前記実施の形態１等と同様に堆積す
る。このようにし、図７１（ａ）に示した配線構造を得
る。

【０２４５】次に、デュアルダマシン法による銅配線構
造の形成方法の一例を図７７〜図８５によって説明す
る。なお、図７７〜図８５の各々の（ａ）は、半導体集
積回路装置の製造工程中の要部平面図を示し、（ｂ）は
各図（ａ）のＡ−Ａ線の断面図を示している。また、図
８１〜図８４の（ａ）は平面図であるが、図面を分かり
易くするために金属膜にハッチングを付す。

【０２４６】まず、図７７に示すように、絶縁膜１６ｈ
上に、反射防止膜４０を塗布し、その上にフォトレジス
トパターン４１を形成する。フォトレジストパターン４
１は、例えば平面円形状の孔を形成するためのマスクパ
ターンであり、通常のフォトリソグラフィ技術によって
形成されている。続いて、図７８に示すように、フォト
レジストパターン４１をマスクとして、そこから露出す
る反射防止膜４０をドライエッチング法によってエッチ
ング除去した後、さらに、絶縁膜１９ａをエッチングス
トッパとして、下層の絶縁膜１６ｈ、１６ｇ、１６ｄ、
１６ｃをドライエッチング法によってエッチング除去す
ることにより、スルーホール３５を形成する。この段階
では、スルーホール３５の底面からは絶縁膜１９ａが露
出されている。

【０２４７】次いで、フォトレジストパターン４１およ
び反射防止膜４０をアッシング法等によって図７９に示
すように除去した後、再度、図８０に示すように、反射
防止膜４２をスルーホール３５内に埋め込まれるように
絶縁膜１６ｈ上全面に塗布する。続いて、図８１に示す
ように、反射防止膜４２上に、フォトレジストパターン
４３を形成する。フォトレジストパターン４３は、例え
ば平面帯状の配線溝を形成するためのマスクパターンで
あり、通常のフォトリソグラフィ技術によって形成され
ている。その後、図８２に示すように、フォトレジスト
パターン４３をマスクとして、そこから露出する反射防
止膜４２をドライエッチング法によってエッチング除去
した後、さらに、窒化シリコン等からなる絶縁膜１９ｃ
をエッチングストッパとして、絶縁膜１６ｈ，１６ｇを
ドライエッチング法によってエッチング除去することに
より、配線溝２０ａを形成する。この段階では、配線溝
２０ａの底面からは絶縁膜１９ｃが露出されている。

【０２４８】次いで、フォトレジストパターン４３およ
び反射防止膜４２をアッシング法等によって図８３に示
すように除去した後、配線溝２０ａおよびスルーホール
３５の底部に露出される絶縁膜１９ａ，１９ｃを選択的
に除去する。このエッチング処理では、酸化シリコン膜
と窒化シリコン膜とのエッチング選択比を大きくし、窒
化シリコン膜の方が酸化シリコン膜よりもエッチング除
去され易い条件でエッチングする。これにより、図８４
に示すように、配線溝２０ａおよびスルーホール３５の
底面から絶縁膜１６ｄおよび第１層配線Ｍ１の一部を露
出させる。これは、第１層配線Ｍ１と上層埋め込み配線
との電気的な接続をとるためである。また、酸化シリコ
ン膜よりも誘電率の高い窒化シリコン膜（絶縁膜１９
ａ，１９ｃ）を可能な限り減らすことで、配線容量の低
減を図るためでもある。このようにして、配線溝２０ａ
およびスルーホール３５を形成する。

【０２４９】次いで、図８５に示すように、例えばタン
タル（Ｔａ）からなる導電性バリア膜２１ａを、前記と
同様の条件でスパッタリング法によって堆積する。この
際、配線溝２０ａおよびスルーホール３５の側壁部に
は、最も厚い箇所で、または、最も薄い箇所で、例えば
１０ｎｍ未満以下、６〜７ｎｍ程度の導電性バリア膜２
１ａが被着される。なお、ここでも、導電性バリア膜を
Ｔａとしているが、前記したのと同様に、ＴｉＮやその
他に例示した膜でも良い。

【０２５０】続いて、導電性バリア膜２１ａ上に、銅か
らなる主導体膜２２ａを、例えば１５０ｎｍ程度のデポ
膜厚でスパッタリング法によって堆積する。その際のタ
ーゲットとして、例えば９９．９９９％（５Ｎ）以上、
好ましくは、９９．９９９９％（６Ｎ）以上の純度の高
い無酸素銅を用いた。これにより、例えば成膜時の主導
体膜２２ａ中の銅の濃度を９９．９９９％以上、好まし
くは、９９．９９９９％以上にできる。したがって、銅
配線の底面および側面部に純度の高い銅を堆積できる。

【０２５１】続いて、さらに、電解メッキ法等によって
銅からなる主導体膜２２ａを形成することで主導体膜２
２ａの設計膜厚を得る。銅を電解メッキ法によりスルー
ホール３５内に埋め込む時の条件は、例えば電流密度が
０．５〜１．０Ａ／ｄｍ²、４０秒程度である。また、
銅を配線溝２０ａ内に埋め込む時の条件は、例えば電流
密度が１．０〜２．０Ａ／ｄｍ²、１４０秒程度であ
る。

【０２５２】次いで、上記シングルダマシン法の場合と
同様に水素アニール処理を施す。なお、この処理は場合
によって無くても良い。続いて、主導体膜２２ａおよび
導電性バリア膜２１ａを、図８６に示すように、前記と
同様のＣＭＰ法等によって研磨し余分な部分を除去する
ことにより埋め込み配線２３ａを形成した後、前記と同
様の防食プロセスおよび後洗浄処理を施す。その後、図
８７の網掛けのハッチングで示すように、絶縁膜１６ｈ
および埋め込み配線２３ａの表面に対して、前記実施の
形態１〜４で説明したアンモニアプラズマ処理および水
素プラズマ処理を施す。これにより、上記シングルダマ
シン法で説明した場合と同様の効果を得ることができ
た。

【０２５３】その後、図８８に示すように、絶縁膜１９
ｂを前記実施の形態１等と同様に堆積して、図７１
（ｂ）に示した配線構造を得た。

【０２５４】このような本実施の形態では、上記本実施
の形態の構成で得られる効果の他、前記実施の形態１〜
７と同じ構成部分については、前記実施の形態１〜７で
説明したのと同じ効果を得ることが可能となる。

【０２５５】（実施の形態９）本実施の形態の半導体集
積回路装置の配線構造の具体例を図８９に示す。図８９
は、半導体集積回路装置の配線部を抜き出して示した断
面図であり、（ａ）はシングルダマシン法によって形成
された箇所、（ｂ）はデュアルダマシン法によって形成
された箇所をそれぞれ示している。

【０２５６】本実施の形態においては、導電性バリア膜
が形成されていない。すなわち、配線溝２０ａまたはス
ルーホール３５内には、銅のみが埋め込まれている。し
たがって、埋め込み配線２３ａの側壁部および底部は、
ほぼ直接に絶縁膜１６ｂ〜１６ｄと直接接した状態とさ
れる。また、埋め込み配線２３ａの銅以外の成分の濃度
や分布は、前記実施の形態８で説明したのと同じであ
る。また、配線の幅（配線溝２０ａの幅）および隣接配
線間隔（隣接配線の互いに対向する側面から側面までの
距離）等、各寸法は、前記実施の形態８の図７１で説明
したのと同じである。

【０２５７】このような本実施の形態においても、前記
実施の形態８で説明したように、ＴＤＤＢ寿命を向上さ
せることができた。したがって、半導体集積回路装置の
歩留まりおよび信頼性を向上させることが可能となる。
また、本実施の形態においては、導電性バリア膜が設け
られておらず、配線溝２０ａやスルーホール３５内には
銅からなる主導体膜２２ａのみが埋め込まれているの
で、配線抵抗を大幅に向上させることが可能となってい
る。また、異層配線間が導電性バリア膜（ＴａやＴｉＮ
等）を介さずに直接接続される（ここでは、埋め込み配
線２３ａと第１層配線Ｍ１とが直接接続される構造を例
示したが、配線層の異なる銅配線同士が直接接続される
場合もある）ので、その異層配線間の接触抵抗を大幅に
低減させることができ、微細なスルーホールでの抵抗を
低減させることが可能となっている。したがって、配線
溝２０ａやスルーホール３５が微細化されたとしても半
導体集積回路装置の性能を向上させることが可能とな
る。

【０２５８】このような銅配線構造の形成方法は、前記
実施の形態８で説明したのと同じである。この場合は、
図７２または図８４の配線開口部（配線溝２２ａやスル
ーホール３５）の形成工程後、主導体膜の堆積工程前
に、水素プラズマ処理、アンモニアプラズマ処理、窒
素、アルゴン、ヘリウム等が混合されたプラズマ処理あ
るいは水素プラズマ処理およびアンモニアプラズマ処理
を施すことが好ましい。

【０２５９】前記したように、アンモニアプラズマ処理
を施した場合には、絶縁膜１６ｂ，１６ｃ，１６ｄ，１
６ｇ，１６ｈの表面（配線溝２２ａやスルーホール３５
内も含む）に、ＳｉＨ結合およびＳｉＮ結合が形成され
る（例えば厚さ１０ｎｍ未満の薄い窒化シリコン膜が形
成される）。また、水素プラズマ処理を施した場合に
は、絶縁膜１６ｂ，１６ｃ，１６ｄ，１６ｇ，１６ｈの
表面（配線溝２２ａやスルーホール３５内も含む）に、
ＳｉＨ結合が形成される。これにより、前記実施の形態
７で説明したように、絶縁膜１６ｄ，１６ｈの上面およ
び配線溝２０ａおよびスルーホール３５内の絶縁膜１６
ｄ，１６ｃ，１６ｈ，１６ｇの表面部分の膜質、清浄
度、電気的な安定性を向上でき、銅の拡散防止性能を向
上させることが可能となる。また、前記実施の形態１で
説明したのと同様に、絶縁膜１６ｄ，１６ｈとキャップ
膜（絶縁膜１９ｂ）との接着性を向上させることも可能
となる。なお、前記実施の形態７で説明したように、ア
ンモニアプラズマ処理を施した後、軽くドライエッチン
グ処理を施すことにより、第１層配線Ｍ１の上部に形成
された窒化膜（この場合はＷＮ膜）を除去しても良い。
このような方法を採用した場合、埋め込み配線２３ａの
側壁部および底部は、配線溝２０ａおよびスルーホール
３５内に形成された薄い窒化シリコン膜に直接接した状
態とされる。

【０２６０】このような本実施の形態では、上記本実施
の形態１〜８の構成で得られる効果の他、以下の効果を
得ることが可能となる。すなわち、導電性バリア膜を設
けないことにより、銅からなる埋め込み配線２３ａの抵
抗や異層配線接続部での接触抵抗を大幅に低減させるこ
とが可能となる。したがって、半導体集積回路装置の性
能を向上させることが可能となる。

【０２６１】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【０２６２】前記実施の形態では、キャップ膜を後処理
（プラズマ処理）後に真空破壊することなく連続的に形
成する場合について説明したが、後処理の後、一旦真空
破壊をして、その後、キャップ膜を形成しても良い。真
空破壊しない方が本発明の効果をより効果的に奏するこ
とができるが、後処理におけるアンモニアプラズマ処理
により薄い窒化層が形成されるため、真空破壊を行い大
気雰囲気に暴露しても酸化層の形成を抑制できる。よっ
て、真空破壊した場合であっても、本実施の形態の効果
をある程度奏することは可能である。

【０２６３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓ−ＬＳＩ技術に適用した場合について説明したが、そ
れに限定されるものではなく、例えばＤＲＡＭ（Dynami
c Random Access Memory）、ＳＲＡＭ（Static Random
Access Memory）、フラッシュメモリ（ＥＥＰＲＯＭ；E
lectric Erasable Programmable Read Only Memory）ま
たはＦＲＡＭ（Ferroelectric Random Access Memory）
等のようなメモリ回路を有する半導体集積回路装置、マ
イクロプロセッサ等のような論理回路を有する半導体集
積回路装置または上記メモリ回路と論理回路とを同一半
導体基板に設けている混載型の半導体集積回路装置にも
適用できる。本発明は、少なくとも微細銅配線構造を有
する半導体集積回路装置、半導体装置、電子回路装置、
電子装置またはマイクロマシンの製造方法等に適用可能
である。

【０２６４】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、半導体基板上の第１の絶縁膜に形
成された配線開口部内に銅を主導電層として含む配線を
研磨法により形成した後であって、その第１の絶縁膜お
よび配線上に第２の絶縁膜を堆積する前に、前記半導体
基板に対して水素ガス雰囲気中においてプラズマ処理を
施す工程および前記半導体基板に対してアンモニアガス
雰囲気中においてプラズマ処理を施す工程を有すること
により、銅を主導電層とする配線間の絶縁破壊耐性を向
上させることが可能となる。 (2).本発明によれば、半導体基板上の第１の絶縁膜に形
成された配線開口部内に銅を主導電層として含む配線を
研磨法により形成した後であって、その第１の絶縁膜お
よび配線上に第２の絶縁膜を堆積する前に、前記半導体
基板に対して水素ガス雰囲気中においてプラズマ処理を
施す工程および前記半導体基板に対してアンモニアガス
雰囲気中においてプラズマ処理を施す工程を有すること
により、配線上にシリサイドや酸化銅が形成されるのを
抑制または防止できるので、銅を主導電層とする配線の
抵抗の増大を防止することが可能となる。 (3).本発明によれば、半導体基板上の第１の絶縁膜に形
成された配線開口部内に銅を主導電層として含む配線を
研磨法により形成した後であって、その第１の絶縁膜お
よび配線上に第２の絶縁膜を堆積する前に、前記半導体
基板に対して水素ガス雰囲気中においてプラズマ処理を
施す工程および前記半導体基板に対してアンモニアガス
雰囲気中においてプラズマ処理を施す工程を有すること
により、銅を主導電層とする配線とキャップ膜との密着
性を向上させることが可能となる。 (4).本発明によれば、半導体基板上の第１の絶縁膜に形
成された配線開口部内に銅を主導電層として含む配線を
研磨法により形成した後、前記半導体基板に対して、ア
ルカリ性溶液を用いた洗浄処理、還元性処理および前記
酸性溶液を用いた洗浄処理を順に施す工程、前記第１の
絶縁膜および前記配線上に第２の絶縁膜を堆積する工程
を有することにより、研磨工程中等に配線露出部に形成
された酸化銅、酸性洗浄前に還元することができるの
で、銅を主導電層とする配線の抵抗の増大を防止するこ
とが可能となる。

【図面の簡単な説明】

【図１】本願のＴＤＤＢ寿命測定に使用した試料を示
し、（ａ）は平面図、（ｂ）および（ｃ）は（ａ）にお
けるＢ−Ｂ’線断面およびＣ−Ｃ’線断面を各々示す説
明図である。

【図２】測定の概要を示した概念図である。

【図３】電流電圧測定結果の一例である。

【図４】導電性バリア膜の配線溝または接続孔内におけ
るカバレージの説明図である。

【図５】（ａ），（ｂ）は、発明者らが検討した技術の
課題を説明するための埋め込み配線の断面図である。

【図６】発明者らが検討した技術の課題を説明するため
の埋め込み配線の断面図である。

【図７】銅配線、アルミニウム配線、タングステン配線
のＴＤＤＢ特性を測定したデータを示すグラフである。

【図８】ＴＤＤＢ寿命を示すグラフである。

【図９】ＴＤＤＢ寿命を示すグラフである。

【図１０】（ａ）〜（ｄ）は、ＸＰＳデータを示すグラ
フである。

【図１１】（ａ）〜（ｄ）は、ＸＰＳデータを示すグラ
フである。

【図１２】（ａ）〜（ｄ）は、ＸＰＳデータを示すグラ
フである。

【図１３】（ａ）〜（ｅ）は、ＸＰＳデータを示すグラ
フであり、（ｆ）は組成比を示す表図である。

【図１４】（ａ）〜（ｄ）は、質量分析結果を示すグラ
フである。

【図１５】（ａ）〜（ｄ）は、質量分析結果を示すグラ
フである。

【図１６】配線抵抗を示すグラフである。

【図１７】（ａ）は処理無しの場合における配線部分を
示すＴＥＭ写真をトレースした断面図、（ｂ）はアンモ
ニアプラズマ処理を施した場合における配線部分を示す
ＴＥＭ写真をトレースした断面図である。

【図１８】（ａ）〜（ｃ）は、比較として示すＴＥＭ写
真をトレースした断面図である。

【図１９】（ａ）および（ｂ）はＴＤＤＢ劣化のメカニ
ズムを示す説明図である。

【図２０】（ａ）および（ｂ）はＴＤＤＢ向上のメカニ
ズムを示す説明図である。

【図２１】ＴＤＤＢ寿命を示すグラフである。

【図２２】本発明の一実施の形態である半導体集積回路
装置の製造方法を示すフロー図である。

【図２３】（ａ）は本発明の一実施の形態の半導体集積
回路装置の製造工程中における要部平面図、（ｂ）は
（ａ）のＸ−Ｘ線の断面図である。

【図２４】（ａ）は図２３に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＸ−
Ｘ線の断面図である。

【図２５】図２４に続く半導体集積回路装置の製造工程
中における要部断面図である。

【図２６】図２５に続く半導体集積回路装置の製造工程
中における要部断面図である。

【図２７】図２６に続く半導体集積回路装置の製造工程
中における要部断面図である。

【図２８】図２７に続く半導体集積回路装置の製造工程
中における要部断面図である。

【図２９】ＴＤＤＢ特性の結果を示すグラフである。

【図３０】配線抵抗の水素アニール依存性を示すグラフ
である。

【図３１】図２８に続く半導体集積回路装置の製造工程
中における要部断面図である。

【図３２】図３１に続く半導体集積回路装置の製造工程
中における要部断面図である。

【図３３】図３２に続く半導体集積回路装置の製造工程
中における要部断面図である。

【図３４】水素プラズマ処理およびアンモニアプラズマ
処理を組み合わせて行った時のＴＤＤＢ特性を示すグラ
フである。

【図３５】半導体集積回路装置の一例の要部断面図であ
る。

【図３６】本発明の一実施の形態で用いたＣＭＰ装置の
全体構成例の説明図である。

【図３７】図３６のＣＭＰ装置における研磨処理部の構
成例の説明図である。

【図３８】図３６のＣＭＰ装置における後洗浄処理部の
構成例の説明図である。

【図３９】図３８の後洗浄処理部のブラシの説明図であ
る。

【図４０】（ａ）および（ｂ）は、他の後洗浄処理方式
の説明図である。

【図４１】（ａ）および（ｂ）は、さらに他の後洗浄処
理方式の説明図である。

【図４２】（ａ）および（ｂ）は、本発明の一実施の形
態で用いたプラズマ処理装置の全体構成例の説明図であ
る。

【図４３】本発明の他の実施の形態である半導体集積回
路装置の製造方法のフロー図である。

【図４４】本発明の他の実施の形態である半導体集積回
路装置の製造方法のフロー図である。

【図４５】本発明の他の実施の形態である半導体集積回
路装置の製造方法の一部のフロー図である。

【図４６】本発明の他の実施の形態である半導体集積回
路装置の製造方法の一部のフロー図である。

【図４７】本発明の他の実施の形態である半導体集積回
路装置の製造方法の一部のフロー図である。

【図４８】本発明の他の実施の形態である半導体集積回
路装置の製造方法の一部のフロー図である。

【図４９】本発明の他の実施の形態である半導体集積回
路装置の製造方法の一部のフロー図である。

【図５０】本発明の他の実施の形態である半導体集積回
路装置の製造方法の一部のフロー図である。

【図５１】本発明のさらに他の実施の形態である半導体
集積回路装置の製造方法の一部のフロー図である。

【図５２】本発明の他の実施の形態である半導体集積回
路装置の製造方法に用いるＣＭＰ装置の全体構成の一例
を示す説明図である。

【図５３】埋め込み配線の形成に用いるＣＭＰ装置の一
部を示す説明図である。

【図５４】銅からなる主導体膜の研磨状態を示すＣＭＰ
装置の説明図である。

【図５５】本発明の他の実施の形態における半導体集積
回路装置の製造工程中における半導体基板の要部断面図
である。

【図５６】（ａ）は、図５５に続く半導体集積回路装置
の製造方法を示す半導体基板の要部平面図、（ｂ）は
（ａ）の要部断面図である。

【図５７】図５６に続く半導体集積回路装置の製造工程
中の半導体基板の要部断面図である。

【図５８】（ａ）は、図５７に続く半導体集積回路装置
の製造方法を示す半導体基板の要部平面図、（ｂ）は
（ａ）の要部断面図である。

【図５９】図５８に続く半導体集積回路装置の製造工程
中の半導体基板の要部断面図である。

【図６０】（ａ）は、図５９に続く半導体集積回路装置
の製造方法を示す半導体基板の要部平面図、（ｂ）は
（ａ）の要部断面図である。

【図６１】図５２〜図６０で説明した半導体集積回路装
置の製造方法を示すフロー図である。

【図６２】ＴＤＤＢ寿命を示すグラフである。

【図６３】ＴＤＤＢ寿命を示すグラフである。

【図６４】本発明の他の実施の形態である半導体集積回
路装置の製造工程中における半導体基板の要部断面図で
ある。

【図６５】（ａ）は、図６４に続く半導体集積回路装置
の製造方法を示す半導体基板の要部平面図、（ｂ）は
（ａ）の要部断面図である。

【図６６】図６５に続く半導体集積回路装置の製造工程
中の半導体基板の要部断面図である。

【図６７】各処理を行った際の銅配線中に含まれるシリ
コンの量を示すグラフである。

【図６８】埋め込み銅配線の抵抗における導電性バリア
膜厚さ依存性を示すグラフである。

【図６９】ＴＤＤＢ特性の導電性バリア膜厚さ依存性を
示すグラフである。

【図７０】導電性バリア膜が無い場合および厚さ１０ｎ
ｍ未満の場合におけるアニール処理後のＴＤＤＢ特性を
示すグラフである。

【図７１】（ａ）および（ｂ）は、本発明の他の実施の
形態である半導体集積回路装置の銅埋め込み配線層の要
部断面図である。

【図７２】（ａ）は本発明の実施の形態である半導体集
積回路装置の製造工程中における要部平面図、（ｂ）は
（ａ）のＡ−Ａ線の断面図である。

【図７３】（ａ）は図７２に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図７４】（ａ）は図７３に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図７５】（ａ）は図７４に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図７６】（ａ）は図７５に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図７７】（ａ）は本発明の実施の形態である半導体集
積回路装置の製造工程中における要部平面図、（ｂ）は
（ａ）のＡ−Ａ線の断面図である。

【図７８】（ａ）は図７７に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図７９】（ａ）は図７８に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図８０】（ａ）は図７９に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図８１】（ａ）は図８０に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図８２】（ａ）は図８１に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図８３】（ａ）は図８２に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図８４】（ａ）は図８３に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図８５】（ａ）は図８４に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図８６】（ａ）は図８５に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図８７】（ａ）は図８６に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図８８】（ａ）は図８７に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。

【図８９】（ａ）および（ｂ）は、本発明のさらに他の
実施の形態である半導体集積回路装置の銅埋め込み配線
層の要部断面図である。

【符号の説明】

１ 半導体基板 ２ 素子分離溝 ３ 絶縁膜 ４ ｐ型ウエル ５ ｎ型ウエル ６ ゲート絶縁膜 ７ ゲート電極 ８ ゲートキャップ膜 ９ サイドウォール １０ａ ｎ^-型半導体領域 １０ｂ ｎ⁺型半導体領域 １１ａ ｐ^-型半導体領域 １１ｂ ｐ⁺型半導体領域 １２ シリサイド層 １３ 絶縁膜 １４ａ〜１４ｃ コンタクトホール １５ プラグ １６ａ，１６ｂ 絶縁膜 １７ スルーホール １８ プラグ １９ａ，１９ｂ 絶縁膜 ２０ａ 配線溝（配線開口部） ２１ａ 導電性バリア膜（第１の導体膜） ２２ａ 主導体膜（第２の導体膜） ２３ａ 埋め込み配線 ２５ ＣＭＰ装置 ２５ａ ローダ ２５ｂ 研磨処理部 ２５ｃ 研磨処理部 ２５ｄ 防食処理部 ２５ｅ 侵漬処理部 ２５ｆ 後洗浄処理部 ２５ｆ１ 第１後洗浄処理部 ２５ｆ２ 還元処理部 ２５ｆ３ 第２洗浄処理部 ２６ａ 筐体 ２６ｂ 回転軸 ２６ｃ モータ ２６ｄ 研磨盤 ２６ｅ 研磨パッド ２６ｆ ウエハキャリア ２６ｆ１ 凹部 ２６ｇ 駆動軸 ２６ｈ スラリ供給管 ２６ｉ ドレッサ ２６ｊ 駆動軸 ２７ スクラブ洗浄装置 ２７ａ モータ ２７ｂ ステージ ２７ｃ ブラシ ２７ｃ１ 突起 ２８ ディスクブラシ ２９ ペンブラシ ３０ａ ロードロック室 ３０ｂ１ 処理室 ３０ｂ２ 処理室 ３０ｃ カセットインタフェイス ３０ｄ ロボット ３０ｅ ゲートバルブ ３０ｆ サセプタ ３０ｇ バッフル板 ３０ｈ 支持部材 ３０ｉ 電極 ３０ｊ 絶縁板 ３０ｋ 反射ユニット ３０ｍ ランプ ３０ｎ 赤外線 ３０ｐ 石英窓 ３０ｑ ガスポート ３０ｒ 真空マニホールド ３１ ＣＭＰ装置 ３１ａ 研磨処理部 ３１ｂ 後洗浄部 ３１ｃ１ 第１定盤 ３１ｃ２ 第２定盤 ３１ｄ クリーン・ステーション ３１ｇ 回転アーム ３１ｅ ローダ ３１ｆ アンローダ ３１ｈ ローダ ３１ｉ１ 第１洗浄部 ３１ｉ２ 第２洗浄部 ３１ｊ スピンドライヤ ３１ｋ アンローダ ３１ｎ 駆動機構 ３１ｐ 研磨パッド ３１ｑ 駆動機構 ３１ｒ ウエハキャリア ３１ｓ ウエハチャック ３１ｔ リテーナリング ３１ｕ スラリ供給管 ３１ｖ 駆動機構 ３１ｗ ドレッサ ３１ｍ 遮光壁 ３３ スルーホール（配線開口部） ３４ プラグ ３５ スルーホール（配線開口部） ４０ 反射防止膜 ４１ フォトレジストパターン ４２ 反射防止膜 ４３ フォトレジストパターン ６５，６５ａ，６５ｂ 埋め込み配線 ６６ 絶縁膜 ６７ 配線溝 ６８ キャップ膜 Ｍ１ 第１層配線 Ｍ２ 第２層配線 Ｍ３ 第３層配線 Ｍ４ 第４層配線 Ｍ５ 第５層配線 Ｍ６ 第６層配線 Ｍ７ 第７層配線 Ｑp ｐチャネル型ＭＩＳＦＥＴ Ｑn ｎチャネル型ＭＩＳＦＥＴ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8234 Ｈ０１Ｌ 27/08 １０２Ｄ 27/088 (72)発明者 小西 信博 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 大橋 直史 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 丸山 裕之 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 5F033 HH04 HH08 HH11 HH18 HH19 HH21 HH23 HH25 HH28 HH32 HH33 HH34 JJ19 JJ33 KK01 KK19 KK25 KK27 MM01 MM02 MM07 MM12 MM13 NN06 NN07 PP06 PP15 PP21 PP22 PP27 PP28 PP33 QQ09 QQ10 QQ25 QQ31 QQ37 QQ48 QQ73 QQ75 QQ90 QQ91 QQ98 RR01 RR04 RR06 RR09 RR11 RR15 RR21 RR29 SS01 SS03 SS11 SS15 SS21 XX00 XX31 5F048 AC01 BA01 BB05 BB08 BB09 BB11 BC06 BE03 BF06 BF12 BG01 BG13 DA24

Claims (39)

【特許請求の範囲】
1. 【請求項１】 以下の工程を有することを特徴とする半
   導体集積回路装置の製造方法； （ａ）半導体基板の第１の主面上に第１の絶縁膜を堆積
   する工程、（ｂ）前記第１の絶縁膜に配線開口部を形成
   する工程、（ｃ）前記配線開口部内を含む前記第１の絶
   縁膜上に、配線形成用の第１の導体膜および銅を主成分
   とする配線形成用の第２の導体膜を順に堆積する工程、
   （ｄ）前記配線形成用の第１，第２の導体膜を研磨する
   ことにより、前記配線開口部内に配線を形成する研磨工
   程、（ｅ）前記研磨工程後の半導体基板に対して洗浄処
   理を施す工程、（ｆ）前記洗浄処理後の半導体基板に対
   して水素ガス雰囲気中においてプラズマ処理を施す工
   程、（ｇ）前記洗浄処理後の半導体基板に対してアンモ
   ニアガス雰囲気中においてプラズマ処理を施す工程、
   （ｈ）前記水素ガスプラズマおよびアンモニアガスプラ
   ズマ処理後、前記第１の絶縁膜および前記配線上に第２
   の絶縁膜を堆積する工程。
2. 【請求項２】 請求項１記載の半導体集積回路装置の製
   造方法において、前記洗浄処理は、アルカリ性溶液を用
   いた洗浄処理および酸性溶液を用いた洗浄処理を有する
   ことを特徴とする半導体集積回路装置の製造方法。
3. 【請求項３】 請求項２記載の半導体集積回路装置の製
   造方法において、前記アルカリ性溶液がアミノエタノー
   ルを含むことを特徴とする半導体集積回路装置の製造方
   法。
4. 【請求項４】 請求項２記載の半導体集積回路装置の製
   造方法において、前記洗浄処理は、前記アルカリ性溶液
   を用いた洗浄処理、還元性処理および前記酸性溶液を用
   いた洗浄処理を順に施す工程を有することを特徴とする
   半導体集積回路装置の製造方法。
5. 【請求項５】 請求項２記載の半導体集積回路装置の製
   造方法において、前記研磨工程後、前記洗浄処理前に、
   還元性処理を施す工程を有することを特徴とする半導体
   集積回路装置の製造方法。
6. 【請求項６】 請求項２記載の半導体集積回路装置の製
   造方法において、前記研磨工程後、前記酸性溶液を用い
   た洗浄処理の前に、還元性処理を施す工程を有すること
   を特徴とする半導体集積回路装置の製造方法。
7. 【請求項７】 請求項６記載の半導体集積回路装置の製
   造方法において、前記還元性処理は、前記半導体基板に
   対して水素ガス雰囲気中において熱処理を施すものであ
   ることを特徴とする半導体集積回路装置の製造方法。
8. 【請求項８】 請求項６記載の半導体集積回路装置の製
   造方法において、前記還元性処理は、前記半導体基板に
   対して水素ガスプラズマ処理を施すものであることを特
   徴とする半導体集積回路装置の製造方法。
9. 【請求項９】 請求項６記載の半導体集積回路装置の製
   造方法において、前記還元性処理は、前記半導体基板に
   対してアンモニアガスプラズマ処理を施すものであるこ
   とを特徴とする半導体集積回路装置の製造方法。
10. 【請求項１０】 請求項１記載の半導体集積回路装置の
    製造方法において、前記洗浄処理は、酸性溶液を用いた
    洗浄処理を施す工程を有することを特徴とする半導体集
    積回路装置の製造方法。
11. 【請求項１１】 請求項１０記載の半導体集積回路装置
    の製造方法において、前記研磨工程後、前記酸性溶液を
    用いた洗浄処理の前に、還元性処理を施す工程を有する
    ことを特徴とする半導体集積回路装置の製造方法。
12. 【請求項１２】 請求項１記載の半導体集積回路装置の
    製造方法において、前記洗浄処理後であって、前記水素
    ガスプラズマおよびアンモニアガスプラズマ処理前に、
    前記半導体基板に対して還元性ガス雰囲気中において熱
    処理を施すことを特徴とする半導体集積回路装置の製造
    方法。
13. 【請求項１３】 請求項１記載の半導体集積回路装置の
    製造方法において、前記銅を主成分とする配線形成用の
    第２の導体膜をメッキ法によって堆積することを特徴と
    する半導体集積回路装置の製造方法。
14. 【請求項１４】 請求項１記載の半導体集積回路装置の
    製造方法において、前記第１の絶縁膜が低誘電率な絶縁
    膜からなることを特徴とする半導体集積回路装置の製造
    方法。
15. 【請求項１５】 請求項１記載の半導体集積回路装置の
    製造方法において、前記水素ガスプラズマおよびアンモ
    ニアガスプラズマ処理後、大気開放せずに連続して、前
    記第１の絶縁膜および前記配線上に、前記第２の絶縁膜
    を堆積することを特徴とする半導体集積回路装置の製造
    方法。
16. 【請求項１６】 請求項１記載の半導体集積回路装置の
    製造方法において、前記第２の絶縁膜は、窒化シリコン
    膜または炭化シリコン膜からなることを特徴とする半導
    体集積回路装置の製造方法。
17. 【請求項１７】 請求項１記載の半導体集積回路装置の
    製造方法において、前記研磨工程における処理は砥粒フ
    リー化学機械研磨処理を有することを特徴とする半導体
    集積回路装置の製造方法。
18. 【請求項１８】 以下の工程を有することを特徴とする
    半導体集積回路装置の製造方法； （ａ）半導体基板の第１の主面上に第１の絶縁膜を堆積
    する工程、（ｂ）前記第１の絶縁膜に配線開口部を形成
    する工程、（ｃ）前記配線開口部内を含む前記第１の絶
    縁膜上に、銅を主成分とする配線形成用の導体膜を堆積
    する工程、（ｄ）前記銅を主成分とする配線形成用の導
    体膜を研磨することにより、前記配線開口部内に配線を
    形成する研磨工程、（ｅ）前記研磨工程後の半導体基板
    に対して洗浄処理を施す工程、（ｆ）前記洗浄処理後の
    半導体基板に対して水素ガス雰囲気中においてプラズマ
    処理を施す工程、（ｇ）前記洗浄処理後の半導体基板に
    対してアンモニアガス雰囲気中においてプラズマ処理を
    施す工程、（ｈ）前記水素ガスプラズマおよびアンモニ
    アガスプラズマ処理後、前記第１の絶縁膜および前記配
    線上に第２の絶縁膜を堆積する工程。
19. 【請求項１９】 以下の工程を有することを特徴とする
    半導体集積回路装置の製造方法； （ａ）半導体基板の第１の主面上に第１の絶縁膜を堆積
    する工程、（ｂ）前記第１の絶縁膜に配線開口部を形成
    する工程、（ｃ）前記配線開口部内を含む前記第１の絶
    縁膜上に、配線形成用の第１の導体膜および銅を主成分
    とする配線形成用の第２の導体膜を順に堆積する工程、
    （ｄ）前記配線形成用の第１，第２の導体膜を研磨する
    ことにより、前記配線開口部内に配線を形成する工程、
    （ｅ）前記研磨工程後の半導体基板に対して、アルカリ
    性溶液を用いた洗浄処理、還元性処理および前記酸性溶
    液を用いた洗浄処理を順に施す工程、（ｆ）前記第１の
    絶縁膜および前記配線上に第２の絶縁膜を堆積する工
    程。
20. 【請求項２０】 請求項１９記載の半導体集積回路装置
    の製造方法において、前記アルカリ性溶液がアミノエタ
    ノールを含むことを特徴とする半導体集積回路装置の製
    造方法。
21. 【請求項２１】 請求項１９記載の半導体集積回路装置
    の製造方法において、前記還元性処理は、前記半導体基
    板に対して水素ガス雰囲気中において熱処理を施すもの
    であることを特徴とする半導体集積回路装置の製造方
    法。
22. 【請求項２２】 請求項１９記載の半導体集積回路装置
    の製造方法において、前記還元性処理は、前記半導体基
    板に対して水素ガスプラズマ処理を施すものであること
    を特徴とする半導体集積回路装置の製造方法。
23. 【請求項２３】 請求項１９記載の半導体集積回路装置
    の製造方法において、前記還元性処理は、前記半導体基
    板に対してアンモニアガスプラズマ処理を施すものであ
    ることを特徴とする半導体集積回路装置の製造方法。
24. 【請求項２４】 請求項１９記載の半導体集積回路装置
    の製造方法において、前記銅を主成分とする配線形成用
    の第２の導体膜をメッキ法によって堆積することを特徴
    とする半導体集積回路装置の製造方法。
25. 【請求項２５】 請求項１９記載の半導体集積回路装置
    の製造方法において、前記第１の絶縁膜は低誘電率な絶
    縁膜からなることを特徴とする半導体集積回路装置の製
    造方法。
26. 【請求項２６】 請求項１９記載の半導体集積回路装置
    の製造方法において、前記（ｅ）工程後、前記第２の絶
    縁膜の形成工程前に、前記半導体基板に対してアンモニ
    アガスプラズマ処理を施す工程を有することを特徴とす
    る半導体集積回路装置の製造方法。
27. 【請求項２７】 請求項１９記載の半導体集積回路装置
    の製造方法において、前記第２の絶縁膜は、ＳｉＮ膜、
    ＳｉＣ膜またはＳｉＯＣ膜からなることを特徴とする半
    導体集積回路装置の製造方法。
28. 【請求項２８】 請求項１９記載の半導体集積回路装置
    の製造方法において、前記研磨工程の処理は砥粒フリー
    化学機械研磨処理を有することを特徴とする半導体集積
    回路装置の製造方法。
29. 【請求項２９】 以下の工程を有することを特徴とする
    半導体集積回路装置の製造方法； （ａ）半導体基板の第１の主面上に第１の絶縁膜を堆積
    する工程、（ｂ）前記第１の絶縁膜に配線開口部を形成
    する工程、（ｃ）前記配線開口部内を含む前記第１の絶
    縁膜上に、配線形成用の第１の導体膜および銅を主成分
    とする配線形成用の第２の導体膜を順に堆積する工程、
    （ｄ）前記配線形成用の第１，第２の導体膜を研磨する
    ことにより、前記配線開口部内に配線を形成する工程、
    （ｅ）前記研磨工程後の半導体基板に対して、還元性処
    理および前記酸性溶液を用いた洗浄処理を順に施す工
    程、（ｆ）前記第１の絶縁膜および前記配線上に第２の
    絶縁膜を堆積する工程。
30. 【請求項３０】 請求項２９記載の半導体集積回路装置
    の製造方法において、前記還元性処理は、前記半導体基
    板に対して水素ガス雰囲気中において熱処理を施すもの
    であることを特徴とする半導体集積回路装置の製造方
    法。
31. 【請求項３１】 請求項２９記載の半導体集積回路装置
    の製造方法において、前記還元性処理は、前記半導体基
    板に対して水素ガスプラズマ処理を施すものであること
    を特徴とする半導体集積回路装置の製造方法。
32. 【請求項３２】 請求項２９記載の半導体集積回路装置
    の製造方法において、前記還元性処理は、前記半導体基
    板に対してアンモニアガスプラズマ処理を施すものであ
    ることを特徴とする半導体集積回路装置の製造方法。
33. 【請求項３３】 請求項２９記載の半導体集積回路装置
    の製造方法において、前記銅を主成分とする配線形成用
    の導体膜をメッキ法によって堆積することを特徴とする
    半導体集積回路装置の製造方法。
34. 【請求項３４】 請求項２９記載の半導体集積回路装置
    の製造方法において、前記第１の絶縁膜は低誘電率な絶
    縁膜からなることを特徴とする半導体集積回路装置の製
    造方法。
35. 【請求項３５】 請求項２９記載の半導体集積回路装置
    の製造方法において、前記（ｅ）工程後、前記第２の絶
    縁膜の形成工程前に、前記半導体基板に対してアンモニ
    アガスプラズマ処理を施す工程を有することを特徴とす
    る半導体集積回路装置の製造方法。
36. 【請求項３６】 請求項２９記載の半導体集積回路装置
    の製造方法において、前記第２の絶縁膜は、ＳｉＮ膜、
    ＳｉＣ膜またはＳｉＯＣ膜からなることを特徴とする半
    導体集積回路装置の製造方法。
37. 【請求項３７】 請求項２９記載の半導体集積回路装置
    の製造方法において、前記研磨工程の処理は砥粒フリー
    化学機械研磨処理を有することを特徴とする半導体集積
    回路装置の製造方法。
38. 【請求項３８】 以下の工程を有することを特徴とする
    半導体集積回路装置の製造方法； （ａ）半導体基板の第１の主面上に第１の絶縁膜を堆積
    する工程、（ｂ）前記第１の絶縁膜に配線開口部を形成
    する工程、（ｃ）前記配線開口部内を含む前記第１の絶
    縁膜上に、銅を主成分とする配線形成用の導体膜を堆積
    する工程、（ｄ）前記銅を主成分とする配線形成用の導
    体膜を研磨することにより、前記配線開口部内に配線を
    形成する工程、（ｅ）前記研磨工程後の半導体基板に対
    して、アルカリ性溶液を用いた洗浄処理、還元性処理お
    よび前記酸性溶液を用いた洗浄処理を順に施す工程、
    （ｆ）前記第１の絶縁膜および前記配線上に第２の絶縁
    膜を堆積する工程。
39. 【請求項３９】 以下の工程を有することを特徴とする
    半導体集積回路装置の製造方法； （ａ）半導体基板の第１の主面上に第１の絶縁膜を堆積
    する工程、（ｂ）前記第１の絶縁膜に配線開口部を形成
    する工程、（ｃ）前記配線開口部内を含む前記第１の絶
    縁膜上に、銅を主成分とする配線形成用の導体膜を堆積
    する工程、（ｄ）前記銅を主成分とする配線形成用の導
    体膜を研磨することにより、前記配線開口部内に配線を
    形成する工程、（ｅ）前記研磨工程後の半導体基板に対
    して、還元性処理および前記酸性溶液を用いた洗浄処理
    を順に施す工程、（ｆ）前記第１の絶縁膜および前記配
    線上に第２の絶縁膜を堆積する工程。