JP2002110645A - Method for cleaning semiconductor device manufacturing apparatus - Google Patents
Method for cleaning semiconductor device manufacturing apparatusInfo
- Publication number
- JP2002110645A JP2002110645A JP2000296083A JP2000296083A JP2002110645A JP 2002110645 A JP2002110645 A JP 2002110645A JP 2000296083 A JP2000296083 A JP 2000296083A JP 2000296083 A JP2000296083 A JP 2000296083A JP 2002110645 A JP2002110645 A JP 2002110645A
- Authority
- JP
- Japan
- Prior art keywords
- reaction chamber
- gas
- wafer
- cosi
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Plasma Technology (AREA)
- Cleaning In General (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 反応室内に残留したCoを大気開放すること
なく除去し、CoSi2の使用品種と非使用品種との製
造を共有化し、製造効率を向上させる。
【解決手段】 真空に排気された反応室17に導入した
ガスに高周波電力を印加することでガスプラズマ19b
を生成する。その後、前記生成されたガスプラズマ19
bと前記反応室17の内壁に付着したCo原子18とを
反応させることで、この反応室17の内壁に付着したC
o原子18を前記反応室17内から除去する。ここで、
前記ガスプラズマ19bは、前記反応室17内に導入さ
れたCOガスと分子式に少なくとも一つのHを含むガス
との混合ガスに高周波電力を印加して生成されている。
PROBLEM TO BE SOLVED: To remove Co remaining in a reaction chamber without opening to the atmosphere, to share production of CoSi 2 used and non-used types, and to improve production efficiency. SOLUTION: A gas plasma 19b is applied by applying high frequency power to a gas introduced into a reaction chamber 17 evacuated to a vacuum.
Generate Thereafter, the generated gas plasma 19
b and the Co atoms 18 adhered to the inner wall of the reaction chamber 17 react with each other, whereby C adhering to the inner wall of the reaction chamber 17 is formed.
o The atoms 18 are removed from the reaction chamber 17. here,
The gas plasma 19b is generated by applying high frequency power to a mixed gas of a CO gas introduced into the reaction chamber 17 and a gas containing at least one H in a molecular formula.
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置の製造装
置の洗浄方法に係り、特に真空中で半導体装置を処理す
る際に反応室の内壁に付着した重金属を除去する方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for cleaning a semiconductor device manufacturing apparatus, and more particularly to a method for removing heavy metals adhering to an inner wall of a reaction chamber when processing a semiconductor device in a vacuum.
【0002】[0002]
【従来の技術】LSIの微細化と高速化に伴い、ゲート
配線と拡散層の低抵抗化のために、高融点金属とSiと
の化合物であるシリサイドがゲート配線材及び拡散層と
して用いられることが一般的となっている。また、近
年、LSIにおいて、シリサイドのための金属としてC
oが採用されはじめている。2. Description of the Related Art Along with miniaturization and speeding-up of an LSI, silicide, which is a compound of a refractory metal and Si, is used as a gate wiring material and a diffusion layer in order to reduce the resistance of a gate wiring and a diffusion layer. Has become commonplace. In recent years, in LSI, as a metal for silicide, C
o has begun to be adopted.
【0003】図6乃至図8は、従来技術による半導体装
置の製造工程を示す図である。図6はコンタクトホール
開口後のウエハの断面図を示し、図7はエッチング処理
後の反応室の状況を示し、図8はCoを反応室の内壁に
残留させた状態でドライエッチング処理を行った場合の
ガスプラズマと反応室内のCoとの反応を示している。
以下、従来技術による半導体装置の製造方法について説
明する。FIGS. 6 to 8 are views showing a manufacturing process of a semiconductor device according to the prior art. 6 shows a cross-sectional view of the wafer after the opening of the contact hole, FIG. 7 shows a state of the reaction chamber after the etching processing, and FIG. 8 shows a dry etching processing with Co remaining on the inner wall of the reaction chamber. In this case, the reaction between the gas plasma and Co in the reaction chamber is shown.
Hereinafter, a method of manufacturing a semiconductor device according to the related art will be described.
【0004】まず、図6に示すように、Si基板11の
表面近傍にCoSi2層12が形成される。これらSi
基板11及びCoSi2層12上にCoSi2層12の
バリア膜であるSiN膜13と絶縁膜である酸化膜14
とが成膜される。ここで、SiN膜13の膜厚は例えば
450Åであり、酸化膜14の膜厚は例えば4500Å
である。次に、酸化膜14上にレジスト膜15が回転塗
布され、リソグラフィ及びエッチングを用いて所望の電
気回路パターンにレジスト膜15がパターニングされ
る。[0006] First, as shown in FIG. 6, a CoSi 2 layer 12 is formed near the surface of a Si substrate 11. These Si
On the substrate 11 and the CoSi 2 layer 12, a SiN film 13 as a barrier film of the CoSi 2 layer 12 and an oxide film 14 as an insulating film
Is formed. Here, the thickness of the SiN film 13 is, for example, 450 °, and the thickness of the oxide film 14 is, for example, 4500 °.
It is. Next, a resist film 15 is spin-coated on the oxide film 14, and the resist film 15 is patterned into a desired electric circuit pattern using lithography and etching.
【0005】次に、ドライエッチング技術により、パタ
ーニングされたレジスト膜15をマスクとして、SiN
膜13の表面が露出するまで酸化膜14がエッチングさ
れる。この時のエッチング条件は、例えば、圧力は40
mT、RF電力は1700W、ガスはC4F8/CO/
Ar=16/300/380sccmである。次に、エ
ッチングにより、露出されたSiN膜13が除去され
る。この時のエッチング条件は、例えば、圧力は50m
T、RF電力は150W、ガスはCF4/Ar=10/
180sccmである。このようにして、CoSi2層
12上にコンタクトホール16が形成される。Next, using the resist film 15 patterned by dry etching as a mask,
Oxide film 14 is etched until the surface of film 13 is exposed. The etching conditions at this time are, for example, a pressure of 40
mT, RF power is 1700 W, gas is C 4 F 8 / CO /
Ar = 16/300/380 sccm. Next, the exposed SiN film 13 is removed by etching. The etching condition at this time is, for example, a pressure of 50 m.
T, RF power is 150 W, gas is CF 4 / Ar = 10 /
180 sccm. Thus, the contact hole 16 is formed on the CoSi 2 layer 12.
【0006】ここで、図6に示すように、コンタクトホ
ール16の形成後は、CoSi2層12が50Å程度エ
ッチングされている。これは、Si基板11上の全ての
コンタクトホール16を等しく開口するために、SiN
膜13の膜厚に対してある一定以上の過剰なエッチング
を行うためである。この過剰なエッチングは一般的にオ
ーバーエッチングと呼ばれ、例えば膜厚の10%(ここ
ではSiN膜13の膜厚換算で45Å)相当の時間をS
iN膜13の膜厚分のエッチング時間に足してエッチン
グするものである。このオーバーエッチングは、Si基
板11上で確実にコンタクトホール16を開口し、コン
タクトとCoSi2層12との電気的接触を確保するた
めに省略のできないものである。Here, as shown in FIG. 6, after forming the contact hole 16, the CoSi 2 layer 12 is etched by about 50 °. This is because, in order to open all the contact holes 16 on the Si substrate 11 equally, the SiN
This is for performing an excessive etching of a certain amount or more with respect to the film thickness of the film 13. This excessive etching is generally called over-etching. For example, a time equivalent to 10% of the film thickness (here, 45 ° in terms of the thickness of the SiN film 13) is set to S.
The etching is performed by adding the etching time for the thickness of the iN film 13. This over-etching cannot be omitted in order to reliably open the contact hole 16 on the Si substrate 11 and to secure electrical contact between the contact and the CoSi 2 layer 12.
【0007】上述するSiウエハ10aのエッチング処
理は、図7に示すように、ドライエッチング装置の反応
室17内において、下部電極21上にSiウエハ10a
が載置されて行われる。なお、下部電極21には高周波
電力を印加する高周波電源22が接続され、この高周波
電源22と下部電極21間にはブロッキングコンデンサ
23が配置されている。As shown in FIG. 7, the etching of the Si wafer 10a is performed on the lower electrode 21 in the reaction chamber 17 of the dry etching apparatus, as shown in FIG.
Is carried out. The lower electrode 21 is connected to a high-frequency power supply 22 for applying high-frequency power, and a blocking capacitor 23 is arranged between the high-frequency power supply 22 and the lower electrode 21.
【0008】ところで、オーバーエッチング時にエッチ
ングされたCoSi2層12のSiは、以下の式(1)
に示す反応により、フッ化物になって排気される。Incidentally, the Si of the CoSi 2 layer 12 etched at the time of over-etching is expressed by the following equation (1).
Is converted to fluoride and exhausted.
【0009】 Si+4F→SiF4↑ (1) しかし、CoはFにより錯体が形成されるため、Coの
排気は困難である。従って、CoSi2層12上にコン
タクトホール16の開口が行われた後は、図7に示すよ
うに、ドライエッチング装置における反応室17の内壁
やSiウエハ10a上に、Co18が残留している。な
お、図7中の破線部は、Co18の付着領域を示してい
る。Si + 4F → SiF 4 ↑ (1) However, it is difficult to exhaust Co since a complex is formed by F. Therefore, after the contact hole 16 is formed on the CoSi 2 layer 12, as shown in FIG. 7, Co 18 remains on the inner wall of the reaction chamber 17 in the dry etching apparatus or on the Si wafer 10a. In addition, the broken line part in FIG. 7 has shown the adhesion area | region of Co18.
【0010】次に、図8に示すように、コンタクトホー
ル16が形成されたSiウエハ10aが反応室17から
搬出され、新たな別のSiウエハ10bが反応室17の
下部電極21上に搬入される。そして、Co18を反応
室17の内壁に残留させた状態で、Siウエハ10bの
ドライエッチング処理が行われる。Next, as shown in FIG. 8, the Si wafer 10a in which the contact hole 16 is formed is carried out of the reaction chamber 17, and another new Si wafer 10b is carried in on the lower electrode 21 of the reaction chamber 17. You. Then, while the Co 18 is left on the inner wall of the reaction chamber 17, the dry etching of the Si wafer 10b is performed.
【0011】この際、プラズマ19中のイオンによって
反応室17の内壁はスパッタリングされるため、Co1
8が内壁から叩き出される。この時のプラズマ19の生
成条件は、例えば、圧力は50mT、RF電力は150
W、ガスはCF4/Ar=10/180sccmであ
る。At this time, since the inner wall of the reaction chamber 17 is sputtered by ions in the plasma 19, Co1
8 is beaten from the inner wall. The conditions for generating the plasma 19 at this time are, for example, a pressure of 50 mT and an RF power of 150
W and gas are CF 4 / Ar = 10/180 sccm.
【0012】しかし、この叩き出されたCo18は、プ
ラズマ19中でイオン化され、ある確率で再びSiウエ
ハ10b上に飛来し半導体装置を汚染する。Co18は
CoSi2となっているときにはシリサイド自体が安定
であるため、デバイス動作上問題とはならないが、Si
ウエハ10b上に飛来する程度の量ではCoSi2を形
成することができず、Siウエハ10b中に拡散するだ
けである。このような場合には、ウエハに結晶欠陥を誘
発したり、ゲート酸化膜中に準位を形成したりするなど
してデバイス動作上問題が生じる。However, the beaten-out Co 18 is ionized in the plasma 19, and comes back onto the Si wafer 10b with a certain probability to contaminate the semiconductor device. When Co18 is CoSi 2 , the silicide itself is stable, so that there is no problem in device operation.
CoSi 2 cannot be formed in such an amount as to fly over the wafer 10b, but only diffuses into the Si wafer 10b. In such a case, a problem occurs in device operation such as inducing a crystal defect in the wafer or forming a level in the gate oxide film.
【0013】図9は、Co18を反応室17内壁に残留
させたまま、ガスプラズマを生成させ、反応室17の下
部電極21に載置したSiウエハ10bの表面を分析し
た結果である。この時のプラズマの生成条件は、例え
ば、圧力は50mT、RF電力は150W、ガスはCF
4/Ar=10/180sccmである。FIG. 9 shows a result of analyzing the surface of the Si wafer 10b placed on the lower electrode 21 of the reaction chamber 17 by generating gas plasma while leaving Co18 on the inner wall of the reaction chamber 17. The plasma generation conditions at this time are, for example, a pressure of 50 mT, an RF power of 150 W, and a gas of CF.
4 / Ar = 10/180 sccm.
【0014】図9に示すように、Coが1E12ato
ms/cm2以上検出されていることがわかる。このC
oによる汚染量はCoSi2を用いないデバイスでは結
晶欠陥を誘発する可能性がありデバイス動作上問題とな
る。このため、CoSi2を使用するデバイスと、Co
Si2を使用しないデバイスではエッチング装置の共有
が不可能となり、製造工程の運営が難しいという問題が
発生している。As shown in FIG. 9, Co is 1E12ato.
It can be seen that ms / cm 2 or more is detected. This C
The amount of contamination by o may cause a crystal defect in a device not using CoSi 2, which causes a problem in device operation. Therefore, a device using CoSi 2 and a device using CoSi 2
Devices that do not use Si 2 cannot share an etching apparatus, causing a problem that the operation of the manufacturing process is difficult.
【0015】[0015]
【発明が解決しようとする課題】以上のように、CoS
i2を用いないLSIにCoが一定以上の濃度で付着を
した場合には、ウエハに結晶欠陥を誘発したり、ゲート
酸化膜中に準位を形成したりするなど、LSIの動作上
の不具合となり得る可能性を持っている。このため、製
造時において、CoSi2を用いる製品とCoSi2を
用いない製品とは製造ラインを分けることが必要であ
り、効率的な製造が行えないという問題が生じている。As described above, the CoS
When the Co to LSI without using a i 2 has an adhesion above a certain level concentrations wafer or to induce crystal defects, etc. or to form a level in the gate oxide film, defects in the operation of the LSI Has the potential to become Therefore, at the time of manufacture, the product is not used the product and CoSi 2 using CoSi 2 it is necessary to separate the production line, a problem that efficient production can not be performed occurs.
【0016】本発明は上記課題を解決するためになされ
たものであり、その目的とするところは、反応室内に残
留したCoを大気開放することなく除去し、CoSi2
の使用品種と非使用品種との製造を共有化し、製造効率
を向上させることが可能な半導体装置の製造装置の洗浄
方法を提供することにある。The present invention has been made in order to solve the above-mentioned problems, and an object of the present invention is to remove Co remaining in a reaction chamber without opening to the atmosphere, and to remove CoSi 2.
It is an object of the present invention to provide a method of cleaning a semiconductor device manufacturing apparatus capable of sharing production of a used product type and a non-used product type and improving production efficiency.
【0017】[0017]
【課題を解決するための手段】本発明は、前記目的を達
成するために以下に示す手段を用いている。The present invention uses the following means to achieve the above object.
【0018】本発明の半導体装置の製造装置の洗浄方法
は、真空に排気された反応室に導入したガスに高周波電
力を印加することでガスプラズマを生成する工程と、前
記生成されたガスプラズマと前記反応室の内壁に付着し
たCo原子とを反応させることで、この反応室の内壁に
付着したCo原子を前記反応室内から除去する工程とを
含んでいる。According to the method of cleaning a semiconductor device manufacturing apparatus of the present invention, a gas plasma is generated by applying high-frequency power to a gas introduced into a vacuum-evacuated reaction chamber; Removing the Co atoms attached to the inner wall of the reaction chamber from the reaction chamber by reacting the atoms with the Co atoms attached to the inner wall of the reaction chamber.
【0019】前記ガスプラズマは、前記反応室内に導入
されたCOガスに高周波電力を印加して生成されてもよ
い。[0019] The gas plasma may be generated by applying high-frequency power to a CO gas introduced into the reaction chamber.
【0020】また、前記ガスプラズマは、前記反応室内
に導入されたCOガスと分子式に少なくとも一つのHを
含むガスとの混合ガスに高周波電力を印加して生成され
てもよい。ここで、前記分子式に少なくとも一つのHを
含むガスとは、例えば、CHF3、CH2F2、N
H3、CH3OHのいずれかからなるガスである。Further, the gas plasma may be generated by applying high frequency power to a mixed gas of a CO gas introduced into the reaction chamber and a gas containing at least one H in a molecular formula. Here, the gas containing at least one H in the molecular formula is, for example, CHF 3 , CH 2 F 2 , N
It is a gas composed of either H 3 or CH 3 OH.
【0021】上記本発明の半導体装置の製造装置の洗浄
方法によれば、プラズマ処理を行うことで、反応室内に
残留したCo原子を大気開放することなく効果的に除去
することが可能である。従って、CoSi2の使用品種
と非使用品種との製造を共有化するこができるため、製
造効率を向上させることが可能となる。According to the method for cleaning a semiconductor device manufacturing apparatus of the present invention, it is possible to effectively remove Co atoms remaining in the reaction chamber without opening to the atmosphere by performing the plasma treatment. Therefore, since the production of the used product type and the non-used product type of CoSi 2 can be shared, the production efficiency can be improved.
【0022】[0022]
【発明の実施の形態】本発明の半導体装置の製造装置の
洗浄方法は、CoSi2を用いた半導体装置の製造工程
において、ドライエッチングを用いてCoSi2層上に
コンタクトホールを開口する場合に、反応室を大気開放
することなく反応室内に残留したCoを除去することを
可能にしたものである。以下に、本発明の実施の形態を
図面を参照して説明する。Cleaning method of an apparatus for manufacturing a semiconductor device of the embodiment of the present invention is a manufacturing process of a semiconductor device using the CoSi 2, when the contact hole to the CoSi 2 layer on by dry etching, This makes it possible to remove Co remaining in the reaction chamber without opening the reaction chamber to the atmosphere. Embodiments of the present invention will be described below with reference to the drawings.
【0023】図1乃至図4は、本発明の実施の形態によ
る半導体装置の製造装置の洗浄工程を示す図である。図
1はコンタクトホール開口前のウエハの断面図を示し、
図2はコンタクトホール開口後のウエハの断面図を示
し、図3はエッチング処理後の反応室の状況を示し、図
4はCoを反応室の内壁に残留させた状態でドライエッ
チング処理を行った場合のガスプラズマと反応室内のC
oとの反応を示している。以下、本発明の実施の形態に
よる半導体装置の製造装置の洗浄方法について説明す
る。FIGS. 1 to 4 are views showing a cleaning step of the semiconductor device manufacturing apparatus according to the embodiment of the present invention. FIG. 1 shows a cross-sectional view of the wafer before opening the contact hole.
FIG. 2 shows a cross-sectional view of the wafer after opening the contact holes, FIG. 3 shows the state of the reaction chamber after the etching processing, and FIG. 4 shows a dry etching processing with Co remaining on the inner wall of the reaction chamber. Gas plasma and C in the reaction chamber
The reaction with o is shown. Hereinafter, a method for cleaning a semiconductor device manufacturing apparatus according to an embodiment of the present invention will be described.
【0024】まず、図1に示すように、Si基板11の
表面近傍にCoSi2層12が形成される。これらSi
基板11及びCoSi2層12上にCoSi2層12の
バリア膜であるSiN膜13と絶縁膜である酸化膜14
とが成膜される。ここで、SiN膜13の膜厚は例えば
450Åであり、酸化膜14の膜厚は例えば4500Å
である。次に、酸化膜14上にレジスト膜15が回転塗
布され、リソグラフィ及びエッチングを用いて所望の電
気回路パターンにレジスト膜15がパターニングされ
る。First, as shown in FIG. 1, a CoSi 2 layer 12 is formed near the surface of a Si substrate 11. These Si
On the substrate 11 and the CoSi 2 layer 12, an SiN film 13 as a barrier film of the CoSi 2 layer 12 and an oxide film 14 as an insulating film
Is formed into a film. Here, the thickness of the SiN film 13 is, for example, 450 °, and the thickness of the oxide film 14 is, for example, 4500 °.
It is. Next, a resist film 15 is spin-coated on the oxide film 14, and the resist film 15 is patterned into a desired electric circuit pattern using lithography and etching.
【0025】次に、図2に示すように、ドライエッチン
グ技術により、パターニングされたレジスト膜15をマ
スクとして、SiN膜13の表面が露出するまで酸化膜
14がエッチングされる。この時のエッチング条件は、
例えば、圧力は40mT、RF電力は1700W、ガス
はC4F8/CO/Ar=16/300/380scc
mである。次に、酸化膜14のエッチングが行われた反
応室とは別の反応室17で、エッチングにより、露出さ
れたSiN膜13が除去される。この時のエッチング条
件は、例えば、圧力は50mT、RF電力は150W、
ガスはCF4/Ar=10/180sccmである。こ
のようにして、CoSi2層12上にコンタクトホール
16が形成される。この際、CoSi2層12は50Å
程度エッチングされている。Next, as shown in FIG. 2, the oxide film 14 is etched by dry etching using the patterned resist film 15 as a mask until the surface of the SiN film 13 is exposed. The etching conditions at this time are as follows:
For example, the pressure is 40 mT, the RF power is 1700 W, and the gas is C 4 F 8 / CO / Ar = 16/300/380 scc.
m. Next, the exposed SiN film 13 is removed by etching in a reaction chamber 17 different from the reaction chamber in which the oxide film 14 has been etched. The etching conditions at this time are, for example, a pressure of 50 mT, an RF power of 150 W,
The gas is CF 4 / Ar = 10/180 sccm. Thus, the contact hole 16 is formed on the CoSi 2 layer 12. At this time, the CoSi 2 layer 12 has a thickness of 50 °.
Etched to a degree.
【0026】上述するSiウエハ10aのSiN膜13
のエッチング処理は、図3に示すように、ドライエッチ
ング装置の反応室17内において、下部電極21上にS
iウエハ10aが載置されて行われる。なお、下部電極
21には高周波電力を印加する高周波電源22が接続さ
れ、この高周波電源22と下部電極21間にはブロッキ
ングコンデンサ23が配置されている。The above-mentioned SiN film 13 on the Si wafer 10a
As shown in FIG. 3, the etching process is performed on the lower electrode 21 in the reaction chamber 17 of the dry etching apparatus.
This is performed with the i-wafer 10a placed thereon. The lower electrode 21 is connected to a high-frequency power supply 22 for applying high-frequency power, and a blocking capacitor 23 is arranged between the high-frequency power supply 22 and the lower electrode 21.
【0027】また、CoSi2層12上にコンタクトホ
ール16の開口が行われた後は、CoSi2層12がエ
ッチング除去されているため、図3に示すように、ドラ
イエッチング装置における反応室17の内壁やSiウエ
ハ10a上に、Co18からなるエッチング成生物が残
留している。なお、図3中の破線部は、Co18の付着
領域を示している。Further, after performing the opening of the contact hole 16 on the CoSi 2 layer 12, since the CoSi 2 layer 12 is etched away, as shown in FIG. 3, the reaction chamber 17 in a dry etching apparatus An etching product composed of Co18 remains on the inner wall and the Si wafer 10a. In addition, the broken line part in FIG. 3 has shown the adhesion area | region of Co18.
【0028】その後、コンタクトホール16が形成され
たSiウエハ10aが反応室17から搬出され、新たな
別のSiウエハ10bが反応室17に搬入される。ここ
で、別のSiウエハ10bには、半導体装置を形成した
製品ウエハは用いず、パターニングが全く行われずに半
導体装置が形成されていないウエハを用いる。Thereafter, the Si wafer 10a in which the contact holes 16 are formed is carried out of the reaction chamber 17, and another new Si wafer 10b is carried in the reaction chamber 17. Here, a product wafer on which a semiconductor device is formed is not used as another Si wafer 10b, but a wafer on which no patterning is performed and a semiconductor device is not formed is used.
【0029】次に、図4に示すように、真空排気された
反応室17の内壁にCo18を残留させた状態で、Si
ウエハ10bのドライエッチングが行われる。この際、
COとCHF3とO2との混合ガスに高周波電源により
高周波電力を印加することにより、反応室17内にガス
プラズマ19bが生成される。この時のプラズマ19b
の生成条件は、例えば、圧力は40mT、RF電力は3
00W、ガスはCHF 3/CO/O2=45/300/
5sccm、600秒である。また、Siウエハ10b
中にはC、CF+、CF2+、CF3+、CF4+、C
+、F+、Ar +からなるエッチング種が存在してい
る。Next, as shown in FIG.
With Co18 remaining on the inner wall of the reaction chamber 17, Si
Dry etching of the wafer 10b is performed. On this occasion,
CO and CHF3And O2High frequency power supply to mixed gas with
By applying high-frequency power, gas is introduced into the reaction chamber 17.
Plasma 19b is generated. Plasma 19b at this time
For example, the pressure is 40 mT and the RF power is 3
00W, gas is CHF 3/ CO / O2= 45/300 /
5 sccm for 600 seconds. Also, the Si wafer 10b
Some are C, CF+, CF2+, CF3+, CF4+, C
+, F+, Ar +There is an etching species consisting of
You.
【0030】ところで、CoはCOと反応することで、
以下の式(2)に示す反応により、カルボニル化合物を
生成することが知られている。By the way, Co reacts with CO,
It is known that a reaction represented by the following formula (2) produces a carbonyl compound.
【0031】 2Co+8CO→[Co2(CO)8] (2) さらに、式(2)により生成されたカルボニル化合物が
H2と反応することで、以下の式(3)に示す反応を起
こす。2Co + 8CO → [Co 2 (CO) 8 ] (2) Further, the carbonyl compound produced by the formula (2) reacts with H 2 to cause a reaction represented by the following formula (3).
【0032】 H2+[Co2(CO)8]→2H[Co(CO)4]↑ (3) ここで、式(3)に示すH[Co(CO)4]の沸点は
10℃であり、蒸気圧が非常に高い性質を持つため、反
応室17内にH[Co(CO)4]が残留する可能性は
非常に低い。H2 + [Co 2 (CO) 8 ] → 2H [Co (CO) 4 ] ↑ (3) Here, the boiling point of H [Co (CO) 4 ] shown in the formula (3) is 10 ° C. Since the vapor pressure has a very high property, the possibility that H [Co (CO) 4 ] remains in the reaction chamber 17 is very low.
【0033】従って、COとCHF3とO2とからなる
ガスプラズマ19bに反応室17の内壁に付着したCo
18をさらすことによって、式(2)(3)に示す反応
を起こす。その結果、反応室17の内壁に付着したCo
18がH[Co(CO)4]に変質される。これによ
り、反応室17の内壁に付着したCo18を効率的に反
応室17の外へ排出することが可能になる。Accordingly, the gas plasma 19b composed of CO, CHF 3 and O 2 is exposed to the gas plasma 19b adhering to the inner wall of the reaction chamber 17.
Exposure to 18 causes the reactions shown in equations (2) and (3). As a result, Co adhered to the inner wall of the reaction chamber 17
18 is transformed into H [Co (CO) 4 ]. Thereby, it becomes possible to efficiently discharge Co18 adhered to the inner wall of the reaction chamber 17 to the outside of the reaction chamber 17.
【0034】なお、この時、スパッタリングによってC
o18が反応室17の内壁から脱離してSiウエハ10
b上に付着する場合もあるが、このようなプラズマ処理
には半導体装置が形成されていないSiウエハ10bを
用いるため、Siウエハ10b上に付着したCo18が
デバイス動作にダメージを与えることはない。At this time, C is formed by sputtering.
o18 is detached from the inner wall of the reaction chamber 17 to remove the Si wafer 10
In some cases, however, Co18 attached to the Si wafer 10b does not damage the device operation because the Si wafer 10b on which no semiconductor device is formed is used for such plasma processing.
【0035】図5は、反応室17の内壁にCo18を残
留させたまま、COとCHF3とO 2との混合ガスに高
周波電力を印加してガスプラズマを生成させ、この時、
反応室17の下部電極22に載置したSiウエハ10b
の表面を分析した結果を示している。FIG. 5 shows Co18 remaining on the inner wall of the reaction chamber 17.
CO and CHF3And O 2And high to mixed gas
A frequency plasma is applied to generate gas plasma,
Si wafer 10b placed on lower electrode 22 of reaction chamber 17
2 shows the results of analyzing the surface.
【0036】図5に示すように、分析により検知された
Co量は1E9atoms/cm2程度であり、従来と
比較して3桁程度汚染量が減少していることがわかる。
この程度の汚染量であれば、CoSi2を用いないデバ
イスに結晶欠陥を誘発する可能性はほぼない。従って、
COとCHF3とO2との混合ガスによるプラズマ処理
を行うことでCoSi2を使用するデバイスと、CoS
i2を使用しないデバイスとで、エッチング装置の共有
が可能となり、製造工程の運営を効率化することが可能
になる。As shown in FIG. 5, the amount of Co detected by the analysis is about 1E9 atoms / cm 2 , and it can be seen that the amount of contamination is reduced by about three orders of magnitude as compared with the conventional case.
With such an amount of contamination, there is almost no possibility of inducing a crystal defect in a device not using CoSi 2 . Therefore,
A device using CoSi 2 by performing plasma processing using a mixed gas of CO, CHF 3 and O 2 ,
i 2 In a device that does not use, it is possible to share the etching apparatus, it becomes possible to streamline the management of manufacturing processes.
【0037】上記本発明の実施の形態によれば、COと
CHF3とO2との混合ガスによるプラズマ処理を行う
ことで、反応室17内に残留したCo原子を大気開放す
ることなく効果的に除去することが可能である。従っ
て、CoSi2の使用品種と非使用品種との製造を共有
化するこができるため、製造効率を向上させることが可
能となる。According to the embodiment of the present invention, by performing the plasma treatment with the mixed gas of CO, CHF 3 and O 2 , the Co atoms remaining in the reaction chamber 17 can be effectively released without opening to the atmosphere. Can be removed. Therefore, since the production of the used product type and the non-used product type of CoSi 2 can be shared, the production efficiency can be improved.
【0038】なお、上記本発明の実施の形態において、
Co18をカルボニル化するガスプラズマ19bのガス
は、COとCHF3とO2との混合ガスに限定されな
い。カルボニル化に必要な原子はCOであり、このカル
ボニル化合物をHと反応させることで蒸気圧の高い2H
[Co(CO)4]を生成することができる。このた
め、COと分子式に少なくとも1つのHを含むガスとの
混合ガスによるガスプラズマを用いてCoをさらすこと
が重要である。この分子式に少なくとも1つのHを含む
ガスとは、上記実施の形態で説明したCHF3の他、例
えば、CH2F2、NH3、CH3OHなどのガスがあ
る。これらのガスを用いた場合も、上記本発明の実施の
形態における効果と同様の効果を得ることが可能であ
る。In the above embodiment of the present invention,
The gas of the gas plasma 19b for carbonylating Co18 is not limited to a mixed gas of CO, CHF 3 and O 2 . The atom required for carbonylation is CO, and this carbonyl compound is reacted with H to form 2H having a high vapor pressure.
[Co (CO) 4 ] can be generated. Therefore, it is important to expose Co using a gas plasma of a mixed gas of CO and a gas containing at least one H in a molecular formula. The gas containing at least one H in the molecular formula includes, for example, gas such as CH 2 F 2 , NH 3 , and CH 3 OH in addition to CHF 3 described in the above embodiment. Even when these gases are used, it is possible to obtain the same effects as those in the above-described embodiment of the present invention.
【0039】また、上記本発明の実施の形態では、1枚
のSiウエハ10aの処理が行われた後、Co18のク
リーニング処理が行われているが、複数枚(例えば25
枚)のウエハの処理が行われた後、一括してCo18の
クリーニング処理が行われてもよい。In the above-described embodiment of the present invention, the cleaning of Co18 is performed after the processing of one Si wafer 10a.
After the processing of (wafer) wafers is performed, the cleaning processing of Co18 may be performed collectively.
【0040】また、上記本発明の実施の形態では、Si
N膜13と酸化膜14のエッチングは別々の反応室にて
行われており、このSiN膜13のエッチングが行われ
た反応室17のクリーニングを行うことを例としてあげ
ているが、本発明は、酸化膜14のエッチングが行われ
た反応室のクリーニングに適用してもよい。In the above embodiment of the present invention, Si
The etching of the N film 13 and the oxide film 14 is performed in separate reaction chambers, and the cleaning of the reaction chamber 17 in which the SiN film 13 has been etched is taken as an example. Alternatively, the present invention may be applied to cleaning of a reaction chamber where the oxide film 14 has been etched.
【0041】また、上記本発明の実施の形態では、ドラ
イエッチング装置を用いて説明を行ったが、Coを成膜
するスパッタ装置の成膜室のクリーニング処理にも本発
明の洗浄方法を適用できる。例えば、上述したCOと分
子式に少なくとも1つのHを含むガスとの混合ガスから
なるプラズマを成膜室内に生成して、このプラズマに反
応室の内壁や反応室内のパーツをさらす。これにより、
反応室に堆積したCoを効果的に除去することが可能と
なり、パーツの洗浄回数の減少などの効果を得ることが
できる。In the above embodiment of the present invention, a dry etching apparatus has been described. However, the cleaning method of the present invention can be applied to a cleaning process of a film forming chamber of a sputtering apparatus for forming a Co film. . For example, a plasma made of a mixed gas of the above-mentioned CO and a gas containing at least one H in a molecular formula is generated in the film formation chamber, and the inner wall of the reaction chamber and parts in the reaction chamber are exposed to the plasma. This allows
Co deposited in the reaction chamber can be effectively removed, and effects such as a reduction in the number of cleaning times of parts can be obtained.
【0042】その他、本発明は、その要旨を逸脱しない
範囲で、種々変形して実施することが可能である。In addition, the present invention can be variously modified and implemented without departing from the gist thereof.
【0043】[0043]
【発明の効果】以上説明したように本発明によれば、反
応室内に残留したCoを大気開放することなく除去し、
CoSi2の使用品種と非使用品種との製造を共有化
し、製造効率を向上させることが可能な半導体装置の製
造装置の洗浄方法を提供できる。As described above, according to the present invention, Co remaining in the reaction chamber is removed without opening to the atmosphere,
It is possible to provide a method of cleaning a semiconductor device manufacturing apparatus capable of improving production efficiency by sharing production between a used product type and a non-used product type of CoSi 2 .
【図1】本発明の実施の形態によるコンタクトホール開
口前のウエハを示す断面図。FIG. 1 is a cross-sectional view showing a wafer before opening a contact hole according to an embodiment of the present invention.
【図2】本発明の実施の形態によるコンタクトホール開
口後のウエハを示す断面図。FIG. 2 is a sectional view showing the wafer after opening a contact hole according to the embodiment of the present invention;
【図3】本発明の実施の形態によるエッチング処理後の
反応室の状況を示す図。FIG. 3 is a diagram showing a state of a reaction chamber after an etching process according to the embodiment of the present invention.
【図4】本発明の実施の形態によるCoを反応室の内壁
に残留させた状態でドライエッチング処理を行った場合
のガスプラズマと反応室内のCoとの反応を示す図。FIG. 4 is a diagram showing a reaction between gas plasma and Co in the reaction chamber when dry etching is performed with Co remaining on the inner wall of the reaction chamber according to the embodiment of the present invention.
【図5】本発明の実施の形態によるウエハ上に付着した
Coの量を示す図。FIG. 5 is a diagram showing an amount of Co adhering on a wafer according to the embodiment of the present invention.
【図6】従来技術によるコンタクトホール開口後のウエ
ハを示す断面図。FIG. 6 is a cross-sectional view showing a wafer after opening a contact hole according to a conventional technique.
【図7】従来技術によるエッチング処理後の反応室の状
況を示す図。FIG. 7 is a diagram showing a state of a reaction chamber after an etching process according to a conventional technique.
【図8】従来技術によるCoを反応室の内壁に残留させ
た状態でドライエッチング処理を行った場合のガスプラ
ズマと反応室内のCoとの反応を示す図。FIG. 8 is a diagram showing a reaction between gas plasma and Co in a reaction chamber when dry etching is performed in a state where Co is left on the inner wall of the reaction chamber according to the conventional technique.
【図9】従来技術によるウエハ上に付着したCoの量を
示す図。FIG. 9 is a diagram showing the amount of Co deposited on a wafer according to a conventional technique.
10a、10b…Siウエハ、 11…Si基板、 12…CoSi2層、 13…SiN膜、 14…酸化膜、 15…レジスト膜、 16…コンタクトホール、 17…反応室、 18…反応室の内壁に付着したCo、 19、19a、19b…ガスプラズマ、 21…下部電極、 22…高周波電源、 23…ブロッキングコンデンサ。10a, 10b: Si wafer, 11: Si substrate, 12: CoSi 2 layer, 13: SiN film, 14: oxide film, 15: resist film, 16: contact hole, 17: reaction chamber, 18: inside wall of reaction chamber Co adhered, 19, 19a, 19b: gas plasma, 21: lower electrode, 22: high frequency power supply, 23: blocking capacitor.
Claims (4)
に高周波電力を印加することでガスプラズマを生成する
工程と、 前記生成されたガスプラズマと前記反応室の内壁に付着
したCo原子とを反応させることで、この反応室の内壁
に付着したCo原子を前記反応室内から除去する工程と
を含むことを特徴とする半導体装置の製造装置の洗浄方
法。A step of applying a high-frequency power to a gas introduced into a vacuum-evacuated reaction chamber to generate gas plasma; and a step of generating the gas plasma and Co atoms adhering to an inner wall of the reaction chamber. Removing the Co atoms attached to the inner wall of the reaction chamber from the reaction chamber from the reaction chamber.
入されたCOガスに高周波電力を印加して生成されてい
ることを特徴とする請求項1記載の半導体装置の製造装
置の洗浄方法。2. The method for cleaning a semiconductor device manufacturing apparatus according to claim 1, wherein said gas plasma is generated by applying high-frequency power to a CO gas introduced into said reaction chamber.
入されたCOガスと分子式に少なくとも一つのHを含む
ガスとの混合ガスに高周波電力を印加して生成されてい
ることを特徴とする請求項1記載の半導体装置の製造装
置の洗浄方法。3. The gas plasma according to claim 1, wherein the gas plasma is generated by applying high-frequency power to a mixed gas of a CO gas introduced into the reaction chamber and a gas containing at least one H in a molecular formula. Item 2. A method for cleaning a semiconductor device manufacturing apparatus according to Item 1.
ガスとは、CHF3、CH2F2、NH3、CH3OH
のいずれかからなるガスであることを特徴とする請求項
1記載の半導体装置の製造装置の洗浄方法。4. The gas containing at least one H in the molecular formula includes CHF 3 , CH 2 F 2 , NH 3 , and CH 3 OH.
2. The method for cleaning a semiconductor device manufacturing apparatus according to claim 1, wherein the gas is any one of the following.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296083A JP2002110645A (en) | 2000-09-28 | 2000-09-28 | Method for cleaning semiconductor device manufacturing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296083A JP2002110645A (en) | 2000-09-28 | 2000-09-28 | Method for cleaning semiconductor device manufacturing apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110645A true JP2002110645A (en) | 2002-04-12 |
Family
ID=18778409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000296083A Pending JP2002110645A (en) | 2000-09-28 | 2000-09-28 | Method for cleaning semiconductor device manufacturing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110645A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016004982A (en) * | 2014-06-19 | 2016-01-12 | 大陽日酸株式会社 | Semiconductor manufacturing apparatus constituent component cleaning method |
-
2000
- 2000-09-28 JP JP2000296083A patent/JP2002110645A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016004982A (en) * | 2014-06-19 | 2016-01-12 | 大陽日酸株式会社 | Semiconductor manufacturing apparatus constituent component cleaning method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1099776A1 (en) | Plasma cleaning step in a salicide process | |
| US5925577A (en) | Method for forming via contact hole in a semiconductor device | |
| JPH07153746A (en) | Dry etching chamber cleaning method | |
| US5851302A (en) | Method for dry etching sidewall polymer | |
| JP4077241B2 (en) | Manufacturing method of semiconductor device | |
| JPH09298199A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0249425A (en) | Method and apparatus for removing organic conpound film | |
| US7413993B2 (en) | Process for removing a residue from a metal structure on a semiconductor substrate | |
| US7786005B2 (en) | Method for manufacturing semiconductor device to form a via hole | |
| JP4471243B2 (en) | Etching method and plasma processing method | |
| KR100289740B1 (en) | Method for removal of photoresist mask used for etching metal layers | |
| JP2002110645A (en) | Method for cleaning semiconductor device manufacturing apparatus | |
| JP2000164571A (en) | Contact hole forming method and plasma etching method | |
| JP2002299315A (en) | Method for manufacturing semiconductor device | |
| JPH0793293B2 (en) | Post-processing method | |
| JP3263880B2 (en) | Semiconductor substrate processing method | |
| JP2746494B2 (en) | Resist removal method | |
| US6399509B1 (en) | Defects reduction for a metal etcher | |
| US20040018743A1 (en) | Method for removing photoresist after metal layer etching in a semiconductor device | |
| JPS61280620A (en) | Manufacture of semiconductor device | |
| JPH06151390A (en) | Post-processing method for dry etching | |
| JPH0521398A (en) | Dry etching method | |
| KR0151176B1 (en) | Dry removing method of photoresist | |
| KR100528266B1 (en) | Solution for removing residual wall residue after dry etching | |
| KR100576439B1 (en) | Etching chamber cleaning method of semiconductor device |