[go: up one dir, main page]

JP2002198374A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002198374A
JP2002198374A JP2001200098A JP2001200098A JP2002198374A JP 2002198374 A JP2002198374 A JP 2002198374A JP 2001200098 A JP2001200098 A JP 2001200098A JP 2001200098 A JP2001200098 A JP 2001200098A JP 2002198374 A JP2002198374 A JP 2002198374A
Authority
JP
Japan
Prior art keywords
wiring
film
bonding pad
wiring layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001200098A
Other languages
English (en)
Inventor
Hironobu Shimizu
宏信 清水
Koji Fujimoto
好司 藤本
Masahiro Horio
正弘 堀尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001200098A priority Critical patent/JP2002198374A/ja
Priority to US09/969,968 priority patent/US6538326B2/en
Priority to KR1020010062635A priority patent/KR100419813B1/ko
Priority to TW90125382A priority patent/TW511200B/zh
Publication of JP2002198374A publication Critical patent/JP2002198374A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W20/43
    • H10W72/071
    • H10W72/019
    • H10W72/90
    • H10W70/60
    • H10W72/252
    • H10W72/29
    • H10W72/536
    • H10W72/5363
    • H10W72/5522
    • H10W72/59
    • H10W72/932
    • H10W72/934
    • H10W72/9415

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体基板の活性領域と重なる位置に配置さ
れたボンディングパッドと多層の配線とを備える半導体
装置において、製造工程の簡略化と装置サイズの縮小化
とを両立でき、さらに、ボンディングパッドの配置位置
および半導体素子間の結線の自由度の向上が図れる半導
体装置およびその製造方法を提供する。 【解決手段】 シリコン基板1の活性領域に接続された
第1配線層2上に層間絶縁膜6を介して第2配線層7を
形成し、第2配線層7上に保護膜8およびポリイミド膜
10を介してボンディングパッド14をシリコン基板1
の活性領域と重なるように配置する。ボンディングパッ
ド14と重なる領域内に第2配線層7の複数の配線7a
・7bを配設し、1本の配線7aを保護膜8およびポリ
イミド膜10の開口部9・11を通してボンディングパ
ッド14と接合する一方、他の配線7bとボンディング
パッド14との間に保護膜8およびポリイミド膜10を
介在させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路に
使用される半導体装置およびその製造方法、特に半導体
基板表面の活性領域上部に形成されたボンディングパッ
ドを備える半導体装置およびその製造方法に関するもの
である。
【0002】
【従来の技術】半導体集積回路は、半導体集積回路が搭
載される電子機器の高機能化および高性能化の進展に伴
い、集積度(1つのチップ上に集積された半導体素子の
数)が増大し、チップサイズが大きくなる傾向にある。
一方では、半導体集積回路を搭載したパッケージの小型
化が求められ、加工寸法の微細化(デザインルールの縮
小)、チップを搭載するパッケージの小型化等によるチ
ップサイズの縮小が行われている。
【0003】半導体集積回路のチップは、チップ内部の
動作領域(活性領域とも呼ばれることもある)と、チッ
プ表面に形成されるボンディングパッド領域とに大別出
来る。動作領域は、トランジスタ等の半導体素子が形成
された領域(活性領域)及び半導体素子間を繋ぐ金属の
配線の領域(配線領域)である。ボンディングパッド領
域は、ボンディングパッドが形成される領域である。ボ
ンディングパッドは、半導体集積回路の信号の入出力な
どのために、例えば金の細線を用いたワイヤボンディン
グ等により外部と電気的に接続される接続用の電極であ
る。通常、ボンディングパッドは、半導体基板の活性領
域と重なる領域を避けてチップの周縁部に設けられてい
る。これは、ワイヤボンディング等のボンディングを行
う際に、ボンディングパッドに加わる機械的な圧力等に
よってボンディングパッドに発生する応力が、半導体素
子を構成する活性領域へ印加されないようにするためで
ある。なお、ボンディングパッドは、通常、一辺が50
μm〜100μm程度の矩形であり、約10μm〜20
μm程度の間隔でチップの周縁部に複数設けられる。
【0004】かつては、半導体集積回路のチップ上で
は、半導体素子間を繋ぐ金属の配線は1層で充分であっ
たが、機能・性能の向上、集積度の増大に伴って、配線
が複雑かつ長くなり、信号が正しく伝送されない等の欠
点が生じていた。これを解決する方法として、層間絶縁
膜を介して複数の配線層を積層する多層配線構造が提案
された。これにより、配線の自由度が増し、半導体集積
回路の機能・性能の向上、および集積度の向上が容易に
達成できるようになった。
【0005】一方、半導体集積回路の高機能化や高性能
化に伴い、その入出力等のための端子数も増え、数百個
から千個近くにも至っている。ボンディングパッドは端
子毎に必要であり、それゆえボンディングパッドの数も
端子数の増加に対応して数百個から千個近くも必要とな
っている。このようなボンディングパッドの数の増加に
伴い、チップ表面におけるボンディングパッド領域の占
める面積が増大している。そのため、半導体集積回路の
チップサイズの縮小(半導体集積回路自体の小型化)が
できず、半導体集積回路を搭載する電子機器の小型化の
要請に応えられなくなる。
【0006】チップサイズ縮小の一手法として、従来は
半導体基板の活性領域と重なる領域を避けてチップ周縁
部に設けられていたボンディングパッドを、半導体基板
の活性領域と重なる領域(活性領域の上部)に設ける手
法が提案されている。(以下、半導体基板の活性領域と
重なる領域に設けられたボンディングパッドを「エリア
パッド」と称する)。
【0007】まず、特開平1−91439号公報(日本
国特許第2694252号)に開示された2層配線構造
の半導体装置におけるエリアパッドの形成例を、図8に
基づいて説明する。
【0008】図8に示すように、Si基板(半導体基
板)101上に1層目Al配線層102が形成されてい
る。1層目Al配線層102上には、層間絶縁膜103
〜105(プラズマ窒化膜103、NSG104、およ
びPSG105)が堆積された後、パターニングおよび
エッチングにより層間絶縁膜103〜105にスルーホ
ールが形成されている。層間絶縁膜103〜105の上
層には2層目Al配線106が形成されており、その上
部に最終パッシベーション膜107が形成されている。
【0009】そして、最終パッシベーション膜107に
は、開孔部(パッド開孔部)110が能動領域(図示し
ない)上に形成され、これにより電極用パッドが能動領
域上に形成されている。
【0010】したがって、上記の半導体装置では、2層
目Al配線106における露出部分106a(開孔部1
10の部分)が、能動領域上に形成された電極用パッド
として、すなわち、エリアパッドとして機能していると
考えられる。
【0011】次に、特開平4−62855号公報に開示
された3層配線構造の半導体装置におけるボンディング
パッドの形成例を、図9に基づいて説明する。
【0012】第1配線層203は、図示しない素子が形
成されたシリコン基板201上に絶縁膜202を介して
形成されている。第2配線層209は、層間絶縁層20
5〜207(絶縁膜205、ガラス塗布膜206、およ
び絶縁膜207)を介して第1配線層203上に形成さ
れている。第3配線層215は、層間絶縁層212〜2
14を介して第2配線層209上に形成されており、層
間絶縁層212〜214の所定位置に形成されたスルー
ホールを通して第2配線層209と接続されている。ま
た、第3配線層215上には保護膜210が形成されて
いる。
【0013】さらに、ワイヤボンディング時のストレス
緩和のために、第1配線層203におけるボンディング
パッド部分215aと重なる部分(ボンディングパッド
部分215aの下方の部分)203aは、ボンディング
パッド部分215aと略同じ形状に加工されている。
【0014】上記の半導体装置では、保護膜210にボ
ンディング用ホール211が形成されることで、ボンデ
ィングパッド部の形成工程が完了されている。したがっ
て、第3配線層215における露出部分(ボンディング
用ホール211の部分)が、半導体装置と半導体装置外
部との電気的接続のためのボンディングパッド部分21
5aとなっていると考えられる。
【0015】さらに、第2配線層209におけるボンデ
ィングパッド部分215aと重なる部分(ボンディング
パッド部分215aの下方の部分)209aは、層間絶
縁層212〜214によって複数の部分に分割されてい
る。したがって、特開平4−62855号公報の構成で
は、第2配線層209におけるボンディングパッド部分
215aと重なる部分209aの複数の配線は、ボンデ
ィングパッド部分215aと重なる領域に存在している
と考えられる。
【0016】次に、特開平5−251573号公報に開
示された、2層配線構造の半導体装置におけるエリアパ
ッドの形成例を、図10に基づいて説明する。
【0017】図10に示すように、コレクタ(シリコン
基板)301上にベース302およびエミッタ303が
形成され、ベース302およびエミッタ303上にシリ
コン酸化膜304およびシリコン窒化膜305を介して
第1のアルミニウム配線306が形成されている。
【0018】そして、第1のアルミニウム配線306の
上方に、層間絶縁膜307〜309を積層し、第2のア
ルミニウム配線310を形成し、その一部310aを、
ボンディング線311をボンディングするボンディング
パッドとして用いている。このボンディングパッドは、
ベース302の上方に位置しており、エリアパッドとな
っている。
【0019】また、層間絶縁膜307〜309は、ボン
ディング時のストレスによる層間絶縁膜のクラック発生
を防止するために、ポリイミド膜308をプラズマシリ
コン膜307および309で挟みこんだ積層構造となっ
ている。
【0020】
【発明が解決しようとする課題】しかしながら、特開平
1−91439号公報に開示されている従来技術では、
2層目Al配線106は、1層目Al配線層102の配
線相互を電気的に接続するための配線として利用される
だけでなく、エリアパッドとしても利用されている。そ
のため、エリアパッドと絶縁する必要のある半導体素子
間の配線を2層目Al配線106によって形成する場
合、その配線は、エリアパッド領域を避けるように迂回
させて引き回す必要がある。
【0021】また、特開平1−91439号公報に近い
従来技術として、図11に示す半導体装置も知られてい
る。なお、図11(a)は金バンプを有するエリアパッ
ドとその近傍の配線を模式的に示す概略平面図であり、
図11(b)は図11(a)のX−X’断面図である。
なお、図11(a)では、配線の様子が分かり易くなる
ように、層間絶縁膜および表面保護膜を省略し、エリア
パッドおよび配線と表面保護膜の開口部とだけを示して
いる。
【0022】図11に示すように、金属からなる第1配
線層401上に、層間絶縁膜402を介して金属からな
る第2配線層403が形成されている。さらに、第2配
線層403上に、開口部404aを有する表面保護膜4
04を形成し、開口部404aを通して第2配線層40
3の一部に金(Au)バンプ405を接合している。こ
の場合、金バンプ405に接合された部分の第2配線層
403と、金バンプ405とをエリアパッドとして利用
している。なお、第1配線層401は、金バンプ405
の下方領域に複数の配線401aを有しているが、これ
らは半導体素子からの電極引出し用の配線である。
【0023】なお、図示していないが、第1配線層40
1の下方には、金バンプ405の下方には活性領域(半
導体素子が形成された領域)を有する半導体基板が配設
されている。
【0024】この構成では、第2配線層403と金バン
プ405との接続についてみると、金バンプ405の下
方の第2配線層403をエリアパッドである金バンプ4
05と略同じ大きさ(断面積)にし、かつ、金バンプ4
05と第2配線層403との間の表面保護膜404の開
口部404aも金バンプ405と略同じ大きさ(断面
積)にしている。このため、第2配線層403では、金
バンプ405の下方領域に金バンプ405と接合された
1本の配線しか存在しない。そのため、金バンプ405
と絶縁する必要のある半導体素子間の配線(図11
(b)の下の2つの配線)は、配設位置の制約を受け、
図11(a)に示すように、金バンプ405と重なる領
域を避けるように迂回させて引き回す必要がある。その
ため、金バンプ405と重なる領域の外側に、迂回させ
た第2配線層403の配線のための配線領域を確保する
必要が生じ、その分のチップサイズが必要になる。その
結果、エリアパッドによるチップサイズが縮小できると
いう効果が半減してしまう。
【0025】金バンプ405の大きさは、通常、第2配
線層403側の端面が、一辺50μm〜100μm程度
の矩形である。一方、配線の幅は、通常、1μm以下の
寸法である。そのため、この金バンプ405を半導体素
子の活性領域の直上に設けると、10本〜20本程度の
配線を迂回させる必要がある。金バンプ405の数が多
くなるほど、配線の制約は大きくかつ複雑になり、ま
た、金バンプ405を形成する位置も制約を受ける。
【0026】これらの問題は、特開平1−91439号
公報に開示されている従来技術においても発生する。そ
のため、特開平1−91439号公報の構成では、エリ
アパッドによる効果が、実用上生かしきれない恐れがあ
る。
【0027】また、特開平4−62855号公報の半導
体装置では、シリコン基板201上の活性領域の位置が
不明であるが、シリコン基板201上の活性領域がボン
ディングパッドと重なる位置にある構成、つまり、エリ
アパッドを備える構成であったと仮定しても、次のよう
な問題を有している。
【0028】すなわち、特開平4−62855号公報の
構成では、第2配線層209におけるボンディングパッ
ド部分215aと重なる部分209aの複数の配線は、
全てがボンディングパッド部分215aに電気的に接続
されている。
【0029】従って、第2配線層209におけるボンデ
ィングパッド部分215aと重なる部分209aの複数
の配線は、ボンディングパッド部分215aに接続され
る配線としてしか使用できず、ボンディングパッド部分
215aと絶縁する必要のある半導体素子間の配線とし
ては使用できない。
【0030】また、特開平5−251573号公報に開
示された半導体装置においても、特開平1−91439
号公報に開示された従来技術と同様に、第2のアルミニ
ウム配線310の一部をエリアパッドとして利用してい
る。そのため、エリアパッドと絶縁する必要のある半導
体素子間の配線をエリアパッド直下に配することは不可
能である。したがって、エリアパッドと絶縁する必要の
ある、第2のアルミニウム配線310による半導体素子
間の配線は、エリアパッドと重なる領域を避けるように
迂回させて引き回す必要がある。
【0031】図12は、この問題を解決する従来技術の
例を示すものである。図12(a)は、金バンプを有す
るエリアパッドとその近傍の配線を模式的に示す概略平
面図であり、図12(b)は、図12(a)のY−Y’
断面図である。なお、図12(a)では、配線の様子が
分かり易くなるように、第1の層間絶縁膜、第2の層間
絶縁膜、および表面保護膜を省略し、エリアパッドおよ
び配線と表面保護膜の開口部とだけを示している。
【0032】図12に示すように、金属からなる第1配
線層501上に、第1の層間絶縁膜502を介して金属
からなる第2配線層503が形成されている。第2配線
層503上に第2の層間絶縁膜504が堆積され、第2
の層間絶縁膜504には電気的な接続のためのビアホー
ル(via hole)504aが形成されている。第2の層間絶
縁膜504上に金属の堆積加工により第3配線層505
が形成されている。さらに、第3配線層505上に、開
口部506aを有する表面保護膜506を形成し、開口
部506aを通して第3配線層505の一部に金バンプ
507を接合している。この場合、金バンプ507に接
合された部分の第3配線層505と、金バンプ507と
をエリアパッドとして利用している。
【0033】なお、図示していないが、第1配線層50
1の下方には、金バンプ507の下方に活性領域(半導
体素子が形成された領域)を有する半導体基板が配設さ
れている。また、第2配線層503と第3配線層505
とは、第2の層間絶縁膜504における金バンプ507
と重なる領域外に設けられたビアホール504aを通し
て接続されている。
【0034】さらに、この構成では、金バンプ507の
下方の第3配線層505を金バンプ507と略同じ大き
さ(断面積)にし、かつ、金バンプ507と第3配線層
505との間の表面保護膜506の開口部506aも金
バンプ507と略同じ大きさ(断面積)にしている。
【0035】図12に示す構成によれば、第2配線層5
03の複数の配線を金バンプ507の下方領域に配設す
ることが可能となっている。
【0036】しかしながら、上記構成では、図11の構
成に対して、第2の層間絶縁膜504および第3配線層
505の追加が必要である。したがって、図12の半導
体装置の製造工程では、図11の半導体装置の製造工程
に、第2の層間絶縁膜504を堆積および加工する工程
と、第3配線層505を堆積および加工する工程とを追
加することが必要である。特に、フォトリソグラフィ工
程及びエッチング工程の追加が必要であり、作業効率の
低下やチップコストの上昇を招くことになる。
【0037】本発明は、かかる従来の課題に鑑みてなさ
れたものであり、その目的は、半導体素子の活性領域と
重なる位置(活性領域の上方)に配置され、金バンプ等
から形成されたボンディングパッドと、多層の配線とを
備える半導体集積回路等の半導体装置において、製造工
程を簡略化することができ、かつ、装置サイズ(チップ
サイズ)を縮小化することができ、さらに、ボンディン
グパッドを配置する位置の自由度の向上、および半導体
素子間等の結線の自由度向上を図ることができる半導体
装置およびその製造方法を提供することにある。
【0038】
【課題を解決するための手段】本発明の半導体装置は、
上記の課題を解決するために、半導体素子が形成された
領域である活性領域を有する半導体基板と、上記半導体
基板上に形成され、上記活性領域と電気的に接続された
第1配線層と、上記第1配線層上に層間絶縁膜を介して
形成された第2配線層と、少なくとも一部が上記活性領
域と重なるように形成された、外部との電気的接続のた
めのボンディングパッドとを備える半導体装置におい
て、上記第2配線層は、上記ボンディングパッドと重な
る領域内に複数の配線を有し、上記配線の一部がボンデ
ィングパッドと接合されている一方、他の配線とボンデ
ィングパッドとの間に絶縁膜が形成されていることを特
徴としている。
【0039】上記構成によれば、図8、10、および1
1に示すような従来のエリアパッドを有する2層配線の
半導体装置では1本の配線しか配設されていなかった、
ボンディングパッドと重なる領域に複数の配線を配設で
きる。そして、これら複数の配線のうち、ボンディング
パッドと接合されている配線以外は、絶縁膜によってボ
ンディングパッドと絶縁される。
【0040】これにより、従来のエリアパッドを有する
2層配線の半導体装置では、ボンディングパッドの下方
領域を避けて迂回さていた、ボンディングパッドと絶縁
する必要のある配線を、ボンディングパッドと重なる領
域(下方領域)に配設することができる。例えば、半導
体集積回路内の隣接する3つの半導体素子のそれぞれの
活性領域と重なる領域(上方領域)にボンディングパッ
ドを設けた場合において、両端の半導体素子間を接続す
る第2の配線を中央のボンディングパッドと重なる領域
に配設することが可能となる。それゆえ、配線の余分な
引き回しが不要となるので、配線領域の面積を縮小で
き、チップサイズの縮小を図ることができる。
【0041】さらに、ボンディングパッドの位置を考慮
して半導体素子間等の結線を設計したり、逆に半導体素
子間等の結線を考慮してボンディングパッドの位置を決
める必要がなくなるので、半導体素子間等の結線の自由
度やボンディングパッドの配置位置の自由度が向上す
る。
【0042】また、半導体素子間等の配線の位置を考慮
し、活性領域を避けてチップの周縁部の配線が存在しな
い領域にボンディングパッドを配置していた旧来の半導
体装置と比較すると、チップの周縁部のボンディングパ
ッド専用の領域(配線が存在しない領域)が不要とな
る。それゆえ、旧来の半導体装置に対しても、配線領域
の面積を縮小でき、チップサイズの縮小を図ることがで
きる。
【0043】その上、図12に示す従来のエリアパッド
を有する3層配線の半導体装置と比較すると、ボンディ
ングパッドが第3配線層を介することなく直接、第2配
線層に接合されているので、第3配線層および第3配線
層を覆う保護膜を省くことができる。それゆえ、第3配
線層および第3配線層を覆う保護膜を形成する製造工程
を省くことができ、製造工程を短縮することができる。
その結果、生産効率および製造コストを向上させること
ができる。
【0044】したがって、上記構成によれば、生産性の
向上およびコストの削減が可能になり、かつ、装置サイ
ズの小型化を図ることができ、さらに、半導体素子間等
の結線の自由度やボンディングパッドの配置位置の自由
度を向上させることができる。
【0045】なお、本願明細書において、「重なる」と
は、半導体基板上に投影した正射影が一致することを指
すものとする。
【0046】上記絶縁膜は、ボンディングパッド側から
第2配線層に加わる衝撃を緩和するための有機高分子膜
を含むことが好ましい。
【0047】特開平1−91439号公報の従来技術の
ように、第2配線層の一部をボンディングパッドとした
場合、ワイヤボンディング時にボンディングパッドに加
わる機械的な応力により第2配線層にクラックが発生し
易く、従って、第2配線層の配線に断線が生じ易いとい
う問題もある。また、場合によっては、ワイヤボンディ
ング時にボンディングパッドに加わる機械的な応力によ
り、半導体素子の破壊が起こる恐れもある。また、本発
明では、ボンディングパッドと重なる領域に複数の配線
が存在するため、上述のようなボンディング時のクラッ
ク防止および衝撃緩和を十分に考慮する必要がある。
【0048】これに対し、上記の好ましい形態によれ
ば、有機高分子膜によって、ボンディング時に第2配線
層に加わる衝撃を緩和することができる。特に、ボンデ
ィングパッドと重なる領域に配設された配線のうちでボ
ンディングパッドと接合されている以外の配線に加わる
衝撃を緩和することができる。その結果、第2配線層に
クラックが発生して断線が生じることを防止することが
できる。また、ボンディング時に半導体素子に加わる衝
撃も緩和することができる。その結果、半導体素子の破
壊を防止できる。
【0049】上記絶縁膜は、上記の有機高分子膜に加え
て無機絶縁膜を含むことがより好ましく、その場合、無
機絶縁膜が、有機高分子膜と第2配線層との間に形成さ
れていることが特に好ましい。
【0050】上記有機高分子膜は、ポリイミド膜である
ことが好ましい。これにより、ボンディング時に第2配
線層や半導体素子に加わる衝撃をより確実に緩和するこ
とができる。その結果、第2配線層の断線や半導体素子
の破壊をより確実に防止できる。
【0051】上記有機高分子膜のビッカース硬さは、ボ
ンディングパッドのビッカース硬さの2/3以上である
ことが好ましい。
【0052】上記構成によれば、有機高分子膜の伸縮が
起こりにくくなり、有機高分子膜の断裂を防止すること
ができる。それゆえ、有機高分子膜の断裂により、ボン
ディングパッドが有機高分子膜から剥がれる現象を防止
できる。特に、高融点金属層を一面に形成した後、高融
点金属層の不要な部分を除去する方法でボンディングパ
ッドにおける第2配線層との接合部に高融点金属層を形
成する場合、高融点金属層の形成時の応力によりウエハ
が反った後、不要な部分の高融点金属層を除去した時
に、高融点金属層が分断されてウエハの反りが戻る。こ
のようなウエハの反りと戻りが起こった際に、有機高分
子膜のビッカース硬さが低いと、有機高分子膜がウエハ
の反りと戻りに伴って伸縮し、有機高分子膜に断裂が発
生する。上記構成によれば、特に、このような高融点金
属層の形成工程におけるウエハの反りに起因する有機高
分子膜の断裂を防止できる。
【0053】なお、ビッカース硬さ(Hv)とは、対面
角が136度のダイアモンド四角錐圧子を用い、試験面
にくぼみをつけたときの試験荷重(kgf)を、永久く
ぼみの対角線長さから求めた永久くぼみの表面積(mm
2 )で除した値である。
【0054】また、上記有機高分子膜は、上記第2配線
層の配線の一部と上記ボンディングパッドとを接合する
ための開口部を有し、かつ、上記開口部を囲む内壁が、
上記ボンディングパッドに近づくにつれて外側へ広がる
方向に傾斜していることが好ましい。
【0055】上記構成によれば、ボンディングパッドの
下地の段差が緩やかになり、ボンディングパッドの段差
も緩やかになるので、ボンディング時に接続不良が起こ
ることを防止できる。また、上記構成によれば、開口部
の径が全体的に大きくなるので、ボンディングパッドに
おける第2配線層との接合部が高融点金属層からなり、
ボンディングパッドの他の部分が金からなる場合に、高
融点金属層が断線するという現象を防止できる。それゆ
え、金と第2配線層を構成する導電体とが互いに接触す
ることで反応し、第2配線層の配線抵抗が不均一になる
等の欠陥を防止できる。
【0056】また、上述のような有機高分子膜の内壁が
傾斜している構成において、上記開口部を囲む部分の有
機高分子膜は、鳥の嘴状、すなわち、下地となる層間絶
縁膜表面に対する内壁の傾斜角が上記ボンディングパッ
ドに近づくほど緩くなるような形状に形成されているこ
とがより好ましい。これにより、上記構成によれば、ボ
ンディングパッドの下地の段差をさらに緩やかにし、ボ
ンディングパッドの段差をさらに緩やかにすることがで
きるので、ボンディング時に接続不良が起こることをさ
らに確実に防止できる。
【0057】また、有機高分子膜を含む構成において、
上記絶縁膜は、上記有機高分子膜と第2配線層との間に
挟持された、無機絶縁材料からなる保護膜をさらに含
み、上記第2配線層上の保護膜における有機高分子膜側
の表面には、上記他の配線に対応した凸部が形成されて
いることが好ましい。
【0058】上記構成によれば、有機高分子膜と第2配
線層との間に無機絶縁材料からなる保護膜を設けたこと
で、第2配線層を水分から保護することができると共
に、絶縁膜の機械的強度を向上させることができる。そ
れゆえ、ボンディングパッドと第2配線層の他の配線と
の絶縁状態、および第2配線層の電気的特性をより安定
に維持することができる。また、第2配線層上の保護膜
における有機高分子膜側の表面に凸部が形成されている
ことで、保護膜と有機高分子膜との接触面積が広くな
る。その結果、保護膜と有機高分子膜との剥離を防止す
ることができる。
【0059】上記凸部は、オーバーハング形状であるこ
とが好ましい。
【0060】上記構成によれば、保護膜のオーバーハン
グ形状の凸部と、その凸部のくびれ部分に形成された有
機高分子膜とが噛み合うことで、保護膜と有機高分子膜
との剥離を防止することができる。
【0061】また、上記他の配線は、ボンディングパッ
ドと重なる領域内におけるボンディングパッドと接合さ
れている配線の両側に、それぞれ複数配設されていても
よい。
【0062】上記構成によれば、保護膜の凸部の数が増
大し、保護膜と有機高分子膜との接触面積が広くなる。
その結果、保護膜と有機高分子膜との剥離をより一層防
止することができる。
【0063】保護膜に凸部が形成されている構成におい
て、上記第2配線層におけるボンディングパッドと重な
る領域内に存在する配線間の間隔は、7μm未満である
ことが好ましい。
【0064】上記構成によれば、保護膜の凸部の間隔を
狭くすることができ、ボンディングパッド表面の凹凸を
低減することができる。その結果、ボンディングパッド
と外部のリードとの接続時における電気抵抗の増大やリ
ードの剥がれを防止することができる。
【0065】上記他の配線は、半導体装置本体または外
部装置の動作に関与する動作用配線に加えて、半導体装
置本体や外部装置の動作に関与しないダミー配線を含ん
でいてもよい。
【0066】上記構成によれば、設計上、半導体装置本
体または外部装置の動作に関与する動作用配線の数が少
ない場合であっても、他の配線の本数を多くして、保護
膜と有機高分子膜との剥離を防止することができる。ま
た、上記構成によれば、設計上、半導体装置本体または
外部装置の動作に関与する動作用配線の数が少ない場合
であっても、上記第2配線層におけるボンディングパッ
ドと重なる領域内に存在する配線間の間隔を7μm未満
にして、ボンディングパッド表面の凹凸を低減すること
ができる。その結果、ボンディングパッドと外部のリー
ドとの接続時における電気抵抗の増大やリードの剥がれ
を防止することができる。
【0067】したがって、上記構成によれば、配線の設
計(本数や位置)の自由度を確保しながら、保護膜と有
機高分子膜との剥離や、ボンディングパッドと外部のリ
ードとの接続時における電気抵抗の増大およびリードの
剥がれを防止できる。
【0068】上記ボンディングパッドは、上記配線との
接合部分に形成された高融点金属層と、高融点金属層上
に形成され、表面に露出した金層とからなることが好ま
しい。
【0069】上記ボンディングパッドが、金のみからな
る場合、金と第2配線層との間の相互拡散により、第2
配線層を構成するアルミニウム(Al)等の低抵抗材料
と金とが反応して金属間化合物が生成し、第2配線層の
配線抵抗が不均一になる等の問題が生じるおそれがあ
る。また、上記ボンディングパッドが金のみからなり、
ボンディングパッドに接する絶縁膜がポリイミド膜であ
る場合、ボンディングパッドと絶縁膜との密着性が悪い
という問題もある。
【0070】これに対し、上記構成では、高融点金属層
が、ボンディングパッドにおける配線との接合部分に形
成され、表面に露出した金層と第2配線層との間に介在
している。これにより、第2配線層と金層との間の相互
拡散によって第2配線層を構成するアルミニウム等の低
抵抗材料と金とが反応することを防止でき、第2配線層
の配線抵抗が不均一になる等の欠陥の発生を防止でき
る。また、高融点金属は、金よりもポリイミド膜との密
着性が良いので、ボンディングパッドと絶縁膜との密着
性が向上する。また、表面に露出した部分は、化学的に
最も安定な金属である金からなっているので、ボンディ
ングパッドと外部との接続を確実に行うことができる。
【0071】本発明の半導体装置の製造方法は、上記の
課題を解決するために、半導体基板上に半導体素子を形
成する工程と、一部が半導体素子に接合されるように第
1配線層を形成する工程と、上記第1配線層上に、ビア
ホールを有する層間絶縁膜を形成する工程と、上記層間
絶縁膜上および上記ビアホール内に第2配線層を形成す
る工程と、上記第2配線層上に絶縁膜を形成する工程
と、上記絶縁膜に開口部を形成する工程と、上記絶縁膜
上と上記開口部内とに金属膜を形成することにより、外
部との電気的接続のためのボンディングパッドを形成す
る工程とを含む半導体装置の製造方法において、第2配
線層を形成する工程では、複数の配線を形成し、絶縁膜
を形成する工程では、複数の配線を覆うように絶縁膜を
形成し、開口部を形成する工程では、絶縁膜で覆われた
複数の配線のうち、一部の配線のみが露出されるように
開口部を形成し、ボンディングパッドを形成する工程で
は、少なくとも一部が上記半導体素子と重なり、かつ、
絶縁膜で覆われた配線の少なくとも1本と重なるように
ボンディングパッドを形成することを特徴としている。
【0072】上記方法によれば、従来のエリアパッドを
有する2層配線の半導体装置では1本の配線しか配設さ
れていなかった、ボンディングパッドと重なる領域に複
数の配線が配設された半導体装置を得ることができる。
そして、これら複数の配線のうち、ボンディングパッド
と接合されている配線以外は、絶縁膜によって覆われて
いるので、ボンディングパッドと絶縁される。
【0073】これにより、ボンディングパッドと絶縁す
る必要のある配線を、ボンディングパッドと重なる領域
(下方領域)に配設することができる。それゆえ、配線
の余分な引き回しが不要となるので、配線領域の面積を
縮小でき、チップサイズの縮小を図ることができる。さ
らに、半導体素子間等の結線の自由度やボンディングパ
ッドの配置位置の自由度が向上する。
【0074】また、半導体素子間等の配線の位置を考慮
し、活性領域を避けてチップの周縁部の配線が存在しな
い領域にボンディングパッドを配置していた旧来の半導
体装置と比較して、配線領域の面積を縮小でき、チップ
サイズの縮小を図ることができる。
【0075】その上、上記方法では、ボンディングパッ
ドを第3配線層を介することなく直接、第2配線層に接
合でき、第3配線層および第3配線層を覆う保護膜を省
くことができる。それゆえ、第3配線層および第3配線
層を覆う保護膜を形成する製造工程を省くことができ、
製造工程を短縮することができる。その結果、生産効率
および製造コストを向上させることができる。
【0076】したがって、上記方法によれば、生産性の
向上およびコストの削減が可能になり、かつ、装置サイ
ズの小型化を図ることができ、さらに、半導体素子間等
の結線の自由度やボンディングパッドの配置位置の自由
度を向上させることができる。
【0077】上記方法は、好ましくは、第1配線層を形
成する工程の前に、上記半導体基板上に絶縁膜を形成す
る工程と、上記絶縁膜にコンタクトホールを形成する工
程とをさらに含む。
【0078】第1配線層を形成する工程は、好ましく
は、上記絶縁膜上および上記コンタクトホール内に第1
導電膜を形成する工程と、上記第1導電膜を加工して第
1配線層を形成する工程とを含む。第2配線層を形成す
る工程は、好ましくは、上記層間絶縁膜上および上記ビ
アホール内に第2導電膜を形成する工程と、上記第2導
電膜を加工して第2配線層を形成する工程とを含む。
【0079】また、上記方法は、好ましくは、絶縁膜を
形成する工程が保護膜としての無機絶縁膜を形成する工
程であり、開口部を形成する工程が無機絶縁膜に開口部
を形成する工程であり、開口部を形成する工程の後に、
ボンディング時にボンディングパッド側から第2配線層
に加わる衝撃を緩和するための有機高分子膜を上記無機
絶縁膜上に形成する工程と、上記有機高分子膜に対し、
上記無機絶縁膜の開口部を含み、かつ、該開口部より広
い第2開口部を形成する工程とを含む。さらに、この好
ましい方法において、ボンディングパッドを形成する工
程は、好ましくは、上記有機高分子膜上、無機絶縁膜の
開口部内、および有機高分子膜の第2開口部内に、金よ
りも上記有機高分子膜との密着性が良い金属(好ましく
は高融点金属)からなる金属膜を形成する工程と、上記
保護膜の第1開口部を覆い、かつ、第1開口部より広い
面積にメッキにより金バンプを形成する工程と、上記金
バンプをマスクにして不要な部分の金属膜を除去する工
程とを含む。
【0080】また、ボンディングパッドを形成する工程
は、好ましくは、上記絶縁膜上および絶縁膜の開口部内
に高融点金属膜を形成する工程と、上記絶縁膜の開口部
を覆い、かつ、該開口部より広い面積にメッキにより金
バンプを形成する工程と、上記金バンプをマスクにして
不要な部分の高融点金属膜を除去する工程とを含んでい
る。
【0081】
【発明の実施の形態】〔実施の形態1〕本発明の実施の
一形態について図1ないし図7に基づいて説明すれば、
以下の通りである。
【0082】以下に、本発明の半導体装置の実施の一形
態として、シリコン(Si)基板上に形成されたMOS
(Metal Oxide Semiconductor) トランジスタを有する半
導体集積回路を例にして詳細に説明する。しかしなが
ら、本発明において、半導体基板を構成する半導体材
料、半導体基板上に形成される半導体素子の種類やその
組み合わせには、特に制約はない。なお、本願明細書に
おいては、半導体素子が形成された半導体基板上の領域
を、活性領域と称する。
【0083】図1は、本発明に係る半導体装置の実施の
一形態としての半導体集積回路の半導体素子1つ分に対
応する部分の概略断面図である。以下の説明では、半導
体素子1つ分に対応する部分について説明する。
【0084】本実施形態の半導体集積回路は、図1に示
すように、半導体素子20が形成された領域である活性
領域を有するシリコン基板(半導体基板)1と、シリコ
ン基板1上に形成され、上記活性領域と電気的に接続さ
れた第1配線層2と、第1配線層2上に層間絶縁膜6を
介して形成された第2配線層7と、少なくとも一部が上
記活性領域と重なる位置(活性領域の上方)に形成され
た、外部との電気的接続のためのボンディングパッド1
4とを備えている。
【0085】本実施形態の半導体素子20は、MOSト
ランジスタである。半導体素子20は、シリコン基板1
の表層に形成された、ソース領域として機能する不純物
拡散層1aと、ドレイン領域として機能する不純物拡散
層1bと、不純物拡散層1a・1b上に形成された酸化
膜(ソース領域・ドレイン領域へのイオン注入時のダメ
ージを低減するための膜)26・26と、シリコン基板
1上に形成されたゲート絶縁膜21と、ポリシリコンゲ
ート電極22と、ポリシリコンゲート電極22の側面に
形成された側壁保護膜23とからなっている。この半導
体素子20では、シリコン基板1における不純物拡散層
1a・1b間の領域がチャネル領域として機能する。し
たがって、本実施形態のシリコン基板1では、不純物拡
散層1a・1bと、それらの間のチャネル領域が、活性
領域となっている。また、シリコン基板1における半導
体素子20が形成されている領域(活性領域)以外の領
域は、半導体素子20と他の半導体素子との電気的分離
(アイソレーション)のための素子分離用絶縁膜24・
24が形成された素子分離領域となっている。
【0086】シリコン基板1の活性領域に形成された半
導体素子20および素子分離用絶縁膜24・24上に
は、所定の厚さの絶縁膜25が形成されている。また、
絶縁膜25の所定の位置(不純物拡散層1a・1bに対
応する位置)には、第1配線層2と不純物拡散層1a・
1bとを電気的に接続するためのコンタクトホールが開
口されている。
【0087】第1配線層2は、アルミニウム等の導電体
からなる単層または複層の導電膜によって形成されてい
る。第1配線層2は、絶縁膜25上に形成された複数の
配線2a・2bからなっており、配線2aは上記コンタ
クトホールを通して不純物拡散層1aと電気的に接続さ
れ、配線2bは上記コンタクトホールを通して不純物拡
散層1bと電気的に接続されている。
【0088】第1配線層2上には第1配線層2と第2配
線層7とを絶縁するための層間絶縁膜6が単層または複
層の絶縁膜で形成されており、層間絶縁膜6には第1配
線層2と第2配線層7とを電気的に接続するためのビア
ホールが設けられている。
【0089】この場合、層間絶縁膜6は、表面を平坦化
する機能を有している。層間絶縁膜6としては、単層の
絶縁膜でもよいが、本実施形態では、第1導電膜で形成
した第1配線層2の凹凸を被覆して表面を平坦化するこ
とができる点で好ましいことから、複数の絶縁膜を積層
した積層膜を採用している。
【0090】また、本実施形態では、層間絶縁膜6とし
て、SOG(Spin On Glass)膜4を含む積層膜を用いて
いる。SOG膜4は、塗布法(SOD;Spin On Deposi
tion) により形成したシリコン酸化膜であり、塗布シリ
コン酸化膜とも呼ばれるものである。SOG膜4は、ス
ピンコーティングによる簡便な方法(塗布法)で形成で
き、かつ、表面張力により被塗布面の凸部よりも凹部に
厚く形成できるので、平坦化には非常に有効な絶縁膜で
ある。しかしながら、SOG膜4を単独で層間絶縁膜6
として使用すると、SOG膜4自体に含まれる極微量の
水分等が染み出してきて、第1配線層2や第2配線層7
を構成するアルミニウム等の金属配線材料と反応し、金
属配線材料の断線を引き起こす等の問題が生じることが
あり、第1配線層2や第2配線層7の配線の信頼性が低
下する。
【0091】そこで、本実施形態では、この問題を回避
するために、層間絶縁膜6として、SOG膜4を全面に
形成した後、いわゆるエッチバックと称する技術により
SOG膜4全面にエッチングしてシリコン酸化膜3の凹
部にのみSOG膜4を残して表面を平坦化している。さ
らに、本実施形態では、この問題を回避するために、化
学気相成長(CVD;Chemical Vapor Deposition )法
により形成したシリコン酸化膜3・5でSOG膜4を挟
み込み、SOG膜4からの水分等の染み出しを阻止する
手法を採用している。すなわち、本実施形態では、CV
D法で形成したシリコン酸化膜(CVD酸化膜)3・5
の間に、エッチバックしたSOG膜4を挟んだサンドイ
ッチ構造を採用している。
【0092】第2配線層7も、アルミニウム等の導電体
からなる単層または複層の導電膜によって形成されてい
る。第2配線層7は、ボンディングパッド14と重なる
領域(ボンディングパッド14の下方領域)内に互いに
絶縁された複数の配線7a・7bを有している。また、
第2配線層7の一部は、層間絶縁膜6のビアホールを通
して第1配線層2の一部と接続されている。この場合、
第2配線層7の1本の配線7bが、層間絶縁膜6のビア
ホールを通して第1配線層2の1本の配線2aと電気的
に接続されている。
【0093】第2配線層7とボンディングパッド14と
の間には、保護膜8およびポリイミド膜10が形成され
ており、保護膜8およびポリイミド膜10には開口部9
が開口されている。そして、第2配線層7の複数の配線
7a・7bのうち、1本の配線7aが保護膜8およびポ
リイミド膜10の開口部9および11を通してボンディ
ングパッド14と接合されている一方、他の2本の配線
7bとボンディングパッド14との間には、保護膜8お
よびポリイミド膜10が介在している。すなわち、開口
部9および開口部11は、保護膜8およびポリイミド膜
10におけるボンディングパッド14と重なる領域(ボ
ンディングパッド14の直下の領域)における第2配線
層7の1本の配線7aに対応する位置だけに形成されて
おり、両端の配線7bが配設される配線領域には形成さ
れていない。したがって、開口部9における第2配線層
7側の端での断面積(シリコン基板1に平行な面に沿っ
た断面の面積)、すなわち、第2配線層7とボンディン
グパッド14との接合面の面積は、図11および図12
に示す従来技術のようにボンディングパッド14の上面
(シリコン基板1と対向する面の裏面)の面積と略同じ
ではなく、ボンディングパッド14の上面の面積よりも
ずっと小さくなっている。
【0094】保護膜8は、半導体集積回路の表面を保護
すると共に、ボンディングパッド14と第2配線層7の
中央の配線7aとを絶縁するための絶縁膜であり、単層
または複層の無機絶縁膜で形成されている。また、保護
膜8は、第2配線層7を水分から保護すると共に、機械
的強度の高い絶縁膜を提供する機能を有している。
【0095】開口部9は、第1配線層2および第2配線
層7と外部との電気的接続を確保する目的で、ボンディ
ングパッド14の下面(シリコン基板1側の面)を第2
配線層7の中央の配線7aに接合するためのものであ
る。開口部9における第2配線層7側の端での断面(シ
リコン基板1に平行な面に沿った断面)、すなわち、第
2配線層7とボンディングパッド14との接合面は、ボ
ンディングパッド14と重なる領域に第2配線層7の両
端の絶縁された配線7bを配設する配線領域を確保する
ことができるようになっていればよい。開口部9におけ
る第2配線層7側の端での断面積は、小さいほど第2配
線層7の両端の配線7bを配設する配線領域を広くする
ことができる点で好ましい。ただし、開口部9における
第2配線層7側の端での断面積は、最低限、ボンディン
グパッド14と第2配線層7の中央の配線7aとの電気
的接続について許容される抵抗値が得られるような面積
は必要である。したがって、開口部9における第2配線
層7側の端での断面は、集積回路を設計する上でのデザ
インルールに従った配線幅(第2配線層7の配線幅)に
近い値であることがより好ましい。具体的には、開口部
9における第2配線層7側の端での断面積は、第2配線
層7の配線幅を2乗した値の60%〜100%の範囲内
であることがより好ましい。
【0096】本実施形態では、ボンディングパッド14
におけるシリコン基板1に平行な面に沿った断面の寸法
を35μm×50μmとし、開口部9における第2配線
層7側の端での断面の寸法を、0.5μmデザインルー
ルに従って0.5μm×0.5μmに設定している。
【0097】なお、開口部9は、ボンディングパッド1
4と第2配線層7の両端の配線7bとの絶縁が維持でき
る限り、複数形成してもよい。また、開口部9の寸法
は、0.5μm×0.5μmより大きな寸法に設定して
もよい。開口部9の寸法、数は、ボンディングパッド1
4を通して流れる電流等を考慮して決めればよい。
【0098】ポリイミド膜10は、ボンディングパッド
14を形成した半導体集積回路を外部の基板等にボンデ
ィングする際の圧力などの応力を緩和し、第2配線層7
の断線を防止するための衝撃緩衝膜である。ポリイミド
膜10の厚みは、第2配線層7に加わる応力を低減でき
る程度の厚みであればよいが、2〜5μmの範囲内であ
ることが好ましい。
【0099】ポリイミド膜10の種類については、特に
限定されるものではないが、ポリアミック酸溶液の脱水
縮合(熱硬化または光硬化)によって形成した縮合型ポ
リイミド膜であることが特に好ましい。
【0100】ポリイミド膜10の開口部11の位置およ
び保護膜8側の端での開口部11の断面積(シリコン基
板1に平行な面に沿った断面の面積)は、保護膜8の開
口部9と重なる領域を含み、かつ、保護膜8の開口部9
のポリイミド膜10側の端での断面積(シリコン基板1
に平行な面に沿った断面の面積)より大きく設定してい
る。但し、ポリイミド膜10の開口部11の保護膜8側
の端での断面積は、ポリイミド膜10上に形成されるボ
ンディングパッド14のシリコン基板1に平行な面に沿
った断面積よりも充分に小さく設定される。本実施形態
では、ボンディングパッド14側から第2配線層7の両
端の配線7bに加わる衝撃を緩和するために、ポリイミ
ド膜10を第2配線層7の両端の配線7bと重なる領域
に設けることが必要であるため、開口部11の保護膜8
側の端での断面を、10μm×10μm程度の寸法とし
た。
【0101】ボンディングパッド14は、外部の半導体
装置とワイヤボンディング等により接続するための外部
接続用電極である。ボンディングパッド14は、保護膜
8の開口部9と重なる位置(保護膜8の開口部9の直
上)に形成されている。ボンディングパッド14は、第
2配線層7の中央の配線7aとの接合部分を除く主要部
分に形成され、外部と接続するために表面に露出された
金バンプ(金層)13と、第2配線層7の中央の配線7
aとの接合部分に形成された、配線7aを構成する材料
と金バンプ13を構成する金とが反応することを阻止す
るためのバリアメタル(高融点金属層)12とからなっ
ている。
【0102】バリアメタル12は、ボンディングパッド
14を構成する主たる金属、すなわち、本実施形態では
金バンプ13を構成する金と、第2配線層7を構成する
導電体、例えば、アルミニウムとが反応するのを阻止す
る役割を果たす高融点金属膜である。また、バリアメタ
ル12は、金よりもポリイミド膜10との密着性が良
い。そのため、バリアメタル12を設けたことで、金バ
ンプ13を直接的に第2配線層7の中央の配線7aと接
合した場合と比較して、ボンディングパッド14とポリ
イミド膜10との密着性が向上している。バリアメタル
12としては、高融点金属であればよいが、反応性が低
く、かつ抵抗の低い高融点金属が好ましく、チタン(T
i)またはチタンの化合物(例えば窒化物)がより好ま
しい。また、バリアメタル12は、2層構造であっても
よい。
【0103】なお、金バンプ13は、シリコン基板1に
平行な面に沿った断面が、ポリイミド膜10の開口部1
1における金バンプ13側の端での断面(シリコン基板
1に平行な面に沿った断面)より充分大きくなるように
形成されている。
【0104】次に、上記の半導体集積回路の製造方法を
図2ないし図7に基づいて説明する。なお、図2ないし
図7は、半導体集積回路の製造工程を示す概略断面図で
ある。
【0105】まず、半導体基板としてのシリコン基板1
表面の一部に、半導体集積回路の製造で通常用いられて
いる手順に従って、シリコン基板1の素子分離領域に素
子分離用絶縁膜24・24を形成し、次いで、MOSト
ランジスタである半導体素子20を形成する。
【0106】次いで、シリコン基板1の活性領域を覆う
ために、シリコン基板1を含む基板の片面全体に、CV
D法により絶縁膜25を所定の厚さ堆積させる。なお、
「シリコン基板1を含む基板の片面全体」とは、シリコ
ン基板1とシリコン基板1上に形成された構成要素とを
含むものの片面全体を指すものとする。
【0107】次いで、絶縁膜25の所定の位置にコンタ
クトホールを開口し、コンタクトホールを有する絶縁膜
25を得る。絶縁膜25に対するコンタクトホールの開
口には、フォトリソグラフィ工程および絶縁膜エッチン
グ工程が用いられるが、これらの工程も、半導体集積回
路の製造工程で通常用いられている条件で行われる。な
お、この工程までは、本願発明に限らず一般的な工程な
ので、概略断面図の記載を省略する。
【0108】次いで、シリコン基板1を含む基板の片面
全体に、第1配線層2を形成するための導電膜(以下、
第1導電膜と称する)を堆積させる。すなわち、絶縁膜
25上および絶縁膜25のコンタクトホール内に第1導
電膜を堆積する。
【0109】第1導電膜は、単層の金属膜であってもよ
く、複数の金属膜を積層した積層膜であってもよい。さ
らには、第1導電膜は、抵抗率を小さくした半導体膜と
金属膜との積層膜でもよい。本実施形態では、第1導電
膜として、厚さ310nmのTiW膜と厚さ600nm
のAlSi膜とをTiW膜がシリコン基板1側となるよ
うに積層した積層膜を採用している。
【0110】次いで、図2に示すように、第1導電膜を
所定の形状に加工し、複数の配線2a・2bからなる第
1配線層2を形成する。第1配線層2により、半導体素
子20からの電極の取出し、すなわち、シリコン基板1
のソース領域(不純物拡散層1a)およびドレイン領域
(不純物拡散層1b)と、図示しない他の半導体素子と
の間の配線とが行われる。
【0111】次に、シリコン基板1を含む基板の片面全
体に、層間絶縁膜6を形成する。本実施形態の製造方法
では、第1配線層2上に、層間絶縁膜6として、図3に
示すように、まず、プラズマCVD法により厚さ500
nmのシリコン酸化膜(SiO2 膜)3を形成し、次い
でSOG膜4を形成およびエッチバックしてシリコン酸
化膜3の凹部にのみSOG膜4を残し、さらにその上に
厚さ450nmのシリコン酸化膜5をCVD法により堆
積させる。なお、必要に応じて、このSOG膜4を形成
およびエッチバックする工程と、それに続くCVD法に
よるシリコン酸化膜5の堆積工程とは、繰り返し行う場
合があるが、詳細の記述は省略する。
【0112】次いで、図4に示すように、層間絶縁膜6
の所定の位置にビアホール6aを開口する。ビアホール
6aは、第1導電膜で形成した第1配線層2の配線(2
a、2b等)同士の接続等の目的で、第1配線層2の配
線2aと第2配線層の配線7bとを接続するための開口
部である。
【0113】このビアホール6aを形成する工程は、開
口工程(あるいはビアホール形成工程)と称される。こ
の開口工程では、通常のフォトリソグラフィ工程および
通常の絶縁膜のエッチング工程が用いられるが、開口し
た層間絶縁膜6の段差部(ビアホール6aが形成された
部分の内壁)が層間絶縁膜6の上面に対して傾斜してい
ないと、層間絶縁膜6上に導電膜により形成される第2
配線層7の配線7a・7bが段差部で断線するおそれが
ある。そこで、本実施形態では、そのような第2配線層
7の配線7a・7bの断線を避けるために、複数のエッ
チング条件を組み合わせることにより、段差部に傾斜が
付けられている。具体的には、まず、第1段階として層
間絶縁膜6の等方性エッチングを行って段差部となる位
置(ビアホール6aとなる位置)に所定の傾斜を付けた
凹部を形成した後、層間絶縁膜6の異方性エッチングに
より、上記の凹部の位置にビアホール6aを開口する。
【0114】次いで、第2配線層7を形成するための導
電膜(以下、第2導電膜と称する)を層間絶縁膜6上お
よびビアホール(6a)内に堆積する。その後、該第2
導電膜を所定の配線パターンとなるようにパターニング
することにより、図5に示すように、第2配線層7を形
成する。本実施形態では、第2導電膜として、層間絶縁
膜6上に、厚さ150nmのTiW膜と厚さ1100n
mのAlSi膜とをTiW膜がシリコン基板1側となる
ように積層した積層膜を採用している。
【0115】次いで、図6に示すように、第2配線層7
を覆うように保護膜8を形成した。本実施形態では、保
護膜8として、400nmの厚さのプラズマCVD法に
よるシリコン酸化膜(SiO2 膜)と、720nmの厚
さのプラズマCVD法によるシリコン窒化膜(SiN
膜)とをシリコン酸化膜がシリコン基板1側となるよう
に積層した積層膜を採用している。その後、保護膜8の
所定の位置に開口部9を開口する。このとき、開口部9
は、保護膜8で覆われた第2配線層7の複数の配線7a
・7bのうち、1本の配線7aのみが露出されるように
形成する。
【0116】次いで、ポリイミド膜10を形成する。本
実施形態では、厚さ4μmのポリイミド膜10を塗布に
より形成する。次いで、ポリイミド膜10の所定の位置
に開口部11を開口する。この開口部11も、保護膜8
で覆われた第2配線層7の複数の配線7a・7bのう
ち、1本の配線7aのみが露出されるように形成する。
また、この場合にも、等方性のエッチング条件も加え
て、ポリイミド膜10の段差部(開口部11が形成され
た部分の内壁)に傾斜をつけて、図7に示すように、ポ
リイミド膜10を所謂「鳥の嘴状(バーズビーク[Bi
rd’s Beak]状)」に成形する。
【0117】次いで、バリアメタル12と金バンプ13
とからなるボンディングパッド14を、保護膜8の開口
部9を覆い、かつ、少なくとも一部がシリコン基板1の
活性領域と重なり、さらに、保護膜8で覆われた第2配
線層7の複数の配線7a・7bと重なるように、形成す
る。
【0118】詳細には、まず、バリアメタル12と金簿
膜とを堆積させる。本実施形態では、バリアメタル12
として厚さ250nmのTiW薄膜を堆積し、次いで、
厚さ170nmの金薄膜を堆積させた。実施形態の半導
体集積回路の製造方法においては、このバリアメタル1
2は、メッキ法によるボンディングパッド14形成時の
電極の役目も果たしている。
【0119】続いて、このバリアメタル12を電極とし
て所定の位置に所定の厚さの金バンプ13を形成した。
本実施形態では、バリアメタル12としてのTiW薄膜
と金薄膜とを電極として用いて、金薄膜上に厚さ約10
μmの金をメッキして、大きさ(シリコン基板1に平行
な面に沿った断面の面積)が約35μm×50μmの金
バンプ13を形成している。その後、金バンプ13をマ
スクとして不要な部分のバリアメタル12を除去するこ
とにより、図7に示すように、本実施形態の半導体集積
回路が完成する。
【0120】以上のように、本実施形態の半導体集積回
路では、第2配線層7の複数の配線7a・7bをボンデ
ィングパッド14と重なる領域にも這わせ、一部の配線
7aにボンディングパッド14を接合する一方、他の配
線7bとボンディングパッド14とを保護膜8およびポ
リイミド膜10で絶縁したことで、隣接する半導体素子
間の配線をボンディングパッド14に重なる領域を避け
て迂回させる必要がなくなる。それゆえ、配線に必要な
領域の面積を減らすことができる。その結果、半導体集
積回路の集積度や機能などにより異なるが、本実施形態
の例では、約10%程度のチップサイズ(半導体装置の
サイズ)の縮小が可能となる。
【0121】また、配線層の一部をボンディングパッド
として利用する従来の半導体装置では、例えば、図11
に示すごとく、第2配線層は、ボンディングパッドと重
なる領域には複数本配することができないか、或いは、
図12に示すごとくボンディングパッドと重なる領域に
複数本配することはできても、製造工程が複雑化すると
いう問題があった。
【0122】すなわち、特開平5−251573号公報
や図11に示す半導体装置のように配線層の一部をボン
ディングパッドとして利用する従来の2層配線の半導体
装置においては、そのままでは、第2配線層の複数の配
線をボンディングパッドと重なる領域に配することがで
きない。
【0123】また、配線層の一部をボンディングパッド
として利用する半導体装置において、図12に示すよう
な3層配線構造とすれば、第2配線層の複数の配線をボ
ンディングパッドと重なる領域に配することは可能にな
る。しかしながら、この場合、図11に示す2層配線構
造の半導体装置に対して、第3配線層および第2配線層
と第3配線層とを絶縁する第2の層間絶縁膜を追加する
ことが必要である。したがって、特開平5−25157
3号公報や図11に示す半導体装置の製造工程に対し
て、第2の層間絶縁膜の堆積および加工(フォトリソグ
ラフィ及びエッチング)する工程、第3層目金属を堆積
および加工する工程を追加することが必要である。
【0124】これに対し、本実施形態の半導体集積回路
では、ボンディングパッド14を第3の配線層を介する
ことなく直接、第2配線層7の中央の配線7aに接合し
たので、第3配線層および第2配線層と第3配線層とを
絶縁する第2の層間絶縁膜が不要である。したがって、
これらを堆積および加工する工程を必要としない。それ
ゆえ、製造工程の短縮が可能である。
【0125】また、従来技術の欄において述べたごと
く、特開平5−251573号公報においても衝撃緩衝
材としてポリイミド膜を用いた例が開示されているが、
該公報の例では、第2配線層の一部をボンディングパッ
ド14として用いている。そのため、第1配線層に加わ
る衝撃はポリイミド膜で緩和することができるもの、第
2配線層に加わる衝撃はポリイミド膜で緩和することが
できない。それゆえ、ボンディング時の衝撃によって断
線等の問題が生じるおそれがある。
【0126】これに対して、本実施形態では、ボンディ
ングパッド14と第2配線層7の両端の配線7bとの間
にポリイミド膜10を設けたことで、第2配線層7にお
けるボンディングパッド14と重なる領域に配設された
配線7bに加わる衝撃をポリイミド膜10によって緩和
することができる。その結果、ボンディング時の衝撃に
よって断線等の問題が生じることを防止できる。
【0127】さらに、本実施形態では、有機高分子膜と
してのポリイミド膜10は、第2配線層7の配線7bと
上記ボンディングパッド14とを接合するための開口部
11を有し、開口部10を囲む部分のポリイミド膜10
は、いわゆる「鳥の嘴状」(バーズビーク[Bird'
s Beak]状)に形成されている。すなわち、開口
部10を囲む部分のポリイミド膜10は、その内壁がボ
ンディングパッド14に近づくにつれて外側へ広がる方
向に(シリコン酸化膜5表面の垂線に対して)傾斜して
おり、かつ、下地となるシリコン酸化膜5表面に対する
内壁の傾斜角がボンディングパッド14に近づくほど緩
くなるような形状に形成されている。
【0128】開口部11を囲むポリイミド膜10の内壁
に傾斜を設けず、ポリイミド膜10を「鳥の嘴状」に形
成しない場合、つまり、ポリイミド膜10の内壁がシリ
コン酸化膜5表面に垂直となるように開口部11を形成
した場合、以下の問題が発生する可能性がある。
【0129】まず、第1の問題として、ポリイミド膜1
0の開口部11および保護膜8の開口部9が共に微細な
径の孔となるため、バリアメタル12の形成工程にて、
ポリイミド膜10の開口部11において、バリアメタル
12が断線するという現象が生じる可能性がある。バリ
アメタル12に断線が生じると、次の金バンプ13の形
成時に、金バンプ13を構成する金と、第2配線層7の
配線7aを構成するアルミニウム等の導電体とが互いに
接触することで反応し、第2配線層7の配線抵抗が不均
一になる等の欠陥が発生する。
【0130】また、ボンディングパッド14は、その下
地であるポリイミド膜10の開口部11や保護膜8の開
口部9の形状をそのまま反映して形成されるので、開口
部11を囲むポリイミド膜10の内壁に傾斜がなく、ポ
リイミド膜10の内壁がシリコン酸化膜5表面に垂直で
あると、ボンディングパッド14の形状が垂直な段差を
持った形状となる。その結果、第2の問題として、実装
時に接続不良を起こすという問題が生じる可能性があ
る。
【0131】本実施形態では、これらの問題を解決する
ために、図7に示すように、ポリイミド膜10の断差部
(開口部11が形成された部分の内壁)に、(ウエハ表
面の垂線に対する)傾斜をつけて、ポリイミド膜10を
「鳥の嘴状」に形成している。
【0132】こうしたことで、開口部11でバリアメタ
ル12が断線される可能性が少なくなり、金バンプ13
と第2配線層7の配線7aとの接触を防止でき、ひいて
は、第2配線層7の配線抵抗を均一にすることができ
る。さらに、ボンディングパッド14の表面の段差が低
減される(滑らかになる)ことで、実装時の接続不良を
回避できる。
【0133】なお、シリコン酸化膜5表面に対するポリ
イミド膜10の内壁の傾斜角は、必ずしもボンディング
パッド14に近づくほど緩くなっている必要はなく、一
定の角度であってもよい。ただし、傾斜角がボンディン
グパッド14に近づくほど緩くなっている方が、ボンデ
ィングパッド14の表面の段差をより滑らかにすること
ができ、実装時の接続不良をより確実に回避できる点で
好ましい。
【0134】このようにポリイミド膜10を「鳥の嘴
状」に形成するには、非感光性の縮合型ポリイミド樹脂
(非感光性のポリイミド)からなるポリイミド膜10を
用い、ポリイミド膜10をウエハ全面に形成した後、開
口部11を形成しようとする部分を等方性のエッチング
で除去すればよい。こうするだけで、ポリイミド膜10
を「鳥の嘴状」に形成することができる。
【0135】また、本実施形態では、ポリイミド膜10
の内壁だけでなく、図7に示すように、開口部9を囲む
保護膜8の内壁にも、傾斜を設けることが望ましい。こ
れにより、開口部9でのバリアメタル12の断線を防止
できる。それゆえ、金バンプ13と第2配線層7の配線
7aとの接触をより一層確実に防止でき、その結果、第
2配線層7の配線抵抗をより一層均一にすることができ
る。
【0136】〔実施の形態2〕本発明の他の実施の形態
について図13ないし図15に基づいて説明すれば、以
下の通りである。なお、説明の便宜上、前記実施の形態
1にて示した各部材と同一の機能を有する部材には、同
一の符号を付記し、その説明を省略する。
【0137】実施の形態1では、以下の問題が生じる可
能性がある。
【0138】実施の形態1の半導体集積回路は、通常、
絶縁フィルム(基板)上にインナーリードとアウターリ
ードとを有する銅等の導電体からなる配線パターンが形
成されたテープキャリアパッケージ(以下、TCPと記
述する)に対して実装される。この実装においては、T
CPのインナーリードをある圧力でもって半導体集積回
路のボンディングパッド14(の金バンプ13)に押し
付けて、インナーリードとボンディングパッド14(の
金バンプ13)とを接続する処理(以下、インナーリー
ドボンディングと呼ぶ)が必要である。
【0139】このインナーリードボンディングを行う時
には、TCPのインナーリードをある圧力でもって半導
体集積回路のボンディングパッド14に押し付けるた
め、TCPのインナーリードおよび絶縁フィルムが撓
む。インナーリードボンディングの終了後には、このイ
ンナーリードおよび絶縁フィルムが撓んだ状態から元の
状態に戻ろうとするが、このときには、既にインナーリ
ードとボンディングパッド14とが接続されている。そ
のため、インナーリードおよび絶縁フィルムの復元力
が、ボンディングパッド14に引き剥がす方向の力とし
て働く。この力により、ボンディングパッドと重なる領
域内の保護膜8とポリイミド膜10との界面にもこれら
を引き剥がす方向の力が働き、保護膜8とポリイミド膜
10とが剥離する剥離現象が発生する可能性がある。
【0140】ここで、インナーリードとボンディングパ
ッド14との接続にずれが生じない場合、保護膜8とポ
リイミド膜10との接着力が、ボンディングパッド14
を引き剥がす力よりも大きいので、剥離現象は生じにく
い。しかし、インナーリードの位置合わせ精度は±1
2.5μm程度であるのに対し、開口部9の大きさは5
μm×5μmと小さい。そのため、インナーリードボン
ディング時、インナーリードの位置合わせ精度の範囲内
でインナーリードとボンディングパッド14との接続に
比較的大きいずれが生じた場合、インナーリードと接続
されるボンディングパッド14直下のポリイミド膜10
と保護膜8とからなる絶縁膜に応力が集中し、ボンディ
ングパッド14を引き剥がす方向の力が保護膜8とポリ
イミド膜10との界面の接着力より大きくなる。その結
果、保護膜8とボリイミド膜10との界面で剥離現象が
発生しやすくなる。
【0141】実施の形態1の場合、保護膜8とポリイミ
ド膜10とが略平面の界面で接しており、保護膜8とポ
リイミド膜10との接触面積が狭いため、保護膜8とポ
リイミド膜10との密着性が不十分となることが原因で
この剥離現象が起きやすくなっていると考えられる。
【0142】本実施形態の発明では、この剥離現象を回
避するため、保護膜8とポリイミド膜10(有機高分子
膜)との密着性を向上することを目的としている。
【0143】上記目的を達成するために、本実施形態の
半導体集積回路(半導体装置)では、図13に示すよう
に、第2配線層7とボンディングパッド14との間の絶
縁膜が保護膜8とポリイミド膜10(有機高分子膜)と
を含む構成において、保護膜8におけるポリイミド膜1
0側の表面には、第2配線層7におけるボンディングパ
ッド14と絶縁されている配線7b(他の配線)に対応
した凸部8bが形成されており、上記配線7bは、第2
配線層7におけるボンディングパッド14と重なる領域
内におけるボンディングパッド14と接合されている配
線7aの両側に、それぞれ複数(図7の例では2つず
つ)配設されている。
【0144】本実施形態の構成では、保護膜8の下の配
線7bが、ボンディングパッド14と接合されている配
線7aの両側にそれぞれ複数配設されていることによ
り、保護膜8とポリイミド膜10との接触面積が広くな
り、結果的に保護膜8とポリイミド膜10との密着性が
向上し、保護膜8とポリイミド膜10との剥離現象を回
避できる。
【0145】さらに、保護膜8におけるポリイミド膜1
0側の面に形成されている凸部8bは、図13および図
14に示すように、オーバーハング形状(上部が底部よ
りも外側に張り出した形状)であることが望ましい。こ
こで、「オーバーハング形状」とは、図14に示すよう
に、基板面に平行な任意の方向(図14の例では配線7
a・7bと直交する方向)に沿った凸部8bの最大外形
寸法をX、その方向に沿った凸部8bの最下部の寸法を
Yとすると、X>Yになる形状のことをいう。これによ
り、オーバーハング形状の凸部8bのくびれ部分8a
(図14)にもポリイミド膜10が堆積し、保護膜8の
凸部8bと、くびれ部分8aに形成されたポリイミド膜
10とが噛み合うので、保護膜8とポリイミド膜10と
の密着性が向上する。上記の寸法XおよびYは、次式を
満たすことがより好ましい。
【0146】 0.05μm≦(X−Y)/2≦0.2μm なお、このようなオーバーハング形状の保護膜は、後述
するように、ステップカバレッジの比較的悪いプラズマ
CVD装置を用いて、容易に形成することができる。
【0147】本実施形態の半導体集積回路について、以
下、図13(a)及び図13(b)を用いて、詳細に説
明する。図13(a)は、平面図であり、図13(b)
は、図13(a)のA−A' 断面図である。なお、本実
施形態の半導体集積回路において、第2配線層7より下
の部分の構造および形成工程については、図1に示す半
導体集積回路と同一であるので、その説明を省略し、異
なる部分についてのみ説明する。また、図13(a)及
び図13(b)では、SOG膜4およびその下の部分を
省略して示している。
【0148】本実施形態の半導体集積回路では、実施の
形態1の構成と同様に、第2配線層7は、ボンディング
パッド14と重なる領域内に複数の配線7a・7bを有
し、配線7a・7bの一部(配線7a)がボンディング
パッド14と接合されている一方、他の配線7bとボン
ディングパッド14との間に絶縁膜8・10が形成され
ている。また、絶縁膜(保護膜8およびポリイミド膜1
0)の下の第2配線層7の配線7bは、実施の形態1の
構成と同様に、ボンディングパッド14と重なる領域内
にあり、かつ、ボンディングパッド14と接合されてい
る第2配線層7の配線7aの両側に設けられている。実
施の形態1の構成と異なる点は、ボンディングパッド1
4と接合されている配線7aの両側に位置する、ボンデ
ィングパッド14と絶縁されている配線7bを第2配線
層7の配線7aの両側にそれぞれ複数形成する点であ
る。
【0149】図13(a)及び図13(b)に示されて
いるように、第2配線層7の配線7bとボンディングパ
ッド14との間には、保護膜8およびポリイミド膜10
が形成されており、保護膜8には開口部9が、ポリイミ
ド膜10には開口部11がそれぞれ開口されている。そ
して、この開口部9・11を通して、第2配線層7の配
線7aとボンディングパッド14とが接合されている。
第2配線層7の配線7bは、ボンディングパッド14と
重なる領域内であり、保護膜8とポリイミド膜10とか
らなる絶縁膜の下に形成されている。また、第2配線層
7の配線7bは、図示しない他の各ボンディングパッド
または図示しない他の半導体素子(デバイス素子)にそ
れぞれ接続されている。そして、第2配線層7の配線7
bは、ボンディングパッド14に接合された第2配線層
7の配線7aの両側にそれぞれ2本ずつ平行に形成され
ている。
【0150】ボンディングパッド14に接合される第2
配線層7の配線7aは、ボンディングパッド14の中央
と重なる位置に配置されている。第2配線層7の配線7
bは、この第2配線層7の配線7aに対して、平行でか
つ左右対称に同一の配線間隔で形成されていることが望
ましい。このように第2配線層7の配線7bをボンディ
ングパッド14に対して左右対称に形成することによ
り、インナーリードボンディング時、インナーリードと
ボンディングパッド14との接続にずれが生じた場合、
ボンディングパッド14の左右どちら側にずれが生じて
も、保護膜8とポリイミド膜10との界面で剥離現象の
発生を同程度に防止することができる。
【0151】なお、ここでは、配線7bを配線7aの両
側に2本ずつ形成し、かつ、左右で配線間隔を同一とし
た例を示した。しかしながら、これに限定されるもので
はなく、ボンディングパッド14と絶縁された配線7b
が、ボンディングパッド14と接合された配線7aの両
側にそれぞれ少なくとも2本ずつ形成されていればよ
い。したがって、配線7bは、ボンディングパッド14
の左右で同じ本数でなくともよく、また、ボンディング
パッド14の左右で同一の配線間隔で形成されていなく
てもよい。
【0152】ここでは、図15に示すように、ボンディ
ングパッド14の大きさは、幅(配線7a・7bと直交
する方向の寸法)70μm×奥行(配線7a・7bと平
行な方向の寸法)100μmとした。また、第2配線層
7の配線7a・7bの線幅は、3μmとした。第2配線
層7の配線7b間の配線間隔は10μm、第2配線層7
の配線7aと第2配線層7の配線7bとの配線間隔は1
2.5μmとした。
【0153】以上のように、本実施形態では、ボンディ
ングパッド14と重なる領域(ボンディングパッド14
の下方領域)内に、ボンディングパッド14と絶縁され
た配線7bを、ボンディングパッド14と接合された配
線7aの両側に2本ずつ形成する。これにより、インナ
ーリードボンディング時、インナーリードの位置合わせ
精度の範囲内で、インナーリードとボンディングパッド
14との接続にずれが生じた場合でも、保護膜8とポリ
イミド膜10との界面で剥離現象が発生しにくくなる。
さらに、本実施形態では、保護膜8における配線7bに
対応した位置にオーバーハング形状の凸部8bを形成し
たことで、保護膜8とポリイミド膜10との界面の密着
性が向上する。
【0154】次に、第2配線層7の形成工程からボンデ
ィングパッド14の形成工程までの工程について、説明
する。
【0155】層間絶縁膜6上に第2配線層7を形成する
ためのアルミニウム等からなる導電膜を厚さ1250n
mで堆積する。その後、この導電膜を、所定の配線パタ
ーンとなるようにパターニングすることにより、第2配
線層7の配線7a・7bを同時に形成する。このとき、
ボンディングパッド14に接合する中央の配線7aの両
側にそれぞれ2本ずつ配線7bが形成されるように、導
電膜をパターニングする。
【0156】次に、第2配線層7を保護するための保護
膜8を、第2配線層7の配線7a・7bを覆うように形
成する。本実施形態では、保護膜8として、400nm
の厚さのシリコン酸化膜と、720nmの厚さのシリコ
ン窒化膜とを、この順でそれぞれプラズマCVD法によ
り形成する。このシリコン酸化膜およびシリコン窒化膜
の形成に、ステップカバレッジ(段差被覆性)が比較的
悪い(低い)プラズマCVD装置を用いると、保護膜8
の凸部8bをオーバーハング形状にすることができる。
なお、ステップカバレッジとは、基板上の段差の下部と
上部における堆積膜厚の比であり、段差下部の膜厚を平
坦部の膜厚で割った値を%表示したものである。
【0157】その後、保護膜8の所定の位置に5μm×
5μmの大きさの開口部9を開口する。このとき、開口
部9は、第2配線層7の配線7aにおけるボンディング
パッド14と接合される部分のみ、開口する。次に、厚
さ2000nmのポリイミド膜10を塗布により形成す
る。その後、開口部9を囲むように、ポリイミド膜10
に開口部11を開口する。
【0158】次に、バリアメタル12として、厚さの2
50nmのTiW膜を堆積させ、次に、厚さの1000
nmの金をメッキ法より堆積させる。その後、堆積させ
た金を加工することにより、70μm×100μmの大
きさの金バンプ13を形成する。次いで、この金バンプ
13をマスクとして、不要な部分のバリアメタル12を
除去し、バリアメタル12と金バンプ14とからなるボ
ンディングパッド14を形成する。これにより、図13
に示す半導体集積回路が完成する。
【0159】〔実施の形態3〕本発明のさらに他の実施
の形態について図16および図17に基づいて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記実施
の形態1または2にて示した各部材と同一の機能を有す
る部材には、同一の符号を付記し、その説明を省略す
る。
【0160】実施の形態2では、以下のような問題が生
じる可能性がある。
【0161】実施の形態2に記載のように、ボンディン
グパッド14と重なる領域内に位置し、かつ、ボンディ
ングパッド14と接合されている第2配線層7の配線7
aの両側に位置する、絶縁膜(保護膜8およびポリイミ
ド膜10)の下の第2配線層7の配線7bを配線7aの
両側にそれぞれ複数形成しても、設計上の都合により、
第2配線層7の配線間隔(配線7aと配線7bとの間の
間隔または互いに隣接する配線7b間の間隔)が比較的
広く(例えば、7μm以上)なることがある。特に、設
計上の都合により、第2配線層7の配線間隔に長短(長
さの不均一)が存在する場合には、第2配線層7に配線
間隔の広い部分が生じやすい。
【0162】このように、第2配線層7の配線7a及び
配線7bを形成した時に、第2配線層7に配線間隔の広
い部分が存在すると、大きいサイズの凹部が表面に存在
することになる。そのため、次に保護膜8、およびポリ
イミド膜10をこの順で形成した時に、ポリイミド膜1
0の表面に凹凸が形成される。次に、この凹凸が形成さ
れたポリイミド膜10の表面に、ボンディングパッド1
4を形成すると、ボンディングパッド14の表面にも凹
凸が形成される。次に、この凹凸が形成されたボンディ
ングパッド14の表面に、インナーリードをある圧力で
もってボンディングパッドに押し付けて、インナーリー
ドとボンディングパッド14とを接続する処理(インナ
ーリードボンディング)を行うと、インナーリードとボ
ンディングパッド14との接触面積が小さくなる。この
ため、インナーリードとボンディングパッド14との電
気抵抗が大きくなり、さらに、インナーリードとボンデ
ィングパッド14とが、剥がれやすくなるという問題が
ある。
【0163】本実施形態の発明は、ポリイミド膜10の
表面の凹凸およびボンディングパッド14の表面の凹凸
を低減させることにより、インナーリードとボンディン
グパッド14との抵抗を低減し、インナーリードとボン
ディングパッド14との密着性を向上させることを目的
とする。
【0164】上記目的を達成するために、本実施形態の
半導体集積回路(半導体装置)では、第2配線層7が、
ボンディングパッド14と重なる領域内に、に関与する
配線7a・7bに加えて、さらに、デバイス動作デバイ
ス動作(半導体素子(半導体装置本体)20の動作や図
示しない他の半導体素子等の外部装置の動作)に関与し
ないダミー配線7cを含み、保護膜8におけるポリイミ
ド膜10側の表面に、配線7bに対応した凸部8bに加
えて、配線7cに対応した凸部8cが形成されている。
【0165】本実施形態の構成では、ダミー配線7cを
設けたことより、ダミー配線7cを含む第2配線層7を
形成した後、次に、保護膜8、ポリイミド膜10を順に
形成した時に、ポリイミド膜10の表面の凹凸が緩和さ
れ、ポリイミド膜10の表面が平坦化される。このた
め、表面が平坦化されたポリイミド膜10の上にボンデ
ィングパッド14を形成した時に、ボンディングパッド
14の表面を平坦化することが可能となる。その結果、
インナーリードとボンディングパッド14との抵抗を低
減でき、さらに、インナーリードとボンディングパッド
14との密着性を向上させることが可能となる。
【0166】さらに、配線7b上の保護膜8の凸部8b
およびダミー配線7c上の保護膜8の凸部8cをオーバ
ーハング形状にすることが望ましい。配線7b上の保護
膜8の凸部8bおよびダミー配線7c上の保護膜8の凸
部8cをオーバーハング形状にすることにより、オーバ
ーハング形状の凸部8b・8cのくびれ部分に、次にポ
リイミド膜10(有機高分子膜)が堆積し、保護膜8の
凸部8b・8cと、くびれ部分に形成されたポリイミド
膜10とが噛み合うので、さらに、保護膜と有機高分子
膜との密着性が向上する。なお、ここでいうオーバーハ
ング形状は、実施の形態2で述べた形状と同様とする。
【0167】本実施形態の半導体集積回路について、以
下、図16(a)及び図16(b)を用いて、詳細に説
明する。図16(a)は、平面図であり、図16(b)
は、図16(a)のB−B' 断面図である。なお、本実
施形態の半導体集積回路において、第2配線層7より下
の部分の構造および形成工程については、図1に示す半
導体集積回路と同一であるので、その説明を省略する。
また、実施の形態2(図13)と共通する部分について
は、その説明を省略する。また、図16(a)及び図1
6(b)では、SOG膜4およびその下の部分を省略し
て示している。
【0168】本実施形態の半導体集積回路では、第2配
線層7は、実施の形態2の構成と同様に、ボンディング
パッド14と重なる領域内に、ボンディングパッド14
と接合された配線7aと、ボンディングパッド14と絶
縁されている配線7bとを備え、配線7bは、配線7a
の両側にそれぞれ複数形成されている。実施の形態2の
構成と異なる点は、第2配線層7の配線7a・7b間
に、ダミー配線7cを設けた点である。
【0169】図16(a)及び図16(b)に示されて
いるように、第2配線層7の配線7bとボンディングパ
ッド14との間には、保護膜8およびポリイミド膜10
が形成されており、保護膜8には開口部9が、ポリイミ
ド膜10には開口部11がそれぞれ開口されている。そ
して、この開口部9・11を通して、第2配線層7の配
線7aとボンディングパッド14とが接合されている。
第2配線層7の配線7bは、ボンディングパッド14と
重なる領域内であり、保護膜8とポリイミド膜10とか
らなる絶縁膜の下に形成されている。また、第2配線層
7の配線7bは、図示しない他の各ボンディングパッド
または図示しない他の半導体素子(デバイス素子)にそ
れぞれ接続されており、図示しない他の半導体素子の動
作(デバイス動作)に関与するようになっている。さら
に、第2配線層7の配線7bは、ボンディングパッド1
4に接合された第2配線層7の配線7aの両側にそれぞ
れ2本ずつ平行に形成されている。ボンディングパッド
14に接合される第2配線層7の配線7aは、ボンディ
ングパッド14の中央と重なる位置に配置されている。
第2配線層7の配線7bは、この第2配線層7の配線7
aに対して、平行に形成されている。
【0170】ここでは、図17に示すように、ボンディ
ングパッド14の大きさは、幅(配線7a・7bと直交
する方向の寸法)70μm×奥行(配線7a・7bと平
行な方向の寸法)100μmとした。また、第2配線層
7の配線7a・7bの線幅は、3μmとした。第2配線
層7における配線7a・7bの間隔は、配線7aの左側
の配線7b間の間隔を3μm、配線7aの右側の配線7
b間の間隔を11μm、配線7aと配線7aの左側の配
線7bとの間隔を12μm、配線7aと配線7aの右側
の配線7bとの間隔を15μmとした。なお、図17に
示す寸法の単位は、全てμmである。このように、第2
配線層7における配線7aと配線7bとの間隔および互
いに隣り合う配線7b間の間隔は共に不均一であり、1
1μm以上の比較的長い間隔と、3μmという比較的短
い間隔とが混在している。
【0171】そこで、本実施形態では、第2配線層7に
おける配線間隔が、配線7aと配線7bとの間隔および
互いに隣り合う配線7b間の間隔のうちで最短の間隔と
同程度になるように、最短の間隔より長い間隔を持つ配
線7aと配線7b間および互いに隣接する配線7b間
に、ダミー配線7cを形成している。
【0172】図16(a)および図16(b)の例で
は、配線7aと配線7bとの配線間隔および互いに隣り
合う配線7b間の配線間隔のうちで最短の間隔は、3μ
mである。そのため、図16(a)および図16(b)
の例では、第2配線層7における配線間隔が3μmとな
るように、幅を変えながらダミー配線7cを形成するこ
とにより、第2配線層7の配線間隔を3μmにしてい
る。
【0173】このようにして、第2配線層7における配
線7aと配線7bとの間隔および互いに隣り合う配線7
b間の間隔のうちで最短の間隔より短となるより長い間
隔を持つ配線7aと配線7b間および互いに隣接する配
線7b間に、ダミー配線7cを形成することにより、第
2配線層7の配線間隔が、均一で、かつ、非常に小さく
なる。これにより、ダミー配線7cを含む第2配線層7
を形成した後、保護膜8およびポリイミド膜10をこの
順に形成した時に、ポリイミド膜10の表面の凹凸が緩
和され、ポリイミド膜10の表面が平坦化される。この
ため、表面が平坦化されたポリイミド膜10の上にボン
ディングパッド14を形成したとき、ボンディングパッ
ド14の表面は平坦化されているため、インナーリード
とボンディングパッド14との抵抗を低減でき、さら
に、インナーリードとボンディングパッド14との密着
性を向上させることが可能となる。さらに、本実施形態
では、さらに、本実施形態では、保護膜8における配線
7bおよびダミー配線7cに対応した位置にオーバーハ
ング形状の凸部8bおよび凸部8cを形成したことで、
保護膜8とポリイミド膜10との界面の密着性が向上す
る。
【0174】第2配線層7における配線間隔(配線7a
・7b・7cの間隔)は、比較的短いことが好ましく、
具体的には、7μm未満であることが好ましい。したが
って、第2配線層7における配線7aと配線7bとの間
隔および互いに隣り合う配線7b間の配線間隔のうちで
最短の間隔が比較的長い、具体的には7μm以上である
場合には、最短の間隔を持つ配線7a・7b間(配線7
aと配線7bとの間または互いに隣り合う配線7b間)
にも、ダミー配線7cを設けることが望ましい。なお、
第2配線層7における配線間隔は、3μm以下であるこ
とが最も好ましい。また、第2配線層7における配線間
隔は、短いほどよいが、あまり短すぎると、保護膜8の
凸部8b・8cが互いに融合して消滅してしまうので、
好ましくない。したがって、第2配線層7における配線
間隔の下限は、凸部8b・8cを維持できる程度であ
る。また、第2配線層7における配線7a・7bの間隔
が上記の条件(7μm未満、より好ましくは3μm以
下)を満たしている場合には、あえてダミー配線7cを
設ける必要はない。
【0175】なお、ここでは、第2配線層7における配
線7a・7b・7c間の間隔を7μm未満にしていた
が、この配線7a・7b・7c間の間隔(7μm)は、
第2配線層7の膜厚、第2配線層7の配線7a・7b・
7cの幅、および保護膜8の膜厚によって決定される。
したがって、第2配線層7の膜厚、第2配線層7の配線
7a・7b・7cの幅、および保護膜8の膜厚が変われ
ば、これに応じて第2配線層7における配線7a・7b
・7c間の間隔の上限値も変わる。
【0176】次に、第2配線層7の形成工程からボンデ
ィングパッド14の形成工程までの工程について、説明
する。
【0177】まず、層間絶縁膜6上に第2配線層7を形
成するための導電膜を厚さ1250nmで堆積する。そ
の後、この導電膜を所定の配線パターンとなるように、
パターニングすることにより、第2配線層7の配線7a
・7bおよびダミー配線層7cを同時に形成する。次
に、第2配線層7を保護するための保護膜8を、第2配
線層7の配線7a・7bおよびダミー配線7cを覆うよ
うに形成する。本実施形態では、保護膜8として、40
0nmの厚さのシリコン酸化膜と、720nmの厚さの
シリコン窒化膜とを、この順でそれぞれプラズマCVD
法により形成する。このとき、ステップカバレッジが比
較的悪いプラズマCVD装置を用いると、保護膜8の凸
部8b・8cをオーバーハング形状にすることができ
る。
【0178】その後、保護膜8の所定の位置に5μm×
5μmの大きさの開口部9を開口する。このとき、開口
部9は、第2配線層7の配線7aにおけるボンディング
パッド14と接合される部分のみ、開口する。次に、厚
さ2000nmのポリイミド膜10を塗布により形成す
る。その後、開口部9を囲むように、ポリイミド膜10
に開口部11を開口する。
【0179】次に、バリアメタル12として、厚さの2
50nmのTiW膜を堆積させ、次に、厚さの1000
nmの金をメッキ法より堆積させる。その後、堆積させ
た金を加工することにより、70μm×100μmの大
きさの金バンプ13を形成する。次いで、この金バンプ
13をマスクとして、不要な部分のバリアメタル12を
除去し、バリアメタル12と金バンプ14とからなるボ
ンディングパッド14を形成する。これにより、図16
に示す半導体集積回路が完成する。
【0180】〔実施の形態4〕本発明のさらに他の実施
の形態について図18に基づいて説明すれば、以下の通
りである。なお、説明の便宜上、前記実施の形態1にて
示した各部材と同一の機能を有する部材には、同一の符
号を付記し、その説明を省略する。
【0181】実施の形態1において、有機高分子膜とし
てのポリイミド膜10のビッカース硬さを調整していな
い場合、以下の問題が発生する可能性がある。
【0182】実施の形態1に従って、バリアメタル12
と金バンプ13とからなるボンディングパッド14を形
成する際、バリアメタル12の形成過程において、バリ
アメタル12のストレスにより、ウエハ(シリコン基板
1、第1配線層2、層間絶縁膜6、第2配線層7、保護
膜8、ポリイミド膜10等を含む製造途中の基板全体)
そのものが反ることが一般的に知られている。ウエハが
反った状態でメッキ法にて金バンプ13を形成した後、
金バンプ13をマスクとして、不要な部分のバリアメタ
ル12を除去すると、バリアメタル12がウエハ上で分
断される。これにより、バリアメタル12のストレスが
緩和され、ウエハの反りが戻る。このようなウエハの変
形(反りと戻り)が起こった際に、ポリイミド膜10の
ビッカース硬さが低いと、ポリイミド膜10は、ウエハ
が反った時(バリアメタル12の形成時)に伸びた後、
ウエハの反りが戻った時(不要な部分のバリアメタル1
2を除去した時)に縮み、ポリイミド膜10に断裂が発
生する。このポリイミド膜10の断裂により、ボンディ
ングパッド14がポリイミド膜10から剥がれる現象
(パッド剥がれ欠陥)を発生させてしまう。
【0183】本実施形態の発明は、この現象を回避する
ため、バリアメタル12の形成に伴うウエハの変形(反
りと戻り)に対し、ポリイミド膜(有機高分子膜)10
の断裂が発生することを防止することを目的とする。
【0184】上記目的を達成するために、本実施形態の
半導体集積回路(半導体装置)では、ポリイミド膜(有
機高分子膜)10のビッカース硬さを少なくともボンデ
ィングパッド14のビッカース硬さに近い値、具体的に
は、ボンディングパッド14のビッカース硬さの2/3
以上、より好ましくはボンディングパッド14のビッカ
ース硬さ以上にしている。本実施形態の半導体集積回路
は、ポリイミド膜10のビッカース硬さを調整した点以
外は、前記実施の形態1の半導体集積回路と同一の構成
を備えている。
【0185】本実施形態では、上述のようにポリイミド
膜(有機高分子膜)10のビッカース硬さを少なくとも
ボンディングパッド14のビッカース硬さに近い値にす
ることにより、バリアメタル12の形成にともなうウエ
ハの変形(反りと戻り)に対するポリイミド膜10の断
裂を防止することが可能となる。
【0186】ボンディングパッド14のビッカース硬さ
は、ボンディングパッド14の主たる構成材料のビッカ
ース硬さ、すなわちこの場合には金バンプ13を構成す
る金のビッカース硬さとみなすことができる。このと
き、金のビッカース硬さは45〜55である。そのた
め、ポリイミド膜10のビッカース硬さをボンディング
パッド14のビッカース硬さの2/3以上にするために
は、ポリイミド膜10のビッカース硬さを少なくとも3
0以上にすることが必要である。また、ポリイミド膜1
0のビッカース硬さをボンディングパッド14のビッカ
ース硬さ以上にするためには、ポリイミド膜10のビッ
カース硬さを45以上にすることが必要である。したが
って、本実施形態では、ポリイミド膜10のビッカース
硬さを30以上、好ましくは45以上とする。
【0187】次に、少なくともボンディングパッド14
のビッカース硬さに近いビッカース硬さを持つポリイミ
ド膜10の形成方法について述べる。なお、本実施形態
の半導体集積回路の製造工程は、ポリイミド膜10の形
成工程を除いて実施の形態1と同様である。
【0188】まず、一般的なポリイミド、すなわち、熱
硬化性の縮合型ポリイミド樹脂前駆体であるポリアミッ
ク酸を極性溶媒(例えばN−メチルピロリドン)中に溶
解させ、ポリアミック酸溶液を調製した。次いで、この
ポリアミック酸溶液をウエハ全面(シリコン酸化膜5お
よび第2配線層7)にスピン塗布法で塗布し、ポリアミ
ック酸膜を形成する。次に、このポリアミック酸膜にお
けるボンディングパッド14と第2配線層7の配線7a
とを接合する箇所を開口して開口部9を形成した後、1
10℃の温度で溶媒を気化させる。次に、ポリアミック
酸膜を320℃以上の温度、より好ましくは360℃〜
400℃の範囲内の温度に加熱することにより、ポリア
ミック酸のイミド化反応(脱水縮合反応)を起こさせ、
ポリアミック酸膜を硬化させる。これにより、縮合型ポ
リイミド樹脂からなるポリイミド膜10が形成される。
【0189】このように、ポリアミック酸膜のイミド化
反応の温度を320℃以上にすることにより、ポリイミ
ド膜10のビッカース硬さを少なくともボンディングパ
ッド14のビッカース硬さに近い値にすることができ
る。
【0190】これは、ポリアミック酸膜の熱硬化によっ
て形成されるポリイミド膜10のビッカース硬さは、図
18で示されているようにポリアミック酸膜の硬化温度
(イミド化反応の温度)を高くするにつれて向上するか
らである。なお、図18に示すビッカース硬さ(Hv)
は、試験荷重を9.8mN(1gf)〜4.9N(50
0gf)の範囲で変化させた微小硬さ試験によって測定
したものである。
【0191】図18の結果から分かるように、ポリアミ
ック酸膜の硬化温度を320℃以上にすることにより、
ポリイミド膜10のビッカース硬さを30以上にするこ
とができ、ポリイミド膜10のビッカース硬さを金バン
プ13の2/3以上のビッカース硬さにすることが可能
となる。その結果、バリアメタル12の形成にともなう
ウエハの変形(反りと戻り)に対するポリイミド膜10
の断裂を防止することができる。さらに、図18の結果
から分かるように、ポリアミック酸膜の硬化温度を36
0℃〜400℃にすることにより、ポリイミド膜10の
ビッカース硬さを45〜55の範囲内にすることがで
き、ポリイミド膜10のビッカース硬さを金バンプ13
のビッカース硬さ以上にすることが可能となる。その結
果、バリアメタル12の形成にともなうウエハの変形
(反りと戻り)に対するポリイミド膜10の断裂をさら
に確実に防止することができる。
【0192】なお、ポリアミック酸膜の硬化温度を41
0℃以上にすると、第2配線層7を構成するアルミニウ
ム等が溶解するので、ポリアミック酸膜の硬化温度は4
10℃未満でなければならない。そのため、ポリイミド
膜10のビッカース硬さは、60程度が上限である。
【0193】
【発明の効果】本発明の半導体装置は、以上のように、
第2配線層が、上記ボンディングパッドと重なる領域内
に複数の配線を有し、上記配線の一部がボンディングパ
ッドと接合されている一方、他の配線とボンディングパ
ッドとの間に絶縁膜が形成されている構成である。
【0194】上記構成によれば、ボンディングパッドと
重なる領域に複数の配線が配設され、これら複数の配線
のうち、ボンディングパッドと接合されている配線以外
の配線が絶縁膜によってボンディングパッドと絶縁され
ている。これにより、ボンディングパッドと絶縁する必
要のある配線を、ボンディングパッドと重なる領域(下
方領域)に配設することができる。それゆえ、装置サイ
ズの小型化を図ることができ、また、半導体素子間等の
結線の自由度やボンディングパッドの配置位置の自由度
を向上させることができるという効果が得られる。
【0195】また、上記構成では、第2配線層の上に直
接的にボンディングパッドが接合されているので、第3
配線層および第3配線層を覆う保護膜を形成する製造工
程を省くことができ、製造工程を短縮することができ
る。その結果、生産効率および製造コストを向上させる
ことができるという効果が得られる。
【0196】上記絶縁膜は、ボンディングパッド側から
第2配線層に加わる衝撃を緩和するための有機高分子膜
を含むことが好ましい。
【0197】上記構成によれば、有機高分子膜によって
第2配線層に加わる衝撃を緩和することができる。それ
ゆえ、第2配線層にクラックが発生して断線が生じるこ
とを防止することができるという効果が得られる。ま
た、ボンディング時に半導体素子に加わる衝撃も緩和す
ることができるので、半導体素子の破壊を防止できると
いう効果も得られる。
【0198】上記有機高分子膜は、ポリイミド膜である
ことが好ましい。これにより、ボンディング時に第2配
線層や半導体素子に加わる衝撃をより確実に緩和するこ
とができる。その結果、第2配線層の断線や半導体素子
の破壊をより確実に防止できるという効果が得られる。
【0199】上記有機高分子膜のビッカース硬さは、ボ
ンディングパッドのビッカース硬さの2/3以上である
ことが好ましい。
【0200】上記構成によれば、有機高分子膜の伸縮が
起こりにくくなり、有機高分子膜の断裂を防止すること
ができるという効果が得られる。
【0201】また、上記有機高分子膜は、上記第2配線
層の配線の一部と上記ボンディングパッドとを接合する
ための開口部を有し、かつ、上記開口部を囲む内壁が、
上記ボンディングパッドに近づくにつれて外側へ広がる
方向に傾斜していることが好ましい。
【0202】上記構成によれば、ボンディングパッドの
段差が緩やかになるので、ボンディング時に接続不良が
起こることを防止できるという効果が得られる。
【0203】また、上記構成によれば、開口部の径が全
体的に大きくなるので、ボンディングパッドにおける第
2配線層との接合部が高融点金属層からなり、ボンディ
ングパッドの他の部分が金からなる場合に、高融点金属
層の断線により、金と第2配線層を構成する導電体とが
互いに接触して反応し、第2配線層の配線抵抗が不均一
になることを防止できるという効果も得られる。
【0204】また、有機高分子膜を含む構成において、
上記絶縁膜は、上記有機高分子膜と第2配線層との間に
挟持された、無機絶縁材料からなる保護膜をさらに含
み、上記第2配線層上の保護膜における有機高分子膜側
の表面には、上記他の配線に対応した凸部が形成されて
いることが好ましい。
【0205】上記構成によれば、ボンディングパッドと
第2配線層の他の配線との絶縁状態、および第2配線層
の電気的特性をより安定に維持することができるという
効果が得られる。また、保護膜と有機高分子膜との接触
面積が広くなり、保護膜と有機高分子膜との剥離を防止
することができるという効果も得られる。
【0206】上記凸部は、オーバーハング形状であるこ
とが好ましい。
【0207】上記構成によれば、保護膜のオーバーハン
グ形状の凸部と、その凸部のくびれ部分に形成された有
機高分子膜とが噛み合うことで、保護膜と有機高分子膜
との剥離を防止することができるという効果が得られ
る。
【0208】また、上記他の配線は、ボンディングパッ
ドと重なる領域内におけるボンディングパッドと接合さ
れている配線の両側に、それぞれ複数配設されていても
よい。
【0209】上記構成によれば、保護膜の凸部の数が増
大し、保護膜と有機高分子膜との接触面積が広くなる。
その結果、保護膜と有機高分子膜との剥離をより一層防
止することができるという効果が得られる。
【0210】保護膜に凸部が形成されている構成におい
て、上記第2配線層におけるボンディングパッドと重な
る領域内に存在する配線間の間隔は、7μm未満である
ことが好ましい。
【0211】上記構成によれば、ボンディングパッド表
面の凹凸を低減することができ、その結果、ボンディン
グパッドと外部のリードとの接続時における電気抵抗の
増大やリードの剥がれを防止することができるという効
果が得られる。
【0212】上記他の配線は、半導体装置本体または外
部装置の動作に関与する動作用配線に加えて、半導体装
置本体や外部装置の動作に関与しないダミー配線を含ん
でいてもよい。
【0213】上記構成によれば、配線の設計(本数や位
置)の自由度を確保しながら、保護膜と有機高分子膜と
の剥離や、ボンディングパッドと外部のリードとの接続
時における電気抵抗の増大およびリードの剥がれを防止
できるという効果が得られる。
【0214】上記ボンディングパッドは、上記配線との
接合部分に形成された高融点金属層と、高融点金属層上
に形成され、表面に露出した金層とからなることが好ま
しい。
【0215】上記構成によれば、高融点金属層が、表面
に露出した金層と第2配線層との間に介在するので、第
2配線層を構成する配線材料と金とが反応することを防
止でき、第2配線層の配線抵抗が不均一になる等の欠陥
の発生を防止できるという効果が得られる。また、高融
点金属は、金よりもポリイミド膜との密着性が良いの
で、ボンディングパッドと絶縁膜との密着性を向上させ
ることができるという効果も得られる。さらに、表面に
露出した部分は、化学的に最も安定な金属である金から
なっているので、ボンディングパッドと外部との接続を
確実に行うことができるという効果も得られる。
【0216】本発明の半導体装置の製造方法は、以上の
ように、第2配線層を形成する工程で、複数の配線を形
成し、絶縁膜を形成する工程で、複数の配線を覆うよう
に絶縁膜を形成し、開口部を形成する工程で、絶縁膜で
覆われた複数の配線のうち、一部の配線のみが露出され
るように開口部を形成し、ボンディングパッドを形成す
る工程では、少なくとも一部が上記半導体素子と重な
り、かつ、絶縁膜で覆われた配線の少なくとも1本と重
なるようにボンディングパッドを形成する方法である。
【0217】上記方法によれば、ボンディングパッドと
重なる領域に複数の配線が配設され、これら複数の配線
のうち、ボンディングパッドと接合されている配線以外
の配線が絶縁膜によってボンディングパッドと絶縁され
た半導体装置を得ることができる。
【0218】これにより、ボンディングパッドと絶縁す
る必要のある配線を、ボンディングパッドと重なる領域
(下方領域)に配設することができる。それゆえ、装置
サイズの小型化を図ることができ、また、半導体素子間
等の結線の自由度やボンディングパッドの配置位置の自
由度を向上させることができるという効果が得られる。
【0219】また、上記方法では、第2配線層の上に直
接的にボンディングパッドを形成しているので、第3配
線層および第3配線層を覆う保護膜を形成する製造工程
を省くことができ、製造工程を短縮することができる。
その結果、生産効率および製造コストを向上させること
ができるという効果が得られる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の実施の一形態として
の半導体集積回路の概略を示す断面図である。
【図2】上記半導体集積回路の製造工程を説明するため
の図であり、第1配線層の形成工程が完了した後の様子
を示す概略断面図である。
【図3】上記製造工程を説明するための図であり、層間
絶縁膜の形成工程が完了した後の様子を示す概略断面図
である。
【図4】上記製造工程を説明するための図であり、層間
絶縁膜に対する開口部の形成工程が完了した後の様子を
示す概略断面図である。
【図5】上記製造工程を説明するための図であり、第2
配線層の形成工程が完了した後の様子を示す概略断面図
である。
【図6】上記製造工程を説明するための図であり、保護
膜の形成工程が完了した後の様子を示す概略断面図であ
る。
【図7】上記製造工程を説明するための図であり、完成
した半導体装置を示す概略断面図である。
【図8】従来の半導体装置の一例を示す概略断面図であ
る。
【図9】従来の半導体装置の他の一例を示す概略断面図
である。
【図10】従来の半導体装置のさらに他の一例を示す概
略断面図である。
【図11】従来の半導体装置のさらに他の一例を示す図
であり、(a)は上記半導体装置における配線の様子を
模式的に示す概略平面図であり、(b)は上記半導体装
置におけるX−X’断面図である。
【図12】従来の半導体装置のさらに他の一例を示す図
であり、(a)は上記半導体装置における配線の様子を
模式的に示す概略平面図であり、(b)は上記半導体装
置におけるY−Y’断面図である。
【図13】本発明の他の実施の形態に係る半導体装置と
しての半導体集積回路の概略を示す図であり、(a)は
上記半導体装置における配線の様子を模式的に示す概略
平面図であり、(b)は上記半導体装置におけるA−
A’断面図である。
【図14】図13の半導体集積回路における保護膜のオ
ーバーハング形状の凸部付近を拡大して示す部分断面図
である。
【図15】図13の半導体集積回路における設計寸法の
例を示す図である。
【図16】本発明のさらに他の実施の形態に係る半導体
装置としての半導体集積回路の概略を示す図であり、
(a)は上記半導体装置における配線の様子を模式的に
示す概略平面図であり、(b)は上記半導体装置におけ
るB−B’断面図である。
【図17】図16の半導体集積回路における設計寸法の
例を示す図である。
【図18】ポリイミド膜のビッカース硬さの硬化温度に
よる変化を表すグラフである。
【符号の説明】
1 シリコン基板(半導体基板) 2 第1配線層 3 シリコン酸化膜(層間絶縁膜) 4 SOG膜(層間絶縁膜) 5 シリコン酸化膜(層間絶縁膜) 6 層間絶縁膜 7 第2配線層 7a 配線(配線の一部) 7b 配線(他の配線、動作用配線) 7c ダミー配線(他の配線) 8 保護膜(絶縁膜) 8b 凸部 8c 凸部 9 開口部 10 ポリイミド膜(絶縁膜、有機高分子膜) 11 開口部 12 バリアメタル(高融点金属層) 13 金バンプ(金層) 14 ボンディングパッド 20 半導体素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀尾 正弘 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Fターム(参考) 5F033 HH04 HH08 HH09 HH13 HH18 HH23 HH33 JJ01 JJ08 JJ09 JJ23 KK01 KK08 KK09 KK23 LL04 MM05 MM08 MM12 MM13 MM26 NN06 NN07 NN32 PP27 PP33 QQ08 QQ09 QQ10 QQ16 QQ18 QQ21 QQ31 QQ34 QQ37 QQ74 RR04 RR06 RR09 RR21 RR22 SS11 SS15 SS22 TT04 VV01 VV07 WW00 WW01 XX00 XX01 XX03 XX12 XX19

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】半導体素子が形成された領域である活性領
    域を有する半導体基板と、 上記半導体基板上に形成され、上記活性領域と電気的に
    接続された第1配線層と、 上記第1配線層上に層間絶縁膜を介して形成された第2
    配線層と、 少なくとも一部が上記活性領域と重なるように形成され
    た、外部との電気的接続のためのボンディングパッドと
    を備える半導体装置において、 上記第2配線層は、上記ボンディングパッドと重なる領
    域内に複数の配線を有し、 上記配線の一部がボンディングパッドと接合されている
    一方、他の配線とボンディングパッドとの間に絶縁膜が
    形成されていることを特徴とする半導体装置。
  2. 【請求項2】上記絶縁膜は、ボンディングパッド側から
    第2配線層に加わる衝撃を緩和するための有機高分子膜
    を含むことを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】上記有機高分子膜が、ポリイミド膜である
    ことを特徴とする請求項2記載の半導体装置。
  4. 【請求項4】上記有機高分子膜のビッカース硬さが、ボ
    ンディングパッドのビッカース硬さの2/3以上である
    ことを特徴とする請求項2または3に記載の半導体装
    置。
  5. 【請求項5】上記有機高分子膜は、上記第2配線層の配
    線の一部と上記ボンディングパッドとを接合するための
    開口部を有し、かつ、上記開口部を囲む内壁が、上記ボ
    ンディングパッドに近づくにつれて外側へ広がる方向に
    傾斜していることを特徴とする請求項2ないし4のいず
    れか1項に記載の半導体装置。
  6. 【請求項6】上記絶縁膜は、上記有機高分子膜と第2配
    線層との間に挟持された、無機絶縁材料からなる保護膜
    をさらに含み、 上記第2配線層上の保護膜における有機高分子膜側の表
    面には、上記他の配線に対応した凸部が形成されている
    ことを特徴とする請求項2ないし5のいずれか1項に記
    載の半導体装置。
  7. 【請求項7】上記凸部は、オーバーハング形状であるこ
    とを特徴とする請求項6記載の半導体装置。
  8. 【請求項8】上記他の配線は、ボンディングパッドと重
    なる領域内におけるボンディングパッドと接合されてい
    る配線の両側に、それぞれ複数配設されていることを特
    徴とする6または7に記載の半導体装置。
  9. 【請求項9】上記第2配線層におけるボンディングパッ
    ドと重なる領域内に存在する配線間の間隔が7μm未満
    であることを特徴とする請求項6ないし8のいずれか1
    項に記載の半導体装置。
  10. 【請求項10】上記他の配線は、半導体装置本体または
    外部装置の動作に関与する動作用配線に加えて、半導体
    装置本体や外部装置の動作に関与しないダミー配線を含
    むことを特徴とする請求項8または9に記載の半導体装
    置。
  11. 【請求項11】上記ボンディングパッドは、 上記配線との接合部分に形成された高融点金属層と、 高融点金属層上に形成され、表面に露出した金層とから
    なることを特徴とする請求項1ないし10のいずれか1
    項に記載の半導体装置。
  12. 【請求項12】半導体基板上に半導体素子を形成する工
    程と、 一部が半導体素子に接合されるように第1配線層を形成
    する工程と、 上記第1配線層上に、ビアホールを有する層間絶縁膜を
    形成する工程と、 上記層間絶縁膜上および上記ビアホール内に第2配線層
    を形成する工程と、 上記第2配線層上に絶縁膜を形成する工程と、 上記絶縁膜に開口部を形成する工程と、 上記絶縁膜上と上記開口部内とに金属膜を形成すること
    により、外部との電気的接続のためのボンディングパッ
    ドを形成する工程とを含む半導体装置の製造方法におい
    て、 第2配線層を形成する工程では、複数の配線を形成し、 絶縁膜を形成する工程では、複数の配線を覆うように絶
    縁膜を形成し、 開口部を形成する工程では、絶縁膜で覆われた複数の配
    線のうち、一部の配線のみが露出されるように開口部を
    形成し、 ボンディングパッドを形成する工程では、少なくとも一
    部が上記半導体素子と重なり、かつ、絶縁膜で覆われた
    配線の少なくとも1本と重なるようにボンディングパッ
    ドを形成することを特徴とする半導体装置の製造方法。
JP2001200098A 2000-10-16 2001-06-29 半導体装置およびその製造方法 Pending JP2002198374A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001200098A JP2002198374A (ja) 2000-10-16 2001-06-29 半導体装置およびその製造方法
US09/969,968 US6538326B2 (en) 2000-10-16 2001-10-04 Semiconductor device and manufacturing method thereof
KR1020010062635A KR100419813B1 (ko) 2000-10-16 2001-10-11 반도체 장치 및 그 제조 방법
TW90125382A TW511200B (en) 2000-10-16 2001-10-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-315301 2000-10-16
JP2000315301 2000-10-16
JP2001200098A JP2002198374A (ja) 2000-10-16 2001-06-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002198374A true JP2002198374A (ja) 2002-07-12

Family

ID=26602158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001200098A Pending JP2002198374A (ja) 2000-10-16 2001-06-29 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US6538326B2 (ja)
JP (1) JP2002198374A (ja)
KR (1) KR100419813B1 (ja)
TW (1) TW511200B (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165382A (ja) * 2004-12-09 2006-06-22 Seiko Epson Corp 半導体装置及びその製造方法
JP2006179663A (ja) * 2004-12-22 2006-07-06 Seiko Epson Corp 半導体装置、半導体装置の製造方法、及び半導体パッケージ
CN1300846C (zh) * 2002-11-15 2007-02-14 夏普株式会社 半导体装置及其制造方法
JP2007043072A (ja) * 2005-07-06 2007-02-15 Seiko Epson Corp 半導体装置
JP2007281521A (ja) * 2007-07-13 2007-10-25 Seiko Epson Corp 半導体装置の製造方法
JP2007335572A (ja) * 2006-06-14 2007-12-27 Seiko Epson Corp 半導体装置及び電子モジュール並びにこれらの製造方法
JP2009117761A (ja) * 2007-11-09 2009-05-28 Renesas Technology Corp 半導体装置およびその製造方法
KR101015535B1 (ko) * 2008-10-30 2011-02-16 주식회사 동부하이텍 반도체 소자
US7936071B2 (en) 2004-06-01 2011-05-03 Seiko Epson Corporation Semiconductor device having a specified terminal layout pattern
JP2011211238A (ja) * 2011-07-25 2011-10-20 Renesas Electronics Corp 半導体装置
JP2012147006A (ja) * 2003-08-21 2012-08-02 Intersil Americas Inc 能動領域ボンディングの両立性のある高電流構造体
JP2013034003A (ja) * 2012-10-29 2013-02-14 Renesas Electronics Corp 半導体装置
JP2014072386A (ja) * 2012-09-28 2014-04-21 Rohm Co Ltd 半導体装置
US8952538B2 (en) 2009-12-25 2015-02-10 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
JP2015188105A (ja) * 2015-06-04 2015-10-29 ルネサスエレクトロニクス株式会社 半導体装置
JP2015195385A (ja) * 2015-06-04 2015-11-05 ルネサスエレクトロニクス株式会社 半導体装置
US9196580B2 (en) 2006-11-28 2015-11-24 Lapis Seminconductor Co., Ltd. Semiconductor device and semiconductor package containing the same

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
JP2003017520A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 半導体装置とその製造方法
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
JP2003203940A (ja) * 2001-10-25 2003-07-18 Seiko Epson Corp 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US7128843B2 (en) * 2003-04-04 2006-10-31 Hrl Laboratories, Llc Process for fabricating monolithic membrane substrate structures with well-controlled air gaps
JP4357862B2 (ja) * 2003-04-09 2009-11-04 シャープ株式会社 半導体装置
JP3880539B2 (ja) * 2003-05-15 2007-02-14 エルピーダメモリ株式会社 クロック発生回路およびそれを用いた半導体記憶装置
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
KR100546346B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
US7453158B2 (en) * 2003-07-31 2008-11-18 Nvidia Corporation Pad over active circuit system and method with meshed support structure
US7495343B1 (en) 2003-07-31 2009-02-24 Nvidia Corporation Pad over active circuit system and method with frame support structure
US8274160B2 (en) 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
US7005752B2 (en) * 2003-10-20 2006-02-28 Texas Instruments Incorporated Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
US7115997B2 (en) * 2003-11-19 2006-10-03 International Business Machines Corporation Seedless wirebond pad plating
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
JP4179186B2 (ja) * 2004-02-25 2008-11-12 ソニー株式会社 配線基板およびその製造方法および半導体装置
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
KR100683676B1 (ko) * 2004-06-30 2007-02-20 삼성에스디아이 주식회사 개선된 비어홀구조를 갖는 유기전계 발광표시장치
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
TWI283443B (en) 2004-07-16 2007-07-01 Megica Corp Post-passivation process and process of forming a polymer layer on the chip
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US7868468B2 (en) * 2004-11-12 2011-01-11 Stats Chippac Ltd. Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7470927B2 (en) * 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
JP2007005539A (ja) * 2005-06-23 2007-01-11 Seiko Epson Corp 半導体装置
US7615476B2 (en) 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
JP2007043071A (ja) * 2005-07-06 2007-02-15 Seiko Epson Corp 半導体装置
JP4605378B2 (ja) * 2005-07-13 2011-01-05 セイコーエプソン株式会社 半導体装置
JP2007027481A (ja) * 2005-07-19 2007-02-01 Seiko Epson Corp 半導体装置
TWI320219B (en) 2005-07-22 2010-02-01 Method for forming a double embossing structure
JP2007036021A (ja) * 2005-07-28 2007-02-08 Seiko Epson Corp 半導体装置
US8399989B2 (en) * 2005-07-29 2013-03-19 Megica Corporation Metal pad or metal bump over pad exposed by passivation layer
JP2007042817A (ja) * 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP4708148B2 (ja) * 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007123509A (ja) * 2005-10-27 2007-05-17 Seiko Epson Corp 半導体装置およびその製造方法
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
US7449785B2 (en) * 2006-02-06 2008-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Solder bump on a semiconductor substrate
US8344524B2 (en) * 2006-03-07 2013-01-01 Megica Corporation Wire bonding method for preventing polymer cracking
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
US7960825B2 (en) 2006-09-06 2011-06-14 Megica Corporation Chip package and method for fabricating the same
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
TWI368286B (en) 2007-08-27 2012-07-11 Megica Corp Chip assembly
US20100072615A1 (en) * 2008-09-24 2010-03-25 Maxim Integrated Products, Inc. High-Electrical-Current Wafer Level Packaging, High-Electrical-Current WLP Electronic Devices, and Methods of Manufacture Thereof
JP2012054359A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置および半導体装置の製造方法
KR101194469B1 (ko) * 2010-12-24 2012-10-24 삼성전기주식회사 패키지용 기판 및 그 제조방법
US20130026641A1 (en) * 2011-07-25 2013-01-31 United Microelectronics Corp. Conductor contact structure and forming method, and photomask pattern generating method for defining such conductor contact structure
US8785248B2 (en) 2011-10-10 2014-07-22 Maxim Integrated Products, Inc. Wafer level packaging using a lead-frame
US8785244B2 (en) 2011-10-10 2014-07-22 Maxim Integrated Products, Inc. Wafer level packaging using a lead-frame
JP6417330B2 (ja) * 2012-11-30 2018-11-07 エルジー ディスプレイ カンパニー リミテッド フレキシブル基板を含む有機発光素子およびその製造方法
US9224688B2 (en) * 2013-01-04 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing architecture for integrated circuits
WO2014132938A1 (ja) * 2013-02-28 2014-09-04 株式会社村田製作所 半導体装置
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
EP3447566B1 (en) * 2016-04-21 2020-05-27 Dai Nippon Printing Co., Ltd. Light control film, laminated glass and method for producing light control film
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
JP6663400B2 (ja) 2017-09-11 2020-03-11 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP7319808B2 (ja) 2019-03-29 2023-08-02 ローム株式会社 半導体装置および半導体パッケージ
KR102704110B1 (ko) 2019-08-09 2024-09-06 삼성전자주식회사 두꺼운 금속층 및 범프를 갖는 반도체 소자들
US20210111110A1 (en) * 2019-10-09 2021-04-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11355460B1 (en) 2020-12-07 2022-06-07 Infineon Technologies Ag Molded semiconductor package with high voltage isolation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197735A (ja) * 1982-05-14 1983-11-17 Hitachi Ltd 半導体装置
JPH0462855A (ja) 1990-06-25 1992-02-27 Matsushita Electron Corp 半導体装置およびその製造方法
JPH05251573A (ja) 1992-03-04 1993-09-28 Nec Yamagata Ltd 半導体装置
US5723822A (en) * 1995-03-24 1998-03-03 Integrated Device Technology, Inc. Structure for fabricating a bonding pad having improved adhesion to an underlying structure
JP3561084B2 (ja) * 1995-07-24 2004-09-02 シャープ株式会社 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法
US5597737A (en) * 1995-11-03 1997-01-28 Motorola Inc. Method for testing and burning-in a semiconductor wafer
KR100200700B1 (ko) * 1996-02-29 1999-06-15 윤종용 다층 패드를 구비하는 반도체장치 및 그 제조방법
KR970077390A (ko) * 1996-05-15 1997-12-12 김광호 패드를 이용한 반도체 장치
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
US6306749B1 (en) * 1999-06-08 2001-10-23 Winbond Electronics Corp Bond pad with pad edge strengthening structure

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1300846C (zh) * 2002-11-15 2007-02-14 夏普株式会社 半导体装置及其制造方法
JP2012147006A (ja) * 2003-08-21 2012-08-02 Intersil Americas Inc 能動領域ボンディングの両立性のある高電流構造体
US7936071B2 (en) 2004-06-01 2011-05-03 Seiko Epson Corporation Semiconductor device having a specified terminal layout pattern
US7598612B2 (en) 2004-12-09 2009-10-06 Seiko Epson Corporation Semiconductor device and manufacturing method thereof
JP2006165382A (ja) * 2004-12-09 2006-06-22 Seiko Epson Corp 半導体装置及びその製造方法
JP2006179663A (ja) * 2004-12-22 2006-07-06 Seiko Epson Corp 半導体装置、半導体装置の製造方法、及び半導体パッケージ
JP2007043072A (ja) * 2005-07-06 2007-02-15 Seiko Epson Corp 半導体装置
JP2007335572A (ja) * 2006-06-14 2007-12-27 Seiko Epson Corp 半導体装置及び電子モジュール並びにこれらの製造方法
US9196580B2 (en) 2006-11-28 2015-11-24 Lapis Seminconductor Co., Ltd. Semiconductor device and semiconductor package containing the same
JP2007281521A (ja) * 2007-07-13 2007-10-25 Seiko Epson Corp 半導体装置の製造方法
JP2009117761A (ja) * 2007-11-09 2009-05-28 Renesas Technology Corp 半導体装置およびその製造方法
US8552552B2 (en) 2007-11-09 2013-10-08 Renesas Electronics Corporation Semiconductor device and a method of manufacturing the same
KR101015535B1 (ko) * 2008-10-30 2011-02-16 주식회사 동부하이텍 반도체 소자
US8952538B2 (en) 2009-12-25 2015-02-10 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
US9893029B2 (en) 2009-12-25 2018-02-13 Socionext Inc. Semiconductor device and method for manufacturing the same
US11004817B2 (en) 2009-12-25 2021-05-11 Socionext Inc. Semiconductor device and method for manufacturing the same
JP2011211238A (ja) * 2011-07-25 2011-10-20 Renesas Electronics Corp 半導体装置
JP2014072386A (ja) * 2012-09-28 2014-04-21 Rohm Co Ltd 半導体装置
JP2013034003A (ja) * 2012-10-29 2013-02-14 Renesas Electronics Corp 半導体装置
JP2015188105A (ja) * 2015-06-04 2015-10-29 ルネサスエレクトロニクス株式会社 半導体装置
JP2015195385A (ja) * 2015-06-04 2015-11-05 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
TW511200B (en) 2002-11-21
KR20020030258A (ko) 2002-04-24
US6538326B2 (en) 2003-03-25
KR100419813B1 (ko) 2004-02-21
US20020043723A1 (en) 2002-04-18

Similar Documents

Publication Publication Date Title
JP2002198374A (ja) 半導体装置およびその製造方法
US5707894A (en) Bonding pad structure and method thereof
US6441467B2 (en) Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film
US6847124B2 (en) Semiconductor device and fabrication method thereof
JP2001168093A (ja) 半導体装置
JP2000223527A (ja) 半導体装置
KR20050001337A (ko) 반도체장치
JP5474534B2 (ja) パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法
US7064447B2 (en) Bond pad structure comprising multiple bond pads with metal overlap
JP3961335B2 (ja) 半導体集積回路装置
US20060049527A1 (en) Electronic device and method of manufacturing the same
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
JP2017045910A (ja) 半導体装置および半導体装置の製造方法
TWI405300B (zh) 半導體裝置及其製造方法
JPH118264A (ja) 半導体装置及びその製造方法
TWI236720B (en) Semiconductor device
TWI697078B (zh) 封裝基板結構與其接合方法
JP4605378B2 (ja) 半導体装置
JP2001176966A (ja) 半導体装置
JP2002246411A (ja) 半導体装置及びその製造方法
JP5273920B2 (ja) 半導体装置
JP2000228485A (ja) チップ・オン・チップ構造の半導体装置および半導体チップ
JP5273921B2 (ja) 半導体装置およびその製造方法
JP2003347338A (ja) 半導体装置
JP2006515470A (ja) チップスタックの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070925

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071026