JP2002190655A - Manufacturing method and exposure method of printed wiring board - Google Patents
Manufacturing method and exposure method of printed wiring boardInfo
- Publication number
- JP2002190655A JP2002190655A JP2000393276A JP2000393276A JP2002190655A JP 2002190655 A JP2002190655 A JP 2002190655A JP 2000393276 A JP2000393276 A JP 2000393276A JP 2000393276 A JP2000393276 A JP 2000393276A JP 2002190655 A JP2002190655 A JP 2002190655A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- exposure
- land
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】プリント配線板の穴間距離精度が穴品質、高密
度配線化の妨げとなる。
【解決手段】設計上の穴位置11から位置ずれした穴1
2a、12bに対しランド部13a、13b毎に位置合
わせし露光する。さらに配線部14を穴12a、12b
に対し振り分けて露光する。
【効果】穴間距離精度の影響を無視できる為、穴品質の
向上とランド径縮小によるプリント配線板の高密度配線
化を実現できる。
(57) [Summary] [Problem] The distance accuracy between holes in a printed wiring board hinders the quality of holes and the increase in wiring density. A hole (1) shifted from a designed hole position (11).
Exposure is performed by aligning each of the land portions 13a and 13b with respect to 2a and 12b. Further, the wiring part 14 is formed with the holes 12a,
And exposure. [Effect] Since the influence of the distance accuracy between holes can be neglected, high-density wiring of a printed wiring board can be realized by improving the hole quality and reducing the land diameter.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電気・電子機器等
に使用される多層プリント配線板の製造方法及び露光方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer printed wiring board used for electric / electronic equipment and the like and a method for exposing the same.
【0002】[0002]
【従来の技術】従来の多層プリント配線板に回路を形成
もしくは、ソルダーレジストを形成する際に露光装置が
使用される。この露光装置には、予め配線設計したデー
タより作製したマスクフィルムを用い、一括又は領域毎
に分割露光する露光装置と、予め配線設計された配線デ
ータにより直接描画する露光装置がある。なお、この種
の装置として関連するものには例えば特開2000-122303
号公報などがある。2. Description of the Related Art An exposure apparatus is used to form a circuit or a solder resist on a conventional multilayer printed wiring board. This exposure apparatus includes an exposure apparatus that performs exposure in a lump or in units of regions using a mask film prepared from data on which wiring is designed in advance, and an exposure apparatus that directly draws with wiring data on which wiring is designed in advance. It should be noted that related devices of this type include, for example, JP-A-2000-122303.
No. Gazette.
【0003】[0003]
【発明が解決しようとする課題】一般的にプリント配線
板の層間接続穴の位置は、例えば、プリント配線板の伸
縮や穴加工工程等によって層間接続穴毎の位置ずれが生
じる。特に、非貫通穴と貫通穴からなるプリント配線板
では、非貫通穴と貫通穴の相対位置のずれが発生する。Generally, the position of the interlayer connection hole of the printed wiring board is displaced by the interlayer connection hole due to, for example, expansion and contraction of the printed wiring board and a hole forming process. In particular, in a printed wiring board including a non-through hole and a through hole, the relative position between the non-through hole and the through hole is shifted.
【0004】このような場合、従来は、回路形成工程の
露光作業時に上記層間接続穴ずれに対し、均等に振り分
けて位置合わせを行っていた。つまり、ランド形成不良
や、ランド形成不良対策としてランド径を拡大し、その
位置ずれ対策を行なっていた。しかし、この場合にはラ
ンド径を拡大していることから、その分配線密度の低下
を招く問題がある。In such a case, conventionally, during the exposure operation in the circuit forming process, the alignment has been performed by uniformly distributing the interlayer connection hole deviation. In other words, the land diameter is enlarged as a measure against land formation failure or land formation failure, and a measure against the positional deviation is taken. However, in this case, since the land diameter is enlarged, there is a problem that the wiring density is reduced accordingly.
【0005】また、ドライフィルム型のエッチングフィ
ルムを用いた場合にランド部とランド部以外の導体部
(以下配線部と呼ぶ)の露光量が同じ為、ランド部に要
求されるテンティング特性と配線部に要求される密着性
の両立が困難であるという問題がある。Further, when a dry film type etching film is used, the exposure amount of the land portion and the conductor portion other than the land portion (hereinafter referred to as wiring portion) are the same, so that the tenting characteristics required for the land portion and the wiring There is a problem that it is difficult to achieve the required adhesion of the part.
【0006】本発明は、ランド形成不良を防止すること
を目的としており、さらにランド径の縮小を可能とし高
密度な多層プリント配線板の製造方法を提供することを
目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for manufacturing a high-density multilayer printed wiring board which can reduce land diameters and prevent land formation defects.
【0007】また、本発明は、テンティング特性と密着
性の両立する多層プリント基板の製造方法における露光
方法を提供することを目的とする。Another object of the present invention is to provide an exposure method in a method for manufacturing a multilayer printed circuit board, which has both tenting characteristics and adhesion.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明では、個々のランド又は、予めグルーピング
化したランド毎に位置合わせを行なって該ランド部を露
光、さらに、配線部を露光する。又、配線部とランド部
の接続が切れる場合には、予め接続するランド部と配線
部を認識し、自動にて配線部の延長、短縮、迂回を行な
いランド部と配線部の接続を図る。これにより、ランド
形成不良とランド径の縮小ができる。さらに、異なる露
光量にてランド部と配線部の露光をすることで、ランド
部のテンティング特性と配線部の密着特性を両立でき
る。In order to achieve the above object, according to the present invention, each land or each pre-grouped land is aligned to expose the land, and further, the wiring is exposed. I do. When the connection between the wiring portion and the land portion is cut off, the land portion and the wiring portion to be connected are recognized in advance, and the extension, shortening, and detouring of the wiring portion are performed automatically to connect the land portion and the wiring portion. As a result, land formation failure and land diameter reduction can be achieved. Further, by exposing the land portion and the wiring portion with different exposure amounts, it is possible to achieve both the tenting characteristics of the land portion and the adhesion characteristics of the wiring portion.
【0009】[0009]
【発明の実施の形態】以下、本発明の一実施例(実施例
1)を図1と図2により説明する。本実施例はサブトラ
クティブ法にて説明するが、もちろんアディティブ法に
おいても同様である。図1には貫通穴と非貫通穴が混在
するプリント配線板断面の一例を示している。この様な
プリント配線板の穴明け加工は、貫通穴明けと非貫通穴
明けの位置合わせが異となる場合が有る。これは、貫通
穴7が各導体層1、2、3、4、5、6の層間ずれを考慮し穴
明けするのに対し、非貫通穴8は第2導体層2、非貫通穴
9は第3導体層3のみを考慮し穴明けを行う為である。こ
れにより、非貫通穴と貫通穴の位置関係にずれが発生
し、回路形成時にランド形成不良を発生させる要因とな
る。本発明では、穴の位置関係が設計値と異なっても、
良好な回路形成が可能である。これについて図2により
説明する。図2において、まず予め穴12a、12b
を、設計値上の穴位置11から図示のように外側に例えば
0.05mmずらして穴間の距離を広く形成する。つまり、
設計値上の穴位置11から0.05mmづつずらした穴径
0.15mmの穴12aと12bを加工したプリント配線板
10aを用意する。このプリント配線板を図2(a)に示
す。又、穴12aのランド径0.20mmのランド部13a
のみを形成したマスクフィルム(図示せず)と穴12bの
ランド径0.20mmのランド部13bのみを形成したマ
スクフィルム(図示せず)と0.08mm幅の配線部14
のみを形成したマスクフィルム(図示せず)を個々に用
意する。次に上記プリント配線板10aにエッチングレジ
ストを形成する(図2(a)参照)。次にランド部13a
のみを形成したマスクフィルムを穴12aまたは、穴12a
に対応した合わせ用マークにより合わせを行ない露光す
る。次に、ランド部13bのみを形成したマスクフィルム
を穴12bまたは、穴12bに対応した合わせ用マークによ
り合わせを行ない露光する。更に、配線部14のみを形成
したマスクフィルムを穴12aと穴12b又は、穴12aと穴12b
に対応した合わせ用マークに均等に振り分けて露光し、
現像する。このプリント配線板10bを図2(b)に示
す。その後、プリント配線板にエッチングを行なう。エ
ッチングを行こなったプリント配線板10cには、図2
(d)に示すようなランド形成不良17の発生は無かっ
た。このプリント配線板10cを図2(c)に示す。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment (Embodiment 1) of the present invention will be described below with reference to FIGS. Although the present embodiment will be described using the subtractive method, the same applies to the additive method. FIG. 1 shows an example of a cross section of a printed wiring board in which through holes and non-through holes are mixed. In such a drilling process of a printed wiring board, there are cases where the positioning of a through hole and a non-through hole differs. This is because the through hole 7 is drilled in consideration of the interlayer displacement between the conductor layers 1, 2, 3, 4, 5, and 6, whereas the non-through hole 8 is the second conductor layer 2, the non-through hole
Reference numeral 9 is for drilling considering only the third conductor layer 3. As a result, the positional relationship between the non-through hole and the through hole is displaced, which causes a land formation defect at the time of circuit formation. In the present invention, even if the positional relationship of the holes is different from the design value,
Good circuit formation is possible. This will be described with reference to FIG. In FIG. 2, first, holes 12a, 12b
From the hole position 11 on the design value to the outside as shown in the figure, for example.
The distance between the holes is widened by shifting by 0.05 mm. That is,
A printed wiring board 10a is prepared in which holes 12a and 12b having a hole diameter of 0.15 mm are shifted by 0.05 mm from the hole position 11 on the design value by 0.05 mm. This printed wiring board is shown in FIG. Also, a land portion 13a having a land diameter of 0.20 mm of the hole 12a.
A mask film (not shown) in which only a land portion 13b having a land diameter of 0.20 mm in the hole 12b is formed, and a wiring portion 14 having a width of 0.08 mm in the hole 12b.
A mask film (not shown) in which only the mask film is formed is individually prepared. Next, an etching resist is formed on the printed wiring board 10a (see FIG. 2A). Next, land part 13a
Hole 12a or hole 12a
The alignment is performed by using the alignment mark corresponding to and exposure is performed. Next, the mask film on which only the land portions 13b are formed is aligned by using the holes 12b or alignment marks corresponding to the holes 12b and exposed. Further, the mask film in which only the wiring portion 14 is formed is provided with the holes 12a and 12b or the holes 12a and 12b.
Expose evenly distributed alignment marks corresponding to
develop. This printed wiring board 10b is shown in FIG. Thereafter, the printed wiring board is etched. FIG. 2 shows the etched printed wiring board 10c.
There was no occurrence of land formation failure 17 as shown in FIG. This printed wiring board 10c is shown in FIG.
【0010】なお、従来技術で作製したプリント配線板
10d(を見ると、図2(d)に示す如くランド形成不良1
7が発生した。従来の方式にてランド形成不良17が発生
しないランド径は0.30mmであり、本発明では0.
10mmのランド径縮小が可能となった。もちろん、露
光装置自体の合わせ精度が小さければ、0.10mm以
上のランド径縮小化が可能であることはいうまでも無
い。さらに、穴径が異なってもランド径の縮小効果が得
られることはいうまでもない。また、3つ以上の穴の場
合や3つ以上の穴をグループ化した場合にも同様の効果
がある。In addition, a printed wiring board manufactured by the prior art
Looking at 10d (, land formation failure 1 as shown in FIG.
7 has occurred. The land diameter where the land formation failure 17 does not occur in the conventional method is 0.30 mm, and in the present invention, the land diameter is 0.3 mm.
The land diameter can be reduced by 10 mm. Of course, if the alignment accuracy of the exposure apparatus itself is small, it is needless to say that the land diameter can be reduced to 0.10 mm or more. Further, it goes without saying that the effect of reducing the land diameter can be obtained even if the hole diameters are different. The same effect is obtained in the case of three or more holes or when three or more holes are grouped.
【0011】以下、本発明の他の実施例(実施例2)を
図2と図3により説明する。本実施例はサブトラクティ
ブ法にて説明するが、もちろんアディティブ法において
も同様である。上記実施例1を本発明による装置フロー
と装置概要を図3に示す。図3において、はじめに、ス
テップ(a)にてエッチングレジストを形成したプリン
ト配線板23の穴位置をカメラ22にて測定する(図3
(a)、(g)参照)。次に、ステップ(b)にてプリン
ト配線板23の設計データ蓄積部19の配線データと実測し
た穴位置を演算部18にて比較し、ランド部の位置データ
をステージ20に載置されたプリント配線板23の実際の
穴位置に変更する(図3(b)、(g)参照)。次にステ
ップ(f)にて変更したデータに従い、光源21より発生
した光を光路制御部24によりミラー25を駆動しプリント
配線板23上に配線パターンを露光する(図3(f)、
(g)参照)。なお、18は本発明に関する各種演算を行
なう演算部、19は設計データを蓄積するデータ蓄積部で
ある。この装置フローにより、穴の位置関係が設計値と
異となっても、良好な回路形成が可能であることを図2
により説明する。予め穴間距離を設計値上の穴位置11か
ら0.05mmづつずらした穴径0.15mmの穴12a
と12bを加工したプリント配線板10にエッチングレジ
ストを形成する。このプリント配線板10aを図2(a)
に示す。穴12a、穴12bの位置を測定する。ランド径
0.20mmのランド部13aとランド部13bの位置データ
を前記穴12aと穴12bの測定した位置に変更する。変更し
たデータにより露光、現像する。このプリント配線板10
bを図2(b)に示す。その後、エッチングをおこなっ
たプリント配線板10cにランド形成不良17の発生は無か
った。このプリント配線板を図2(c)に示す。従来技
術で作製したプリント配線板10dはランド形成不良17が
発生した。このプリント配線板10dを図2(d)に示
す。従来の方式にてランド形成不良17が発生しないラン
ド径は0.30mmであり、本発明では0.10mmの
ランド径縮小が可能となった。もちろん、露光装置自体
の合わせ精度が小さければ、0.10mm以上のランド
径縮小化が可能であることはいうまでも無い。さらに、
穴径がことなってもランド径の縮小効果が得られること
はいうまでもない。また、3つ以上の穴の場合や3つ以
上の穴をグループ化した場合にも同様の効果がある。Hereinafter, another embodiment (Embodiment 2) of the present invention will be described with reference to FIGS. Although the present embodiment will be described using the subtractive method, the same applies to the additive method. FIG. 3 shows an apparatus flow and an outline of the apparatus according to the first embodiment of the present invention. In FIG. 3, first, the hole position of the printed wiring board 23 on which the etching resist is formed in step (a) is measured by the camera 22 (FIG. 3).
(See (a) and (g)). Next, in step (b), the wiring data in the design data storage unit 19 of the printed wiring board 23 is compared with the actually measured hole position in the arithmetic unit 18, and the position data of the land is printed on the stage 20. The position is changed to the actual hole position of the wiring board 23 (see FIGS. 3B and 3G). Next, according to the data changed in step (f), the light generated from the light source 21 is driven by the optical path control unit 24 to drive the mirror 25 to expose the wiring pattern on the printed wiring board 23 (FIG. 3 (f),
(G)). It is to be noted that reference numeral 18 denotes a calculation unit for performing various calculations related to the present invention, and 19 denotes a data storage unit for storing design data. FIG. 2 shows that even if the positional relationship between the holes is different from the design value, a good circuit can be formed by this apparatus flow.
This will be described below. A hole 12a with a hole diameter of 0.15 mm in which the distance between holes is previously shifted by 0.05 mm from the hole position 11 on the design value.
An etching resist is formed on the printed wiring board 10 obtained by processing the steps 12b and 12b. This printed wiring board 10a is shown in FIG.
Shown in The positions of the holes 12a and 12b are measured. The position data of the land portions 13a and 13b having a land diameter of 0.20 mm is changed to the measured positions of the holes 12a and 12b. Exposure and development are performed with the changed data. This printed wiring board 10
b is shown in FIG. Thereafter, no defective land formation 17 occurred on the etched printed wiring board 10c. This printed wiring board is shown in FIG. In the printed wiring board 10d manufactured by the conventional technique, a land formation defect 17 occurred. FIG. 2D shows the printed wiring board 10d. The land diameter at which the land formation failure 17 does not occur in the conventional method is 0.30 mm, and in the present invention, the land diameter can be reduced by 0.10 mm. Of course, if the alignment accuracy of the exposure apparatus itself is small, it is needless to say that the land diameter can be reduced to 0.10 mm or more. further,
It goes without saying that the effect of reducing the land diameter can be obtained even if the hole diameter is changed. The same effect is obtained in the case of three or more holes or when three or more holes are grouped.
【0012】以下、本発明の更に他の実施例(実施例
3)を図3と図4により説明する。Hereinafter, still another embodiment (third embodiment) of the present invention will be described with reference to FIGS.
【0013】上記実施例2において、実際の穴間距離と
設計値が大幅に違う場合、例えば穴28a、28bが設
計値上の穴27に対し0.5mmづつずれた場合のプリ
ント配線板26aを図4(a)に示す。実施例2の方法
にて露光したプリント配線板26bでは、ランド径0.
20mmのランド部29a、29bと配線幅0.08m
mの配線部30の接続が出来ない。この状態のプリント
配線板26bを図4(b)に示す。本発明では予め配線
部30の端部と接続するランド部29a、29bの位置
が一致しない場合には配線部30の端部とランド部29
a、29bをつなぐ配線を追加する条件を設定しランド
部29a、29bの補正距離分0.5mmの配線部31
を追加する。これにより露光したプリント配線板26c
を図4(c)に示す。露光後に現像、エッチングした結
果、ランド部29a、29bと配線部30は配線部31
により良好に接続されている。このプリント配線板26
dを図4(d)に示す。もちろん、ランド部29a、2
9bから配線部30の端部が突き抜ける場合においても
突き出た部分を削除できることはいうまでも無い。上記
実施例2を実現した装置フローを図3に示す。図3にお
いて、はじめに、ステップ(a)にてプリント配線板の穴
位置データの測定を行う(図3(a)参照)。次に、ステ
ップ(b)にてランド部の位置データをプリント配線板
の実際の穴位置に補正する(図3(b)参照)。次にステ
ップ(c)にてランド部とランド部に接続されるべき配
線部の位置関係から、配線の追加又は削除のデータを編
集する(図3(c)参照)。次にステップ(f)にて編集
したデータにより露光を行なう(図3(f)参照)。この
装置フローにより、穴の位置関係が設計値と大きく異な
っても、良好な回路形成が可能であることを確認した。In the second embodiment, when the actual distance between the holes is significantly different from the design value, for example, when the holes 28a and 28b are displaced by 0.5 mm from the holes 27 on the design value, the printed wiring board 26a is removed. This is shown in FIG. The printed wiring board 26b exposed by the method of the second embodiment has a land diameter
20 mm land portions 29a and 29b and wiring width 0.08m
m cannot be connected to the wiring section 30. FIG. 4B shows the printed wiring board 26b in this state. In the present invention, if the positions of the land portions 29a and 29b connected to the end portion of the wiring portion 30 do not match in advance, the end portion of the wiring portion 30 and the land portion 29
A condition for adding a wire connecting the wires a and 29b is set, and the wire portion 31 having a correction distance of 0.5 mm for the land portions 29a and 29b is set.
Add. The printed wiring board 26c thus exposed.
Is shown in FIG. As a result of development and etching after exposure, the land portions 29a and 29b and the wiring portion 30 are
Better connected. This printed wiring board 26
d is shown in FIG. Of course, the land portions 29a, 2
Needless to say, even when the end of the wiring portion 30 penetrates through the portion 9b, the protruding portion can be deleted. FIG. 3 shows an apparatus flow that implements the second embodiment. In FIG. 3, first, in step (a), the hole position data of the printed wiring board is measured (see FIG. 3 (a)). Next, in step (b), the position data of the land portion is corrected to the actual hole position of the printed wiring board (see FIG. 3 (b)). Next, in step (c), data of addition or deletion of wiring is edited based on the positional relationship between the land and the wiring to be connected to the land (see FIG. 3C). Next, exposure is performed using the data edited in step (f) (see FIG. 3 (f)). With this apparatus flow, it was confirmed that a good circuit could be formed even if the positional relationship between the holes was significantly different from the design value.
【0014】以下、本発明の実施例(実施例4)を図3
と図5により説明する。設計値の穴位置33に比べ、穴
35が近寄った場合のプリント配線板32aを図5
(a)に示す。上記実施例3の方式を適用すると、配線
部38とランド部37a、37bの短絡、又は、最小導
体間隙が確保できない場合が発生する。この状態のプリ
ント配線板32bを図5(b)に示す。本発明では予め
最小導体間隙仕様を装置に入力し最小導体間隙を保つよ
うに配線部38の形状を配線部40の形状に自動的に変
更し露光する。この状態のプリント配線板32cを図5
(c)に示す。プリント配線板32cを現像、エッチン
グし導体の短絡や最小導体間隙をたもつプリント配線板
32dを実現できる。このプリント配線板32dの状態
を図5(d)に示す。さらに、最小導体間隙以外の配線仕
様を露光装置のシステムに付加することも可能である。
上記実施例4を実現した装置フローを図3に示す。図3
において、はじめに、ステップ(a)にてプリント配線
板の穴位置データの測定を行う(図3(a)参照)。次
に、ステップ(b)にてランド部の位置データをプリン
ト配線板の実際の穴位置に補正する(図3(b)参照)。
次にステップ(c)にてランド部とランド部に接続され
るべき配線部の位置関係から、配線の追加又は削除のデ
ータを編集する(図3(c)参照)。次にステップ(d)
にて導体間隙や設計仕様の違反部を検索する(図3(d)
参照)。次にステップ(e)にて違反部のデータを修正
する(図3(e)参照)。次にステップ(f)にて編集し
たデータにより露光を行なう(図3(f)参照)。この装
置フローにより、良好な回路形成が可能であることを確
認した。An embodiment (Embodiment 4) of the present invention will be described below with reference to FIG.
FIG. The printed wiring board 32a in the case where the hole 35 is closer than the designed hole position 33 is shown in FIG.
(A). When the method of the third embodiment is applied, a short circuit between the wiring portion 38 and the land portions 37a and 37b or a case where a minimum conductor gap cannot be secured occurs. FIG. 5B shows the printed wiring board 32b in this state. In the present invention, the minimum conductor gap specification is input to the apparatus in advance, and the shape of the wiring portion 38 is automatically changed to the shape of the wiring portion 40 so as to maintain the minimum conductor gap, and exposure is performed. The printed wiring board 32c in this state is shown in FIG.
It is shown in (c). By developing and etching the printed wiring board 32c, a printed wiring board 32d having a short circuit of the conductor and a minimum conductor gap can be realized. FIG. 5D shows the state of the printed wiring board 32d. Further, wiring specifications other than the minimum conductor gap can be added to the system of the exposure apparatus.
FIG. 3 shows an apparatus flow that implements the fourth embodiment. FIG.
First, in step (a), hole position data of a printed wiring board is measured (see FIG. 3A). Next, in step (b), the position data of the land portion is corrected to the actual hole position of the printed wiring board (see FIG. 3 (b)).
Next, in step (c), data of addition or deletion of wiring is edited based on the positional relationship between the land and the wiring to be connected to the land (see FIG. 3C). Next, step (d)
Search for conductor gaps and violations of design specifications (Fig. 3 (d))
reference). Next, in step (e), the data of the violating part is corrected (see FIG. 3 (e)). Next, exposure is performed using the data edited in step (f) (see FIG. 3 (f)). It was confirmed that good circuit formation was possible by this apparatus flow.
【0015】以下、本発明の実施例(実施例5)を図6
により説明する。あるエッチングレジストフィルム45
の露光量と不良の関係を図6(a)に示す。配線部の密着
性と不良率の関係43と、層間接続穴部のテンティング
性と不良率の関係44があり、両立する露光量条件は存
在しない。Hereinafter, an embodiment (Embodiment 5) of the present invention will be described with reference to FIG.
This will be described below. A certain etching resist film 45
FIG. 6A shows the relationship between the amount of exposure and the defect. There is a relationship 43 between the adhesion of the wiring portion and the defect rate and a relationship 44 between the tenting property and the defect rate of the interlayer connection hole, and there is no compatible exposure amount condition.
【0016】従来方式の露光を行なったエッチングレジ
ストフィルム現像後のプリント配線板を図6(b)に示
す。エッチング後のプリント配線板を図6(c)に示
す。露光量が増加すると層間接続穴部46上のエッチン
グドライフィルム49が割れるテンティング不良が発生
した。露光量を減少すると配線部48のエッチングレジ
ストフィルム47が剥れる密着不良が発生した。FIG. 6B shows a printed wiring board after development of an etching resist film subjected to conventional exposure. The printed wiring board after the etching is shown in FIG. When the exposure amount increased, a tenting defect in which the etching dry film 49 on the interlayer connection hole portion 46 cracked occurred. When the amount of exposure was reduced, an adhesion failure in which the etching resist film 47 of the wiring portion 48 was peeled off occurred.
【0017】本発明により層間接続穴部と配線部の露光
量を変更した場合の一例を示す。層間接続穴部46の露
光量80mj/cm2、配線部48を露光量100mj/
cm2で露光し不良の発生が無くなることを確認した。An example in which the exposure amount of the interlayer connection hole portion and the wiring portion is changed according to the present invention will be described. The exposure amount of the interlayer connection hole 46 is 80 mj / cm 2 , and the wiring portion 48 is the exposure amount of 100 mj / cm 2 .
Exposure at cm 2 confirmed that no defects occurred.
【0018】[0018]
【発明の効果】本発明によれば、穴加工後のプリント配
線板の穴位置情報を読み取り、配線設計仕様と比較しな
がら、適切な配線設計ができるので、ランド形成不良の
撲滅と、ランド径の縮小(従来技術のランド径=穴径+
露光装置の合わせ精度+穴加工位置精度+プリント配線
板伸縮量又は層間ずれ量、本発明によるランド径=穴怪
+露光装置の合わせ精度となる。)が可能であり、プリ
ント配線板の高密度配線化が実現できる。また、ランド
部と配線部をことなる露光量にて露光出来る為、テンテ
ィング不良と密着不良を撲滅できる。According to the present invention, it is possible to read out the hole position information of the printed wiring board after the hole processing and to perform appropriate wiring design while comparing it with the wiring design specification. Reduction (land diameter of conventional technology = hole diameter +
The alignment accuracy of the exposure apparatus + the hole processing position accuracy + the amount of expansion / contraction of the printed wiring board or the amount of interlayer displacement, the land diameter according to the present invention = hole hole + the alignment accuracy of the exposure apparatus ) Is possible, and high-density wiring of the printed wiring board can be realized. In addition, since the land portion and the wiring portion can be exposed at different exposure amounts, it is possible to eliminate poor tenting and poor adhesion.
【図1】プリント配線板の断面図FIG. 1 is a sectional view of a printed wiring board.
【図2】プリント配線板の上面図FIG. 2 is a top view of a printed wiring board.
【図3】露光装置フローと装置概要図FIG. 3 is a flow chart of an exposure apparatus and an outline of the apparatus.
【図4】プリント配線板の上面図FIG. 4 is a top view of a printed wiring board.
【図5】プリント配線板の上面図FIG. 5 is a top view of a printed wiring board.
【図6】露光量と不良率の関係図及びプリント配線板の
断面図FIG. 6 is a diagram illustrating a relationship between an exposure amount and a defect rate and a cross-sectional view of a printed wiring board.
1…第1導体層 2…第2導体層 3…第3導体層 4…第4導体層 5…第5導体層 6…第6導体層 7…貫通穴 8…非貫通穴 9…非貫通穴 10a…プリント配線板 10b…プリント配線板 10c…プリント配線板 10d…プリント配線板 11…設計上の穴位置 12a…穴 12b…穴 13a…ランド部 13a…ランド部 14…配線部 15…ランド部 16…配線部 17…ランド形成不良 18…演算部 19…設計テ゛ータ蓄積部 20…ステージ 21…光源 22…カメラ 23…プリント配線板 24…光路制御部 25…ミラー 26a…プリント配線板 26b…プリント配線板 26c…プリント配線板 26d…プリント配線板 27…設計上の穴位置 28a…穴 28b…穴 29a…ランド部 29b…ランド部 30…配線部 31…配線部 32a…プリント配線板 32b…プリント配線板 32c…プリント配線板 32d…プリント配線板 33…設計上の穴位置 34…配線部 35…穴位置 36…配線部 37a…ランド部 37b…ランド部 38…配線部 39…配線部 40…配線部 41…配線部 42…ランド部 43…配線部の密着性と不良率の関係 44…層間接続穴部のテンティング性と不良率の関係 45…エッチングレジストフィルム 46…層間接続穴部 47…エッチングレジストフィルム 48…配線部 49…エッチングレジストフィルム DESCRIPTION OF SYMBOLS 1 ... 1st conductor layer 2 ... 2nd conductor layer 3 ... 3rd conductor layer 4 ... 4th conductor layer 5 ... 5th conductor layer 6 ... 6th conductor layer 7 ... Through-hole 8 ... Non-through-hole 9 ... Non-through-hole 10a ... Printed wiring board 10b ... Printed wiring board 10c ... Printed wiring board 10d ... Printed wiring board 11 ... Designed hole position 12a ... Hole 12b ... Hole 13a ... Land part 13a ... Land part 14 ... Wiring part 15 ... Land part 16 ... Wiring part 17 ... Land formation failure 18 ... Calculation part 19 ... Design data storage part 20 ... Stage 21 ... Light source 22 ... Camera 23 ... Printed wiring board 24 ... Optical path control part 25 ... Mirror 26a ... Printed wiring board 26b ... Printed wiring board 26c ... Printed wiring board 26d ... Printed wiring board 27 ... Designed hole position 28a ... Hole 28b ... Hole 29a ... Land part 29b ... Land part 30 ... Wiring part 31 ... Wiring part 32a ... Printed wiring board 32b ... Printed wiring board 32c ... Printed wiring board 32d ... Printed wiring board 33 ... Designed hole position 34 ... Wiring 35 ... Hole position 36 ... Wiring part 37a ... Land part 37b ... Land part 38 ... Wiring part 39 ... Wiring part 40 ... Wiring part 41 ... Wiring part 42 ... Land part 43 ... Relationship between adhesion of wiring part and defective rate 44 ... Relationship between the tenting property of the interlayer connection hole and the defect rate 45 ... Etching resist film 46 ... Interlayer connection hole 47 ... Etching resist film 48 ... Wiring part 49 ... Etching resist film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 尚樹 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 (72)発明者 村松 善徳 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 (72)発明者 川崎 淳一 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 Fターム(参考) 2H097 AA12 LA09 5E346 AA05 AA06 AA12 AA15 AA22 AA32 AA42 AA43 AA51 DD32 DD33 EE15 EE18 FF01 GG15 GG18 GG28 HH11 HH26 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Naoki Nishimura 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi, Ltd.Communications Division (72) Inventor Yoshinori Muramatsu 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Hitachi, Ltd. Communications Division (72) Inventor Junichi Kawasaki 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture F-term (Reference) 2H097 AA12 LA09 5E346 AA05 AA06 AA12 AA15 AA22 AA32 AA42 AA43 AA51 DD32 DD33 EE15 EE18 FF01 GG15 GG18 GG28 HH11 HH26
Claims (6)
ント基板の導体部形成、ランド部形成時の露光工程にお
いて、個々もしくはグルーピング化したランド部と、ラ
ンド部以外の導体部を個別に位置合わせを行なって露光
し導体部、ランド部を形成することを特徴とするプリン
ト基板の製造方法。In a manufacturing method of a printed wiring board, in an exposure step of forming a conductor portion and a land portion of a printed circuit board, individually or grouped lands and conductor portions other than the lands are individually aligned. A method of manufacturing a printed circuit board, comprising forming a conductor portion and a land portion by performing exposure in a row.
もしくはグルーピング化したランド部と、ランド部以外
の導体部の位置データを個々に補正して露光することを
特徴とする露光方法。2. An exposure method, wherein in an exposure operation of a printed wiring board, individual or grouped lands and position data of conductors other than the lands are individually corrected and exposed.
と、ランド部以外の導体部の露光量を変える露光方法。3. An exposure method according to claim 2, wherein the exposure amount of the land portion and the conductor portion other than the land portion is changed.
された接続されるべきランド部とランド部以外の導体部
が分離した場合、分離した部分をつなぐ配線を設計し露
光することを特徴とした露光方法。4. A wiring according to claim 2, wherein when a predetermined land portion to be connected and a conductor portion other than the land portion are separated, a wiring connecting the separated portions is designed and exposed. Exposure method.
おいて、予め指定した最小導体間隙を保つ様に補正して
露光することを特徴とした露光方法。5. An exposure method according to claim 2, wherein the exposure is corrected so as to maintain a predetermined minimum conductor gap.
ント配線板の穴位置を読み取り、最適な配線設計を自動
で行なう露光方法。6. An exposure method for reading wiring specifications of a printed wiring board and hole positions of the printed wiring board before exposure, and automatically performing an optimum wiring design.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000393276A JP2002190655A (en) | 2000-12-21 | 2000-12-21 | Manufacturing method and exposure method of printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000393276A JP2002190655A (en) | 2000-12-21 | 2000-12-21 | Manufacturing method and exposure method of printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002190655A true JP2002190655A (en) | 2002-07-05 |
Family
ID=18859099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000393276A Pending JP2002190655A (en) | 2000-12-21 | 2000-12-21 | Manufacturing method and exposure method of printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002190655A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011018983A1 (en) * | 2009-08-11 | 2011-02-17 | ソニーケミカル&インフォメーションデバイス株式会社 | Laminated substrate production method |
| JP2014038175A (en) * | 2012-08-14 | 2014-02-27 | Fujifilm Corp | Drawing apparatus, exposure drawing apparatus, program, and drawing method |
-
2000
- 2000-12-21 JP JP2000393276A patent/JP2002190655A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011018983A1 (en) * | 2009-08-11 | 2011-02-17 | ソニーケミカル&インフォメーションデバイス株式会社 | Laminated substrate production method |
| JP2011039264A (en) * | 2009-08-11 | 2011-02-24 | Sony Chemical & Information Device Corp | Method of manufacturing laminated substrate |
| JP2014038175A (en) * | 2012-08-14 | 2014-02-27 | Fujifilm Corp | Drawing apparatus, exposure drawing apparatus, program, and drawing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100309301B1 (en) | Light exposure pattern mask and production method of the same | |
| US11917769B2 (en) | Method for fabricating asymmetric board | |
| JP2002190655A (en) | Manufacturing method and exposure method of printed wiring board | |
| CN113543483B (en) | Solder resist hole plugging method for printed circuit board | |
| CN1238660A (en) | Method for forming solder pads on circuit board | |
| US4361634A (en) | Artwork master for production of multilayer circuit board | |
| JP3012622B1 (en) | Manufacturing method of printed wiring board | |
| US4779339A (en) | Method of producing printed circuit boards | |
| JP2790310B2 (en) | Computer drawing method of wiring pattern | |
| JP4351078B2 (en) | Method for manufacturing printed wiring board | |
| JP2990105B2 (en) | Manufacturing method of printed wiring board | |
| JP2797871B2 (en) | Manufacturing method of printed wiring board | |
| JPH10135599A (en) | Manufacturing method of flexible printed wiring board | |
| JPH0516199B2 (en) | ||
| CN101751483A (en) | Layout method capable of automatically executing layout rule check of differential signal wiring pairs | |
| JP2000357180A (en) | Manufacture of printed wiring board | |
| JP2833601B2 (en) | Manufacturing method of printed wiring board | |
| JP3017134B2 (en) | Design method of multilayer printed wiring board | |
| Haboud et al. | Optimizing Performance: Insights Into the Design, Fabrication, and Assembly of Ultra HDI Assembly Test Boards | |
| JP2680948B2 (en) | Manufacturing method of printed wiring board | |
| JPS61264782A (en) | Printed wiring board and manufacture thereof | |
| JP2006156512A (en) | Printed wiring board | |
| JPS6320039B2 (en) | ||
| JPS60186086A (en) | Printed circuit board | |
| JPH05243707A (en) | Test coupon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040225 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060510 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060510 |