JP2002190552A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2002190552A JP2002190552A JP2000386653A JP2000386653A JP2002190552A JP 2002190552 A JP2002190552 A JP 2002190552A JP 2000386653 A JP2000386653 A JP 2000386653A JP 2000386653 A JP2000386653 A JP 2000386653A JP 2002190552 A JP2002190552 A JP 2002190552A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- terminal portion
- semiconductor device
- internal
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W90/756—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 リードフレームから複数の内部端子部を分離
した後にそれぞれの内部端子部をウェハーに接着してい
たので、全ての内部端子部を高精度にウェハーの所定の
位置に搭載することは困難であった。また、内部端子部
を設けることのできるフレーム枠の位置が限定されてい
たために、外部端子部を2次元的に半導体装置の底面に
配置して多ピン化に対応することは困難であった。
【解決手段】 ウェハー13の電極形成面に絶縁接着材
6を塗布し、リードフレーム10をウェハー13に接着
させた後、リードフレーム10のフレーム枠11をブレ
ードにより切断して除去する。ウェハー13の電極1と
リードフレーム10の内部端子部4とを金属細線7によ
り接続した後、ウェハー13の電極形成面3、内部端子
部4および金属細線7を封止樹脂9によって封止し、ウ
ェハー13に形成された半導体素子2どうしの境界部を
ブレードによって切断し分割する。
(57) [Summary] [PROBLEMS] Since a plurality of internal terminals are separated from a lead frame and then each internal terminal is bonded to a wafer, all the internal terminals are precisely positioned at predetermined positions on the wafer. It was difficult to mount. In addition, since the position of the frame in which the internal terminals can be provided is limited, it is difficult to arrange the external terminals two-dimensionally on the bottom surface of the semiconductor device to cope with the increase in the number of pins. SOLUTION: An insulating adhesive material 6 is applied to an electrode forming surface of a wafer 13 and a lead frame 10 is adhered to the wafer 13. Then, a frame 11 of the lead frame 10 is cut and removed by a blade. After connecting the electrode 1 of the wafer 13 and the internal terminal portion 4 of the lead frame 10 with a thin metal wire 7, the electrode forming surface 3, the internal terminal portion 4 and the thin metal wire 7 of the wafer 13 are sealed with a sealing resin 9, A boundary portion between the semiconductor elements 2 formed on the wafer 13 is cut and divided by a blade.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体素子を搭載
した樹脂封止型の半導体装置の製造方法に関するもので
あり、特に、半導体素子の電極形成面に接着されたリー
ドフレームの外部端子部が、半導体装置の実装面から突
出している半導体装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a resin-encapsulated semiconductor device having a semiconductor element mounted thereon. The present invention relates to a method for manufacturing a semiconductor device protruding from a mounting surface of the semiconductor device.
【0002】[0002]
【従来の技術】従来より、半導体装置は電子機器の高性
能化と軽薄短小化の傾向から、高集積化、高機能化に向
かって進展している。一方、樹脂封止型半導体パッケー
ジは、高集積化、高機能化するにつれて、更に一層の多
ピン化、薄型化、小型化が求められており、従来の樹脂
封止型半導体パッケージにおいても半導体素子の周辺部
分のリードの引き回しの必要性から、パッケージの小型
化が困難となってきた。そこで、半導体素子の面積より
も小さいリードフレームを用いて、リードフレームの外
部端子部が半導体装置の側部からではなく、半導体装置
の実装面から露出した半導体装置およびその製造方法が
種々提案されている。2. Description of the Related Art Conventionally, semiconductor devices have been progressing toward higher integration and higher functionality due to the trend toward higher performance and lighter and smaller electronic devices. On the other hand, as the resin-encapsulated semiconductor package becomes more highly integrated and more sophisticated, it is required to further increase the number of pins, reduce the thickness, and reduce the size. It has become difficult to reduce the size of the package due to the necessity of leading the leads in the peripheral portion of the package. Therefore, various proposals have been made for a semiconductor device in which an external terminal portion of the lead frame is exposed not from the side portion of the semiconductor device but from the mounting surface of the semiconductor device, using a lead frame smaller than the area of the semiconductor element, and a method for manufacturing the same. I have.
【0003】以下、従来の半導体装置について図面を用
いて説明する。Hereinafter, a conventional semiconductor device will be described with reference to the drawings.
【0004】図8(a)は従来の半導体装置の底面図で
あり、図8(b)は図8(a)のD−D1箇所の断面図
である。FIG. 8A is a bottom view of a conventional semiconductor device, and FIG. 8B is a cross-sectional view taken along a line DD1 in FIG. 8A.
【0005】図8(a)および図8(b)に示すよう
に、電極1が形成された半導体素子2の電極形成面3に
内部端子部4を有するリード部5が絶縁接着材6によっ
て接着されている。電極1と内部端子部4とは金属細線
7によって電気的に接続され、外部端子部8のみが露出
して上面が封止樹脂9によって封止されている。なお、
リード部5の成型加工は打ち抜き金型を用いて、内部端
子部4どうしの先端部を連結した連結部(図示せず)を
打ち抜くことによって行っている。As shown in FIGS. 8A and 8B, a lead portion 5 having an internal terminal 4 is bonded to an electrode forming surface 3 of a semiconductor element 2 on which an electrode 1 is formed by an insulating adhesive 6. Have been. The electrode 1 and the internal terminal portion 4 are electrically connected by a thin metal wire 7, only the external terminal portion 8 is exposed, and the upper surface is sealed by a sealing resin 9. In addition,
The lead portion 5 is formed by punching a connecting portion (not shown) connecting the tips of the internal terminal portions 4 using a punching die.
【0006】また、他の従来の技術は、ウェハーから良
品の半導体素子を選定し、マトリックス状に配置した
後、直線状のフレームを有するリードフレームを、1列
ごとにマトリックス状に配置された複数の半導体素子の
向かい合う2辺に沿って接着して、半導体素子の電極と
リードフレームのフレームから半導体素子の内側に延び
た複数の内部端子部とを金属細線によって電気的に接続
した後、半導体素子、リードフレームおよび金属細線を
封止樹脂で封止し、ブレードを用いて直線状のフレーム
の部分を封止樹脂とともに切断して除去して半導体素子
ごとに分離するものである。Another conventional technique is to select non-defective semiconductor elements from a wafer, arrange them in a matrix, and then arrange a plurality of lead frames having linear frames in a matrix for each row. After bonding along the two opposing sides of the semiconductor element and electrically connecting the electrodes of the semiconductor element and the plurality of internal terminals extending from the frame of the lead frame to the inside of the semiconductor element by thin metal wires, Then, the lead frame and the thin metal wire are sealed with a sealing resin, and a portion of the linear frame is cut and removed together with the sealing resin using a blade to separate the semiconductor elements from each other.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、以下の課題が発生する。However, the conventional semiconductor device has the following problems.
【0008】従来の半導体装置に用いるリードフレーム
の成型加工は打ち抜き金型を用いて行っている。すなわ
ち、半導体素子の電極とリードフレームの内部端子部と
を電気的に接続するための金属細線を内部端子部どうし
の間に通すために、内部端子部を半導体素子に接着する
前に内部端子部どうしを連結しているフレームを打ち抜
き金型を用いて除去し、フレームが除去されて分離した
個片の内部端子部を半導体素子に対して位置合わせして
接着している。このように、リードフレームから複数の
内部端子部を分離した後に、その複数の内部端子部を半
導体素子に対してそれぞれ位置合わせして接着するの
で、それぞれの内部端子部を半導体素子に対して毎回位
置合わせする必要が生じ、全ての内部端子部を精度良く
半導体素子の所定の位置に搭載して接着することが困難
になる。[0008] A lead frame used for a conventional semiconductor device is formed by using a punching die. That is, in order to pass a thin metal wire for electrically connecting the electrode of the semiconductor element to the internal terminal of the lead frame between the internal terminals, the internal terminal is bonded to the semiconductor element before the internal terminal is bonded to the semiconductor element. The frames connecting the two are removed using a punching die, and the internal terminal portions of the separated individual pieces from which the frames have been removed are aligned and adhered to the semiconductor elements. As described above, after separating the plurality of internal terminal portions from the lead frame, the plurality of internal terminal portions are respectively aligned with and bonded to the semiconductor element. It is necessary to perform alignment, and it becomes difficult to mount and bond all the internal terminal portions to predetermined positions of the semiconductor element with high accuracy.
【0009】また、平行な2本のフレームそれぞれから
延びる内部端子部を設けたリードフレームを用いた場
合、内部端子部を配置させることができるのは、半導体
素子の向かい合う1組の2辺に沿った列のみである。し
たがって、設けることができる内部端子部の数は、半導
体素子の各辺に沿って内部端子部を配置する場合に比較
して少なくなり、また、内部端子部の配置の自由度が限
られるので、半導体装置の多ピン化に対応するには限界
がある。When a lead frame provided with internal terminals extending from two parallel frames is used, the internal terminals can be arranged along a pair of two opposite sides of the semiconductor element. Only columns. Therefore, the number of internal terminal portions that can be provided is smaller than when the internal terminal portions are arranged along each side of the semiconductor element, and the degree of freedom in the arrangement of the internal terminal portions is limited. There is a limit in responding to the increase in the number of pins of the semiconductor device.
【0010】本発明は、前記した従来の課題を解決する
ものであり、半導体素子が形成されたウェハーにリード
フレームを接着した後に、ブレードを用いてリードフレ
ームのフレームを切断して除去し、ウェハーに複数の内
部端子部を残留させる半導体装置の製造方法を提供する
ものである。The present invention solves the above-mentioned conventional problems. After bonding a lead frame to a wafer on which semiconductor elements are formed, the lead frame is cut and removed using a blade, and the wafer is removed. And a method of manufacturing a semiconductor device in which a plurality of internal terminal portions remain.
【0011】[0011]
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置の製造方法は、金属板よ
りなるフレーム枠と、前記フレーム枠から前記フレーム
枠の内側に向かって延びる内部端子部と、前記内部端子
部に形成された突起状の外部端子部とよりなるリード部
形成体を1単位として複数個連続して有したリードフレ
ームを用意する工程と、前記内部端子部の面のうち前記
外部端子部が形成された面の反対側の面と複数の半導体
素子がその面内に形成されたウェハーの電極形成面とを
絶縁接着材により接着する工程と、前記リードフレーム
のフレーム枠を切断して除去し、前記外部端子部が形成
された前記内部端子部を前記ウェハーの電極形成面に残
留させる工程と、前記ウェハーの電極と前記内部端子部
とを電気的に接続する工程と、前記ウェハーの電極形成
面および前記内部端子部を封止樹脂によって封止すると
ともに前記外部端子部を前記封止樹脂から突出させる工
程と、前記ウェハーの半導体素子どうしの境界部をブレ
ードにより切断して個々の半導体装置に分割する工程と
よりなる。In order to solve the above-mentioned conventional problems, a method of manufacturing a semiconductor device according to the present invention comprises a frame formed of a metal plate and extending from the frame toward the inside of the frame. A step of preparing a lead frame having a plurality of continuous lead portions formed of an internal terminal portion and a protruding external terminal portion formed on the internal terminal portion as one unit; Bonding a surface of the surface opposite to the surface on which the external terminal portion is formed and an electrode forming surface of a wafer on which a plurality of semiconductor elements are formed in the surface with an insulating adhesive; and Cutting and removing a frame, leaving the internal terminal portion on which the external terminal portion is formed on the electrode forming surface of the wafer, and electrically connecting the electrode of the wafer and the internal terminal portion Sealing the electrode forming surface and the internal terminal portion of the wafer with a sealing resin, and projecting the external terminal portion from the sealing resin, and blades the boundary between the semiconductor elements of the wafer. And dividing the semiconductor device into individual semiconductor devices.
【0012】このような半導体装置の製造方法によっ
て、ウェハーに形成された複数の半導体素子に対してリ
ードフレームのフレーム枠の任意の辺から内部端子部を
延ばすことができるので、外部端子部を2次元的に半導
体装置の底面に配置させ、半導体装置の多ピン化および
小型化が可能になる。また、複数の内部端子部を同時に
半導体ウェハーに接着することができるので、各内部端
子部の接着位置精度が向上する。According to such a method of manufacturing a semiconductor device, the internal terminal portion can be extended from an arbitrary side of the frame of the lead frame for a plurality of semiconductor elements formed on the wafer. By dimensionally disposing the semiconductor device on the bottom surface, it is possible to increase the number of pins and reduce the size of the semiconductor device. Further, since a plurality of internal terminals can be simultaneously bonded to the semiconductor wafer, the bonding position accuracy of each internal terminal is improved.
【0013】また、ウェハーの電極と内部端子部との電
気的接続は金属細線によって接続する。The electrical connection between the electrodes of the wafer and the internal terminals is made by thin metal wires.
【0014】これにより、ウェハーの電極と内部端子部
とを、電気抵抗値が小さく、簡易な手段で電気的に接続
することができる。Thus, the electrodes of the wafer and the internal terminals can be electrically connected by a simple means with a small electric resistance value.
【0015】また、ウェハーの電極と内部端子部との電
気的接続は、前記ウェハーの電極に形成したバンプに対
して前記内部端子部を加熱しながら加圧することにより
行う。The electrical connection between the electrodes of the wafer and the internal terminals is made by applying pressure to the bumps formed on the electrodes of the wafer while heating the internal terminals.
【0016】この半導体装置の製造方法によって、ウェ
ハーの電極に形成されたバンプと内部端子部とを電気的
に接続することによって、ウェハーの電極と内部端子部
との配線長が短くなって、半導体装置内の信号遅延を防
止できるので、高周波デバイス等に利用する場合に安定
した電気特性を確保することが可能となる。According to the method of manufacturing a semiconductor device, the bumps formed on the electrodes of the wafer and the internal terminals are electrically connected to each other, so that the wiring length between the electrodes of the wafer and the internal terminals is reduced. Since a signal delay in the device can be prevented, stable electric characteristics can be secured when the device is used for a high-frequency device or the like.
【0017】また、ウェハーの電極形成面および内部端
子部を封止樹脂によって封止するとともに外部端子部を
前記封止樹脂から突出させる工程は、前記外部端子部に
係合する凹部を設けた封止金型を用いることにより行
う。Further, the step of sealing the electrode forming surface and the internal terminal portion of the wafer with a sealing resin and projecting the external terminal portion from the sealing resin includes the step of forming a recess having a concave portion engaged with the external terminal portion. This is performed by using a stopper mold.
【0018】これにより、外部端子部を樹脂面から突出
させることが可能となって、外部端子部の突出長さを調
整することができる。Thus, the external terminal can be made to protrude from the resin surface, and the length of the external terminal can be adjusted.
【0019】また、封止樹脂から突出させる外部端子部
の長さは10〜50[μm]である。The length of the external terminal protruding from the sealing resin is 10 to 50 [μm].
【0020】これにより、回路基板から半導体装置上面
までの高さを低く抑えながら、半田ペーストを外部端子
部の周囲に十分形成することができる。Accordingly, the solder paste can be sufficiently formed around the external terminal portions while keeping the height from the circuit board to the upper surface of the semiconductor device low.
【0021】[0021]
【発明の実施の形態】以下、本発明の半導体装置の製造
方法の一実施形態について図面を用いて説明する。な
お、従来例で用いた構成要件と同一の構成要件には同一
の符号を付す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings. Note that the same components as those used in the conventional example are denoted by the same reference numerals.
【0022】まず、本実施形態の半導体装置の製造方法
に用いるリードフレームについて説明する。First, a lead frame used in the method of manufacturing a semiconductor device according to the present embodiment will be described.
【0023】図1(a)は本実施形態のリードフレーム
の平面図であり、図1(b)は図1(a)のA−A1箇
所の断面図である。FIG. 1A is a plan view of the lead frame of the present embodiment, and FIG. 1B is a cross-sectional view taken along a line AA1 in FIG. 1A.
【0024】図1に示すように、格子状の金属板からな
るリードフレーム10は、フレーム枠11からフレーム
枠11に囲まれた領域の内側に向かって内部端子部4が
延び、内部端子部4の先端部に突起状の外部端子部12
を有し、内部端子部4と外部端子部12とフレーム枠1
1とからなるリード部形成体を1単位として複数個が連
続している。本実施形態では、フレーム枠11のうち、
向かい合う2辺から内部端子部4が延びているが、フレ
ーム枠11の任意の辺から内部端子部4が延びていれば
よく、例えばフレーム枠11の4辺から内部端子部4が
延びることで、多ピンの半導体装置に対応して多数の内
部端子部4を設けることが可能となる。As shown in FIG. 1, a lead frame 10 made of a grid-like metal plate has an internal terminal portion 4 extending from a frame 11 toward the inside of a region surrounded by the frame 11. A protruding external terminal portion 12
And the internal terminal portion 4, the external terminal portion 12, and the frame 1
A plurality of the lead portion forming bodies consisting of 1 and 1 constitute one unit. In the present embodiment, of the frame 11
Although the internal terminal portions 4 extend from two opposing sides, the internal terminal portions 4 may extend from any sides of the frame 11. For example, by extending the internal terminal portions 4 from the four sides of the frame 11, A large number of internal terminal portions 4 can be provided corresponding to a multi-pin semiconductor device.
【0025】また、本実施形態では、リードフレーム1
0の材料はニッケル(Ni)の含有量が42[%]の鉄
(Fe)との合金である42合金であり、リードフレー
ム10の厚さは内部端子部4が50[μm]、外部端子部
12は内部端子部4から100[μm]の段差を有してい
るので、外部端子部12が形成された部分のリードフレ
ームの総厚みは150[μm]である。フレーム枠11の
厚みは50[μm]の薄厚であるので、半導体装置の製造
工程では、容易に打ち抜き金型によって打ち抜くことが
できるが、エッチングによってリードフレーム10の加
工を行ってもよい。本実施形態では外部端子部12は円
柱状であるが、形状は特に限定されるものではなく、四
角柱状、他の多角形柱状であってもよい。また、本実施
形態ではリードフレーム10の材料として42合金を用
いたが、銅系の合金でもよい。In this embodiment, the lead frame 1
The material of No. 0 is a 42 alloy which is an alloy with iron (Fe) having a nickel (Ni) content of 42 [%]. The thickness of the lead frame 10 is 50 [μm] for the internal terminal portion 4 and the external terminal. Since the portion 12 has a step of 100 [μm] from the internal terminal portion 4, the total thickness of the lead frame where the external terminal portion 12 is formed is 150 [μm]. Since the thickness of the frame 11 is as thin as 50 μm, it can be easily punched out by a punching die in a semiconductor device manufacturing process, but the lead frame 10 may be processed by etching. In the present embodiment, the external terminal portion 12 has a columnar shape, but the shape is not particularly limited, and may be a square columnar shape or another polygonal columnar shape. In this embodiment, a 42 alloy is used as the material of the lead frame 10, but a copper alloy may be used.
【0026】以上、本実施形態のリードフレームを用い
ることにより、リードフレームのフレーム枠の任意の辺
から内部端子部を延ばすことができるので、フレーム枠
の切断時に内部端子部の長さを調整することで半導体素
子の電極に対応した位置に外部端子部を設け、外部端子
部を2次元配置的に半導体装置の底面に突出させること
で、半導体装置の多ピン化および小型化が可能になる。As described above, by using the lead frame of the present embodiment, the internal terminal portion can be extended from any side of the frame frame of the lead frame. Therefore, the length of the internal terminal portion is adjusted when the frame frame is cut. Thus, by providing the external terminal portion at a position corresponding to the electrode of the semiconductor element and projecting the external terminal portion two-dimensionally to the bottom surface of the semiconductor device, it is possible to increase the number of pins and reduce the size of the semiconductor device.
【0027】また、本実施形態のリードフレームをウェ
ハーに接着した状態でブレード等によりフレーム枠を切
断して除去し、外部端子部が形成された内部端子部をウ
ェハーの電極形成面に残留させることで、ウェハーに対
して同時に複数の内部端子部を接着することが可能とな
る。Further, the lead frame of the present embodiment is cut and removed with a blade or the like in a state where the lead frame is adhered to the wafer, and the internal terminal portion having the external terminal portion is left on the electrode forming surface of the wafer. Thus, a plurality of internal terminal portions can be simultaneously bonded to the wafer.
【0028】次に、本実施形態の半導体装置の製造方法
について説明する。Next, a method of manufacturing the semiconductor device according to the present embodiment will be described.
【0029】本実施形態の半導体装置は、前記のリード
フレームを用いて製造するので、共通する内容について
は省略し、同一の構成要件には同一の符号を付す。Since the semiconductor device of the present embodiment is manufactured using the above-described lead frame, common contents are omitted, and the same components are denoted by the same reference numerals.
【0030】図2は本実施形態の半導体装置の製造方法
の各工程を示した断面図である。FIG. 2 is a sectional view showing each step of the method for manufacturing a semiconductor device according to the present embodiment.
【0031】図2(a)に示すように、電極1が形成さ
れた半導体素子2が複数個形成されたウェハー13の電
極形成面3上であって、内部端子部を接着する部分に厚
みが50〜500[μm]の絶縁接着材6を印刷工法によ
って塗布する。本実施形態では、絶縁接着材6は、厚み
が100[μm]のポリイミド系の熱可塑性接着材を用い
たが、シリコン変成ポリイミドや熱硬化型接着材、シー
ト状の接着材等であってもよい。As shown in FIG. 2A, on the electrode forming surface 3 of the wafer 13 on which a plurality of semiconductor elements 2 on which the electrodes 1 are formed are formed, the thickness of the portion where the internal terminals are bonded is reduced. An insulating adhesive 6 of 50 to 500 [μm] is applied by a printing method. In the present embodiment, the insulating adhesive 6 is a polyimide-based thermoplastic adhesive having a thickness of 100 [μm], but may be a silicon-modified polyimide, a thermosetting adhesive, a sheet-like adhesive, or the like. Good.
【0032】次に図2(b)に示すように、リードフレ
ーム10とウェハー13とを位置合わせして、リードフ
レーム10の内部端子部4を絶縁接着材6の上面に対し
て加熱しながら加圧した後冷却することで接着する。Next, as shown in FIG. 2B, the lead frame 10 and the wafer 13 are aligned with each other, and the internal terminals 4 of the lead frame 10 are heated while being applied to the upper surface of the insulating adhesive 6. It is bonded by cooling after pressing.
【0033】次に図2(c)に示すように、内部端子部
4どうしを接続しているフレーム枠11をブレードを用
いて切断して除去し、複数の内部端子部4をウェハー1
3の電極形成面に残留させる。これにより、内部端子部
4の上方に存在していたフレーム枠11が除去されるの
で、金属細線7を内部端子部4どうしの間に通過させる
ことが可能となる。なお、ブレードの切り込み方向に制
御できる精度は10[μm]以下であるので、内部端子部
と半導体素子との間の距離が、絶縁接着材6の最小の厚
みに相当する50[μm]であっても、回転するブレード
の先端が半導体素子の電極形成面を破損させることな
く、リードフレームを安定して切断し、フレーム枠11
の除去が可能となる。Next, as shown in FIG. 2C, the frame 11 connecting the internal terminals 4 is cut and removed using a blade, and the plurality of internal terminals 4 are removed from the wafer 1.
3 on the electrode formation surface. Thereby, the frame 11 existing above the internal terminal portions 4 is removed, so that the thin metal wires 7 can pass between the internal terminal portions 4. Since the accuracy of control in the cutting direction of the blade is 10 [μm] or less, the distance between the internal terminal portion and the semiconductor element is 50 [μm] corresponding to the minimum thickness of the insulating adhesive 6. However, the leading edge of the rotating blade does not damage the electrode forming surface of the semiconductor element, and stably cuts the lead frame.
Can be removed.
【0034】次に、図3(a)に示すように、ウェハー
13の電極1とリードフレーム10の内部端子部4とを
金属細線7によって電気的に接続する。ここで、内部端
子部4の下面とウェハー13との間に挟まれた絶縁接着
材6によって、内部端子部4に対するワイヤーボンディ
ング時の衝撃を吸収することができ、ウェハー13の表
面が破損することを防止することが可能となる。Next, as shown in FIG. 3A, the electrodes 1 of the wafer 13 and the internal terminals 4 of the lead frame 10 are electrically connected by the thin metal wires 7. Here, the insulating adhesive material 6 sandwiched between the lower surface of the internal terminal portion 4 and the wafer 13 can absorb the impact of the wire bonding to the internal terminal portion 4 and damage the surface of the wafer 13. Can be prevented.
【0035】次に、図3(b)および図3(c)に示す
ように、ウェハー13の電極形成面3、金属細線7およ
び内部端子部4をエポキシ系の封止樹脂9によって封止
する。本実施形態では、リードフレーム10の外部端子
部12と係合する凹部を設けた封止金型を用いて、封止
の際、その凹部に封止樹脂9が流入しないようにリード
フレーム10の外部端子部12を係合させ、封止面を外
部端子部12の先端から内部端子部4側にずらすことに
よって、封止面から外部端子部12を10〜50[μm]
突出させている。すなわち、この凹部の深さを10〜5
0[μm]とすることによって、凹部深さに相当した外部
端子部12の突出長さを確保している。Next, as shown in FIGS. 3B and 3C, the electrode forming surface 3, the fine metal wires 7, and the internal terminals 4 of the wafer 13 are sealed with an epoxy-based sealing resin 9. . In the present embodiment, a sealing mold provided with a concave portion that engages with the external terminal portion 12 of the lead frame 10 is used, and the sealing resin 9 is prevented from flowing into the concave portion during sealing. By engaging the external terminal portion 12 and shifting the sealing surface from the tip of the external terminal portion 12 to the internal terminal portion 4 side, the external terminal portion 12 is moved from the sealing surface to 10 to 50 [μm].
Projecting. That is, the depth of the recess is set to 10 to 5
By setting it to 0 [μm], the protruding length of the external terminal portion 12 corresponding to the depth of the concave portion is secured.
【0036】なお、外部端子部12の突出長さが10
[μm]よりも小さい場合は、半田ペーストが外部端子部
の周囲に十分に形成されず、また、半導体装置を実装し
た後の回路基板から半導体装置上面までの高さを低く抑
える必要から、外部端子部12の突出長さを50[μm]
よりも大きくすることは適切ではない。The protrusion length of the external terminal portion 12 is 10
If it is smaller than [μm], the solder paste is not sufficiently formed around the external terminal portion, and the height from the circuit board after mounting the semiconductor device to the upper surface of the semiconductor device needs to be kept low. The protruding length of the terminal portion 12 is 50 [μm]
It is not appropriate to make it larger.
【0037】その後、半導体素子2どうしの境界部14
を封止樹脂9とともにブレードを用いて切断して個々の
半導体装置に分割する。本実施形態では、外部端子部1
2が突出した半導体装置の底面側からブレードを用いて
切断したが、半導体素子2の裏面側から切断してもよ
い。なお、切断する位置の認識は、半導体装置の底面側
から切断する場合は突出した外部端子部を認識し、半導
体素子の裏面側から切断する場合は、赤外線を用いて半
導体素子どうしの境界部を認識する。Thereafter, the boundary portion 14 between the semiconductor elements 2
Is cut together with the sealing resin 9 using a blade to divide the semiconductor device into individual semiconductor devices. In the present embodiment, the external terminal 1
Although the semiconductor device 2 is cut from the bottom surface side of the semiconductor device using a blade, the semiconductor device 2 may be cut from the back surface side. When cutting from the bottom side of the semiconductor device, the protruding external terminal is recognized.When cutting from the back side of the semiconductor element, the boundary between the semiconductor elements is cut using infrared light. recognize.
【0038】次に、半導体装置の製造方法の別の実施形
態について説明する。Next, another embodiment of the method for manufacturing a semiconductor device will be described.
【0039】なお、前記の半導体装置の実施形態と同一
の内容については省略する。The same contents as those in the embodiment of the semiconductor device are omitted.
【0040】まず図4(a)に示すように、電極1が形
成された半導体素子2が複数個形成されたウェハー13
の電極形成面3上であって、内部端子部を接着する部分
に厚みが50〜500[μm]の絶縁接着材6を印刷工法
によって塗布する。なお、絶縁接着材6は液状樹脂であ
ってもシート状樹脂であってもよい。First, as shown in FIG. 4A, a wafer 13 on which a plurality of semiconductor elements 2 on which electrodes 1 are formed is formed.
An insulating adhesive material 6 having a thickness of 50 to 500 [μm] is applied to a portion of the electrode forming surface 3 to be bonded to the internal terminal portion by a printing method. The insulating adhesive 6 may be a liquid resin or a sheet resin.
【0041】次に図4(b)に示すように、ウェハー1
3の電極1にバンプ15を形成する。本実施形態では金
属細線を用いたワイヤーボンディング法によってバンプ
15を形成しているが、めっき法によってバンプ15を
形成してもよい。また、内部端子部をウェハー13に確
実に接着させるために、バンプ15の高さは絶縁接着材
6の高さよりも低いことが必要であるので、本実施形態
では絶縁接着材6の高さに応じてバンプの高さを40〜
400[μm]に設定している。Next, as shown in FIG.
A bump 15 is formed on the third electrode 1. In the present embodiment, the bumps 15 are formed by a wire bonding method using a thin metal wire, but the bumps 15 may be formed by a plating method. In addition, in order to securely adhere the internal terminals to the wafer 13, the height of the bump 15 needs to be lower than the height of the insulating adhesive 6. Depending on the height of the bump 40 ~
It is set to 400 [μm].
【0042】次に図4(c)に示すように、リードフレ
ーム10をウェハー13に位置合わせして接着する。Next, as shown in FIG. 4C, the lead frame 10 is aligned with the wafer 13 and bonded.
【0043】次に図5(a)に示すように、バンプ15
が形成された位置の間に存在するフレーム枠11をブレ
ードにより切断して除去し、複数の内部端子部4をウェ
ハー13の電極形成面に残留させる。そして、バンプ1
5に対してヒータを内蔵した加熱圧着ツールを用いて内
部端子部4を加熱しながら押圧することで、バンプ15
と内部端子部4との電気的接続を確保する。Next, as shown in FIG.
The frame frame 11 existing between the positions where is formed is cut and removed by a blade, and the plurality of internal terminal portions 4 are left on the electrode forming surface of the wafer 13. And bump 1
By pressing the internal terminals 4 while heating them using a thermocompression bonding tool having a built-in heater against the bumps 5, the bumps 15 are formed.
And the internal terminals 4 are electrically connected.
【0044】次に図5(b)に示すように、ウェハー1
3の電極形成面3、バンプ15および内部端子部4を封
止樹脂9によって封止するとともに、外部端子部12を
封止金型に設けた凹部に係合させることにより外部端子
部12を樹脂面から突出させる。この凹部の深さを10
〜50[μm]に設定することにより、凹部の深さに相当
する外部端子部12の長さを樹脂面から突出させること
ができる。Next, as shown in FIG.
3 is formed by sealing the electrode forming surface 3, the bumps 15, and the internal terminal portions 4 with a sealing resin 9, and engaging the external terminal portions 12 with concave portions provided in a sealing mold to form the external terminal portions 12. Project from the surface. The depth of this recess is 10
By setting the thickness to 50 [μm], the length of the external terminal portion 12 corresponding to the depth of the concave portion can be projected from the resin surface.
【0045】その後、半導体素子2どうしの境界部14
を封止樹脂9とともにブレードを用いて切断して個々の
半導体装置に分割する。Thereafter, the boundary portion 14 between the semiconductor elements 2
Is cut together with the sealing resin 9 using a blade to divide the semiconductor device into individual semiconductor devices.
【0046】このように、バンプによって内部端子部と
半導体素子の電極とを電気的に接続することにより、半
導体素子の電極とリード部の内部端子部との配線長が短
くなり、高周波デバイス等に応用した場合に信号伝送の
遅延を防止することが可能となる。As described above, by electrically connecting the internal terminal portion and the electrode of the semiconductor element by the bump, the wiring length between the electrode of the semiconductor element and the internal terminal portion of the lead portion is shortened, so that the semiconductor device can be used for a high-frequency device or the like. When applied, it is possible to prevent signal transmission delay.
【0047】以上、本実施形態の半導体装置の製造方法
によって、リードフレームのフレーム枠の任意の辺から
延びた複数の内部端子部をウェハーに対して同時に接着
することができ、その後の封止工程までウェハー状態で
組立プロセスを経て、最後にブレードによって個々の半
導体装置ごとに分割することで、生産性向上を実現する
ことが可能となる。As described above, according to the method of manufacturing a semiconductor device of the present embodiment, a plurality of internal terminal portions extending from any side of the frame of the lead frame can be simultaneously bonded to the wafer, and the subsequent sealing step By performing an assembling process in a wafer state until the wafer is finally divided into individual semiconductor devices by a blade, it is possible to improve productivity.
【0048】また、リードフレームのフレーム枠の任意
の辺から内部端子部を延ばすことができ、また、フレー
ム枠切断時に内部端子部の長さを調整することで、半導
体素子の電極に対応した位置に外部端子部を設けること
ができるので、その底面に外部端子部を2次元的に配置
した小型で多ピンの半導体装置の実現が可能である。Further, the internal terminal portion can be extended from an arbitrary side of the frame of the lead frame, and by adjusting the length of the internal terminal at the time of cutting the frame, a position corresponding to the electrode of the semiconductor element can be obtained. Since an external terminal portion can be provided on the bottom surface, a small, multi-pin semiconductor device in which the external terminal portion is two-dimensionally arranged on the bottom surface can be realized.
【0049】さらに、内部端子部と半導体素子の電極と
をバンプによって電気的に接続することで、配線長が短
くなって高周波デバイスに応用し場合に信号伝送の遅延
を防止することが可能である。Further, by electrically connecting the internal terminal portion and the electrode of the semiconductor element by a bump, the wiring length is shortened, and it is possible to prevent a delay in signal transmission when applied to a high-frequency device. .
【0050】次に、本実施形態の半導体装置について説
明する。Next, the semiconductor device of this embodiment will be described.
【0051】本実施形態の半導体装置は、前記の半導体
装置の製造方法によって、前記のリードフレームを用い
て製造するので、共通する内容については省略し同一の
構成要件には同一の符号を付す。Since the semiconductor device of this embodiment is manufactured using the above-described lead frame by the above-described method for manufacturing a semiconductor device, common contents are omitted, and the same components are denoted by the same reference numerals.
【0052】図6(a)は本実施形態の半導体装置の底
面図であり、図6(b)は図6(a)のB−B1箇所の
断面図である。FIG. 6A is a bottom view of the semiconductor device of the present embodiment, and FIG. 6B is a cross-sectional view taken along a line BB of FIG. 6A.
【0053】図6(a)および図6(b)示すように、
電極1が形成された半導体素子2の電極形成面3にリー
ド部5が絶縁接着材6により接着されている。絶縁接着
材6は、本実施形態では、厚みが100[μm]のポリイ
ミド系の熱可塑性接着材を用いたが、シリコン変成ポリ
イミドや熱硬化性接着材、シート状の接着材等であって
もよい。As shown in FIGS. 6A and 6B,
The lead portion 5 is bonded to the electrode forming surface 3 of the semiconductor element 2 on which the electrode 1 is formed with an insulating adhesive 6. In this embodiment, a polyimide-based thermoplastic adhesive having a thickness of 100 [μm] is used as the insulating adhesive 6, but a silicon-modified polyimide, a thermosetting adhesive, a sheet-like adhesive, or the like may be used. Good.
【0054】このリード部5は、内部端子部4の先端部
に突起状の外部端子部12が形成されたL字状となって
おり、それらの複数個が半導体素子2に接着されてい
る。すなわち、内部端子部4と外部端子部12とはL字
状となって一体化し、半導体素子2の電極形成面3に接
着されている。半導体素子2の電極1と内部端子部4と
は金属細線7により電気的に接続されており、半導体素
子2の電極形成面3、内部端子部4および金属細線7は
封止樹脂9によって封止されている。本実施形態では、
半導体素子2の電極1と内部端子部4とは金属細線7に
より電気的に接続されているが、内部端子部4を電極1
の上方にまで設けてバンプによって電気的に接続しても
よく、この場合、半導体素子2の電極1と内部端子部4
との配線長が短くなり、高周波デバイス等において信号
遅延を防止できる。The lead portion 5 has an L-shape in which a protruding external terminal portion 12 is formed at the tip of the internal terminal portion 4, and a plurality of them are bonded to the semiconductor element 2. That is, the internal terminal portion 4 and the external terminal portion 12 are integrated in an L-shape and are bonded to the electrode forming surface 3 of the semiconductor element 2. The electrode 1 of the semiconductor element 2 and the internal terminal 4 are electrically connected by a thin metal wire 7, and the electrode forming surface 3, the internal terminal 4 and the thin metal wire 7 of the semiconductor element 2 are sealed by a sealing resin 9. Have been. In this embodiment,
The electrode 1 of the semiconductor element 2 and the internal terminal 4 are electrically connected by a thin metal wire 7.
May be provided above and electrically connected by bumps. In this case, the electrode 1 of the semiconductor element 2 and the internal terminal 4
, And the signal length can be prevented in a high-frequency device or the like.
【0055】なお、内部端子部とウェハーの電極とを電
気的に接続した金属細線の最高点の内部端子部からの高
さは40[μm]であり、金属細線の最高点から半導体装
置の底面の樹脂面までの厚みは10〜50[μm]であ
る。一方、外部端子部12は内部端子部4から100
[μm]の段差を有しているので、外部端子部12が封止
樹脂9から突出する長さは、本実施形態では、10〜5
0[μm]である。この外部端子部12と回路基板の電極
部との電気的な接続は、半田ペーストをあらかじめ回路
基板の電極部に供給しておき、半導体装置実装時に加熱
して溶融させ、その後固化させる。外部端子部12の突
出長さが10[μm]よりも小さい場合は、半田ペースト
が外部端子部の周囲に十分に形成されず、また、半導体
装置を実装した後の回路基板から半導体装置上面までの
高さを低く抑える必要から、外部端子部12の突出長さ
を50[μm]よりも大きくすることは適切ではない。The height of the highest point of the fine metal wire electrically connecting the internal terminal portion and the electrode of the wafer from the internal terminal portion is 40 [μm], and the highest point of the fine metal wire is from the bottom of the semiconductor device to the bottom of the semiconductor device. The thickness up to the resin surface is 10 to 50 [μm]. On the other hand, the external terminal 12 is
Since the external terminal 12 has a step of [μm], the length of the external terminal 12 protruding from the sealing resin 9 is 10 to 5 in the present embodiment.
0 [μm]. For the electrical connection between the external terminal portions 12 and the electrode portions of the circuit board, a solder paste is supplied to the electrode portions of the circuit board in advance, heated and melted when the semiconductor device is mounted, and then solidified. If the protruding length of the external terminal portion 12 is smaller than 10 [μm], the solder paste is not sufficiently formed around the external terminal portion, and from the circuit board after mounting the semiconductor device to the upper surface of the semiconductor device. It is not appropriate to make the protruding length of the external terminal portion 12 larger than 50 [μm] because it is necessary to keep the height of the external terminal portion 12 low.
【0056】次に、半導体装置の別の実施形態について
説明する。Next, another embodiment of the semiconductor device will be described.
【0057】図7(a)は本実施形態の半導体装置の底
面図であり、図7(b)は図7(a)のC−C1箇所の
断面図である。FIG. 7A is a bottom view of the semiconductor device according to the present embodiment, and FIG. 7B is a cross-sectional view taken along the line CC of FIG. 7A.
【0058】図7(a)および図7(b)に示すよう
に、半導体素子2の電極形成面3上における内部端子部
4は、電極1の位置の外側に設けてもよい。これによ
り、外部端子部12を半導体装置の底面の周囲に設ける
ことができる。As shown in FIGS. 7A and 7B, the internal terminal 4 on the electrode forming surface 3 of the semiconductor element 2 may be provided outside the position of the electrode 1. Thereby, the external terminal portion 12 can be provided around the bottom surface of the semiconductor device.
【0059】なお、内部端子部4と外部端子部12によ
って形成されるリード部の形状、絶縁接着材6の材料お
よび金属細線7の材料、形成方法等は、図6(a)およ
び図6(b)に示した場合と同様である。The shape of the lead portion formed by the internal terminal portion 4 and the external terminal portion 12, the material of the insulating adhesive 6 and the material and the forming method of the thin metal wire 7 are shown in FIGS. This is the same as the case shown in b).
【0060】以上、本実施形態の半導体装置は、リード
フレームの内部端子部がフレーム枠の任意の辺から延
び、また、フレーム枠切断時に内部端子部の長さを調整
することで、半導体素子の電極に対応した位置に外部電
極部を設け、その底面に外部端子部が2次元的に配置さ
れた小型で多ピンの半導体装置を実現することが可能と
なる。As described above, according to the semiconductor device of the present embodiment, the internal terminal of the lead frame extends from an arbitrary side of the frame, and the length of the internal terminal is adjusted when the frame is cut. An external electrode portion is provided at a position corresponding to the electrode, and a small, multi-pin semiconductor device in which external terminal portions are two-dimensionally arranged on the bottom surface can be realized.
【0061】また、本実施形態の半導体装置は側部に外
部端子部が設けられることなく、半導体装置の実装面の
封止樹脂から外部に突出しているために、半導体素子と
同等サイズの半導体装置を実現して回路基板における実
装面積を低減することが可能となり、回路基板に直接実
装できるものであるから、接続信頼性の向上を確保する
ことが可能となる。Further, the semiconductor device of the present embodiment has no external terminal portion on the side and protrudes outside from the sealing resin on the mounting surface of the semiconductor device. Is realized, and the mounting area on the circuit board can be reduced, and since it can be directly mounted on the circuit board, it is possible to ensure an improvement in connection reliability.
【0062】さらに、封止樹脂から外部端子部が突出し
ているために、従来のような突出していない外部端子部
に半田等の接続部材を連結した場合に発生する外部端子
部と接続部材との界面で生ずる破断等の不具合を防止す
ることができる。Further, since the external terminal portion protrudes from the sealing resin, the external terminal portion and the connecting member which are generated when a connecting member such as solder is connected to the external terminal portion which does not protrude as in the related art. Problems such as breakage occurring at the interface can be prevented.
【0063】[0063]
【発明の効果】本発明の半導体装置の製造方法は、リー
ドフレームのフレーム枠の任意の辺から延びた複数の内
部端子部をウェハーに対して同時に接着し、フレーム枠
をブレードを用いて切断して除去することによって、生
産性向上を達成できるとともに内部端子部の接着位置精
度が向上し、その底面に2次元的に外部端子部が突出し
た小型で多ピンの半導体装置を実現できる。According to the method of manufacturing a semiconductor device of the present invention, a plurality of internal terminals extending from any side of a frame of a lead frame are simultaneously bonded to a wafer, and the frame is cut using a blade. By removing them, the productivity can be improved, and the bonding position accuracy of the internal terminals can be improved, and a small-sized, multi-pin semiconductor device in which the external terminals project two-dimensionally from the bottom surface can be realized.
【図1】本発明の一実施形態のリードフレームを示す図FIG. 1 is a view showing a lead frame according to an embodiment of the present invention;
【図2】本発明の一実施形態の半導体装置の製造方法の
各工程の断面図FIG. 2 is a sectional view of each step of a method for manufacturing a semiconductor device according to one embodiment of the present invention;
【図3】本発明の一実施形態の半導体装置の製造方法の
各工程の断面図FIG. 3 is a sectional view of each step of the method for manufacturing a semiconductor device according to one embodiment of the present invention;
【図4】本発明の一実施形態の半導体装置の製造方法の
各工程の断面図FIG. 4 is a sectional view of each step of the method for manufacturing a semiconductor device according to one embodiment of the present invention;
【図5】本発明の一実施形態の半導体装置の製造方法の
各工程の断面図FIG. 5 is a sectional view of each step of the method for manufacturing a semiconductor device according to one embodiment of the present invention;
【図6】本発明の一実施形態の半導体装置を示す図FIG. 6 is a diagram showing a semiconductor device according to one embodiment of the present invention;
【図7】本発明の一実施形態の半導体装置を示す図FIG. 7 is a diagram showing a semiconductor device according to an embodiment of the present invention;
【図8】従来の半導体装置を示す図FIG. 8 illustrates a conventional semiconductor device.
1 電極 2 半導体素子 3 電極形成面 4 内部端子部 5 リード部 6 絶縁接着材 7 金属細線 8 外部端子部 9 封止樹脂 10 リードフレーム 11 フレーム枠 12 外部端子部 13 ウェハー 14 境界部 15 バンプ DESCRIPTION OF SYMBOLS 1 Electrode 2 Semiconductor element 3 Electrode formation surface 4 Internal terminal part 5 Lead part 6 Insulating adhesive material 7 Metal wire 8 External terminal part 9 Sealing resin 10 Lead frame 11 Frame frame 12 External terminal part 13 Wafer 14 Boundary part 15 Bump
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/60 301 H01L 21/60 301B 23/28 23/28 A 23/50 23/50 K Fターム(参考) 4M109 AA01 BA01 CA21 CA22 DA10 DB17 FA04 5F044 AA01 GG03 GG08 5F061 AA01 BA01 CA21 CA22 CB13 DD12 5F067 AA01 AA10 AB04 BA03 BB08 BC12 BE10 CC03 CC08 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (reference) H01L 21/60 301 H01L 21/60 301B 23/28 23/28 A 23/50 23/50 K F term (reference) 4M109 AA01 BA01 CA21 CA22 DA10 DB17 FA04 5F044 AA01 GG03 GG08 5F061 AA01 BA01 CA21 CA22 CB13 DD12 5F067 AA01 AA10 AB04 BA03 BB08 BC12 BE10 CC03 CC08
Claims (5)
ーム枠から前記フレーム枠の内側に向かって延びる内部
端子部と、前記内部端子部に形成された突起状の外部端
子部とよりなるリード部形成体を1単位として複数個連
続して有したリードフレームを用意する工程と、前記内
部端子部の面のうち前記外部端子部が形成された面の反
対側の面と複数の半導体素子がその面内に形成されたウ
ェハーの電極形成面とを絶縁接着材により接着する工程
と、前記リードフレームのフレーム枠を切断して除去
し、前記外部端子部が形成された前記内部端子部を前記
ウェハーの電極形成面に残留させる工程と、前記ウェハ
ーの電極と前記内部端子部とを電気的に接続する工程
と、前記ウェハーの電極形成面および前記内部端子部を
封止樹脂によって封止するとともに前記外部端子部を前
記封止樹脂から突出させる工程と、前記ウェハーの半導
体素子どうしの境界部をブレードにより切断して個々の
半導体装置に分割する工程とよりなることを特徴とする
半導体装置の製造方法。1. A lead portion comprising a frame formed of a metal plate, an internal terminal extending from the frame toward the inside of the frame, and a protruding external terminal formed on the internal terminal. A step of preparing a lead frame having a plurality of formed bodies continuously as one unit, and a step of forming a plurality of semiconductor elements on a surface of the internal terminal portion opposite to a surface on which the external terminal portion is formed; Bonding the electrode forming surface of the wafer formed in the surface with an insulating adhesive, cutting and removing the frame of the lead frame, and removing the internal terminal portion on which the external terminal portion is formed by removing the wafer from the wafer. Leaving the electrode on the surface of the wafer, electrically connecting the electrodes of the wafer to the internal terminals, and sealing the electrode formation surface and the internal terminals of the wafer with a sealing resin. A step of projecting the external terminal portion from the sealing resin, and a step of cutting a boundary portion between semiconductor elements of the wafer with a blade and dividing the wafer into individual semiconductor devices. Manufacturing method.
接続は金属細線によって接続することを特徴とする請求
項1に記載の半導体装置の製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein the electrical connection between the electrode of the wafer and the internal terminal portion is made by a thin metal wire.
接続は前記ウェハーの電極に形成したバンプに対して前
記内部端子部を加熱しながら加圧することにより行うこ
とを特徴とする請求項1に記載の半導体装置の製造方
法。3. An electric connection between an electrode of a wafer and an internal terminal portion is performed by applying pressure while heating the internal terminal portion to a bump formed on the electrode of the wafer. 13. The method for manufacturing a semiconductor device according to item 5.
を封止樹脂によって封止するとともに外部端子部を前記
封止樹脂から突出させる工程は、前記外部端子部に係合
する凹部を設けた封止金型を用いることにより行うこと
を特徴とする請求項1に記載の半導体装置の製造方法。4. The step of sealing an electrode forming surface and an internal terminal portion of a wafer with a sealing resin and projecting an external terminal portion from the sealing resin includes forming a sealing portion provided with a concave portion engaging with the external terminal portion. The method according to claim 1, wherein the method is performed by using a stopper.
さは10〜50[μm]であることを特徴とする請求項1
または請求項4に記載の半導体装置の製造方法。5. The external terminal portion protruding from the sealing resin has a length of 10 to 50 μm.
A method for manufacturing a semiconductor device according to claim 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000386653A JP2002190552A (en) | 2000-12-20 | 2000-12-20 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000386653A JP2002190552A (en) | 2000-12-20 | 2000-12-20 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002190552A true JP2002190552A (en) | 2002-07-05 |
Family
ID=18853720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000386653A Withdrawn JP2002190552A (en) | 2000-12-20 | 2000-12-20 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002190552A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147921A (en) * | 2004-11-22 | 2006-06-08 | Akita Denshi Systems:Kk | Semiconductor device and manufacturing method thereof |
| US7192808B2 (en) | 2003-02-21 | 2007-03-20 | Yamaha Corporation | Semiconductor device having a lead frame smaller than a semiconductor chip and manufacturing method therefor |
-
2000
- 2000-12-20 JP JP2000386653A patent/JP2002190552A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192808B2 (en) | 2003-02-21 | 2007-03-20 | Yamaha Corporation | Semiconductor device having a lead frame smaller than a semiconductor chip and manufacturing method therefor |
| CN100446233C (en) * | 2003-02-21 | 2008-12-24 | 雅马哈株式会社 | Semiconductor device and manufacturing method thereof |
| JP2006147921A (en) * | 2004-11-22 | 2006-06-08 | Akita Denshi Systems:Kk | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100356510C (en) | Semiconductor device and manufacturing method for the same | |
| JP3925602B2 (en) | Adhesive material attaching method and semiconductor device manufacturing method | |
| JP3170199B2 (en) | Semiconductor device, method of manufacturing the same, and substrate frame | |
| JP2001015679A (en) | Semiconductor device and manufacturing method thereof | |
| JPH11312706A (en) | Resin-sealed semiconductor device, method of manufacturing the same, and lead frame | |
| JP2004266096A (en) | Semiconductor device, method of manufacturing the same, and electronic device | |
| JP2002026233A (en) | Semiconductor device and method of manufacturing the same | |
| JP2004207275A (en) | Circuit device and method of manufacturing the same | |
| JPH10214921A (en) | Ball grid array semiconductor package member, method of manufacturing the same, and method of manufacturing ball grid array semiconductor package | |
| JP2000150560A (en) | Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit substrate and electronic machine | |
| JP2002190552A (en) | Method for manufacturing semiconductor device | |
| JP2715810B2 (en) | Film carrier semiconductor device and manufacturing method thereof | |
| JP3398580B2 (en) | Semiconductor device manufacturing method and substrate frame | |
| JPH06140554A (en) | Outgoing lead of electronic component and joining method therefor | |
| JP3777131B2 (en) | Electronic component mounting method | |
| JP4881369B2 (en) | Manufacturing method of semiconductor device | |
| JP4123131B2 (en) | Semiconductor device | |
| JP2002237559A (en) | Method of manufacturing semiconductor device and method of manufacturing hybrid integrated circuit device using the same | |
| JP2002026179A (en) | Semiconductor device and method of manufacturing the same | |
| CN120356833A (en) | Method for manufacturing electronic component | |
| JP2536568B2 (en) | Lead frame | |
| JP2006013555A (en) | Semiconductor device | |
| JP3475181B2 (en) | Method of manufacturing semiconductor device and method of manufacturing hybrid integrated circuit device using the same | |
| CN120237128A (en) | Electronic package with lid containing battery | |
| JP2707744B2 (en) | Method for mounting semiconductor device using film carrier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070112 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070730 |