JP2002190550A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002190550A JP2002190550A JP2000386033A JP2000386033A JP2002190550A JP 2002190550 A JP2002190550 A JP 2002190550A JP 2000386033 A JP2000386033 A JP 2000386033A JP 2000386033 A JP2000386033 A JP 2000386033A JP 2002190550 A JP2002190550 A JP 2002190550A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor device
- sealing resin
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W72/071—
-
- H10P14/46—
-
- H10W70/656—
-
- H10W72/01255—
-
- H10W72/019—
-
- H10W72/221—
-
- H10W72/251—
-
- H10W72/29—
-
- H10W72/923—
-
- H10W72/9415—
-
- H10W72/952—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は柱状電極を実装端子とする半導体装
置の製造方法に関し、製造工程の簡単化を図ると共にマ
イグレーション耐性を向上することを課題とする。 【解決手段】 ウエハー４１に形成された電極パッド４
２と電気的に接続し、この電極パッド４２からウエハー
４１上に延出する再配線５５を形成する成工程と、再配
線５５と接続する柱状端子５４を形成する工程と、柱状
端子５４の形成位置を除きウエハー４１を覆うよう封止
樹脂４８を形成する工程とを有する半導体装置の製造方
法において、柱状端子５４を無電解メッキ法により形成
する。
置の製造方法に関し、製造工程の簡単化を図ると共にマ
イグレーション耐性を向上することを課題とする。 【解決手段】 ウエハー４１に形成された電極パッド４
２と電気的に接続し、この電極パッド４２からウエハー
４１上に延出する再配線５５を形成する成工程と、再配
線５５と接続する柱状端子５４を形成する工程と、柱状
端子５４の形成位置を除きウエハー４１を覆うよう封止
樹脂４８を形成する工程とを有する半導体装置の製造方
法において、柱状端子５４を無電解メッキ法により形成
する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に柱状電極を実装端子とする半導体装置の
製造方法に関する。
法に係り、特に柱状電極を実装端子とする半導体装置の
製造方法に関する。
【０００２】近年、半導体装置の小型化、高密度化が急
激に進んでおり、これに伴い実装端子間のピッチは狭ピ
ッチ化する傾向にある。特に、ＣＳＰ(Chip Size Packa
ge)においては、パッケージの大きさと半導体素子の大
きさが略同一とされているため、半導体素子にペリフェ
ラル状に形成された電極パッド上に実装端子を形成する
構成では、上記の狭ピッチ化は大きな問題となる。
激に進んでおり、これに伴い実装端子間のピッチは狭ピ
ッチ化する傾向にある。特に、ＣＳＰ(Chip Size Packa
ge)においては、パッケージの大きさと半導体素子の大
きさが略同一とされているため、半導体素子にペリフェ
ラル状に形成された電極パッド上に実装端子を形成する
構成では、上記の狭ピッチ化は大きな問題となる。
【０００３】このため、実装端子と電極パッドをオフセ
ットさせた状態で配設することにより、実装端子をパッ
ケージにマトリックス状に配設することが行なわれてい
る。この構成では、実装端子と電極パッドとを接続する
配線（以下、再配線という）が必要となる。
ットさせた状態で配設することにより、実装端子をパッ
ケージにマトリックス状に配設することが行なわれてい
る。この構成では、実装端子と電極パッドとを接続する
配線（以下、再配線という）が必要となる。
【０００４】また一方において、半導体装置はより一層
の低コスト化が望まれている。よって、半導体装置の製
造において、上記の再配線を低コストで形成する必要が
ある。
の低コスト化が望まれている。よって、半導体装置の製
造において、上記の再配線を低コストで形成する必要が
ある。
【０００５】
【従来の技術】近年、ＣＳＰタイプの半導体装置を製造
するには、いわゆるウエハーレベル技術が適用されてお
り、ダイシング前（個片化する前）のウエハー段階にお
いて、再配線及び封止樹脂を形成することが行なわれ
る。以下、このウエハーレベルで実施される従来の再配
線及び封止樹脂の形成方法について説明する。
するには、いわゆるウエハーレベル技術が適用されてお
り、ダイシング前（個片化する前）のウエハー段階にお
いて、再配線及び封止樹脂を形成することが行なわれ
る。以下、このウエハーレベルで実施される従来の再配
線及び封止樹脂の形成方法について説明する。
【０００６】図１乃至図１２は、 従来の半導体装置の
製造方法を形成手順に沿って示している。前記のように
再配線２５及び封止樹脂２６の形成処理は、ウエハーを
ダイシングする前に実施されるが、図示及び説明の便宜
上、図１乃至図１２においてはウエハー１１全体を示す
のではなく、電極パッド１２の形成位置近傍を拡大して
示している。
製造方法を形成手順に沿って示している。前記のように
再配線２５及び封止樹脂２６の形成処理は、ウエハーを
ダイシングする前に実施されるが、図示及び説明の便宜
上、図１乃至図１２においてはウエハー１１全体を示す
のではなく、電極パッド１２の形成位置近傍を拡大して
示している。
【０００７】ウエハー１１の上面（再配線２５が形成さ
れる側の面）には、予め電子回路及び電極パッド１２が
形成されており、またこの上面を覆うように絶縁膜１３
が形成されている。この絶縁膜１３の電極パッド１２の
形成位置には開口部が形成されており、よって電極パッ
ド１２は絶縁膜１３から露出した状態となっている。
れる側の面）には、予め電子回路及び電極パッド１２が
形成されており、またこの上面を覆うように絶縁膜１３
が形成されている。この絶縁膜１３の電極パッド１２の
形成位置には開口部が形成されており、よって電極パッ
ド１２は絶縁膜１３から露出した状態となっている。
【０００８】再配線２５を形成するには、先ずこの状態
のウエハー１１に対し、図１に示すように下地金属膜１
４を形成する。この下地金属膜１４の材質は銅（Ｃｕ）
であり、スパッタリング法を用いて形成される。また、
この下地金属膜１４は、ウエハー１１の全面に形成され
る。
のウエハー１１に対し、図１に示すように下地金属膜１
４を形成する。この下地金属膜１４の材質は銅（Ｃｕ）
であり、スパッタリング法を用いて形成される。また、
この下地金属膜１４は、ウエハー１１の全面に形成され
る。
【０００９】下地金属膜１４が形成されると、続いて図
２に示すように、絶縁材よりなるレジスト１５が配設さ
れる。このレジスト１５は、再配線２５に対応した形状
の開口部１６が形成されている。続いて、下地金属膜１
４を電極として電解メッキが実施され、図３に示すよう
に、下地金属膜１４上に配線膜１７が形成される。この
配線膜１７の材質は、下地金属膜１４と同様に銅（Ｃ
ｕ）が選定されている。この電解メッキは、レジスト１
５をマスクとして形成されるため、形成された配線膜１
７は再配線２５の形状に対応した形状となる。
２に示すように、絶縁材よりなるレジスト１５が配設さ
れる。このレジスト１５は、再配線２５に対応した形状
の開口部１６が形成されている。続いて、下地金属膜１
４を電極として電解メッキが実施され、図３に示すよう
に、下地金属膜１４上に配線膜１７が形成される。この
配線膜１７の材質は、下地金属膜１４と同様に銅（Ｃ
ｕ）が選定されている。この電解メッキは、レジスト１
５をマスクとして形成されるため、形成された配線膜１
７は再配線２５の形状に対応した形状となる。
【００１０】配線膜１７が形成されると、図４に示すよ
うに、レジスト１５の除去処理が行なわれる。このレジ
スト１５の除去が終了すると、再びレジスト１８の形成
処理を行なう。このレジスト１８は、ポスト２０を形成
するための開口部１９が形成されている。
うに、レジスト１５の除去処理が行なわれる。このレジ
スト１５の除去が終了すると、再びレジスト１８の形成
処理を行なう。このレジスト１８は、ポスト２０を形成
するための開口部１９が形成されている。
【００１１】続いて、下地金属膜１４を電極として電解
メッキが実施され、図６に示されるように、開口部１９
内にポスト２０を形成する。このポスト２０の材質は、
下地金属膜１４及び配線膜１７と同様に銅（Ｃｕ）が選
定されている。また、ポスト２０の形成位置は、後述す
る半田バンプ２７（実装端子）の配設位置と対応するよ
う構成されている。
メッキが実施され、図６に示されるように、開口部１９
内にポスト２０を形成する。このポスト２０の材質は、
下地金属膜１４及び配線膜１７と同様に銅（Ｃｕ）が選
定されている。また、ポスト２０の形成位置は、後述す
る半田バンプ２７（実装端子）の配設位置と対応するよ
う構成されている。
【００１２】ポスト２０が形成されると、続いて図７に
示すようにポスト２０の上部にＮｉ膜２１が形成され、
更にその上部には図８に示すようにＡｕ膜２２が形成さ
れ、これによりポスト２０，Ｎｉ膜２１，Ａｕ膜２２よ
り構成される柱状端子２３が形成される。
示すようにポスト２０の上部にＮｉ膜２１が形成され、
更にその上部には図８に示すようにＡｕ膜２２が形成さ
れ、これによりポスト２０，Ｎｉ膜２１，Ａｕ膜２２よ
り構成される柱状端子２３が形成される。
【００１３】柱状端子２３が形成されると、図９に示す
ようにレジスト１８が除去される。続いて、再配線２５
及び柱状端子２３を覆うようにレジスト（図示せず）を
配設し、エッチング処理を行なうことにより下地金属膜
１４のパターニングを行なう。具体的には、再配線２５
と対向する位置以外の下地金属膜１４をエッチング処理
により除去する。これにより、ウエハー１１の上部には
再配線２５が形成される。
ようにレジスト１８が除去される。続いて、再配線２５
及び柱状端子２３を覆うようにレジスト（図示せず）を
配設し、エッチング処理を行なうことにより下地金属膜
１４のパターニングを行なう。具体的には、再配線２５
と対向する位置以外の下地金属膜１４をエッチング処理
により除去する。これにより、ウエハー１１の上部には
再配線２５が形成される。
【００１４】上記のように柱状端子２３及び再配線２５
が形成された後は、図１１に示すように封止樹脂２６が
モールド形成されると共に、柱状端子２３の状端部に実
装端子となる半田バンプ２７が例えば転写法により配設
され、その後にウエハー１１をダイシングし個片化する
ことにより半導体装置１０が形成される。図１２は、完
成した半導体装置１０の電極パッド１２近傍を示してい
る。
が形成された後は、図１１に示すように封止樹脂２６が
モールド形成されると共に、柱状端子２３の状端部に実
装端子となる半田バンプ２７が例えば転写法により配設
され、その後にウエハー１１をダイシングし個片化する
ことにより半導体装置１０が形成される。図１２は、完
成した半導体装置１０の電極パッド１２近傍を示してい
る。
【００１５】
【発明が解決しようとする課題】上記のように、従来で
は再配線２５及び柱状端子２３の形成に電解メッキ法が
用いられていた（図３，図６参照）。しかしながら、電
解メッキ法により再配線２５及び柱状端子２３を形成す
る方法では、必然的に電解メッキ時にメッキによる金属
形成位置に給電を行なう必要がある。図１に示した下地
金属膜１４は、電解メッキ時に上記の給電を行なうため
の金属膜である。よって、この下地金属膜１４は、全て
の電解メッキ処理が終了するまでは除去することができ
ず、全ての電解メッキ処理が終了した時点で除去され
る。具体的には、上記した例では図１０に示す時点にお
いて給電用配線である下地金属膜１４の除去が行なわれ
る。
は再配線２５及び柱状端子２３の形成に電解メッキ法が
用いられていた（図３，図６参照）。しかしながら、電
解メッキ法により再配線２５及び柱状端子２３を形成す
る方法では、必然的に電解メッキ時にメッキによる金属
形成位置に給電を行なう必要がある。図１に示した下地
金属膜１４は、電解メッキ時に上記の給電を行なうため
の金属膜である。よって、この下地金属膜１４は、全て
の電解メッキ処理が終了するまでは除去することができ
ず、全ての電解メッキ処理が終了した時点で除去され
る。具体的には、上記した例では図１０に示す時点にお
いて給電用配線である下地金属膜１４の除去が行なわれ
る。
【００１６】よって、この下地金属膜１４の除去処理の
前においては、封止樹脂２６を形成する事はできず、よ
って下地金属膜１４の除去処理前における各種金属の形
成処理においては、レジストの配設及びレジストの除去
処理が必要となり、半導体装置の製造工程が複雑化して
しまうという問題点があった。具体的には、図１乃至図
１２に示した従来例では、図１０に示す下地金属膜１４
の除去が行なわれる前に再配線２５及び柱状端子２３を
形成する必要がある。このため、再配線２５を形成する
ために図２に示す段階でレジスト１５を配設すると共に
図４に示す段階でレジスト１５を除去し、また柱状端子
２３を形成するために図５に示す段階でレジスト１８を
配設すると共に図９に示す段階でレジスト１８を除去す
る必要があった。このように、上記した従来例では２回
のレジスト配設及びレジスト除去が必要となり、半導体
装置の製造工程が複雑化してしまう。
前においては、封止樹脂２６を形成する事はできず、よ
って下地金属膜１４の除去処理前における各種金属の形
成処理においては、レジストの配設及びレジストの除去
処理が必要となり、半導体装置の製造工程が複雑化して
しまうという問題点があった。具体的には、図１乃至図
１２に示した従来例では、図１０に示す下地金属膜１４
の除去が行なわれる前に再配線２５及び柱状端子２３を
形成する必要がある。このため、再配線２５を形成する
ために図２に示す段階でレジスト１５を配設すると共に
図４に示す段階でレジスト１５を除去し、また柱状端子
２３を形成するために図５に示す段階でレジスト１８を
配設すると共に図９に示す段階でレジスト１８を除去す
る必要があった。このように、上記した従来例では２回
のレジスト配設及びレジスト除去が必要となり、半導体
装置の製造工程が複雑化してしまう。
【００１７】一方、再配線２５の材料として銅（Ｃｕ）
を用いた場合には、マイグレーションに対する考慮が必
要となる。即ち、銅は電気的抵抗が低く配線としては良
好な特性を有しているが、マイグレーション耐性が低
く、銅配線を近接配置すると絶縁不良が発生することが
知られている。このマイグレーションを防止するために
は、ニッケル（Ｎｉ）等の他の金属膜により銅（再配
線）を被覆することが有効であることが知られている。
を用いた場合には、マイグレーションに対する考慮が必
要となる。即ち、銅は電気的抵抗が低く配線としては良
好な特性を有しているが、マイグレーション耐性が低
く、銅配線を近接配置すると絶縁不良が発生することが
知られている。このマイグレーションを防止するために
は、ニッケル（Ｎｉ）等の他の金属膜により銅（再配
線）を被覆することが有効であることが知られている。
【００１８】そこで、再配線２５を完全に被覆できるタ
イミングを考察すると、下地金属膜１４が除去される前
に金属膜を形成したのでは、下地金属膜１４を除去した
際にこの除去位置において下地金属膜１４は金属膜から
露出することとなるため、金属膜の被覆は下地金属膜１
４を除去した後に実施する必要がある。かつ、封止樹脂
２６を形成した後では再配線２５に金属膜を形成するこ
とは不能となるため、上記した従来例ではマイグレーシ
ョン防止のための金属膜は、図１０に示すタイミングで
のみ可能となる。
イミングを考察すると、下地金属膜１４が除去される前
に金属膜を形成したのでは、下地金属膜１４を除去した
際にこの除去位置において下地金属膜１４は金属膜から
露出することとなるため、金属膜の被覆は下地金属膜１
４を除去した後に実施する必要がある。かつ、封止樹脂
２６を形成した後では再配線２５に金属膜を形成するこ
とは不能となるため、上記した従来例ではマイグレーシ
ョン防止のための金属膜は、図１０に示すタイミングで
のみ可能となる。
【００１９】しかしながら、図１０に示すタイミングで
金属膜を形成すると、この金属膜は再配線２５ばかりで
なく柱状端子２３にも被膜されることとなる。このよう
に、柱状端子２３にニッケル（Ｎｉ）等の他の金属膜が
被膜形成されると、半田バンプ２７の転写性が確保でき
なくなり、半田バンプ２７の取り付け強度が低下し半導
体装置１０の信頼性が低下してしまう。即ち、従来の製
造方法では、マイグレーションを防止するための金属膜
を最適なタイミングで配設することができないという問
題点があった。
金属膜を形成すると、この金属膜は再配線２５ばかりで
なく柱状端子２３にも被膜されることとなる。このよう
に、柱状端子２３にニッケル（Ｎｉ）等の他の金属膜が
被膜形成されると、半田バンプ２７の転写性が確保でき
なくなり、半田バンプ２７の取り付け強度が低下し半導
体装置１０の信頼性が低下してしまう。即ち、従来の製
造方法では、マイグレーションを防止するための金属膜
を最適なタイミングで配設することができないという問
題点があった。
【００２０】本発明は上記の点に鑑みてなされてもので
あり、製造工程の簡単化を図れると共にマイグレーショ
ン耐性を向上しうる半導体装置の製造方法を提供するこ
とを目的とする。
あり、製造工程の簡単化を図れると共にマイグレーショ
ン耐性を向上しうる半導体装置の製造方法を提供するこ
とを目的とする。
【００２１】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【００２２】請求項１記載の発明は、基板に形成された
電極パッドと電気的に接続し、該電極パッドから前記基
板上に延出した配線を形成する配線形成工程と、前記配
線と接続する柱状端子を形成する柱状端子形成工程と、
前記柱状端子の形成位置を除き、前記基板を覆うよう封
止樹脂を形成する封止樹脂形成工程とを有する半導体装
置の製造方法において、前記柱状端子形成工程におい
て、前記柱状端子を無電解メッキ法により形成したこと
を特徴とするものである。
電極パッドと電気的に接続し、該電極パッドから前記基
板上に延出した配線を形成する配線形成工程と、前記配
線と接続する柱状端子を形成する柱状端子形成工程と、
前記柱状端子の形成位置を除き、前記基板を覆うよう封
止樹脂を形成する封止樹脂形成工程とを有する半導体装
置の製造方法において、前記柱状端子形成工程におい
て、前記柱状端子を無電解メッキ法により形成したこと
を特徴とするものである。
【００２３】上記発明によれば、柱状端子形成工程にお
いて柱状端子が無電解メッキ法により形成されるため、
柱状端子の形成時には電解メッキ法を用いる際に必要と
なる給電用配線の配設及びその除去が不要となるため、
半導体装置の製造工程の簡単化を図ることができる。
いて柱状端子が無電解メッキ法により形成されるため、
柱状端子の形成時には電解メッキ法を用いる際に必要と
なる給電用配線の配設及びその除去が不要となるため、
半導体装置の製造工程の簡単化を図ることができる。
【００２４】また、請求項２記載の発明は、請求項１記
載の半導体装置の製造方法において、前記柱状端子形成
工程を実施する前に前記封止樹脂形成工程を実施し、か
つ、該封止樹脂形成工程の実施時に、前記封止樹脂に前
記柱状端子を形成するための開口部を形成することを特
徴とするものである。
載の半導体装置の製造方法において、前記柱状端子形成
工程を実施する前に前記封止樹脂形成工程を実施し、か
つ、該封止樹脂形成工程の実施時に、前記封止樹脂に前
記柱状端子を形成するための開口部を形成することを特
徴とするものである。
【００２５】上記発明によれば、前記のように無電解メ
ッキ法により柱状端子を形成することにより柱状端子の
形成後に他の配線の除去処理を無くすることができるた
め、柱状端子形成工程を実施する前に封止樹脂形成工程
を実施し、柱状端子を形成するための開口部を有した封
止樹脂を形成しておくことにより、この封止樹脂をマス
ク（レジスト）として柱状端子を形成することが可能と
なる。この封止樹脂は、柱状端子を形成後も除去する必
要はない。
ッキ法により柱状端子を形成することにより柱状端子の
形成後に他の配線の除去処理を無くすることができるた
め、柱状端子形成工程を実施する前に封止樹脂形成工程
を実施し、柱状端子を形成するための開口部を有した封
止樹脂を形成しておくことにより、この封止樹脂をマス
ク（レジスト）として柱状端子を形成することが可能と
なる。この封止樹脂は、柱状端子を形成後も除去する必
要はない。
【００２６】よって、柱状端子の形成に際し、従来では
必要とされたレジストの配設処理及び除去処理を無くす
ることができ、半導体装置の製造工程の簡単化を図るこ
とができる。
必要とされたレジストの配設処理及び除去処理を無くす
ることができ、半導体装置の製造工程の簡単化を図るこ
とができる。
【００２７】また、請求項３記載の発明は、請求項２記
載の半導体装置の製造方法において、前記封止樹脂の材
料は、耐アルカリ性を有する材料が選定されていること
を特徴とするものである。
載の半導体装置の製造方法において、前記封止樹脂の材
料は、耐アルカリ性を有する材料が選定されていること
を特徴とするものである。
【００２８】一般に無電解メッキ法を実施する際用いる
メッキ液はアルカリ性が高いが、上記発明のように封止
樹脂の材料として耐アルカリ性を有する材料を選定する
ことにより、封止樹脂が劣化することを防止でき、封止
樹脂をマスクとして無電解メッキ法により柱状端子を確
実に形成することができる。
メッキ液はアルカリ性が高いが、上記発明のように封止
樹脂の材料として耐アルカリ性を有する材料を選定する
ことにより、封止樹脂が劣化することを防止でき、封止
樹脂をマスクとして無電解メッキ法により柱状端子を確
実に形成することができる。
【００２９】また、請求項４記載の発明は、請求項１乃
至３のいずれかに記載の半導体装置の製造方法におい
て、前記配線形成工程を実施した後、形成された該配線
を被覆する金属膜を形成する金属膜形成工程を実施し、
該金属膜形成工程を実施した後、前記柱状端子形成工程
と前記封止樹脂形成工程を実施することを特徴とするも
のである。
至３のいずれかに記載の半導体装置の製造方法におい
て、前記配線形成工程を実施した後、形成された該配線
を被覆する金属膜を形成する金属膜形成工程を実施し、
該金属膜形成工程を実施した後、前記柱状端子形成工程
と前記封止樹脂形成工程を実施することを特徴とするも
のである。
【００３０】上記発明によれば、配線形成工程で配線が
形成された後、即ち配線形成のための処理が終了した後
に、金属膜形成工程を実施し配線に金属膜を被覆するた
め、配線は金属膜に完全に被覆された状態となり、配線
が外部に露出する部分を無くすることができる。これに
より、配線材料としてマイグレーション性の低い材料を
用いても、配線全体が金属膜に覆われた状態となるた
め、マイグレーション耐性の向上を図ることができる。
形成された後、即ち配線形成のための処理が終了した後
に、金属膜形成工程を実施し配線に金属膜を被覆するた
め、配線は金属膜に完全に被覆された状態となり、配線
が外部に露出する部分を無くすることができる。これに
より、配線材料としてマイグレーション性の低い材料を
用いても、配線全体が金属膜に覆われた状態となるた
め、マイグレーション耐性の向上を図ることができる。
【００３１】また、請求項５記載の発明は、請求項４記
載の半導体装置の製造方法において、前記配線を銅（Ｃ
ｕ）により形成したことを特徴とするものである。
載の半導体装置の製造方法において、前記配線を銅（Ｃ
ｕ）により形成したことを特徴とするものである。
【００３２】上記発明によれば、銅（Ｃｕ）は電気抵抗
が低く配線として良好な特性を有しているため、半導体
装置の性能の向上を図ることができる。
が低く配線として良好な特性を有しているため、半導体
装置の性能の向上を図ることができる。
【００３３】また、請求項６記載の発明は、請求項１乃
至５のいずれかに記載の半導体装置の製造方法におい
て、前記柱状端子形成工程の実施後、形成された前記柱
状端子の上部に単層或いは複数の端子用金属膜を無電解
メッキ法により形成したことを特徴とするものである。
至５のいずれかに記載の半導体装置の製造方法におい
て、前記柱状端子形成工程の実施後、形成された前記柱
状端子の上部に単層或いは複数の端子用金属膜を無電解
メッキ法により形成したことを特徴とするものである。
【００３４】上記発明によれば、端子用金属膜を無電解
メッキ法により形成するため、柱状端子と同様に給電用
配線を用いることなく端子用金属膜を形成することがで
きる。また、給電用配線を用いないことにより、封止樹
脂の形成後においても端子用金属膜を形成することが可
能となる。
メッキ法により形成するため、柱状端子と同様に給電用
配線を用いることなく端子用金属膜を形成することがで
きる。また、給電用配線を用いないことにより、封止樹
脂の形成後においても端子用金属膜を形成することが可
能となる。
【００３５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
て図面と共に説明する。
【００３６】図１５乃至図２４は、本発明の一実施例で
ある半導体装置の製造方法を示している。 尚、本実施
例に係る製造方法は、特に再配線５５，柱状端子５４，
及び封止樹脂４８を形成する各工程に特徴を有し、他の
製造工程は周知である。このため、以下の説明では、本
発明の特徴となる工程を主に説明するものとする。
ある半導体装置の製造方法を示している。 尚、本実施
例に係る製造方法は、特に再配線５５，柱状端子５４，
及び封止樹脂４８を形成する各工程に特徴を有し、他の
製造工程は周知である。このため、以下の説明では、本
発明の特徴となる工程を主に説明するものとする。
【００３７】再配線５５，柱状端子５４，及び封止樹脂
４８の形成は、ウエハーをダイシングする前に実施され
るウエハーレベルでの処理である。しかしながら、図示
及び説明の便宜上、図１５乃至図２４に示す各図はウエ
ハーにおける１個の半導体素子の形成領域における、電
極パッド４２の形成位置近傍を拡大して示している。具
体的には、図１３に示すウエハー４１において、実線の
四角で示す部分（図１３に矢印Ａで示す部分）が１個の
半導体素子の形成領域である。また、図１４は、この矢
印Ａで示す部分を拡大した図である。図１５乃至図２４
に示される図面は、図１４において電極パッド４２が形
成された近傍の領域（即ち、図１４に矢印Ｂで示す実線
の四角で示す領域）を拡大して示す断面図である。尚、
図１３及び図１４に符号５８で示すのはダイシングライ
ンである。
４８の形成は、ウエハーをダイシングする前に実施され
るウエハーレベルでの処理である。しかしながら、図示
及び説明の便宜上、図１５乃至図２４に示す各図はウエ
ハーにおける１個の半導体素子の形成領域における、電
極パッド４２の形成位置近傍を拡大して示している。具
体的には、図１３に示すウエハー４１において、実線の
四角で示す部分（図１３に矢印Ａで示す部分）が１個の
半導体素子の形成領域である。また、図１４は、この矢
印Ａで示す部分を拡大した図である。図１５乃至図２４
に示される図面は、図１４において電極パッド４２が形
成された近傍の領域（即ち、図１４に矢印Ｂで示す実線
の四角で示す領域）を拡大して示す断面図である。尚、
図１３及び図１４に符号５８で示すのはダイシングライ
ンである。
【００３８】ウエハー４１の上面（再配線５５が形成さ
れる側の面）には、予め電子回路及び電極パッド４２が
形成されており、またこの上面を覆うように絶縁膜４３
が形成されている。この絶縁膜４３は、窒化膜等のパシ
ベーション膜でも、ポリイミド等の樹脂被膜でも良い。
絶縁膜４３としてポリイミド膜を用いて場合には、その
厚さを２〜５０μmとすることが望ましい。また、絶縁
膜４３の電極パッド４２の形成位置には開口部が形成さ
れており、よって電極パッド４２は絶縁膜４３から露出
した状態となっている。
れる側の面）には、予め電子回路及び電極パッド４２が
形成されており、またこの上面を覆うように絶縁膜４３
が形成されている。この絶縁膜４３は、窒化膜等のパシ
ベーション膜でも、ポリイミド等の樹脂被膜でも良い。
絶縁膜４３としてポリイミド膜を用いて場合には、その
厚さを２〜５０μmとすることが望ましい。また、絶縁
膜４３の電極パッド４２の形成位置には開口部が形成さ
れており、よって電極パッド４２は絶縁膜４３から露出
した状態となっている。
【００３９】再配線５５を形成するには、先ずこの状態
のウエハー４１に対し、図１５に示すように下地金属膜
４４をスパッタリング法により形成する。この下地金属
膜４４の材質は銅（Ｃｕ）であり、またその膜厚は、20
0nm〜800nmの厚さで形成される。形成された下地金属膜
４４は、電極パッド４２と電気的に接続した状態とな
る。この下地金属膜４４が形成されると、続いて図１６
に示すように、絶縁材よりなるレジスト４５が配設され
る。このレジスト４５は、再配線５５に対応した形状の
開口部４６が形成されている。
のウエハー４１に対し、図１５に示すように下地金属膜
４４をスパッタリング法により形成する。この下地金属
膜４４の材質は銅（Ｃｕ）であり、またその膜厚は、20
0nm〜800nmの厚さで形成される。形成された下地金属膜
４４は、電極パッド４２と電気的に接続した状態とな
る。この下地金属膜４４が形成されると、続いて図１６
に示すように、絶縁材よりなるレジスト４５が配設され
る。このレジスト４５は、再配線５５に対応した形状の
開口部４６が形成されている。
【００４０】続いて、下地金属膜４４を電極として電解
メッキが実施され、図１７に示すように、下地金属膜４
４上に配線膜４７が形成される。この配線膜４７の材質
は下地金属膜４４と同様に銅（Ｃｕ）が選定されてお
り、また配線膜４７の膜厚は５〜１５μｍの厚さとなる
よう形成される。この電解メッキは、レジスト４５をマ
スクとして形成されるため、形成された配線膜４７は再
配線５５の形状に対応した形状となる。
メッキが実施され、図１７に示すように、下地金属膜４
４上に配線膜４７が形成される。この配線膜４７の材質
は下地金属膜４４と同様に銅（Ｃｕ）が選定されてお
り、また配線膜４７の膜厚は５〜１５μｍの厚さとなる
よう形成される。この電解メッキは、レジスト４５をマ
スクとして形成されるため、形成された配線膜４７は再
配線５５の形状に対応した形状となる。
【００４１】上記のように配線膜４７が形成されると、
レジスト４５が除去される。そして、配線膜４７をマス
クとして下地金属膜４４を除去するエッチング処理が行
なわれる。下地金属膜４４が除去されることにより、こ
の除去処理後においては下地金属膜４４を用いた電解メ
ッキ処理は出来なくなる。
レジスト４５が除去される。そして、配線膜４７をマス
クとして下地金属膜４４を除去するエッチング処理が行
なわれる。下地金属膜４４が除去されることにより、こ
の除去処理後においては下地金属膜４４を用いた電解メ
ッキ処理は出来なくなる。
【００４２】この下地金属膜４４のエッチング処理で
は、下地金属膜４４の上部に形成された配線膜４７もエ
ッチングされる。しかしながら、厚さが200nm〜800nmと
究めて薄い下地金属膜４４に対し、配線膜４７は５〜１
５μｍと厚い。このため、下地金属膜４４のエッチング
時に配線膜４７がエッチングされても、配線膜４７は再
配線５５として機能するに足る膜厚を維持する。上記し
た一連の処理により、下地金属膜４４及び配線膜４７よ
りなる再配線５５が形成される。
は、下地金属膜４４の上部に形成された配線膜４７もエ
ッチングされる。しかしながら、厚さが200nm〜800nmと
究めて薄い下地金属膜４４に対し、配線膜４７は５〜１
５μｍと厚い。このため、下地金属膜４４のエッチング
時に配線膜４７がエッチングされても、配線膜４７は再
配線５５として機能するに足る膜厚を維持する。上記し
た一連の処理により、下地金属膜４４及び配線膜４７よ
りなる再配線５５が形成される。
【００４３】上記のように再配線５５が形成されると、
続いて再配線５５の表面に第１のＮｉ膜５１を無電解メ
ッキ法により形成する。この際、下地金属膜４４はエッ
チング処理により既に再配線５５の形状にパターニング
されているため、第１のＮｉ膜５１は再配線５５を完全
に被服した状態となる。
続いて再配線５５の表面に第１のＮｉ膜５１を無電解メ
ッキ法により形成する。この際、下地金属膜４４はエッ
チング処理により既に再配線５５の形状にパターニング
されているため、第１のＮｉ膜５１は再配線５５を完全
に被服した状態となる。
【００４４】即ち、本実施例では再配線５５を形成する
配線形成工程が終了した後に、第１のＮｉ膜５１を形成
し再配線５５を被覆するため、再配線５５は第１のＮｉ
膜５１に完全に被覆された状態となり、再配線５５が外
部に露出する部分を無くすることができる。これによ
り、再配線５５としてマイグレーション性の低い銅（Ｃ
ｕ）を用いても、再配線５５の全体が第１のＮｉ膜５１
に覆われた状態となるため、マイグレーション耐性の向
上を図ることができる。図１９は、第１のＮｉ膜５１が
形成された再配線５５を示している。
配線形成工程が終了した後に、第１のＮｉ膜５１を形成
し再配線５５を被覆するため、再配線５５は第１のＮｉ
膜５１に完全に被覆された状態となり、再配線５５が外
部に露出する部分を無くすることができる。これによ
り、再配線５５としてマイグレーション性の低い銅（Ｃ
ｕ）を用いても、再配線５５の全体が第１のＮｉ膜５１
に覆われた状態となるため、マイグレーション耐性の向
上を図ることができる。図１９は、第１のＮｉ膜５１が
形成された再配線５５を示している。
【００４５】上記のように第１のＮｉ膜５１に被服され
た再配線５５が形成されると、続いて図２０に示すよう
に封止樹脂４８が配設される。この封止樹脂４８は、耐
アルカリ性及び絶縁性を有した例えばポリイミド樹脂に
よりなり、また圧縮成形法を用いて形成される。また、
封止樹脂４８において、後述する柱状端子５４が形成さ
れる所定位置には、開口部４９が形成されている。
た再配線５５が形成されると、続いて図２０に示すよう
に封止樹脂４８が配設される。この封止樹脂４８は、耐
アルカリ性及び絶縁性を有した例えばポリイミド樹脂に
よりなり、また圧縮成形法を用いて形成される。また、
封止樹脂４８において、後述する柱状端子５４が形成さ
れる所定位置には、開口部４９が形成されている。
【００４６】この封止樹脂４８を形成する封止樹脂形成
工程は、後述する柱状端子５４の形成処理よりも前に実
施される。前記したように、本実施例に係る製造方法で
は、図１９に示す段階で再配線５５は完成しており、そ
の後に再配線５５（下地金属膜４４及び配線膜４７）に
対する加工処理は実施されない。
工程は、後述する柱状端子５４の形成処理よりも前に実
施される。前記したように、本実施例に係る製造方法で
は、図１９に示す段階で再配線５５は完成しており、そ
の後に再配線５５（下地金属膜４４及び配線膜４７）に
対する加工処理は実施されない。
【００４７】よって、ここで形成する封止樹脂４８は、
後の工程で除去する必要がないため、半導体装置６０
（図２４参照）の最終形態となる材料で形成することが
可能となる。即ち、ここで形成される封止樹脂４８は、
半導体装置６０の樹脂パッケージとして機能するもので
ある。尚、封止樹脂４８の厚さは、２〜100μｍの範囲
（好ましくは、５〜１０μｍの範囲）で形成される。
後の工程で除去する必要がないため、半導体装置６０
（図２４参照）の最終形態となる材料で形成することが
可能となる。即ち、ここで形成される封止樹脂４８は、
半導体装置６０の樹脂パッケージとして機能するもので
ある。尚、封止樹脂４８の厚さは、２〜100μｍの範囲
（好ましくは、５〜１０μｍの範囲）で形成される。
【００４８】上記のように封止樹脂４８が形成される
と、続いて開口部４９の内部にポスト５０を形成する。
このポスト５０の材質は銅（Ｃｕ）であり、無電解メッ
キ法を用いて形成する。具体的には、この無電解メッキ
は、市販されている無電解銅メッキ液（メルプレート
Ｃｕ−１００（メルテックス製））を用いて形成するこ
とができる。また、ポスト５０の高さは、封止樹脂４８
の厚さに対して±３μｍの範囲となるよう形成する。図
２１は、封止樹脂４８の開口部４９内に無電解メッキ法
によりポスト５０が形成された状態を示している。
と、続いて開口部４９の内部にポスト５０を形成する。
このポスト５０の材質は銅（Ｃｕ）であり、無電解メッ
キ法を用いて形成する。具体的には、この無電解メッキ
は、市販されている無電解銅メッキ液（メルプレート
Ｃｕ−１００（メルテックス製））を用いて形成するこ
とができる。また、ポスト５０の高さは、封止樹脂４８
の厚さに対して±３μｍの範囲となるよう形成する。図
２１は、封止樹脂４８の開口部４９内に無電解メッキ法
によりポスト５０が形成された状態を示している。
【００４９】このように、無電解メッキ法によりポスト
５０を形成することにより、給電用の下地金属膜４４を
除去した後においても、また樹脂パッケージとなる封止
樹脂４８を形成した後においても、再配線５５にポスト
５０を形成することができる。また、ポスト５０を形成
するためのマスクとして、半導体装置６０の一部を構成
する封止樹脂４８を用いているため、従来ポスト２０を
形成するために必要とされていたレジスト１８の配設及
び除去する処理（図５及び図９で説明した処理）を無く
することができ、半導体装置６０の製造工程の簡単化を
図ることができる。
５０を形成することにより、給電用の下地金属膜４４を
除去した後においても、また樹脂パッケージとなる封止
樹脂４８を形成した後においても、再配線５５にポスト
５０を形成することができる。また、ポスト５０を形成
するためのマスクとして、半導体装置６０の一部を構成
する封止樹脂４８を用いているため、従来ポスト２０を
形成するために必要とされていたレジスト１８の配設及
び除去する処理（図５及び図９で説明した処理）を無く
することができ、半導体装置６０の製造工程の簡単化を
図ることができる。
【００５０】上記のようにポスト５０が形成されると、
図２２に示すように半田バンプ５７に対するバリアメタ
ルとして機能する第２のＮｉ膜５２を形成し、続いて図
２３に示すように第２のＮｉ膜５２の上部に酸化防止膜
として機能するＡｕ膜５３を形成する。この第２のＮｉ
膜５２及びＡｕ膜５３も市販されている無電解メッキ液
を用いることにより、無電解メッキ法により形成され
る。この際、第２のＮｉ膜５２の膜厚は１〜５μｍ程度
となるよう形成され、Ａｕ膜５３は１０〜200nm程度と
なるよう形成される。また、通常無電解メッキ液は強ア
ルカリ性を有しているが、上記のように本実施例では封
止樹脂４８の材料として耐アルカリ性を有する材料が選
定されている。このため、無電解メッキ処理時において
封止樹脂４８が劣化することを防止でき、封止樹脂４８
をマスクとしても無電解メッキ法によりポスト５０を確
実に形成することができる。
図２２に示すように半田バンプ５７に対するバリアメタ
ルとして機能する第２のＮｉ膜５２を形成し、続いて図
２３に示すように第２のＮｉ膜５２の上部に酸化防止膜
として機能するＡｕ膜５３を形成する。この第２のＮｉ
膜５２及びＡｕ膜５３も市販されている無電解メッキ液
を用いることにより、無電解メッキ法により形成され
る。この際、第２のＮｉ膜５２の膜厚は１〜５μｍ程度
となるよう形成され、Ａｕ膜５３は１０〜200nm程度と
なるよう形成される。また、通常無電解メッキ液は強ア
ルカリ性を有しているが、上記のように本実施例では封
止樹脂４８の材料として耐アルカリ性を有する材料が選
定されている。このため、無電解メッキ処理時において
封止樹脂４８が劣化することを防止でき、封止樹脂４８
をマスクとしても無電解メッキ法によりポスト５０を確
実に形成することができる。
【００５１】以上説明した、図２０〜図２３の処理を行
なうことにより、再配線５５（即ち、電極パッド４２）
と電気的に接続した柱状端子５４が形成される。この柱
状端子５４は、そのままでも実装基板に接合するための
実装端子として用いることができる。しかるに本実施例
ではより実装性を向上させるため、柱状端子５４に半田
バンプ５７を配設し、この半田バンプ５７を実装端子と
して用いる構成としている。そして、半田バンプ５７が
柱状端子５４上に配設されると、ウエハー４１は前記し
たスクライブライン５８において切断されることにより
半導体素子５９に個片化され、これにより図２４に示す
半導体装置６０が製造される。尚、上記した実施例では
封止樹脂４８の材料としてポリイミド系樹脂を用いた例
を挙げて説明したが、封止樹脂４８はこれに限定されさ
るものではなく、ポリオレフィン，シリコン樹脂，ベン
ゾシクロブテン，エポキシ樹脂等を用いることができ
る。これらの各樹脂は、低いものでも12.5以上の耐ｐＨ
値を持っており、無電解メッキ処理に十分耐えることが
できる。
なうことにより、再配線５５（即ち、電極パッド４２）
と電気的に接続した柱状端子５４が形成される。この柱
状端子５４は、そのままでも実装基板に接合するための
実装端子として用いることができる。しかるに本実施例
ではより実装性を向上させるため、柱状端子５４に半田
バンプ５７を配設し、この半田バンプ５７を実装端子と
して用いる構成としている。そして、半田バンプ５７が
柱状端子５４上に配設されると、ウエハー４１は前記し
たスクライブライン５８において切断されることにより
半導体素子５９に個片化され、これにより図２４に示す
半導体装置６０が製造される。尚、上記した実施例では
封止樹脂４８の材料としてポリイミド系樹脂を用いた例
を挙げて説明したが、封止樹脂４８はこれに限定されさ
るものではなく、ポリオレフィン，シリコン樹脂，ベン
ゾシクロブテン，エポキシ樹脂等を用いることができ
る。これらの各樹脂は、低いものでも12.5以上の耐ｐＨ
値を持っており、無電解メッキ処理に十分耐えることが
できる。
【００５２】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
種々の効果を実現することができる。
【００５３】請求項１記載の発明によれば、柱状端子の
形成時には電解メッキ法を用いる際に必要となる給電用
配線の配設及びその除去が不要となるため、半導体装置
の製造工程の簡単化を図ることができる。
形成時には電解メッキ法を用いる際に必要となる給電用
配線の配設及びその除去が不要となるため、半導体装置
の製造工程の簡単化を図ることができる。
【００５４】また、請求項２記載の発明によれば、封止
樹脂をマスク（レジスト）として柱状端子を形成するこ
とが可能となるため、従来必要とされたレジストの配設
処理及び除去処理を無くすることができ、半導体装置の
製造工程の簡単化を図ることができる。
樹脂をマスク（レジスト）として柱状端子を形成するこ
とが可能となるため、従来必要とされたレジストの配設
処理及び除去処理を無くすることができ、半導体装置の
製造工程の簡単化を図ることができる。
【００５５】また、請求項３記載の発明によれば、封止
樹脂の材料として耐アルカリ性を有する材料を選定する
ことにより封止樹脂が劣化することを防止でき、封止樹
脂をマスクとして無電解メッキ法により柱状端子を確実
に形成することができる。
樹脂の材料として耐アルカリ性を有する材料を選定する
ことにより封止樹脂が劣化することを防止でき、封止樹
脂をマスクとして無電解メッキ法により柱状端子を確実
に形成することができる。
【００５６】また、請求項４記載の発明によれば、配線
は金属膜に完全に被覆された状態となり、配線が外部に
露出する部分を無くすることができるため、配線材料と
してマイグレーション性の低い材料を用いても、マイグ
レーション耐性の向上を図ることができる。
は金属膜に完全に被覆された状態となり、配線が外部に
露出する部分を無くすることができるため、配線材料と
してマイグレーション性の低い材料を用いても、マイグ
レーション耐性の向上を図ることができる。
【００５７】また、請求項５記載の発明によれば、銅
（Ｃｕ）は電気抵抗が低く配線として良好な特性を有し
ているため、半導体装置の性能の向上を図ることができ
る。また、配線材料としてマイグレーション性の低い銅
を用いても、配線は金属膜に完全に被覆されているため
マイグレーションの発生を抑制することができる。
（Ｃｕ）は電気抵抗が低く配線として良好な特性を有し
ているため、半導体装置の性能の向上を図ることができ
る。また、配線材料としてマイグレーション性の低い銅
を用いても、配線は金属膜に完全に被覆されているため
マイグレーションの発生を抑制することができる。
【００５８】また、請求項６記載の発明によれば、柱状
端子と同様に給電用配線を用いることなく端子用金属膜
を形成することができるため、封止樹脂の形成後におい
ても端子用金属膜を形成することが可能となる。
端子と同様に給電用配線を用いることなく端子用金属膜
を形成することができるため、封止樹脂の形成後におい
ても端子用金属膜を形成することが可能となる。
【図１】従来の一例である再配線の形成方法を説明する
ための図である（下地金属膜形成）。
ための図である（下地金属膜形成）。
【図２】従来の一例である再配線の形成方法を説明する
ための図である（レジスト配設）。
ための図である（レジスト配設）。
【図３】従来の一例である再配線の形成方法を説明する
ための図である（配線膜形成）。
ための図である（配線膜形成）。
【図４】従来の一例である再配線の形成方法を説明する
ための図である（レジスト除去）。
ための図である（レジスト除去）。
【図５】従来の一例である再配線の形成方法を説明する
ための図である（レジスト配設）。
ための図である（レジスト配設）。
【図６】従来の一例である再配線の形成方法を説明する
ための図である（ポスト形成）。
ための図である（ポスト形成）。
【図７】従来の一例である再配線の形成方法を説明する
ための図である（Ｎｉ膜形成）。
ための図である（Ｎｉ膜形成）。
【図８】従来の一例である再配線の形成方法を説明する
ための図である（Ａｕ膜形成）。
ための図である（Ａｕ膜形成）。
【図９】従来の一例である再配線の形成方法を説明する
ための図である（レジスト除去）。
ための図である（レジスト除去）。
【図１０】従来の一例である再配線の形成方法を説明す
るための図である（エッチング処理）。
るための図である（エッチング処理）。
【図１１】従来の一例である再配線の形成方法を説明す
るための図である（封止樹脂形成）。
るための図である（封止樹脂形成）。
【図１２】従来の一例である再配線の形成方法を説明す
るための図である（半田バンプ配設）。
るための図である（半田バンプ配設）。
【図１３】本発明の一実施例である半導体装置の製造方
法が実施されるウエハーの一例を示す平面図である。
法が実施されるウエハーの一例を示す平面図である。
【図１４】図１３における矢印Ａで示す領域を拡大して
示す図である。
示す図である。
【図１５】本発明の一実施例である再配線の形成方法を
説明するための図である（下地金属膜形成）。
説明するための図である（下地金属膜形成）。
【図１６】本発明の一実施例である再配線の形成方法を
説明するための図である（レジスト配設）。
説明するための図である（レジスト配設）。
【図１７】本発明の一実施例である再配線の形成方法を
説明するための図である（配線膜形成）。
説明するための図である（配線膜形成）。
【図１８】本発明の一実施例である再配線の形成方法を
説明するための図である（レジスト除去）。
説明するための図である（レジスト除去）。
【図１９】本発明の一実施例である再配線の形成方法を
説明するための図である（エッチング処理）。
説明するための図である（エッチング処理）。
【図２０】本発明の一実施例である再配線の形成方法を
説明するための図である（封止樹脂形成）。
説明するための図である（封止樹脂形成）。
【図２１】本発明の一実施例である再配線の形成方法を
説明するための図である（ポスト形成）。
説明するための図である（ポスト形成）。
【図２２】本発明の一実施例である再配線の形成方法を
説明するための図である（第２のＮｉ膜形成）。
説明するための図である（第２のＮｉ膜形成）。
【図２３】本発明の一実施例である再配線の形成方法を
説明するための図である（Ａｕ膜形成）。
説明するための図である（Ａｕ膜形成）。
【図２４】本発明の一実施例である再配線の形成方法を
説明するための図である（半田バンプ配設）。
説明するための図である（半田バンプ配設）。
４１ ウエハー ４２ 電極パッド ４３ 絶縁膜 ４４ 下地金属膜 ４５ レジスト ４６ 開口部 ４７ 配線膜 ４８ 封止樹脂 ４９ 開口部 ５０ ポスト ５１ 第１のＮｉ膜 ５２ 第２のＮｉ膜 ５３ Ａｕ膜 ５４ 柱状端子 ５５ 再配線 ５７ 半田バンプ ６０ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松木 浩久 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 藤沢 哲也 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F033 HH07 HH11 PP15 PP27 PP33 QQ08 RR06 RR22 VV07 XX31 XX33 5F061 AA01 BA07 CA10 CB13
Claims (6)
- 【請求項１】 基板に形成された電極パッドと電気的に
接続し、該電極パッドから前記基板上に延出した配線を
形成する配線形成工程と、 前記配線と接続する柱状端子を形成する柱状端子形成工
程と、 前記柱状端子の形成位置を除き、前記基板を覆うよう封
止樹脂を形成する封止樹脂形成工程とを有する半導体装
置の製造方法において、 前記柱状端子形成工程において、前記柱状端子を無電解
メッキ法により形成したことを特徴とする半導体装置の
製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記柱状端子形成工程を実施する前に前記封止樹脂形成
工程を実施し、 かつ、該封止樹脂形成工程の実施時に、前記封止樹脂に
前記柱状端子を形成するための開口部を形成することを
特徴とする半導体装置の製造方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、 前記封止樹脂の材料は、耐アルカリ性を有する材料が選
定されていることを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１乃至３のいずれかに記載の半導
体装置の製造方法において、 前記配線形成工程を実施した後、形成された該配線を被
覆する金属膜を形成する金属膜形成工程を実施し、 該金属膜形成工程を実施した後、前記柱状端子形成工程
と前記封止樹脂形成工程を実施することを特徴とする半
導体装置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、 前記配線を銅（Ｃｕ）により形成したことを特徴とする
半導体装置の製造方法。 - 【請求項６】 請求項１乃至５のいずれかに記載の半導
体装置の製造方法において、 前記柱状端子形成工程の実施後、形成された前記柱状端
子の上部に単層或いは複数の端子用金属膜を無電解メッ
キ法により形成したことを特徴とする半導体装置の製造
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000386033A JP3848080B2 (ja) | 2000-12-19 | 2000-12-19 | 半導体装置の製造方法 |
| KR1020010029740A KR100714253B1 (ko) | 2000-12-19 | 2001-05-29 | 반도체 장치의 제조 방법 |
| US09/867,545 US6566239B2 (en) | 2000-12-19 | 2001-05-31 | Semiconductor device manufacturing method having a step of forming a post terminal on a wiring by electroless plating |
| TW090113235A TW497161B (en) | 2000-12-19 | 2001-05-31 | Semiconductor device manufacturing method having a step of forming a post terminal on a wiring by electroless plating |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000386033A JP3848080B2 (ja) | 2000-12-19 | 2000-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002190550A true JP2002190550A (ja) | 2002-07-05 |
| JP3848080B2 JP3848080B2 (ja) | 2006-11-22 |
Family
ID=18853203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000386033A Expired - Fee Related JP3848080B2 (ja) | 2000-12-19 | 2000-12-19 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6566239B2 (ja) |
| JP (1) | JP3848080B2 (ja) |
| KR (1) | KR100714253B1 (ja) |
| TW (1) | TW497161B (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165311A (ja) * | 2002-11-12 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JP2005045268A (ja) * | 2003-07-23 | 2005-02-17 | Samsung Electronics Co Ltd | 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造 |
| JP2006179738A (ja) * | 2004-12-24 | 2006-07-06 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2006287049A (ja) * | 2005-04-01 | 2006-10-19 | Rohm Co Ltd | 半導体装置 |
| JP2007067055A (ja) * | 2005-08-30 | 2007-03-15 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008159797A (ja) * | 2006-12-22 | 2008-07-10 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2008159796A (ja) * | 2006-12-22 | 2008-07-10 | Rohm Co Ltd | 半導体装置 |
| JP2008166341A (ja) * | 2006-12-27 | 2008-07-17 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2010263208A (ja) * | 2009-04-30 | 2010-11-18 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路構造 |
| US8461045B2 (en) | 2008-10-09 | 2013-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
| JP2013128145A (ja) * | 2013-03-11 | 2013-06-27 | Rohm Co Ltd | 半導体装置 |
| US8736050B2 (en) | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| WO2018105258A1 (ja) * | 2016-12-07 | 2018-06-14 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664176B2 (en) * | 2001-08-31 | 2003-12-16 | Infineon Technologies Ag | Method of making pad-rerouting for integrated circuit chips |
| US6939789B2 (en) * | 2002-05-13 | 2005-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of wafer level chip scale packaging |
| JP3614840B2 (ja) * | 2002-11-28 | 2005-01-26 | 沖電気工業株式会社 | 半導体装置 |
| TWI286372B (en) * | 2003-08-13 | 2007-09-01 | Phoenix Prec Technology Corp | Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same |
| US6933171B2 (en) | 2003-10-21 | 2005-08-23 | Intel Corporation | Large bumps for optical flip chips |
| TWI264253B (en) * | 2004-10-12 | 2006-10-11 | Phoenix Prec Technology Corp | Method for fabricating conductive connection structure of circuit board |
| JP4145902B2 (ja) * | 2005-07-19 | 2008-09-03 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP5050384B2 (ja) * | 2006-03-31 | 2012-10-17 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| TWI319615B (en) * | 2006-08-16 | 2010-01-11 | Phoenix Prec Technology Corp | Package substrate and manufacturing method thereof |
| US7675162B2 (en) * | 2006-10-03 | 2010-03-09 | Innovative Micro Technology | Interconnect structure using through wafer vias and method of fabrication |
| US20080093109A1 (en) * | 2006-10-19 | 2008-04-24 | Phoenix Precision Technology Corporation | Substrate with surface finished structure and method for making the same |
| US7687318B2 (en) | 2007-05-04 | 2010-03-30 | Stats Chippac, Ltd. | Extended redistribution layers bumped wafer |
| KR101018172B1 (ko) * | 2009-08-18 | 2011-02-28 | 삼성전기주식회사 | 웨이퍼 레벨 디바이스 패키지의 제조 방법 |
| JP2011165862A (ja) * | 2010-02-09 | 2011-08-25 | Sony Corp | 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法 |
| TWM397591U (en) * | 2010-04-22 | 2011-02-01 | Mao Bang Electronic Co Ltd | Bumping structure |
| US20130241058A1 (en) * | 2012-03-16 | 2013-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wire Bonding Structures for Integrated Circuits |
| US10446522B2 (en) * | 2015-04-16 | 2019-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming multiple conductive features in semiconductor devices in a same formation process |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1189271A3 (en) * | 1996-07-12 | 2003-07-16 | Fujitsu Limited | Wiring boards and mounting of semiconductor devices thereon |
| JP2000138313A (ja) * | 1998-10-30 | 2000-05-16 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP3389517B2 (ja) * | 1998-12-10 | 2003-03-24 | 三洋電機株式会社 | チップサイズパッケージ及びその製造方法 |
| US6362099B1 (en) * | 1999-03-09 | 2002-03-26 | Applied Materials, Inc. | Method for enhancing the adhesion of copper deposited by chemical vapor deposition |
| US6181569B1 (en) * | 1999-06-07 | 2001-01-30 | Kishore K. Chakravorty | Low cost chip size package and method of fabricating the same |
-
2000
- 2000-12-19 JP JP2000386033A patent/JP3848080B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-29 KR KR1020010029740A patent/KR100714253B1/ko not_active Expired - Fee Related
- 2001-05-31 TW TW090113235A patent/TW497161B/zh not_active IP Right Cessation
- 2001-05-31 US US09/867,545 patent/US6566239B2/en not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165311A (ja) * | 2002-11-12 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JP2005045268A (ja) * | 2003-07-23 | 2005-02-17 | Samsung Electronics Co Ltd | 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造 |
| JP2006179738A (ja) * | 2004-12-24 | 2006-07-06 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2006287049A (ja) * | 2005-04-01 | 2006-10-19 | Rohm Co Ltd | 半導体装置 |
| JP2007067055A (ja) * | 2005-08-30 | 2007-03-15 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008159797A (ja) * | 2006-12-22 | 2008-07-10 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2008159796A (ja) * | 2006-12-22 | 2008-07-10 | Rohm Co Ltd | 半導体装置 |
| JP2008166341A (ja) * | 2006-12-27 | 2008-07-17 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| US8461045B2 (en) | 2008-10-09 | 2013-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
| US9349699B2 (en) | 2008-12-11 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| JP2010263208A (ja) * | 2009-04-30 | 2010-11-18 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路構造 |
| US8759949B2 (en) | 2009-04-30 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside structures having copper pillars |
| US8736050B2 (en) | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| JP2013128145A (ja) * | 2013-03-11 | 2013-06-27 | Rohm Co Ltd | 半導体装置 |
| WO2018105258A1 (ja) * | 2016-12-07 | 2018-06-14 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
| JP2018093129A (ja) * | 2016-12-07 | 2018-06-14 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100714253B1 (ko) | 2007-05-02 |
| US6566239B2 (en) | 2003-05-20 |
| US20020076908A1 (en) | 2002-06-20 |
| TW497161B (en) | 2002-08-01 |
| KR20020050072A (ko) | 2002-06-26 |
| JP3848080B2 (ja) | 2006-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3848080B2 (ja) | 半導体装置の製造方法 | |
| US7465653B2 (en) | Reliable metal bumps on top of I/O pads after removal of test probe marks | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| US6917119B2 (en) | Low fabrication cost, high performance, high reliability chip scale package | |
| US6372619B1 (en) | Method for fabricating wafer level chip scale package with discrete package encapsulation | |
| JP4522574B2 (ja) | 半導体装置の作製方法 | |
| KR20200068958A (ko) | 배선 구조체 및 이의 형성 방법 | |
| US20110024910A1 (en) | Metallurgy for copper plated wafers | |
| EP1482553A2 (en) | Semiconductor device and manufacturing method thereof | |
| US9589886B2 (en) | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus | |
| US6784557B2 (en) | Semiconductor device including a diffusion layer formed between electrode portions | |
| JP2010192478A (ja) | 半導体装置の製造方法 | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| EP1686622A2 (en) | Semiconductor device and manufacturing method of the same | |
| JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
| JPH11354563A (ja) | 半導体配線の構造 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| US7271095B2 (en) | Process for producing metallic interconnects and contact surfaces on electronic components | |
| JP2004296812A (ja) | 半導体装置及びその製造方法 | |
| KR20230031769A (ko) | 반도체 디바이스 및 제조 방법 | |
| JP3722784B2 (ja) | 半導体装置 | |
| JP2008235539A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20000019151A (ko) | 솔더 범프를 갖는 반도체 칩과 그 제조방법 | |
| JP3298570B2 (ja) | 半導体装置の製造方法 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |