[go: up one dir, main page]

JP2002190540A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2002190540A
JP2002190540A JP2000387859A JP2000387859A JP2002190540A JP 2002190540 A JP2002190540 A JP 2002190540A JP 2000387859 A JP2000387859 A JP 2000387859A JP 2000387859 A JP2000387859 A JP 2000387859A JP 2002190540 A JP2002190540 A JP 2002190540A
Authority
JP
Japan
Prior art keywords
conductor layer
ground
semiconductor element
ground conductor
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000387859A
Other languages
English (en)
Inventor
Shigeo Morioka
滋生 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000387859A priority Critical patent/JP2002190540A/ja
Publication of JP2002190540A publication Critical patent/JP2002190540A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W90/754

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 高周波的な不整合により反射損失が発生しや
すくなることを有効に防止するとともに、半導体パッケ
ージ内部の気密性を損なわないようにすること。 【解決手段】 絶縁基板1の中央部に、下面側開口から
内側にかけて内寸法が小となる段差部1bを有するとと
もに、段差部1bの天井面に接地導体層11を形成した
貫通孔1aを設け、貫通孔1aの上面側開口の周囲に、
高周波信号を伝送する線路導体3およびその両側の同一
面接地導体層4ならびに同一面接地導体層4と接地導体
層11とを接続する接地貫通導体12を形成するととも
に、貫通孔1aの段差部1bの天井面に、上側主面の中
央部に半導体素子9の載置部2aを有する金属基板2を
その外周部を接地導体層11に接合させて取着する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロ波通信や
ミリ波通信等の高い周波数で作動する各種半導体素子を
収容する半導体素子収納用パッケージに関するものであ
る。
【0002】
【従来の技術】従来の、MHz帯やGHz帯の高周波帯
域での高周波信号で作動する半導体素子109を内部に
収容する半導体素子収納用パッケージ(以下、半導体パ
ッケージという)の例を図3に示す。同図に示すよう
に、半導体パッケージは一般に、略中央部に貫通孔10
1aを有する、アルミナ(Al23)セラミックス等の
誘電体から成る絶縁基板101と、この絶縁基板101
の下面に貫通孔101aを塞ぐように設けられ、上面の
載置部102aに半導体素子109を支持するととも
に、半導体素子109から発せられる熱を外部に伝熱す
る機能を有する金属基板102とを具備している(特開
平11−251488号公報参照)。
【0003】また、絶縁基板101は半導体素子109
と外部電気回路(図示せず)とを電気的に接続して高周
波信号の良好な伝送特性を得るために、高周波信号を伝
送するための線路導体103を上面に、配線導体105
を下面に形成し、それらを貫通導体106で電気的に接
続している。また、絶縁基板101の上面には同一面接
地導体層104が、絶縁基板101の下面には接地導体
層111が、それぞれ線路導体103、配線導体105
の両側に等間隔で形成され、接地(グランド)電位を安
定化させ強化するとともに擬似同軸構造とすることによ
り、線路導体103を伝送する高周波信号の伝送損失を
小さいものとしている。
【0004】このような絶縁基板101の貫通孔101
a内周部に配される半導体素子109は、外部電気回路
と配線導体105とがリード端子110を介して電気的
に接続されるとともに、この配線導体105と貫通導体
106が線路導体103と電気的に接続され、さらに線
路導体103にボンディングワイヤ107を介して半導
体素子109上の電極等が電気的に接続されることによ
り、半導体素子109と外部電気回路とが電気的に接続
される。一方、金属基板102は、接地導体層111を
介して同一面接地導体層104,接地貫通導体112と
電気的に接続されており、より強化された接地電位とし
て機能する。
【0005】また、この金属基板102は、半導体素子
109と線路導体103とを電気的に接続するボンディ
ングワイヤ107の長さをできるだけ短くすることによ
り、それらの間に発生するインダクタンス(L)成分を
抑制し、高周波信号の伝送損失を有効に防止するため
に、半導体素子109上面と線路導体103上面とがほ
ぼ面一となるよう、段差が設けられている。
【0006】なお、絶縁基板101の上面の線路導体1
03よりも外周側である、絶縁基板101の上面の外周
部には、半導体素子109を気密に封止し、半導体素子
109の作動性が損なわれるのを有効に防止するための
蓋体108が接合される。
【0007】
【発明が解決しようとする課題】しかしながら、図4に
図3の接地機能を有する部位の周辺部の拡大断面図を示
すように、同一面接地導体層104から貫通導体11
2,接地導体層111を介して金属基板102にかけて
のグランド電流経路は、その経路の長さが非常に長いた
め、貫通導体106を伝送する高周波信号の伝送経路よ
りも長くなり、コプレーナ構造が半導体素子109側で
崩れて半導体素子109側で高周波信号の位相がずれて
いた。即ち、高周波的な不整合により反射損失が発生し
やすくなるという問題点を有していた。
【0008】このような問題点を解決するために、絶縁
基板101全体の厚さを薄くしてグランド電流経路を短
くすることも考えられるが、絶縁基板101の強度が低
下し、絶縁基板101と金属基板102とのわずかな熱
膨張係数差によりクラックが発生し、半導体パッケージ
内部の気密性が損なわれる場合があった。
【0009】従って、本発明は上記問題点に鑑み完成さ
れたもので、その目的は、グランド電流経路が長くなり
高周波的な不整合により反射損失が発生しやすくなるこ
とを有効に防止するとともに、半導体パッケージ内部の
気密性を損なわないようにすることにより、半導体素子
を長期にわたり正常かつ安定に作動させ得る半導体パッ
ケージを提供することにある。
【0010】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、絶縁基板の中央部に、下面側開口から
内側にかけて内寸法が小となる段差部を有するとともに
該段差部の天井面に接地導体層を形成した貫通孔を設
け、前記貫通孔の上面側開口の周囲に、高周波信号を伝
送する線路導体およびその両側の同一面接地導体層なら
びに該同一面接地導体層と前記接地導体層とを電気的に
接続する接地貫通導体を形成するとともに、前記貫通孔
の前記段差部の天井面に、上側主面の中央部に半導体素
子の載置部を有する金属基板をその外周部を前記接地導
体層に接合させて取着して成ることを特徴とする。
【0011】本発明の半導体パッケージによれば、上記
構成のように、同一面接地導体層と接地導体層とを電気
的に接続する接地貫通導体の長さが短くなるように、接
地貫通導体の周辺部の絶縁基板の厚さが薄くなる部位
(段差部)を形成したことによりグランド電流経路が短
くなる。その結果、高周波信号の伝送経路とグランド電
流経路とが略等しくなり、半導体素子側で高周波信号の
位相がずれるの改善することができる。従って、高周波
的な不整合による反射損失を有効に防止できる。さらに
は、絶縁基板はその段差部のみが薄くなるため、金属基
板と絶縁基板との接合における絶縁基板のクラック発生
が有効に防止できる。そのため、半導体素子を高い信頼
性でもって半導体パッケージ内部に気密に収容できる。
【0012】
【発明の実施の形態】本発明の半導体パッケージを以下
に詳細に説明する。図1は本発明の半導体パッケージの
実施の形態の一例を示す断面図、図2はこの半導体パッ
ケージの接地機能を有する部位の周辺部の拡大断面図で
ある。これらの図において、1は絶縁基板、2は金属基
板、8は蓋体、9は半導体素子である。これら絶縁基板
1,金属基板2,蓋体8とで、内部に半導体素子9を収
容するための容器が構成される。
【0013】絶縁基板1は、アルミナ(Al23)セラ
ミックスや窒化アルミニウム(AlN)セラミックス等
の誘電体から成り、その略中央部に半導体素子9が内部
に収容される貫通孔1aを有するとともに、絶縁基板1
の下面の貫通孔1a周辺部に下面側開口から内側にかけ
て内寸法が小となる段差部1bを有する。
【0014】この絶縁基板1は、その上面に半導体素子
9がボンディングワイヤ7を介して接続される線路導体
3と、この線路導体3に等間隔で形成され、接地を強化
する機能を有する同一面接地導体層4とが形成されると
ともに、その下面には配線導体5が、また段差部1bに
は接地導体層11が形成されており、絶縁基板1内部に
形成された貫通導体6,接地貫通導体12を介して、線
路導体3と配線導体5とが、また同一面接地導体層4と
接地導体層11とが電気的に接続されている。
【0015】同一面接地導体層4,接地導体層11は、
線路導体3と配線導体5との間のアイソレーションを向
上させる機能を有する。さらに、貫通導体6におけるイ
ンピーダンスの不整合を防ぐことが可能であり、これら
の結果、半導体素子9と外部電気回路との間の電気的接
続におけるインピーダンスのミスマッチングを効果的に
抑えて高周波信号の伝送特性の劣化を有効に防止でき、
低反射損失の半導体パッケージとし得る。
【0016】なお、同一面接地導体層4および接地導体
層11は、線路導体3,配線導体5をそれぞれ取り囲む
ように連続して一体的に形成されており、良好な接地状
態を得ることができる。
【0017】これら線路導体3,同一面接地導体層4,
配線導体5,貫通導体6,接地導体層11,接地貫通導
体12は、タングステン(W)やモリブデン(Mo),
銅(Cu),銀(Ag)等の金属メタライズ等の導電性
材料から形成される。例えば、Wからなる場合、W粉末
に適当な有機バインダ,溶剤を添加混合して得たWペー
ストを、貫通導体6,接地貫通導体12となる貫通孔が
予め形成された絶縁基板1となるセラミックグリーンシ
ートに、従来周知のスクリーン印刷法により所定パター
ンに印刷塗布するとともに貫通孔に充填し、これをセラ
ミックグリーンシートとともに焼成することにより、絶
縁基板1の上面から下面にかけての所定のパターンに被
着形成される。
【0018】なお、これら線路導体3,同一面接地導体
層4,配線導体5,接地導体層11は、その露出する表
面に耐蝕性に優れ、かつロウ材やボンディングワイヤ7
との接合性に優れる金属、具体的には厚さ0.5〜9μ
mのニッケル(Ni)層と、厚さ0.5〜5μmの金
(Au)層を順次メッキ法により被着させておくと、線
路導体3,同一面接地導体層4,配線導体5,接地導体
層11が酸化腐食するのを有効に防止できるとともに、
線路導体3,配線導体5および同一面接地導体層4,接
地導体層11とボンディングワイヤ7や半田等との接続
を強固かつ容易なものとできる。従って、線路導体3,
同一面接地導体層4,配線導体5,接地導体層11の各
導体には、その露出する表面にNi,Au等の耐蝕性に
優れる金属をそれぞれ厚さ0.5〜9μm,0.5〜5
μmにて順次メッキ法により被着させておくことが好ま
しい。
【0019】また、段差部1bの天井面に形成された接
地導体層11には、金属基板2が銀ロウ等のロウ材を介
して接合されており、さらに良好な接地状態としてい
る。
【0020】この金属基板2は、その上側主面の中央部
に半導体素子9を載置する載置部2aを有しており、こ
の載置部2aに載置された半導体素子9が作動時に発す
る熱を効率良く外部に放散する放熱板としての機能も有
する。
【0021】金属基板2は、絶縁基板1にほぼ熱膨張係
数が近似する、鉄(Fe)−ニッケル(Ni)−コバル
ト(Co)合金や銅(Cu)−タングステン(W)合金
等の金属材料からなり、例えばCu−W合金からなる場
合、そのインゴットに圧延加工や打ち抜き加工等の従来
周知の金属加工を施すことにより所定の形状に製作され
る。
【0022】また、この金属基板2は、その露出する表
面に耐蝕性に優れる金属、具体的には厚さ0.5〜9μ
mのNi層と、厚さ0.5〜5μmのAu層を順次メッ
キ法により被着させておくと、金属基板2が酸化腐食す
るのを有効に防止できるとともに、金属基板2の上側主
面の載置部2aに半導体素子9を強固に接着固定でき
る。従って、金属基板2には、その露出する表面にN
i,Au等の耐蝕性に優れる金属をそれぞれ厚さ0.5
〜9μm,0.5〜5μmにて順次メッキ法により被着
させておくことが好ましい。
【0023】この金属基板2が嵌合される段差部1b
は、同一面接地導体層4と接地導体層11との距離、即
ち接地貫通導体12の長さを短くし、グランド電流経路
を短くする機能を有するとともに、金属基板2を接地導
体層11に接合した際の熱応力による絶縁基板1のクラ
ック等の破損を有効に防止する機能を有する。
【0024】具体的には、この接地貫通導体12の長さ
は、絶縁基板1の厚さに比し20〜70%であるのが好
ましい。20%未満の場合、接地貫通導体12の長さが
非常に短くなることから、同一面接地導体層4から金属
基板2にかけてのグランド電流経路は非常に短くなる
が、絶縁基板1の段差部1bに相当する部分の強度が低
下し、絶縁基板1の段差部1b付近にクラック等の破損
が発生しやすくなる。一方、70%を超える場合、絶縁
基板1の段差部1bに相当する部分の強度は充分なた
め、絶縁基板1の段差部1b付近にクラック等の破損が
発生することはないが、同一面接地導体層4から金属基
板2にかけてのグランド電流経路が非常に長くなり高周
波的な不整合による反射損失が発生し易くなる。
【0025】従って、段差部1bの厚さは絶縁基板1の
厚さの30〜80%であれば良いこととなる。即ち、段
差部1bの厚さは、絶縁基板1の強度および金属基板2
との接合性、高周波的な不整合による反射損失に大きく
影響する。
【0026】さらには、この段差部1bは、その幅が金
属基板2の接地導体層11に対する接合性を容易にする
ようなものであることと、接合時の絶縁基板1の破損が
防止されれば良く、具体的には0.15〜1.0mmで
あれば良い。0.15mm未満の場合、接地導体層11
の面積が小さくなるため、金属基板2の接地導体層11
に対する接合が損なわれ、その部位におけるロウ材のク
ラックにより半導体素子9を半導体パッケージ内部を気
密に収容することが困難となる。一方、1.0mmを超
える場合、絶縁基板2の段差部1bによる薄い部位が多
くなるため、接合時における絶縁基板2のクラック発生
を防止することが困難となる。従って、段差部1bの幅
は0.15〜1.0mmであることが好ましい。
【0027】なお、図2,図4を比較して分かるよう
に、図4では金属基板2は半導体素子9を載置するため
の段差が設けられることにより、グランド電流経路が段
差の高さ分だけ長くなり、高周波的な不整合による反射
損失が大きくなる。従って、金属基板2には段差を設け
ないほうが良く、絶縁基板2の段差部1bの厚さが絶縁
基板1の厚さの30〜80%の範囲において、半導体素
子9上面と線路導体3とがほぼ面一となるような、段差
の無い金属基板2とすることが好ましい。
【0028】また、配線導体5の下面には、Fe−Ni
−Co合金等の金属材料からなるリード端子10が銀ロ
ウ等のロウ材を介して接合され、外部電気回路との電気
的な接続を行う機能を有することとなる。
【0029】このような絶縁基板1,金属基板2,リー
ド端子10を具備する半導体パッケージの内部には、半
導体素子9が載置部2aに鉛(Pb)−錫(Sn)半田
等の接着剤を介して接着固定されるとともに、線路導体
3と半導体素子9とがボンディングワイヤ7を介して電
気的に接続される。
【0030】さらに、金属基板2が接合された絶縁基板
1の上面には、線路導体3の外周側に、半導体素子9を
気密に封止して半導体素子9の作動性が損なわれるのを
有効に防止する蓋体8が、メタライズ層(図示せず)を
介してAu−Sn等の低融点ロウ材で接合される。
【0031】この蓋体8は、絶縁基板1にほぼ熱膨張係
数が近似する、Fe−Ni−Co合金やFe−Ni合金
等の金属材料や、Al23セラミックス等のセラミック
スからなる。金属材料からなる場合には、そのインゴッ
トに圧延加工や打ち抜き加工等の従来周知の金属加工法
を施すことによって所定の形状に製作される。一方、セ
ラミックスからなる場合には、その原料粉末に適当な有
機バインダや溶剤等を添加混合しペースト状となすとと
もに、このペーストをドクターブレード法やカレンダー
ロール法によってセラミックグリーンシートとなし、し
かる後セラミックグリーンシートに適当な打ち抜き加工
を施し、これを複数枚積層し約1600℃の高温で焼成
することにより製作される。
【0032】また、蓋体8が金属材料からなる場合に
は、その表面に耐蝕性に優れかつロウ材との接合性に優
れる金属、具体的には厚さ0.5〜9μmのニッケル
(Ni)層と、厚さ0.5〜5μmの金(Au)層を順
次メッキ法により被着させておくと、蓋体8が酸化腐食
するのを有効に防止できるとともに、メタライズ層との
接合を強固かつ容易なものとできる。従って、蓋体8に
は、その表面にNi,Au等の耐蝕性に優れる金属をそ
れぞれ厚さ0.5〜9μm,0.5〜5μmにて順次メ
ッキ法により被着させておくことが好ましい。
【0033】一方、蓋体8がセラミックスからなる場合
には、メタライズ層との接合部に、WやMo,Cu,A
g等の金属メタライズ等の導電性材料が所定パターンに
形成、焼結されるとともに、その表面にNi,Au等の
耐蝕性に優れる金属がそれぞれ厚さ0.5〜9μm,
0.5〜5μmにて順次メッキ法により被着されること
により、蓋体8とメタライズ層との接合を強固なもので
きる。
【0034】本発明の半導体パッケージは、絶縁基板1
の金属基板2が接合される部位に段差部1bが形成され
ており、この段差部1bの天井面に形成された接地導体
層11に金属基板2が接合されるとともに、同一面接地
導体層4と接地導体層11とを電気的に接合する接地貫
通導体12が形成された構造となっている。
【0035】かくして、本発明は、同一面接地導体層4
と接地導体層11とを電気的に接続する接地貫通導体1
2の長さが短くなるように、接地貫通導体12の周辺部
の絶縁基板1の厚さが薄くなる部位(段差部1b)を、
好ましくは厚さが絶縁基板1の厚さの30〜80%、幅
が0.15〜1.0mmとなるように形成したことによ
り、グランド電流経路が短くなるとともに、絶縁基板1
はその段差部1bのみが薄くなるため、金属基板2と絶
縁基板1との接合における絶縁基板1のクラック発生が
有効に防止できる。また、高周波的な不整合による高周
波信号の反射損失を有効に防止できるとともに、半導体
素子9を半導体パッケージ内部に気密に収容できる。
【0036】また、本発明において、高周波信号の周波
数は5〜70GHz程度が好適であり、このような周波
数帯域で本発明の半導体パッケージは上述した有利な効
果を奏するものとなる。
【0037】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障ない。例えば、段差部1bの側
面にも接地導体層11から延出するように金属メタライ
ズ等の導電性材料が形成されていても良く、この場合、
絶縁基板1と金属基板2との接合面積が増えるため、そ
れらの接合がより強固なものとなり、半導体素子9の気
密性が損なわれる危険性をより低くできる。
【0038】
【発明の効果】本発明は、絶縁基板の中央部に、下面側
開口から内側にかけて内寸法が小となる段差部を有する
とともに段差部の天井面に接地導体層を形成した貫通孔
を設け、貫通孔の上面側開口の周囲に、高周波信号を伝
送する線路導体およびその両側の同一面接地導体層なら
びに同一面接地導体層と接地導体層とを接続する接地貫
通導体を形成するとともに、貫通孔の段差部の天井面
に、上側主面の中央部に半導体素子の載置部を有する金
属基板をその外周部を接地導体層に接合させて取着して
成ることにより、同一面接地導体層と接地導体層とを接
続する接地貫通導体の長さが短くなり、グランド電流経
路が短くなる。その結果、高周波信号の伝送経路とグラ
ンド電流経路とが略等しくなり、半導体素子側で高周波
信号の位相がずれるのを改善することができる。従っ
て、高周波的な不整合による反射損失を有効に防止でき
る。さらには、絶縁基板はその段差部のみが薄くなるた
め、金属基板と絶縁基板との接合における絶縁基板のク
ラック発生が有効に防止できる。そのため、半導体素子
を高い信頼性でもって半導体パッケージ内部に気密に収
容できる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの一実施形態を示す
断面図である。
【図2】図1の接地機能を有する部位の周辺部の拡大断
面図である。
【図3】従来の半導体パッケージを示す断面図である。
【図4】図3の接地機能を有する部位の周辺部の拡大断
面図である。
【符号の説明】
1:絶縁基板 1a:貫通孔 1b:段差部 2:金属基板 2a:載置部 3:線路導体 4:同一面接地導体層 9:半導体素子 11:接地導体層 12:接地貫通導体

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板の中央部に、下面側開口から内
    側にかけて内寸法が小となる段差部を有するとともに該
    段差部の天井面に接地導体層を形成した貫通孔を設け、
    前記貫通孔の上面側開口の周囲に、高周波信号を伝送す
    る線路導体およびその両側の同一面接地導体層ならびに
    該同一面接地導体層と前記接地導体層とを電気的に接続
    する接地貫通導体を形成するとともに、前記貫通孔の前
    記段差部の天井面に、上側主面の中央部に半導体素子の
    載置部を有する金属基板をその外周部を前記接地導体層
    に接合させて取着して成ることを特徴とする半導体素子
    収納用パッケージ。
JP2000387859A 2000-12-20 2000-12-20 半導体素子収納用パッケージ Pending JP2002190540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000387859A JP2002190540A (ja) 2000-12-20 2000-12-20 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000387859A JP2002190540A (ja) 2000-12-20 2000-12-20 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2002190540A true JP2002190540A (ja) 2002-07-05

Family

ID=18854702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000387859A Pending JP2002190540A (ja) 2000-12-20 2000-12-20 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2002190540A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103391A (ja) * 2005-01-06 2007-04-19 Mitsubishi Electric Corp 半導体増幅器
US7605465B2 (en) 2004-12-28 2009-10-20 Kabushiki Kaisha Toshiba Semiconductor device for high frequency power amplification
JP2012028826A (ja) * 2005-08-18 2012-02-09 Daikin Ind Ltd モジュール
JP2014175319A (ja) * 2013-03-05 2014-09-22 Nippon Telegr & Teleph Corp <Ntt> 高周波半導体モジュール
EP2986088A1 (en) * 2007-12-14 2016-02-17 Huawei Technologies Co., Ltd. Printed circuit board, manufacturing method thereof and radio-frequency device
JP2017183684A (ja) * 2016-03-29 2017-10-05 京セラ株式会社 半導体素子実装用基板および半導体装置
CN109478537A (zh) * 2016-07-28 2019-03-15 京瓷株式会社 半导体元件安装用基板以及半导体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255944A (ja) * 1987-04-13 1988-10-24 Nec Corp 半導体集積回路装置用パツケ−ジ
JPH03233958A (ja) * 1990-02-08 1991-10-17 Ibiden Co Ltd 電子部品搭載用基板
JPH04142068A (ja) * 1990-10-01 1992-05-15 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JPH05152460A (ja) * 1991-11-26 1993-06-18 Kyocera Corp 半導体素子収納用パツケージ
JPH05226496A (ja) * 1992-02-17 1993-09-03 Shinko Electric Ind Co Ltd 電子部品用パッケージ
JPH05315778A (ja) * 1992-05-13 1993-11-26 Ibiden Co Ltd ヒートシンクを備えた電子部品搭載用基板
JPH11251488A (ja) * 1998-03-05 1999-09-17 Sumitomo Metal Electronics Devices Inc セラミックパッケージ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255944A (ja) * 1987-04-13 1988-10-24 Nec Corp 半導体集積回路装置用パツケ−ジ
JPH03233958A (ja) * 1990-02-08 1991-10-17 Ibiden Co Ltd 電子部品搭載用基板
JPH04142068A (ja) * 1990-10-01 1992-05-15 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JPH05152460A (ja) * 1991-11-26 1993-06-18 Kyocera Corp 半導体素子収納用パツケージ
JPH05226496A (ja) * 1992-02-17 1993-09-03 Shinko Electric Ind Co Ltd 電子部品用パッケージ
JPH05315778A (ja) * 1992-05-13 1993-11-26 Ibiden Co Ltd ヒートシンクを備えた電子部品搭載用基板
JPH11251488A (ja) * 1998-03-05 1999-09-17 Sumitomo Metal Electronics Devices Inc セラミックパッケージ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605465B2 (en) 2004-12-28 2009-10-20 Kabushiki Kaisha Toshiba Semiconductor device for high frequency power amplification
JP2007103391A (ja) * 2005-01-06 2007-04-19 Mitsubishi Electric Corp 半導体増幅器
JP2012028826A (ja) * 2005-08-18 2012-02-09 Daikin Ind Ltd モジュール
EP2986088A1 (en) * 2007-12-14 2016-02-17 Huawei Technologies Co., Ltd. Printed circuit board, manufacturing method thereof and radio-frequency device
EP2224794B1 (en) * 2007-12-14 2016-08-10 Huawei Technologies Co., Ltd. Printed circuit board, manufacturing method and radio-frequency apparatus thereof
JP2014175319A (ja) * 2013-03-05 2014-09-22 Nippon Telegr & Teleph Corp <Ntt> 高周波半導体モジュール
JP2017183684A (ja) * 2016-03-29 2017-10-05 京セラ株式会社 半導体素子実装用基板および半導体装置
CN109478537A (zh) * 2016-07-28 2019-03-15 京瓷株式会社 半导体元件安装用基板以及半导体装置
CN109478537B (zh) * 2016-07-28 2022-08-19 京瓷株式会社 半导体元件安装用基板以及半导体装置

Similar Documents

Publication Publication Date Title
JP2002190540A (ja) 半導体素子収納用パッケージ
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP2003152124A (ja) 高周波用パッケージ
JP2010028800A (ja) 構造体,接続端子,パッケージ、並びに電子装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3935082B2 (ja) 高周波用パッケージ
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP4009169B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3725983B2 (ja) 高周波回路用パッケージ
JP2005243970A (ja) 複合回路基板
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3181036B2 (ja) 高周波用パッケージの実装構造
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP3690656B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004088504A (ja) 高周波素子収納用パッケージ
JP4272570B2 (ja) 高周波用伝送線路
JP2002057239A (ja) 入出力端子および半導体素子収納用パッケージ
JP2004349568A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3598059B2 (ja) 半導体素子収納用パッケージ
JP2003273276A (ja) 入出力端子および半導体素子収納用パッケージ
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP4127390B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2009231796A (ja) パッケージ及び電子装置
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601