JP2002176098A - 多層配線構造を有する半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 多層配線構造、特にボーダーレス構造の多層
配線構造の半導体装置においても、短絡事故、あるいは
耐圧低下を来すことがなく信頼性の高い、この種の半導
体装置を得ることができる多層配線構造を有する半導体
装置の製造方法を提供するものである。 【解決手段】 本発明は多層配線構造を有する半導体装
置の製造方法であって、半導体基板１上の第１の層間絶
縁層１１に、第１の接続孔２１を開口する工程と、この
第１の接続孔２１に第１の導体プラグ３１を形成する工
程と、第１の層間絶縁層１１上に、第１の配線４１を形
成する工程と、この第１の導体プラグに対する第１の配
線４１のずれによって生じた露呈部５を深さｄをもって
エッチングして凹部６を形成する工程と、第１の配線４
１上を覆って第２の層間絶縁層１２を形成する工程と、
この第２の層間絶縁層１２に、フォトリソグラフィ技術
を用いて第２の接続孔２２を開口する工程とを行うこと
によって目的とする多層配線構造を有する半導体装置を
得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置の製造方法に係わる。

【０００２】

【従来の技術】多層配線構造を有する半導体装置におい
て、高密度、微細化に伴い、例えば配線と配線間の層間
絶縁層に形成した接続孔を通じて多層配線間を相互に接
続するに当たり、その配線と接続孔との位置合わせ裕度
を持たない、いわゆるボーダレス構造が主流になってき
ている。

【０００３】このようなボーダーレス構造においては、
層間絶縁層を挟んで形成される下層配線と上層配線を、
層間絶縁層に形成した接続孔を通じて電気的に接続を行
う部分において、フォトリソグラフィの合わせずれによ
ってこの接続孔が、下層配線からずれ落ち、また、上層
配線が、接続孔を完全に被覆できない形状を許容しなけ
ればならず、半導体装置の歩留り低下や、コンタクト抵
抗が高くなるなどの特性劣化、エレクトロマイグレーシ
ョン、ストレスマイグレーション等による信頼性劣化に
対して十分な注意が必要となっている。

【０００４】また、ボーダーレス構造が導入され始めた
のは、タングステンプラグを用いた接続孔のメタライゼ
ションが一般的となった０．３５μｍルール以降が主流
であるが、その後の半導体装置の微細化、高集積度化を
経て０．１８μｍ世代に至るまで、ボーダーレス構造を
前提としたメタライゼーションの基本的プロセスインテ
グレーションは延命化されている傾向にあり、０．１３
μｍ世代への流用も期待されている。しかし、半導体装
置の微細化、高集積度化に伴って、リソグラフィー工程
におけるミスアライメント量の配線ピッチに対する割合
が増加してきており、異電位回路間の接続孔に形成した
導体プラグを介したショートマージンは、確実に減少し
ている。

【０００５】図５は、ボーダーレス構造による多層配線
構造を有する半導体装置の要部の断面図を示す。この例
では、半導体基板１上に、例えば表面絶縁層等による第
１の層間絶縁層１１が形成される。この層間絶縁層１１
には、第１の接続孔２１が、例えば半導体基板１に形成
された半導体領域２上に、フォトリソグラフィによるパ
ターニングによって開口される。

【０００６】この第１の接続孔２１には、半導体領域２
にオーミックコンタクトする例えばＷよりなる第１の導
体プラグ３１が形成される。そして、第１の層間絶縁層
１１上に、第１の配線４１が所要のパターンに形成さ
れ、その所定の配線４１が第１の接続孔２１内の第１の
導体プラグ３１上に形成されて電気的にコンタクトされ
る

【０００７】更に、この第１の配線４１を覆って第２の
層間絶縁層１２が形成される。この第２の層間絶縁層１
２には、所定の第１の配線４１上に第２の接続孔２２が
穿設され、この第２の接続孔２２内に、例えばＷよりな
る第２の導体プラグ３２が形成される。この第２の導体
プラグ３に電気的にコンタクトして、第２の層間絶縁層
１２上に、第２の配線４２が、所要のパターンに形成さ
れる。

【０００８】このようにして配線４１が第１のプラグ３
１を通じて、例えば半導体領域２にコンタクトされ、第
２の配線４２が第２の導体プラグ３２を通じて、第２の
配線４２の所定部に電気的にコンタクトされる。

【０００９】ところが、このボーダーレス構造による多
層配線構造の半導体装置を製造する場合、実際にはその
製造工程中に、マスク合わせずれが発生する。例えば図
６Ａに示すように、第１の層間絶縁層１１に、フォトリ
ソグラフィによるパターンエッチングによって第１の接
続孔２１を穿設し、この接続孔２１内に第１の導体プラ
グ３１を充填し、第１の層間絶縁層１１上に、第１の配
線４１を形成する。この第１の配線４１は、金属層を全
面的に形成し、フォトリソグラフィによるパターンエッ
チングによって所要のパターンに形成するものである
が、この場合、ボーダーレス構造の場合、第１の配線４
１の第１の導体プラグ３１に接続されるべき配線が、図
５に示したように、第１の導体プラグ３１上に一致して
形成されるべきものが、そのフォトリソグラフィにおけ
る露光マスクの位置合わせずれによって、図６Ａに示す
ように、第１の導体プラグ３１と齟齬して形成される場
合がある。

【００１０】一方、この第１の配線４１上には、第２の
層間絶縁層１２が形成され、これに同様にフォトリソグ
ラフィによるパターンエッチングによって、所定の第１
の配線上に第２の接続孔２２の形成がなされるものであ
るが、この場合においても、例えばフォトリソグラフィ
における露光マスクの位置合わせのずれによって、本来
所定の第２の接続孔２２上に一致して穿設されるべき第
２の接続孔２２が、ずれて形成される場合がある。そし
て、このようなずれが、例えば第１の接続孔２１、すな
わち第１の導体プラグ３１上に跨るように、あるいは近
接して形成される場合、図６Ｂに示すように、第２の導
体プラグ３２が第１の導体プラグ３１上に接触、あるい
は近接して形成される。

【００１１】このように、第２の接続孔２２が、第１の
接続孔２１に達する深さに形成される理由は、層間絶縁
層の厚さのばらつきに起因する。すなわち、層間絶縁層
の厚さは、例えば第１の配線４１上での厚さを例えば７
５０ｎｍの厚さを目標として成膜したときに、５５０ｎ
ｍ〜９５０ｎｍの範囲でばらつきが生じる。したがっ
て、第２の接続孔２２の開口に当たっては、この第２の
層間絶縁層１２の厚さのばらつきを考慮してオーバエッ
チングがなされ、このために、例えば図６ＡおよびＢに
示すように、第２の接続孔２２が、第１の層間絶縁層１
１に入り込む深さに形成され、第２の接続孔２２に形成
した第２の導体プラグ３２が、第１の導体プラグ３１と
接触ないしは極く接近するという状態が生じる。

【００１２】そして、このように、第２の導体プラグ３
２と第１の導体プラグ３１の接触によるショートはもと
より、両者が近接した場合においても、例えば５０ｎｍ
程度以下で接近するときは、その後の使用環境によって
は、耐圧の低下、ショートの発生、したがって、信頼性
の低下をきたすという問題がある。

【００１３】また、このような不都合を回避する方法と
して、第２の接続孔２２が、第１の層間絶縁層１１に至
ることがないように、Ｓｉ₃ Ｎ₄ によるストッパ層を設
けることの提案もなされているが、この場合は、このス
トッパ層の誘電率が高いことから、層間絶縁層における
寄生容量が大きくなって、高周波特性が劣化するなどの
不都合が生じる。

【００１４】

【発明が解決しようとする課題】本発明は、多層配線構
造、特にボーダーレス構造の多層配線構造の半導体装置
においても、導体プラグと望まれない他部との短絡事
故、あるいは耐圧低下を来すことがなく信頼性の高い、
この種の半導体装置を得ることができる多層配線構造を
有する半導体装置の製造方法を提供するものである。

【００１５】

【課題を解決するための手段】本発明は多層配線構造を
有する半導体装置の製造方法であって、半導体基板上の
第１の層間絶縁層に、第１の接続孔を開口する工程と、
この第１の接続孔に第１の導体プラグを形成する工程
と、第１の層間絶縁層上に、第１の配線を形成する工程
と、第１の導体プラグに対する、第１の配線のずれによ
って生じた露呈部を深さｄをもってエッチングして凹部
を形成する工程と、第１の配線上を覆って第２の層間絶
縁層を形成する工程と、この第２の層間絶縁層に、フォ
トリソグラフィ技術を用いて第２の接続孔を開口する工
程と、第２の接続孔に第２の導体プラグを形成する工程
とによって目的とする多層配線構造を有する半導体装置
を得る。

【００１６】上述したように本発明方法によるときは、
第１の導体プラグに対する第１の配線の形成位置にずれ
が生じて、導体プラグが、外部に露呈しても、この露呈
部に積極的に凹部を形成し、その後に第２の層間絶縁層
を形成するようにしたことから、この凹部、すなわち露
呈部は第２の層間絶縁層によって覆われることから、第
２の接続孔の形成位置にずれが生じて、第２の導体プラ
グが、第１の導体プラグ上に跨がったり、近接しても、
これら導体プラグ間には、第２の層間絶縁層が介在され
ることになるので、短絡や、例えば動作時、あるいは高
温環境下等においてエレクトロマイグレーションやスト
レスマイグレーションの発生等による耐圧低下や、信頼
性の低下を回避できるものである。

【００１７】また、このように、本発明においては、第
１の導体プラグの、露呈部に凹部を形成するものである
が、この凹部は、第１の配線からずれて生じた露呈部に
おいてのみ形成するものであることから、第１の配線を
形成するに際してのこの第１の配線を構成する金属層の
パターン化に際して用いたマスク、あるいは第１の配線
自体をエッチングマスクとして、凹部をエッチングによ
って形成するものことができる。したがって、この凹部
の形成において特段のマスクを形成するような煩雑な工
程を回避でき、さほど工程数の増加を来すことがない。

【００１８】尚、上述したように、第１の導体プラグの
露呈部のエッチングを行って凹部を形成するものである
が、この場合、その深さを余り深くすると、第１の導体
プラグの電気的抵抗が増大し、また余り薄いと、絶縁性
を充分得ることができないことが分かり、その深さｄは
５０ｎｍ〜５００ｎｍに選定することが望ましいことが
確認された。

【００１９】

【発明の実施の形態】本発明による多層配線構造を有す
る半導体装置の製造方法の一実施形態の一例を各工程の
概略断面図を示す図１〜図４参照して説明する。この実
施形態においては、図４で示すように、例えばシリコン
半導体より成る半導体基板１に、これに形成する半導体
素子間を電気的に分離する例えば LOCOS（Local Oxidat
ion ofSilicon）あるいはＳＴＩ（Shallow Trench Isol
ation) による分離絶縁層（図示せず）が形成され、こ
の分離領域に半導体素子（図示せず）が形成される。

【００２０】そして、この例では、この半導体素子を構
成する例えば絶縁ゲート型電界効果トランジスタにおけ
るソースないしはドレイン領域を構成する半導体領域２
に対して、半導体基板１上の第１の層間絶縁層１１上の
第１の配線４１の所定の配線の接続がなされ、この第１
の配線４１上に第２の層間絶縁層１２を介して形成され
た第２の配線４２が、第２の層間絶縁層１２に形成され
た第２の接続孔２２を通じて第１の配線４１の、上述し
た半導体領域２と接続される配線部とは、異なる配線部
に接続される構成とした多層配線構造を有する半導体装
置を得る場合である。しかしながら、本発明は、いうま
でもなく、この形態およびこの例に限定されるものでは
ない。

【００２１】この例においては、図１Ａに示すように、
半導体基板１上に、第１の層間絶縁層１１を形成する。
この層間絶縁層１１の形成は、例えばボロン（Ｂ）を２
重量％、Ｐ（りん）を５重量％含有するボロンりんシリ
ケートガラスを常圧ＣＶＤ(Chemical Vapor Depositio
n) 法によって形成し、リフロー処理によって平坦化す
ることによって形成することができる。

【００２２】この常圧ＣＶＤは、ＴＥＯＳ（テトラ・エ
チル・オルソ・シリケート）と、ＴＭＰＯ（トリ・メチ
ル・フォスフェート）と、ＴＥＢ（トリ・エチル・ボレ
ート）とを、それぞれ６０ｓｃｃｍ、１５ｓｃｃｍ、１
５ｓｃｃｍ供給し、膜厚１０００ｎｍに形成する。その
後、例えば縦型拡散炉によって、窒素Ｎ₂ １００％雰囲
気中で、７５０℃、１０分間の加熱によるリフロー処理
を行って平坦化する。

【００２３】この層間絶縁層１１に、第１の接続孔２１
を、フォトリソグラフィによるパターンエッチングによ
って穿設する。すなわち、この第１の接続孔２１の形成
は、フォトレジスト（図示せず）を全面的に塗布し、パ
ターン露光および現像処理を行って目的とする第１の接
続孔２１の形成部に開口を形成し、このフォトレジスト
をエッチングマスクとして、例えばＲＩＥ（反応性イオ
ンエッチング）を行うことによって形成する。

【００２４】このＲＩＥは、 基板温度：−３０℃ 圧力 ：５．３Ｐａ パワー ：１２００Ｗ 供給ガスと供給流量：ＣＯを１００ｓｃｃｍ、Ｃ₄ Ｆ₈
を７ｓｃｃｍ、Ａｒを２００ｓｃｃｍ とし、ジャストエッチングに加えて３０％のオーバエッ
チングとした。

【００２５】次に、図１Ｂに示すように、半導体領域２
にオーミックコンタクトするように、第１の接続孔２１
内に第１の導体プラグ３１を形成する。この第１の導体
プラグ３１の形成は、まず下地層（密着層）として厚さ
３０ｎｍのＴｉ層と厚さ５０ｎｍのＴｉＮ層とを順次指
向性スパッタ法によって全面的に形成し、その後、Ｎ₂
の１００％雰囲気中で、ランプアニールによって６５０
℃、３０秒のアニールする。その後、いわゆるブランケ
ットタングステン（Ｗ）膜を厚さ３００ｎｍにＣＶＤ法
によって形成する。このＣＶＤ法は、 基板温度：４００℃ 圧力 ：１０．７ｋＰａ 供給ガスと供給流量：ＷＦ₆ を４０ｓｃｃｍ、Ｈ₂ を４
００ｓｃｃｍ、Ａｒを２２５０ｓｃｃｍ とした。

【００２６】このようにして形成した金属膜層を、その
表面からＣＭＰ（化学的機械的研磨）によって研磨して
第１の層間絶縁層１１の第１の接続孔２１内の導電層を
残してこれによって第１の導体プラグ３１を形成する。

【００２７】図１Ｃに示すように、第１の層間絶縁層１
１上に第１の配線４１を、金属層の全面スパッタリン
グ、およびフォトリソグラフィによるパターンエッチン
グによって形成する。この金属層は、例えば厚さ１０ｎ
ｍのＴｉ層、厚さ４００ｎｍの０．５％Ｃｕ含有のＡｌ
層、厚さ５ｎｍのＴｉ層、厚さ７０ｎｍのＴｉＮ層が順
次スパッタリングによって積層された構成とすることが
できる。この積層金属層を、フォトリソグラフィによる
パターンエッチングする。このエッチングは、ＲＩＥに
よって行うことができる。このＲＩＥは、 圧力 ：１．５８Ｐａ パワー ：１２００Ｗ 供給ガスと供給流量：Ｃｌ₂ と、ＢＣｌ₃ と、ＣＨＦ₃
を、それぞれ７０ｓｃｃｍ、６０ｓｃｃｍ、３ｓｃｃｍ とし、ジャストエッチングに加えて２０％のオーバエッ
チングとした。

【００２８】図１Ｃは、この第１の配線４１の第１の接
続孔２１に対する合わせずれによって、ボーダーレス構
造で、第１のプラグ導体３１に、露呈部５が生じた状態
を示している。

【００２９】次に、本発明においては、図２Ａに示すよ
うに、第１の配線４１のパターニングにおけるフォトリ
ソグラフィで用いたフォトレジストが残された状態で、
これをマスクとして第１のプラグ導体３１の露呈部５を
ＲＩＥエッチングする。このＲＩＥは、 圧力 ：４５．５Ｐａ パワー ：２７５Ｗ 供給ガスと供給流量：ＳＦ₆ と、Ａｒと、Ｈｅとを、そ
れぞれ１１０ｓｃｃｍ、９０ｓｃｃｍ、５ｓｃｃｍ とし、ダングステンを２００ｎｍエッチングした。この
第１の導体プラグ３１のエッチング量、すなわち凹部の
深さｄは、前述した理由から５０ｎｍから５００ｎｍに
選定する。

【００３０】図２Ｂに示すように、第１の配線４１を覆
って第２の層間絶縁層１２を形成する。この層間絶縁層
１２の形成は、例えば高密度プラズマＣＶＤ法（以下Ｈ
ＤＰＣＶＤという）によりＳｉＯ₂ を厚さ１４００ｎｍ
に堆積し、これをＣＭＰ法によって５００ｎｍの研磨を
行って表面平坦化した。この層間絶縁層１２のＨＤＰ
は、 基板温度：３８０℃ 圧力 ：０．３９Ｐａ パワー ：３２５０Ｗ 供給ガスと供給流量：ＳｉＨ₄ と、Ｏ₂ と、Ａｒとを、
６０ｓｃｃｍ、１１０ｓｃｃｍ、２００ｓｃｃｍ とした。

【００３１】このようにすると、第２の層間絶縁層１２
は、凹部６内にも、この凹部６内を埋込むように形成さ
れる。このようにして形成される第２の層間絶縁層１２
は、第１の配線４１上において、５５０ｎｍ〜９５０ｎ
ｍの厚さ範囲で表面平坦に形成される。このように厚さ
が５５０ｎｍ〜９５０ｎｍの範囲にばらつくのは、この
第２の層間絶縁層１２の形成のＣＶＤに際しての目標値
からのばらつき、ＣＭＰに際してのばらつき、更にパタ
ーン形状に依存するいわゆるグローバル段差に起因す
る。

【００３２】そして、第２の層間絶縁層１２に、図３Ａ
に示す第２の接続孔２２を、フォトリソグラフィを用い
たパターニングによって形成する。このために、まず、
図２Ｃに示すように、第２の層間絶縁層１２上に、フォ
トレジスト３の塗布、パターン露光、現像処理を行って
開口３Ｗを開口し、この開口３Ｗを通じて図３Ａに示す
ように、第２の層間絶縁層１２をドライエッチングし
て、第２の接続孔２２を開口する。

【００３３】この場合、フォトレジスト３に対するパタ
ーン露光のマスク合わせは、第１の接続孔２１のパター
ンに対して位置合わせ、すなわちアライメントさせるこ
とが望ましい。この場合のアライメントは、第１の配線
４１の形成時に、第１の接続孔２１に対して用いたアラ
イメントマークを用いることができる。すなわち、この
場合のフォトレジスト３の開口３Ｗの形成の位置合わせ
は、第１の接続孔２１に対してなされたと同等となる。

【００３４】このようにして、第２の層間絶縁層１２に
第２の接続孔２２を穿設する。その後、図４に示すよう
に、フォトレジスト３の除去および第２の層間絶縁層１
２上の第２の配線４２を形成し、この第２の配線４２が
第２の導体プラグ３２を介して所定の第１の配線４１に
接続されるようになされる。

【００３５】上述した第２の層間絶縁層１２に対する第
２の接続孔２２の形成は、ＲＩＥによって形成すること
ができる。このＲＩＥは、 基板温度：−３０℃ 圧力 ：５．３Ｐａ パワー ：１２００Ｗ 供給ガスと供給流量：ＣＯを１００ｓｃｃｍ、Ｃ₄ Ｆ₈
を７ｓｃｃｍ、Ａｒを２００ｓｃｃｍ とし、ジャストエッチングに加えて３０％のオーバエッ
チングとした。

【００３６】また、第２の導体プラグ３２の形成は、ま
ず下地層として逆スパッタエッチングをＳｉＯ₂ に換算
して２０ｎｍ相当と、指向性スパッタ法によって厚さ３
０ｎｍのＴｉＮ層とを全面的に形成し、その後、ブラン
ケットタングステン（Ｗ）膜を厚さ３００ｎｍにＣＶＤ
法によって形成する。このＣＶＤ法は、 基板温度：４００℃ 圧力 ：１０．７ｋＰａ 供給ガスと供給流量：ＷＦ₆ を４０ｓｃｃｍ、Ｈ₂ を４
００ｓｃｃｍ、Ａｒを２２５０ｓｃｃｍ とした。このようにして形成した金属膜層を、その表面
からＣＭＰによって研磨して第１の層間絶縁層１１の第
１の接続孔２１内の導電層を残してこれによって第１の
導体プラグ３１を形成する。

【００３７】第２の配線４２の形成は、第２の層間絶縁
層１２上に金属層の全面スパッタリング、およびフォト
リソグラフィによるパターンエッチングによって形成す
る。この金属層は、例えば厚さ１０ｎｍのＴｉ層、厚さ
４００ｎｍの０．５％Ｃｕ含有のＡｌ層、厚さ５ｎｍの
Ｔｉ層、厚さ７０ｎｍのＴｉＮ層が順次スパッタリング
によって積層された構成とすることができる。この積層
金属層を、フォトリソグラフィによるパターンエッチン
グを行う。このエッチングは、ＲＩＥによって行うこと
ができる。このＲＩＥは、 圧力 ：１．５６Ｐａ パワー ：１２００Ｗ 供給ガスと供給流量：Ｃｌ₂ と、ＢＣｌ₃ と、ＣＨＦ₃
を、それぞれ７０ｓｃｃｍ、６０ｓｃｃｍ、３ｓｃｃｍ とし、ジャストエッチングに加えて３０％のオーバエッ
チングとした。

【００３８】このようにして、図４に示すように、ボー
ダーレス構造の多層配線構造を有する半導体装置を構成
することができる。この半導体装置は、半導体基板１に
多数同時に形成することができるものであり、これら半
導体装置に関して、半導体基板１を分断、いわゆるサイ
ジングして多数の独立した半導体装置、例えば半導体集
積回路装置を得ることができる。

【００３９】上述したように、本発明においては、第１
の接続孔２１内の第１の導体プラグが、この上に形成さ
れるべき第１の配線４１がずれて形成されたことによっ
て露呈した露呈部５を、エッチングして凹部６を形成
し、この凹部６に第２の絶縁層１２を充填するようにし
たことから、たとえ、この上、もしくはその近傍に、第
２の接続孔２２が形成されても、この絶縁層１２によっ
て、第１および第２の導体プラグ３１および３２の短絡
もしくは耐圧の低下が回避される。

【００４０】また、本発明においては、上述したよう
に、第１の導体プラグ３１の、第１の配線からずれて生
じた露呈部においてのみ凹部６を形成するものであるこ
とから、第１の配線を形成するに際してのこの第１の配
線４１を構成する金属層のパターン化に際して用いたマ
スクを、そのまま用いて凹部６を形成することができ
る。そして、この場合、第１の配線４１の構成材料を第
１の導体プラグ３１の構成材料と異なる材料によって構
成したことにより、凹部のエッチングに際して第１の配
線４１に細りが生じたりすることが回避され、また、両
者のエッチング特性相違によって、第１の配線４１自体
を凹部６の形成のエッチングマスクとして形成すること
もできるものである。したがって、この凹部６の形成に
おいて特段のマスクを形成するような煩雑な工程を回避
でき、さほど工程数の増加を来すことがない。

【００４１】尚、上述した例では、第１および第２の導
体プラグ３１および３２が、指向性スパッタ成膜によ
る、チタン、チタンナイトライド系密着層と、ブランケ
ットダングステンＣＶＤ法や、タングステンエッチバッ
クによるプラグ形成方法をてきようすることもできる。
また、プラグ材料も、タングステン、タングステン系密
着層と、銅、銅系合金との組み合わせ、アルミニウム、
アルミニウム系合金によって構成することもでる。同様
に、他の構成についても種々の材料選定、構造等を採る
ことができる。例えば第１の配線４１は、チタン、チタ
ンナイトライド系上下バリアメタルと、Ａｌと０．５％
Ｃｕ合金の組み合わせに限られるものではなく、導体プ
ラグと異なる材料のタングステン、タングステン系合
金、タンタルや、タンタルナイトライド系密着層と、
銅、銅系合金との組合せによることもでき、ダマシン法
で形成した溝配線においても適用可能である。

【００４２】また、上述した実施の形態では、半導体領
域２に対する配線導出構成とした場合であるが、半導体
領域２上に形成した電極からの配線導出構成、あるいは
他の配線、もしくは電極例えばゲート電極に対する配線
導出構成等を行う形態、更に３層以上の多層配線構造に
適用することもできるなど、使用態様に応じて種々の構
成を採ることができる。

【００４３】

【発明の効果】上述したように本発明方法においては、
第１の接続孔２１内の第１の導体プラグが、この上に形
成されるべき第１の配線４１がずれて形成されたことに
よって露呈した露呈部５を、エッチングして凹部６を形
成し、この凹部６に第２の絶縁層１２を充填するように
したことから、たとえ、この上、もしくはその近傍に、
第２の接続孔２２が形成されても、この絶縁層１２によ
って、第１および第２の導体プラグ３１および３２の短
絡もしくは耐圧の低下が回避される。したがって、本発
明方法によって製造した多層配線構造を有する半導体装
置を、高い信頼性と、歩留りの向上を図って製造するこ
とができる。

【００４４】そして、本発明方法では、凹部６の形成
は、第１の配線４１が形成されない部分においてのみ形
成することができることから、上述したように、この凹
部６を形成するための特段のマスク形成を必要とせず、
工程数の増加や、そのマスク合わせずれの発生が回避さ
れ、確実に凹部６の形成を行うことができるものであ
る。

【図面の簡単な説明】

【図１】Ａ〜Ｃは、本発明製造方法の一例の各工程の概
略断面図である。

【図２】Ａ〜Ｃは、本発明製造方法の一例の各工程の概
略断面図である。

【図３】ＡおよびＢは、本発明製造方法の一例の各工程
の概略断面図である。

【図４】本発明製造方法によって得た半導体装置の概略
断面図である。

【図５】本発明の説明に供する多層配線構造を有する半
導体装置の概略断面図である。

【図６】ＡおよびＢは、本発明の説明に供する多層配線
構造を有する半導体装置の製造方法の一部の工程の概略
工程図である。

【符号の説明】

１・・・半導体基板、２・・・半導体領域、３・・・フ
ォトレジスト、３Ｗ・・・開口、５・・・露呈部、６・
・・凹部、１１・・・第１の層間絶縁層、１２・・・第
２の層間絶縁層、２１・・・第１の接続孔、２２・・・
第２の接続孔、３１・・・第１の導体プラグ、３２・・
・第２の導体プラグ、４１・・・第１の配線、４２・・
・第２の配線、

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 CA02 CA03 DA00 DA04 DA11 DA16 DA18 DA22 DA23 DB05 DB12 DB28 EA33 EB01 EB02 5F033 HH09 HH11 HH12 HH18 HH19 HH21 HH32 HH33 JJ08 JJ09 JJ11 JJ12 JJ18 JJ19 JJ33 KK01 KK09 KK11 KK12 KK18 KK19 KK21 KK32 KK33 MM01 MM05 MM08 MM13 NN06 NN07 NN12 NN40 PP06 PP15 PP21 QQ08 QQ09 QQ11 QQ13 QQ14 QQ31 QQ37 QQ48 QQ73 QQ74 QQ75 QQ82 RR04 RR15 SS04 SS12 SS15 XX15 XX31

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体基板上の第１の層間絶縁層に、第
   １の接続孔を開口する工程と、 該第１の接続孔に第１の導体プラグを形成する工程と、 上記第１の層間絶縁層上に、第１の配線を形成する工程
   と、 該第１の配線をマスクとして上記第１の導体プラグの露
   呈部を深さｄをもってエッチングする工程と、 上記第１の配線上を覆って第２の層間絶縁層を形成する
   工程と、 該第２の層間絶縁層に、フォトリソグラフィ技術を用い
   て第２の接続孔を開口する工程と、 この第２の接続孔内に第２の導体プラグを形成する工程
   とを有することを特徴とする多層配線構造を有する半導
   体装置の製造方法。
2. 【請求項２】 上記深さｄを５０ｎｍ〜５００ｎｍに選
   定することを特徴とする請求項１に記載の多層配線構造
   を有する半導体装置の製造方法。
3. 【請求項３】 上記第１の接続孔に形成する上記第１の
   導体プラグ材料が、上記第１の配線の導体材料と異なる
   金属材料より成ることを特徴とする請求項１に記載の多
   層配線構造を有する半導体装置の製造方法。
4. 【請求項４】 上記第１の接続孔に形成する導体プラグ
   材料が、タングステンあるいはタングステン系合金を含
   有することを特徴とする請求項１に記載の多層配線構造
   を有する半導体装置の製造方法。
5. 【請求項５】 上記第１の配線を形成する導体材料が、
   アルミニウムあるいはアルミニウム系合金を含有するこ
   とを特徴とする請求項１に記載の多層配線構造を有する
   半導体装置の製造方法。