JP2002164710A - Stacked duplexer - Google Patents
Stacked duplexerInfo
- Publication number
- JP2002164710A JP2002164710A JP2000360137A JP2000360137A JP2002164710A JP 2002164710 A JP2002164710 A JP 2002164710A JP 2000360137 A JP2000360137 A JP 2000360137A JP 2000360137 A JP2000360137 A JP 2000360137A JP 2002164710 A JP2002164710 A JP 2002164710A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- strip line
- matching circuit
- laminate
- ground electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】 2つ以上のフィルタを有するデュプレクサに
おいて、伝送線路とそのフィルタとが互いに干渉しあう
ことなく、小型化を達成できるとともに、挿入損失を抑
えることが可能な積層型デュプレクサを提供することを
目的とする。
【解決手段】 積層体1の主面にアース電極2が形成さ
れ、一端側が前記アース電極2に接続する複数の第1ス
トリップライン3が併設された第1フィルタ50と、そ
の一端がアース電極2に接続する複数の第2ストリップ
ライン3が併設された第2フィルタ60とから成り、第
1ストリップラインの他端から、その第1ストリップラ
イン3の端部と対面する積層体1の端面までの領域に、
第1フィルタ50と第2フィルタ60との整合をとる整
合回路7を配設した構成である。
(57) [Problem] To provide a duplexer having two or more filters, in which a transmission line and a filter thereof can be reduced in size without interfering with each other and insertion loss can be suppressed. The purpose is to provide a duplexer. SOLUTION: A ground electrode 2 is formed on a main surface of a laminated body 1, one end of which is provided with a plurality of first strip lines 3 connected to the ground electrode 2; And a second filter 60 provided with a plurality of second strip lines 3 connected to the second strip line 3, from the other end of the first strip line to the end face of the laminate 1 facing the end of the first strip line 3. In the area,
This is a configuration in which a matching circuit 7 for matching the first filter 50 and the second filter 60 is provided.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、マイクロ波通信機
器に使用されるデュプレクサの整合回路に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a duplexer matching circuit used for microwave communication equipment.
【0002】[0002]
【従来の技術】近年、移動体通信の発達により、電話機
及びそれに用いられる電子部品の小型化が要求されてい
る。デュプレクサにおいては同軸型で構成するのが一般
的である。2. Description of the Related Art In recent years, with the development of mobile communication, miniaturization of telephones and electronic components used therein has been required. In general, a duplexer is formed as a coaxial type.
【0003】このようなデュプレクサの主な構成として
は送信及び受信用の2つのフィルタと伝送線路の位相特
性を利用して両者のインピーダンスを最適化する整合回
路とで構成され、例えば、特開平6−350306に開
示されている。The main configuration of such a duplexer is composed of two filters for transmission and reception and a matching circuit for optimizing the impedance of both by utilizing the phase characteristics of the transmission line. -350306.
【0004】このような整合回路に使用される伝送線路
は特性インピーダンスを50Ωに近くするために線路長
を調整することにより送信側及び受信側のインピーダン
スを整合させるものである。具体的には送信及び受信用
フィルタの位相特性が図3のスミスチャートに示す状態
の場合、受信フィルタの除去域のインピーダンスをスミ
スチャート上で約180°回転させるようにして整合を
得る。これは、送信及び受信用フィルタのインピーダン
ス特性を相反する特性とすることでお互いの干渉を防止
することを目的とする。The transmission line used in such a matching circuit adjusts the transmission line length and the reception side impedance by adjusting the line length so as to make the characteristic impedance close to 50Ω. Specifically, when the phase characteristics of the transmitting and receiving filters are in the state shown in the Smith chart of FIG. 3, matching is obtained by rotating the impedance of the removal area of the receiving filter by about 180 ° on the Smith chart. This aims to prevent mutual interference by making the impedance characteristics of the transmitting and receiving filters contradictory.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記方
法によると、整合回路としての伝送線路にある程度の長
さを必要とするため伝送線路を蛇行させる必要がある。
また、伝送線路とフィルタとが互いに結合・干渉しあう
ことがないようにフィルタ部材とは別に整合回路として
のブロックを改めて設ける必要が生じ、小型化を妨げる
こととなる。However, according to the above method, the transmission line as a matching circuit requires a certain length, so that the transmission line needs to be meandered.
In addition, it is necessary to newly provide a block as a matching circuit separately from the filter member so that the transmission line and the filter do not couple and interfere with each other, which hinders miniaturization.
【0006】また、このような形状からの問題のみなら
ず、伝送線路自体の損失により、フィルタ特性の挿入損
失を増加させる傾向にある。[0006] Not only the problem due to such a shape, but also the insertion loss of the filter characteristics tends to increase due to the loss of the transmission line itself.
【0007】本発明は上述の課題に鑑みて案出されたも
のであり、2つ以上のフィルタを有するデュプレクサに
おいて、伝送線路とそのフィルタとが互いに干渉しあう
ことなく、小型化を達成できるとともに、挿入損失を抑
えることが可能な積層型デュプレクサを提供することを
目的とする。The present invention has been devised in view of the above-mentioned problems, and in a duplexer having two or more filters, the transmission line and the filters can be miniaturized without interfering with each other. It is another object of the present invention to provide a laminated duplexer capable of suppressing insertion loss.
【0008】[0008]
【課題を解決するための手段】上記問題を解決するため
本発明の積層型デュプレクサは、複数の誘電体層を積層
した矩形状積層体の主面又は誘電体層間にアース電極を
形成するとともに、前記積層体の同一層間で前記アース
電極に対向し、かつその一端側が前記アース電極に接続
する複数の第1ストリップラインが併設された第1フィル
タと、前記第1ストリップラインが形成された積層体の
同一層間にその一端が前記アース電極に接続する複数の
第2ストリップラインが併設された第2フィルタとから
成り、前記第2フィルタの通過帯域よりも第1フィルタ
の通過帯域が高い周波数帯に設定されている積層型デュ
プレクサにおいて、前記第1ストリップラインの他端か
ら、その他端側と対向する前記積層体の側面までの前記
積層体の領域に、前記第1フィルタと第2フィルタとの
整合をとる整合回路を配設した構成とする。In order to solve the above-mentioned problems, a laminated type duplexer according to the present invention forms a ground electrode between a main surface or a dielectric layer of a rectangular laminated body in which a plurality of dielectric layers are laminated. A first filter in which a plurality of first strip lines are provided side by side with the ground electrode between the same layers of the laminate and one end of which is connected to the ground electrode; and a laminate in which the first strip lines are formed. And a second filter having a plurality of second strip lines, one end of which is connected to the ground electrode, between the same layers of the second filter, wherein the pass band of the first filter is higher than the pass band of the second filter. In the laminated duplexer that has been set, a region of the laminate from the other end of the first strip line to a side surface of the laminate facing the other end side has a front end. A structure which is disposed a matching circuit for matching the first filter and the second filter.
【0009】本発明の構成によれば、積層型デュプレク
サの第2フィルタの通過帯域よりも第1フィルタの通過
帯域が高い周波数帯に設定されているために、第1スト
リップラインの長さが第2ストリップラインの長さより
も短くなり、矩形状の積層体に第1、第2フィルタを並
べて整列した場合、第1ストリップラインの他端領域か
ら、その第1ストリップラインの端面と対面する積層体
の端面までの領域が空き領域となり、この空き領域に整
合回路を形成できるので、小型化が可能であるととも
に、ストリップラインを蛇行させ積層することでストリ
ップライン自身でLC整合が形成できるために、伝送線
路で生じる結合による特性変化が極めて少ない信頼性の
高いフィルタが実現できる。According to the structure of the present invention, the pass band of the first filter is set to a frequency band higher than the pass band of the second filter of the multilayer duplexer, so that the length of the first strip line is equal to the length of the first filter. 2 When the first and second filters are arranged side by side in a rectangular laminate and shorter than the length of the two strip lines, the laminate facing the end face of the first strip line from the other end region of the first strip line Since the area up to the end face becomes an empty area and a matching circuit can be formed in this empty area, it is possible to reduce the size and to form the LC matching by the strip line itself by meandering and stacking the strip lines. A highly reliable filter with very little change in characteristics due to coupling occurring in the transmission line can be realized.
【0010】また、本構成において整合回路はコンデン
サを直列、インダクタを並列とする構成とすることによ
り、より小型、高性能で信頼性の高い整合回路が実現で
きる。具体的には、積層体に形成する整合回路にインダ
クタの一方がアース電極の一方に接続され、他方が2つ
のコンデンサが直列に接続された中央に接続して回路が
構成されるT型、あるいは、同様に、インダクタの入出
力側の双方に、一方がアース電極に接続されたコンデン
サを並列に接続させるて回路が構成されたπ型の回路を
形成することにより、第1フィルタの位相特性を変化さ
せて第1、第2フィルタ位相特性を整合させることがで
きる。Further, in the present configuration, the matching circuit has a configuration in which a capacitor is connected in series and an inductor is connected in parallel, so that a smaller, higher-performance, and higher-reliability matching circuit can be realized. Specifically, in a matching circuit formed in the laminate, one of the inductors is connected to one of the ground electrodes, and the other is connected to the center where two capacitors are connected in series to form a T-type circuit, or Similarly, by forming a π-type circuit in which a capacitor is connected in parallel to both the input and output sides of the inductor, one of which is connected to the ground electrode, the phase characteristic of the first filter is changed. The first and second filter phase characteristics can be matched by changing.
【0011】また、誘電体層の材料として高誘電率のも
のを用いると、整合回路のコンデンサ、インダクタの面
積は小さくなり全体として小型化が可能となる。Further, when a material having a high dielectric constant is used as the material of the dielectric layer, the area of the capacitor and inductor of the matching circuit is reduced, and the overall size can be reduced.
【0012】さらに、整合回路としては、第1フィルタ
に対して直列に接続されたコンデンサ、第1フィルタに
対して並列に接続されたインダクタとするのが簡単、か
つ微調整が可能となるため好ましい。Further, as the matching circuit, it is preferable to use a capacitor connected in series to the first filter and an inductor connected in parallel to the first filter, since it is simple and allows fine adjustment. .
【0013】[0013]
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図1(a)は、本発明の実施の形態で
ある整合回路を有した積層型デュプレクサAの斜視図で
ある。また、図1(b)はその整合回路の拡大図を示
す。図1(a)において、積層型デュプレクサAのう
ち、1は誘電体(積層体)、2はアース電極、3はスト
リップライン、4は内部配線端子、5は送信フィルタ、
6は受信フィルタ、7は整合回路である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1A is a perspective view of a multilayer duplexer A having a matching circuit according to an embodiment of the present invention. FIG. 1B is an enlarged view of the matching circuit. In FIG. 1A, in the multilayer duplexer A, 1 is a dielectric (laminate), 2 is a ground electrode, 3 is a strip line, 4 is an internal wiring terminal, 5 is a transmission filter,
6 is a reception filter, and 7 is a matching circuit.
【0014】積層体1は複数の矩形状誘電体層1aが積
層してなり、その材質としては誘電体セラミック材料と
低温焼成化を可能とする酸化物や低融点ガラス材料とか
ら構成されている。即ち、誘電体セラミック材料とは、
例えば、BaO−TiO2系、Ca−TiO2系、MgO
−TiO2系等があり、低温焼成化するための酸化物と
しては、BiVO4、CuO、Li2O、B2O3等があ
る。本発明では整合回路のコンデンサ、インダクタの面
積を小さくするために高誘電率のものを用いられ、例え
ば、比誘電率が15〜25の材料が用いられる。なお、
誘電体層1aは、1層あたり50〜300μm程度の厚
みを有している。The laminate 1 is formed by laminating a plurality of rectangular dielectric layers 1a, and is composed of a dielectric ceramic material and an oxide or a low-melting glass material which can be fired at a low temperature. . That is, the dielectric ceramic material is
For example, BaO-TiO 2 system, Ca-TiO 2 system, MgO
-TiO 2 and the like, and oxides for low-temperature firing include BiVO 4 , CuO, Li 2 O, B 2 O 3 and the like. In the present invention, a material having a high dielectric constant is used in order to reduce the area of the capacitor and inductor of the matching circuit. For example, a material having a relative dielectric constant of 15 to 25 is used. In addition,
The dielectric layer 1a has a thickness of about 50 to 300 μm per layer.
【0015】アース電極2は矩形状の積層体1表面及び
裏面に形成されたアース電極2a、4側面に形成された
アース電極2bとからなる。アース電極2の材質として
は、Ag、Cuなどを主成分(Ag単体またはAg−P
d、Ag−PtなどのAg合金、Cu単体またはCu合
金)とする導体材料で形成されている。受信フィルタ6
は同一の誘電体層1aに形成されたストリップライン3
(30〜32)を具備しており、ストリップライン30
〜32は夫々がアース電極2bと接続して1/4波長の
ストリップラインを形成している。同様に送信フィルタ
5もストリップライン33〜35は夫々がアース電極2
bと接続して1/4波長のストリップラインを形成して
いる。ストリップライン3の構成としては、例えば、一
端がアース電極2bに短絡した主ストリップライン部3
0aと、ビアホール導体30bと、折り返し電極30c
とからなる。ビアホール導体30bは主ストリップライ
ン30aの他端と接続し、この主ストリップライン30
aを形成した誘電体層1aとは異なる上部の誘電体層1
aまで貫通し、かつ、その貫通孔に導体を充填してい
る。折り返し電極30cはビアホール導体30bの端部
(主ストリップライン30aと接続しない側)で主スト
リップライン30側に折り返してなる。同様にしてスト
リップライン31〜35も構成されているが説明は省略
する。The ground electrode 2 comprises a ground electrode 2a formed on the front and back surfaces of the rectangular laminate 1, and a ground electrode 2b formed on the side surface. The material of the ground electrode 2 is mainly composed of Ag, Cu, etc. (Ag alone or Ag-P
d, an Ag alloy such as Ag-Pt, Cu alone or a Cu alloy). Receive filter 6
Denotes a strip line 3 formed on the same dielectric layer 1a.
(30-32) and the strip line 30
32 are connected to the ground electrode 2b to form a 1/4 wavelength strip line. Similarly, in the transmission filter 5, the strip lines 33 to 35 each have the ground electrode 2.
b to form a 1/4 wavelength strip line. The configuration of the strip line 3 includes, for example, a main strip line portion 3 having one end short-circuited to the ground electrode 2b.
0a, via-hole conductor 30b, and folded electrode 30c
Consists of The via-hole conductor 30b is connected to the other end of the main strip line 30a.
a of the upper dielectric layer 1 different from the dielectric layer 1a on which the
a, and the through hole is filled with a conductor. The folded electrode 30c is folded at the end of the via-hole conductor 30b (the side not connected to the main strip line 30a) to the main strip line 30 side. Similarly, strip lines 31 to 35 are also configured, but description thereof is omitted.
【0016】内部配線端子4はいちばん左端のストリッ
プライン30(主ストリップライン部30a)に対面し
た受信端子40と、いちばん右端のストリップライン3
5(主ストリップライン部35a)に対面した送信側端
子41とアンテナ端子42とからなる。その電極部は、
Ag、Ag−Pd、Cuなどを主成分とする導体材料に
より構成されている。The internal wiring terminal 4 includes a receiving terminal 40 facing the leftmost stripline 30 (main stripline portion 30a), and a rightmost stripline 3.
5 (a main strip line section 35a) and a transmitting side terminal 41 and an antenna terminal 42. The electrode part is
It is made of a conductive material containing Ag, Ag-Pd, Cu, or the like as a main component.
【0017】そして、図2に示す回路のように受信フィ
ルタ6は、受信端子40と、それと主ストリップライン
部30aで形成される容量成分C1、ストリップライン
30〜32、夫々で形成される容量成分C3、C4、後
述する容量電極4dと主ストリップライン部32aで形
成した容量成分Ciが夫々接続されて構成されている。As shown in the circuit shown in FIG. 2, the reception filter 6 includes a reception terminal 40, a capacitance component C1 formed by the reception terminal 40 and the main strip line portion 30a, and a capacitance component formed by each of the strip lines 30 to 32. C3, C4, a capacitance electrode 4d described later, and a capacitance component Ci formed by the main strip line portion 32a are connected to each other.
【0018】整合回路7は、送信フィルタ5及び受信フ
ィルタ6の通過帯域の内、通過帯域の周波数が高い受信
フィルタ6側に設けられる。その位置としては受信フィ
ルタ6のストリップライン30〜32の他端から、その
ストリップライン3の他端側と対向する積層体1の側面
までの空き領域70に形成されている。ここで、ストリ
ップライン3の他端側とは、例えばストリップライン3
0が折り返されているような場合は、折り返し点である
主ストリップライン30aの他端側(主ストリップライ
ン30aとビアホール導体30bが接続される位置)を
示す。また、ストリップライン3が折り返すような構成
でない場合、即ち、例えば主ストリップライン30aの
みでストリップライン30を形成している場合は主スト
リップライン30aの短絡端となる。The matching circuit 7 is provided on the side of the reception filter 6 having a higher pass band frequency among the pass bands of the transmission filter 5 and the reception filter 6. The position is formed in an empty area 70 from the other end of the strip lines 30 to 32 of the reception filter 6 to the side surface of the multilayer body 1 facing the other end of the strip line 3. Here, the other end of the strip line 3 means, for example, the strip line 3
In the case where 0 is turned back, it indicates the other end side of the main strip line 30a (the position where the main strip line 30a and the via-hole conductor 30b are connected) at the turning point. When the strip line 3 is not folded back, that is, for example, when the strip line 30 is formed only by the main strip line 30a, it becomes a short-circuit end of the main strip line 30a.
【0019】回路構成としては、図1(b)に示すよう
に、その空き領域7の任意の誘電体層1a間に容量電極
4bが形成されている。また、容量電極4bとは異なる
誘電体層1aの層間に容量電極4bと対面し、かつ送信
フィルタ5と受信フィルタ6とが共通となるアンテナ端
子42に接続される容量電極4cが形成されている。ま
た、一端はストリップライン32に複数の誘電体層1a
を介して対面する容量電極4dと容量電極4bと複数の
誘電体層1aを介して対面する容量電極4aとが内部配
線42を介して接続されている。容量電極4dはストリ
ップライン32に対面させたがこれに限定されず、他の
ストリップライン31に対面しても構わない。さらに、
一端が容量電極4bに接続され、他端がアース電極2と
接続している帯状のコイル部400が形成されている。
この帯状コイル部400は屈曲電極41a〜41c、ビ
アホール42a〜42cにより構成されており、コイル
部400は空き領域7の異なる誘電体層1aに向けて形
成されている。As for the circuit configuration, as shown in FIG. 1B, a capacitor electrode 4b is formed between arbitrary dielectric layers 1a in the empty area 7. In addition, a capacitor electrode 4c is formed between the dielectric layers 1a different from the capacitor electrode 4b and faces the capacitor electrode 4b and is connected to the antenna terminal 42 where the transmission filter 5 and the reception filter 6 are common. . One end is connected to the strip line 32 by a plurality of dielectric layers 1a.
The capacitor electrode 4d and the capacitor electrode 4b that face each other via the gate electrode are connected via the internal wiring 42 to the capacitor electrode 4a that faces via the plurality of dielectric layers 1a. Although the capacitor electrode 4d faces the strip line 32, the present invention is not limited to this, and the capacitor electrode 4d may face another strip line 31. further,
A band-shaped coil portion 400 is formed, one end of which is connected to the capacitance electrode 4b and the other end of which is connected to the ground electrode 2.
The band-shaped coil portion 400 is constituted by bent electrodes 41a to 41c and via holes 42a to 42c, and the coil portion 400 is formed toward the different dielectric layers 1a in the empty area 7.
【0020】上記整合回路7は図2に示した如く、受信
フィルタ6のアンテナ端子42に直列に接続される容量
電極4c、4bで形成された容量成分C2、受信フィル
タ6側のストリップライン32に対面する容量電極4d
で形成する容量成分C0、コイル部400で形成された
インダクタL1で構成されたT型回路となっている。本
構成においては、受信フィルタ6のインピーダンス特性
を、容量電極4dと主ストリップライン部32aで形成
した容量成分Ciの位相特性により調整して整合をとっ
ている。As shown in FIG. 2, the matching circuit 7 is connected to the capacitance component C2 formed by the capacitance electrodes 4c and 4b connected in series to the antenna terminal 42 of the reception filter 6, and to the strip line 32 on the reception filter 6 side. Facing capacitance electrode 4d
, And a T-type circuit composed of an inductor L1 formed by the coil unit 400. In the present configuration, the impedance characteristic of the reception filter 6 is adjusted by the phase characteristic of the capacitance component Ci formed by the capacitance electrode 4d and the main strip line portion 32a to achieve matching.
【0021】図3に送受信フィルタのインピーダンス特
性をスミスチャートに示す。図3の(a)は送信フィル
タのインピーダンスを示し、(b)は受信フィルタのイ
ンピーダンスを示す。また、各図で中央線を境に上側半
分が誘導成分、下側半分が容量成分を示している。FIG. 3 is a Smith chart showing the impedance characteristics of the transmission / reception filter. 3A shows the impedance of the transmission filter, and FIG. 3B shows the impedance of the reception filter. In each figure, the upper half shows the inductive component and the lower half shows the capacitive component with the center line as a boundary.
【0022】この図より、本発明のデュプレクサAに設
けた送信フィルタ5及び受信フィルタ6の通過域▼と阻
止域▽のインピーダンスが、図のような関係にある場
合、このままでは不整合(ミスマッチ)により所望の挿
入損失・減衰量が得られない。そこで、整合回路7のイ
ンダクタL1や容量C0、C2を調整することで受信フ
ィルタ5のインピーダンスを点線の特性から実線の特性
へインピーダンスを変換させて受信フィルタ5と送信フ
ィルタ6との整合をとることができる。From this figure, when the impedances of the pass band と and the stop band の of the transmission filter 5 and the reception filter 6 provided in the duplexer A of the present invention have a relationship as shown in the figure, there is a mismatch (mismatch) as it is. As a result, desired insertion loss and attenuation cannot be obtained. Therefore, by adjusting the inductor L1 and the capacitances C0 and C2 of the matching circuit 7, the impedance of the reception filter 5 is converted from the characteristic of the dotted line to the characteristic of the solid line to match the reception filter 5 with the transmission filter 6. Can be.
【0023】以上のように送受信フィルタ5、6の位相
特性を変換して整合することを、デュプレクサA内の容
量成分C0、C2、インダクタL1を用いて行なってい
る。従って、インピーダンスを変換するには、一般的に
コイル部400の配線のみを用いて誘導成分のみを変化
させてやるよりも、容量成分C0、C2、インダクタL
1を用いて容量性分の変化と誘導成分の変化の双方を一
度に利用するほうが簡単に所望のインピーダンス特性に
変換できて微調整が可能である。As described above, the phase characteristics of the transmission / reception filters 5 and 6 are converted and matched using the capacitance components C0 and C2 and the inductor L1 in the duplexer A. Therefore, in order to convert the impedance, generally, the capacitance components C0 and C2 and the inductor L are compared with changing only the inductive component using only the wiring of the coil unit 400.
Using both the change in the capacitive component and the change in the inductive component at the same time using No. 1 can easily convert to a desired impedance characteristic and perform fine adjustment.
【0024】また、第1の実施の形態によれば、電磁結
合の影響およびコイル部400の配線による高周波の伝
搬損失が極めて少なく、かつ積層体1の空き領域70に
位置することでデュプレクサAの小型化が可能である。Further, according to the first embodiment, the influence of the electromagnetic coupling and the propagation loss of the high frequency due to the wiring of the coil section 400 are extremely small, and the position of the duplexer A Miniaturization is possible.
【0025】次に第2の実施の形態を図4(a)(b)
に示す。これは送信フィルタ6のアンテナ端子42に近
いストリップライン32の折り返し電極32cを主スト
リップライン部32aとは反対側に折り返し、容量電極
42の平面部43と対面させたものである。Next, a second embodiment will be described with reference to FIGS.
Shown in This is such that the folded electrode 32c of the strip line 32 near the antenna terminal 42 of the transmission filter 6 is folded to the opposite side to the main strip line portion 32a, and faces the flat portion 43 of the capacitor electrode 42.
【0026】この構成により、折り返し電極32cと容
量電極4bとで形成される容量成分C0’(図示せず)
は図2の容量成分Ciと容量成分C0とを一度にとって
容量電極4dを省略することができ、整合回路7をより
小型化可能としている。With this configuration, a capacitance component C0 '(not shown) formed by the folded electrode 32c and the capacitance electrode 4b.
In FIG. 2, the capacitance component 4d can be omitted because the capacitance component Ci and the capacitance component C0 of FIG. 2 are used at once, and the matching circuit 7 can be further reduced in size.
【0027】また、以上のような構成は容量電極4a〜
4cとコイル部400とでLCの整合回路を形成した
が、これに限定されず、第3の実施の形態では単にコイ
ル部400により整合回路7を形成してもよい。Further, the above-described structure is equivalent to the capacitance electrodes 4a to 4a.
Although the LC matching circuit is formed by the coil 4c and the coil unit 400, the present invention is not limited to this, and the matching circuit 7 may be simply formed by the coil unit 400 in the third embodiment.
【0028】次に第4の実施の形態を図5(a)(b)
に示す。図4に加えて、受信フィルタ6のストリップラ
イン30に形成した折り返し電極30cも主ストリップ
ライン部30aとは反対側に折り返している。また、容
量電極4bもコイル部400の接続部位401を介して
平面部43、44に分割して形成されている。さらに、
折り返し電極30cと平面部44とを対面させて構成す
る。図6に等価回路を示すが、受信フィルタ6と整合回
路7で図6におけるマルチパスの容量成分Cmが形成さ
れる。この容量成分Cmとストリップライン30間の電
磁界結合により、図8に示す減衰極xを形成することが
できる。Next, the fourth embodiment will be described with reference to FIGS.
Shown in In addition to FIG. 4, the folded electrode 30c formed on the strip line 30 of the receiving filter 6 is also folded to the opposite side from the main strip line portion 30a. Further, the capacitance electrode 4b is also formed by being divided into the flat portions 43 and 44 via the connection portion 401 of the coil portion 400. further,
The folded electrode 30c and the flat portion 44 face each other. FIG. 6 shows an equivalent circuit. The multipath capacitance component Cm in FIG. 6 is formed by the reception filter 6 and the matching circuit 7. By the electromagnetic field coupling between the capacitance component Cm and the strip line 30, the attenuation pole x shown in FIG. 8 can be formed.
【0029】即ち、図8には第1〜4の実施の形態にお
ける受信フィルタ5のフィルタ特性を示している。この
条件として、材質がBaO−TiO2系の誘電体セラミ
ック材料に、BiVO4の酸化物及びガラスで形成した
誘電体層を積層した素子サイズが8×4×2mmの上記
積層型デュプレクサAからなる。第1ストリップライン
(主ストリップライン)の長さを7.5mm、第2スト
リップラインの長さは9mmとして送受信フィルタの通
過帯域における中心周波数が1.9GHzと2.06G
Hzのものを用いた。That is, FIG. 8 shows the filter characteristics of the reception filter 5 in the first to fourth embodiments. The condition is that the laminated duplexer A has a device size of 8 × 4 × 2 mm in which a dielectric layer formed of BiVO 4 oxide and glass is laminated on a BaO—TiO 2 dielectric ceramic material. . Assuming that the length of the first strip line (main strip line) is 7.5 mm and the length of the second strip line is 9 mm, the center frequencies in the pass band of the transmission / reception filter are 1.9 GHz and 2.06 G.
Hz.
【0030】図に示すように第1〜3の実施の形態につ
いては2つの減衰極y、zのみが形成されていて阻止域
を形成しているが、第4の実施の形態では受信フィルタ
6に対して容量成分Cmを付加することにより、さらにも
う一つ減衰極xが形成されて減衰極の減衰量が十分確保
することができる。As shown in the drawing, in the first to third embodiments, only two attenuation poles y and z are formed to form a stop band, but in the fourth embodiment, the reception filter 6 is formed. By adding the capacitance component Cm, another attenuation pole x is formed, and the attenuation of the attenuation pole can be sufficiently secured.
【0031】[0031]
【発明の効果】本発明の構成によれば、積層型デュプレ
クサの第2フィルタの通過帯域よりも第1フィルタの通
過帯域を高い周波数帯に設定されているために、第1ス
トリップラインの長さが第2ストリップラインの長さよ
りも短くなり、矩形状の積層体に第1、第2フィルタを
並べて整列した場合、第1ストリップラインの他端領域
から、その第1ストリップラインの端面と対面する積層
体の端面までの領域が空き領域となり、この空き領域に
整合回路を形成できるので、小型化が可能であるととも
に、ストリップラインを蛇行させ積層することでストリ
ップライン自身でLC整合回路が形成できるために、伝
送線路で生じる結合による特性変化が極めて少ない信頼
性の高い積層型デュプレクサが提供できる。According to the configuration of the present invention, since the pass band of the first filter is set to a higher frequency band than the pass band of the second filter of the multilayer duplexer, the length of the first strip line is reduced. Is shorter than the length of the second strip line, and when the first and second filters are arranged and aligned in a rectangular laminate, the end face of the first strip line is opposed to the other end area of the first strip line. The area up to the end face of the laminate becomes an empty area, and a matching circuit can be formed in this empty area. Therefore, the size can be reduced, and the strip line can be meandered and stacked to form an LC matching circuit by the strip line itself. Therefore, it is possible to provide a highly reliable laminated duplexer in which the characteristic change due to the coupling generated in the transmission line is extremely small.
【図1】(a)は第1の実施の形態を示す斜視図であ
り、(b)は整合回路の部分拡大図である。FIG. 1A is a perspective view showing a first embodiment, and FIG. 1B is a partially enlarged view of a matching circuit.
【図2】本発明の受信フィルタと整合回路の等価回路図
である。FIG. 2 is an equivalent circuit diagram of a reception filter and a matching circuit of the present invention.
【図3】(a)は送信フィルタのインピーダンス特性、
(b)は受信フィルタのインピーダンス特性を示す図で
ある。FIG. 3 (a) is an impedance characteristic of a transmission filter,
FIG. 3B is a diagram illustrating impedance characteristics of the reception filter.
【図4】(a)は第2の実施の形態を示す斜視図であ
り、(b)は整合回路の部分拡大図である。FIG. 4A is a perspective view showing a second embodiment, and FIG. 4B is a partially enlarged view of a matching circuit.
【図5】(a)は第3の実施の形態を示す斜視図であ
り、(b)は整合回路の部分拡大図である。FIG. 5A is a perspective view showing a third embodiment, and FIG. 5B is a partially enlarged view of a matching circuit.
【図6】第3の実施の形態の等価回路図である。FIG. 6 is an equivalent circuit diagram of the third embodiment.
【図7】第4の実施の形態の特性を示す斜視図である。FIG. 7 is a perspective view illustrating characteristics of the fourth embodiment.
【図8】本発明の受信フィルタにおけるフィルタ特性を
示す図である。FIG. 8 is a diagram showing filter characteristics of the reception filter of the present invention.
1:誘電体 2:アース電極 3:ストリップライン 4:内部配線端子 5:送信フィルタ 6:受信フィルタ 7:整合回路 1: dielectric 2: earth electrode 3: strip line 4: internal wiring terminal 5: transmission filter 6: reception filter 7: matching circuit
Claims (1)
の主面又は誘電体層間にアース電極を形成するととも
に、前記積層体の同一層間で前記アース電極に対向し、
かつその一端側が前記アース電極に接続する複数の第1
ストリップラインが併設された第1フィルタと、 前記第1ストリップラインが形成された積層体の同一層
間にその一端が前記アース電極に接続する複数の第2ス
トリップラインが併設された第2フィルタとから成り、 前記第2フィルタの通過帯域よりも第1フィルタの通過
帯域が高い周波数帯に設定されている積層型デュプレク
サにおいて、 前記第1ストリップラインの他端から、その他端側と対
向する前記積層体の側面までの前記積層体の領域に、前
記第1フィルタと第2フィルタとの整合をとる整合回路
を配設したことを特徴とする積層型デュプレクサ。An earth electrode is formed between a main surface or a dielectric layer of a rectangular laminate in which a plurality of dielectric layers are laminated, and the ground electrode faces the ground electrode between the same layers of the laminate.
And a plurality of first terminals each having one end connected to the ground electrode.
A first filter provided with a strip line, and a second filter provided with a plurality of second strip lines, one end of which is connected to the ground electrode, between the same layers of the laminate on which the first strip line is formed. Wherein the passband of the first filter is set to a higher frequency band than the passband of the second filter, wherein the laminate facing the other end from the other end of the first stripline Wherein a matching circuit for matching the first filter and the second filter is disposed in a region of the laminate up to the side surface of the multilayer duplexer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360137A JP2002164710A (en) | 2000-11-27 | 2000-11-27 | Stacked duplexer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360137A JP2002164710A (en) | 2000-11-27 | 2000-11-27 | Stacked duplexer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002164710A true JP2002164710A (en) | 2002-06-07 |
Family
ID=18831784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000360137A Pending JP2002164710A (en) | 2000-11-27 | 2000-11-27 | Stacked duplexer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002164710A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885259B2 (en) | 2003-05-14 | 2005-04-26 | Samsung Electro-Mechanics Co., Ltd. | Matching circuit and laminated duplexer with the matching circuit |
| US7034635B2 (en) | 2003-04-25 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Antenna duplexer, design method for antenna duplexer, production method for antenna duplexer, and communication apparatus using the same |
| JP2008288661A (en) * | 2007-05-15 | 2008-11-27 | Panasonic Corp | Multilayer filter |
| KR20240094257A (en) | 2022-12-15 | 2024-06-25 | (주)아이티공간 | Predictive maintenance method of cylinder using differential pressure |
-
2000
- 2000-11-27 JP JP2000360137A patent/JP2002164710A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7034635B2 (en) | 2003-04-25 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Antenna duplexer, design method for antenna duplexer, production method for antenna duplexer, and communication apparatus using the same |
| US6885259B2 (en) | 2003-05-14 | 2005-04-26 | Samsung Electro-Mechanics Co., Ltd. | Matching circuit and laminated duplexer with the matching circuit |
| JP2008288661A (en) * | 2007-05-15 | 2008-11-27 | Panasonic Corp | Multilayer filter |
| KR20240094257A (en) | 2022-12-15 | 2024-06-25 | (주)아이티공간 | Predictive maintenance method of cylinder using differential pressure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4579198B2 (en) | Multilayer bandpass filter | |
| US7443262B2 (en) | Two-port isolator, characteristic adjusting method therefor, and communication apparatus | |
| CN108711664A (en) | Broadband band hinders resonance filter | |
| US7012481B2 (en) | Duplexer, and laminate-type high-frequency device and communication equipment using the same | |
| US6335663B1 (en) | Multiplexer/branching filter | |
| JP3482090B2 (en) | Multilayer filter | |
| JP2851966B2 (en) | Multilayer dielectric filter | |
| JP2001068958A (en) | Low-pass filter and circuit board | |
| JP4926031B2 (en) | Filter device | |
| JP4895982B2 (en) | Filter device | |
| JP3522098B2 (en) | Multilayer dielectric filter | |
| JP2002164710A (en) | Stacked duplexer | |
| JP4245265B2 (en) | Multilayer wiring board having a plurality of filters | |
| JP3580707B2 (en) | Low-pass filter and circuit board | |
| JP2000223906A (en) | High-pass filter and circuit board having the same | |
| JP2000341005A (en) | High-pass filter and circuit board | |
| JP5489745B2 (en) | Filter device | |
| JP3204753B2 (en) | Shared device | |
| CN113206652B (en) | Filter, multiplexer and communication module | |
| JP4140033B2 (en) | High frequency components | |
| JP2000091807A (en) | Dielectric bandpass filter | |
| JP2004031601A (en) | Multilayer circuit board | |
| JPH06268410A (en) | Laminated band stop filter | |
| JPH11274876A (en) | Low-pass filter and circuit board | |
| JP2004120295A (en) | Duplexer |