JP2002162449A - フェイル解析装置 - Google Patents
フェイル解析装置Info
- Publication number
- JP2002162449A JP2002162449A JP2000361121A JP2000361121A JP2002162449A JP 2002162449 A JP2002162449 A JP 2002162449A JP 2000361121 A JP2000361121 A JP 2000361121A JP 2000361121 A JP2000361121 A JP 2000361121A JP 2002162449 A JP2002162449 A JP 2002162449A
- Authority
- JP
- Japan
- Prior art keywords
- fail
- layer
- logical
- display
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000012545 processing Methods 0.000 abstract description 44
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000003786 synthesis reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 21
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000003860 storage Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 210000000352 storage cell Anatomy 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
連する操作を簡略化することができるフェイル解析装置
を提供すること。 【解決手段】 レイヤ管理部86によって表示されたレ
イヤウインドウによって、複数のフェイルビットマップ
と各レイヤとが関連付けられる。表示範囲のズームや移
動が指示されたときに、表示範囲変更部87は、これら
の関連付けが行われた各フェイルビットマップの画像が
連動するように、ズーム処理や移動処理を行う。また、
レイヤウインドウを用いることにより、各レイヤ間の論
理演算の内容が設定可能であり、画像合成部88は、設
定された論理演算を実行した結果画像を作成する。
Description
憶セルのフェイル分布状態の測定結果を表示するフェイ
ル解析装置に関する。
UT)としての半導体メモリ(以下、単に「メモリ」と
称する)内の各記憶セルに対してデータの読み書きを行
うことにより、各記憶セルの不良を解析する。一般に、
半導体試験装置は、DUTから読み出されたデータと所
定の期待値データとを比較してパス・フェイルの判定を
行い、この結果をフェイルメモリに格納する。このよう
にしてフェイルメモリに格納されたフェイル情報を、ワ
ークステーション等によって構成されるフェイル解析装
置によって収集してその内容を調べることにより、この
DUTに対する各種の不良解析が行われる。
リデバイス評価ツールを用いることにより、大容量のD
RAMのフェイル分布状態をフィジカルマップあるいは
ロジカルマップとして表示することができる。フィジカ
ルマップは、物理アドレスX、Yを座標として用いる2
次元のフェイルビットマップであり、メモリの不良記憶
セルの物理的配置を確認するために用いられる。また、
ロジカルマップは、論理アドレスX、YとI/O番号と
を座標として用いる3次元のフェイルビットマップであ
り、論理アドレスZを用いる場合には4次元になること
もある。上述したフェイルメモリから読み出されるフェ
イル情報に基づいてこのロジカルマップが生成される。
来のフェイル解析装置で生成されるロジカルマップやフ
ィジカルマップは、フェイルの傾向を比べる場合等にお
いては互いに重ね合わせることができれば便利である。
このような複数のビットマップの重ね合わせは、従来の
フェイル解析装置では不可能であるか、あるいは限られ
た制限の下で単なる重ね合わせを行うことのみが可能で
あった。例えば、2つのフェイルビットマップの重ね合
わせが可能な場合であっても、これら2つのフェイルビ
ットマップが関連付けられているわけではないため、再
び表示倍率を変えて重ね合わせを行いたい場合には、2
つのフェイルビットマップのそれぞれについて表示倍率
を変更する必要がある。また、フェイルビットマップの
表示領域を移動させたい場合も、2つのフェイルビット
マップが連動して移動するわけではないため、2つのフ
ェイルビットマップのそれぞれについて表示領域を移動
させる必要がある。また、複数のフェイルビットマップ
の組合せを変えて重ね合わせを行う場合には、組合せを
変える毎に重ね合わせの対象となる全てのフェイルビッ
トマップについてデータの読み込みから繰り返すことに
なる。また、複数のフェイルビットマップを重ね合わせ
た場合に、重ねる順番のみを変更することができなかっ
たため、結局順番を変えて再描画していた。このよう
に、従来のフェイル解析装置を用いてフェイルビットマ
ップの重ね合わせを行う場合には、何らかの変更を行う
場合の操作が煩雑になるという問題があった。
を比べたときにフェイル箇所がどの程度一致しているか
等を確かめるような場合には、重ね合わせたフェイルビ
ットマップ同士の演算を行う必要があるが、従来のフェ
イル解析装置ではこのようなフェイルビットマップ同士
の演算を行うことは不可能であった。
たものであり、その目的は、フェイルビットマップ同士
の重ね合わせに関連する操作を簡略化することができる
フェイル解析装置を提供することにある。また、本発明
の他の目的は、重ね合わせた複数のビットマップを用い
て演算を行うことができるフェイル解析装置を提供する
ことにある。
ために、本発明のフェイル解析装置は、半導体試験装置
によって半導体メモリを試験した結果を表示する場合
に、半導体メモリに対応する試験結果を表す複数のフェ
イルビットマップ画像を生成するフェイルビットマップ
作成手段と、複数のフェイルビットマップ画像のそれぞ
れを複数のレイヤに対応させるとともに各レイヤ間の関
連付けを行うレイヤ管理手段と、レイヤ管理手段によっ
て複数のレイヤ間の関連付けが行われた複数のフェイル
ビットマップ画像を重ね合わせる処理を行う画像重ね合
わせ手段と、画像重ね合わせ手段によって重ね合わされ
た画像を表示する表示手段とを備えている。重ね合わさ
れた複数のフェイルビットマップ画像のそれぞれが複数
のレイヤに対応しており、各レイヤ間の関連付けがなさ
れているため、表示画像の内容変更を行う場合、例えば
表示倍率を変更したり表示範囲を移動したりする場合
に、各フェイルビットマップ画像の相互の関係を維持し
ながら表示内容を変更することができる。このため、各
フェイルビットマップ画像に対して個別に移動指示を行
ったり表示倍率の変更指示を行う必要がなく、操作を大
幅に簡略化することができる。
毎にフェイルビットマップ画像の表示/非表示状態を管
理することが望ましい。これにより、重ね合わされた各
フェイルビットマップ毎に表示を消したり再表示したり
する際に、その都度データの読み込みや描画処理を繰り
返すことが不要になり、処理および操作の簡略化が可能
になる。
けによって、複数のレイヤのそれぞれを対象とした論理
演算の内容を設定することが望ましい。各レイヤ間の関
連付けを行う際に論理演算の内容が設定されるため、こ
の設定内容にしたがって各フェイルビットマップを対象
にした論理演算が可能になる。
示範囲の変更を指示する操作手段と、この操作手段によ
って表示範囲の変更が指示されたときにレイヤ管理手段
によって関連付けられた複数のレイヤに対応する複数の
フェイルビットマップを対象に表示範囲の変更を実行す
る表示範囲変更手段とをさらに備えることが望ましい。
これにより、操作手段による1回の変更指示を行うこと
により、複数のフェイルビットマップの表示範囲を同時
に変更することができる。
フェイルビットマップ画像以外に試験結果に関連しない
画像を含めて複数のレイヤのそれぞに対応させて関連付
けを行うことが望ましい。例えば、所定の枠や罫線ある
いは文字等の画像を考えた場合に、重ね合わされた複数
のフェイルビットマップ画像にこの画像をさらに付加す
ることにより、表示内容の見やすさ等を向上させること
ができる。
態のフェイル解析装置について、図面を参照しながら説
明する。図1は、本実施形態のフェイル解析装置が接続
される半導体試験装置の構成を示す図である。図1に示
すように、半導体試験装置100は、タイミング発生器
110、パターン発生器112、波形整形器114、論
理比較器116、AFM(アドレスフェイルメモリ)1
18、CFM(コンパクトフェイルメモリ)120、テ
スタ処理部122、通信制御部124、フィジカル変換
部126を含んで構成されている。
ドレスとデータが波形整形器114により波形整形され
てDUT130に入力される。論理比較器116は、D
UT130から読み出されたデータと、パターン発生器
112から出力される期待値とを比較して、パス・フェ
イルの判定を行う。
力されるフェイル信号と、パターン発生器112より出
力されるアドレス信号により、各アドレス毎のフェイル
情報を格納する。これらの一連の動作は全てタイミング
発生器110から各部に入力されるシステムクロックに
同期して行われる。このAFM118に格納されるフェ
イル情報は、論理フェイルビットマップデータであり、
各I/O番号毎にXアドレスとYアドレスによって特定
される各記憶セルについてパスかフェイルかを示すビッ
トデータ(例えば、パスが“0”に、フェイルが“1”
に対応する)が格納されている。
容を縮小したフェイル情報を格納する。例えば、各I/
O番号毎に、Xアドレスがn分割、Yアドレスがm分割
され、各分割領域に対応する1ビットデータが得られ
る。具体的には、この1ビットデータの値は、Xアドレ
スの該当分割領域およびYアドレスの該当分割領域に対
応するAFM118の複数のビットデータの論理和を演
算することにより求められる。すなわち、各分割領域で
特定される複数のビットデータの中に1つでもフェイル
を示す“1”が含まれる場合には、CFM120内の対
応するビットデータがフェイルを示す“1”に設定さ
れ、各分割領域で特定される複数のビットデータの全て
がパスを示す“0”である場合には、CFM120内の
対応するビットデータがパスを示す“0”に設定され
る。なお、以下の説明では、AFM118から読み出さ
れるデータを「AFMデータ」あるいは「詳細ロジカル
データ」、CFM120から読み出されるデータを「C
FMデータ」あるいは「縮小ロジカルデータ」と称して
説明を行うものとする。
に格納されている詳細ロジカルデータに基づいてフィジ
カル変換処理を行うことにより、フィジカルフェイルビ
ットマップデータ(以後、「詳細フィジカルデータ」と
称する)を生成する。このフィジカル変換部126は、
専用のハードウエアによって構成されており、フィジカ
ル変換処理を高速に実行することができる。
ィングシステム(OS)によってテストプログラムを実
行して所定の試験を実施するために半導体試験装置10
0の全体を制御する。例えば、AFMデータに基づいて
CFMデータを生成する処理はこのテスタ処理部122
によって行われる。通信制御部124は、半導体試験装
置100に接続されたフェイル解析装置10との間で各
種データの送受信を行う。
0の詳細構成を示す図である。図2に示すように、フェ
イル解析装置10は、通信制御部12、ロジカルマップ
格納部14、フィジカル変換部16、フィジカルマップ
格納部18、縮小処理部20、詳細データ取得部30、
縮小データ取得部40、メインビューア作成部80、ロ
ジカルビューア作成部82、フィジカルビューア作成部
84、レイヤ管理部86、表示範囲変更部87、画像合
成部88、表示制御部90、表示装置94、操作部9
6、GUI処理部98を備えている。
との間で各種データの送受信を行う。ロジカルマップ格
納部14は、DUT130に対する試験によって得られ
た詳細ロジカルデータおよび縮小ロジカルデータを格納
する。フィジカル変換部16は、詳細ロジカルデータに
基づいてフィジカル変換処理を行うことにより、フィジ
カルフェイルビットマップデータ(以後、「詳細フィジ
カルデータ」と称する)を生成する。フィジカルマップ
格納部18は、フィジカル変換部16によるフィジカル
変換処理によって得られた詳細フィジカルデータを格納
する。縮小処理部20は、詳細フィジカルデータの内容
を縮小したビットマップデータ(以後、「縮小フィジカ
ルデータ」と称する)を生成する縮小処理を行う。この
縮小処理は、上述した半導体試験装置100においてA
FMデータからCFMデータを生成する場合の処理と同
じである。
ータと詳細フィジカルデータを取得する。本実施形態の
フェイル解析装置10は、半導体試験装置100から直
接詳細ロジカルデータや縮小ロジカルデータを取得しな
がら各種の解析を行う「テスタモード」と、一旦保存し
た詳細ロジカルデータ等に基づいて各種の解析を行う
「ファイルモード」の2種類の解析モードを有する。
タモード時には半導体メモリ100内のAFM118か
らAFMデータを読み出すことによって取得され、ファ
イルモード時にはロジカルマップ格納部14から該当す
るデータを読み出すことにより取得される。また、詳細
フィジカルデータは、テスタモード時には半導体試験装
置100内のAFM118に格納されている詳細ロジカ
ルデータに基づいてフィジカル変換部126によるフィ
ジカル変換処理を行った結果を読み込むことにより取得
され、ファイルモード時にはフィジカルマップ格納部1
8から該当するデータを読み出すことにより取得され
る。
カルデータと縮小フィジカルデータを取得する。具体的
には、縮小ロジカルデータは、テスタモード時には半導
体試験装置100内のCFM120からCFMデータを
読み出すことにより取得され、ファイルモード時にはロ
ジカルマップ格納部14から該当するデータを読み出す
ことにより行われる。また、縮小フィジカルデータは、
テスタモード時にはフィジカル変換処理によって得られ
た詳細フィジカルデータに基づいて縮小処理部20によ
る縮小処理を行うことにより取得され、ファイルモード
時にはフィジカルマップ格納部18から読み出した詳細
フィジカルデータに基づいて縮小処理部20による縮小
処理を行うことにより取得される。
4にメインビューア・ウインドウを表示するために必要
な描画データを作成する。このメインビューア・ウイン
ドウには、試験対象となった複数個のDUT130の試
験結果が一覧形式で含まれている。
94にロジカルビューア・ウインドウを表示するために
必要な描画データを作成する。このロジカルビューア・
ウインドウには、特定のDUT130およびI/O番号
が指定されたときのロジカルフェイルビットマップが含
まれる。
表示装置94にフィジカルビューア・ウインドウを表示
するために必要な描画データを作成する。このフィジカ
ルビューア・ウインドウには、特定のDUT130が指
定されたときのフィジカルフェイルビットマップが含ま
れる。上述したメインビューア・ウインドウ、ロジカル
ビューア・ウインドウ、フィジカルビューア・ウインド
ウの具体例については後述する。
10では、複数のロジカルマップ同士、あるいは複数の
フィジカルマップ同士を重ね合わせて表示を行うことが
でき、このような画像の重ね合わせを行うためにレイヤ
の概念が導入されている。具体的には、重ね合わせの対
象となるフェイルビットマップ画像のそれぞれを複数の
レイヤのそれぞれに対応させ、各レイヤ間の関連付けを
行っている。
容と各レイヤ間の関連付け内容を管理する。これらの管
理情報の設定は、レイヤ管理部86によって表示される
レイヤウインドウを用いて行われる。レイヤウインドウ
の具体例については後述する。
表示範囲の変更が指示されたときに、レイヤ管理部86
によって設定された管理情報に基づいて、表示対象とな
っている重ね合わされた全てのフェイルビットマップの
表示範囲の変更を行う。具体的には、管理情報に基づい
て、変更指示がなされた時点で重ね合わされているフェ
イルビットマップを認識するとともに、これらのフェイ
ルビットマップの表示範囲の変更をロジカルビューア作
成部82あるいはフィジカルビューア作成部84に指示
する。
って設定された管理情報に基づいて、ロジカルマップ同
士あるいはフィジカルマップ同士を重ね合わせた画像を
表示するために必要な描画データを作成する。表示制御
部90は、メインビューア作成部80、ロジカルビュー
ア作成部82、フィジカルビューア作成部84、画像合
成部88のそれぞれによって作成された描画データに基
づいて、表示装置94に出力する映像信号を生成する。
この表示制御部90にはVRAM(ビデオRAM)92
が備わっており、画面上で一番上に表示したいウインド
ウの描画データが格納される。
行うためのものであり、表示装置94の表示画面の任意
位置を指定するポインティングデバイスとしてのマウス
や、テンキーやアルファベットキーあるいは各種の記号
キーからなるキーボードが含まれている。ポインティン
グデバイスは、マウス以外のデバイス、例えば入力タブ
レットやタッチパネル等を用いるようにしてもよい。G
UI(グラフィカル・ユーザ・インタフェース)処理部
98は、操作部96の操作状態に対応するGUI処理を
実現するためのものである。例えば、メインビューア・
ウインドウ等に含まれる各種のコマンドやボタンがマウ
スを用いてクリックされたときに、対応する処理を判定
し、この処理の依頼を行う。
カルビューア作成部82、フィジカルビューア作成部8
4がフェイルビットマップ作成手段に、レイヤ管理部8
6がレイヤ管理手段に、表示範囲変更部87が表示範囲
変更手段に、画像合成部88が画像重ね合わせ手段に、
表示制御部90、表示装置94が表示手段に、操作部9
6、GUI処理部98が操作手段にそれぞれ対応する。
ような構成を有しており、次にその動作を説明する。図
3は、フェイル解析装置の動作手順を示す流れ図であ
り、主にレイヤウインドウを用いて行った各種の設定内
容を表示に反映させるとともに、重ね合わされた画像の
表示範囲を変更する場合の動作手順が示されている。
イヤ管理部86は、ロジカルビューア・ウインドウある
いはフィジカルビューア・ウインドウが表示されている
か否かを判定する(ステップ100)。例えば、ロジカ
ルビューア・ウインドウやフィジカルビューア・ウイン
ドウは、メインビューア・ウインドウを表示させた状態
で所定の操作を行うことにより表示することができる。
次に、メインビューア・ウインドウからロジカルビュー
ア・ウインドウやフィジカルビューア・ウインドウを起
動する場合の具体的な方法を説明する。
た後に表示されるメインビューア・ウインドウの具体例
を示す図である。DUTデータ表示領域(a7) 試験対象となった複数のDUT130のそれぞれの試験
結果を示す結果画像を表示するために用いられる。矩形
で示されたそれぞれの結果画像に含まれる数字がDUT
番号を示しており、このDUT番号によって特定された
DUT130がパスなのかフェイルなのかがこの矩形内
の色によって表現されている。例えば、パスの場合(こ
のDUT番号に対応する縮小ロジカルデータが全てパス
である場合)には矩形の内部が緑色に着色され、フェイ
ルの場合(このDUT番号に対応する縮小ロジカルデー
タに一つでもフェイルがある場合)には矩形の内部が赤
色に着色される。なお、図4に示したDUTデータ表示
領域a7には、1〜128のDUT番号を示したが、半
導体試験装置100に実際に実装されたDUT130の
数が128より少ない場合には、対応するDUT130
が存在しない矩形内の数字が非表示あるいはシャドウ表
示される。このDUT130の数や次に示すI/O番号
は、例えば、半導体試験装置100からフェイル解析装
置10に通知(Notify)が送られてきたときに、これら
の数に関する情報が読み込まれて更新される。また、半
導体試験装置100に実際に実装されたDUT130の
数が128を超える場合には、128個のDUT130
の結果画像が含まれるページを切り替えて表示する。
各I/O番号毎の試験結果を示す結果画像を表示するた
めに用いられる。矩形で示されたそれぞれの結果画像に
含まれる数字がI/O番号を示しており、このI/O番
号によって指定されるロジカルフェイルビットマップが
パスなのかフェイルなのかがこの矩形内の色によって表
現されている。例えば、パスの場合(このI/O番号に
対応する縮小ロジカルデータが全てパスである場合)に
は矩形の内部が緑色に着色され、フェイルの場合(この
I/O番号に対応する縮小ロジカルデータに一つでもフ
ェイルがある場合)には矩形の内部が赤色に着色され
る。なお、図4に示したI/Oデータ表示領域a8に
は、0〜143のI/O番号を示したが、半導体試験装
置100に実際に実装されたDUT130のI/O番号
の最大値が143より小さい場合には、対応するI/O
番号が存在しない矩形内の数字が非表示あるいはシャド
ウ表示される。また、DUT番号の最大値が143を超
える場合には、ページを切り替えて表示する。
タ表示領域a8における表示内容を切り替えるために用
いられる。DUTデータ表示領域a7について、「Pa
ss/Fail」、「CFM(All)」、「CFM
(16DUT)」、「CFM(32DUT)」の各表示
オプションが用意されている。また、I/Oデータ表示
領域a8について、「Pass/Fail」、「CFM
(All)」、「CFM(16or18I/O)」、
「CFM(32or36I/O)」の各表示オプション
が用意されている。
スかフェイルかを示す上述した結果画像を表示するため
のオプションである。図4に示したメインビューア・ウ
インドウの初期画面では、起動時のデフォルトとしてこ
の表示オプションが選択された状態が示されている。
(16DUT)」、「CFM(32DUT)」、「CF
M(16or18I/O)」、「CFM(32or36
I/O)」のそれぞれは、縮小ロジカルデータに対応す
るロジカルフェイルビットマップ(以後、「縮小ロジカ
ルマップ」と称する)を示す縮小画像を括弧内の数だけ
表示するためのオプションである。縮小画像の具体的な
表示例については後述する。
フィジカルビューア・ウインドウの表示を指示するため
に用いられる。図5は、縮小ロジカルマップを示す縮小
画像の一覧が含まれるメインビューア・ウインドウの具
体例を示す図である。例えば、DUTデータ表示領域a
7に対応する表示オプションとして「CFM(16DU
T)」が、I/Oデータ表示領域a8に対応する表示オ
プションとして「CFM(16or18I/O)」がそ
れぞれ選択された状態が示されている。
字が含まれる矩形領域は、表示オプションとして「Pa
ss/Fail」が選択された場合と同じ内容であり、
この番号で指定されるDUT130がパスなのかフェイ
ルなのかを示す結果画像に対応する。その上部に位置す
る矩形領域は、DUT130毎の縮小ロジカルマップの
内容を示す縮小画像を示している。半導体試験装置10
0内のCFM120からは、I/O番号毎のCFMデー
タ(縮小ロジカルデータ)が読み出されるため、メイン
ビューア作成部80は、各DUT130毎に全I/O番
号の縮小ロジカルデータの各ビットの論理和を求めてこ
の縮小画像を生成する。
て、数字が含まれる矩形領域は、表示オプションとして
「Pass/Fail」が選択された場合と同じ内容で
あり、このI/O番号の縮小ロジカルデータがパスなの
かフェイルなのかを示す結果画像に対応する。その上部
に位置する矩形領域は、I/O番号毎の縮小ロジカルマ
ップの内容を示す縮小画像を示している。
表示領域a7とI/Oデータ表示領域a8の両方が表示
されているが、いずれか一方を非表示状態にして他方の
表示可能数を増やすこともできる。上述したメインビュ
ーア・ウインドウが表示された状態で、I/Oデータ表
示領域a8に含まれるいずれかのI/O番号が指定され
ると、これはロジカルビューア・ウインドウの表示が指
示されたことになる。
具体例を示す図である。このウインドウには、縮小ロジ
カルマップa11とその一部あるいは全部に対応するロ
ジカルフェイルビットマップa12が含まれている。こ
のロジカルフェイルビットマップa12は、詳細データ
取得部30によって取得された詳細ロジカルデータに基
づいて作成される。
された状態で、「Physical」ボタンa10が選
択されると、これはフィジカルビューア・ウインドウの
表示が指示されたことになる。図7は、フィジカルビュ
ーア・ウインドウの具体例を示す図である。このウイン
ドウには、縮小フィジカルマップa13とその一部ある
いは全部に対応するロジカルフェイルビットマップa1
4が含まれている。このロジカルフェイルビットマップ
a14は、詳細データ取得部30によって取得された詳
細ロジカルデータに基づいて作成される。
ドウあるいはフィジカルビューア・ウインドウが表示さ
れると、ステップ100の判定で肯定判断が行われ、次
に、GUI処理部98は、レイヤウインドウの表示が指
示されたか否かを判定する(ステップ101)。例え
ば、表示中のロジカルビューア・ウインドウやフィジカ
ルビューア・ウインドウの上部に表示されたメニューバ
ーの中の「View」に対応するプルダウンメニュー
に、レイヤウインドウの表示を指示する項目「Laye
rs…」が含まれているものとする。GUI処理部98
は、この項目「Layers…」がマウスによってクリ
ックされたりキーボードを使って指し示されたか否かを
監視することにより、上述したステップ101の判定を
行う。
合にはステップ101の判定で否定判断が行われ、次
に、GUI処理部98は、表示中のフェイルビットマッ
プの表示範囲の変更が指示されたか否かを判定する(ス
テップ102)。表示範囲の変更が指示されない場合に
は、ステップ100に戻って処理が繰り返される。
た場合にはステップ101の判定で肯定判断が行われ、
次に、レイヤ管理部86は、レイヤウインドウの画像を
作成して表示装置94に表示する(ステップ103)。
図8は、レイヤウインドウの具体例を示す図である。こ
のウインドウには、レイヤ表示エリアb1とボタンエリ
アb2が含まれている。レイヤ表示エリアb1に含まれ
るレイヤ名(「Layer0」等)をマウスを操作して
クリックすると、このレイヤを示す部分が反転表示にな
り、このレイヤに対応するロジカルビューア・ウインド
ウあるいはフィジカルビューア・ウインドウが操作可能
になる。フェイル色指定ボックスc1は、このレイヤに
対応するフェイルビットマップのフェイル箇所が含まれ
ている場合にこのフェイル箇所の色を指定するために用
いられる。重ね合わせる各フェイルビットマップのフェ
イル箇所を全部同じ色にすると、各フェイルビットマッ
プのフェイル分布がわからなくなるため、このフェイル
色指定ボックスc1を用いてフェイル箇所の色を任意に
設定することができるようになっている。チェックボタ
ンc2は、ボタンエリアb1に含まれる各種のボタンに
対応した処理を行う場合に処理対象となるレイヤを指定
するためのものである。可視表示マークc3および不可
視マークc4は、このレイヤに対応するロジカルマップ
あるいはフィジカルマップの表示状態を設定するととも
に、設定された表示状態の内容を示している。マウスを
操作してクリックする毎にこれらのマークの表示が切り
替わる。
応するロジカルビューア・ウインドウ等に対する各種の
処理内容を指示する複数のボタンを含んでいる。「Ne
w」ボタンは、新しいレイヤの追加を指示するために用
いられる。追加されるレイヤの表示位置は一番上(最前
部)になる。「Del」ボタンは、選択されている(反
転表示されている)レイヤを削除するために用いられ
る。「Or」ボタンは、選択されたレイヤに対応する各
種のフェイルビットマップを用いた論理和演算の実行を
指示するためのものである。「And」ボタンは、選択
されたレイヤに対応する各種のフェイルビットマップを
用いた論理積演算の実行を指示するためのものである。
「Xor」ボタンは、2つのレイヤのそれぞれに対応し
たフェイルビットマップを用いた排他的論理和演算の実
行を指示するためのものである。3つ以上のレイヤが選
択されている場合には、上位にある2つのレイヤが自動
的に選択される。「Not」ボタンは、選択されたレイ
ヤに対応する各種のフェイルビットマップのそれぞれに
対して論理否定演算の実行を指示するためのものであ
る。
態で、GUI処理部98は、レイヤウインドウに含まれ
るいずれかの項目内容が変更されたか否かを判定する
(ステップ104)。何も変更されずにレイヤウインド
ウが閉じられた場合には否定判断が行われ、上述したス
テップ100の判定処理が繰り返される。
内容が変更された場合にはステップ104の判定におい
て肯定判断が行われ、ロジカルビューア作成部82ある
いはフィジカルビューア作成部84は、この変更された
項目内容を反映した表示を行う(ステップ105)。こ
の表示処理が行われた後、ステップ100に戻って処理
が繰り返される。
ィジカルビューア・ウインドウが表示された状態で、マ
ウスを使って表示範囲の変更が指示された場合にはステ
ップ102の判定で肯定判断が行われる。例えば、ロジ
カルビューア・ウインドウに含まれる縮小ロジカルマッ
プa11上においてマウスの左ボタンを押しながらドラ
ッグすることにより、そのドラッグした範囲に対するズ
ーム処理が指示される。あるいは、縮小ロジカルマップ
a11上においてマウスの中央ボタンを押しながらドラ
ッグすることにより、表示倍率を変えずにそのドラッグ
した方向に表示範囲の移動処理が指示される。フィジカ
ルビューア・ウインドウが表示された状態で表示範囲の
変更を指示する場合も同様である。
ューア作成部82あるいはフィジカルビューア作成部8
4に指示を送って、現在の表示範囲の変更を行う(ステ
ップ106)。その後、ステップ100に戻って処理が
繰り返される。図9は、フェイルビットマップの重ね合
わせの具体例を示す図である。例えば、レイヤ0、レイ
ヤ1、レイヤ2のそれぞれに異なる内容のフェイルビッ
トマップが対応付けられているものとする。なお、以下
の説明では、ロジカルフェイルビットマップの重ね合わ
せを行う場合を例にとって説明するが、フィジカルフェ
イルビットマップについても同様である。
ア・ウインドウの縮小ロジカルマップa11とロジカル
フェイルビットマップa12の内容は、これら3つのレ
イヤ0、1、2に対応する3つのフェイルビットマップ
を重ね合わせたものとなる。このとき、レイヤウインド
ウのレイヤ表示エリアb1に含まれるフェイル色指定ボ
ックスc1を用いて、各レイヤ毎に異なる色が設定され
ている場合には、それぞれのフェイルビットマップのフ
ェイル箇所に異なる色が付される。また、レイヤウイン
ドウのレイヤ表示エリアb1において不可視マークc4
が設定されて非表示設定がなされているレイヤがある場
合には、図10に示すように、このレイヤに対応するフ
ェイルビットマップは、画像の重ね合わせには使用され
ない。
マップの重ね合わせの順番は、レイヤ番号に対応してい
る。例えば、レイヤ0が最も下層であり、レイヤ番号が
大きいほど上層になり、最も大きなレイヤ番号が最前部
に対応する。したがって、レイヤ番号を変更することに
より、簡単に重ね合わせの順番を変更することができ
る。レイヤ番号の変更は、レイヤウインドウのボタンエ
リアb2の右端近傍に配置されたアローボタンをマウス
によってクリックすることにより行われる。レイヤ表示
エリアb1内で反転されたレイヤに対応するフェイルビ
ットマップの重ね合わせの順番を1つ上あるいは下に変
更したいときには、上向きのアローボタンあるいは下向
きのアローボタンを1回クリックすればよい。
わせの他の具体例を示す図であり、ズーム処理を行って
表示範囲を変更する場合の概略が示されている。レイヤ
ウインドウのレイヤ表示エリアb1内で反転されたレイ
ヤ(例えばレイヤ1)に対して、ロジカルビューア・ウ
インドウを用いた各種の操作が可能になる。しかし、本
実施形態では、ロジカルビューア・ウインドウ内の縮小
ロジカルマップa11を用いてズーム処理が指示された
場合には、レイヤ1に対応するロジカルマップのみなら
ず、レイヤウインドウを用いて関連付けられた他のレイ
ヤ0、2に対応する各ロジカルマップについても同時に
ズーム処理が行われる。この結果、ズーム処理実行後の
ロジカルビューア・ウインドウには、レイヤ0、1、2
のそれぞれに対応するロジカルマップを個別にズーム処
理した画像を重ね合わせた画像が表示される。
わせの他の具体例を示す図であり、移動処理を行って表
示範囲を変更する場合の概略が示されている。ロジカル
ビューア・ウインドウ内の縮小ロジカルマップa11を
用いて移動処理が指示された場合には、レイヤ1に対応
するロジカルマップのみならず、レイヤウインドウを用
いて関連付けられた他のレイヤ0、2に対応する各ロジ
カルマップについても同時に移動処理が行われる。この
結果、移動処理実行後のロジカルビューア・ウインドウ
には、レイヤ0、1、2のそれぞれに対応するロジカル
マップを個別に移動処理した画像を重ね合わせた画像が
表示される。
わせの他の具体例を示す図であり、いずれかのレイヤに
フェイルビットマップ等の試験結果に関連しない画像を
対応させて画像の重ね合わせを行った場合の概略が示さ
れている。試験結果に関連しない画像としては、例えば
所定の枠や罫線あるいは文字等の画像が考えられる。図
13に示した例では、最上部に配置されるレイヤ4に、
枠と文字列「テスト結果」を含む画像が対応付けられて
おり、この画像と各フェイルビットマップの画像が重ね
合わされている。これにより、表示内容の見やすさ等を
向上させることができる。
置では、重ね合わされた複数のフェイルビットマップ画
像のそれぞれが複数のレイヤに対応しており、レイヤウ
インドウを用いて各レイヤ間の関連付けがなされている
ため、ズーム処理や移動処理を行う場合に、各フェイル
ビットマップ画像の相互の関係を維持しながら表示内容
を変更することができる。このため、各フェイルビット
マップ画像に対して個別にズーム処理や移動処理を指示
する必要がなく、操作を大幅に簡略化することができ
る。
ップ毎に表示を消したり再表示したりする際に、レイヤ
ウインドウ内の可視表示マークc3と不可視マークc4
を切り替えるだけでよいため、その都度データの読み込
みや描画処理を繰り返すことが不要になり、処理および
操作の簡略化が可能になる。
ヤ間の関連付けを行う際に、論理演算の内容を設定する
ことができるため、この設定内容にしたがって各フェイ
ルビットマップを対象にした論理演算が可能になる。
合わされた複数のフェイルビットマップ画像のそれぞれ
が複数のレイヤに対応しており、各レイヤ間の関連付け
がなされているため、表示画像の内容変更を行う場合
に、各フェイルビットマップ画像の相互の関係を維持し
ながら表示内容を変更することができる。このため、各
フェイルビットマップ画像に対して個別に移動指示を行
ったり表示倍率の変更指示を行う必要がなく、操作を大
幅に簡略化することができる。
導体試験装置の構成を示す図である。
す図である。
る。
メインビューア・ウインドウの具体例を示す図である。
まれるメインビューア・ウインドウの具体例を示す図で
ある。
図である。
す図である。
示す図である。
体例を示す図である。
体例を示す図である。
体例を示す図である。
体例を示す図である。
Claims (5)
- 【請求項1】 半導体試験装置によって半導体メモリを
試験した結果を表示するフェイル解析装置であって、 前記半導体メモリに対応する試験結果を表す複数のフェ
イルビットマップ画像を生成するフェイルビットマップ
作成手段と、 前記複数のフェイルビットマップ画像のそれぞれを複数
のレイヤに対応させるとともに各レイヤ間の関連付けを
行うレイヤ管理手段と、 前記レイヤ管理手段によって前記複数のレイヤ間の関連
付けが行われた前記複数のフェイルビットマップ画像を
重ね合わせる処理を行う画像重ね合わせ手段と、 前記画像重ね合わせ手段によって重ね合わされた画像を
表示する表示手段と、 を備えることを特徴とするフェイル解析装置。 - 【請求項2】 請求項1において、 前記レイヤ管理手段は、前記レイヤ毎に前記フェイルビ
ットマップ画像の表示/非表示状態を管理することを特
徴とするフェイル解析装置。 - 【請求項3】 請求項1または2において、 前記レイヤ管理手段は、前記関連付けによって、前記複
数のレイヤのそれぞれを対象とした論理演算の内容を設
定することを特徴とするフェイル解析装置。 - 【請求項4】 請求項1〜3のいずれかにおいて、 前記フェイルビットマップの表示範囲の変更を指示する
操作手段と、 前記操作手段によって前記表示範囲の変更が指示された
ときに、前記レイヤ管理手段によって関連付けられた前
記複数のレイヤに対応する前記複数のフェイルビットマ
ップを対象に、前記表示範囲の変更を実行する表示範囲
変更手段と、 をさらに備えることを特徴とするフェイル解析装置。 - 【請求項5】 請求項1〜4のいずれかにおいて、 前記レイヤ管理手段は、前記複数のフェイルビットマッ
プ画像以外に前記試験結果に関連しない画像を含めて前
記複数のレイヤのそれぞれに対応させるとともに前記関
連付けを行うことを特徴とするフェイル解析装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000361121A JP4146074B2 (ja) | 2000-11-28 | 2000-11-28 | フェイル解析装置 |
| KR10-2003-7007125A KR20030048483A (ko) | 2000-11-28 | 2001-11-16 | 오류 분석장치 |
| US10/432,807 US7079971B2 (en) | 2000-11-28 | 2001-11-16 | Fail analysis device |
| TW090128516A TW533422B (en) | 2000-11-28 | 2001-11-16 | Fail analysis device |
| CNB018222730A CN100437832C (zh) | 2000-11-28 | 2001-11-16 | 故障分析装置 |
| DE10196980T DE10196980T5 (de) | 2000-11-28 | 2001-11-16 | Fehleranalysevorrichtung |
| PCT/JP2001/010041 WO2002045092A1 (en) | 2000-11-28 | 2001-11-16 | Fail analysis device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000361121A JP4146074B2 (ja) | 2000-11-28 | 2000-11-28 | フェイル解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002162449A true JP2002162449A (ja) | 2002-06-07 |
| JP4146074B2 JP4146074B2 (ja) | 2008-09-03 |
Family
ID=18832603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000361121A Expired - Fee Related JP4146074B2 (ja) | 2000-11-28 | 2000-11-28 | フェイル解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4146074B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005122239A1 (ja) * | 2004-06-07 | 2005-12-22 | Advantest Corporation | 不良解析システム及び不良箇所表示方法 |
| JP2006271646A (ja) * | 2005-03-29 | 2006-10-12 | Juki Corp | 縫製データ編集装置 |
| JP2010044837A (ja) * | 2008-08-15 | 2010-02-25 | Yokogawa Electric Corp | 半導体メモリ検査装置 |
| JP2012038368A (ja) * | 2010-08-04 | 2012-02-23 | Toshiba Corp | 不良解析装置及び不良解析方法 |
| US9128143B2 (en) | 2012-08-13 | 2015-09-08 | Kabushiki Kaisha Toshiba | Semiconductor device failure analysis system and semiconductor memory device |
-
2000
- 2000-11-28 JP JP2000361121A patent/JP4146074B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005122239A1 (ja) * | 2004-06-07 | 2005-12-22 | Advantest Corporation | 不良解析システム及び不良箇所表示方法 |
| EP1755158A4 (en) * | 2004-06-07 | 2010-06-16 | Advantest Corp | ERROR ANALYSIS SYSTEM AND ERROR DISPLAY METHOD |
| JP2006271646A (ja) * | 2005-03-29 | 2006-10-12 | Juki Corp | 縫製データ編集装置 |
| JP2010044837A (ja) * | 2008-08-15 | 2010-02-25 | Yokogawa Electric Corp | 半導体メモリ検査装置 |
| JP2012038368A (ja) * | 2010-08-04 | 2012-02-23 | Toshiba Corp | 不良解析装置及び不良解析方法 |
| US9128143B2 (en) | 2012-08-13 | 2015-09-08 | Kabushiki Kaisha Toshiba | Semiconductor device failure analysis system and semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4146074B2 (ja) | 2008-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7079971B2 (en) | Fail analysis device | |
| US20100017744A1 (en) | Image display control method, image supply device, and image display control program product | |
| JP2525124B2 (ja) | トレ―ス・デ―タのグラフィック表示を可視的に生成する装置及び方法 | |
| JP3634391B2 (ja) | マルチメディア情報付加システム | |
| KR20030088862A (ko) | 봉제데이터 작성장치 및 봉제데이터 작성프로그램 | |
| JP2002162449A (ja) | フェイル解析装置 | |
| JP2000089944A (ja) | 接続ガイドマ―カ表示方法およびシステム、記録媒体 | |
| JP2012164319A (ja) | 画像供給装置、画像表示制御プログラム及び画像表示制御方法 | |
| JPH09274553A (ja) | ウィンドウ表示制御装置及びウィンドウ表示制御方法 | |
| JP2012049969A (ja) | 電子会議装置、情報表示方法、プログラム | |
| CN109697007A (zh) | 组态软件的工程文件编制方法、组态软件及工业触摸屏 | |
| JP4294848B2 (ja) | フェイル解析装置 | |
| JP2002170393A (ja) | フェイル解析装置 | |
| JP4187401B2 (ja) | フェイル解析装置 | |
| JPH07318380A (ja) | データ計測支援装置およびデータ計測支援方法 | |
| JPWO2015107671A1 (ja) | ソフトウェア実行操作補助装置及びソフトウェア実行操作補助方法 | |
| JP2008282538A (ja) | フェイル解析装置 | |
| JP4947203B2 (ja) | 画像供給装置及び画像表示プログラム | |
| JP2008170163A (ja) | 観測表示装置 | |
| JP3804266B2 (ja) | 配電線路図の表示方法 | |
| JP7265342B2 (ja) | 測定データレポート出力装置 | |
| JP3156603B2 (ja) | 波形表示装置 | |
| JP2004126723A (ja) | 配電ケーブルのルート指定装置およびその方法 | |
| JPH11218562A (ja) | Gui処理システム | |
| JPS59148975A (ja) | 図形編集装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080619 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4146074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |