JP2002158448A

JP2002158448A - 多層配線基板

Info

Publication number: JP2002158448A
Application number: JP2000353568A
Authority: JP
Inventors: Koki Kawabata; 幸喜川畑
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-11-20
Filing date: 2000-11-20
Publication date: 2002-05-31

Abstract

(57)【要約】【課題】高速で動作する電子部品を搭載する多層配線
基板において、同時スイッチングノイズとＥＭＩノイズ
が増大する。【解決手段】絶縁基板２の上面に半導体素子接続用電
極８および下面に外部電極７が設けられ、内部の電源配
線層もしくは接地配線層４〜６が絶縁層２ｃ，２ｄを挟
んで対向配置されて形成された内蔵キャパシタを介して
電源供給する多層配線基板１であって、内蔵キャパシタ
は、半導体素子９の動作周波数帯域から高調波成分の周
波数帯域の範囲において異なる共振周波数を有する複数
のものが並列接続されるように形成され、かつ異なる共
振周波数間に発生する反共振周波数における合成インピ
ーダンス値を所定値以下とした多層配線基板１である。
合成インピーダンス値の小さい周波数帯域を広くし、共
振周波数を任意に設定できることから、同時スイッチン
グノイズとＥＭＩノイズを共に低減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体素子を収納す
るための半導体素子収納用パッケージや半導体素子や電
子部品が搭載される電子回路基板等に使用される多層配
線基板に関し、特に高速で動作する半導体素子を収納ま
たは搭載するのに好適な配線構造を有する多層配線基板
に関するものである。

【０００２】

【従来の技術】従来、マイクロプロセッサやＡＳＩＣ
（Application Specific Integrated Circuit）などに
代表される半導体素子をはじめとする電子部品が搭載さ
れ、電子回路基板等に使用される多層配線基板において
は、内部配線用の配線導体の形成にあたって、アルミナ
セラミックス等のセラミックスから成る絶縁層とタング
ステン（Ｗ）等の高融点金属から成る配線導体層とを交
互に積層して多層配線基板を形成していた。

【０００３】一方、情報処理能力の向上の要求が高まる
中で、半導体素子の動作速度の高速化が進み、内部配線
用の配線導体のうち信号配線には、特性インピーダンス
の整合や信号配線間のクロストークノイズの低減等の電
気特性の向上が求められてきた。そこで、このような要
求に対応するために信号配線の配線構造はストリップ線
路構造とされ、信号配線の上下に絶縁層を介して広面積
の電源配線層もしくは接地（グランド）配線層を形成し
ていた。

【０００４】しかしながら、このような多層配線基板で
は、絶縁層の比誘電率が10程度のアルミナセラミックス
等から成るために、信号配線間の電磁気的な結合が大き
くなることからクロストークノイズが増大し、その結
果、半導体素子の動作速度の高速化に対応できないとい
う問題点が発生する。

【０００５】そこで、比誘電率が10程度のアルミナセラ
ミックスに代えて比誘電率が３〜５と比較的小さいガラ
スエポキシ樹脂基材、ポリイミドまたはエポキシ樹脂等
の有機系材料を絶縁層とする多層配線基板が用いられる
ようになってきた。

【０００６】このような多層配線基板は、有機系材料か
ら成る絶縁層上にメッキ法、蒸着法またはスパッタリン
グ法等による薄膜形成技術を用いて銅（Ｃｕ）から成る
内部配線用導体膜を形成し、フォトリソグラフィ法やエ
ッチング法により微細なパターンの配線導体を有する配
線導体層を形成して、この絶縁層と配線導体層とを交互
に積層することによって、半導体素子の高速動作が可能
な多層配線基板を作製することが行なわれている。

【０００７】また、一方では半導体素子への電源供給に
関する問題点として、同時スイッチングノイズの問題点
が発生してきた。これは、半導体素子のスイッチングに
必要な電源電圧が、多層配線基板の外部から電源配線お
よび接地配線を通って供給されるため、電源配線もしく
は接地配線のインダクタンス成分により、半導体素子の
スイッチング動作が複数の信号配線で同時に起きた場合
に電源配線および接地配線にノイズが発生するものであ
る。

【０００８】このような問題点を解決するため、多層配
線基板内に広面積の電源配線層と接地配線層とが絶縁層
を介して対向形成されて成るキャパシタを内蔵する方法
が行なわれている。このように、広面積の電源配線層と
接地配線層とを対向形成することで数ｎＦという大きな
容量のキャパシタンス値のキャパシタを多層配線基板内
に内蔵することができ、内蔵キャパシタのインピーダン
ス値が小さくなることから同時スイッチングノイズを低
減することが可能となる。ここで、インピーダンス値は
インダクタンス値の平方根に比例し、キャパシタンス値
の平方根に反比例する。一般的に、内蔵キャパシタのイ
ンピーダンス値が小さくなると同時スイッチングノイズ
が低減されることが知られている。また、より大きな容
量のキャパシタンス値を得るために、複数のキャパシタ
を多層配線基板内に形成することも行われている。

【０００９】

【発明が解決しようとする課題】しかしながら、更なる
情報処理能力の向上が求められる中で、半導体素子の動
作周波数が１ＧＨｚを超えるといった動作速度の高速化
が急激に進んできた。このような中で、多層配線基板内
に伝送される電気信号の高調波成分により同時スイッチ
ングノイズが大きくなるという新たな問題点が発生して
きた。この高調波成分とはデジタル信号に含まれるより
高周波の周波数成分のことであり、半導体素子の動作周
波数（基本波）の整数倍の周波数で大きな成分を有し、
高調波成分の周波数が大きくなるに連れ成分が減少する
ものである。特に動作周波数の５倍程度までの周波数の
高調波成分が大きな成分を有することが知られている。
従って、半導体素子の動作周波数の５倍程度までの周波
数帯域においてもインピーダンス値を小さくする必要が
あることがわかってきた。このとき、従来の構造の多層
配線基板においては、単一のキャパシタンス値を有する
複数の内蔵キャパシタを形成した構造のため、その内蔵
キャパシタのインピーダンス特性が有する共振周波数を
半導体素子の動作周波数付近に設定することで、動作周
波数付近のインピーダンス値を小さくすることはできた
が、高調波成分の周波数帯域のインピーダンス値に関し
ては考慮されていなかった。従って、半導体素子の動作
周波数が低い領域では同時スイッチングノイズを低減す
ることができたが、動作周波数が数ＧＨｚ以上となる高
周波領域では内蔵キャパシタのインピーダンス値が大き
くなり、同時スイッチングノイズが大きくなるという問
題点を有していた。

【００１０】また、内蔵キャパシタのインピーダンス特
性に含まれる反共振周波数が、高調波成分の周波数と一
致する場合には、その高調波が電源配線および接地配線
の電磁気的ノイズとして作用するため、ＥＭＩ（Electr
o Magnetic Interference）ノイズが大きくなってしま
うという問題点があることもわかってきた。

【００１１】本発明は上記問題点を解決すべく完成され
たものであり、その目的は、同時スイッチングノイズと
ＥＭＩノイズを共に低減することができる、高速で動作
する半導体素子等の電子部品を搭載する電子回路基板等
に好適な多層配線基板を提供することにある。

【００１２】

【課題を解決するための手段】本発明の多層配線基板
は、複数の絶縁層が積層されて成る絶縁基板の上面に半
導体素子接続用電極および下面に半導体素子に電源供給
するための外部電極が設けられ、内部に電源配線層と接
地配線層とが前記絶縁層を挟んで対向配置されて形成さ
れた内蔵キャパシタを具備し、前記外部電極より前記内
蔵キャパシタを介して前記半導体素子に電源供給する多
層配線基板であって、前記内蔵キャパシタは、前記半導
体素子の動作周波数帯域から高調波成分の周波数帯域の
範囲において異なる共振周波数を有する複数のものが並
列接続されるように形成され、かつ前記異なる共振周波
数間に発生する反共振周波数における合成インピーダン
ス値が所定値以下であることを特徴とするものである。

【００１３】本発明の多層配線基板によれば、絶縁基板
の内部に電源配線層と接地配線層とが絶縁層を挟んで対
向配置されて形成された電源供給のための内蔵キャパシ
タを具備し、この内蔵キャパシタを半導体素子の動作周
波数帯域から高調波成分の周波数帯域の範囲において異
なる共振周波数を有する複数のものが並列接続されるよ
うに形成したことから、インピーダンス値が最も低い共
振周波数をそれぞれの内蔵キャパシタ毎に半導体素子の
動作周波数から高調波成分の周波数帯域の範囲で分散さ
せて設定することができ、さらに、異なる共振周波数間
に発生する反共振周波数における合成インピーダンス値
を所定値以下としたことから、半導体素子の動作周波数
から高調波成分の周波数帯域の範囲における合成インピ
ーダンス値を広い周波数帯域で小さくすることができ
る。

【００１４】また、反共振周波数における合成インピー
ダンス値を１Ω以下としたときには、電源配線層および
接地配線層のインダクタンス成分が小さくなり、半導体
素子の動作周波数が数ＧＨｚ以上の高周波帯域において
も、その高調波成分の周波数帯域を含めて同時スイッチ
ングノイズを低減することが可能となる。

【００１５】また、電源配線層および接地配線層を広面
積として数ｎＦという大きなキャパシタンス値を有する
内蔵キャパシタを形成することができるため、半導体素
子の動作周波数が数ＭＨｚと低い周波数帯域においても
同時スイッチングノイズを低減することが可能である。

【００１６】さらには、内蔵キャパシタのインピーダン
ス特性に含まれる反共振周波数を、複数の内蔵キャパシ
タのキャパシタンス値を制御することによって、電気信
号に含まれる高調波成分の周波数と一致しない周波数に
設定できることから、ＥＭＩノイズを低減することも可
能となる。

【００１７】

【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に基づき詳細に説明する。

【００１８】図１は本発明の多層配線基板の実施の形態
の一例を示す断面図である。図１において、１は多層配
線基板、２は絶縁基板であり、絶縁基板２は複数の絶縁
層２ａ〜２ｅが積層されて形成されている。この例の多
層配線基板１においては、絶縁層２ａ〜２ｅは基本的に
は同じ比誘電率を有する絶縁材料で形成されている。絶
縁層２ｂ上には信号配線群３が形成され、絶縁層２ｃ上
には信号配線群３に対向させて広面積の電源配線層もし
くは接地配線層４が形成されており、信号配線群３はマ
イクロストリップ線路構造を有している。

【００１９】このように信号配線群３に対向して広面積
の電源配線層もしくは接地配線層４を形成すると、信号
配線群３に含まれる信号配線間の電磁気的な結合が小さ
くなるため、信号配線間に生じるクロストークノイズを
低減することが可能となる。また、信号配線の配線幅お
よび信号配線群３と電源配線層もしくは接地配線層４と
の間に介在する絶縁層２ｂの厚みを適宜設定すること
で、信号配線群３の特性インピーダンスを任意の値に設
定することができるため、良好な伝送特性を有する信号
配線群３を形成することが可能となる。信号配線群３の
特性インピーダンスは、一般的には50Ωに設定される場
合が多い。

【００２０】なお、信号配線群３に含まれる複数の信号
配線は、それぞれ異なる電気信号を伝送するものとして
もよい。

【００２１】この例では、多層配線基板１の上面にはマ
イクロプロセッサやＡＳＩＣなどの半導体素子９が搭載
され、錫鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等
から成る導体バンプ10および半導体素子９を接続するた
めの半導体素子接続用電極８を介して多層配線基板１と
電気的に接続されている。また、多層配線基板１の半導
体素子９を搭載する上面と反対側の下面には半導体素子
９に電源供給を行なうための外部電極７を有している。

【００２２】また、５および６は４と同じく広面積の電
源配線層もしくは接地配線層であり、この例では、これ
ら電源配線層もしくは接地配線層４〜６により、多層配
線基板１内に２個の内蔵キャパシタが並列に形成されて
いる。このとき、電源配線層もしくは接地配線層４およ
び６と電源配線層もしくは接地配線層５は異なるもので
ある。つまり、４および６が電源配線層の場合、５は接
地配線層であり、４および６が接地配線層の場合、５は
電源配線層である。

【００２３】これを図５および図６を用いて詳細に説明
する。

【００２４】図５（ａ）は、本発明の多層配線基板の実
施の形態の一例を示す要部断面図であり、図１における
４および６が電源配線層であり、５が接地配線層の場合
のものである。図５（ａ）において、電源配線層63およ
び65は図１に示す電源配線層もしくは接地配線層６およ
び4に相当するものである。また、接地配線層70は図１
に示す電源配線層もしくは接地配線層５に相当するもの
である。図５（ａ）において、電源配線は外部電極61か
らビアホール62を通じて電源配線層63に接続され、ビア
ホール64を通じて電源配線層65に接続されるとともに、
ビアホール66を通じて半導体素子接続用電極67に接続さ
れている。また、接地配線は外部電極68からビアホール
69を通じて接地配線層70に接続され、ビアホール71を通
じて半導体素子接続用電極72に接続されている。これら
により、電源配線層63と接地配線層70との間に第一の内
蔵キャパシタが形成され、電源配線層65と接地配線層70
との間に第二の内蔵キャパシタが形成されていることか
ら、これらの電気回路は図５（ｂ）に示す電気回路図で
表すことができる。この図５（ｂ）から解るように、２
個の内蔵キャパシタは並列に接続されている。

【００２５】また、図６は、本発明の多層配線基板の実
施の形態の他の例を示す要部断面図であり、図１におけ
る４および６が接地配線層であり、５が電源配線層の場
合のものである。図６において、接地配線層88および90
は図１に示す電源配線層もしくは接地配線層６および4
に相当するものである。また、電源配線層83は図１に示
す電源配線層もしくは接地配線層５に相当するものであ
る。図６において、接地配線は外部電極86からビアホー
ル87を通じて接地配線層88に接続され、ビアホール89を
通じて接地配線層90に接続されるとともに、ビアホール
91を通じて半導体素子接続用電極92に接続されている。
また、電源配線は外部電極81からビアホール82を通じて
電源配線層83に接続され、ビアホール84を通じて半導体
素子接続用電極85に接続されている。これにより、接地
配線層88と電源配線層83との間に第一の内蔵キャパシタ
が形成され、接地配線層90と電源配線層83との間に第二
の内蔵キャパシタが形成されており、これらの電気回路
は図５（ｂ）と同様の電気回路図で表すことができる。
従って、この場合においても２個の内蔵キャパシタは並
列に接続されている。

【００２６】また、図１に示す例においては、上面に電
源配線層もしくは接地配線層５が形成された絶縁層２ｄ
の厚みは、上面に電源配線層もしくは接地配線層４が形
成された絶縁層２ｃの厚みより大きく設定されている。
これにより、電源配線層もしくは接地配線層４と電源配
線層もしくは接地配線層５との間に形成された第一の内
蔵キャパシタと、電源配線層もしくは接地配線層５と電
源配線層もしくは接地配線層６の間に形成された第二の
内蔵キャパシタとのキャパシタンス値が異なるものとな
り、図２に示すように、それぞれの内蔵キャパシタは異
なる共振周波数を含むインピーダンス特性となる。図２
は、本発明の多層配線基板における内蔵キャパシタのイ
ンピーダンス特性の一例を示す線図である。図２におい
て横軸は周波数を表し、縦軸は内蔵キャパシタのインピ
ーダンス値を表している。ここで、多層配線基板１内に
形成された内蔵キャパシタにおいて、共振周波数より周
波数の低い領域のインピーダンス特性はキャパシタンス
成分を示し、共振周波数より周波数の高い領域のインピ
ータンス特性はインダクタンス成分を示す傾向がある。
さらに、異なる共振周波数を有する複数のキャパシタが
並列に形成されている場合は、それぞれの内蔵キャパシ
タが有する共振周波数はそのままに、インピーダンス特
性の交点（反共振点）においてインピーダンス特性が合
成され、反共振点の周波数、つまり反共振周波数はそれ
ぞれのインピーダンス特性の交差する周波数となる。

【００２７】また、同時スイッチングノイズは広面積の
電源配線層もしくは接地配線層４〜６で形成された内蔵
キャパシタのインピーダンス値が小さいほど低減するこ
とができる。とりわけ、半導体素子９の動作周波数が数
ＧＨｚ以上の高周波領域においては、動作周波数の整数
倍の周波数において大きな成分をもつ高調波成分が含ま
れ、特に高調波成分が大きくなる半導体素子９の動作周
波数の５倍程度までの周波数帯を含む周波数領域のイン
ピーダンス値を低減することで、高速で動作する半導体
素子９の同時スイッチングノイズの低減が可能である。

【００２８】ここで、内蔵キャパシタのインピーダンス
値は共振周波数において最も小さくなる。本発明の多層
配線基板によれば、異なる共振周波数を有する複数の内
蔵キャパシタを並列に形成したことにより、それぞれの
内蔵キャパシタ毎に共振周波数を半導体素子９の動作周
波数帯域から高調波成分の周波数帯域の間の範囲で任意
に設定することが可能である。図２に示す例では、第一
の内蔵キャパシタのインピーダンス特性に含まれる共振
周波数を半導体素子９の動作周波数帯域に合わせ、第二
の内蔵キャパシタのインピーダンス特性に含まれる共振
周波数を高調波成分の周波数帯域に合わせている。内蔵
キャパシタのインピーダンス特性に含まれる共振周波数
は、広面積の電源配線層もしくは接地配線層４〜６で形
成された内蔵キャパシタのキャパシタンス値を変えるこ
とで任意に設定することが可能である。この例では、電
源配線層もしくは接地配線層４または５が形成された絶
縁層２ｃまたは２ｄの厚みを変えることで、内蔵キャパ
シタのキャパシタンス値を変えて、内蔵キャパシタのイ
ンピーダンス特性に含まれる共振周波数を所望の値に設
定している。なお、この例では、第二の内蔵キャパシタ
が形成された絶縁層２ｄの厚みは、第一の内蔵キャパシ
タが形成された絶縁層２ｃの厚みの１．５倍としてい
る。

【００２９】さらに、これらの共振周波数間に発生する
反共振周波数における合成インピーダンス値を所定値以
下としたことから、半導体素子９の動作周波数から高調
波成分の周波数帯域の範囲における合成インピーダンス
値を広い周波数帯域で小さくすることができる。ここ
で、複数の内蔵キャパシタのそれぞれのインピータンス
特性に含まれる共振周波数間に発生する反共周波数にお
ける合成インピーダンス値は、それぞれの内蔵キャパシ
タのキャパシタンス値と内蔵キャパシタの個数により、
任意に設定することが可能である。本発明の多層配線基
板における合成インピーダンス値の所定値は半導体素子
９の動作周波数と要求される同時スイッチングノイズ量
と、その要求特性を満たすようにから適宜設定される。

【００３０】また、反共振周波数における合成インピー
ダンス値を１Ω以下とすることにより、電源配線層もし
くは接地配線層４〜６のインダクタンス成分を極めて小
さく抑えることができ、半導体素子９の動作周波数が数
ＧＨｚ以上の高周波領域においても十分に効果的な同時
スイッチングノイズの低減を行なうことが可能となる。
ここで、合成インピーダンス値を１Ω以下とすることが
効果的な半導体素子９の動作周波数は１〜10ＧＨｚ程度
であり、その時の高調波成分の周波数は半導体素子９の
動作周波数の５倍で換算すると５〜50ＧＨｚ程度とな
る。

【００３１】なお、多層配線基板１内に形成された広面
積の電源配線層および接地配線層４〜６によって形成さ
れた内蔵キャパシタのインピーダンス特性に含まれる反
共振周波数が半導体素子９の動作周波数と一致すると、
ＥＭＩノイズが大きくなる傾向がある。従って、内蔵キ
ャパシタが有するインピーダンス特性の反共振周波数は
半導体素子９の動作周波数と一致しない周波数に設定す
ることが好ましく、これによりさらに効果的にＥＭＩノ
イズを低減することが可能となる。

【００３２】本発明の多層配線基板では、複数の内蔵キ
ャパシタのインピーダンス特性に含まれる共振周波数を
適宜設定することにより、反共振周波数を半導体素子９
の動作周波数と一致しない周波数に設定することが可能
なため、効果的にＥＭＩノイズを低減することが可能と
なる。

【００３３】次に、図３・４を用いて、本発明の多層配
線基板の実施の形態の他の例を説明する。図３は図１と
同様の断面図である。図３において、21は多層配線基
板、22は絶縁基板であり、絶縁基板22は複数の絶縁層22
ａ〜22ｅが積層されて形成されている。この例の多層配
線基板21においては、絶縁層22ａ〜22ｅは基本的には同
じ比誘電率を有する絶縁材料で形成されている。絶縁層
22ｂ上には信号配線群23が形成され、絶縁層22ｃ上には
信号配線群23に対向させて広面積の電源配線層もしくは
接地配線層24が形成されており、信号配線群23はマイク
ロストリップ線路構造を有している。

【００３４】なお、信号配線群23に含まれる複数の信号
配線は、それぞれ異なる電気信号を伝送するものとして
もよい。

【００３５】この例では、多層配線基板21の上面にはマ
イクロプロセッサやＡＳＩＣなどの半導体素子29が搭載
され、錫鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等
から成る導体バンプ30および半導体素子29を接続するた
めの半導体素子接続用電極28を介して多層配線基板21と
電気的に接続されている。また、多層配線基板21の半導
体素子29を搭載する上面と反対側の下面には半導体素子
29に電源供給を行なうための外部電極27を有している。

【００３６】また、25および26は24と同じく広面積の電
源配線層もしくは接地配線層であり、この例では、これ
ら電源配線層もしくは接地配線層24〜26により、多層配
線基板21内に２個の内蔵キャパシタが並列に形成されて
いる。このとき、電源配線層もしくは接地配線層24およ
び26と電源配線層もしくは接地配線層25は異なるもので
ある。つまり、24および26が電源配線層の場合、25は接
地配線層であり、24および26が接地配線層の場合、25は
電源配線層である。

【００３７】また、この例において、電源配線層もしく
は接地配線層24および25は略同一面積の広面積配線層で
あり、電源配線層もしくは接地配線層26は電源配線層も
しくは接地配線層24および25と比較して面積が小さい広
面積配線層で形成されている。これにより、電源配線層
もしくは接地配線層24と電源配線層もしくは接地配線層
25との間に第一の内蔵キャパシタが形成され、電源配線
層もしくは接地配線層25と電源配線層もしくは接地配線
層26の間に第一の内蔵キャパシタより電源配線層と接地
配線層の対向する面積が小さい第二の内蔵キャパシタが
形成されることとなる。そして、それぞれの内蔵キャパ
シタは電源配線層と接地配線層の対向する面積が異なる
ために、異なるキャパシタンス値を有するものとなり、
それぞれの内蔵キャパシタは異なる共振周波数を含むイ
ンピーダンス特性となる。

【００３８】この例では、第一の内蔵キャパシタのイン
ピーダンス特性に含まれる共振周波数を半導体素子29の
動作周波数帯域に合わせ、第二の内蔵キャパシタのイン
ピーダンス特性に含まれる共振周波数を高調波成分の周
波数帯域に合わせている。内蔵キャパシタのインピーダ
ンス特性に含まれる共振周波数は、広面積の電源配線層
もしくは接地配線層24〜26で形成された内蔵キャパシタ
のキャパシタンス値を変えることで任意に設定すること
が可能である。この例では、電源配線層もしくは接地配
線層24または26の広面積配線層の面積を変えることで、
内蔵キャパシタのキャパシタンス値を変えて、内蔵キャ
パシタのインピーダンス特性に含まれる共振周波数を所
望の値に設定している。

【００３９】さらに、これらの共振周波数間に発生する
反共振周波数における合成インピーダンス値を所定値以
下として、半導体素子29の動作周波数から高調波成分の
周波数帯域の範囲における合成インピーダンス値を広い
周波数帯域で小さくしている。特に、反共振周波数にお
ける合成インピーダンス値を１Ω以下とすることによ
り、電源配線層もしくは接地配線層24〜26のインダクタ
ンス成分を極めて小さく抑えることができ、半導体素子
29の動作周波数が数ＧＨｚ以上の高周波領域においても
十分に効果的な同時スイッチングノイズの低減を行なう
ことが可能となる。

【００４０】また、この例においても、複数の内蔵キャ
パシタのインピーダンス特性に含まれる共振周波数を適
宜設定することにより、反共振周波数を半導体素子29の
動作周波数と一致しない周波数に設定すると、さらに効
果的にＥＭＩノイズを低減することが可能となる。

【００４１】このような構造とすると、絶縁層厚みを変
えて異なる共振周波数を有する複数の内蔵キャパシタを
形成する場合に比べて、インピーダンス特性に含まれる
共振周波数の設定周波数範囲をより広げることが可能な
ため、半導体素子29の動作周波数の高速化により対応し
易くなる。

【００４２】なお、この例では電源配線層もしくは接地
配線層24に対して電源配線層もしくは接地配線層26の広
面積配線層の面積を小さくしているが、電源配線層もし
くは接地配線層26に対して電源配線層もしくは接地配線
層24の広面積配線層の面積を小さくしても同様の効果が
得られる。

【００４３】次に、図４は図１と同様の断面図である。
図４において、41は多層配線基板、42は絶縁基板であ
り、絶縁基板42は複数の絶縁層42ａ〜42ｅが積層されて
形成されている。この例の多層配線基板41においては、
絶縁層42ａ〜42ｃおよび42ｅは基本的には同じ比誘電率
を有する絶縁材料で形成されている。絶縁層42ｂ上には
信号配線群43が形成され、絶縁層42ｃ上には信号配線群
43に対向させて広面積の電源配線層もしくは接地配線層
44が形成されており、信号配線群43はマイクロストリッ
プ線路構造を有している。

【００４４】なお、信号配線群43に含まれる複数の信号
配線は、それぞれ異なる電気信号を伝送するものとして
もよい。

【００４５】この例では、多層配線基板41の上面にはマ
イクロプロセッサやＡＳＩＣなどの半導体素子49が搭載
され、錫鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等
から成る導体バンプ50および半導体素子49を接続するた
めの半導体素子接続用電極48を介して多層配線基板41と
電気的に接続されている。また、多層配線基板41の半導
体素子49を搭載する上面と反対側の下面には半導体素子
49に電源供給を行なうための外部電極47を有している。

【００４６】また、45および46は44と同じく広面積の電
源配線層もしくは接地配線層であり、この例では、これ
ら電源配線層もしくは接地配線層44〜46により、多層配
線基板41内に２個の内蔵キャパシタが並列に形成されて
いる。このとき、電源配線層もしくは接地配線層44およ
び46と電源配線層もしくは接地配線層45は異なるもので
ある。つまり、44および46が電源配線層の場合、45は接
地配線層であり、44および46が接地配線層の場合、45は
電源配線層である。

【００４７】また、この例において、上面に電源配線層
もしくは接地配線層45が形成された絶縁層42ｄは、上面
に電源配線層もしくは接地配線層44が形成された絶縁層
42ｃより比誘電率が大きい絶縁材料で形成されている。
これにより、電源配線層もしくは接地配線層44と電源配
線層もしくは接地配線層45との間に形成された第一の内
蔵キャパシタと、電源配線層もしくは接地配線層45と電
源配線層もしくは接地配線層46の間に形成された第二の
内蔵キャパシタとのキャパシタンス値が異なるものとな
り、それぞれの内蔵キャパシタは異なる共振周波数を含
むインピーダンス特性となる。

【００４８】この例では、第一の内蔵キャパシタのイン
ピーダンス特性に含まれる共振周波数を半導体素子49の
動作周波数帯域に合わせ、第二の内蔵キャパシタのイン
ピーダンス特性に含まれる共振周波数を高調波成分の周
波数帯域に合わせている。内蔵キャパシタのインピーダ
ンス特性に含まれる共振周波数は、広面積の電源配線層
もしくは接地配線層44〜46で形成された内蔵キャパシタ
のキャパシタンス値を変えることで任意に設定すること
が可能である。この例では、電源配線層もしくは接地配
線層44または45が形成された絶縁層42ｃまたは42ｄの比
誘電率を変えることで、内蔵キャパシタのキャパシタン
ス値を変えて、内蔵キャパシタのインピーダンス特性に
含まれる共振周波数を所望の値に設定している。

【００４９】さらに、これらの共振周波数間に発生する
反共振周波数における合成インピーダンス値を所定値以
下として、半導体素子49の動作周波数から高調波成分の
周波数帯域の範囲における合成インピーダンス値を広い
周波数帯域で小さくしている。特に、反共振周波数にお
ける合成インピーダンス値を１Ω以下とすることによ
り、電源配線層もしくは接地配線層44〜46のインダクタ
ンス成分を極めて小さく抑えることができ、半導体素子
49の動作周波数が数ＧＨｚ以上の高周波領域においても
十分に効果的な同時スイッチングノイズの低減を行なう
ことが可能となる。

【００５０】また、この例においても、複数の内蔵キャ
パシタのインピーダンス特性に含まれる共振周波数を適
宜設定することにより、反共振周波数を半導体素子49の
動作周波数と一致しない周波数に設定すると、さらに効
果的にＥＭＩノイズを低減することが可能となる。

【００５１】このような構造とすると、内蔵キャパシタ
のキャパシタンス値をより大きくすることができるた
め、さらなるインピーダンス値の低減が可能となる。

【００５２】なお、この例では絶縁層42ｄの比誘電率を
絶縁層42ｃの比誘電率より大きい構造としているが、絶
縁層42ｃの比誘電率を絶縁層42ｄの比誘電率より大きい
構造としても同様の効果が得られる。

【００５３】本発明の多層配線基板においては、同様の
配線構造をさらに多層に積層して多層配線基板を構成し
てもよい。

【００５４】また、信号配線の構造は、信号配線に対向
して形成された電源配線層もしくは接地配線層を有する
マイクロストリップ構造の他、信号配線の上下に電源配
線層もしくは接地配線層を有するストリップ構造、信号
配線に隣接して電源配線層もしくは接地配線層を形成し
たコプレーナ構造であってもよく、多層配線基板に要求
される仕様等に応じて適宜選択して用いることができ
る。

【００５５】また、チップ抵抗、薄膜抵抗、コイルイン
ダクタ、クロスインダクタ、チップコンデンサまたは電
解コンデンサ等といったものを取着して多層配線基板を
構成してもよい。

【００５６】また、各絶縁層の平面視における形状は、
正方形状や長方形状の他に、菱形状、六角形状または八
角形状等の形状であってもよい。

【００５７】そして、このような本発明の多層配線基板
は、半導体素子収納用パッケージ等の電子部品収納用パ
ッケージや電子部品搭載用基板、多数の半導体素子が搭
載されるいわゆるマルチチップモジュールやマルチチッ
プパッケージ、あるいはマザーボード等として使用され
る。

【００５８】本発明の多層配線基板おいて、各絶縁層
は、例えばセラミックグリーンシート積層法によって、
酸化アルミニウム質焼結体、窒化アルミニウム質焼結
体、炭化珪素質焼結体、窒化珪素質焼結体、ムライト質
焼結体またはガラスセラミックス等の無機絶縁材料を使
用して、あるいはポリイミド、エポキシ樹脂、フッ素樹
脂、ポリノルボルネンまたはベンゾシクロブテン等の有
機絶縁材料を使用して、あるいはセラミックス粉末等の
無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合
して成る複合絶縁材料などの電気絶縁材料を使用して形
成される。

【００５９】これらの絶縁層は以下のようにして作製さ
れる。例えば酸化アルミニウム質焼結体から成る場合で
あれば、まず、酸化アルミニウム、酸化珪素、酸化カル
シウムまたは酸化マグネシウム等の原料粉末に適当な有
機バインダや溶剤等を添加混合して泥漿状となすととも
に、これを従来周知のドクターブレード法を採用してシ
ート状となすことによってセラミックグリーンシートを
得る。そして、各信号配線群および各配線導体層と成る
金属ペーストを所定のパターンに印刷塗布して上下に積
層し、最後にこの積層体を還元雰囲気中、約1600℃の温
度で焼成することによって製作される。

【００６０】また、例えばエポキシ樹脂から成る場合で
あれば、一般に酸化アルミニウム質焼結体から成るセラ
ミックスやガラス繊維を織り込んだ布にエポキシ樹脂を
含浸させて形成されるガラスエポキシ樹脂等から成る絶
縁層の上面に、有機樹脂前駆体をスピンコート法もしく
はカーテンコート法等の塗布技術により被着させ、これ
を熱硬化処理することによって形成されるエポキシ樹脂
等の有機樹脂から成る絶縁層と、銅を無電解めっき法や
蒸着法等の薄膜形成技術およびフォトリソグラフィー技
術を採用することによって形成される薄膜配線導体層と
を交互に積層し、約170℃程度の温度で加熱硬化するこ
とによって製作される。

【００６１】これらの絶縁層の厚みとしては、使用する
材料の特性に応じて、要求される仕様に対応する機械的
強度や電気的特性等の条件を満たすように適宣設定され
る。

【００６２】また、異なる比誘電率を有する絶縁層を得
るための方法としては、例えば酸化アルミニウム、窒化
アルミニウム、炭化珪素、窒化珪素、ムライトまたはガ
ラスセラミックス等の無機絶縁材料や、あるいはポリイ
ミド、エポキシ樹脂、フッ素樹脂、ポリノルボルネンま
たはベンゾシクロブテン等の有機絶縁材料にチタン酸バ
リウム、チタン酸ストロンチウム、チタン酸カルシウム
またはチタン酸マグネシウム等の高誘電体材料の粉末を
添加混合し、しかるべき温度で加熱硬化することによっ
て、所望の比誘電率のものを得るようにすればよい。

【００６３】このとき、無機絶縁材料や有機絶縁材料に
添加混合する高誘電体材料の粒径は、無機絶縁材料ある
いは有機絶縁材料に高誘電体材料を添加混合したことに
よって起こる絶縁層内の比誘電率のバラツキの発生の低
下や、絶縁層の粘度変化による加工性の低下を低減する
ため、0.5μｍ〜50μｍの範囲とすることが望ましい。

【００６４】また、無機絶縁材料や有機絶縁材料に添加
混合する高誘電体材料の含有量は、絶縁層の比誘電率を
大きな値とするためと、無機絶縁材料や有機絶縁材料と
高誘電体材料の接着強度の低下を防止するために、５重
量％〜75重量％とすることが望ましい。

【００６５】また、各信号配線群や電源層もしくは接地
層としての広面積パターンは、例えばタングステン
（Ｗ）、モリブデン（Ｍｏ）、モリブデンマンガン（Ｍ
ｏ−Ｍｎ）、銅（Ｃｕ）、銀（Ａｇ）または銀パラジウ
ム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅
（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、クロム（Ｃ
ｒ）、チタン（Ｔｉ）、金（Ａｕ）またはニオブ（Ｎ
ｂ）やそれらの合金等の金属材料の薄膜等により形成す
ればよい。

【００６６】具体的には各信号配線群や電源層もしくは
接地層としての広面積パターンをＷの金属粉末メタライ
ズで形成する場合は、Ｗ粉末に適当な有機バインダや溶
剤等を添加混合して得た金属ペーストを絶縁層と成るセ
ラミックグリーンシートに所定のパターンに印刷塗布
し、これをセラミックグリーンシートの積層体とともに
焼成することによって形成することができる。

【００６７】他方、金属材料の薄膜で形成する場合は、
例えばスパッタリング法・真空蒸着法またはメッキ法に
より金属膜を形成した後、フォトリソグラフィ法により
所定の配線パターンに形成することができる。

【００６８】このような多層配線基板は、各信号配線群
が配設されている絶縁層の比誘電率に応じて、各信号配
線群の配線幅を適宣設定することで、各信号配線群の信
号配線の特性インピーダンス値を同一値とすることがで
きる。

【００６９】なお、本発明は上記の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を行なうことは何ら差し支えない。例え
ば、３つ以上の信号配線群を異なる絶縁層間に形成した
ものについて適用してもよい。また、多層配線基板内に
形成するキャパシタの数を３個以上としてもよい。さら
に、電源層もしくは接地層のパターンの形状を、多数の
開口部を有するいわゆるメッシュパターンの形状として
もよい。

【００７０】

【発明の効果】本発明の多層配線基板によれば、複数の
絶縁層が積層されて成る絶縁基板の上面に半導体素子接
続用電極および下面に半導体素子に電源供給するための
外部電極が設けられ、内部に電源配線層と接地配線層と
が絶縁層を挟んで対向配置されて形成された内蔵キャパ
シタを具備し、外部電極より内蔵キャパシタを介して半
導体素子に電源供給する多層配線基板であって、内蔵キ
ャパシタは、半導体素子の動作周波数帯域から高調波成
分の周波数帯域の範囲において異なる共振周波数を有す
る複数のものが並列接続されるように形成され、かつ異
なる共振周波数間に発生する反共振周波数における合成
インピーダンス値を所定値以下としたことにより、イン
ピーダンス値が最も低い共振周波数をそれぞれの内蔵キ
ャパシタ毎に半導体素子の動作周波数から高調波成分の
周波数帯域の範囲で分散させて設定することができ、半
導体素子の動作周波数から高調波成分の周波数帯域の範
囲における合成インピーダンス値を広い周波数帯域で小
さくすることができる。

【００７１】また、反共振周波数における合成インピー
ダンス値を１Ω以下としたことから、電源配線層および
接地配線層のインダクタンス成分が小さくなり、半導体
素子の動作周波数が数ＧＨｚ以上の高周波帯域において
も、その高調波成分の周波数帯域を含めて同時スイッチ
ングノイズを低減することができる。

【００７２】また、電源配線層および接地配線層を広面
積として数ｎＦという大きなキャパシタンス値を有する
内蔵キャパシタを形成することができるため、半導体素
子の動作周波数が数ＭＨｚと低い周波数帯域においても
同時スイッチングノイズを低減することができる。

【００７３】さらには、内蔵キャパシタのインピーダン
ス特性に含まれる反共振周波数を、複数の内蔵キャパシ
タのキャパシタンス値を制御することによって、電気信
号に含まれる高調波成分の周波数と一致しない周波数に
設定できることから、ＥＭＩノイズを低減することもで
きる。

【００７４】以上の結果、本発明によれば、同時スイッ
チングノイズとＥＭＩノイズを低減することができる、
高速で動作する半導体素子等の電子部品を搭載する電子
回路基板等に好適な多層配線配線基板を提供することが
できた。

【図面の簡単な説明】

【図１】本発明の多層配線基板の実施の形態の一例を示
す断面図である。

【図２】本発明の多層配線基板における内蔵キャパシタ
のインピーダンス特性の一例を示す線図である。

【図３】本発明の多層配線基板の実施の形態の他の例を
示す断面図である。

【図４】本発明の多層配線基板の実施の形態の他の例を
示す断面図である。

【図５】（ａ）は本発明の多層配線基板の実施の形態の
一例を示す要部断面図であり、（ｂ）は、本発明の多層
配線基板の内蔵キャパシタのインピーダンス特性の一例
を示す図である。

【図６】本発明の多層配線基板の実施の形態の一例を示
す要部断面図である。

【符号の説明】

１、21、41・・・多層配線基板２、22、42・・・絶縁基板２ａ〜２ｅ、22ａ〜22ｅ、42a〜42ｅ・・・絶縁層４、５、６、24、25、26、44、45、46・・・電源配線層
もしくは接地配線層７、27、47・・・外部電極８、28、48・・・半導体素子接続用電極９、29、49・・・半導体素子 61、81・・・電源配線用の外部電極 63、65、83・・・電源配線層 67、85・・・電源配線用の半導体素子接続用電極 68、86・・・接地配線用の外部電極 70、88、90・・・接地配線層 72、92・・・接地配線用の半導体素子接続用電極

Claims

【特許請求の範囲】

【請求項１】複数の絶縁層が積層されて成る絶縁基板
の上面に半導体素子接続用電極および下面に半導体素子
に電源供給するための外部電極が設けられ、内部に電源
配線層と接地配線層とが前記絶縁層を挟んで対向配置さ
れて形成された内蔵キャパシタを具備し、前記外部電極
より前記内蔵キャパシタを介して前記半導体素子に電源
供給する多層配線基板であって、前記内蔵キャパシタ
は、前記半導体素子の動作周波数帯域から高調波成分の
周波数帯域の範囲において異なる共振周波数を有する複
数のものが並列接続されるように形成され、かつ前記異
なる共振周波数間に発生する反共振周波数における合成
インピーダンス値が所定値以下であることを特徴とする
多層配線基板。
【請求項２】前記反共振周波数における合成インピー
ダンス値を１Ω以下としたことを特徴とする請求項１記
載の多層配線基板。