[go: up one dir, main page]

JP2002158189A - Conductor thin film deposition method - Google Patents

Conductor thin film deposition method

Info

Publication number
JP2002158189A
JP2002158189A JP2000355469A JP2000355469A JP2002158189A JP 2002158189 A JP2002158189 A JP 2002158189A JP 2000355469 A JP2000355469 A JP 2000355469A JP 2000355469 A JP2000355469 A JP 2000355469A JP 2002158189 A JP2002158189 A JP 2002158189A
Authority
JP
Japan
Prior art keywords
thin film
target
zrn
oxygen
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000355469A
Other languages
Japanese (ja)
Inventor
Susumu Hotta
將 堀田
Sadayoshi Horii
貞義 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Corp filed Critical Japan Science and Technology Corp
Priority to JP2000355469A priority Critical patent/JP2002158189A/en
Publication of JP2002158189A publication Critical patent/JP2002158189A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 ZrN,TiN等の緩衝膜の酸化を防止しな
がら、Ir,Pt等の導電体薄膜を堆積させ、良好なオ
ーミックコンタクト特性を呈する強誘電体メモリを得
る。 【構成】 金属Ir又は金属Pt製ターゲット1のエロ
ージョン領域2から外れた部分に単数又は複数の酸素ゲ
ッタリング材3を固着し、ターゲットのスパッタリング
で生じたIr又はPt粒子をシリコン基板に設けられた
緩衝膜上に堆積させる。酸素ゲッタリング材3として
は、Zr,Ti,Hf,Y,Al,Ce,Mg等の小片
やリング片が使用される。緩衝膜には、ZrN,Ti
N,TaSiN,Ti1-xAlxN等がある。
(57) Abstract: A ferroelectric memory exhibiting good ohmic contact characteristics is obtained by depositing a conductive thin film such as Ir or Pt while preventing oxidation of a buffer film such as ZrN or TiN. A single or a plurality of oxygen gettering materials 3 are fixed to portions of a target 1 made of a metal Ir or metal Pt outside an erosion region 2, and Ir or Pt particles generated by sputtering of the target are provided on a silicon substrate. Deposit on buffer film. As the oxygen gettering material 3, small pieces or ring pieces of Zr, Ti, Hf, Y, Al, Ce, Mg or the like are used. ZrN, Ti
N, TaSiN, Ti 1-x Al x N, and the like.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、強誘電体メモリを始め
とする電子デバイスの作製に必要な導電体薄膜を堆積す
る方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for depositing a conductive thin film required for manufacturing electronic devices such as ferroelectric memories.

【0002】[0002]

【従来の技術】半導体シリコンと強誘電体薄膜を組み合
わせた1トランジスタ+1キャパシタの強誘電体メモリ
は、圧電性,焦電性,高誘電率,キュリー温度相転移率
等に特異な物性を呈することを活用し、民生用及び産業
用の各種分野で使用されている。強誘電体メモリの作製
に際し、シリコン基板上に強誘電体薄膜を直接堆積する
と強誘電体が基板のSiと反応することから、シリコン
基板と強誘電体薄膜との間に反応抑制用の導電体薄膜を
介在させる必要がある。
2. Description of the Related Art A 1-transistor + 1-capacitor ferroelectric memory combining a semiconductor silicon and a ferroelectric thin film exhibits unique physical properties such as piezoelectricity, pyroelectricity, high dielectric constant, and Curie temperature phase transition rate. It is used in various fields for consumer and industrial use. When a ferroelectric thin film is directly deposited on a silicon substrate during the manufacture of a ferroelectric memory, the ferroelectric reacts with the Si of the substrate, and therefore a conductor for suppressing the reaction between the silicon substrate and the ferroelectric thin film. It is necessary to interpose a thin film.

【0003】導電体薄膜としては、低抵抗で十分な耐酸
化性をもち、シリコン基板とのオーミックコンタクトが
良好で且つ強誘電体薄膜の特性を劣化させないものが望
ましい。低い接触抵抗を示す限り、多少酸化する材質で
あっても使用可能である。具体的には、Ir/ZrN,
Ir/TiN,Pt/TiN等の導電体薄膜と緩衝膜と
の2層構造が知られている。また、Ti又はWの緩衝膜
を介してPt,Pd等の導電体薄膜を形成することが特
開平6−57411号公報で紹介されている。
It is desirable that the conductive thin film has low resistance and sufficient oxidation resistance, has good ohmic contact with the silicon substrate, and does not deteriorate the characteristics of the ferroelectric thin film. As long as the material exhibits low contact resistance, it can be used even if the material is slightly oxidized. Specifically, Ir / ZrN,
A two-layer structure of a conductive thin film such as Ir / TiN or Pt / TiN and a buffer film is known. Further, formation of a conductive thin film of Pt, Pd, or the like via a buffer film of Ti or W is introduced in Japanese Patent Application Laid-Open No. 6-57411.

【0004】スパッタリング法で堆積するIr,Pt等
の導電体薄膜は、酸化物であるPZT(チタン酸ジルコ
ン酸鉛)等の強誘電体薄膜の強誘電性を劣化させずに、
下層の緩衝膜やシリコン基板Siへの酸素の拡散を抑制
する電極である。Ir,Pt等の導電体薄膜とシリコン
基板との間に介在させるZrN,TiN等の緩衝膜は、
Ir,Pt等の導電体薄膜とシリコン基板との間の反応
を防ぎ、両者間で良好なオーミックコンタクトを得る。
[0004] Conductive thin films such as Ir and Pt deposited by a sputtering method can be used without deteriorating the ferroelectricity of ferroelectric thin films such as oxides such as PZT (lead zirconate titanate).
It is an electrode for suppressing the diffusion of oxygen into the lower buffer film and the silicon substrate Si. A buffer film such as ZrN or TiN interposed between a silicon thin film and a conductor thin film such as Ir or Pt
A reaction between a conductive thin film of Ir, Pt or the like and a silicon substrate is prevented, and a good ohmic contact is obtained between the two.

【0005】[0005]

【発明が解決しようとする課題】しかし、導電体薄膜材
料として使用されているIr,Ptは、酸素に対して強
い触媒作用を呈する。そのため、TiN,ZrN等の緩
衝膜上にIr,Pt等をスパッタリング法で堆積させる
際、仮に4×10-6Pa程度の高真空度まで排気した真
空雰囲気であっても、僅かに残留している酸素やH
2O,CO,CO2等の酸素含有化合物が活性化し、緩衝
膜を酸化する。緩衝膜の酸化は、接触抵抗を増加させ、
強誘電体メモリのデバイス動作を遅くする原因となる。
However, Ir and Pt used as a conductive thin film material exhibit a strong catalytic action on oxygen. Therefore, when depositing Ir, Pt, or the like on a buffer film of TiN, ZrN, or the like by a sputtering method, even if the vacuum atmosphere is evacuated to a high degree of vacuum of about 4 × 10 −6 Pa, a small amount remains. Oxygen and H
Oxygen-containing compounds such as 2 O, CO and CO 2 are activated and oxidize the buffer film. Oxidation of the buffer film increases the contact resistance,
This may slow down the device operation of the ferroelectric memory.

【0006】緩衝膜の酸化は、導電体薄膜の堆積温度を
下げることによって少なくなるが、良好なオーミックコ
ンタクトの確保に必要な程度にまで酸化を抑制できな
い。電子ビーム蒸着法で導電体薄膜を堆積させても、系
全体の温度上昇が避けられず、酸素分圧も上昇する。ま
た、電子ビーム蒸着法は、高価な超真空装置を必要と
し、作業性,量産化の面でも問題がある。
[0006] Oxidation of the buffer film is reduced by lowering the deposition temperature of the conductive thin film, but the oxidation cannot be suppressed to an extent necessary for securing good ohmic contact. Even if a conductive thin film is deposited by an electron beam evaporation method, an increase in the temperature of the entire system is unavoidable, and the oxygen partial pressure also increases. Further, the electron beam evaporation method requires an expensive ultra-vacuum apparatus, and has problems in workability and mass production.

【0007】[0007]

【課題を解決するための手段】本発明は、このような問
題を解消すべく案出されたものであり、酸素ゲッタリン
グ作用の強いZr,Ti等を反応雰囲気に保持すること
により、緩衝膜の酸化を防止しながら導電体薄膜を堆積
させ、高性能の強誘電体メモリを作製することを目的と
する。
SUMMARY OF THE INVENTION The present invention has been devised to solve such a problem. A buffer film is formed by maintaining Zr, Ti, or the like having a strong oxygen gettering action in a reaction atmosphere. It is an object of the present invention to produce a high-performance ferroelectric memory by depositing a conductive thin film while preventing oxidation of the ferroelectric memory.

【0008】本発明の導電体薄膜堆積法は、その目的を
達成するため、金属Ir又は金属Pt製ターゲットのエ
ロージョン領域から外れた部分に単数又は複数の酸素ゲ
ッタリング材を固着し、ターゲットのスパッタリングで
生じたIr又はPt粒子をシリコン基板に設けられた緩
衝膜上に堆積させることを特徴とする。酸素ゲッタリン
グ材としては、Zr,Ti,Hf,Y,Al,Ce、M
g等が使用される。緩衝膜には、ZrN,TiN,Ta
N,TaSiN,Ti1-xAlxN等がある。
In order to achieve the object, the conductor thin film deposition method of the present invention fixes one or more oxygen gettering materials on a portion of the target made of metal Ir or metal Pt outside the erosion region, and sputters the target. Is characterized in that the Ir or Pt particles generated in the above are deposited on a buffer film provided on a silicon substrate. As the oxygen gettering material, Zr, Ti, Hf, Y, Al, Ce, M
g etc. are used. ZrN, TiN, Ta is used for the buffer film.
N, TaSiN, Ti 1-x Al x N, and the like.

【0009】[0009]

【作用】本発明で使用するターゲットは、金属Ir又は
金属Pt製ターゲット1の周辺近傍に単数又は複数の酸
素ゲッタリング材3を固着している。酸素ゲッタリング
材3としては、複数の小片を同心円状に配置(図1a)
し、或いはリング片をターゲット1の周辺に配置(図1
b)したものであっても良い。ターゲットとしては、図
1の円板状に限らず、長方形,正方形,多角形等のター
ゲットも使用可能である。何れの場合も、酸素ゲッタリ
ング材3の固着位置は、スパッタリング反応が最も活発
なエロージョン領域2(図2)を避けた位置に選定され
る。或いは、ターゲットを構成するIrやPtに酸素ゲ
ッタリング材3を混入又は合金化することもできる。
The target used in the present invention has one or more oxygen gettering members 3 fixed in the vicinity of the periphery of the target 1 made of metal Ir or metal Pt. As the oxygen gettering material 3, a plurality of small pieces are arranged concentrically (FIG. 1a).
Or place a ring piece around the target 1 (see FIG. 1).
b). The target is not limited to the disk shape shown in FIG. 1, but a rectangular, square, or polygonal target can also be used. In any case, the fixing position of the oxygen gettering material 3 is selected at a position avoiding the erosion region 2 (FIG. 2) where the sputtering reaction is most active. Alternatively, the oxygen gettering material 3 can be mixed or alloyed with Ir or Pt constituting the target.

【0010】酸素ゲッタリング材3が固着されたターゲ
ット1をスパッタリングすると、生じたIr,Pt等の
粒子がシリコン基板上の緩衝膜に堆積し導電体薄膜を形
成するが、併せて少量の酸素ゲッタリング材3がスパッ
タリングされる。酸素ゲッタリング材3のスパッタリン
グで生じた僅かな量のZrやTiがスパッタリング雰囲
気の残留酸素を捕捉し、ZrN,TiN等の緩衝膜の酸
化を防止する。残留酸素を捕捉したZr,Tiは酸化物
として導電体薄膜に混入することもあるが、混入量は1
%以下の少量に留まり、強誘電体メモリの性能に悪影響
を及ぼすことはない。
When the target 1 to which the oxygen gettering material 3 is fixed is sputtered, particles such as Ir and Pt are deposited on the buffer film on the silicon substrate to form a conductive thin film. The ring material 3 is sputtered. A small amount of Zr or Ti generated by sputtering the oxygen gettering material 3 captures residual oxygen in the sputtering atmosphere and prevents oxidation of buffer films such as ZrN and TiN. Zr and Ti trapped in residual oxygen may be mixed as oxides into the conductive thin film, but the mixed amount is 1%.
% And does not adversely affect the performance of the ferroelectric memory.

【0011】酸素ゲッタリング材3により残留酸素が捕
捉されるため、スパッタリング雰囲気に含まれている残
留酸素の影響が排除され、接触抵抗が低く良好なオーミ
ックコンタクトで導電体薄膜を形成できる。この点、従
来の成膜法では、オーミックコンタクトを改善するため
に超真空度が必要とされ、作業性,成膜性を上げる上で
のネックになっていた。実際、本発明に従って製造され
る強誘電体メモリでは、電子ビーム蒸着等で使用されて
いた超真空を必要とすることなく、従来の1Ω・cm2
オーダに比較して3桁以上小さな500μΩ・cm2
度にまで接触抵抗を下げることができる。
Since the residual oxygen is trapped by the oxygen gettering material 3, the effect of the residual oxygen contained in the sputtering atmosphere is eliminated, and a conductive thin film can be formed with a low contact resistance and good ohmic contact. In this respect, the conventional film forming method requires an ultra-vacuum degree to improve the ohmic contact, which has been a bottleneck in improving workability and film forming property. In fact, the ferroelectric memory manufactured according to the present invention does not require the ultra-vacuum used for electron beam evaporation or the like, and can reduce the conventional 1 Ω · cm 2
The contact resistance can be reduced to about 500 μΩ · cm 2 which is smaller than the order by at least three orders of magnitude.

【0012】[0012]

【実施例】シリコン基板上に設けたZrN緩衝膜にIr
導電体薄膜をスパッタリング法で堆積させる場合を例に
とって本発明を具体的に説明する。本実施例では、外径
98mmの金属Ir製ターゲット1を使用した。金属I
r製ターゲット1をセットしてスパッタリングすると
き、内径50mmから外径60mmの円周部がエロージ
ョン領域2となっていた。そこで、エロージョン領域2
から外周方向に離れた位置で複数のZr小片3を等間隔
で同心円状に配置した。
[Embodiment] Ir was added to a ZrN buffer film provided on a silicon substrate.
The present invention will be specifically described by taking a case where a conductor thin film is deposited by a sputtering method as an example. In the present embodiment, a metal Ir target 1 having an outer diameter of 98 mm was used. Metal I
When the target 1 made of r was set and sputtering was performed, the erosion region 2 was a circumferential portion having an inner diameter of 50 mm to an outer diameter of 60 mm. Therefore, erosion area 2
A plurality of Zr small pieces 3 are arranged concentrically at equal intervals at positions spaced apart from the outer periphery.

【0013】Zr小片3が固着された金属Ir製ターゲ
ット1を真空チャンバにセットし、真空チャンバを圧力
0.5PaのN2−4%H2雰囲気に維持し、出力100
W,放電時間8分,堆積速度25nm/分の条件下でI
rをスパッタリングした。シリコン基板には、膜厚10
0nmの(100)ZrN薄膜をエピタキシャル成長さ
せた(100)シリコン基板を使用した。比較のため、
Zr小片3を固着していないターゲット1を使用し、雰
囲気:N 2−4%H2,圧力:0.4Pa,出力:100
W,放電時間:8分,堆積速度:25nm/分の条件下
でIrを同様にスパッタリングした。
A metal Ir target to which Zr small pieces 3 are fixed.
1 is set in the vacuum chamber, and the vacuum chamber is pressurized.
0.5Pa NTwo-4% HTwoMaintain the atmosphere and output 100
W, discharge time 8 minutes, deposition rate 25 nm / min.
r was sputtered. The silicon substrate has a film thickness of 10
Epitaxially grown 0 nm (100) ZrN thin film
A (100) silicon substrate was used. For comparison,
Using the target 1 to which the Zr pieces 3 are not fixed,
Ambient: N Two-4% HTwo, Pressure: 0.4 Pa, output: 100
W, discharge time: 8 minutes, deposition rate: 25 nm / min
Ir was similarly sputtered.

【0014】Ir導電体薄膜を堆積させたそれぞれの試
料をX線回折したところ、図3の回折パターンにみられ
るように、Zr小片のないターゲット1から作製された
薄膜では、Ir堆積前に比較してZrNのピーク強度が
30%程度弱くなっていた(図3a)。ピーク強度の低
下は、Irの堆積時に活性化した残留酸素によってZr
N薄膜が酸化した結果と推察される。実際、Ir堆積後
のシリコン基板をX線光電子分光分析(XPS)したと
ころ、ZrN薄膜に多量のOが混入しており(図4
a)、ZrN薄膜の酸化が進行していることが確認され
た。また、ZrN薄膜/Ir薄膜の界面抵抗を測定した
ところ、1Ω・cm2と高い値を示した。
When each sample on which the Ir conductor thin film was deposited was subjected to X-ray diffraction, as shown in the diffraction pattern of FIG. 3, the thin film produced from the target 1 without Zr small pieces was compared before the Ir deposition. As a result, the peak intensity of ZrN was reduced by about 30% (FIG. 3a). The decrease in peak intensity is due to the residual oxygen activated during the deposition of Ir
This is presumed to be the result of oxidation of the N thin film. Actually, X-ray photoelectron spectroscopy (XPS) of the silicon substrate after the Ir deposition showed that a large amount of O was mixed in the ZrN thin film (FIG. 4).
a) It was confirmed that the oxidation of the ZrN thin film was progressing. When the interface resistance of the ZrN thin film / Ir thin film was measured, it showed a high value of 1 Ω · cm 2 .

【0015】これに対し、Zr小片3を固着したターゲ
ット1からIr導電体薄膜を堆積させた場合、Irの堆
積前後でZrNのピーク強度にほとんど変化がみられな
かった(図3b)。この結果から、ターゲット1に固着
したZr小片3の酸素ゲッタリング作用によって雰囲気
中に残留している酸素が捕捉され、ZrN薄膜の酸化が
抑制されていることが窺われる。また、Ir導電体薄膜
堆積後のシリコン基板をX線光電子分光分析(XPS)
したところ、酸素混入のレベルが低く抑えられており
(図4b)、強誘電体メモリとしての特性に何ら悪影響
を及ぼすものでないことが判った。ZrN薄膜/Ir薄
膜の界面抵抗も、500μΩ・cm2と大幅に低下して
いた。
On the other hand, when an Ir conductor thin film was deposited from the target 1 to which the Zr small pieces 3 were fixed, the peak intensity of ZrN hardly changed before and after the deposition of Ir (FIG. 3B). This result indicates that oxygen remaining in the atmosphere is captured by the oxygen gettering action of the Zr small pieces 3 fixed to the target 1, and the oxidation of the ZrN thin film is suppressed. Further, the silicon substrate after the deposition of the Ir conductor thin film was subjected to X-ray photoelectron spectroscopy (XPS).
As a result, it was found that the level of oxygen contamination was kept low (FIG. 4B), and that the characteristics as a ferroelectric memory were not adversely affected. The interface resistance between the ZrN thin film / Ir thin film was also significantly reduced to 500 μΩ · cm 2 .

【0016】[0016]

【発明の効果】以上に説明したように、本発明において
は、Zr,Ti等の酸素ゲッタリング材3を固着したタ
ーゲットを用い、Ir,Pt等の導電体薄膜材料と共に
僅かな量のZr,Ti等をスパッタリングしている。ス
パッタリングで生じたZr,Ti等は、スパッタリング
雰囲気に残留している酸素を捕捉し,ZrN,TiN等
の緩衝膜の酸化を防止する。その結果、良好なオーミッ
クコンタクトを呈する薄膜構造となり、高速作動する強
誘電体メモリが得られる。
As described above, in the present invention, a target having an oxygen gettering material 3 such as Zr or Ti fixed thereto is used, and a small amount of Zr, Ti is used together with a conductive thin film material such as Ir or Pt. Sputtering Ti etc. Zr, Ti and the like generated by sputtering capture oxygen remaining in the sputtering atmosphere and prevent oxidation of buffer films such as ZrN and TiN. As a result, a thin film structure exhibiting good ohmic contact is obtained, and a ferroelectric memory which operates at high speed can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明で使用されるターゲットの数例FIG. 1 shows several examples of targets used in the present invention.

【図2】 実施例で使用した金属Ir製ターゲットFIG. 2 shows a target made of metal Ir used in Examples.

【図3】 Zr小片の有無が導電体薄膜堆積前後におけ
るZrN緩衝膜のピーク強度に及ぼす影響を表したグラ
FIG. 3 is a graph showing the effect of the presence or absence of small Zr pieces on the peak intensity of a ZrN buffer film before and after deposition of a conductive thin film.

【図4】 Zr小片の有無がZrN緩衝膜の酸化に及ぼ
す影響を表したグラフ
FIG. 4 is a graph showing the effect of the presence or absence of small Zr pieces on the oxidation of a ZrN buffer film.

【符号の説明】[Explanation of symbols]

1:ターゲット(金属Ir製ターゲット) 2:エロージョン領域 3:酸素ゲッタリング材(Zr小片) 1: Target (Metal Ir target) 2: Erosion region 3: Oxygen gettering material (Zr small piece)

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K029 AA06 BA02 BC03 BD01 CA05 DC03 4M104 BB04 BB06 DD40 GG16 5F083 FR02 GA02 JA15 JA38 JA40 PR22  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4K029 AA06 BA02 BC03 BD01 CA05 DC03 4M104 BB04 BB06 DD40 GG16 5F083 FR02 GA02 JA15 JA38 JA40 PR22

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 金属Ir又は金属Pt製ターゲットのエ
ロージョン領域から外れた部分に単数又は複数の酸素ゲ
ッタリング材を固着し、ターゲットのスパッタリングで
生じたIr又はPt粒子をシリコン基板に設けられた緩
衝膜上に堆積させることを特徴とする導電体薄膜の堆積
法。
At least one oxygen gettering material is fixed to a portion of a target made of metal Ir or metal Pt outside an erosion region, and Ir or Pt particles generated by sputtering the target are buffered on a silicon substrate. A method for depositing a conductive thin film, comprising depositing on a film.
【請求項2】 Zr,Ti,Hf,Y,Al,Ce,M
gから選ばれた1種又は2種以上を酸素ゲッタリング材
として使用する請求項1記載の導電体薄膜の堆積法。
2. Zr, Ti, Hf, Y, Al, Ce, M
2. The method according to claim 1, wherein one or more kinds selected from g are used as the oxygen gettering material.
JP2000355469A 2000-11-22 2000-11-22 Conductor thin film deposition method Pending JP2002158189A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000355469A JP2002158189A (en) 2000-11-22 2000-11-22 Conductor thin film deposition method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000355469A JP2002158189A (en) 2000-11-22 2000-11-22 Conductor thin film deposition method

Publications (1)

Publication Number Publication Date
JP2002158189A true JP2002158189A (en) 2002-05-31

Family

ID=18827880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000355469A Pending JP2002158189A (en) 2000-11-22 2000-11-22 Conductor thin film deposition method

Country Status (1)

Country Link
JP (1) JP2002158189A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5731085B2 (en) * 2013-02-05 2015-06-10 キヤノンアネルバ株式会社 Deposition equipment
CN108149204A (en) * 2016-12-05 2018-06-12 宁波江丰电子材料股份有限公司 The ring structure of long-life
JP2022156094A (en) * 2021-03-31 2022-10-14 芝浦メカトロニクス株式会社 Film forming apparatus and film forming method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5731085B2 (en) * 2013-02-05 2015-06-10 キヤノンアネルバ株式会社 Deposition equipment
CN108149204A (en) * 2016-12-05 2018-06-12 宁波江丰电子材料股份有限公司 The ring structure of long-life
CN108149204B (en) * 2016-12-05 2020-03-10 宁波江丰电子材料股份有限公司 Long-life ring structure
JP2022156094A (en) * 2021-03-31 2022-10-14 芝浦メカトロニクス株式会社 Film forming apparatus and film forming method
JP7656466B2 (en) 2021-03-31 2025-04-03 芝浦メカトロニクス株式会社 Film forming apparatus and film forming method

Similar Documents

Publication Publication Date Title
US6897513B2 (en) Perovskite-type material forming methods, capacitor dielectric forming methods, and capacitor constructions
CN1193422C (en) Production process of high-quality plumbous zirconate titanate film for ferroelectric memory intergrated circuit
US9887083B2 (en) Methods of forming capacitors
JP5487182B2 (en) Sputter target
US6670668B2 (en) Microelectronic structure, method for fabricating it and its use in a memory cell
KR20060048987A (en) Ferroelectric Capacitors, Manufacturing Method and Ferroelectric Memory Device
JP3435633B2 (en) Thin film laminate, thin film capacitor, and method of manufacturing the same
JP2002043644A (en) Thin film piezoelectric element
US6630702B2 (en) Method of using titanium doped aluminum oxide for passivation of ferroelectric materials and devices including the same
US6236113B1 (en) Iridium composite barrier structure and method for same
JPH07263570A (en) Method for manufacturing dielectric device
JP3608459B2 (en) Thin film laminate, ferroelectric thin film element, and manufacturing method thereof
JP2002158189A (en) Conductor thin film deposition method
CN106463608B (en) The manufacturing method of pzt thin film laminated body and pzt thin film laminated body
JP2000355760A (en) Sputter target, barrier film and electronic components
JP4471668B2 (en) Capacitor and nonvolatile memory device using the capacitor
JP6569149B2 (en) Ferroelectric ceramics, ferroelectric memory and manufacturing method thereof
KR100490174B1 (en) PRO conductive interfacial layer for improvement of ferroelectric properties of PZT thin films for use memory capacity and preparing method thereof
JP2001244482A (en) Semiconductor element and manufacturing method therefor
CN120786901A (en) Ferroelectric memory structure
JP3172665B2 (en) Dielectric thin film capacitor element and method of manufacturing the same
CN115881702A (en) A method of regulating the ferroelectricity of hafnium oxide-based ferroelectric materials by using alloy electrodes
JP2001102544A (en) Thin film capacitor and method of manufacturing the same
CN119384212A (en) Semiconductor structure and manufacturing method thereof, and electronic device
JPH11340427A (en) Strong derivative nonvolatile memory and method of manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040129