JP2002152968A

JP2002152968A - 逆流防止回路

Info

Publication number: JP2002152968A
Application number: JP2000344008A
Authority: JP
Inventors: Koji Yamaguchi; 幸路山口; Seishi Tsukimoto; 誠士月元
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-11-10
Filing date: 2000-11-10
Publication date: 2002-05-24

Abstract

(57)【要約】【課題】通常動作時に負荷に供給される順方向電流によ
る電力損失を低減することができ、且つ、電源の１つに
短絡障害が発生した場合、又は、電源の１つに出力電圧
が急上昇する障害が発生した場合に、過渡的に流れる逆
方向電流を抑圧すると共に電流遮断時間を短縮すること
ができる逆流防止回路を提供する。【解決手段】ボディ・ダイオードのアノード側を電源の
高電圧側端子に接続され、ボディ・ダイオードのカソー
ド側を負荷の高電圧側端子に接続される電界効果トラン
ジスタと、該電源の端子電圧から所定の基準電圧を生成
する基準電源と、一方の入力端子に該電源の高電圧側端
子の電圧より該基準電圧だけ低い電圧を印加され、もう
一方の入力端子に負荷の高電圧側端子の電圧を印加さ
れ、該電界効果トランジスタのゲートに出力端子を接続
される差動増幅器とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の電源を並列
接続して負荷に駆動電流を供給する電源システムにおけ
る、各々の電源の出力端子と負荷の間に挿入する逆流防
止回路に係り、特に、該各々の電源が正常に動作してい
る時（以降、「通常動作時」と記載する。）に該逆流防
止回路を流れて負荷に供給される電流（これを「順方向
電流」と呼ぶことにする。）による電力損失を低減する
ことができ、且つ、並列接続されている電源の１つに短
絡障害が発生した場合、又は、並列接続されている電源
の１つに出力電圧が急上昇する障害が発生した場合に、
過渡的に該逆流防止回路を順方向電流とは逆方向に流れ
る電流（これを「逆方向電流」と呼ぶことにする。）を
抑圧すると共に逆方向電流が流れる時間（これを「電流
遮断時間」と呼ぶことにする。）を短縮ことができる逆
流防止回路に関する。

【０００２】もとより、情報処理機器や通信機器の信頼
度は高く設計されているものであるが、ＩＴ（「Inform
ation Technology」の頭文字による略語で、「情報技
術」とか「情報テクノロジ」と訳される。）時代にあっ
ては、情報処理機器や通信機器は社会のインフラ・スト
ラクチャであるので、これらに要求される信頼度は一層
高いものになる。信頼度を高めるには、情報処理機器や
通信機器本来の機能を実現する構成単位の信頼度が高く
なければならないのは当然であるが、情報処理機器や通
信機器本来の機能を実現する構成単位に駆動電流を供給
する電源の信頼度も高くなければならない。

【０００３】勿論、電源単体の信頼度の向上が着実に図
られているが、更に高い信頼度を実現するために、複数
の電源を並列接続して負荷に駆動電流を供給する電源シ
ステムが適用されるケースが増加している。

【０００４】図１５は、２つの電源を並列接続する場合
を示す図である。

【０００５】図１５において、１は、第一の電源、１ａ
は第二の電源、２は、第一の電源１の出力端子側に挿入
される第一の逆流防止回路、２ａは、第二の電源１ａの
出力端子側に挿入される第二の逆流防止回路、３は、第
一の電源１及び第二の電源１ａから駆動電流の供給を受
ける負荷である。そして、通常動作時には第一の電源１
及び第二の電源１ａの出力電圧は等しい。

【０００６】図１５の構成において、第一の逆流防止回
路２及び第二の逆流防止回路２ａには、通常動作時には
第一の電源１及び第二の電源１ａからの順方向電流が流
れる。従って、通常動作時には各々の電源の端子電圧は
負荷３の端子電圧より高い電圧になっている。ここで、
各々の電源の順方向電流が各々の逆流防止回路において
生ずる電力損失が小さいことが必要である。

【０００７】又、例えば、第一の電源１に短絡障害が発
生した場合、又は、第二の電源１ａの電圧が急上昇する
障害が発生して、第一の電源１の端子電圧より負荷３の
端子電圧が低電圧になった場合に、第一の逆流防止回路
２は、第一の電源１に定常的な逆方向電流が流れ込むこ
とを防止することは当然であるが、加えて、上記障害発
生の過渡状態において、第一の逆流防止回路２を流れる
逆方向電流が小さく、且つ、電流遮断時間が短いことが
要請される。これは、逆方向電流が流れることによる負
荷電圧の変動を抑圧することと、短時間に流れる逆方向
電流（逆方向電流が流れる時間が短いので、パルス状の
電流となる。）によって生ずる雑音を抑圧することが必
要だからである。

【０００８】

【従来の技術】図１４は、従来の逆流防止回路（その
１）である。

【０００９】図１４において、１は、第一の電源、１ａ
は第二の電源で、第一の電源１及び第二の電源１ａの定
常状態の電圧はＶ₁で等しい。

【００１０】２は、第一の逆流防止回路、２ａは、第二
の逆流防止回路で、第一の逆流防止回路２は、アノード
を第一の電源１の高電圧側端子に接続され、カソードを
負荷の高電圧側端子に接続されるダイオード２８によっ
て構成される。第二の逆流防止回路２ａの構成も同様で
ある。

【００１１】３は、負荷である。

【００１２】図１４の構成では、通常動作時には、ダイ
オード２８のアノードの電圧はカソードの電圧より高
く、ダイオード２８には第一の電源１が負荷３に供給す
る順方向電流が流れる。

【００１３】一方、第一の電源１に短絡障害が発生する
か、第二の電源１ａの電圧がＶ₁から急上昇する障害が
発生すると、ダイオード２８には逆方向電圧がかかっ
て、第二の電源１ａから第一の電源１へ逆方向電流が流
入するのを防止する。そして、過渡的に流れる逆方向電
流は小さく、電流遮断時間は短い。

【００１４】図１２は、従来の逆流防止回路（その２）
である。

【００１５】図１２において、１は、第一の電源、１ａ
は第二の電源で、第一の電源１及び第二の電源１ａの電
圧はＶ₁で等しい。

【００１６】２は、第一の逆流防止回路、２ａは、第二
の逆流防止回路である。

【００１７】３は、負荷で、通常動作時には、負荷３に
は第一の電源１及び第二の電源１ａの端子電圧Ｖ₁より
低い電圧Ｖ₂がかかっている。

【００１８】ここで、第一の逆流防止回路２は、ボディ
・ダイオード（「ボディ・ダイオード」とは、電界効果
トランジスタのソースとサブストレート（基板）を短絡
した場合に、ドレインとソース（サブストレート）との
間に形成されるダイオードのことである。）のアノード
側（ドレイン：図では「Ｄ」と標記している。以降も、
図では同様に標記する。）を第一の電源１の高電圧側端
子に接続され、ボディ・ダイオードのカソード（ソー
ス：図では「Ｓ」と標記している。以降も、図では同様
に標記する。）を負荷３の高電圧側端子に接続されるＰ
−ＣＨ型電界効果トランジスタ２１と、非反転入力端子
を負荷３の高電圧側端子に接続され、反転入力端子を第
一の電源１の高電圧側端子に接続され、出力端子をＰ−
ＣＨ型電界効果トランジスタ２１のゲート（図では
「Ｇ」と標記している。以降も図では同様に標記す
る。）に接続される差動増幅器２２によって構成され
る。

【００１９】尚、差動増幅器２２には、動作電圧範囲、
即ち、入力電圧範囲及び出力電圧範囲が電源端子に供給
される電圧まで許容されるレイル・ツー・レイル（Rail
-to-Rail)型の差動増幅器を適用するのが好ましく、差
動増幅器２２の高電圧側電源端子は負荷３の高電圧側端
子に接続し、差動増幅器２２の低電圧側電源端子は負荷
３の低電圧側端子に接続する。第二の逆流防止回路２ａ
の構成も全く同様である。

【００２０】第一の電源の電圧Ｖ₁が負荷の端子電圧Ｖ
₂より高い通常動作時には、差動増幅器２２の出力電圧
は差動増幅器２２の低電圧側電源端子の電圧に等しくな
るので、Ｐ−ＣＨ型電界効果トランジスタ２１のゲート
電圧はソース電圧より負荷３の端子電圧だけ低くなって
いる。従って、Ｐ−ＣＨ型電界効果トランジスタ２１は
導通状態になっており、第一の電源１から負荷３に順方
向電流が供給される。そして、ドレイン・ソース間電圧
がほぼ０ボルトといし低い電圧で動作するので、順方向
電流による電力損失が小さいという利点がある。

【００２１】一方、第一の電源１に短絡障害が発生する
か、第二の電源１ａに電圧が急上昇する障害が発生し
て、負荷３の端子電圧が第一の電源１の端子電圧より高
くなると、差動増幅器２２の出力電圧は差動増幅器２２
の高電圧側電源端子の電圧に等しくなるので、Ｐ−ＣＨ
型電界効果トランジスタのゲート・ソース間の電圧は微
小になる。従って、Ｐ−ＣＨ型電界効果トランジスタ２
１は遮断状態になり、第二の電源１ａから第一の電源１
へ定常的に逆方向電流が流れるのを防止する。

【００２２】

【発明が解決しようとする課題】しかし、図１４の構成
においては、ダイオード２８の順方向電圧Ｖ_Fが高いた
めに順方向電流による電力損失が大きいという問題があ
る。

【００２３】又、図１２の構成においては、第一の電源
１に短絡障害が発生するか、第二の電源１ａに電圧が急
上昇する障害が発生して、負荷３の端子電圧が第一の電
源１の端子電圧より高くなった時に、過渡的に流れる逆
方向電流が大きい上に電流遮断時間が長いという問題が
ある。

【００２４】図１３は、図１２の構成の過渡応答で、図
１３（イ）は、図１２の構成のＰ−ＣＨ型電界効果トラ
ンジスタ２１のゲート・ソース間電圧、図１３（ロ）
は、Ｐ−ＣＨ型電界効果トランジスタ２１のドレイン電
流である。尚、図１３（イ）において、縦軸はゲート・
ソース間電圧の絶対値であり、実際にはゲート電圧がソ
ース電圧に対して負であることに留意されたい。

【００２５】先にも説明したように、通常動作時では、
Ｐ−ＣＨ型電界効果トランジスタ２１のゲート・ソース
間には負荷の端子電圧Ｖ₂がかかっており（即ち、Ｐ−
ＣＨ型電界効果トランジスタ２１のゲート・ソース間に
は深いバイアスがかかっている。）、Ｐ−ＣＨ型電界効
果トランジスタ２１は飽和状態で動作しており、負荷３
に順方向電流Ｉ₀を供給している。

【００２６】この状態で、時刻ｔ₀に第一の電源１に短
絡障害が発生すると、Ｐ−ＣＨ型電界効果トランジスタ
２１のゲート・ソース間のバイアスが浅くなる方向に変
化しようとする。しかし、時刻ｔ₀までは飽和状態で動
作していたので、Ｐ−ＣＨ型電界効果トランジスタ２１
のゲート・ソース間の等価容量が大きくなっており、し
かも、ゲート・ソース間には大きな電圧がかかっていた
ので、ゲート・ソース間のバイアスの変化に対するリア
クティブ作用が働く（ゲート・ソース間電圧が変化しよ
うとするのを抑制する作用が働く。）。

【００２７】このため、上記リアクティブ作用が終了す
る、即ち、ゲート・ソース間容量の蓄積電荷を放電し終
わってＰ−ＣＨ型電界効果トランジスタ２１のゲート・
ソース間電圧が遮断状態の電圧になるまで、Ｐ−ＣＨ型
電界効果トランジスタ２１は導通状態にあるため、過渡
的な逆方向電流が流れ、その後に逆方向電流が０にな
る。

【００２８】典型的な例では、逆方向電流のピーク値は
順方向電流の２乃至３倍にもなり、電流遮断時間は４０
０マイクロ秒程度にもなる。つまり、図１２の構成に
は、過渡的な逆方向電流が大きく、電流遮断時間が長い
という問題がある。

【００２９】本発明は、かかる従来の逆流防止回路の問
題点に鑑み、通常動作時に該逆流防止回路を流れて負荷
に供給される順方向電流による電力損失を低減すること
ができ、且つ、並列接続されている電源の１つに短絡障
害が発生した場合、又は、並列接続されている電源の１
つの出力電圧が急上昇する障害が発生した場合に、過渡
的に流れる逆方向電流を抑圧すると共に、電流遮断時間
を短縮ことができる逆流防止回路を提供することを目的
とする。

【００３０】

【課題を解決するための手段】第一の発明は、ボディ・
ダイオードのアノード側を電源の高電圧側端子に接続さ
れ、ボディ・ダイオードのカソード側を負荷の高電圧側
端子に接続される電界効果トランジスタと、該電源の端
子電圧から所定の基準電圧を生成する基準電源と、一方
の入力端子に該電源の高電圧側端子の電圧より該基準電
圧だけ低い電圧を印加され、もう一方の入力端子に負荷
の高電圧側端子の電圧を印加され、該電界効果トランジ
スタのゲートに出力端子を接続される差動増幅器を備え
る逆流防止回路である。

【００３１】第一の発明によれば、該電源の高電圧側端
子側の電圧が該負荷の高電圧側端子側の電圧に該基準電
圧を加算した電圧以上の場合には、該電界効果トランジ
スタは線型領域にバイアスされ、該電界効果トランジス
タには該電源から該負荷に供給される順方向電流が流
れ、この場合の該電界効果トランジスタにおける電力消
費は小さい。

【００３２】一方、該電源の高電圧側端子側の電圧が該
負荷の高電圧側端子側の電圧に該基準電圧を加算した電
圧未満の場合には、該電界効果トランジスタは遮断領域
にバイアスされ、過渡的に該電界効果トランジスタを流
れる逆方向電流は小さく、又、過渡的に該逆方向電流が
流れる時間、即ち、電流遮断時間も短い。

【００３３】第二の発明は、ボディ・ダイオードのアノ
ード側を負荷の低電圧側端子に接続され、ボディ・ダイ
オードのカソード側を電源の低電圧側端子に接続される
電界効果トランジスタと、該電源の端子電圧から所定の
基準電圧を生成する基準電源と、一方の入力端子に該電
源の低電圧側端子の電圧より該基準電圧だけ高い電圧を
印加され、もう一方の入力端子に負荷の低電圧側端子の
電圧を印加され、該電界効果トランジスタのゲートに出
力端子を接続される差動増幅器を備える逆流防止回路で
ある。

【００３４】第二の発明によれば、該電源の低電圧側端
子の電圧が該負荷の低電圧側端子の電圧から該基準電圧
を減算した電圧以下の場合には、該電界効果トランジス
タは線型領域にバイアスされ、該電界効果トランジスタ
には該電源から該負荷に供給される順方向電流が流れ、
この場合の該電界効果トランジスタにおける電力消費は
小さい。

【００３５】一方、該電源の低電圧側端子の電圧が該負
荷の低電圧側端子の電圧から基準電源の電圧を減算した
電圧を超える場合には、該電界効果トランジスタは遮断
領域にバイアスされ、過渡的に該電界効果トランジスタ
を流れる逆方向電流は小さく、又、該電流遮断時間は短
い。

【００３６】

【発明の実施の形態】図１は、本発明の原理を説明する
図で、上記第一の発明の原理的構成を示すものである。

【００３７】図１において、１は、第一の電源、１ａは
第二の電源で、第一の電源１及び第二の電源１ａの端子
電圧は通常動作時にはＶ₁で等しい。

【００３８】２は、第一の逆流防止回路、２ａは、第二
の逆流防止回路である。

【００３９】３は、負荷で、負荷３には通常動作時には
第一の電源１及び第二の電源１ａの端子電圧Ｖ₁より低
い電圧Ｖ₂がかかっている。

【００４０】ここで、第一の逆流防止回路２は、ボディ
・ダイオードのアノード側（ドレイン）を第一の電源１
の高電圧側端子に接続され、ボディ・ダイオードのカソ
ード（ソース）を負荷３の高電圧側端子に接続されるＰ
−ＣＨ型電界効果トランジスタ２１と、第一の電源１の
端子電圧から所定の基準電圧Ｖ_refを生成する基準電源
２３と、一方の入力端子に第一の電源１の高電圧側端子
の電圧より該基準電圧Ｖ_refだけ低い電圧を印加され、
もう一方の入力端子に負荷３の高電圧側端子の電圧を印
加され、Ｐ−ＣＨ型電界効果トランジスタ２１のゲート
に出力端子を接続される差動増幅器２２によって構成さ
れる。

【００４１】尚、差動増幅器２２には、動作電圧範囲が
電源電圧まで許容されるレイル・ツー・レイルの差動増
幅器を適用するのが好ましく、差動増幅器２２の高電圧
側電源端子は負荷３の高電圧側端子に接続し、差動増幅
器２２の低電圧側電源端子は負荷３の低電圧側端子に接
続する。第二の逆流防止回路２ａの構成も同様である。

【００４２】図１の構成の概略の動作は下記の通りであ
る。

【００４３】即ち、第一の電源１の端子電圧Ｖ₁が負荷
３の端子電圧Ｖ₂に基準電源２３が生成する基準電圧Ｖ
_refを加算した電圧より高い通常動作時には、差動増幅
器２２の出力電圧によってＰ−ＣＨ型電界効果トランジ
スタ２１のドレイン・ソース間電圧が該基準電圧Ｖ_ref
に等しくなるように制御されるので、Ｐ−ＣＨ型電界効
果トランジスタ２１のドレイン・ソース間の抵抗をＲ_DS
とすれば、順方向電流Ｉ₀はＶ_ref／Ｒ_DSに等しくな
る。

【００４４】即ち、順方向電流Ｉ_Oに変化があればＰ−
ＣＨ型電界効果トランジスタ２１がドレイン・ソース間
抵抗を変化させて、順方向電流Ｉ_Oの変化を打ち消すよ
うに働く。これは、Ｐ−ＣＨ型電界効果トランジスタ２
１が線型領域にバイアスされることを意味するので、Ｐ
−ＣＨ型電界効果トランジスタ２１のゲート・ソース間
のバイアスは線型領域動作に対応して浅いものになる。

【００４５】そして、逆流防止回路２における電力損失
はＰ−ＣＨ型電界効果トランジスタ２１の電力損失にほ
ぼ等しく、Ｉ_O・Ｖ_refとなる。図１４に示した従来の
逆流防止回路の構成ではダイオード２８の順方向電圧は
０．４ボルト以上であるのに対して、図１の構成におい
て上記基準電圧Ｖ_refを０．４ボルト以下に設定するこ
とは容易に可能であるので、図１の構成の逆流防止回路
によると、通常動作時の電力損失を図１４の構成の逆流
防止回路より低減することができる。

【００４６】又、図１の構成では、差動増幅器２２にお
いてＶ₁−Ｖ_refとＶ₂の差をとってＰ−ＣＨ型電界効
果トランジスタ２１のゲート・ソース間電圧の制御を行
なうためにＶ₁とＶ₂にＶ_refの差をつけているので、
原理的にほぼ等しい２つの電圧Ｖ₁とＶ₂を比較する図
１２の構成に比較して雑音耐力が増す利点がある。

【００４７】一方、第一の電源１に短絡障害が発生する
か、第二の電源１ａに出力電圧が急上昇する障害が発生
して、負荷３の端子電圧Ｖ₂に該基準電圧Ｖ_refを加算
した電圧が第一の電源１の端子電圧Ｖ₁より高くなる
と、差動増幅器２２の出力電圧は負荷３の高電圧側電源
端子の電圧に等しくなるので、Ｐ−ＣＨ型電界効果トラ
ンジスタ２１のゲートとソースの間の電圧は微小にな
る。従って、Ｐ−ＣＨ型電界効果トランジスタ２１は遮
断状態になり、第二の電源１ａから第一の電源１へ逆方
向電流が流れるのを防止する。

【００４８】しかも、上述の如く、Ｐ−ＣＨ型電界効果
トランジスタ２１は線型領域にバイアスされているの
で、負荷３の端子電圧Ｖ₂に該基準電圧Ｖ_refを加算した
電圧が第一の電源１の端子電圧Ｖ₁より高くなった後の
過渡状態に、第一の電源１に流れ込む逆方向電流が小さ
くなり、電流遮断時間も短くなる。

【００４９】以降、電界効果トランジスタの特性に立ち
入りながら図１の構成の動作の詳細を、図１も参照しな
がら説明する。

【００５０】図２は、図１の構成の動作特性（その１）
で、負荷３の端子電圧Ｖ₂とＰ−ＣＨ型電界効果トラン
ジスタ２１のドレイン電流の関係を示すもの、図３は、
図１の構成の動作特性（その２）で、ドレイン電流とＰ
−ＣＨ型電界効果トランジスタ２１のドレイン・ソース
間の抵抗Ｒ_DSの関係を示すもの、図４は、図１の構成の
動作特性（その３）で、Ｐ−ＣＨ型電界効果トランジス
タ２１のゲート・ソース間電圧Ｖ_GSとドレイン電流の関
係を示すもの、図５は、図１の構成の動作特性（その
４）で、第一の電源１の端子電圧Ｖ₁と負荷３の端子電
圧Ｖ₂と順方向電流Ｉ_Oの関係を示すものであり、いず
れも図１の構成の静特性を示している。

【００５１】尚、図２乃至図４の横軸のドレイン電流は
図２乃至図４に共通であり、従って、飽和領域と線型領
域の境界を示す縦の実線に対応するドレイン電流は図２
乃至図４において等しい。

【００５２】先にも説明した如く、図１の構成では差動
増幅器２２とＰ−ＣＨ型電界効果トランジスタ２１によ
り、通常動作時には、第一の電源１の端子電圧Ｖ₁と基
準電源２３が生成する基準電圧Ｖ_refと負荷の端子電圧
Ｖ₂がＶ₁−Ｖ_ref＝Ｖ₂なる関係を満たすように制御
がかかる。これは、差動増幅器２２とＰ−ＣＨ型電界効
果トランジスタ２１によってなる負帰還ループにおい
て、差動増幅器２２の２つの入力端子間の電圧差が０に
なるように帰還がかかるためである。

【００５３】従って、基本的には、図３の如く、Ｐ−Ｃ
Ｈ型電界効果トランジスタ２１のドレイン・ソース間抵
抗Ｒ_DSと基準電圧Ｖ_refと順方向電流Ｉ_Oとの間にＶ
_ref＝Ｉ_O・Ｒ_DSなる関係が成立する。このため、順方
向電流Ｉ_Oに変動があってもドレイン・ソース間抵抗Ｒ
_DSが変動して該順方向電流Ｉ_Oの変動を打ち消す作用が
働き、図２の如く、負荷３の端子電圧Ｖ₂は一定に制御
される。即ち、Ｐ−ＣＨ型電界効果トランジスタ２１は
線型領域にバイアスされて動作する。そして、この間、
ドレイン電流は、図４の如く、Ｐ−ＣＨ型電界効果トラ
ンジスタ２１のゲート・ソース間の電圧Ｖ_GSに対して単
調増加関数となる。尚、図４ではドレイン電流はＰ−Ｃ
Ｈ型電界効果トランジスタ２１のゲート・ソース間電圧
Ｖ_GSの一次関数であるかの如く図示しているが、これは
単調増加関数であることを示しているだけで正確な関係
を示すものではない。

【００５４】Ｐ−ＣＨ型電界効果トランジスタ２１のゲ
ート・ソース間に更に深いバイアスをかけると、ドレイ
ン電流は増加を続けるが、一定のゲート・ソース間電圧
を超えるとＰ−ＣＨ型電界効果トランジスタ２１のドレ
イン・ソース間抵抗Ｒ_DSは一定値に収斂する。即ち、一
定のゲート・ソース間電圧を超えるとＰ−ＣＨ型電界効
果トランジスタ２１が飽和領域にバイアスされる。

【００５５】飽和領域では、ドレイン電流の増加とは無
関係にドレイン・ソース間抵抗Ｒ_DSが一定であるので、
ドレイン電流の増加に伴ってＰ−ＣＨ型電界効果トラン
ジスタ２１における電圧降下が増加し、図２の飽和領域
に示す如く、負荷３の端子電圧Ｖ₂はドレイン電流の増
加に伴って減少するようになる。

【００５６】ここで、図２の飽和領域における負荷３の
端子電圧Ｖ₂対ドレイン電流特性を線型領域方向（ドレ
イン電流が小さい方向）に内挿すると、内挿直線は点
（０，Ｖ₁）を通る。つまり、該内装直線はＰ−ＣＨ型
電界効果トランジスタが飽和状態で動作する場合の制御
特性、即ち、図１２の構成における負荷３の端子電圧の
制御特性を示す。従って、図１の構成は負荷３の端子電
圧の制御特性においても図１２の構成より優れているこ
とが判る。

【００５７】尚、上記はあくまでも図１の構成の静特性
であって、図１の構成が飽和領域にまで達して動作する
ことはない。

【００５８】そして、図５に示す如く、図１の構成では
Ｖ₁＞Ｖ₂＋Ｖ_refの範囲で順方向電流が流れる。これ
は、差動増幅器２２においてＶ₁−Ｖ_refとＶ₂の差に
よってＰ−ＣＨ型電界効果トランジスタ２１の制御を行
なうためであり、原理的にほぼ等しいＶ₁とＶ₂を比較
する図１２の構成に比較して雑音耐力が増す利点があ
る。即ち、基準電圧Ｖ_refだけ遮断検出のマージンが増
加する。

【００５９】図６は、時刻ｔ₀にて第一の電源１の端子
間を短絡した場合の、図１の構成の過渡応答で、図６
（イ）は、Ｐ−ＣＨ型電界効果トランジスタ２１のゲー
ト・ソース間電圧の変化、図６（ロ）は、Ｐ−ＣＨ型電
界効果トランジスタ２１のドレイン電流の変化を示して
いる。

【００６０】図１の構成においては、通常動作時のゲー
ト・ソース間バイアスは浅くて、線型領域に対応する電
圧範囲（図では「線型電圧」と標記している。）にバイ
アスされている。そして、時刻ｔ₀に第一の電源１の端
子間を短絡すると差動増幅器２２の反転入力端子の電圧
が０ボルトになり、差動増幅器２２の非反転入力端子の
電圧は負荷３の端子電圧Ｖ₂に保たれたままであるの
で、差動増幅器２２の出力電圧は負荷３の高電圧側端子
の電圧に等しくなろうとする。このためには、Ｐ−ＣＨ
型電界効果トランジスタ２１に蓄積されていた電荷を放
電するだけの遅延時間を必要とする。

【００６１】しかし、Ｐ−ＣＨ型電界効果トランジスタ
２１は線型領域で動作していたので、チャネルに蓄積さ
れていた過剰電荷がないために、ゲート・ソース間の等
価容量は小さく、且つ、ゲート・ソース間のバイアスは
浅い。従って、ゲート・ソース間容量の蓄積電荷を放電
するための時間は短く、Ｐ−ＣＨ型電界効果トランジス
タ２１は短時間で遮断状態に遷移する。

【００６２】従って、上記過渡状態において負荷３及び
第二の電源１ａから第一の電源１に流れる逆方向電流は
無視しうる程度であり、電流遮断時間も短くなる。

【００６３】発明者等は、具体的な回路でシミュレーシ
ョンを行なって図１２の構成と図１の構成の過渡応答を
比較した。その結果は、図１３と図６に模式的に示した
特性と同じことを示すものであるから、具体的なデータ
を添付することは省略するが、図１の構成によれば過渡
的に流れる逆方向電流が無視でき、電流遮断時間が図１
２の構成に比較して１／４に低減されるという予測通り
の結果を得たことを付記しておく。

【００６４】さて、図１の構成は、逆方向電流を阻止す
る電界効果トランジスタを高電圧側に挿入するものであ
るが、逆方向電流を阻止する電界効果トランジスタを低
電圧側に挿入することも可能である。

【００６５】図７は、本発明の第二の原理を説明する図
で、上記第二の発明の原理的構成を示すものである。

【００６６】図７において、１は、第一の電源、１ａは
第二の電源で、第一の電源１及び第二の電源１ａの端子
電圧は通常動作時にはＶ₁で等しい。

【００６７】２は、第一の逆流防止回路、２ａは、第二
の逆流防止回路である。

【００６８】３は、負荷で、負荷３には通常動作時には
第一の電源１及び第二の電源１ａの電圧Ｖ₁より低い電
圧Ｖ₂がかかっている。

【００６９】ここで、第一の逆流防止回路２は、ボディ
・ダイオードのアノード側（ソース）を負荷３の低電圧
側端子に接続され、ボディ・ダイオードのカソード（ド
レイン）を第一の電源１の低電圧側端子に接続されるＮ
−ＣＨ型電界効果トランジスタ２６と、第一の電源１の
端子電圧から所定の基準電圧Ｖ_refを生成する基準電源
２３と、一方の入力端子に第一の電源１の低電圧側端子
の電圧より該基準電圧だけ高い電圧を印加され、もう一
方の入力端子に負荷３の低電圧側端子の電圧を印加さ
れ、Ｎ−ＣＨ型電界効果トランジスタ２６のゲートに出
力端子を接続される差動増幅器２２によって構成され
る。

【００７０】尚、差動増幅器２２には、動作電圧範囲が
電源電圧まで許容されるレイル・ツー・レイルの差動増
幅器を適用するのが好ましく、差動増幅器２２の高電圧
側電源端子は負荷３の高電圧側端子に接続し、差動増幅
器２２の低電圧側電源端子は負荷３の低電圧側端子に接
続する。第二の逆流防止回路２ａの構成も同様である。

【００７１】必ずしも限定する必要はないが、便宜的に
図１の構成が正電源の場合の回路であると考えれば、図
７の構成は負電源の場合の回路であると考えることがで
きる。従って、図７の構成の動作を考える時には、差動
増幅器２２の反転入力端子に供給される電圧は−Ｖ₁＋
Ｖ_refとなり、非反転入力端子に供給される電圧は−Ｖ
₂となる。ここで、図７の構成においては、逆方向電流
を防止する阻止にＮ−ＣＨ型電界効果トランジスタを使
用していることを考慮すれば、−Ｖ₁＋Ｖ_ref＜−Ｖ₂
であればＮ−ＣＨ型電界効果トランジスタ２６が導通状
態になり、−Ｖ ₁＋Ｖ_ref＞−Ｖ₂であればＮ−ＣＨ型
電界効果トランジスタ２６が遮断状態になることが判
る。

【００７２】上記電圧の関係は、上記不等式の両辺に−
１をかけると、図１の構成における電圧の関係と同じに
なる。即ち、図７の構成の動作は図１の構成の動作と全
く同じであることが判る。従って、図７の構成に関して
これ以上の説明をすることは避けたい。

【００７３】以降、図１及び図７に示した基本的構成を
具体化した発明の実施の形態について、構成を主体にし
て説明する。

【００７４】図８は、本発明の第一の実施の形態で、上
記第一の発明に対応する実施の形態の１つである。

【００７５】図８において、１は、第一の電源、１ａは
第二の電源で、第一の電源１及び第二の電源１ａの端子
電圧は通常動作時にはＶ₁で等しい。

【００７６】２は、第一の逆流防止回路、２ａは、第二
の逆流防止回路である。

【００７７】３は、負荷で、負荷３には通常動作時には
第一の電源１及び第二の電源１ａの端子電圧Ｖ₁より低
い端子電圧Ｖ₂がかかっている。

【００７８】第一の逆流防止回路２は、ボディ・ダイオ
ードのアノード側（ドレイン）を第一の電源１の高電圧
側端子に接続され、ボディ・ダイオードのカソード（ソ
ース）を負荷３の高電圧側端子に接続されるＰ−ＣＨ型
電界効果トランジスタ２１と、順方向ダイオード２４、
抵抗２５、抵抗２５ａ及び抵抗２５ｂにより構成されて
第一の電源１の端子電圧から所定の基準電圧を生成する
基準電源と、一方の入力端子に第一の電源１の高電圧側
端子の電圧より該基準電圧だけ低い電圧を印加され、も
う一方の入力端子に負荷の高電圧側端子の電圧を印加さ
れ、該電界効果トランジスタ２１のゲートに出力端子を
接続される差動増幅器２２とによって構成される。第二
の逆流防止回路２ａの構成も同様である。

【００７９】ここで、該基準電源は、ダイオード２４の
アノードを第一の電源１の高電圧側端子に接続し、ダイ
オード２４のカソードに抵抗２５の一方の端子を接続
し、抵抗２５のもう一方の端子を第一の電源１の低電圧
側端子に接続し、第一の電源１の高電圧側端子とダイオ
ード２４及び抵抗２５の接続点との間に抵抗２５ａ及び
抵抗２５ｂよりなる直列回路を接続して構成し、抵抗２
５ａの端子電圧を基準電圧Ｖ_refとする。

【００８０】尚、差動増幅器２２には、動作電圧範囲が
電源電圧まで許容されるレイル・ツー・レイルの差動増
幅器を適用するのが好ましく、差動増幅器２２の高電圧
側電源端子は負荷３の高電圧側端子に接続し、差動増幅
器２２の低電圧側電源端子は負荷３の低電圧側端子に接
続する。

【００８１】又、該基準電源の構成は上記に限定される
ものではなく、一般的に、抵抗とＰ−Ｎ接合を有する素
子による回路によって構成することができる。ここで、
Ｐ−Ｎ接合を有する素子とは、Ｐ−Ｎ接合の順方向を使
うダイオード、逆方向を使うダイオード、接合トランジ
スタなどのいずれであってもよい。このことは、以降に
示す発明の実施の形態の全てに共通な事項である。

【００８２】上記構成を有する図８の構成は、図１に示
した原理的構成と全く同じになる。従って、上記構成の
説明に止め、これ以上の説明は割愛する。

【００８３】図９は、本発明の第二の実施の形態で、上
記第二の発明に対応する実施の形態の１つである。

【００８４】図９において、１は、第一の電源、１ａは
第二の電源で、第一の電源１及び第二の電源１ａの端子
電圧は通常動作時にはＶ₁で等しい。

【００８５】２は、第一の逆流防止回路、２ａは、第二
の逆流防止回路である。

【００８６】３は、負荷で、負荷３には通常動作時には
第一の電源１及び第二の電源１ａの端子電圧Ｖ₁より低
い端子電圧Ｖ₂がかかっている。

【００８７】第一の逆流防止回路２は、ボディ・ダイオ
ードのカソード側（ドレイン）を第一の電源１の低電圧
側端子に接続され、ボディ・ダイオードのアノード（ソ
ース）を負荷３の低電圧側端子に接続されるＮ−ＣＨ型
電界効果トランジスタ２６と、順方向ダイオード２４、
抵抗２５、抵抗２５ａ及び抵抗２５ｂにより構成されて
第一の電源１の端子電圧から所定の基準電圧Ｖ_refを生
成する基準電源と、一方の入力端子に第一の電源１の低
電圧側端子の電圧より該基準電圧Ｖ_refだけ高い電圧を
印加され、もう一方の入力端子に負荷３の低電圧側端子
の電圧を印加され、Ｎ−ＣＨ型電界効果トランジスタ２
６のゲートに出力端子を接続される差動増幅器２２とに
よって構成される。第二の逆流防止回路２ａの構成も同
様である。

【００８８】ここで、該基準電源は、ダイオード２４の
カソードを第一の電源１の低電圧側端子に接続し、ダイ
オード２４のアノードに抵抗２５の一方の端子を接続
し、抵抗２５のもう一方の端子を第一の電源１の高電圧
側端子に接続し、第一の電源１の低電圧側端子とダイオ
ード２４及び抵抗２５の接続点との間に抵抗２５ａ及び
抵抗２５ｂによりなる直列回路を接続して構成し、抵抗
２５ａの両端から基準電圧Ｖ_refを取るように構成す
る。

【００８９】尚、差動増幅器２２には、動作電圧範囲が
電源電圧まで許容されるレイル・ツー・レイルの差動増
幅器を適用するのが好ましく、差動増幅器２２の高電圧
側電源端子は負荷３の高電圧側端子に接続し、差動増幅
器２２の低電圧側電源端子は負荷３の低電圧側端子に接
続する。

【００９０】即ち、図９の構成は、図７に示した原理的
構成と全く同じになる。従って、上記構成の説明に止
め、これ以上の説明は割愛する。

【００９１】図１０は、本発明の第三の実施の形態で、
上記第一の発明に対応する他の実施の形態である。

【００９２】図１０において、１は、第一の電源、１ａ
は第二の電源で、第一の電源１及び第二の電源１ａの端
子電圧は通常動作時にはＶ₁で等しい。

【００９３】２は、第一の逆流防止回路、２ａは、第二
の逆流防止回路である。

【００９４】３は、負荷で、負荷３には通常動作時には
第一の電源１及び第二の電源１ａの端子電圧Ｖ₁より低
い端子電圧Ｖ₂がかかっている。

【００９５】第一の逆流防止回路２は、ボディ・ダイオ
ードのアノード側（ソース）を第一の電源１の高電圧側
端子に接続され、ボディ・ダイオードのカソード（ドレ
イン）を負荷３の高電圧側端子に接続されるＮ−ＣＨ型
電界効果トランジスタ２６と、順方向ダイオード２４、
抵抗２５、抵抗２５ａ及び抵抗２５ｂにより構成されて
第一の電源１の端子電圧から所定の基準電圧を生成する
基準電源と、一方の入力端子に第一の電源１の高電圧側
端子の電圧より該基準電圧だけ低い電圧を印加され、も
う一方の入力端子に負荷の高電圧側端子の電圧を印加さ
れ、Ｎ−ＣＨ型電界効果トランジスタ２６のゲートに出
力端子を接続される差動増幅器２２、Ｎ−ＣＨ型電界効
果トランジスタ２６のスレショルド電圧以上の電圧Ｖ
_auxを有する補助電源２７とによって構成される。第二
の逆流防止回路２ａの構成も同様である。

【００９６】ここで、該基準電源は、ダイオード２４の
アノードを第一の電源１の高電圧側端子に接続し、ダイ
オード２４のカソードに抵抗２５の一方の端子を接続
し、抵抗２５のもう一方の端子を第一の電源１の低電圧
側端子に接続し、第一の電源１の高電圧側端子とダイオ
ード２４及び抵抗２５の接続点との間に抵抗２５ａ及び
抵抗２５ｂの直列回路を接続して構成し、抵抗２５ａの
両端の電圧を該基準電圧Ｖ_refとする。

【００９７】尚、差動増幅器２２には、動作電圧範囲が
電源電圧まで許容されるレイル・ツー・レイルの差動増
幅器を適用するのが好ましいことは既に説明した発明の
実施の形態と同じであるが、差動増幅器２２の高電圧側
電源端子は第一の電源１と直列接続されている補助電源
２７の高電圧側端子と接続し、差動増幅器２２の低電圧
側電源端子は負荷３の低電圧側端子に接続する。

【００９８】ここで、差動増幅器２２の高電圧側電源端
子は第一の電源１と直列接続されている補助電源２７の
高電圧側端子と接続するのは下記の理由による。即ち、
Ｎ−ＣＨ型電界効果トランジスタが導通状態になるの
は、ゲート電圧をＶ_Gとし、ソース電圧をＶ_Sとし、ス
レショルド電圧をＶ_thとする時、Ｖ_G＞Ｖ_S＋Ｖ_thなる
関係が必要である。一方、図１０に示す如く、Ｎ−ＣＨ
型電界効果トランジスタ２６のソースには第一の電源１
の高電圧側端子の電圧即ちＶ₁が印加されている。従っ
て、差動増幅器２２が上記関係を満たす電圧を出力する
ことが可能なように、その高電圧側電源端子には第一の
電源１と直列接続されている補助電源２７の高電圧側端
子を接続する。

【００９９】しかし、図１０の構成は、上記差動増幅器
２２に対する電源供給だけが図８の構成と違うだけで、
その他は図８に示した構成と全く同じになる。従って、
これ以上の説明は割愛する。

【０１００】図１１は、本発明の第四の実施の形態で、
上記第二の発明に対応する他の実施の形態である。

【０１０１】図１１において、１は、第一の電源、１ａ
は第二の電源で、第一の電源１及び第二の電源１ａの端
子電圧は通常動作時にはＶ₁で等しい。

【０１０２】２は、第一の逆流防止回路、２ａは、第二
の逆流防止回路である。

【０１０３】３は、負荷で、負荷３には通常動作時には
第一の電源１及び第二の電源１ａの端子電圧Ｖ₁より低
い端子電圧Ｖ₂がかかっている。

【０１０４】第一の逆流防止回路２は、ボディ・ダイオ
ードのアノード側（ドレイン）を負荷３の低電圧側端子
に接続され、ボディ・ダイオードのカソード（ソース）
を第一の電源１の低電圧側端子に接続されるＰ−ＣＨ型
電界効果トランジスタ２１と、順方向ダイオード２４、
抵抗２５、抵抗２５ａ及び抵抗２５ｂにより構成されて
第一の電源１の端子電圧から所定の基準電圧Ｖ_refを生
成する基準電源と、一方の入力端子に第一の電源１の低
電圧側端子の電圧より該基準電圧Ｖ_refだけ高い電圧を
印加され、もう一方の入力端子に負荷３の低電圧側端子
の電圧を印加され、Ｐ−ＣＨ型電界効果トランジスタ２
１のゲートに出力端子を接続される差動増幅器２２と、
Ｐ−ＣＨ型電界効果トランジスタ２１のスレショルド電
圧より大きい電圧Ｖ_auxを有する補助電源２７ａとによ
って構成される。第二の逆流防止回路２ａの構成も同様
である。

【０１０５】ここで、該基準電源は、ダイオード２４の
カソードを第一の電源１の低電圧側端子に接続し、ダイ
オード２４のアノードに抵抗２５の一方の端子を接続
し、抵抗２５のもう一方の端子を第一の電源１の高電圧
側端子に接続し、第一の電源１の低電圧側端子とダイオ
ード２４及び抵抗２５の接続点との間に抵抗２５ａ及び
抵抗２５ｂの直列回路を接続して構成し、抵抗２５ａの
両端から基準電圧Ｖ_refを取るように構成する。

【０１０６】尚、差動増幅器２２には、動作電圧範囲が
電源電圧まで許容されるレイル・ツー・レイルの差動増
幅器を適用するのが好ましいことは既に説明した発明の
実施の形態と同じであるが、差動増幅器２２の低電圧側
電源端子は第一の電源１の低電圧側端子において第一の
電源１と直列接続されている補助電源２７ａの低電圧側
端子と接続し、差動増幅器２２の高電圧側電源端子は負
荷３の高電圧側端子に接続する。

【０１０７】ここで、差動増幅器２２の低電圧側電源端
子を第一の電源１と直列接続されている補助電源２７ａ
の低電圧側端子と接続するのは下記の理由による。即
ち、Ｐ−ＣＨ型電界効果トランジスタが導通状態になる
のは、ゲート電圧をＶ_Gとし、ソース電圧をＶ_Sとし、
スレショルド電圧をＶ_thとする時、Ｖ_G＜Ｖ_S−Ｖ_thな
る関係が必要である。一方、図１１に示す如く、Ｐ−Ｃ
Ｈ型電界効果トランジスタ２１のソースには第一の電源
１の低電圧側端子の電圧が印加されている。従って、差
動増幅器２２が上記関係を満たす電圧を出力することが
可能なように、その高電圧側電源端子には第一の電源１
と直列接続されている補助電源２７ａの低電圧側端子を
接続する。

【０１０８】しかし、図１１の構成は、上記差動増幅器
２２に対する電源供給だけが図９の構成と違うだけで、
図９に示した構成と全く同じになる。従って、これ以上
の説明は割愛する。（付記１）ボディ・ダイオードのアノード側を電源の
高電圧側端子に接続され、ボディ・ダイオードのカソー
ド側を負荷の高電圧側端子に接続される電界効果トラン
ジスタと、該電源の端子電圧から所定の基準電圧を生成
する基準電源と、一方の入力端子に該電源の高電圧側端
子の電圧より該基準電圧だけ低い電圧を印加され、もう
一方の入力端子に負荷の高電圧側端子の電圧を印加さ
れ、該電界効果トランジスタのゲートに出力端子を接続
される差動増幅器とを備えることを特徴とする逆流防止
回路。（付記２）ボディ・ダイオードのアノード側を負荷の
低電圧側端子に接続され、ボディ・ダイオードのカソー
ド側を電源の低電圧側端子に接続される電界効果トラン
ジスタと、該電源の端子電圧から所定の基準電圧を生成
する基準電源と、一方の入力端子に該電源の低電圧側端
子の電圧より基準電源の電圧だけ高い電圧を印加され、
もう一方の入力端子に負荷の低電圧側端子の電圧を印加
され、該電界効果トランジスタのゲートに出力端子を接
続される差動増幅器とを備えることを特徴とする逆流防
止回路。（付記３）付記１記載の逆流防止回路であって、上記
電界効果トランジスタはＰ−ＣＨ型電界効果トランジス
タであり、該Ｐ−ＣＨ型電界効果トランジスタのドレイ
ンを上記電源の高電圧側端子に接続し、該Ｐ−ＣＨ型電
界効果トランジスタのソースを上記負荷の高電圧側端子
に接続し、上記差動増幅器の出力端子を該Ｐ−ＣＨ型電
界効果トランジスタのゲートに接続することを特徴とす
る逆流防止回路。（付記４）付記１記載の逆流防止回路であって、上記
電界効果トランジスタはＮ−ＣＨ型電界効果トランジス
タであり、該Ｎ−ＣＨ型電界効果トランジスタのソース
を上記電源の高電圧側端子に接続し、該Ｎ−ＣＨ型電界
効果トランジスタのドレインを上記負荷の高電圧側端子
に接続し、上記差動増幅器の出力端子を該Ｎ−ＣＨ型電
界効果トランジスタのゲートに接続することを特徴とす
る逆流防止回路。（付記５）付記２記載の逆流防止回路であって、上記
電界効果トランジスタはＮ−ＣＨ型電界効果トランジス
タであり、該Ｎ−ＣＨ型電界効果トランジスタのドレイ
ンを上記電源の低電圧側端子に接続し、該Ｎ−ＣＨ型電
界効果トランジスタのソースを上記負荷の低電圧側端子
に接続し、上記差動増幅器の出力端子を該Ｎ−ＣＨ型電
界効果トランジスタのゲートに接続することを特徴とす
る逆流防止回路。（付記６）付記２記載の逆流防止回路であって、上記
電界効果トランジスタはＰ−ＣＨ型電界効果トランジス
タであり、該Ｐ−ＣＨ型電界効果トランジスタのソース
を上記電源の低電圧側端子に接続し、該Ｐ−ＣＨ型電界
効果トランジスタのドレインを上記負荷の低電圧側端子
に接続し、上記差動増幅器の出力端子を該Ｐ−ＣＨ型電
界効果トランジスタのゲートに接続することを特徴とす
る逆流防止回路。

【０１０９】

【発明の効果】以上詳述した如く、本発明によれば、通
常動作時の電力損失を低減でき、逆電圧が発生の過渡状
態において逆方向電流が小さく且つ電流遮断時間が短い
逆流防止回路を実現することができる。

【０１１０】即ち、第一の発明によれば、該電源の高電
圧側端子側の電圧が該負荷の高電圧側端子側の電圧に該
基準電圧を加算した電圧以上の場合には、該電界効果ト
ランジスタは線型領域にバイアスされ、該電界効果トラ
ンジスタには該電源から該負荷に供給される順方向電流
が流れ、この場合の該電界効果トランジスタにおける電
力消費は小さい。

【０１１１】一方、該電源の高電圧側端子側の電圧が該
負荷の高電圧側端子側の電圧に該基準電圧を加算した電
圧未満の場合には、該電界効果トランジスタは遮断領域
にバイアスされ、過渡的に該電界効果トランジスタを流
れる逆方向電流は小さく、又、過渡的に該逆方向電流が
流れる時間、即ち、電流遮断時間も短い。

【０１１２】又、第二の発明によれば、該電源の低電圧
側端子の電圧が該負荷の低電圧側端子の電圧から該基準
電圧を減算した電圧以下の場合には、該電界効果トラン
ジスタは線型領域にバイアスされ、該電界効果トランジ
スタには該電源から該負荷に供給される順方向電流が流
れ、この場合の該電界効果トランジスタにおける電力消
費は小さい。

【０１１３】一方、該電源の低電圧側端子の電圧が該負
荷の低電圧側端子の電圧から基準電源の電圧を減算した
電圧を超える場合には、該電界効果トランジスタは遮断
領域にバイアスされ、過渡的に該電界効果トランジスタ
を流れる逆方向電流は小さく、又、該電流遮断時間も短
い。

【図面の簡単な説明】

【図１】本発明の第一の原理。

【図２】図１の構成の動作特性（その１）。

【図３】図１の構成の動作特性（その２）。

【図４】図１の構成の動作特性（その３）。

【図５】図１の構成の動作特性（その４）。

【図６】図１の構成の過渡応答。

【図７】本発明の第二の原理。

【図８】本発明の第一の実施の形態。

【図９】本発明の第二の実施の形態。

【図１０】本発明の第三の実施の形態。

【図１１】本発明の第四の実施の形態。

【図１２】従来の逆流防止回路（その２）。

【図１３】図１２の構成の過渡応答。

【図１４】従来の逆流防止回路（その１）。

【図１５】２つの電源を並列接続する場合を示す図。

【符号の説明】

１第一の電源１ａ第二の電源２第一の逆流防止回路２ａ第二の逆流防止回路３負荷２１Ｐ−ＣＨ型電界効果トランジスタ２２差動増幅器２３基準電源２４ダイオード２５抵抗２５ａ抵抗２５ｂ抵抗２６Ｎ−ＣＨ型電界効果トランジスタ２７補助電源２７ａ補助電源２８ダイオード

───────────────────────────────────────────────────── フロントページの続き (72)発明者月元誠士福岡県福岡市博多区博多駅前三丁目22番８号富士通九州ディジタル・テクノロジ株式会社内Ｆターム(参考） 5G065 BA06 EA04 KA05 LA01 NA05 5H410 BB05 CC02 CC05 DD02 EA11 FF05 LL05 5H430 BB01 BB09 EE06 GG08 HH03 KK13 LA02 LA26

Claims

【特許請求の範囲】

【請求項１】ボディ・ダイオードのアノード側を電源
の高電圧側端子に接続され、ボディ・ダイオードのカソ
ード側を負荷の高電圧側端子に接続される電界効果トラ
ンジスタと、該電源の端子電圧から所定の基準電圧を生成する基準電
源と、一方の入力端子に該電源の高電圧側端子の電圧より該基
準電圧だけ低い電圧を印加され、もう一方の入力端子に
負荷の高電圧側端子の電圧を印加され、該電界効果トラ
ンジスタのゲートに出力端子を接続される差動増幅器と
を備えることを特徴とする逆流防止回路。
【請求項２】ボディ・ダイオードのアノード側を負荷
の低電圧側端子に接続され、ボディ・ダイオードのカソ
ード側を電源の低電圧側端子に接続される電界効果トラ
ンジスタと、該電源の端子電圧から所定の基準電圧を生成する基準電
源と、一方の入力端子に該電源の低電圧側端子の電圧より基準
電源の電圧だけ高い電圧を印加され、もう一方の入力端
子に負荷の低電圧側端子の電圧を印加され、該電界効果
トランジスタのゲートに出力端子を接続される差動増幅
器とを備えることを特徴とする逆流防止回路。