JP2002140039A - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JP2002140039A JP2002140039A JP2000331307A JP2000331307A JP2002140039A JP 2002140039 A JP2002140039 A JP 2002140039A JP 2000331307 A JP2000331307 A JP 2000331307A JP 2000331307 A JP2000331307 A JP 2000331307A JP 2002140039 A JP2002140039 A JP 2002140039A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- liquid crystal
- signal
- output
- analog video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置に映像信号と制御信号を供給す
る液晶駆動回路において、消費電力の増大やＤＡＣを作
り直すことなしに低電圧液晶を駆動できるようにする。 【解決手段】 正極性用と負極性用に配置されていた２
種類のＤＡＣを、低耐圧のＤＡＣ１で共通化し、このＤ
ＡＣ１から一水平走査期間内に正極性のアナログ映像信
号と負極性のアナログ映像信号を交互に出力するように
した。
る液晶駆動回路において、消費電力の増大やＤＡＣを作
り直すことなしに低電圧液晶を駆動できるようにする。 【解決手段】 正極性用と負極性用に配置されていた２
種類のＤＡＣを、低耐圧のＤＡＣ１で共通化し、このＤ
ＡＣ１から一水平走査期間内に正極性のアナログ映像信
号と負極性のアナログ映像信号を交互に出力するように
した。
Description
【０００１】
【発明の属する技術分野】この発明は液晶駆動回路に関
し、とくにアクティブマトリクス型液晶表示装置に対し
映像信号や制御信号を供給する液晶駆動回路に関する。
し、とくにアクティブマトリクス型液晶表示装置に対し
映像信号や制御信号を供給する液晶駆動回路に関する。
【０００２】
【従来の技術】近年、液晶表示装置は軽量、薄型である
ことに加えて低消費電力であることから、幅広い分野で
利用されている。とくに、画素毎にスイッチ素子を配置
したアクティブマトリクス型液晶表示装置は、ＰＣ（パ
ーソナルコンピュータ）などのＯＡ機器のディスプレイ
として普及している。このようなアクティブマトリクス
型液晶表示装置の中でも、駆動素子としてポリシリコン
（ｐ−Ｓｉ）ＴＦＴを用いたものは、基板上の画素部周
辺に駆動回路を内蔵することができるため、高精細であ
りながら、コンパクトな外形と軽量化を実現している。
ことに加えて低消費電力であることから、幅広い分野で
利用されている。とくに、画素毎にスイッチ素子を配置
したアクティブマトリクス型液晶表示装置は、ＰＣ（パ
ーソナルコンピュータ）などのＯＡ機器のディスプレイ
として普及している。このようなアクティブマトリクス
型液晶表示装置の中でも、駆動素子としてポリシリコン
（ｐ−Ｓｉ）ＴＦＴを用いたものは、基板上の画素部周
辺に駆動回路を内蔵することができるため、高精細であ
りながら、コンパクトな外形と軽量化を実現している。
【０００３】こうした液晶表示装置では、液晶層の劣化
を防止するために、画素に書き込む映像信号の極性をフ
レーム周期で反転させる、いわゆる極性反転駆動が行わ
れている。このため、外部から供給されるデジタル映像
信号をアナログ映像信号に変換するＤ／Ａコンバータに
ついても、従来は正極性用Ｄ／Ａコンバータ（以下、正
ＤＡＣ）と負極性用Ｄ／Ａコンバータ（以下、負ＤＡ
Ｃ）の２種類が配置されている。これら正ＤＡＣ、負Ｄ
ＡＣ、並びにコントローラ、Ｖｃｏｍ回路などは、液晶
駆動回路として外付けの回路基板（ＰＣＢ）上に配置さ
れている。前記コントローラから制御信号とともに出力
されたデジタル映像信号は、正／負ＤＡＣでアナログ映
像信号に変換された後、ＦＰＣ（フレキシブルケーブ
ル）などを通じて液晶パネル側の駆動回路に供給され
る。
を防止するために、画素に書き込む映像信号の極性をフ
レーム周期で反転させる、いわゆる極性反転駆動が行わ
れている。このため、外部から供給されるデジタル映像
信号をアナログ映像信号に変換するＤ／Ａコンバータに
ついても、従来は正極性用Ｄ／Ａコンバータ（以下、正
ＤＡＣ）と負極性用Ｄ／Ａコンバータ（以下、負ＤＡ
Ｃ）の２種類が配置されている。これら正ＤＡＣ、負Ｄ
ＡＣ、並びにコントローラ、Ｖｃｏｍ回路などは、液晶
駆動回路として外付けの回路基板（ＰＣＢ）上に配置さ
れている。前記コントローラから制御信号とともに出力
されたデジタル映像信号は、正／負ＤＡＣでアナログ映
像信号に変換された後、ＦＰＣ（フレキシブルケーブ
ル）などを通じて液晶パネル側の駆動回路に供給され
る。
【０００４】それぞれのＤＡＣから出力される映像信号
を画素部の信号線にサンプリングする順番は図４のよう
になる。ここで、正／負各ＤＡＣの最大出力数を４８と
すると、従来はそのうちの２４出力（２つ合計で４８出
力）を使って、１６画素分（ＲＧＢの３出力で１画素）
の映像信号を１回に出力している。例えば、液晶パネル
がＶＧＡサイズ（６４０×４８０画素）の場合、２つの
ＤＡＣは走査線１本当たり４０回出力を繰り返すことに
なる。すなわち、図４の部分拡大図である図５に示すよ
うに、一水平走査期間内の１回目の出力では正・負・正
・負…の順に１番目から２４番目まで合計４８の映像信
号が供給され、２回目以降も同じ順番で映像信号が供給
されている（ここではＶライン反転駆動を行っているも
のとする）。この動作を走査線４８０本分行うことによ
り、１画面分の映像信号が画素部に書き込まれることに
なる。ちなみに、次の１フレームでは、一水平走査期間
内の１回目の出力では負・正・負・正…の順に１番目か
ら２４番目まで合計４８の映像信号が供給され、２回目
以降も同じ順番で映像信号が供給される。
を画素部の信号線にサンプリングする順番は図４のよう
になる。ここで、正／負各ＤＡＣの最大出力数を４８と
すると、従来はそのうちの２４出力（２つ合計で４８出
力）を使って、１６画素分（ＲＧＢの３出力で１画素）
の映像信号を１回に出力している。例えば、液晶パネル
がＶＧＡサイズ（６４０×４８０画素）の場合、２つの
ＤＡＣは走査線１本当たり４０回出力を繰り返すことに
なる。すなわち、図４の部分拡大図である図５に示すよ
うに、一水平走査期間内の１回目の出力では正・負・正
・負…の順に１番目から２４番目まで合計４８の映像信
号が供給され、２回目以降も同じ順番で映像信号が供給
されている（ここではＶライン反転駆動を行っているも
のとする）。この動作を走査線４８０本分行うことによ
り、１画面分の映像信号が画素部に書き込まれることに
なる。ちなみに、次の１フレームでは、一水平走査期間
内の１回目の出力では負・正・負・正…の順に１番目か
ら２４番目まで合計４８の映像信号が供給され、２回目
以降も同じ順番で映像信号が供給される。
【０００５】
【発明が解決しようとする課題】従来の液晶駆動回路で
は、低耐圧（５Ｖ耐圧）のＤＡＣを２つ配置した二段構
成とし、正極性電圧（５．５Ｖ〜９Ｖ）の映像信号を正
ＤＡＣから出力し、負極性電圧（１Ｖ〜４．５Ｖ）の映
像信号を負ＤＡＣから出力させている。このため、液晶
材料が低電圧化（例えば、２．５Ｖ）した場合、ＤＡＣ
二段構成のままでは、ＤＡＣの消費電力を下げることが
できないため、低消費電力化にならない。このため、低
消費電力化を実現させるためには、低耐圧ＤＡＣ一段構
成としなければならない。このとき、信号線に印加する
順番が従来と同じ場合、デジタル映像信号を従来と同じ
周波数のままでＤＡＣに受けようとすると、正ＤＡＣと
負ＤＡＣのデジタル映像信号を同時に受けられるように
し且つ正ＤＡＣと負ＤＡＣを同時に出力できるように作
り直す必要があった。また、正ＤＡＣと負ＤＡＣのデジ
タル映像信号を交互に受けようとした場合、デジタル映
像信号のデータ量が２倍になり、周波数を２倍まで高く
する必要があるため、消費電力が増大するという問題点
があった。
は、低耐圧（５Ｖ耐圧）のＤＡＣを２つ配置した二段構
成とし、正極性電圧（５．５Ｖ〜９Ｖ）の映像信号を正
ＤＡＣから出力し、負極性電圧（１Ｖ〜４．５Ｖ）の映
像信号を負ＤＡＣから出力させている。このため、液晶
材料が低電圧化（例えば、２．５Ｖ）した場合、ＤＡＣ
二段構成のままでは、ＤＡＣの消費電力を下げることが
できないため、低消費電力化にならない。このため、低
消費電力化を実現させるためには、低耐圧ＤＡＣ一段構
成としなければならない。このとき、信号線に印加する
順番が従来と同じ場合、デジタル映像信号を従来と同じ
周波数のままでＤＡＣに受けようとすると、正ＤＡＣと
負ＤＡＣのデジタル映像信号を同時に受けられるように
し且つ正ＤＡＣと負ＤＡＣを同時に出力できるように作
り直す必要があった。また、正ＤＡＣと負ＤＡＣのデジ
タル映像信号を交互に受けようとした場合、デジタル映
像信号のデータ量が２倍になり、周波数を２倍まで高く
する必要があるため、消費電力が増大するという問題点
があった。
【０００６】この発明の目的は、信号線に印加する順番
を変更することによって、消費電力の増大やＤＡＣを作
り直すことなしに低電圧液晶を駆動することができる液
晶駆動回路を提供することにある。
を変更することによって、消費電力の増大やＤＡＣを作
り直すことなしに低電圧液晶を駆動することができる液
晶駆動回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的と達成するた
め、請求項１の発明は、少なくとも、第１及び第２極性
のデジタル映像信号、制御信号及び電源電圧を入力と
し、前記制御信号と電源電圧に基づいて前記第１及び第
２極性のデジタル映像信号を第１及び第２極性のアナロ
グ映像信号に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変
換回路に前記第１及び第２極性のデジタル映像信号と制
御信号を供給するコントロール回路と、前記Ｄ／Ａ変換
回路に電源電圧を供給する電源回路とを備え、前記Ｄ／
Ａ変換回路は、一水平走査期間内に第１極性のアナログ
映像信号と第２極性のアナログ映像信号を交互に出力す
ることを特徴とする液晶駆動回路である。
め、請求項１の発明は、少なくとも、第１及び第２極性
のデジタル映像信号、制御信号及び電源電圧を入力と
し、前記制御信号と電源電圧に基づいて前記第１及び第
２極性のデジタル映像信号を第１及び第２極性のアナロ
グ映像信号に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変
換回路に前記第１及び第２極性のデジタル映像信号と制
御信号を供給するコントロール回路と、前記Ｄ／Ａ変換
回路に電源電圧を供給する電源回路とを備え、前記Ｄ／
Ａ変換回路は、一水平走査期間内に第１極性のアナログ
映像信号と第２極性のアナログ映像信号を交互に出力す
ることを特徴とする液晶駆動回路である。
【０００８】請求項２の発明は、請求項１において、前
記液晶駆動回路は、互いに交差する複数の信号線と複数
の走査線、これら両線の各交差部に配置されたスイッチ
素子及び前記スイッチ素子に接続された画素電極を含む
第１電極基板と、前記画素電極と相対する対向電極を含
む第２電極基板と、前記第１電極基板と第２電極基板と
の間に保持された液晶層と、前記走査線及び信号線のそ
れぞれの駆動回路とを備えた液晶表示装置に対し、少な
くとも、第１及び第２極性のアナログ映像信号と制御信
号とを供給する回路であって、前記Ｄ／Ａ変換回路は、
一水平走査期間内の１回目の出力において第１極性のア
ナログ映像信号を奇数番目の信号線に出力し、２回目の
出力において第２極性のアナログ映像信号を偶数番目の
信号線に出力する動作を各走査線ごとに繰り返し、次の
フレームでは、一水平走査期間内の１回目の出力におい
て第２極性のアナログ映像信号を奇数番目の信号線に出
力し、２回目の出力において第１極性のアナログ映像信
号を偶数番目の信号線に出力する動作を各走査線ごとに
繰り返して行うものであり、これらの動作を１フレーム
ごとに交互に繰り返すことを特徴とするものである。
記液晶駆動回路は、互いに交差する複数の信号線と複数
の走査線、これら両線の各交差部に配置されたスイッチ
素子及び前記スイッチ素子に接続された画素電極を含む
第１電極基板と、前記画素電極と相対する対向電極を含
む第２電極基板と、前記第１電極基板と第２電極基板と
の間に保持された液晶層と、前記走査線及び信号線のそ
れぞれの駆動回路とを備えた液晶表示装置に対し、少な
くとも、第１及び第２極性のアナログ映像信号と制御信
号とを供給する回路であって、前記Ｄ／Ａ変換回路は、
一水平走査期間内の１回目の出力において第１極性のア
ナログ映像信号を奇数番目の信号線に出力し、２回目の
出力において第２極性のアナログ映像信号を偶数番目の
信号線に出力する動作を各走査線ごとに繰り返し、次の
フレームでは、一水平走査期間内の１回目の出力におい
て第２極性のアナログ映像信号を奇数番目の信号線に出
力し、２回目の出力において第１極性のアナログ映像信
号を偶数番目の信号線に出力する動作を各走査線ごとに
繰り返して行うものであり、これらの動作を１フレーム
ごとに交互に繰り返すことを特徴とするものである。
【０００９】
【発明の実施の形態】以下、この発明に係わる液晶駆動
回路の一実施形態を図面を参照しながら説明する。図１
は、この実施形態に係わる液晶駆動回路と液晶パネルの
構成を示すブロック図である。
回路の一実施形態を図面を参照しながら説明する。図１
は、この実施形態に係わる液晶駆動回路と液晶パネルの
構成を示すブロック図である。
【００１０】液晶パネル１００は、図示しない複数の走
査線と信号線がマトリクス状に配置され、両線の各交差
部に形成された画素で形成された画素部１０１と、前記
走査線に行選択信号を供給するＹ−ドライバ１０２と、
前記信号線に映像信号をサンプリングするＸ−ドライバ
１０３とから構成されている。この液晶パネル１００
は、アクティブマトリクス型液晶表示装置として構成さ
れている。
査線と信号線がマトリクス状に配置され、両線の各交差
部に形成された画素で形成された画素部１０１と、前記
走査線に行選択信号を供給するＹ−ドライバ１０２と、
前記信号線に映像信号をサンプリングするＸ−ドライバ
１０３とから構成されている。この液晶パネル１００
は、アクティブマトリクス型液晶表示装置として構成さ
れている。
【００１１】一方、回路基板１０上には液晶駆動回路と
して、ＤＡＣ１、コントローラ２、昇圧回路３、ＬＶＤ
Ｓ回路４、クロック監視／リセット回路５、Ｉ／Ｆコネ
クタ６、ＤＣ／ＤＣコンバータ７、Ｖｃｏｍ回路８、Ｖ
ｒｅｆ回路９が配置されている。
して、ＤＡＣ１、コントローラ２、昇圧回路３、ＬＶＤ
Ｓ回路４、クロック監視／リセット回路５、Ｉ／Ｆコネ
クタ６、ＤＣ／ＤＣコンバータ７、Ｖｃｏｍ回路８、Ｖ
ｒｅｆ回路９が配置されている。
【００１２】液晶駆動回路には、図示しない筐体（例え
ばＰＣのプロセッサ）からデジタル映像信号、制御信
号、システムクロック信号、水平同期信号、垂直同期信
号、水平垂直複合同期信号が供給されている。このう
ち、デジタル映像信号と制御信号はＩ／Ｆコネクタ６を
経由し、ＬＶＤＳ回路４を通ってコントローラ２に入力
される。コントローラ２は、入力したデジタル映像信号
を内部のラインメモリに一時的に記憶し、データの出力
形態に合わせてデータ変換を行い、制御信号とともにＤ
ＡＣ１及び昇圧回路３、更にクロック監視／リセット回
路５に出力する。ここで、コントローラ２からＤＡＣ１
及び昇圧回路３に出力される制御信号の周波数は、低耐
圧のＤＡＣを２つ配置した従来構成の場合と同じとす
る。昇圧回路３は、コントローラ２から送られてきた制
御信号（Ｘ−ドライバ用クロック信号、Ｘ−ドライバ用
スタート信号、Ｙ−ドライバ用クロック信号、Ｙ−ドラ
イバ用スタート信号であり、ここでは３．３Ｖｐ−ｐ）
を昇圧（１０Ｖｐ−ｐ）し、液晶パネル１００に供給し
ている。ＤＣ／ＤＣコンバータ７は、図示しない電源コ
ネクタから入力した電源電圧に基づいて液晶駆動回路の
駆動に必要な電源電圧を生成し、各部に供給している。
Ｖｃｏｍ回路８は、ＤＣ／ＤＣコンバータ７から供給さ
れる電源電圧に基づいてＶｃｏｍ電圧を生成し、液晶パ
ネル１００の図示しない対向電極に供給している。Ｖｒ
ｅｆ回路９は、ＤＣ／ＤＣコンバータ７から供給される
電源電圧に基づいてリファレンス電圧（アナログ信号）
を生成し、これをＤＡＣ１に供給している。クロック監
視／リセット回路５は、筐体から送られてくるシステム
クロック信号を監視し、何らかの原因でシステムクロッ
クが入力されない場合は、液晶駆動回路をリセットさせ
る機能を有している。また、液晶パネル１００と回路基
板１０との間は、図示しないＦＰＣにより電気的に接続
されている。
ばＰＣのプロセッサ）からデジタル映像信号、制御信
号、システムクロック信号、水平同期信号、垂直同期信
号、水平垂直複合同期信号が供給されている。このう
ち、デジタル映像信号と制御信号はＩ／Ｆコネクタ６を
経由し、ＬＶＤＳ回路４を通ってコントローラ２に入力
される。コントローラ２は、入力したデジタル映像信号
を内部のラインメモリに一時的に記憶し、データの出力
形態に合わせてデータ変換を行い、制御信号とともにＤ
ＡＣ１及び昇圧回路３、更にクロック監視／リセット回
路５に出力する。ここで、コントローラ２からＤＡＣ１
及び昇圧回路３に出力される制御信号の周波数は、低耐
圧のＤＡＣを２つ配置した従来構成の場合と同じとす
る。昇圧回路３は、コントローラ２から送られてきた制
御信号（Ｘ−ドライバ用クロック信号、Ｘ−ドライバ用
スタート信号、Ｙ−ドライバ用クロック信号、Ｙ−ドラ
イバ用スタート信号であり、ここでは３．３Ｖｐ−ｐ）
を昇圧（１０Ｖｐ−ｐ）し、液晶パネル１００に供給し
ている。ＤＣ／ＤＣコンバータ７は、図示しない電源コ
ネクタから入力した電源電圧に基づいて液晶駆動回路の
駆動に必要な電源電圧を生成し、各部に供給している。
Ｖｃｏｍ回路８は、ＤＣ／ＤＣコンバータ７から供給さ
れる電源電圧に基づいてＶｃｏｍ電圧を生成し、液晶パ
ネル１００の図示しない対向電極に供給している。Ｖｒ
ｅｆ回路９は、ＤＣ／ＤＣコンバータ７から供給される
電源電圧に基づいてリファレンス電圧（アナログ信号）
を生成し、これをＤＡＣ１に供給している。クロック監
視／リセット回路５は、筐体から送られてくるシステム
クロック信号を監視し、何らかの原因でシステムクロッ
クが入力されない場合は、液晶駆動回路をリセットさせ
る機能を有している。また、液晶パネル１００と回路基
板１０との間は、図示しないＦＰＣにより電気的に接続
されている。
【００１３】上記のように構成された液晶駆動回路で
は、低耐圧（５Ｖ耐圧）のＤＡＣ１を１つ配置した一段
構成とし、１つのＤＡＣで正極性電圧（５．５Ｖ〜９
Ｖ）のアナログ映像信号と、負極性電圧（１Ｖ〜４．５
Ｖ）のアナログ映像信号を交互に出力するように構成さ
れている。
は、低耐圧（５Ｖ耐圧）のＤＡＣ１を１つ配置した一段
構成とし、１つのＤＡＣで正極性電圧（５．５Ｖ〜９
Ｖ）のアナログ映像信号と、負極性電圧（１Ｖ〜４．５
Ｖ）のアナログ映像信号を交互に出力するように構成さ
れている。
【００１４】すなわち、ＤＡＣ１から出力されるアナロ
グ映像信号を画素部１０１の図示しない信号線にサンプ
リングする順番は図２のようになる。ただし、ここでは
Ｖライン反転駆動を行っているものとする。ＤＡＣ１の
出力数は４８であり、この４８出力を使って、一水平走
査期間内に１６画素分（ＲＧＢの３出力で１画素）のア
ナログ映像信号を２回に分けて出力している。
グ映像信号を画素部１０１の図示しない信号線にサンプ
リングする順番は図２のようになる。ただし、ここでは
Ｖライン反転駆動を行っているものとする。ＤＡＣ１の
出力数は４８であり、この４８出力を使って、一水平走
査期間内に１６画素分（ＲＧＢの３出力で１画素）のア
ナログ映像信号を２回に分けて出力している。
【００１５】例えば、液晶パネル１００がＶＧＡサイズ
（６４０×４８０画素）の場合、ＤＡＣ１は走査線１本
当たり４８出力を４０回繰り返すことになる。すなわ
ち、図２の部分拡大図である図３に示すように、１水平
走査期間内の１回目の出力では正極性電圧のアナログ映
像信号のみを４８出力する。ただし、フリッカ対策とし
て画素一つおきに映像信号を印加する。そのため液晶パ
ネル１００の画素には、３２画素の半分の１６画素にア
ナログ映像信号が印加される。また２回目の出力では、
負極性電圧のアナログ映像信号のみを４８出力し、１回
目の出力時には印加しなかった残りの１６画素にアナロ
グ映像信号を印加する。この間、１回目の出力時に印加
した正極性電圧のアナログ映像信号は、画素部１０１に
おいて図示しない補助容量（Ｃｓ）により保持されてい
る。こうした動作を走査線４８０本分行うことにより、
１画面分の映像信号を液晶パネル１００に印加すること
ができる。
（６４０×４８０画素）の場合、ＤＡＣ１は走査線１本
当たり４８出力を４０回繰り返すことになる。すなわ
ち、図２の部分拡大図である図３に示すように、１水平
走査期間内の１回目の出力では正極性電圧のアナログ映
像信号のみを４８出力する。ただし、フリッカ対策とし
て画素一つおきに映像信号を印加する。そのため液晶パ
ネル１００の画素には、３２画素の半分の１６画素にア
ナログ映像信号が印加される。また２回目の出力では、
負極性電圧のアナログ映像信号のみを４８出力し、１回
目の出力時には印加しなかった残りの１６画素にアナロ
グ映像信号を印加する。この間、１回目の出力時に印加
した正極性電圧のアナログ映像信号は、画素部１０１に
おいて図示しない補助容量（Ｃｓ）により保持されてい
る。こうした動作を走査線４８０本分行うことにより、
１画面分の映像信号を液晶パネル１００に印加すること
ができる。
【００１６】上記実施形態に係わる液晶駆動回路におい
ては、コントローラ２から出力されるデジタル映像信号
を、ＤＡＣ１を動作させるクロック信号の立上り・立下
りの両方でラッチすることで、コントローラ２からＤＡ
Ｃ１に送られる制御信号の周波数を高くすることなし
に、低電圧液晶を駆動することができる。
ては、コントローラ２から出力されるデジタル映像信号
を、ＤＡＣ１を動作させるクロック信号の立上り・立下
りの両方でラッチすることで、コントローラ２からＤＡ
Ｃ１に送られる制御信号の周波数を高くすることなし
に、低電圧液晶を駆動することができる。
【００１７】
【発明の効果】以上説明したように、この発明に係わる
液晶駆動回路によれば、低耐圧のＤＡＣから正極性電圧
と負極性電圧を交互に出力するようにしたので、液晶材
料が低電圧化した場合でも、コントローラからＤＡＣに
送られる制御信号の周波数を高くする必要がなく、この
ため消費電力の増大やＤＡＣを作り直すことなしに低電
圧液晶を駆動することができる。
液晶駆動回路によれば、低耐圧のＤＡＣから正極性電圧
と負極性電圧を交互に出力するようにしたので、液晶材
料が低電圧化した場合でも、コントローラからＤＡＣに
送られる制御信号の周波数を高くする必要がなく、この
ため消費電力の増大やＤＡＣを作り直すことなしに低電
圧液晶を駆動することができる。
【図１】実施形態に係わる液晶駆動回路と液晶パネルの
構成を示すブロック図。
構成を示すブロック図。
【図２】実施形態においてＤＡＣから出力される映像信
号を画素部の信号線にサンプリングする順番を示す説明
図。
号を画素部の信号線にサンプリングする順番を示す説明
図。
【図３】図２の部分拡大図。
【図４】従来例においてＤＡＣから出力される映像信号
を画素部の信号線にサンプリングする順番を示す説明
図。
を画素部の信号線にサンプリングする順番を示す説明
図。
【図５】図４の部分拡大図。
１…ＤＡＣ、２…コントローラ、３…昇圧回路、４…Ｌ
ＶＤＳ回路、５…クロック監視／リセット回路、６…Ｉ
／Ｆコネクタ、７…ＤＣ／ＤＣコンバータ、８…Ｖｃｏ
ｍ回路、９…Ｖｒｅｆ回路、１０…回路基板、１００…
液晶パネル、１０１…画素部、１０２…Ｙ−ドライバ、
１０３…Ｘ−ドライバ
ＶＤＳ回路、５…クロック監視／リセット回路、６…Ｉ
／Ｆコネクタ、７…ＤＣ／ＤＣコンバータ、８…Ｖｃｏ
ｍ回路、９…Ｖｒｅｆ回路、１０…回路基板、１００…
液晶パネル、１０１…画素部、１０２…Ｙ−ドライバ、
１０３…Ｘ−ドライバ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮川 桂一 神奈川県川崎市川崎区日進町７番地１ 東 芝電子エンジニアリング株式会社内 Ｆターム(参考） 2H093 NA16 NA31 NA41 NC01 ND38 ND39 5C006 AC21 AC26 AF42 AF83 BB16 FA46 FA47 FA48 5C080 AA10 BB05 DD22 DD26 EE19 EE29 FF11 JJ01 JJ02
Claims (2)
- 【請求項１】 少なくとも、第１及び第２極性のデジタ
ル映像信号、制御信号及び電源電圧を入力とし、前記制
御信号と電源電圧に基づいて前記第１及び第２極性のデ
ジタル映像信号を第１及び第２極性のアナログ映像信号
に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変換回路に前
記第１及び第２極性のデジタル映像信号と制御信号を供
給するコントロール回路と、前記Ｄ／Ａ変換回路に電源
電圧を供給する電源回路とを備え、 前記Ｄ／Ａ変換回路は、一水平走査期間内に第１極性の
アナログ映像信号と第２極性のアナログ映像信号を交互
に出力することを特徴とする液晶駆動回路。 - 【請求項２】 前記液晶駆動回路は、互いに交差する複
数の信号線と複数の走査線、これら両線の各交差部に配
置されたスイッチ素子及び前記スイッチ素子に接続され
た画素電極を含む第１電極基板と、前記画素電極と相対
する対向電極を含む第２電極基板と、前記第１電極基板
と第２電極基板との間に保持された液晶層と、前記走査
線及び信号線のそれぞれの駆動回路とを備えた液晶表示
装置に対し、少なくとも、第１及び第２極性のアナログ
映像信号と制御信号とを供給する回路であって、 前記Ｄ／Ａ変換回路は、一水平走査期間内の１回目の出
力において第１極性のアナログ映像信号を奇数番目の信
号線に出力し、２回目の出力において第２極性のアナロ
グ映像信号を偶数番目の信号線に出力する動作を各走査
線ごとに繰り返し、次のフレームでは、一水平走査期間
内の１回目の出力において第２極性のアナログ映像信号
を奇数番目の信号線に出力し、２回目の出力において第
１極性のアナログ映像信号を偶数番目の信号線に出力す
る動作を各走査線ごとに繰り返して行うものであり、こ
れらの動作を１フレームごとに交互に繰り返すことを特
徴とする請求項１記載の液晶駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000331307A JP2002140039A (ja) | 2000-10-30 | 2000-10-30 | 液晶駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000331307A JP2002140039A (ja) | 2000-10-30 | 2000-10-30 | 液晶駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002140039A true JP2002140039A (ja) | 2002-05-17 |
Family
ID=18807671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000331307A Pending JP2002140039A (ja) | 2000-10-30 | 2000-10-30 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002140039A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10319429A (ja) * | 1997-05-15 | 1998-12-04 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
| JP2000020030A (ja) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 表示パネルの駆動回路及び表示装置 |
| JP2001249650A (ja) * | 1999-12-27 | 2001-09-14 | Semiconductor Energy Lab Co Ltd | 画像表示装置およびその駆動方法 |
-
2000
- 2000-10-30 JP JP2000331307A patent/JP2002140039A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10319429A (ja) * | 1997-05-15 | 1998-12-04 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
| JP2000020030A (ja) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 表示パネルの駆動回路及び表示装置 |
| JP2001249650A (ja) * | 1999-12-27 | 2001-09-14 | Semiconductor Energy Lab Co Ltd | 画像表示装置およびその駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7030850B2 (en) | Signal drive circuit, display device, electro-optical device, and signal drive method | |
| KR100613325B1 (ko) | 구동 장치 및 표시 모듈 | |
| US7123247B2 (en) | Display control circuit, electro-optical device, display device and display control method | |
| US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
| Kimura et al. | 18.2: a 2.15 inch QCIF reflective color TFT‐LCD with digital memory on glass (DMOG) | |
| JP2008224798A (ja) | 表示用駆動回路 | |
| US7015886B2 (en) | Scanning line driver circuits, electrooptic apparatuses, electronic apparatuses and semiconductor devices | |
| JPWO1999042894A1 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| CN102792358A (zh) | 显示装置及其驱动方法、以及液晶显示装置 | |
| KR100325913B1 (ko) | 액티브 매트릭스형 액정 표시 장치와 그의 구동 방법 | |
| JP2002244623A (ja) | 液晶表示装置の駆動方式および駆動回路 | |
| US20100066719A1 (en) | Liquid crystal display device, its driving circuit and driving method | |
| JP2003195828A (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| JP2007058157A (ja) | 電気光学装置、電気光学装置の駆動方法、および電子機器 | |
| JP2006072211A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JP2000310977A (ja) | 液晶表示装置 | |
| JP2002140039A (ja) | 液晶駆動回路 | |
| JP2003005695A (ja) | 表示装置および多階調表示方法 | |
| JP2003029719A (ja) | 液晶表示装置 | |
| JP3960043B2 (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP2002217734A (ja) | Ｄ／ａ変換回路 | |
| CN102930843B (zh) | 源极驱动装置和平面显示器 | |
| CN101192385B (zh) | 显示面板的驱动方法及相关的图像显示系统 | |
| JP2007206621A (ja) | 表示駆動装置及びそれを備える表示装置 | |
| JPH09120269A (ja) | 液晶表示装置用駆動回路、液晶表示装置及び液晶表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070502 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |