[go: up one dir, main page]

JP2002033555A - 多数個取りセラミック基板 - Google Patents

多数個取りセラミック基板

Info

Publication number
JP2002033555A
JP2002033555A JP2000214914A JP2000214914A JP2002033555A JP 2002033555 A JP2002033555 A JP 2002033555A JP 2000214914 A JP2000214914 A JP 2000214914A JP 2000214914 A JP2000214914 A JP 2000214914A JP 2002033555 A JP2002033555 A JP 2002033555A
Authority
JP
Japan
Prior art keywords
substrate
ceramic
mother substrate
ceramic mother
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000214914A
Other languages
English (en)
Inventor
Shigechika Fukuzono
茂義 福薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000214914A priority Critical patent/JP2002033555A/ja
Publication of JP2002033555A publication Critical patent/JP2002033555A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 セラミック母基板1に200μmを超える大き
な反りが発生しやすく、そのため電子部品を正確に搭載
することが困難であるとともに各基板領域毎に正確に分
割することが困難である。 【解決手段】 セラミック母基板1の中央部に、上面の
みにメタライズ層4が被着された複数の基板領域2を縦
横の並びに配列するとともにセラミック母基板1の外周
部に枠状の捨て代領域3を形成して成る多数個取りセラ
ミック基板であって、捨て代領域3の下面または上下両
面にダミーのメタライズ層5が被着されている多数個取
りセラミック基板である。セラミック母基板1に200μ
mを超えるような大きな反りがない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】 本発明は、半導体素子等の
電子部品を搭載するための小型のセラミック基板となる
基板領域を厚みが0.1〜0.25mm程度の薄い広面積のセ
ラミック母基板内に縦横の並びに複数個配列形成して成
る多数個取りセラミック基板に関するものである。
【0002】
【従来の技術】例えば、半導体素子等の電子部品を搭載
するためのヒートシンクとして機能する小型のセラミッ
ク基板は、窒化アルミニウム質焼結体等の熱伝導性に優
れる略四角平板状のセラミック基体の上面に、電子部品
を固着するための下地金属としてのメタライズ層が被着
されている。そして、このメタライズ層上に電子部品を
搭載して固着した状態で電子部品収納用パッケージ内や
回路基板上に実装される。なお、このようなセラミック
基板の下面には、電子部品収納用パッケージや回路基板
との接合方法に応じて接合用の下地金属としてのメタラ
イズ層を設けたり、設けなかったりしている。
【0003】ところで、このようなセラミック基板は近
時における電子装置の小型化の要求に伴い、その大きさ
が0.5〜10mm角程度、厚みが0.1〜0.25mm程度の極め
て小さく薄いものとなってきている。そして、このよう
な小型化・薄型化したセラミック基板は、その取り扱い
を容易とするとともにその製作を効率良くするために、
いわゆる多数個取りセラミック基板の形態で製作されて
いる。この多数個取りセラミック基板は、略平板状の広
面積のセラミック母基板の中央部に、それぞれが上面に
電子部品を固着するためのメタライズ層を有するセラミ
ック基板となる多数の基板領域を縦横の並びに一体的に
配列形成して成るとともに、この母基板の外周部に多数
の基板領域を取り囲むようにして略四角枠状の捨て代領
域を形成して成り、各基板領域上面に被着させたメタラ
イズ層に電子部品をそれぞれ搭載して固着した後、セラ
ミック母基板を各基板領域毎に分割することによって、
セラミック基板に搭載された多数個の電子部品が同時集
約的に製作される。
【0004】なお、この多数個取りセラミック基板は、
セラミック母基板用のセラミックグリーンシートを準備
するとともに、このセラミックグリーンシートの上面中
央部にメタライズ層となるメタライズペーストを印刷塗
布し、しかる後、このセラミックグリーンシートおよび
メタライズペーストを高温で同時に焼成することによっ
て製作される。
【0005】また、セラミック母基板を各基板領域毎に
分割するには、セラミック母基板の上下面に各基板領域
を区切る分割溝を予め縦横に形成しておくとともに、セ
ラミック母基板をこの分割溝に沿って撓折する方法や、
セラミック母基板をダイヤモンドカッターやレーザーカ
ッターを使用して各基板領域毎に分割する方法が採用さ
れる。
【0006】
【発明が解決しようとする課題】 しかしながら、この
従来の多数個取りセラミック基板によると、セラミック
母基板の各基板領域の上面のみにメタライズ層が被着さ
れている場合、セラミック母基板の厚みが例えば0.25m
m以下の薄いものとなると、セラミックグリーンシート
およびメタライズペーストを焼成する際に、セラミック
グリーンシートとメタライズペーストとの焼成収縮率の
相違に起因して特にセラミック母基板の外周部に例えば
200μmを超える程度の大きな反りが発生しやすくな
り、そのような大きな反りが発生すると、各基板領域に
電子部品を搭載する際に電子部品を正確に搭載すること
が困難となったり、セラミック母基板を各基板領域毎に
正確に分割することが困難となるという問題点を有して
いた。
【0007】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、各基板領域に電子部品
を正確に搭載することができるとともに、セラミック母
基板を各基板領域毎に正確に分割することが可能な多数
個取りセラミック基板を提供することにある。
【0008】
【課題を解決するための手段】 本発明の多数個取りセ
ラミック基板は、略四角平板状のセラミック母基板の中
央部に、上面のみにメタライズ層が被着された複数の基
板領域を縦横の並びに配列するとともにセラミック母基
板の外周部に前記複数の基板領域を取り囲む枠状の捨て
代領域を形成して成る多数個取りセラミック基板であっ
て、捨て代領域の下面または上下両面に前記複数の基板
領域を実質的に取り囲むダミーのメタライズ層が被着さ
れていることを特徴とするものである。
【0009】本発明の多数個取りセラミック基板によれ
ば、捨て代領域の下面または上下両面に前記複数の基板
領域を実質的に取り囲むダミーのメタライズ層が被着さ
れていることから、この多数個取りセラミック配線基板
を製作する際に、セラミックグリーンシートとメタライ
ズペーストとの焼成収縮率の相違により反りが発生しよ
うとしても、その反りはセラミック母基板中央部の各基
板領域上面に被着されたメタライズペーストの焼成収縮
と、捨て代領域の下面または上下両面に被着されたメタ
ライズペーストの焼成収縮とにより互いに大きく打ち消
し合い、その結果、薄型であるにも拘わらずセラミック
母基板の反りが200μm以下の平坦なものとなる。
【0010】
【発明の実施の形態】つぎに、本発明を添付の図面を基
に説明する。
【0011】図1は、本発明の多数個取りセラミック基
板の実施の形態の一例を示す断面図であり、図2はその
上面図、図3はその下面図である。そして、これらの図
中、1はセラミック母基板、2は基板領域、3は捨て代
領域である。
【0012】セラミック母基板1は、例えば窒化アルミ
ニウム質焼結体や窒化珪素質焼結体等の良熱伝導性のセ
ラミックス材料から成る一辺の長さが20〜200mm程度
で厚みが0.1〜0.25mm程度の単層の略四角形の平板で
あり、小型のセラミック基板を多数個同時集約的に製作
するための母材として機能する。そして、このセラミッ
ク母基板1の中央部には各々が小型のセラミック基板と
なる一辺の長さが0.5〜10mm程度の略四角形状の多数
の基板領域2が縦横の並びに一体的に配列形成されてお
り、その外周部には中央部の基板領域2を取り囲む幅が
3〜10mm程度の四角枠状の捨て代領域3が形成されて
いる。なお、このセラミック母基板1は、その一辺の長
さが20mm未満では多数個のセラミック基板を効率的に
製作することが困難となり、他方、200mmを超える
と、後述するように、捨て代領域3の下面または上下両
面にダミーのメタライズ層5を設けたとしてもセラミッ
ク母基板1の反りを200μm以下とすることが困難とな
る。したがって、セラミック母基板1の各辺の長さは、
20〜200mmの範囲が好ましい。また、セラミック母基
板1は、その厚みが0.1mm未満であると、外力等によ
りセラミック母基板1に割れやクラックが発生しやすく
なり、他方、0.25mmを超えると、得られる電子装置の
薄型化が困難となってしまう。したがって、セラミック
母基板1の厚みは0.1〜0.25mmの範囲が好ましい。
【0013】このようなセラミック母基板1は、一辺の
長さが22〜250mmで厚みが0.12〜0.35mm程度の一枚
のセラミックグリーンシートを準備するとともに、これ
に後述するメタライズ層4およびダミーのメタライズ層
5用のメタライズペーストを印刷塗布し、これらを高温
で同時に焼成することによって製作される。なお、セラ
ミック母基板1用のセラミックグリーンシートは、セラ
ミック母基板1が例えば窒化アルミニウム質焼結体から
成る場合であれば、窒化アルミニウム・酸化イットリウ
ム・酸化カルシウム等のセラミック原料粉末に適当な有
機バインダおよび溶剤・可塑剤・分散剤等を添加混合し
て得たセラミックスラリを従来周知のドクタブレード法
を採用してシート状に成形することにより製作される。
また、このセラミックグリーンシートに印刷塗布される
メタライズ層4およびダミーのメタライズ層5用のメタ
ライズペーストは、タングステンやモリブデン等の高融
点金属粉末に適当な有機バインダ・溶剤・可塑剤・分散
剤等を添加混合して適当な粘度に調整することによって
得られ、公知のスクリーン印刷法を採用することによっ
てセラミック母基板1用のセラミックグリーンシートに
印刷塗布される。
【0014】セラミック母基板1の中央部に配列形成さ
れた各基板領域2は、各基板領域2毎に分割されること
により各々が小型のセラミック基板となる領域であり、
その上面には半導体素子等の電子部品6を固着するため
の厚みが10〜20μm程度のメタライズ層4が被着されて
おり、このメタライズ層4には半導体素子等の電子部品
6が金−シリコン合金や鉛−錫合金等のろう材を介して
固着される。なお、メタライズ層4は、その表面にニッ
ケルや金等の耐食性に優れ、ろう材との濡れ性に優れる
めっき金属層を例えば無電解めっき法を採用して0.1〜2
0μm程度の厚みに被着させておくと、メタライズ層4
が酸化腐食するのを有効に防止することができるととも
に、メタライズ層4と電子部品6とを容易かつ強固に接
合することができる。したがって、メタライズ層4の表
面にはニッケルや金等の耐食性に優れかつろう材との濡
れ性に優れるめっき金属層を0.1〜20μm程度の厚みに
被着させておくことが好ましい。
【0015】他方、セラミック母基板1の外周部に多数
の基板領域2を取り囲むように形成された捨て代領域3
は、本発明の多数個取りセラミック基板を製作する際や
搬送する際等に、その取り扱いを容易とするための領域
であり、この捨て代領域3に製造装置の位置決め手段や
搬送装置の搬送手段を当接させて取り扱うことにより、
中央部に形成された各基板領域2に損傷や汚染を与える
ことなく、容易に取り扱うことを可能としている。
【0016】そして、この捨て代領域3の下面には、厚
みが10〜20μm程度で幅が1〜10mm程度の枠状のダミ
ーのメタライズ層5が被着されている。ダミーのメタラ
イズ層5は、セラミック母基板1用のセラミックグリー
ンシートとメタライズ層4用のメタライズペーストとの
焼成収縮率の差に起因してセラミック母基板1が例えば
200μmを超えて大きく反ることを防止するための反り
抑制用のパターンとして機能し、メタライズ層4と実質
的に同一組成・同一収縮率のメタライズから成る。
【0017】このように、本発明の多数個取りセラミッ
ク基板によれば、捨て代領域3の下面に多数の基板領域
2を取り囲むダミーのメタライズ層5が被着されている
ことから、セラミック母基板1用のセラミックグリーン
シートおよびメタライズ層4・5用のメタライズペース
トを同時に焼成する際に、セラミックグリーンシートの
上面中央部に印刷塗布したメタライズ層4用のメタライ
ズペーストの焼成収縮によりセラミック母基板1が変形
しようとする力と、セラミックグリーンシートの下面外
周部に印刷塗布したダミーのメタライズ層5用のメタラ
イズペーストの焼成収縮によりセラミック母基板1が変
形しようとする力とが互いに相殺しあって、セラミック
母基板1に大きな変形が起きることを有効に防止するこ
とができる。したがって本発明の多数個取りセラミック
基板によれば、セラミック母基板1に例えば200μmを
超えるような大きな反りが発生することはない。そし
て、その結果、各基板領域2の上面に電子部品6を正確
に搭載することができる。また同時に、セラミック母基
板1を各基板領域2毎に正確に分割することが可能であ
る。なお、ダミーのメタライズ層5は、その幅が1mm
未満では、セラミック母基板1が大きく反ることを有効
に防止することが困難となる傾向にある。したがって、
ダミーのメタライズ層5の幅は1mm以上であることが
好ましい。また、ダミーのメタライズ層5はこの例では
略四角枠状の連続したパターンとしたが、図4に下面図
で示すように、ダミーのメタライズ層5は全体として略
四角枠状の断続的なパターンとしてもよい。
【0018】かくして、本発明の多数個取りセラミック
基板によれば、各基板領域2の上面に被着させたメタラ
イズ層4上に半導体素子等の電子部品6を半田等の接合
材を介して固着した後、セラミック母基板1を各基板領
域2毎に分割すれば、図6に斜視図で示すように、上面
に電子部品6が搭載された小型のセラミック基板7を同
時集約的に多数個得ることができる。
【0019】なお、本発明は、上述の実施の形態例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば、種々の変更は可能であり、例えば上述の実施
の形態の一例では、ダミーのメタライズ層5は、捨て代
領域3の下面のみに被着されていたが、ダミーのメタラ
イズ層5は、図5に断面図で示すように、捨て代領域3
の上下両面に被着させてもよい。ただし、ダミーのメタ
ライズ層5を捨て代領域3の上面側にのみ設けると、セ
ラミック母基板1の反りがかえって大きくなる傾向にあ
るので、ダミーのメタライズ層5は、捨て代領域3の下
面または上下両面に設けることに特定される。
【0020】
【発明の効果】 本発明の多数個取りセラミック基板に
よれば、捨て代領域の下面または上下両面に前記複数の
基板領域を実質的に取り囲むダミーのメタライズ層が被
着されていることから、この多数個取りセラミック配線
基板を製作する際に、セラミックグリーンシートとメタ
ライズペーストとの焼成収縮率の相違により反りが発生
しようとしても、その反りはセラミック母基板中央部の
各基板領域上面に印刷されたメタライズペーストの焼成
収縮と、捨て代領域の下面または上下両面に被着された
メタライズペーストの焼成収縮とにより互いに大きく打
ち消し合い、その結果、薄型であるにも拘わらずセラミ
ック母基板の反りを200μm以下の平坦なものとでき、
各基板領域に電子部品を正確に搭載可能であるとともに
セラミック母基板を各基板領域毎に正確に分割すること
ができる。
【図面の簡単な説明】
【図1】本発明の多数個取りセラミック基板の実施の形
態の一例を示す断面図である。
【図2】図1に示す多数個取りセラミック基板の上面図
である。
【図3】図1に示す多数個取りセラミック基板の下面図
である。
【図4】本発明の多数個取りセラミック配線基板の実施
形態の他の例を示す上面図である。
【図5】本発明の多数個取りセラミック配線基板の実施
形態の他の例を示す断面図である。
【図6】本発明の多数個取りセラミック基板により製作
される小型のセラミック基板の斜視図である。
【符号の説明】
1・・・セラミック母基板 2・・・基板領域 3・・・捨て代領域 4・・・メタライズ層 5・・・ダミーのメタライズ層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 略四角平板状のセラミック母基板の中央
    部に、上面のみにメタライズ層が被着された複数の基板
    領域を縦横の並びに配列するとともに前記セラミック母
    基板の外周部に前記複数の基板領域を取り囲む枠状の捨
    て代領域を形成して成る多数個取りセラミック基板であ
    って、前記捨て代領域の下面または上下両面に前記複数
    の基板領域を実質的に取り囲むダミーのメタライズ層が
    被着されていることを特徴とする多数個取りセラミック
    基板。
JP2000214914A 2000-07-14 2000-07-14 多数個取りセラミック基板 Pending JP2002033555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000214914A JP2002033555A (ja) 2000-07-14 2000-07-14 多数個取りセラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000214914A JP2002033555A (ja) 2000-07-14 2000-07-14 多数個取りセラミック基板

Publications (1)

Publication Number Publication Date
JP2002033555A true JP2002033555A (ja) 2002-01-31

Family

ID=18710416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000214914A Pending JP2002033555A (ja) 2000-07-14 2000-07-14 多数個取りセラミック基板

Country Status (1)

Country Link
JP (1) JP2002033555A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039267A (ja) * 2003-07-16 2005-02-10 Samsung Electronics Co Ltd チップスケールパッケージ製造のための薄型印刷回路基板
JP2009218240A (ja) * 2008-03-07 2009-09-24 Ngk Spark Plug Co Ltd 多数個取り基板
US7649749B2 (en) 2006-07-14 2010-01-19 Nec Electronics Corporation Wiring substrate, semiconductor device, and method of manufacturing the same
US7745736B2 (en) 2005-02-07 2010-06-29 Nec Electronics Corporation Interconnecting substrate and semiconductor device
JP2020202274A (ja) * 2019-06-10 2020-12-17 日本特殊陶業株式会社 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法
JP2023151388A (ja) * 2022-03-31 2023-10-16 Ngkエレクトロデバイス株式会社 多数個取りセラミック基板、及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039267A (ja) * 2003-07-16 2005-02-10 Samsung Electronics Co Ltd チップスケールパッケージ製造のための薄型印刷回路基板
US7745736B2 (en) 2005-02-07 2010-06-29 Nec Electronics Corporation Interconnecting substrate and semiconductor device
US7649749B2 (en) 2006-07-14 2010-01-19 Nec Electronics Corporation Wiring substrate, semiconductor device, and method of manufacturing the same
US7701726B2 (en) 2006-07-14 2010-04-20 Nec Electronics Corporation Method of manufacturing a wiring substrate and semiconductor device
JP2009218240A (ja) * 2008-03-07 2009-09-24 Ngk Spark Plug Co Ltd 多数個取り基板
JP2020202274A (ja) * 2019-06-10 2020-12-17 日本特殊陶業株式会社 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法
JP7223638B2 (ja) 2019-06-10 2023-02-16 日本特殊陶業株式会社 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法
JP2023151388A (ja) * 2022-03-31 2023-10-16 Ngkエレクトロデバイス株式会社 多数個取りセラミック基板、及びその製造方法
JP7698600B2 (ja) 2022-03-31 2025-06-25 Ngkエレクトロデバイス株式会社 多数個取りセラミック基板、及びその製造方法

Similar Documents

Publication Publication Date Title
CN107993985B (zh) 电子部件搭载用基板、电子装置以及电子模块
JP6194104B2 (ja) 配線基板、電子装置および電子モジュール
EP3633719A1 (en) Electronic component mounting substrate, electronic device, and electronic module
JP2002033555A (ja) 多数個取りセラミック基板
JP6767204B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6473829B2 (ja) 配線基板、電子装置および電子モジュール
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP4476064B2 (ja) 多数個取り電子部品収納用パッケージおよび電子装置
JPH10242330A (ja) パワーモジュール用基板及びその製造法
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JPH10242331A (ja) パワーモジュール用基板及びその製造法
US10937707B2 (en) Wiring substrate, electronic device, and electronic module
US11024554B2 (en) Wiring substrate, electronic device, and electronic module
JP7145739B2 (ja) 配線基板、電子装置および電子モジュール
JP3894841B2 (ja) 多数個取り配線基板
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP2017135281A (ja) 電子部品搭載用パッケージ、電子装置および電子モジュール
JP7479893B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2002289746A (ja) 多数個取り電子部品搭載用基板および電子装置
JP4089958B2 (ja) 多数個取り配線基板
JP2008244137A (ja) 回路モジュールの製造方法
JP7017341B2 (ja) 半導体パッケージおよび半導体装置
JP2004063501A (ja) 多数個取りセラミック基板およびその製造方法
JP4550525B2 (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090724

A131 Notification of reasons for refusal

Effective date: 20090908

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20100105

Free format text: JAPANESE INTERMEDIATE CODE: A02