JP2002033461A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002033461A JP2002033461A JP2000215022A JP2000215022A JP2002033461A JP 2002033461 A JP2002033461 A JP 2002033461A JP 2000215022 A JP2000215022 A JP 2000215022A JP 2000215022 A JP2000215022 A JP 2000215022A JP 2002033461 A JP2002033461 A JP 2002033461A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact plug
- film
- electrode
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 37
- 239000010937 tungsten Substances 0.000 claims abstract description 37
- -1 tungsten nitride Chemical class 0.000 claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000007789 gas Substances 0.000 claims abstract description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 9
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 9
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims abstract description 4
- 239000011229 interlayer Substances 0.000 claims description 41
- 230000004888 barrier function Effects 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 18
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 7
- 229910001936 tantalum oxide Inorganic materials 0.000 description 7
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 金属酸化物からなる容量絶縁膜を備えたキャ
パシタのストレージ電極に、低抵抗でコンタクトプラグ
が接続できるようにする。 【解決手段】 コンタクトプラグ１１０上部に、タング
ステンのソースガスとしてＷＦ6を用い，窒素のソース
ガスとしてＮＨ3を用いた熱ＣＶＤ法により、窒化タン
グステン膜２０１を形成し、これらを４５０℃以上に加
熱することで、コンタクトプラグ１１０上面にＷＳｉＮ
膜を形成する。
パシタのストレージ電極に、低抵抗でコンタクトプラグ
が接続できるようにする。 【解決手段】 コンタクトプラグ１１０上部に、タング
ステンのソースガスとしてＷＦ6を用い，窒素のソース
ガスとしてＮＨ3を用いた熱ＣＶＤ法により、窒化タン
グステン膜２０１を形成し、これらを４５０℃以上に加
熱することで、コンタクトプラグ１１０上面にＷＳｉＮ
膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、より
詳しくは金属酸化膜を誘電体膜として用いるキャパシタ
を備えた半導体装置およびその製造方法に関する。
詳しくは金属酸化膜を誘電体膜として用いるキャパシタ
を備えた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】１トランジスタ１キャパシタで構成され
るダイナミックランダムアクセスメモリ（ＤＲＡＭ）で
は、集積回路の高集積化が進行しているなかで、メモリ
セルの面積を小さくして記憶容量を大きくすることが要
求されている。この要求に対して、キャパシタを構成す
る誘電体膜（容量絶縁膜）に、酸化タンタル（Ｔａ
2Ｏ5）などのより高い誘電率を有する材料を用いること
で、メモリセルの面積を拡大することなく容量を大きく
する技術が提案されている。
るダイナミックランダムアクセスメモリ（ＤＲＡＭ）で
は、集積回路の高集積化が進行しているなかで、メモリ
セルの面積を小さくして記憶容量を大きくすることが要
求されている。この要求に対して、キャパシタを構成す
る誘電体膜（容量絶縁膜）に、酸化タンタル（Ｔａ
2Ｏ5）などのより高い誘電率を有する材料を用いること
で、メモリセルの面積を拡大することなく容量を大きく
する技術が提案されている。
【０００３】誘電体膜により高い誘電率を有する材料、
例えば酸化タンタルを用いる場合、酸化タンタルを成膜
した後で熱処理やＵＶ処理などの後処理を施すことで、
所期の誘電率が得られるようにしている。このとき、酸
化物である誘電材料より酸素が脱離することを防ぐため
に、一般には酸素が存在する雰囲気で後処理を行うよう
にしている。このため、タングステンや窒化チタンをス
トレージ電極に用いるとこれが酸化してしまうため、金
や白金またはルテニウムなどの酸化されにくいまたは酸
化しても導電性を示す金属材料を用いるようにしてい
る。
例えば酸化タンタルを用いる場合、酸化タンタルを成膜
した後で熱処理やＵＶ処理などの後処理を施すことで、
所期の誘電率が得られるようにしている。このとき、酸
化物である誘電材料より酸素が脱離することを防ぐため
に、一般には酸素が存在する雰囲気で後処理を行うよう
にしている。このため、タングステンや窒化チタンをス
トレージ電極に用いるとこれが酸化してしまうため、金
や白金またはルテニウムなどの酸化されにくいまたは酸
化しても導電性を示す金属材料を用いるようにしてい
る。
【０００４】つぎに、上記のような誘電体膜を用いたＤ
ＲＡＭについてスタック型のメモリセルを例にして以下
に説明する。図５に示すように、シリコン基板５０１上
の素子分離領域５０２で区画された領域に、ゲート絶縁
膜５０３を介してゲート電極５０４が形成されている。
また、ゲート電極５０４両脇のシリコン基板５０１に
は、ゲート電極５０４をマスクとしたイオン注入などに
より不純物領域を形成することで、ソース・ドレイン５
０５が配置されている。
ＲＡＭについてスタック型のメモリセルを例にして以下
に説明する。図５に示すように、シリコン基板５０１上
の素子分離領域５０２で区画された領域に、ゲート絶縁
膜５０３を介してゲート電極５０４が形成されている。
また、ゲート電極５０４両脇のシリコン基板５０１に
は、ゲート電極５０４をマスクとしたイオン注入などに
より不純物領域を形成することで、ソース・ドレイン５
０５が配置されている。
【０００５】また、ゲート電極５０４上には、シリコン
基板５０１全域にわたって層間絶縁膜５０６が形成さ
れ、この層間絶縁膜５０６の所定の位置にシリコン基板
５０１に形成したソース・ドレイン５０５に接続するコ
ンタクトプラグ５０７が形成され、このコンタクトプラ
グ５０７に接続してビット線５０８が形成されている。
また、ビット線５０８を含む層間絶縁膜５０６上には、
層間絶縁膜５０９が形成され、シリコン基板５０１に形
成されたソース・ドレイン５０５に接続するコンタクト
プラグ５１０が、層間絶縁膜５０９と層間絶縁膜５０６
とに形成されている。
基板５０１全域にわたって層間絶縁膜５０６が形成さ
れ、この層間絶縁膜５０６の所定の位置にシリコン基板
５０１に形成したソース・ドレイン５０５に接続するコ
ンタクトプラグ５０７が形成され、このコンタクトプラ
グ５０７に接続してビット線５０８が形成されている。
また、ビット線５０８を含む層間絶縁膜５０６上には、
層間絶縁膜５０９が形成され、シリコン基板５０１に形
成されたソース・ドレイン５０５に接続するコンタクト
プラグ５１０が、層間絶縁膜５０９と層間絶縁膜５０６
とに形成されている。
【０００６】また、ストレージ電極５１１を覆うように
酸化タンタルからなる容量絶縁膜（誘電体膜）５１２が
形成され、これらを覆うようにプレート電極５１３が形
成されている。このように、ゲート電極５０４およびソ
ース・ドレイン５０５からなるトランジスタと、このト
ランジスタにのソース・ドレイン５０５にコンタクトプ
ラグ５１０を介して接続されたストレージ電極５１１，
容量絶縁膜５１２，プレート電極５１３からなるキャパ
シタとにより、メモリセルの基本が構成されている。な
お、プレート電極５１３を含む層間絶縁膜５０９上に
も、絶縁体からなる層間絶縁膜５１４が形成され、この
上に、図示していないが、上述したビット線５０８，プ
レート電極５１３に接続する配線層が形成される。
酸化タンタルからなる容量絶縁膜（誘電体膜）５１２が
形成され、これらを覆うようにプレート電極５１３が形
成されている。このように、ゲート電極５０４およびソ
ース・ドレイン５０５からなるトランジスタと、このト
ランジスタにのソース・ドレイン５０５にコンタクトプ
ラグ５１０を介して接続されたストレージ電極５１１，
容量絶縁膜５１２，プレート電極５１３からなるキャパ
シタとにより、メモリセルの基本が構成されている。な
お、プレート電極５１３を含む層間絶縁膜５０９上に
も、絶縁体からなる層間絶縁膜５１４が形成され、この
上に、図示していないが、上述したビット線５０８，プ
レート電極５１３に接続する配線層が形成される。
【０００７】
【発明が解決しようとする課題】ところで、上述した半
導体装置において、シリコン基板５０５に形成されたソ
ース・ドレイン５０５とストレージ電極５１０とを接続
するコンタクトプラグ５０７には、一般には耐熱性を有
して基板と同一材料からなるポリシリコンが用いられて
いる。しかしながら、上述した従来の構成では、所期の
誘電率を得ることを目的として、酸化タンタルなどの金
属酸化物からなる容量絶縁膜５１２を形成した後で酸素
雰囲気における高温処理を行うようにしている。この酸
素雰囲気の高温処理において、ルテニウムからなるスト
レージ電極５１１が酸素を透過しやすいため、ポリシリ
コンからなるコンタクトプラグ５１０の表面が酸化さ
れ、ストレージ電極との界面において容量を発生させた
り抵抗の増大を招くなどの問題があった。また、ストレ
ージ電極との界面における接着力が低下するという問題
もあった。
導体装置において、シリコン基板５０５に形成されたソ
ース・ドレイン５０５とストレージ電極５１０とを接続
するコンタクトプラグ５０７には、一般には耐熱性を有
して基板と同一材料からなるポリシリコンが用いられて
いる。しかしながら、上述した従来の構成では、所期の
誘電率を得ることを目的として、酸化タンタルなどの金
属酸化物からなる容量絶縁膜５１２を形成した後で酸素
雰囲気における高温処理を行うようにしている。この酸
素雰囲気の高温処理において、ルテニウムからなるスト
レージ電極５１１が酸素を透過しやすいため、ポリシリ
コンからなるコンタクトプラグ５１０の表面が酸化さ
れ、ストレージ電極との界面において容量を発生させた
り抵抗の増大を招くなどの問題があった。また、ストレ
ージ電極との界面における接着力が低下するという問題
もあった。
【０００８】本発明は、以上のような問題点を解消する
ためになされたものであり、金属酸化物からなる容量絶
縁膜を備えたキャパシタのストレージ電極に、低抵抗で
コンタクトプラグが接続できるようにすることを目的と
する。
ためになされたものであり、金属酸化物からなる容量絶
縁膜を備えたキャパシタのストレージ電極に、低抵抗で
コンタクトプラグが接続できるようにすることを目的と
する。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成された層間絶縁膜と、この層間絶縁
膜を通して形成されたポリシリコンからなるコンタクト
プラグと、このコンタクトプラグの上面に形成されたタ
ングステンとシリコンと窒素とからなるバリア膜と、こ
のバリア膜を介してコンタクトプラグに接続して層間絶
縁膜上に形成された金属材料からなる第１の電極と、こ
の第１の電極上に形成された絶縁性を有する金属酸化物
からなる容量絶縁膜と、この容量絶縁膜により絶縁分離
されて第１の電極表面上に形成された第２の電極とを備
えたものである。この発明によれば、バリア膜によりコ
ンタクトプラグに対する酸素の侵入が抑制される。上記
の発明において、バリア膜はコンタクトプラグ上の表面
を全て覆うように形成される。また、上記の発明におい
て、層間絶縁膜下の半導体基板上にコンタクトプラグに
接続して形成されたトランジスタを備える。
半導体基板上に形成された層間絶縁膜と、この層間絶縁
膜を通して形成されたポリシリコンからなるコンタクト
プラグと、このコンタクトプラグの上面に形成されたタ
ングステンとシリコンと窒素とからなるバリア膜と、こ
のバリア膜を介してコンタクトプラグに接続して層間絶
縁膜上に形成された金属材料からなる第１の電極と、こ
の第１の電極上に形成された絶縁性を有する金属酸化物
からなる容量絶縁膜と、この容量絶縁膜により絶縁分離
されて第１の電極表面上に形成された第２の電極とを備
えたものである。この発明によれば、バリア膜によりコ
ンタクトプラグに対する酸素の侵入が抑制される。上記
の発明において、バリア膜はコンタクトプラグ上の表面
を全て覆うように形成される。また、上記の発明におい
て、層間絶縁膜下の半導体基板上にコンタクトプラグに
接続して形成されたトランジスタを備える。
【００１０】また、本発明の半導体装置の製造方法は、
半導体基板上に層間絶縁膜を形成し、ポリシリコンから
なるコンタクトプラグを層間絶縁膜を貫通して形成し、
コンタクトプラグの上面を含む層間絶縁膜上に、タング
ステンのソースガスと窒素のソースガスとを用いた熱化
学気相成長法により窒化タングステン膜を形成し、この
窒化タングステン膜が形成された半導体基板を４５０℃
以上に加熱してコンタクトプラグ表面を覆うようにタン
グステンとシリコンと窒素とからなるバリア膜を形成
し、このバリア膜を形成した後で、例えば過酸化水素を
用いたウエットエッチングにより選択的に窒化タングス
テン膜を除去し、層間絶縁膜上に金属材料からなる第１
の電極をバリア膜を介してコンタクトプラグに接続して
形成し、第１の電極上に絶縁性を有する金属酸化物から
なる容量絶縁膜を形成し、容量絶縁膜により絶縁分離さ
れた状態で第１の電極表面上に第２の電極を形成しよう
としたものである。この発明によれば、形成されたバリ
ア膜によりコンタクトプラグに対する酸素の侵入が抑制
される。また、窒化タングステン膜の形成では、この窒
化タングステン膜の形成面上に、はじめにタングステン
のソースガスのみを供給した後、タングステンのソース
ガスと共に窒素のソースガスを供給する。
半導体基板上に層間絶縁膜を形成し、ポリシリコンから
なるコンタクトプラグを層間絶縁膜を貫通して形成し、
コンタクトプラグの上面を含む層間絶縁膜上に、タング
ステンのソースガスと窒素のソースガスとを用いた熱化
学気相成長法により窒化タングステン膜を形成し、この
窒化タングステン膜が形成された半導体基板を４５０℃
以上に加熱してコンタクトプラグ表面を覆うようにタン
グステンとシリコンと窒素とからなるバリア膜を形成
し、このバリア膜を形成した後で、例えば過酸化水素を
用いたウエットエッチングにより選択的に窒化タングス
テン膜を除去し、層間絶縁膜上に金属材料からなる第１
の電極をバリア膜を介してコンタクトプラグに接続して
形成し、第１の電極上に絶縁性を有する金属酸化物から
なる容量絶縁膜を形成し、容量絶縁膜により絶縁分離さ
れた状態で第１の電極表面上に第２の電極を形成しよう
としたものである。この発明によれば、形成されたバリ
ア膜によりコンタクトプラグに対する酸素の侵入が抑制
される。また、窒化タングステン膜の形成では、この窒
化タングステン膜の形成面上に、はじめにタングステン
のソースガスのみを供給した後、タングステンのソース
ガスと共に窒素のソースガスを供給する。
【００１１】
【発明の実施の形態】以下本発明の実施の形態を図を参
照して説明する。 （実施の形態１）はじめに、本発明の第１の実施の形態
について説明する。なお、以下では、スタック型のメモ
リセルを例にして説明する。まず、図１（ａ）に示すよ
うに、シリコン基板１０１上の素子分離領域１０２で区
画された領域に、公知の方法によりゲート絶縁膜１０３
を介してゲート電極１０４を形成する。また、ゲート電
極１０４が形成された後、ゲート電極１０４をマスクと
したイオン注入などによりソース・ドレイン１０５を形
成する。
照して説明する。 （実施の形態１）はじめに、本発明の第１の実施の形態
について説明する。なお、以下では、スタック型のメモ
リセルを例にして説明する。まず、図１（ａ）に示すよ
うに、シリコン基板１０１上の素子分離領域１０２で区
画された領域に、公知の方法によりゲート絶縁膜１０３
を介してゲート電極１０４を形成する。また、ゲート電
極１０４が形成された後、ゲート電極１０４をマスクと
したイオン注入などによりソース・ドレイン１０５を形
成する。
【００１２】つぎに、図１（ｂ）に示すように、シリコ
ン基板１０１全域に酸化シリコンなどの絶縁体からなる
層間絶縁膜１０６を形成し、所定の位置にシリコン基板
１０１に形成したソース・ドレイン１０５の一方に接続
するコンタクトプラグ１０７を形成し、コンタクトプラ
グ１０７に接続してビット線１０８を形成する。つぎ
に、図１（ｃ）に示すように、ビット線１０８を含む層
間絶縁膜１０６上に、酸化シリコンなどの絶縁体からな
る層間絶縁膜１０９を形成し、図１（ｄ）に示すよう
に、公知のフォトリソグラフィ技術およびエッチング技
術により、層間絶縁膜１０９，層間絶縁膜１０６に、ソ
ース・ドレイン１０５の他方に到達するコンタクトプラ
グホール３０１を形成する。
ン基板１０１全域に酸化シリコンなどの絶縁体からなる
層間絶縁膜１０６を形成し、所定の位置にシリコン基板
１０１に形成したソース・ドレイン１０５の一方に接続
するコンタクトプラグ１０７を形成し、コンタクトプラ
グ１０７に接続してビット線１０８を形成する。つぎ
に、図１（ｃ）に示すように、ビット線１０８を含む層
間絶縁膜１０６上に、酸化シリコンなどの絶縁体からな
る層間絶縁膜１０９を形成し、図１（ｄ）に示すよう
に、公知のフォトリソグラフィ技術およびエッチング技
術により、層間絶縁膜１０９，層間絶縁膜１０６に、ソ
ース・ドレイン１０５の他方に到達するコンタクトプラ
グホール３０１を形成する。
【００１３】次いで、コンタクトプラグホール３０１が
充填された状態になるように、層間絶縁膜１０９上にポ
リシリコンを堆積することで、図２（ｅ）に示すよう
に、ポリシリコン膜３０２を形成する。このポリシリコ
ンの堆積は、例えば、ＣＶＤ法により行えばよい。つぎ
に、ポリシリコン膜３０２を選択的にエッチバックし、
図２（ｆ）に示すように、コンタクトプラグホール３０
１を充填した状態で、ポリシリコンからなるコンタクト
プラグ１１０が形成された状態にする。ポリシリコン膜
３０２の選択的なエッチバックは、シリコンに選択性を
有して層間絶縁膜１０６をほとんどエッチングしないエ
ッチングガスを用いた反応性ドライエッチングにより行
えばよい。
充填された状態になるように、層間絶縁膜１０９上にポ
リシリコンを堆積することで、図２（ｅ）に示すよう
に、ポリシリコン膜３０２を形成する。このポリシリコ
ンの堆積は、例えば、ＣＶＤ法により行えばよい。つぎ
に、ポリシリコン膜３０２を選択的にエッチバックし、
図２（ｆ）に示すように、コンタクトプラグホール３０
１を充填した状態で、ポリシリコンからなるコンタクト
プラグ１１０が形成された状態にする。ポリシリコン膜
３０２の選択的なエッチバックは、シリコンに選択性を
有して層間絶縁膜１０６をほとんどエッチングしないエ
ッチングガスを用いた反応性ドライエッチングにより行
えばよい。
【００１４】つぎに、図２（ｇ）に示すように、コンタ
クトプラグ１１０上部を含めた層間絶縁膜１０９上に、
熱ＣＶＤ（化学的気相成長）法により窒化タングステン
膜２０１を膜厚１０〜５０ｎｍ程度に堆積する。この窒
化タングステン膜２０１の形成に関して説明すると、初
期にはタングステンのソース（ＷＦ6）ガスだけを、所
定の温度に加熱された成膜対象面である層間絶縁膜１０
９上に供給するプリフローを行ってから、ＷＦ6ガスに
加えて窒素のソース（ＮＨ3）ガスも供給することで、
層間絶縁膜１０９上に窒化タングステン膜２０１を形成
する。このプリフローにより、コンタクトプラグ１１０
上面には、より密着した状態で窒化タングステン膜２０
１が形成される。
クトプラグ１１０上部を含めた層間絶縁膜１０９上に、
熱ＣＶＤ（化学的気相成長）法により窒化タングステン
膜２０１を膜厚１０〜５０ｎｍ程度に堆積する。この窒
化タングステン膜２０１の形成に関して説明すると、初
期にはタングステンのソース（ＷＦ6）ガスだけを、所
定の温度に加熱された成膜対象面である層間絶縁膜１０
９上に供給するプリフローを行ってから、ＷＦ6ガスに
加えて窒素のソース（ＮＨ3）ガスも供給することで、
層間絶縁膜１０９上に窒化タングステン膜２０１を形成
する。このプリフローにより、コンタクトプラグ１１０
上面には、より密着した状態で窒化タングステン膜２０
１が形成される。
【００１５】次いで、窒化タングステン膜２０１を形成
したシリコン基板１０１を４５０℃以上に加熱し、コン
タクトプラグ１１０上面とこれに接触している窒化タン
グステン膜２０１下面とを反応させ、図３（ｈ）に示す
ように、コンタクトプラグ１１０上部にタングステンシ
リコンナイトライド（ＷＳｉＮ）からなるバリア膜１１
０ａを形成する。この加熱は、シリコン基板１０１およ
びこの上に形成されている各部分が、融解しない温度範
囲で行うことはいうまでもない。
したシリコン基板１０１を４５０℃以上に加熱し、コン
タクトプラグ１１０上面とこれに接触している窒化タン
グステン膜２０１下面とを反応させ、図３（ｈ）に示す
ように、コンタクトプラグ１１０上部にタングステンシ
リコンナイトライド（ＷＳｉＮ）からなるバリア膜１１
０ａを形成する。この加熱は、シリコン基板１０１およ
びこの上に形成されている各部分が、融解しない温度範
囲で行うことはいうまでもない。
【００１６】加熱により界面にバリア膜１１０ａを形成
した後、例えば過酸化水素を用いたウエットエッチング
により、窒化タングステン膜２０１を選択的に除去す
る。例えば、ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：１０
〜１：３：１０の水溶液をエッチング液とし、このエッ
チング液を５０〜７０℃に加温した状態で、シリコン基
板１０１をエッチング液に１０〜２０分程度浸漬すれ
ば、窒化タングステン膜２０１が選択的にエッチングで
きる。エッチング液に浸漬した後は、処理対象のシリコ
ン基板１０１を純水でリンスした後、乾燥する。
した後、例えば過酸化水素を用いたウエットエッチング
により、窒化タングステン膜２０１を選択的に除去す
る。例えば、ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：１０
〜１：３：１０の水溶液をエッチング液とし、このエッ
チング液を５０〜７０℃に加温した状態で、シリコン基
板１０１をエッチング液に１０〜２０分程度浸漬すれ
ば、窒化タングステン膜２０１が選択的にエッチングで
きる。エッチング液に浸漬した後は、処理対象のシリコ
ン基板１０１を純水でリンスした後、乾燥する。
【００１７】このエッチングでは、層間絶縁膜１０９上
面およびバリア膜１１０ａ上面が露出した段階で、これ
以上のエッチングの進行が実質的に停止される。したが
って、上記製造方法によれば、セルフアラインでバリア
膜１１０ａが形成できることになる。なお、窒化タング
ステン膜２０１の除去は、過酸化水素を用いたウエット
エッチングに限るものではなく、窒化タングステン膜２
０１が選択的に除去できるエッチングプロセスを用いれ
ばよい。例えば、化学的機械的研磨（ＣＭＰ）やエッチ
バックなどで除去できれば、これらの手法を用いればよ
い。また、ＣＭＰやエッチバックにより、大部分の窒化
タングステン膜を除去し、この後の洗浄を兼ねて過酸化
水素水を用いたウエットエッチングを行うようにしても
よい。
面およびバリア膜１１０ａ上面が露出した段階で、これ
以上のエッチングの進行が実質的に停止される。したが
って、上記製造方法によれば、セルフアラインでバリア
膜１１０ａが形成できることになる。なお、窒化タング
ステン膜２０１の除去は、過酸化水素を用いたウエット
エッチングに限るものではなく、窒化タングステン膜２
０１が選択的に除去できるエッチングプロセスを用いれ
ばよい。例えば、化学的機械的研磨（ＣＭＰ）やエッチ
バックなどで除去できれば、これらの手法を用いればよ
い。また、ＣＭＰやエッチバックにより、大部分の窒化
タングステン膜を除去し、この後の洗浄を兼ねて過酸化
水素水を用いたウエットエッチングを行うようにしても
よい。
【００１８】この後、バリア膜１１０ａを含めた層間絶
縁膜１０９上に、例えばスパッタ法やＣＶＤ法などによ
り、ルテニウムからなる金属膜を膜厚２０〜５０ｎｍ程
度に形成し、これを公知のフォトリソグラフィ技術とエ
ッチング技術とによりパターニングし、図３（ｉ）に示
すように、層間絶縁膜１０９上にバリア膜１１０ａを介
してコンタクトプラグ１１０に接続するストレージ電極
（第１の電極）１１１を形成する。なお、ストレージ電
極には、ルテニウムだけでなく、他の酸化されても導電
性を示す金属材料や、金や白金などのように酸化されに
くい金属材料を用いるようにしてもよい。
縁膜１０９上に、例えばスパッタ法やＣＶＤ法などによ
り、ルテニウムからなる金属膜を膜厚２０〜５０ｎｍ程
度に形成し、これを公知のフォトリソグラフィ技術とエ
ッチング技術とによりパターニングし、図３（ｉ）に示
すように、層間絶縁膜１０９上にバリア膜１１０ａを介
してコンタクトプラグ１１０に接続するストレージ電極
（第１の電極）１１１を形成する。なお、ストレージ電
極には、ルテニウムだけでなく、他の酸化されても導電
性を示す金属材料や、金や白金などのように酸化されに
くい金属材料を用いるようにしてもよい。
【００１９】つぎに、層間絶縁膜１０９上にストレージ
電極１１１を覆って酸化タンタルの膜を膜厚５〜１５ｎ
ｍ程度形成し、これに５００〜７５０℃程度の温度によ
る酸素雰囲気における熱処理などで後処理を施すこと
で、図３（ｊ）に示すように、容量絶縁膜１１２を形成
する。この酸素雰囲気における熱処理を行っても、本実
施の形態によれば、コンタクトプラグ１１０上にはＷＳ
ｉＮからなるバリア膜１１０ａがあるので、コンタクト
プラグ１１０表面への酸素の侵入は抑制されて酸化が抑
制される。
電極１１１を覆って酸化タンタルの膜を膜厚５〜１５ｎ
ｍ程度形成し、これに５００〜７５０℃程度の温度によ
る酸素雰囲気における熱処理などで後処理を施すこと
で、図３（ｊ）に示すように、容量絶縁膜１１２を形成
する。この酸素雰囲気における熱処理を行っても、本実
施の形態によれば、コンタクトプラグ１１０上にはＷＳ
ｉＮからなるバリア膜１１０ａがあるので、コンタクト
プラグ１１０表面への酸素の侵入は抑制されて酸化が抑
制される。
【００２０】次いで、容量絶縁膜１１２上に例えば、窒
化チタンなどの膜やルテニウムからなる金属膜を膜厚１
０〜１００ｎｍ程度に形成し、形成した金属膜を公知の
フォトリソグラフィ技術とエッチング技術とによりパタ
ーニングし、図４（ｋ）に示すように、プレート電極
（第２の電極）１１３を形成する。この後、プレート電
極１１３を覆ってシリコン酸化物などの絶縁材料からな
る層間絶縁膜１１４を形成すれば、１トランジスタ１キ
ャパシタのＤＲＡＭが形成される。
化チタンなどの膜やルテニウムからなる金属膜を膜厚１
０〜１００ｎｍ程度に形成し、形成した金属膜を公知の
フォトリソグラフィ技術とエッチング技術とによりパタ
ーニングし、図４（ｋ）に示すように、プレート電極
（第２の電極）１１３を形成する。この後、プレート電
極１１３を覆ってシリコン酸化物などの絶縁材料からな
る層間絶縁膜１１４を形成すれば、１トランジスタ１キ
ャパシタのＤＲＡＭが形成される。
【００２１】ところで、上記実施の形態では、キャパシ
タの電極を平板状のものとしたが、これに限るものでは
なく、円筒形状や積層型の電極構造にしてもよい。キャ
パシタの電極を円筒形状にした場合、横方向には一端の
外側からプレート電極−容量絶縁膜−ストレージ電極−
容量絶縁膜−プレート電極（他端外側）の順に配置され
ることになり、バリア膜を介してコンタクトプラグに接
続するストレージ電極を囲うように容量絶縁膜とプレー
ト電極が形成された構成となる。また、積層型の電極構
造では、バリア膜を介してコンタクトプラグに接続され
た最下層のストレージ電極が、周囲に配置された電極に
よりメモリセルの最上層に引き出される構造もある。ま
た、容量絶縁膜は、酸化タンタルに限るものではなく、
ＢＳＴやＰＺＴなど他の金属酸化物を用いるようにして
もよい。
タの電極を平板状のものとしたが、これに限るものでは
なく、円筒形状や積層型の電極構造にしてもよい。キャ
パシタの電極を円筒形状にした場合、横方向には一端の
外側からプレート電極−容量絶縁膜−ストレージ電極−
容量絶縁膜−プレート電極（他端外側）の順に配置され
ることになり、バリア膜を介してコンタクトプラグに接
続するストレージ電極を囲うように容量絶縁膜とプレー
ト電極が形成された構成となる。また、積層型の電極構
造では、バリア膜を介してコンタクトプラグに接続され
た最下層のストレージ電極が、周囲に配置された電極に
よりメモリセルの最上層に引き出される構造もある。ま
た、容量絶縁膜は、酸化タンタルに限るものではなく、
ＢＳＴやＰＺＴなど他の金属酸化物を用いるようにして
もよい。
【００２２】
【発明の効果】以上説明したように、この発明によれ
ば、タングステンとシリコンと窒素とからなるバリア膜
によりコンタクトプラグに対する酸素の侵入が抑制され
るので、バリア膜形成後にコンタクトプラグ表面に酸化
が抑制され、ストレージ電極との界面における接着性の
低下を抑制できるという優れた効果が得られる。また、
本発明によれば、バリア膜が容易に形成できるようにな
る。
ば、タングステンとシリコンと窒素とからなるバリア膜
によりコンタクトプラグに対する酸素の侵入が抑制され
るので、バリア膜形成後にコンタクトプラグ表面に酸化
が抑制され、ストレージ電極との界面における接着性の
低下を抑制できるという優れた効果が得られる。また、
本発明によれば、バリア膜が容易に形成できるようにな
る。
【図１】 本発明の実施の形態における半導体装置の製
造方法を示す工程図である。
造方法を示す工程図である。
【図２】 図１に続く、実施の形態における半導体装置
の製造方法を示す工程図である。
の製造方法を示す工程図である。
【図３】 図２に続く、実施の形態における半導体装置
の製造方法を示す工程図である。
の製造方法を示す工程図である。
【図４】 図３に続く、実施の形態における半導体装置
の製造方法を示す工程図である。
の製造方法を示す工程図である。
【図５】 従来よりある半導体装置の構成を示す概略的
な断面図である。
な断面図である。
１０１…シリコン基板、１０２…素子分離領域、１０３
…ゲート絶縁膜、１０４…ゲート電極、１０５…ソース
・ドレイン、１０６…層間絶縁膜、１０７…コンタクト
プラグ、１０８…ビット線、１０９…層間絶縁膜、１１
０…コンタクトプラグ、１１０ａ…バリア膜、１１１…
ストレージ電極（第１の電極）、１１２…容量絶縁膜、
１１３…プレート電極（第２の電極）、１１４…層間絶
縁膜、２０１…窒化タングステン膜。
…ゲート絶縁膜、１０４…ゲート電極、１０５…ソース
・ドレイン、１０６…層間絶縁膜、１０７…コンタクト
プラグ、１０８…ビット線、１０９…層間絶縁膜、１１
０…コンタクトプラグ、１１０ａ…バリア膜、１１１…
ストレージ電極（第１の電極）、１１２…容量絶縁膜、
１１３…プレート電極（第２の電極）、１１４…層間絶
縁膜、２０１…窒化タングステン膜。
Claims (6)
- 【請求項１】 半導体基板上に形成された層間絶縁膜
と、 この層間絶縁膜を通して形成されたポリシリコンからな
るコンタクトプラグと、 このコンタクトプラグの上面に形成されたタングステン
とシリコンと窒素とからなるバリア膜と、 このバリア膜を介して前記コンタクトプラグに接続して
前記層間絶縁膜上に形成された金属材料からなる第１の
電極と、 この第１の電極上に形成された絶縁性を有する金属酸化
物からなる容量絶縁膜と、 この容量絶縁膜により絶縁分離されて前記第１の電極表
面上に形成された第２の電極とを備えたことを特徴とす
る半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 前記バリア膜は前記コンタクトプラグ上表面を覆うよう
に形成されたことを特徴とする半導体装置。 - 【請求項３】 請求項１または２に記載の半導体装置に
おいて、 前記層間絶縁膜下の前記半導体基板上に前記コンタクト
プラグに接続して形成されたトランジスタを備えたこと
を特徴とする半導体装置。 - 【請求項４】 半導体基板上に層間絶縁膜を形成する工
程と、 ポリシリコンからなるコンタクトプラグを前記層間絶縁
膜を貫通して形成する工程と、 前記コンタクトプラグの上面を含む前記層間絶縁膜上に
タングステンのソースガスと窒素のソースガスとを用い
た熱化学気相成長法により窒化タングステン膜を形成す
る工程と、 この窒化タングステン膜が形成された前記半導体基板を
４５０℃以上に加熱して前記コンタクトプラグ表面を覆
うようにタングステンとシリコンと窒素とからなるバリ
ア膜を形成する工程と、 このバリア膜を形成した後で前記窒化タングステン膜を
除去する工程と、 前記層間絶縁膜上に金属材料からなる第１の電極を前記
バリア膜を介して前記コンタクトプラグに接続して形成
する工程と、 前記第１の電極上に絶縁性を有する金属酸化物からなる
容量絶縁膜を形成する工程と、 前記容量絶縁膜により絶縁分離された状態で前記第１の
電極表面上に第２の電極を形成する工程とを備えたこと
を特徴とする半導体装置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、 前記窒化タングステン膜の除去は、過酸化水素を用いた
ウエットエッチングにより行うことを特徴とする半導体
装置の製造方法。 - 【請求項６】 請求項４または５記載の半導体装置の製
造方法において、 前記窒化タングステン膜の形成では、この窒化タングス
テン膜の形成面上に、はじめにタングステンのソースガ
スのみを供給した後、タングステンのソースガスと共に
窒素のソースガスを供給することを特徴とする半導体装
置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000215022A JP4571278B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体装置の製造方法 |
| US09/794,046 US6846711B2 (en) | 2000-03-02 | 2001-02-28 | Method of making a metal oxide capacitor, including a barrier film |
| KR1020010010887A KR100634855B1 (ko) | 2000-03-02 | 2001-03-02 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000215022A JP4571278B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002033461A true JP2002033461A (ja) | 2002-01-31 |
| JP4571278B2 JP4571278B2 (ja) | 2010-10-27 |
Family
ID=18710512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000215022A Expired - Fee Related JP4571278B2 (ja) | 2000-03-02 | 2000-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4571278B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285461B2 (en) | 2002-06-13 | 2007-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2009038732A (ja) * | 2007-08-03 | 2009-02-19 | Panasonic Corp | 電子部品とその製造方法及び該電子部品を備える電子装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09509288A (ja) * | 1994-11-30 | 1997-09-16 | マイクロン テクノロジー インコーポレイテッド | シリコン含有ソースガスを用いる窒化タングステン付着方法 |
| JPH1093043A (ja) * | 1996-09-13 | 1998-04-10 | Mitsubishi Electric Corp | キャパシタを有する半導体装置 |
| JP2000138350A (ja) * | 1998-10-30 | 2000-05-16 | Sharp Corp | 半導体記憶装置の製造方法 |
| GB2344694A (en) * | 1998-12-11 | 2000-06-14 | Lucent Technologies Inc | High dielectric constant capacitors |
-
2000
- 2000-07-14 JP JP2000215022A patent/JP4571278B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09509288A (ja) * | 1994-11-30 | 1997-09-16 | マイクロン テクノロジー インコーポレイテッド | シリコン含有ソースガスを用いる窒化タングステン付着方法 |
| JPH1093043A (ja) * | 1996-09-13 | 1998-04-10 | Mitsubishi Electric Corp | キャパシタを有する半導体装置 |
| JP2000138350A (ja) * | 1998-10-30 | 2000-05-16 | Sharp Corp | 半導体記憶装置の製造方法 |
| GB2344694A (en) * | 1998-12-11 | 2000-06-14 | Lucent Technologies Inc | High dielectric constant capacitors |
| JP2000232208A (ja) * | 1998-12-11 | 2000-08-22 | Lucent Technol Inc | キャパシタの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285461B2 (en) | 2002-06-13 | 2007-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2009038732A (ja) * | 2007-08-03 | 2009-02-19 | Panasonic Corp | 電子部品とその製造方法及び該電子部品を備える電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4571278B2 (ja) | 2010-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010020715A1 (en) | Semiconductor device and manufacturing method therefor | |
| JP4064695B2 (ja) | 半導体装置の製造方法 | |
| US20140027913A1 (en) | Semiconductor structures comprising conductive material lining openings in an insulative material | |
| JPH1174473A (ja) | 高集積記憶素子およびその製造方法 | |
| KR100972864B1 (ko) | 반도체 메모리 소자 및 반도체 메모리 소자의 캐패시터형성방법 | |
| JP4743371B2 (ja) | キャパシタ電極と接するプラグを有する半導体素子及びその製造方法 | |
| JP3839281B2 (ja) | 半導体装置の製造方法 | |
| JP2004289046A (ja) | キャパシタを有する半導体装置の製造方法 | |
| US6649465B2 (en) | Process for manufacturing a semiconductor memory device including a memory cell selecting transistor and a capacitor with metal electrodes | |
| KR20020031283A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| US20020013027A1 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
| JP2886524B2 (ja) | 半導体素子のコンデンサの製造方法 | |
| JP4771589B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP4031634B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2001210806A (ja) | 電気メッキ法を利用して下部電極を形成する方法 | |
| KR20030019273A (ko) | 반도체 집적 회로 장치 및 그 제조방법 | |
| JP4571278B2 (ja) | 半導体装置の製造方法 | |
| JP2001053249A (ja) | 半導体装置およびその製造方法 | |
| US6489198B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4328396B2 (ja) | Ｄｒａｍにおけるメモリセルの製造方法 | |
| JP2001053246A (ja) | 半導体装置及びその製造方法 | |
| US6511880B2 (en) | Capacitor of a semiconductor device and method of manufacturing the same | |
| US6818497B2 (en) | Method for fabricating capacitor using electrochemical deposition | |
| JP4162879B2 (ja) | 半導体装置の製造方法 | |
| JP4485701B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100812 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |