[go: up one dir, main page]

JP2002033460A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2002033460A
JP2002033460A JP2000216869A JP2000216869A JP2002033460A JP 2002033460 A JP2002033460 A JP 2002033460A JP 2000216869 A JP2000216869 A JP 2000216869A JP 2000216869 A JP2000216869 A JP 2000216869A JP 2002033460 A JP2002033460 A JP 2002033460A
Authority
JP
Japan
Prior art keywords
film
ozone
insulating film
ozone teos
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000216869A
Other languages
Japanese (ja)
Other versions
JP3916383B2 (en
Inventor
Tomoe Kutouchi
知恵 久都内
Shinichiro Hayashi
慎一郎 林
Yuuji Soshiro
勇治 十代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000216869A priority Critical patent/JP3916383B2/en
Publication of JP2002033460A publication Critical patent/JP2002033460A/en
Application granted granted Critical
Publication of JP3916383B2 publication Critical patent/JP3916383B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 容量素子にテンサイルストレスが加わるよう
にして、容量絶縁膜を構成する強誘電体膜又は高誘電体
膜に自発分極が十分に現われるようにし、これによっ
て、容量素子の特性を向上させる。 【解決手段】 半導体基板100上の絶縁膜103の上
に、容量下部電極104、容量絶縁膜105及び容量上
部電極106からなる容量素子を形成した後、容量素子
を覆うようにシリコン酸化膜111を形成する。次に、
オゾンTEOS法により、シリコン酸化膜111の上に
保護膜としてのオゾンTEOS膜107を堆積した後、
該オゾンTEOS膜107に対して熱処理を行なう。次
に、オゾンTEOS膜107の上に下層の金属配線10
8を形成した後、該下層の金属配線108の上に層間絶
縁膜109を堆積する。
(57) [Summary] A spontaneous polarization sufficiently appears in a ferroelectric film or a high-dielectric film constituting a capacitive insulating film by applying a tensile stress to a capacitive element. Improve device characteristics. SOLUTION: After a capacitive element including a capacitive lower electrode 104, a capacitive insulating film 105 and a capacitive upper electrode 106 is formed on an insulating film 103 on a semiconductor substrate 100, a silicon oxide film 111 is formed so as to cover the capacitive element. Form. next,
After depositing an ozone TEOS film 107 as a protective film on the silicon oxide film 111 by an ozone TEOS method,
Heat treatment is performed on the ozone TEOS film 107. Next, the lower metal wiring 10 is formed on the ozone TEOS film 107.
After the formation of 8, an interlayer insulating film 109 is deposited on the lower metal wiring.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高誘電率を有する
誘電体膜(以下、高誘電体膜と称する。)又は強誘電体
膜からなる容量絶縁膜を有する容量素子を備えた半導体
装置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a capacitance element having a dielectric film having a high dielectric constant (hereinafter, referred to as a high dielectric film) or a capacitance insulating film made of a ferroelectric film. It relates to the manufacturing method.

【0002】[0002]

【従来の技術】近年、マイクロコンピュータ等の高速化
及び低消費電力化の傾向が推進される中で民生用電子機
器が一段と高度化しており、民生用電子機器に用いられ
る半導体装置においては、該半導体装置を構成する半導
体素子の微細化が急速に進んできている。
2. Description of the Related Art In recent years, consumer electronic devices have become more sophisticated with the trend toward higher speed and lower power consumption of microcomputers and the like. 2. Description of the Related Art The miniaturization of semiconductor elements constituting a semiconductor device is rapidly progressing.

【0003】また、容量素子を備えた半導体装置におい
ては、容量素子を構成する容量絶縁膜として、従来から
用いられている酸化シリコン膜又は窒化シリコン膜に代
えて、高誘電体膜又は強誘電体膜を用いる技術が広く研
究されている。
In a semiconductor device having a capacitance element, a high dielectric film or a ferroelectric film is used as a capacitance insulating film constituting the capacitance element, instead of a conventionally used silicon oxide film or silicon nitride film. Techniques using membranes have been widely studied.

【0004】さらに、低電圧での動作及び高速での書き
込み又は読み出しが可能な不揮発性RAMの実用化を目
指し、自発分極特性を有する強誘電体膜に関する研究開
発が盛んに行われている。
Further, research and development on ferroelectric films having spontaneous polarization characteristics have been actively conducted with the aim of putting a nonvolatile RAM capable of operating at a low voltage and writing or reading at a high speed to practical use.

【0005】そこで、これらの要求を満たす半導体装置
を実現するために、高誘電体膜又は強誘電体膜からなる
容量絶縁膜を有する容量素子の特性を劣化させることな
く、半導体装置の高集積化を実現する方法を開発するこ
とが重要となっている。
Therefore, in order to realize a semiconductor device satisfying these requirements, a high integration of the semiconductor device can be realized without deteriorating the characteristics of a capacitor having a capacitor insulating film made of a high dielectric film or a ferroelectric film. It is important to develop a method to achieve this.

【0006】以下、従来の半導体装置の製造方法につい
て、図18(a)〜(d)を参照しながら説明する。
Hereinafter, a conventional method of manufacturing a semiconductor device will be described with reference to FIGS.

【0007】まず、図18(a)に示すように、半導体
基板10上に、素子分離領域11及びFETのゲート電
極12を形成した後、半導体基板10の表面部にFET
の不純物拡散層(図示は省略している)等を形成する。
次に、素子分離領域11及びゲート電極12の上に全面
に亘って絶縁膜13を堆積した後、絶縁膜13の上にお
ける素子分離領域11の上方に、白金膜等からなる容量
下部電極14、高誘電体膜又は強誘電体膜からなる容量
絶縁膜15及び白金膜等からなる容量上部電極16を形
成する。尚、容量下部電極14、容量絶縁膜15及び容
量上部電極16によって容量素子が構成されている。
First, as shown in FIG. 18A, after an element isolation region 11 and a gate electrode 12 of an FET are formed on a semiconductor substrate 10, an FET is formed on the surface of the semiconductor substrate 10.
(Not shown) and the like are formed.
Next, after depositing an insulating film 13 over the entire surface of the element isolation region 11 and the gate electrode 12, a capacitor lower electrode 14 made of a platinum film or the like is formed above the element isolation region 11 on the insulating film 13. A capacitor insulating film 15 made of a high dielectric film or a ferroelectric film and a capacitor upper electrode 16 made of a platinum film or the like are formed. In addition, a capacitive element is configured by the capacitive lower electrode 14, the capacitive insulating film 15, and the capacitive upper electrode 16.

【0008】次に、図18(b)に示すように、容量素
子を覆うように、ノンドープの酸化シリコン膜からなる
保護膜17を堆積する。
Next, as shown in FIG. 18B, a protective film 17 made of a non-doped silicon oxide film is deposited so as to cover the capacitive element.

【0009】次に、図18(c)に示すように、保護膜
17を平坦化した後にエッチバックを行なって、保護膜
17の厚さを小さくした後、絶縁膜13におけるトラン
ジスタのソース領域及びドレイン領域の上側にコンタク
トホールを形成すると共に、保護膜17における容量上
部電極17の上側にコンタクトホールを形成する。
Next, as shown in FIG. 1C, after the protective film 17 is flattened, etch back is performed to reduce the thickness of the protective film 17, and then the source region of the transistor in the insulating film 13 and A contact hole is formed above the drain region, and a contact hole is formed above the capacitor upper electrode 17 in the protective film 17.

【0010】次に、絶縁膜13及び保護膜17の上に、
チタン膜又はアルミニウム膜からなる金属膜をコンタク
トホールが埋め込まれるように堆積した後、該金属膜を
パターニングして下層の金属配線18を形成し、その
後、該下層の金属配線18に対して熱処理を施す。
Next, on the insulating film 13 and the protective film 17,
After depositing a metal film made of a titanium film or an aluminum film so that the contact holes are buried, the metal film is patterned to form a lower metal wiring 18, and thereafter, a heat treatment is performed on the lower metal wiring 18. Apply.

【0011】ところで、下層の金属配線18の断線を防
止するためには、エッチバックが行なわれる前の状態の
保護膜17の厚さとしては、図18(b)に示すよう
に、容量上部電極16の上では約600nmが必要であ
ると共に、容量絶縁膜15のエッジ部の上では800n
m以上が必要である。
By the way, in order to prevent disconnection of the metal wiring 18 in the lower layer, the thickness of the protective film 17 before the etch back is performed as shown in FIG. 16 is required to be about 600 nm, and 800 nm above the edge of the capacitive insulating film 15.
m or more is required.

【0012】次に、図18(d)に示すように、下層の
金属配線18を覆うように全面に亘って層間絶縁膜19
を堆積した後、図示は省略しているが、層間絶縁膜19
の上に、下層の金属配線18とヴィアを介して接続され
る上層の金属配線を形成する。
Next, as shown in FIG. 18D, an interlayer insulating film 19 is formed over the entire surface so as to cover the metal wiring 18 in the lower layer.
After depositing, although not shown, the interlayer insulating film 19
An upper metal wiring connected to the lower metal wiring 18 through the via is formed thereon.

【0013】[0013]

【発明が解決しようとする課題】ところで、前述のよう
に、容量素子の上に形成される保護膜はノンドープの酸
化シリコン膜からなるため、反応生成物として発生する
水素ガスが容量絶縁膜を構成する強誘電体膜又は高誘電
体膜と容量上部電極との界面に還元作用を及ぼすので、
容量絶縁膜と容量上部電極との密着性が低下する。この
ため、容量上部電極が剥離するという問題がある。
As described above, since the protective film formed on the capacitive element is made of a non-doped silicon oxide film, hydrogen gas generated as a reaction product constitutes the capacitive insulating film. Since a reducing action is exerted on the interface between the ferroelectric film or the high dielectric film and the upper electrode of the capacitor,
Adhesion between the capacitor insulating film and the capacitor upper electrode is reduced. Therefore, there is a problem that the capacitor upper electrode is peeled off.

【0014】また、発生した水素ガスの影響を受けて、
容量絶縁膜を構成する強誘電体膜又は高誘電体膜が劣化
して、容量素子の特性が低下するという問題もある。
Further, under the influence of the generated hydrogen gas,
There is also a problem that the ferroelectric film or the high-dielectric film constituting the capacitive insulating film is deteriorated, and the characteristics of the capacitive element are reduced.

【0015】また、保護膜がノンドープの酸化シリコン
膜からなるため、容量素子に与えられるストレスが小さ
いと共に該ストレスがコンプレッシブの傾向にあるの
で、容量絶縁膜を構成する強誘電体膜又は高誘電体膜に
自発分極が十分に現われず、容量素子が良好な特性を有
しないという問題がある。
Further, since the protective film is made of a non-doped silicon oxide film, the stress applied to the capacitive element is small and the stress tends to be compressive. Therefore, the ferroelectric film or the high dielectric There is a problem that spontaneous polarization does not sufficiently appear in the body film and the capacitor does not have good characteristics.

【0016】さらに、保護膜がノンドープの酸化シリコ
ン膜からなるため、該保護膜の平坦性が十分に得られな
いため、保護膜における容量絶縁膜のエッジ部と対応す
る部分の傾斜角度が大きくなってしまう。このため、下
層の金属配線が保護膜における容量絶縁膜のエッジ部と
対応する部分で断線してしまうという問題がある。一
方、下層の金属配線の断線を防止するために、金属膜の
厚さを大きくすると、該金属膜における容量絶縁膜の側
方で該金属膜のエッチング残りが発生して、下層の金属
配線が短絡してしまうという問題が発生する。保護膜の
上に下層の金属配線を良好に形成するためには、保護膜
における容量絶縁膜のエッジ部と対応する部分の傾斜角
度は60度以下であることが好ましい。
Further, since the protection film is made of a non-doped silicon oxide film, the flatness of the protection film cannot be sufficiently obtained, so that the inclination angle of a portion of the protection film corresponding to the edge of the capacitive insulating film becomes large. Would. For this reason, there is a problem that the metal wiring in the lower layer is disconnected at a portion corresponding to the edge of the capacitive insulating film in the protective film. On the other hand, if the thickness of the metal film is increased in order to prevent disconnection of the lower metal wiring, the metal film of the lower layer is left unetched on the side of the capacitance insulating film in the metal film, and the lower metal wiring becomes The problem of short-circuiting occurs. In order to satisfactorily form the lower metal wiring on the protective film, the inclination angle of the portion of the protective film corresponding to the edge of the capacitive insulating film is preferably 60 degrees or less.

【0017】もっとも、保護膜の厚さを大きくすると、
保護膜の平坦性は向上するが、該保護膜に形成されるコ
ンタクトホールのアスペクト比が高くなってしまうの
で、保護膜の厚さを大きくすることは好ましくない。
However, when the thickness of the protective film is increased,
Although the flatness of the protective film is improved, it is not preferable to increase the thickness of the protective film because the aspect ratio of a contact hole formed in the protective film increases.

【0018】前述のように、高誘電体膜又は強誘電体膜
からなる容量絶縁膜を有する容量素子を備えた半導体装
置においては、種々の問題があるが、本発明は、容量素
子にテンサイルストレスが加わるようにして、容量絶縁
膜を構成する強誘電体膜又は高誘電体膜に自発分極が十
分に現われるようにし、これによって、容量素子の特性
を向上させることを目的とする。
As described above, there are various problems in a semiconductor device having a capacitor having a capacitor insulating film made of a high dielectric film or a ferroelectric film. It is an object of the present invention to apply a stress so that spontaneous polarization sufficiently appears in a ferroelectric film or a high-dielectric film constituting a capacitor insulating film, thereby improving characteristics of the capacitor.

【0019】[0019]

【課題を解決するための手段】前記の目的を達成するた
めに、本発明に係る半導体装置は、半導体基板上に順次
形成された、容量下部電極、高誘電体膜又は強誘電体膜
からなる容量絶縁膜及び容量上部電極からなる容量素子
と、容量素子を覆うように形成されたオゾンTEOS膜
からなる保護膜と、保護膜の上に形成された配線層と、
配線層を覆うように形成された層間絶縁膜とを備えてい
る。
In order to achieve the above object, a semiconductor device according to the present invention comprises a capacitor lower electrode, a high dielectric film or a ferroelectric film formed sequentially on a semiconductor substrate. A capacitance element including a capacitance insulating film and a capacitance upper electrode, a protection film including an ozone TEOS film formed to cover the capacitance element, and a wiring layer formed on the protection film;
An interlayer insulating film formed so as to cover the wiring layer.

【0020】本発明に係る半導体装置によると、保護膜
として、容量素子を覆うように形成されたオゾンTEO
S膜を備えており、該オゾンTEOS膜はテンサイルス
トレスを有しているため、容量素子を構成する高誘電体
膜又は強誘電体膜からなる容量絶縁膜に自発分極が十分
に現われるので、容量素子の特性が向上する。
According to the semiconductor device of the present invention, as the protective film, the ozone TEO formed so as to cover the capacitance element.
Since the S film is provided and the ozone TEOS film has a tensile stress, the spontaneous polarization sufficiently appears in the high-dielectric film or the ferroelectric film that constitutes the capacitance element. The characteristics of the capacitor are improved.

【0021】本発明に係る半導体装置において、オゾン
TEOS膜は、オゾン濃度が相対的に低い第1のオゾン
TEOS法により形成され、膜中の水分が相対的に多い
下層のオゾンTEOS膜と、オゾン濃度が相対的に高い
第2のオゾンTEOS法により形成され、膜中の水分が
相対的に少ない上層のオゾンTEOS膜とからなること
が好ましい。
In the semiconductor device according to the present invention, the ozone TEOS film is formed by the first ozone TEOS method having a relatively low ozone concentration, and a lower ozone TEOS film having a relatively large amount of water in the film and an ozone TEOS film. It is preferable to include an upper ozone TEOS film formed by the second ozone TEOS method having a relatively high concentration and having relatively low moisture in the film.

【0022】このようにすると、容量素子を覆う下層の
オゾンTEOS膜は、オゾン濃度が相対的に低い第1の
オゾンTEOS法により形成されるため、空孔等の欠陥
を有さず良好な膜質になると共に、膜中の水分が多いた
め、下地膜との密着性が向上する。また、上層のオゾン
TEOS膜は、オゾン濃度が相対的に高い第2のオゾン
TEOS法により形成されるため、膜中の水分が少なく
なるので、容量素子の容量絶縁膜にテンサイルストレス
が加わる。このため、容量絶縁膜の自発分極特性が向上
するので、容量素子の特性が向上する。
In this case, since the lower ozone TEOS film covering the capacitive element is formed by the first ozone TEOS method having a relatively low ozone concentration, it has good film quality without defects such as voids. At the same time, since the film has a large amount of water, the adhesion to the underlying film is improved. Further, since the upper ozone TEOS film is formed by the second ozone TEOS method in which the ozone concentration is relatively high, moisture in the film is reduced, so that a tensile stress is applied to the capacitance insulating film of the capacitor. Therefore, the spontaneous polarization characteristics of the capacitive insulating film are improved, and the characteristics of the capacitive element are improved.

【0023】本発明に係る半導体装置において、オゾン
TEOS膜が下層のオゾンTEOS膜と上層のオゾンT
EOS膜とからなる場合、上層のオゾンTEOS膜と配
線層との間に、プラズマCVDにより形成されたシリコ
ン含有絶縁膜を備えていることが好ましい。
In the semiconductor device according to the present invention, the ozone TEOS film has a lower ozone TEOS film and an upper ozone TOS film.
When an EOS film is used, a silicon-containing insulating film formed by plasma CVD is preferably provided between the upper ozone TEOS film and the wiring layer.

【0024】このようにすると、プラズマCVDにより
形成されたシリコン含有絶縁膜は、水分の拡散阻止能力
が高いため、下層のオゾンTEOS膜中の水分を容量絶
縁膜まで拡散させることなくブロックするので、均一性
に優れた容量素子を得ることができる。
In this manner, the silicon-containing insulating film formed by plasma CVD has a high ability to inhibit the diffusion of moisture, and thus blocks the moisture in the underlying ozone TEOS film without diffusing it to the capacitive insulating film. A capacitor with excellent uniformity can be obtained.

【0025】本発明に係る半導体装置において、オゾン
TEOS膜が下層のオゾンTEOS膜と上層のオゾンT
EOS膜とからなる場合、上層のオゾンTEOS膜の厚
さは、0.3nm以上で且つ0.6nm以下であること
が好ましい。
In the semiconductor device according to the present invention, the ozone TEOS film has a lower ozone TEOS film and an upper ozone TOS film.
When an EOS film is used, the thickness of the upper ozone TEOS film is preferably 0.3 nm or more and 0.6 nm or less.

【0026】このようにすると、上層のオゾンTEOS
膜のストレスを最適化することができるので、容量素子
の特性が向上する。
By doing so, the upper ozone TEOS
Since the stress of the film can be optimized, the characteristics of the capacitor are improved.

【0027】本発明に係る半導体装置は、容量素子とオ
ゾンTEOS膜との間に、プラズマCVDにより形成さ
れたシリコン含有絶縁膜を備えていることが好ましい。
Preferably, the semiconductor device according to the present invention includes a silicon-containing insulating film formed by plasma CVD between the capacitor and the ozone TEOS film.

【0028】このようにすると、プラズマCVDにより
形成されたシリコン含有絶縁膜は、水分の拡散阻止能力
が高いため、オゾンTEOS膜中の水分を容量絶縁膜ま
で拡散させることなくブロックするので、均一性に優れ
た容量素子を得ることができる。
In this manner, the silicon-containing insulating film formed by plasma CVD has a high ability to prevent the diffusion of water, so that the water in the ozone TEOS film is blocked without diffusing to the capacitance insulating film, so that the uniformity is obtained. This makes it possible to obtain a capacitive element having excellent characteristics.

【0029】本発明に係る半導体装置において、容量素
子とオゾンTEOS膜との間に、プラズマCVDにより
形成されたシリコン含有絶縁膜を備えている場合、シリ
コン含有絶縁膜は、1.65以下の屈折率を持つシリコ
ン酸窒化膜であることが好ましい。
In the semiconductor device according to the present invention, when a silicon-containing insulating film formed by plasma CVD is provided between the capacitive element and the ozone TEOS film, the silicon-containing insulating film has a refractive index of 1.65 or less. It is preferable that the silicon oxynitride film has a ratio.

【0030】このようにすると、1.65以下の屈折率
を持つシリコン酸窒化膜は、水分の拡散阻止能力が極め
て高い。このため、オゾンTEOS膜中の水分は容量絶
縁膜に拡散しなくなるので、均一性に極めて優れた容量
素子を得ることができる。
In this way, the silicon oxynitride film having a refractive index of 1.65 or less has a very high moisture diffusion inhibiting ability. For this reason, moisture in the ozone TEOS film does not diffuse into the capacitor insulating film, so that a capacitor element having extremely excellent uniformity can be obtained.

【0031】本発明に係る半導体装置は、容量素子とオ
ゾンTEOS膜との間に疎水性のプライマ層を備えてい
ることが好ましい。
The semiconductor device according to the present invention preferably includes a hydrophobic primer layer between the capacitor and the ozone TEOS film.

【0032】このようにすると、オゾンTEOS膜は、
疎水性を有するプライマ層の上に形成されるため、良好
に成長するので、ステップカバレッジに優れ、これによ
って、オゾンTEOS膜の絶縁性及び平坦性が向上す
る。
In this manner, the ozone TEOS film becomes
Since it is formed on the hydrophobic primer layer, it grows well and has excellent step coverage, thereby improving the insulating property and flatness of the ozone TEOS film.

【0033】本発明に係る半導体装置は、容量素子とオ
ゾンTEOS膜との間に、不純物を含まないか又はボロ
ン及びリンのうちの少なくとも1つを含み150nm以
下の厚さを持つシリコン酸化膜を備えていることが好ま
しい。
In the semiconductor device according to the present invention, a silicon oxide film containing no impurity or containing at least one of boron and phosphorus and having a thickness of 150 nm or less is provided between the capacitor and the ozone TEOS film. Preferably, it is provided.

【0034】このようにすると、オゾンTEOS膜は、
下地依存性がないと共にオゾンTEOS膜とのなじみ性
に優れたシリコン酸化膜の上に形成されるため、オゾン
TEOS膜の下側に、容量素子及び絶縁膜等のように材
質が異なる下地膜が存在していても、下地膜の影響を受
けることなく良好に成長するので、シリコン酸化膜及び
オゾンTEOS膜を合わせた絶縁膜の膜厚が均一にな
る。従って、安定性及び長寿命性に優れた容量素子を備
えた半導体装置を実現できる。
In this way, the ozone TEOS film becomes
Since it is formed on a silicon oxide film that has no dependency on the base and has excellent conformability with the ozone TEOS film, a base film made of a different material such as a capacitor element and an insulating film is formed under the ozone TEOS film. Even if it exists, it grows well without being affected by the underlying film, so that the thickness of the insulating film including the silicon oxide film and the ozone TEOS film becomes uniform. Therefore, a semiconductor device including a capacitor with excellent stability and long life can be realized.

【0035】本発明に係る半導体装置において、オゾン
TEOS膜の表面にはシリコン窒化層が形成されている
ことが好ましい。
In the semiconductor device according to the present invention, it is preferable that a silicon nitride layer is formed on the surface of the ozone TEOS film.

【0036】このようにすると、シリコン窒化層は水分
の拡散阻止能力が高いため、オゾンTEOS膜が長時間
に亘って大気中に曝されても、大気中の水分がオゾンT
EOS膜を経由して容量絶縁膜に拡散する事態を防止で
きるので、均一性に優れた容量素子を得ることができ
る。
In this case, since the silicon nitride layer has a high ability to inhibit the diffusion of moisture, even if the ozone TEOS film is exposed to the air for a long time, the moisture in the atmosphere is reduced to the ozone TOS.
Since diffusion to the capacitor insulating film via the EOS film can be prevented, a capacitor element having excellent uniformity can be obtained.

【0037】本発明に係る半導体装置は、オゾンTEO
S膜と配線層との間に、プラズマCVDにより形成され
たシリコン含有絶縁膜を備えていることが好ましい。
The semiconductor device according to the present invention comprises an ozone TEO.
It is preferable to provide a silicon-containing insulating film formed by plasma CVD between the S film and the wiring layer.

【0038】このようにすると、プラズマCVDにより
形成されたシリコン含有絶縁膜は水分の拡散阻止能力が
高いため、オゾンTEOS膜が長時間に亘って大気中に
曝されても、大気中の水分がオゾンTEOS膜を経由し
て容量絶縁膜に拡散する事態を防止できるので、均一性
に優れた容量素子を得ることができる。
In this case, since the silicon-containing insulating film formed by plasma CVD has a high ability to inhibit the diffusion of moisture, even if the ozone TEOS film is exposed to the air for a long time, the moisture in the air is reduced. Since it is possible to prevent a situation in which the capacitor is diffused into the capacitor insulating film via the ozone TEOS film, a capacitor having excellent uniformity can be obtained.

【0039】本発明に係る半導体装置において、オゾン
TEOS膜の厚さは、0.3nm以上で且つ0.6nm
以下であることが好ましい。
In the semiconductor device according to the present invention, the thickness of the ozone TEOS film is 0.3 nm or more and 0.6 nm or more.
The following is preferred.

【0040】このようにすると、オゾンTEOS膜のス
トレスを最適化することができるので、容量素子の特性
が向上する。
This makes it possible to optimize the stress of the ozone TEOS film, thereby improving the characteristics of the capacitor.

【0041】本発明に係る半導体装置の製造方法は、半
導体基板上に、容量下部電極、高誘電体膜又は強誘電体
膜からなる容量絶縁膜及び容量上部電極からなる容量素
子を形成する工程と、容量素子を覆うようにオゾンTE
OS膜からなる保護膜を形成する工程と、保護膜の上に
配線層を形成する工程と、配線層を覆うように層間絶縁
膜を形成する工程とを備えている。
The method of manufacturing a semiconductor device according to the present invention comprises the steps of forming a capacitor element comprising a capacitor lower electrode, a capacitor insulating film made of a high dielectric film or a ferroelectric film, and a capacitor upper electrode on a semiconductor substrate. And ozone TE so as to cover the capacitive element.
The method includes a step of forming a protective film made of an OS film, a step of forming a wiring layer on the protective film, and a step of forming an interlayer insulating film so as to cover the wiring layer.

【0042】本発明に係る半導体装置の製造方法による
と、容量素子を覆うようにオゾンTEOS膜からなる保
護膜を形成する工程を備えており、オゾンTEOS膜は
テンサイルストレスを有しているため、容量素子を構成
する高誘電体膜又は強誘電体膜からなる容量絶縁膜に自
発分極が十分に現われるので、容量素子の特性が向上す
る。
According to the method of manufacturing a semiconductor device of the present invention, the method includes the step of forming a protective film made of an ozone TEOS film so as to cover a capacitance element, and the ozone TEOS film has a tensile stress. In addition, since spontaneous polarization sufficiently appears in the capacitor insulating film made of the high dielectric film or the ferroelectric film constituting the capacitor, the characteristics of the capacitor are improved.

【0043】本発明に係る半導体装置の製造方法におい
て、保護膜を形成する工程は、容量素子を覆うように、
オゾン濃度が相対的に低い第1のオゾンTEOS法によ
り下層のオゾンTEOS膜を形成する工程と、前記下層
のオゾンTEOS膜の上に、オゾン濃度が相対的に高い
第2のオゾンTEOS法により上層のオゾンTEOS膜
を形成する工程とを含むことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the step of forming a protective film includes the steps of:
Forming a lower ozone TEOS film by a first ozone TEOS method having a relatively low ozone concentration; and forming an upper layer by a second ozone TEOS method having a relatively high ozone concentration on the lower ozone TEOS film. And forming a TEOS film of ozone.

【0044】このようにすると、容量素子を覆う下層の
オゾンTEOS膜は、オゾン濃度が相対的に低い第1の
オゾンTEOS法により形成されるため、空孔等の欠陥
を有さず良好な膜質になると共に、膜中の水分が多いた
め、層間絶縁膜との密着性が向上する。また、上層のオ
ゾンTEOS膜は、オゾン濃度が相対的に高い第2のオ
ゾンTEOS法により形成されるため、膜中の水分が少
なくなるので、容量素子の容量絶縁膜に与えるストレス
が多くなる。このため、容量絶縁膜の自発分極特性が向
上するので、容量素子の特性が向上する。従って、信頼
性の高い容量素子を備えた半導体装置を製造することが
できる。
In this case, since the lower ozone TEOS film covering the capacitive element is formed by the first ozone TEOS method having a relatively low ozone concentration, it has good film quality without defects such as voids. At the same time, since the film has a large amount of water, the adhesion to the interlayer insulating film is improved. Further, since the upper ozone TEOS film is formed by the second ozone TEOS method in which the ozone concentration is relatively high, moisture in the film is reduced, so that stress applied to the capacitor insulating film of the capacitor is increased. Therefore, the spontaneous polarization characteristics of the capacitive insulating film are improved, and the characteristics of the capacitive element are improved. Therefore, a semiconductor device including a highly reliable capacitor can be manufactured.

【0045】保護膜を形成する工程が、第1のオゾンT
EOS法と第2のオゾンTEOS法とを含む場合、第1
のオゾンTEOS法におけるオゾン濃度は25g/m3
以下であると共に、第2のオゾンTEOS法におけるオ
ゾン濃度は130g/m3 以上であることが好ましい。
The step of forming the protective film is the first ozone T
In the case of including the EOS method and the second ozone TEOS method, the first method
Ozone concentration in the ozone TEOS method is 25 g / m 3
In addition, the ozone concentration in the second ozone TEOS method is preferably 130 g / m 3 or more.

【0046】このようにすると、第1のオゾンTEOS
法により形成される第1のオゾンTEOS膜はセルフリ
フロー性に優れるため、第1のオゾンTEOS膜に欠陥
等の欠損が発生しないので、良好な膜質を有する第1の
オゾンTEOS膜が得られる。また、第2のオゾンTE
OS法により形成される第2のオゾンTEOS膜は、容
量素子の容量絶縁膜に十分なストレスを与えることがで
きると共に、低水分含有量に起因して第2のオゾンTE
OS膜に熱処理時にクラックが発生する事態を防止でき
る。
By doing so, the first ozone TEOS
Since the first ozone TEOS film formed by the method is excellent in self-reflow properties, defects such as defects do not occur in the first ozone TEOS film, so that a first ozone TEOS film having good film quality can be obtained. Also, the second ozone TE
The second ozone TEOS film formed by the OS method can give a sufficient stress to the capacitor insulating film of the capacitor, and the second ozone TEOS film due to the low moisture content.
Cracks can be prevented from occurring in the OS film during heat treatment.

【0047】保護膜を形成する工程が、第1のオゾンT
EOS法と第2のオゾンTEOS法とを含む場合、第1
のオゾンTEOS法は、(オゾンの流量/TEOSの流
量)の値が3以下の条件で行なわれると共に、第2のオ
ゾンTEOS法は、(オゾンの流量/TEOSの流量)
の値が15以上の条件で行なわれることが好ましい。
The step of forming the protective film is the first ozone T
In the case of including the EOS method and the second ozone TEOS method, the first method
The ozone TEOS method is performed under the condition that the value of (ozone flow rate / TEOS flow rate) is 3 or less, and the second ozone TEOS method is (ozone flow rate / TEOS flow rate).
Is preferably performed under the condition that the value is 15 or more.

【0048】このようにすると、第1のオゾンTEOS
法により形成される第1のオゾンTEOS膜はセルフリ
フロー性に優れるため、第1のオゾンTEOS膜に欠陥
等の欠損が発生しないので、良好な膜質を有する第1の
オゾンTEOS膜が得られる。また、第2のオゾンTE
OS法により形成される第2のオゾンTEOS膜は、容
量素子の容量絶縁膜に十分なストレスを与えることがで
きると共に、低水分含有量に起因して第2のオゾンTE
OS膜に熱処理時にクラックが発生する事態を防止でき
る。
By doing so, the first ozone TEOS
Since the first ozone TEOS film formed by the method is excellent in self-reflow properties, defects such as defects do not occur in the first ozone TEOS film, so that a first ozone TEOS film having good film quality can be obtained. Also, the second ozone TE
The second ozone TEOS film formed by the OS method can give a sufficient stress to the capacitor insulating film of the capacitor, and the second ozone TEOS film due to the low moisture content.
Cracks can be prevented from occurring in the OS film during heat treatment.

【0049】この場合、第2のオゾンTEOS膜は、5
×103 N/cm2 〜3.5×10 4 N/cm2 のテン
サイルストレスを有していることが好ましい。
In this case, the second ozone TEOS film is
× 10ThreeN / cmTwo~ 3.5 × 10 FourN / cmTwoTen of
It is preferable to have a sail stress.

【0050】このようにすると、オゾンTEOS膜は、
容量素子の容量絶縁膜に十分なストレスを与えることが
できるため、容量絶縁膜の自発分極特性が向上するの
で、容量素子の特性が向上する。
In this manner, the ozone TEOS film becomes
Since sufficient stress can be applied to the capacitor insulating film of the capacitor, the spontaneous polarization characteristics of the capacitor insulating film are improved, so that the characteristics of the capacitor are improved.

【0051】本発明に係る半導体装置の製造方法は、容
量素子を形成する工程と保護膜を形成する工程との間
に、プラズマCVDにより容量素子を覆うようにシリコ
ン含有絶縁膜を形成する工程を備え、保護膜を形成する
工程は、オゾンTEOS膜をシリコン含有絶縁膜の上に
形成する工程を含むことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, a step of forming a silicon-containing insulating film so as to cover the capacitive element by plasma CVD is provided between the step of forming the capacitive element and the step of forming the protective film. Preferably, the step of forming a protective film preferably includes the step of forming an ozone TEOS film on the silicon-containing insulating film.

【0052】このようにすると、プラズマCVDにより
形成されたシリコン含有絶縁膜は、水分の拡散阻止能力
が高いため、オゾンTEOS膜中の水分を容量絶縁膜ま
で拡散させることなくブロックするので、均一性に優れ
た容量素子を得ることができる。
In this case, since the silicon-containing insulating film formed by plasma CVD has a high ability to prevent the diffusion of water, the silicon-containing insulating film blocks the water in the ozone TEOS film without diffusing it to the capacitive insulating film, so that the uniformity is obtained. This makes it possible to obtain a capacitive element having excellent characteristics.

【0053】本発明に係る半導体装置の製造方法がプラ
ズマCVDにより容量素子を覆うようにシリコン含有絶
縁膜を形成する工程を備えている場合、シリコン含有絶
縁膜を形成する工程は、シリコン含有絶縁膜の表面に対
してプラズマ処理を行なう工程を含むことが好ましい。
When the method for manufacturing a semiconductor device according to the present invention includes the step of forming a silicon-containing insulating film so as to cover a capacitive element by plasma CVD, the step of forming the silicon-containing insulating film includes It is preferable to include a step of performing a plasma treatment on the surface of the substrate.

【0054】このようにすると、シリコン含有絶縁膜の
表面に凹凸が形成されるため、シリコン含有絶縁膜が有
する水分拡散阻止能力が向上する。
In this case, since the surface of the silicon-containing insulating film has irregularities, the ability of the silicon-containing insulating film to prevent moisture diffusion is improved.

【0055】この場合、プラズマ処理は、N2 ガス、N
3 ガス、N2O ガス、O2 ガス、Arガス、Cl2
ス及びC26ガスの少なくとも1つを含むガスからなる
プラズマを用いて行なうスパッタエッチングであること
が好ましい。
In this case, the plasma processing is performed by using N 2 gas and N 2 gas.
It is preferable that the sputter etching is performed using a plasma including a gas containing at least one of H 3 gas, N 2 O gas, O 2 gas, Ar gas, Cl 2 gas and C 2 F 6 gas.

【0056】このようにすると、シリコン含有絶縁膜の
表面に確実に凹凸を形成することができる。
This makes it possible to reliably form irregularities on the surface of the silicon-containing insulating film.

【0057】本発明に係る半導体装置の製造方法がプラ
ズマCVDにより容量素子を覆うようにシリコン含有絶
縁膜を形成する工程を備えている場合、シリコン含有絶
縁膜を形成する工程は、シリコン含有絶縁膜に対してプ
ラズマ処理を行なって、シリコン含有絶縁膜の表面にシ
リコン窒化層を形成する工程を含むことが好ましい。
In the case where the method for manufacturing a semiconductor device according to the present invention includes the step of forming a silicon-containing insulating film so as to cover the capacitive element by plasma CVD, the step of forming the silicon-containing insulating film includes the step of: To perform a plasma treatment on the surface of the silicon-containing insulating film to form a silicon nitride layer.

【0058】このようにすると、シリコン窒化層は水分
の拡散阻止能力が高いため、オゾンTEOS膜から容量
絶縁膜への水分の拡散又は大気中の水分のオゾンTEO
S膜への拡散を防止することができる。
In this case, since the silicon nitride layer has a high ability to inhibit the diffusion of moisture, the diffusion of moisture from the ozone TEOS film to the capacitance insulating film or the ozone TEO of moisture in the atmosphere is performed.
Diffusion into the S film can be prevented.

【0059】この場合、プラズマ処理は、プラズマCV
Dにより形成されたシリコン含有絶縁膜を大気に曝すこ
となく行なわれることが好ましい。
In this case, the plasma processing is performed by a plasma CV
It is preferable to perform the process without exposing the silicon-containing insulating film formed by D to the atmosphere.

【0060】このようにすると、シリコン含有絶縁膜が
大気に曝露されることがなく連続してプラズマ処理され
るため、シリコン窒化層の厚さが大きくなるので、シリ
コン窒化層の水分拡散阻止能力が一層高くなる。
In this case, since the silicon-containing insulating film is continuously subjected to plasma processing without being exposed to the air, the thickness of the silicon nitride layer increases, and the silicon nitride layer has an ability to prevent moisture diffusion. It will be even higher.

【0061】本発明に係る半導体装置の製造方法は、容
量素子を形成する工程と保護膜を形成する工程との間
に、容量素子を覆うように疎水性のプライマ層を形成す
る工程を備え、保護膜を形成する工程は、オゾンTEO
S膜をプライマ層の上に形成する工程を含むことが好ま
しい。
The method of manufacturing a semiconductor device according to the present invention includes a step of forming a hydrophobic primer layer so as to cover the capacitive element, between the step of forming the capacitive element and the step of forming the protective film, The step of forming the protective film is performed by using ozone TEO.
It is preferable to include a step of forming the S film on the primer layer.

【0062】このようにすると、オゾンTEOS膜は、
疎水性を有するプライマ層の上に形成されるため、良好
に成長するので、ステップカバレッジに優れ、これによ
って、オゾンTEOS膜の絶縁性及び平坦性が向上す
る。
In this manner, the ozone TEOS film becomes
Since it is formed on the hydrophobic primer layer, it grows well and has excellent step coverage, thereby improving the insulating property and flatness of the ozone TEOS film.

【0063】本発明に係る半導体装置の製造方法におい
て、容量素子を覆うように疎水性のプライマ層を形成す
る工程を備えている場合、プライマ層を形成する工程
は、ヘキサメチルジシラザンを用いて行なうことが好ま
しい。
In the method of manufacturing a semiconductor device according to the present invention, when a step of forming a hydrophobic primer layer so as to cover a capacitive element is provided, the step of forming a primer layer uses hexamethyldisilazane. It is preferred to do so.

【0064】このようにすると、疎水性を有するプライ
マ層を確実に形成することができる。
In this way, a primer layer having hydrophobicity can be reliably formed.

【0065】本発明に係る半導体装置の製造方法は、容
量素子を形成する工程と保護膜を形成する工程との間
に、容量素子を覆うように、不純物を含まないか又はボ
ロン及びリンのうちの少なくとも1つを含み150nm
以下の厚さを持つシリコン酸化膜を形成する工程を備
え、保護膜を形成する工程は、オゾンTEOS膜をシリ
コン酸化膜の上に形成する工程を含むことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, between the step of forming a capacitive element and the step of forming a protective film, no impurities are contained or boron or phosphorus is contained so as to cover the capacitive element. 150 nm including at least one of
Preferably, the method includes a step of forming a silicon oxide film having the following thickness, and the step of forming the protective film preferably includes a step of forming an ozone TEOS film on the silicon oxide film.

【0066】このようにすると、オゾンTEOS膜は、
下地依存性がないと共にオゾンTEOS膜とのなじみ性
に優れたシリコン酸化膜の上に形成されるため、オゾン
TEOS膜の下側に、容量素子及び絶縁膜等のように材
質が異なる下地膜が存在していても、下地膜の影響を受
けることなく良好に成長するので、シリコン酸化膜及び
オゾンTEOS膜を合わせた絶縁膜の膜厚が均一にな
る。従って、安定性及び長寿命性に優れた容量素子を備
えた半導体装置を製造することができる。
In this way, the ozone TEOS film becomes
Since it is formed on a silicon oxide film that has no dependency on the base and has excellent conformability with the ozone TEOS film, a base film made of a different material such as a capacitor element and an insulating film is formed under the ozone TEOS film. Even if it exists, it grows well without being affected by the underlying film, so that the thickness of the insulating film including the silicon oxide film and the ozone TEOS film becomes uniform. Therefore, a semiconductor device including a capacitor with excellent stability and long life can be manufactured.

【0067】本発明に係る半導体装置の製造方法におい
て、保護膜を形成する工程は、オゾンTEOS膜の表面
に対してプラズマ処理を行なって、オゾンTEOS膜の
表面にシリコン窒化層を形成する工程を含むことが好ま
しい。
In the method of manufacturing a semiconductor device according to the present invention, the step of forming a protective film includes a step of performing a plasma treatment on the surface of the ozone TEOS film to form a silicon nitride layer on the surface of the ozone TEOS film. It is preferred to include.

【0068】このようにすると、シリコン窒化層は水分
の拡散阻止能力が高いため、オゾンTEOS膜が長時間
に亘って大気中に曝されても、大気中の水分がオゾンT
EOS膜を経由して容量絶縁膜に拡散する事態を防止で
きるので、均一性に優れた容量素子を得ることができ
る。
In this case, since the silicon nitride layer has a high ability to inhibit the diffusion of moisture, even if the ozone TEOS film is exposed to the air for a long time, the moisture in the atmosphere is reduced to the ozone TOS.
Since diffusion to the capacitor insulating film via the EOS film can be prevented, a capacitor element having excellent uniformity can be obtained.

【0069】本発明に係る半導体装置の製造方法は、保
護膜を形成する工程と配線層を形成する工程との間に、
プラズマCVDにより保護膜の上にシリコン含有絶縁膜
を形成する工程を備え、配線層を形成する工程は、配線
層をシリコン含有絶縁膜の上に形成する工程を含むこと
が好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the step of forming a protective film and the step of forming a wiring layer are performed between
Preferably, the method includes a step of forming a silicon-containing insulating film on the protective film by plasma CVD, and the step of forming the wiring layer preferably includes a step of forming the wiring layer on the silicon-containing insulating film.

【0070】このようにすると、プラズマCVDにより
形成されたシリコン含有絶縁膜は、水分の拡散阻止能力
が高いため、オゾンTEOS膜が長時間に亘って大気中
に曝されても、大気中の水分がオゾンTEOS膜を経由
して容量絶縁膜に拡散する事態を防止できるので、均一
性に優れた容量素子を得ることができる。
In this manner, the silicon-containing insulating film formed by the plasma CVD has a high ability to inhibit the diffusion of moisture, so that even if the ozone TEOS film is exposed to the air for a long time, the moisture in the air may be reduced. Can be prevented from diffusing into the capacitor insulating film via the ozone TEOS film, so that a capacitor element having excellent uniformity can be obtained.

【0071】本発明に係る半導体装置の製造方法が、プ
ラズマCVDにより保護膜の上にシリコン含有絶縁膜を
形成する工程を備えている場合、シリコン含有絶縁膜を
形成する工程は、シリコン含有絶縁膜の表面に対してプ
ラズマ処理を行なう工程を含むことが好ましい。
In the case where the method of manufacturing a semiconductor device according to the present invention includes a step of forming a silicon-containing insulating film on a protective film by plasma CVD, the step of forming the silicon-containing insulating film includes It is preferable to include a step of performing a plasma treatment on the surface of the substrate.

【0072】このようにすると、シリコン含有絶縁膜の
表面に凹凸が形成されるため、シリコン含有絶縁膜が有
する水分の拡散素子能力が向上する。
In this way, the unevenness is formed on the surface of the silicon-containing insulating film, so that the capability of the silicon-containing insulating film to diffuse moisture can be improved.

【0073】この場合、プラズマ処理は、N2 ガス、N
3 ガス、N2O ガス、O2 ガス、Arガス、Cl2
ス及びC26ガスの少なくとも1つを含むガスからなる
プラズマを用いて行なうスパッタエッチングであること
が好ましい。
In this case, the plasma processing is performed with N 2 gas and N 2 gas.
It is preferable that the sputter etching is performed using a plasma including a gas containing at least one of H 3 gas, N 2 O gas, O 2 gas, Ar gas, Cl 2 gas and C 2 F 6 gas.

【0074】このようにすると、シリコン含有絶縁膜の
表面に確実に凹凸を形成することができる。
In this way, irregularities can be reliably formed on the surface of the silicon-containing insulating film.

【0075】本発明に係る半導体装置の製造方法が、プ
ラズマCVDにより保護膜の上にシリコン含有絶縁膜を
形成する工程を備えている場合、シリコン含有絶縁膜を
形成する工程は、シリコン含有絶縁膜に対してプラズマ
処理を行なって、シリコン含有絶縁膜の表面にシリコン
窒化層を形成する工程を含むことが好ましい。
In the case where the method of manufacturing a semiconductor device according to the present invention includes a step of forming a silicon-containing insulating film on a protective film by plasma CVD, the step of forming the silicon-containing insulating film includes To perform a plasma treatment on the surface of the silicon-containing insulating film to form a silicon nitride layer.

【0076】このようにすると、シリコン窒化層は水分
の拡散阻止能力が高いため、オゾンTEOS膜が長時間
に亘って大気中に曝されても、大気中の水分がオゾンT
EOS膜を経由して容量絶縁膜に拡散する事態を一層防
止できるので、均一性に一層優れた容量素子を得ること
ができる。
In this case, since the silicon nitride layer has a high ability to inhibit the diffusion of moisture, even if the ozone TEOS film is exposed to the air for a long time, the moisture in the atmosphere is reduced to the ozone TOS.
Since the situation of diffusion into the capacitor insulating film via the EOS film can be further prevented, a capacitor element with more excellent uniformity can be obtained.

【0077】この場合、プラズマ処理は、プラズマCV
Dにより形成されたシリコン含有絶縁膜を大気に曝すこ
となく行なわれることが好ましい。
In this case, the plasma processing is performed by a plasma CV
It is preferable to perform the process without exposing the silicon-containing insulating film formed by D to the atmosphere.

【0078】このようにすると、シリコン含有絶縁膜が
大気に曝露されることがなく連続してプラズマ処理され
るため、シリコン窒化層の厚さが大きくなるので、シリ
コン窒化層の水分拡散阻止能力が一層高くなる。
In this case, the silicon-containing insulating film is continuously plasma-treated without being exposed to the air, so that the thickness of the silicon nitride layer is increased. It will be even higher.

【0079】本発明に係る半導体装置の製造方法におい
て、保護膜を形成する工程は、オゾンTEOS膜に対し
て熱処理を施す工程を含むことが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the step of forming the protective film preferably includes a step of performing a heat treatment on the ozone TEOS film.

【0080】このようにすると、オゾンTEOS膜のス
トレスを大きくできると共にオゾンTEOS膜を緻密に
できるので、容量素子の特性が一層向上する。
In this way, the stress of the ozone TEOS film can be increased and the density of the ozone TEOS film can be increased, so that the characteristics of the capacitor can be further improved.

【0081】この場合、熱処理は、500℃〜650℃
の温度下で行なわれることが好ましい。
In this case, the heat treatment is performed at 500 ° C. to 650 ° C.
It is preferred to be carried out at a temperature of

【0082】このように、500℃〜650℃の温度下
の熱処理を行なうと、オゾンTEOS膜のストレスを確
実に大きくすることができると共にオゾンTEOS膜を
確実に緻密にすることができる。
As described above, by performing the heat treatment at a temperature of 500 ° C. to 650 ° C., the stress of the ozone TEOS film can be surely increased and the ozone TEOS film can be surely densified.

【0083】また、この場合、熱処理は、酸素ガスを含
む雰囲気で行なわれることが好ましい。
In this case, the heat treatment is preferably performed in an atmosphere containing oxygen gas.

【0084】このようにすると、容量素子を構成する容
量絶縁膜に十分な酸素が補給されるので、容量素子の特
性が向上する。
In this case, sufficient oxygen is supplied to the capacitive insulating film forming the capacitive element, so that the characteristics of the capacitive element are improved.

【0085】本発明に係る半導体装置の製造方法におい
て、オゾンTEOS膜は、オゾン濃度が130g/m3
以上であるオゾンTEOS法により形成されることが好
ましい。
In the method for manufacturing a semiconductor device according to the present invention, the ozone TEOS film has an ozone concentration of 130 g / m 3.
It is preferably formed by the ozone TEOS method described above.

【0086】このようにすると、オゾンTEOS膜は容
量素子の容量絶縁膜に十分なストレスを与えることがで
きると共に、低水分含有量に起因してオゾンTEOS膜
に熱処理時にクラックが発生する事態を防止できる。
In this way, the ozone TEOS film can give a sufficient stress to the capacitance insulating film of the capacitor, and also prevents the ozone TEOS film from cracking during heat treatment due to the low moisture content. it can.

【0087】本発明に係る半導体装置の製造方法におい
て、オゾンTEOS膜は、(オゾンの流量/TEOSの
流量)の値が15以上であるオゾンTEOS法により形
成されることが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the ozone TEOS film is preferably formed by an ozone TEOS method in which the value of (ozone flow rate / TEOS flow rate) is 15 or more.

【0088】このようにすると、オゾンTEOS膜は容
量素子の容量絶縁膜に十分なストレスを与えることがで
きると共に、低水分含有量に起因してオゾンTEOS膜
に熱処理時にクラックが発生する事態を防止できる。
In this way, the ozone TEOS film can give a sufficient stress to the capacitive insulating film of the capacitor, and also prevents the ozone TEOS film from cracking during heat treatment due to the low moisture content. it can.

【0089】本発明に係る半導体装置の製造方法におい
て、オゾンTEOS膜は、5×10 3 N/cm2 〜3.
5×104 N/cm2 のテンサイルストレスを有してい
ることが好ましい。
In the method for manufacturing a semiconductor device according to the present invention,
And the ozone TEOS film is 5 × 10 ThreeN / cmTwo~ 3.
5 × 10FourN / cmTwoHave a tensile stress of
Preferably.

【0090】このようにすると、オゾンTEOS膜は、
容量素子の容量絶縁膜に十分なストレスを与えることが
できるため、容量絶縁膜の自発分極特性が向上するの
で、容量素子の特性が向上する。
In this way, the ozone TEOS film becomes
Since sufficient stress can be applied to the capacitor insulating film of the capacitor, the spontaneous polarization characteristics of the capacitor insulating film are improved, so that the characteristics of the capacitor are improved.

【0091】本発明に係る半導体装置の製造方法におい
て、オゾンTEOS膜は、400℃〜450℃の成膜温
度で形成されることが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the ozone TEOS film is preferably formed at a film forming temperature of 400 ° C. to 450 ° C.

【0092】このようにすると、オゾンTEOS膜のス
トレスを大きくできると共にオゾンTEOS膜を緻密に
できるので、容量素子の特性が一層向上する。
In this manner, the stress of the ozone TEOS film can be increased and the ozone TEOS film can be made dense, so that the characteristics of the capacitor can be further improved.

【0093】本発明に係る半導体装置の製造方法におい
て、オゾンTEOS膜は、プライマ剤とオゾンTEOS
液とが混合されてなる混合ソースを用いて形成されるこ
とが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, the ozone TEOS film is formed by using a primer agent and ozone TEOS.
It is preferably formed using a mixed source obtained by mixing a liquid.

【0094】このようにすると、疎水性を有するオゾン
TEOS膜を、プロセスの増加を招くことなく形成でき
る。また、プライマ剤の揮発を抑制できるため、プラズ
マTEOS膜中における欠損を低減することができると
共に、オゾンTEOS膜のステップカバレッジを向上さ
せて該オゾンTEOS膜の絶縁性及び平坦性を向上させ
ることができる。
In this way, a hydrophobic ozone TEOS film can be formed without increasing the number of processes. Further, since the volatilization of the primer agent can be suppressed, defects in the plasma TEOS film can be reduced, and the step coverage of the ozone TEOS film can be improved to improve the insulating property and flatness of the ozone TEOS film. it can.

【0095】[0095]

【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態に係る半導体装置及びその製造方法に
ついて、図1(a)〜(d)を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A semiconductor device according to a first embodiment of the present invention and a method for manufacturing the same will be described below with reference to FIGS.

【0096】まず、図1(a)に示すように、半導体基
板100上に、素子分離領域101及びFETのゲート
電極102を形成した後、半導体基板100の表面部に
FETの不純物拡散層(図示は省略している)等を形成
し、その後、素子分離領域101及びゲート電極102
の上に全面に亘って絶縁膜103を堆積する。
First, as shown in FIG. 1A, after an element isolation region 101 and a gate electrode 102 of an FET are formed on a semiconductor substrate 100, an impurity diffusion layer of the FET (shown in FIG. Are omitted), and thereafter, the element isolation region 101 and the gate electrode 102 are formed.
An insulating film 103 is deposited over the entire surface.

【0097】次に、絶縁膜103の上における素子分離
領域102の上方に、容量下部電極104、高誘電体膜
又は高誘電体膜からなる容量絶縁膜105及び容量上部
電極106を形成する。尚、容量下部電極104、容量
絶縁膜105及び容量上部電極106によって容量素子
が構成されている。
Next, a capacitor lower electrode 104, a capacitor insulating film 105 made of a high dielectric film or a high dielectric film, and a capacitor upper electrode 106 are formed on the insulating film 103 above the element isolation region 102. Note that a capacitance element is constituted by the capacitance lower electrode 104, the capacitance insulating film 105, and the capacitance upper electrode 106.

【0098】容量下部電極104及び容量上部電極10
6としては、白金、イリジウム、パラジウム、ルテニウ
ム若しくはこれらの2種以上の合金からなる単層膜、又
は白金膜、イリジウム膜、パラジウム膜及びルテニウム
膜のうちの2種類以上の膜からなる積層膜からなる金属
膜をスパッタ法により堆積した後、該金属膜をパターニ
ングすることにより形成することができる。
The capacitance lower electrode 104 and the capacitance upper electrode 10
As 6, a single-layer film composed of platinum, iridium, palladium, ruthenium or an alloy of two or more of these, or a laminated film composed of two or more films of a platinum film, an iridium film, a palladium film, and a ruthenium film After depositing a metal film by sputtering, the metal film can be patterned.

【0099】また、容量絶縁膜105としては、ストロ
ンチウム、ビスマス又はタンタル等を主成分とする高誘
電体膜又は強誘電体膜を用いることができる。
As the capacitor insulating film 105, a high dielectric film or a ferroelectric film containing strontium, bismuth, tantalum or the like as a main component can be used.

【0100】次に、図1(b)に示すように、絶縁膜1
03の上に容量素子を覆うように、不純物を含まないか
又はボロン及びリンのうちの少なくとも1つを含み15
0nm以下の厚さを持つシリコン酸化膜111を形成し
た後、オゾンTEOS法により、シリコン酸化膜111
の上に保護膜としてのオゾンTEOS膜107を堆積す
る。このように、容量素子の上にオゾンTEOS膜10
7を形成すると、容量素子にテンサイルストレスが加わ
るため、高誘電体膜又は強誘電体膜からなる容量絶縁膜
105に自発分極が十分に現われるので、容量素子の特
性が向上する。
Next, as shown in FIG.
03, containing at least one of boron and phosphorus so as to cover the capacitive element.
After forming a silicon oxide film 111 having a thickness of 0 nm or less, the silicon oxide film 111 is formed by an ozone TEOS method.
An ozone TEOS film 107 as a protective film is deposited on the substrate. As described above, the ozone TEOS film 10 is formed on the capacitive element.
When 7 is formed, a tensile stress is applied to the capacitive element, so that spontaneous polarization sufficiently appears in the capacitive insulating film 105 made of a high dielectric film or a ferroelectric film, so that the characteristics of the capacitive element are improved.

【0101】次に、オゾンTEOS膜107に対して、
酸素雰囲気下における500℃〜650℃の温度例えば
600℃の温度下において1時間程度の熱処理を行な
う。このように、オゾンTEOS膜107に対して熱処
理を施すと、オゾンTEOS膜107が有するストレス
を大きくすることができると共にオゾンTEOS膜10
7の膜質を緻密にすることができる。また、熱処理を酸
素雰囲気下において行なうと、容量絶縁膜105に十分
な量の酸素が補給されるため、容量素子の特性が向上す
る。尚、熱処理を行なう酸素雰囲気としては、酸素ガス
の雰囲気であってもよいし、酸素ガスと他のガスとの混
合ガスの雰囲気であってもよい。
Next, with respect to the ozone TEOS film 107,
The heat treatment is performed at a temperature of 500 ° C. to 650 ° C. in an oxygen atmosphere, for example, at a temperature of 600 ° C. for about 1 hour. Thus, when the heat treatment is performed on the ozone TEOS film 107, the stress of the ozone TEOS film 107 can be increased and the ozone TEOS film 10
7 can be made denser. Further, when the heat treatment is performed in an oxygen atmosphere, a sufficient amount of oxygen is supplied to the capacitor insulating film 105, so that the characteristics of the capacitor are improved. Note that the oxygen atmosphere in which the heat treatment is performed may be an atmosphere of an oxygen gas or an atmosphere of a mixed gas of an oxygen gas and another gas.

【0102】前述のように、容量素子の上にオゾンTE
OS膜107を形成すると、容量素子にテンサイルスト
レスが加わるため、高誘電体膜又は強誘電体膜からなる
容量絶縁膜105に自発分極が十分に現われるので、容
量素子の特性が向上する。
As described above, the ozone TE is placed on the capacitive element.
When the OS film 107 is formed, a tensile stress is applied to the capacitor, so that spontaneous polarization sufficiently appears in the capacitor insulating film 105 made of a high dielectric film or a ferroelectric film, and thus the characteristics of the capacitor are improved.

【0103】ところで、容量絶縁膜105に良好に自発
分極を発生させるためには、熱処理後のオゾンTEOS
膜107のストレスとしては、5×103 N/cm2
上且つ3.5×104 N/cm2 以下のテンサイルスト
レス(引張り応力)であることが好ましい。熱処理後の
オゾンTEOS膜107がこの範囲内のテンサイルスト
レスを有していると、容量絶縁膜105の自発分極特性
が向上するので、容量素子の特性が向上する。
By the way, in order to favorably generate spontaneous polarization in the capacitor insulating film 105, it is necessary to use ozone TEOS after heat treatment.
The stress of the film 107 is preferably a tensile stress (tensile stress) of 5 × 10 3 N / cm 2 or more and 3.5 × 10 4 N / cm 2 or less. If the ozone TEOS film 107 after the heat treatment has a tensile stress within this range, the spontaneous polarization characteristics of the capacitance insulating film 105 are improved, so that the characteristics of the capacitance element are improved.

【0104】また、オゾンTEOS膜107の厚さとし
ては、0.3μm〜0.6μmの範囲内であることが好
ましい。オゾンTEOS膜107の厚さが0.3μm未
満であると、保護膜に求められる平坦性が得られないの
で、オゾンTEOS膜107の上に堆積される金属膜を
パターニングして金属配線層を形成する際にエッチング
残り等が発生する恐れがある。また、オゾンTEOS膜
107の厚さが0.6μmを超えると、絶縁膜103と
オゾンTEOS膜107との合計膜厚が大きくなって、
絶縁膜103とオゾンTEOS膜107に形成されるコ
ンタクトホールのアスペクト比が高くなってしまう。
The thickness of the ozone TEOS film 107 is preferably in the range of 0.3 μm to 0.6 μm. If the thickness of the ozone TEOS film 107 is less than 0.3 μm, the flatness required for the protective film cannot be obtained, so the metal film deposited on the ozone TEOS film 107 is patterned to form a metal wiring layer. When etching is performed, there is a possibility that etching residue and the like may occur. When the thickness of the ozone TEOS film 107 exceeds 0.6 μm, the total thickness of the insulating film 103 and the ozone TEOS film 107 increases,
The aspect ratio of the contact hole formed in the insulating film 103 and the ozone TEOS film 107 becomes high.

【0105】オゾンTEOS法におけるオゾンの濃度
(本明細書においては、オゾンガスを含む酸素ガスの濃
度のことを便宜上オゾンの濃度と称する。)としては、
130g/m3 以上であればよく、150g/m3 以上
であることがより好ましい。オゾン濃度が130g/m
3 以上であれば、容量絶縁膜105に十分なストレスを
与えることができると共に、低水分含有量に起因して熱
処理時にオゾン膜107にクラックが発生する事態を防
止できる。尚、オゾン濃度の上限としては、オゾンTE
OS膜107が成長する範囲であればよい。
The concentration of ozone in the ozone TEOS method (in this specification, the concentration of oxygen gas including ozone gas is referred to as the concentration of ozone for convenience) is as follows.
130 g / m 3 or more is preferable, and 150 g / m 3 or more is more preferable. Ozone concentration 130g / m
If it is 3 or more, sufficient stress can be applied to the capacitor insulating film 105, and the occurrence of cracks in the ozone film 107 during heat treatment due to the low moisture content can be prevented. Note that the upper limit of the ozone concentration is ozone TE
What is necessary is just to be in the range where the OS film 107 grows.

【0106】オゾンTEOS法におけるオゾンの濃度を
130g/m3 以上に設定するには、(オゾンの流量/
TEOSの流量)の値を15以上にすればよい。
In order to set the concentration of ozone in the ozone TEOS method to 130 g / m 3 or more, (ozone flow rate /
The value of TEOS may be set to 15 or more.

【0107】ところで、オゾンTEOS膜107を形成
するためのオゾンTEOS法は、400〜450℃の温
度範囲で成膜することが好ましい。このようにすると、
オゾンTEOS膜107が有するストレスを大きくする
ことができると共にオゾンTEOS膜107の膜質を緻
密にすることができる。
The ozone TEOS method for forming the ozone TEOS film 107 is preferably performed in a temperature range of 400 to 450 ° C. This way,
The stress of the ozone TEOS film 107 can be increased, and the quality of the ozone TEOS film 107 can be increased.

【0108】次に、図1(c)に示すように、オゾンT
EOS膜107、シリコン酸化膜111及び絶縁膜10
3にFETのコンタクトホールを形成すると共に、オゾ
ンTEOS膜107及びシリコン酸化膜111に容量素
子のコンタクトホールを形成した後、オゾンTEOS膜
107の上に全面に亘って、チタン膜、窒化チタン膜、
アルミニウム膜及び窒化チタン膜の積層膜からなる金属
膜を堆積し、その後、該金属膜をパターニングすること
により、下層の金属配線108を形成する。尚、下層の
金属配線108に対して、窒素雰囲気下における400
℃の温度下で30分間の熱処理を行なって、下層の金属
配線108の緻密化及び低ストレス化を行なう。
Next, as shown in FIG.
EOS film 107, silicon oxide film 111 and insulating film 10
3 and a contact hole of a capacitive element in the ozone TEOS film 107 and the silicon oxide film 111, and then a titanium film, a titanium nitride film,
A metal film composed of a laminated film of an aluminum film and a titanium nitride film is deposited, and thereafter, the metal film is patterned to form a lower metal wiring 108. Note that the lower metal wiring 108 is subjected to 400
Heat treatment is performed at a temperature of 30 ° C. for 30 minutes to make the lower metal wiring 108 denser and lower in stress.

【0109】次に、図1(d)に示すように、プラズマ
CVD法により、下層の金属配線108の上に、例えば
シリコン窒化膜からなる層間絶縁膜109を堆積した
後、図示は省略しているが、層間絶縁膜109の上に上
層の金属配線を形成する。
Next, as shown in FIG. 1D, an interlayer insulating film 109 made of, for example, a silicon nitride film is deposited on the lower metal wiring 108 by a plasma CVD method. However, an upper metal wiring is formed on the interlayer insulating film 109.

【0110】第1の実施形態によると、絶縁膜103上
に、下地依存性がないと共にオゾンTEOS膜107と
のなじみ性に優れたシリコン酸化膜111を容量素子を
覆うように形成したため、オゾンTEOS膜107の下
側に、容量素子及び絶縁膜103等のように材質が異な
る下地膜が存在していても、オゾンTEOS膜107
は、下地膜の影響を受けることなく良好に成長する。こ
のため、シリコン酸化膜111及びオゾンTEOS膜1
07を合わせた絶縁膜の膜厚が均一になるので、容量素
子は安定性及び長寿命性に優れる。
According to the first embodiment, the silicon oxide film 111 which has no dependency on the underlayer and is excellent in conformity with the ozone TEOS film 107 is formed on the insulating film 103 so as to cover the capacitance element. Even if a base film made of a different material such as a capacitor element and an insulating film 103 exists under the film 107, the ozone TEOS film 107
Grows well without being affected by the underlying film. Therefore, the silicon oxide film 111 and the ozone TEOS film 1
In addition, since the thickness of the insulating film is adjusted to be uniform, the capacitance element is excellent in stability and long life.

【0111】(第2の実施形態)以下、本発明の第2の
実施形態に係る半導体装置及びその製造方法について、
図2(a)〜(c)及び図3(a)〜(c)を参照しな
がら説明する。
(Second Embodiment) Hereinafter, a semiconductor device and a method of manufacturing the same according to a second embodiment of the present invention will be described.
This will be described with reference to FIGS. 2 (a) to 2 (c) and 3 (a) to 3 (c).

【0112】まず、図2(a)に示すように、半導体基
板100上に、素子分離領域101及びFETのゲート
電極102を形成した後、半導体基板100の表面部に
FETの不純物拡散層(図示は省略している)等を形成
し、その後、素子分離領域101及びゲート電極102
の上に全面に亘って絶縁膜103を堆積する。
First, as shown in FIG. 2A, after an element isolation region 101 and a gate electrode 102 of an FET are formed on a semiconductor substrate 100, an impurity diffusion layer of the FET (shown in FIG. Are omitted), and thereafter, the element isolation region 101 and the gate electrode 102 are formed.
An insulating film 103 is deposited over the entire surface.

【0113】次に、絶縁膜103の上における素子分離
領域102の上方に、容量下部電極104、高誘電体膜
又は高誘電体膜からなる容量絶縁膜105及び容量上部
電極106からなる容量素子を形成する。
Next, on the insulating film 103 and above the element isolation region 102, a capacitive element comprising a capacitive lower electrode 104, a high dielectric film or a capacitive insulating film 105 composed of a high dielectric film and a capacitive upper electrode 106 is formed. Form.

【0114】次に、図2(b)に示すように、プラズマ
CVD法により、絶縁膜103の上に容量素子を覆うよ
うに、シリコン酸化膜等からなる第1のシリコン含有絶
縁膜(以下、第1のプラズマシリコン絶縁膜と称す
る。)112を形成した後、該第1のプラズマシリコン
絶縁膜112に対して第1のプラズマ処理を行なって、
第1のプラズマシリコン絶縁膜112の表面に第1の表
面処理層112aを形成する。尚、第1の表面処理層1
12aについては後述する。
Next, as shown in FIG. 2B, a first silicon-containing insulating film (hereinafter, referred to as a silicon oxide film) made of a silicon oxide film or the like is formed on the insulating film 103 by a plasma CVD method so as to cover the capacitive element. After the formation of the first plasma silicon insulating film 112, the first plasma silicon insulating film 112 is subjected to a first plasma treatment,
A first surface treatment layer 112a is formed on a surface of the first plasma silicon insulating film 112. The first surface treatment layer 1
12a will be described later.

【0115】次に、図2(c)に示すように、オゾンT
EOS法により、第1のプラズマシリコン絶縁膜112
の上に保護膜としてのオゾンTEOS膜107を堆積し
た後、該オゾンTEOS膜107に対して、酸素雰囲気
下における500℃〜650℃の温度下で1時間程度の
熱処理を行なう。
Next, as shown in FIG.
The first plasma silicon insulating film 112 is formed by the EOS method.
After depositing an ozone TEOS film 107 as a protective film thereon, the ozone TEOS film 107 is subjected to a heat treatment at a temperature of 500 ° C. to 650 ° C. in an oxygen atmosphere for about 1 hour.

【0116】次に、図3(a)に示すように、プラズマ
CVD法により、オゾンTEOS膜107の上に全面に
亘ってシリコン酸化膜等からなる第2のシリコン含有絶
縁膜(以下、第2のプラズマシリコン絶縁膜と称す
る。)113を形成した後、該第2のプラズマシリコン
絶縁膜113に対して第2のプラズマ処理を行なって、
第2のプラズマシリコン絶縁膜113の表面に第2の表
面処理層113aを形成する。尚、第2の表面処理層1
13aについては後述する。
Next, as shown in FIG. 3A, a second silicon-containing insulating film (hereinafter referred to as a second insulating film) made of a silicon oxide film or the like is entirely formed on the ozone TEOS film 107 by a plasma CVD method. After forming the 113, a second plasma process is performed on the second plasma silicon insulating film 113,
A second surface treatment layer 113a is formed on the surface of the second plasma silicon insulating film 113. The second surface treatment layer 1
13a will be described later.

【0117】次に、図3(b)に示すように、第2のプ
ラズマシリコン絶縁膜113、オゾンTEOS膜10
7、第1のプラズマシリコン絶縁膜112及び絶縁膜1
03にFETのコンタクトホールを形成すると共に、第
2のプラズマシリコン絶縁膜113、オゾンTEOS膜
107及び第1のプラズマシリコン絶縁膜112に容量
素子のコンタクトホールを形成した後、第2のプラズマ
シリコン絶縁膜113の上に全面に亘って、チタン膜、
窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層
膜からなる金属膜を堆積し、その後、該金属膜をパター
ニングすることにより、下層の金属配線108を形成す
る。
Next, as shown in FIG. 3B, the second plasma silicon insulating film 113, the ozone TEOS film 10
7. First plasma silicon insulating film 112 and insulating film 1
03, a contact hole of a capacitor is formed in the second plasma silicon insulating film 113, the ozone TEOS film 107, and the first plasma silicon insulating film 112, and then a second plasma silicon insulating film is formed. A titanium film over the entire surface of the film 113,
A metal film composed of a laminated film of a titanium nitride film, an aluminum film, and a titanium nitride film is deposited, and thereafter, the metal film is patterned to form a lower metal wiring 108.

【0118】次に、図3(c)に示すように、プラズマ
CVD法により、下層の金属配線108の上に、例えば
シリコン窒化膜からなる層間絶縁膜109を堆積した
後、図示は省略しているが、層間絶縁膜109の上に上
層の金属配線を形成する。
Next, as shown in FIG. 3C, an interlayer insulating film 109 made of, for example, a silicon nitride film is deposited on the lower metal wiring 108 by a plasma CVD method. However, an upper metal wiring is formed on the interlayer insulating film 109.

【0119】第2の実施形態によると、絶縁膜103の
上に容量素子を覆うように、水分の拡散阻止能力が高い
第1のプラズマシリコン絶縁膜112を形成した後、該
第1のプラズマシリコン絶縁膜112の上にプラズマT
EOS膜107を堆積するため、第1のプラズマシリコ
ン絶縁膜112がオゾンTEOS膜107中の水分を容
量絶縁膜105まで拡散させることなくブロックするの
で、均一性に優れた容量素子を得ることができる。
According to the second embodiment, after forming the first plasma silicon insulating film 112 having a high water diffusion preventing ability on the insulating film 103 so as to cover the capacitive element, the first plasma silicon insulating film 112 is formed. Plasma T on insulating film 112
Since the EOS film 107 is deposited, the first plasma silicon insulating film 112 blocks moisture in the ozone TEOS film 107 without diffusing to the capacitor insulating film 105, so that a capacitor element with excellent uniformity can be obtained. .

【0120】また、第2の実施形態によると、オゾンT
EOS膜107の上に全面に亘って、水分の拡散阻止能
力が高い第2のプラズマシリコン絶縁膜113を形成す
るため、オゾンTEOS膜107が長時間に亘って大気
中に曝されても、大気中の水分がオゾンTEOS膜10
7を経由して容量絶縁膜105に拡散する事態を防止で
きるので、均一性に優れた容量素子を得ることができ
る。
According to the second embodiment, the ozone T
Since the second plasma silicon insulating film 113 having a high moisture diffusion inhibiting ability is formed over the entire surface of the EOS film 107, even if the ozone TEOS film 107 is exposed to the air for a long time, The moisture in the ozone TEOS film 10
7 can be prevented from diffusing into the capacitor insulating film 105 via the gate electrode 7, so that a capacitor element having excellent uniformity can be obtained.

【0121】ところで、第1のプラズマ処理としては、
2 ガス、NH3 ガス、N2O ガス、O2 ガス、Arガ
ス、Cl2 ガス及びC26ガスの少なくとも1つを含む
ガスからなるプラズマを用いて行なうスパッタエッチン
グであることが好ましい。
Incidentally, as the first plasma processing,
It is preferable that the sputter etching is performed using a plasma including a gas containing at least one of N 2 gas, NH 3 gas, N 2 O gas, O 2 gas, Ar gas, Cl 2 gas and C 2 F 6 gas. .

【0122】このようにすると、第1のプラズマシリコ
ン絶縁膜112の表面に、数十nmの高さを持つ凹凸部
からなる第1の表面処理層112aが形成されるため、
第1のプラズマシリコン絶縁膜112が有する水分の拡
散阻止能力が向上する。
In this way, the first surface treatment layer 112a composed of the uneven portion having a height of several tens nm is formed on the surface of the first plasma silicon insulating film 112.
The ability of the first plasma silicon insulating film 112 to prevent diffusion of moisture is improved.

【0123】また、第1のプラズマ処理としては、N2
ガス、NH3 ガス及びN2O ガスの少なくとも1つを含
むガスからなるプラズマを用いて行なう窒化処理である
ことが好ましい。
As the first plasma processing, N 2
Preferably, the nitriding treatment is performed by using a plasma composed of a gas containing at least one of a gas, an NH 3 gas and an N 2 O gas.

【0124】このようにすると、第1のプラズマシリコ
ン絶縁膜112の表面に、水分の拡散阻止能力が高いシ
リコン窒化層からなる第1の表面処理層112aが形成
されるため、オゾンTEOS膜107から容量絶縁膜1
05への水分の拡散又は大気中の水分のオゾンTEOS
膜107への拡散を一層防止することができる。
In this manner, the first surface treatment layer 112a made of a silicon nitride layer having a high moisture diffusion inhibiting ability is formed on the surface of the first plasma silicon insulating film 112. Capacitive insulating film 1
Diffusion of moisture into ozone 05 or ozone TEOS of atmospheric moisture
Diffusion into the film 107 can be further prevented.

【0125】この場合、第1のプラズマ処理は、プラズ
マCVDにより形成された第1のプラズマシリコン絶縁
膜112を大気に曝すことなく行なわれることが好まし
い。このようにすると、第1のプラズマシリコン絶縁膜
112が大気に曝露されることがなく連続してプラズマ
処理されるため、第1の表面処理層112a(シリコン
窒化層)の厚さが大きくなるので、第1の表面処理層1
12aの水分拡散阻止能力が一層高くなる。
In this case, the first plasma treatment is preferably performed without exposing first plasma silicon insulating film 112 formed by plasma CVD to the atmosphere. By doing so, the first plasma silicon insulating film 112 is continuously plasma-treated without being exposed to the air, so that the thickness of the first surface treatment layer 112a (silicon nitride layer) increases. , First surface treatment layer 1
The water diffusion inhibiting ability of 12a is further enhanced.

【0126】第2のプラズマ処理としては、N2 ガス、
NH3 ガス、N2O ガス、O2 ガス、Arガス、Cl2
ガス及びC26ガスの少なくとも1つを含むガスからな
るプラズマを用いて行なうスパッタエッチングであるこ
とが好ましい。
As the second plasma processing, N 2 gas,
NH 3 gas, N 2 O gas, O 2 gas, Ar gas, Cl 2
It is preferable that the sputter etching is performed using a plasma composed of a gas containing at least one of a gas and a C 2 F 6 gas.

【0127】このようにすると、第2のプラズマシリコ
ン絶縁膜113の表面に、数十nmの高さを持つ凹凸部
からなる第2の表面処理層113aが形成されるため、
第2のプラズマシリコン絶縁膜113が有する水分の拡
散阻止能力が向上する。
In this way, the second surface treatment layer 113a composed of the concave and convex portions having a height of several tens nm is formed on the surface of the second plasma silicon insulating film 113.
The ability of the second plasma silicon insulating film 113 to prevent diffusion of moisture is improved.

【0128】また、第2のプラズマ処理としては、N2
ガス、NH3 ガス及びN2O ガスの少なくとも1つを含
むガスからなるプラズマを用いて行なう窒化処理である
ことが好ましい。
As the second plasma processing, N 2
Preferably, the nitriding treatment is performed by using a plasma composed of a gas containing at least one of a gas, an NH 3 gas and an N 2 O gas.

【0129】このようにすると、第2のプラズマシリコ
ン絶縁膜113の表面に、水分の拡散阻止能力が高いシ
リコン窒化層からなる第2の表面処理層113aが形成
されるため、オゾンTEOS膜107が長時間に亘って
大気中に曝されても、大気中の水分がオゾンTEOS膜
107を経由して容量絶縁膜105に拡散する事態を一
層防止できるので、均一性に一層優れた容量素子を得る
ことができる。
Thus, the second surface treatment layer 113a made of a silicon nitride layer having a high moisture diffusion inhibiting ability is formed on the surface of the second plasma silicon insulating film 113, so that the ozone TEOS film 107 is formed. Even when exposed to the air for a long time, the situation in which the moisture in the air diffuses into the capacitor insulating film 105 via the ozone TEOS film 107 can be further prevented, so that a capacitor element with more excellent uniformity can be obtained. be able to.

【0130】この場合、第2のプラズマ処理は、プラズ
マCVDにより形成された第2のプラズマシリコン絶縁
膜113を大気に曝すことなく行なわれることが好まし
い。このようにすると、第2のプラズマシリコン絶縁膜
113が大気に曝露されることがなく連続してプラズマ
処理されるため、第2の表面処理層113a(シリコン
窒化層)の厚さが大きくなるので、第2の表面処理層1
13aの水分拡散阻止能力が一層高くなる。
In this case, the second plasma treatment is preferably performed without exposing second plasma silicon insulating film 113 formed by plasma CVD to the atmosphere. In this case, the second plasma silicon insulating film 113 is continuously plasma-treated without being exposed to the air, so that the thickness of the second surface treatment layer 113a (silicon nitride layer) increases. , Second surface treatment layer 1
13a has a higher moisture diffusion inhibiting ability.

【0131】ところで、第1又は第2のプラズマシリコ
ン絶縁膜112、113としては、屈折率nが1.65
以下であるシリコン酸窒化膜(SiON)膜であること
が好ましい。その理由は、1.65以下の屈折率を持つ
シリコン酸窒化膜は、水分の拡散阻止能力が極めて高い
からである。従って、第1のプラズマシリコン絶縁膜1
12は、オゾンTEOS膜107中の水分が容量絶縁膜
105に拡散することを阻止するので、均一性に極めて
優れた容量素子を得ることができる。また、第2のプラ
ズマシリコン絶縁膜113は、オゾンTEOS膜107
が長時間に亘って大気中に曝された場合でも、大気中の
水分がオゾンTEOS膜107を経由して容量絶縁膜1
05に拡散することを阻止するので、均一性に優れた容
量素子を得ることができる。
The first or second plasma silicon insulating films 112 and 113 have a refractive index n of 1.65.
It is preferable to use a silicon oxynitride film (SiON) film described below. The reason is that a silicon oxynitride film having a refractive index of 1.65 or less has an extremely high ability to prevent diffusion of moisture. Therefore, the first plasma silicon insulating film 1
12 prevents the moisture in the ozone TEOS film 107 from diffusing into the capacitor insulating film 105, so that a capacitor element with extremely excellent uniformity can be obtained. Further, the second plasma silicon insulating film 113 is formed of an ozone TEOS film 107.
Is exposed to the air for a long time, moisture in the air passes through the ozone TEOS film 107 and the capacitance insulating film 1
Since the diffusion to the element 05 is prevented, a capacitor element having excellent uniformity can be obtained.

【0132】第1又は第2のプラズマシリコン絶縁膜1
12、113の膜厚としては200nm以下であること
が好ましい。第1のプラズマシリコン絶縁膜112の膜
厚が200nmを超えると、容量絶縁膜105が受ける
ストレスが大きくなり過ぎて、容量素子の特性が劣化す
る恐れがある。また、第2のプラズマシリコン絶縁膜1
13の膜厚が200nmを超えると、第2のプラズマシ
リコン絶縁膜113の平坦性が確保できなくなり、該第
2のプラズマシリコン絶縁膜113の上に堆積された金
属膜をパターニングして下層の金属配線108を形成す
る際に、金属膜のエッチング残り等が発生する恐れがあ
る。
First or second plasma silicon insulating film 1
It is preferable that the film thicknesses of the layers 12 and 113 be 200 nm or less. When the thickness of the first plasma silicon insulating film 112 exceeds 200 nm, the stress applied to the capacitor insulating film 105 becomes too large, and the characteristics of the capacitor may be deteriorated. Also, the second plasma silicon insulating film 1
If the film thickness of the second plasma silicon insulating film 13 exceeds 200 nm, the flatness of the second plasma silicon insulating film 113 cannot be secured, and the metal film deposited on the second plasma silicon insulating film 113 is patterned to form a lower metal layer. When the wiring 108 is formed, there is a possibility that the metal film may be left unetched.

【0133】(第3の実施形態)以下、本発明の第3の
実施形態に係る半導体装置及びその製造方法について、
図4(a)〜(d)を参照しながら説明する。
(Third Embodiment) Hereinafter, a semiconductor device and a method of manufacturing the same according to a third embodiment of the present invention will be described.
This will be described with reference to FIGS.

【0134】まず、図4(a)に示すように、半導体基
板100上に、素子分離領域101及びFETのゲート
電極102を形成した後、半導体基板100の表面部に
FETの不純物拡散層(図示は省略している)等を形成
し、その後、素子分離領域101及びゲート電極102
の上に全面に亘って絶縁膜103を堆積する。
First, as shown in FIG. 4A, after an element isolation region 101 and a gate electrode 102 of an FET are formed on a semiconductor substrate 100, an impurity diffusion layer of the FET (not shown) is formed on the surface of the semiconductor substrate 100. Are omitted), and thereafter, the element isolation region 101 and the gate electrode 102 are formed.
An insulating film 103 is deposited over the entire surface.

【0135】次に、絶縁膜103の上における素子分離
領域102の上方に、容量下部電極104、高誘電体膜
又は高誘電体膜からなる容量絶縁膜105及び容量上部
電極106からなる容量素子を形成する。
Next, on the insulating film 103 and above the element isolation region 102, a capacitive element comprising a capacitive lower electrode 104, a high dielectric film or a capacitive insulating film 105 composed of a high dielectric film and a capacitive upper electrode 106 is formed. Form.

【0136】次に、図4(b)に示すように、絶縁膜1
03の上にヘキサメチルジシラザンを供給して、容量素
子を覆うように約2〜5nmの厚さを持つ疎水性のプラ
イマ層114を形成した後、オゾンTEOS法により、
プライマ層114の上に保護膜としてのオゾンTEOS
膜107を堆積する。
Next, as shown in FIG.
Hexamethyldisilazane is supplied on the substrate 03 to form a hydrophobic primer layer 114 having a thickness of about 2 to 5 nm so as to cover the capacitor.
Ozone TEOS as a protective film on the primer layer 114
A film 107 is deposited.

【0137】次に、図4(c)に示すように、オゾンT
EOS膜107、プライマ層114及び絶縁膜103に
FETのコンタクトホールを形成すると共に、オゾンT
EOS膜107及びプライマ層114に容量素子のコン
タクトホールを形成した後、オゾンTEOS膜107の
上に全面に亘って、チタン膜、窒化チタン膜、アルミニ
ウム膜及び窒化チタン膜の積層膜からなる金属膜を堆積
し、その後、該金属膜をパターニングすることにより、
下層の金属配線108を形成する。
Next, as shown in FIG.
A contact hole for the FET is formed in the EOS film 107, the primer layer 114, and the insulating film 103, and the ozone T
After forming a contact hole of a capacitive element in the EOS film 107 and the primer layer 114, a metal film including a laminated film of a titanium film, a titanium nitride film, an aluminum film, and a titanium nitride film is entirely formed on the ozone TEOS film 107. And then patterning the metal film,
A lower metal wiring 108 is formed.

【0138】次に、図4(d)に示すように、プラズマ
CVD法により、下層の金属配線108の上に、例えば
シリコン窒化膜からなる層間絶縁膜109を堆積した
後、図示は省略しているが、層間絶縁膜109の上に上
層の金属配線を形成する。
Next, as shown in FIG. 4D, an interlayer insulating film 109 made of, for example, a silicon nitride film is deposited on the lower metal wiring 108 by a plasma CVD method. However, an upper metal wiring is formed on the interlayer insulating film 109.

【0139】第3の実施形態によると、オゾンTEOS
膜107は、疎水性を有するプライマ層114の上に形
成されるため、良好に成長するので、ステップカバレッ
ジに優れている。従って、容量素子の上に形成されるオ
ゾンTEOS膜114のステップカバレッジが向上する
ので、オゾンTEOS膜107の絶縁性及び平坦性が向
上する。
According to the third embodiment, ozone TEOS
Since the film 107 is formed on the hydrophobic primer layer 114 and grows well, the film 107 has excellent step coverage. Accordingly, the step coverage of the ozone TEOS film 114 formed on the capacitor is improved, so that the insulation and flatness of the ozone TEOS film 107 are improved.

【0140】(第4の実施形態)以下、本発明の第4の
実施形態に係る半導体装置及びその製造方法について、
図5(a)〜(d)を参照しながら説明する。
(Fourth Embodiment) Hereinafter, a semiconductor device and a method of manufacturing the same according to a fourth embodiment of the present invention will be described.
This will be described with reference to FIGS.

【0141】まず、図5(a)に示すように、半導体基
板100上に、素子分離領域101及びFETのゲート
電極102を形成した後、半導体基板100の表面部に
FETの不純物拡散層(図示は省略している)等を形成
し、その後、素子分離領域101及びゲート電極102
の上に全面に亘って絶縁膜103を堆積する。
First, as shown in FIG. 5A, after an element isolation region 101 and a gate electrode 102 of an FET are formed on a semiconductor substrate 100, an impurity diffusion layer of the FET (shown in FIG. Are omitted), and thereafter, the element isolation region 101 and the gate electrode 102 are formed.
An insulating film 103 is deposited over the entire surface.

【0142】次に、絶縁膜103の上における素子分離
領域102の上方に、容量下部電極104、高誘電体膜
又は高誘電体膜からなる容量絶縁膜105及び容量上部
電極106からなる容量素子を形成する。
Next, on the insulating film 103 and above the element isolation region 102, a capacitive element comprising a capacitive lower electrode 104, a high dielectric film or a capacitive insulating film 105 composed of a high dielectric film and a capacitive upper electrode 106 is formed. Form.

【0143】次に、図5(b)に示すように、絶縁膜1
03の上に、5重量%のプライマ液を含有するオゾンT
EOS液体ソースを供給して、絶縁膜103の上に疎水
性を有する保護膜としてのオゾンTEOS膜107を堆
積した後、該オゾンTEOS膜107に対して、N2
ス、NH3 ガス及びN2O ガスの少なくとも1つを含む
ガスからなるプラズマを用いてプラズマ窒化処理を行な
って、オゾンTEOS膜107の表面にシリコン窒化層
115を形成する。
Next, as shown in FIG.
Ozone T containing 5% by weight of primer solution
After supplying an EOS liquid source to deposit an ozone TEOS film 107 as a protective film having hydrophobicity on the insulating film 103, the ozone TEOS film 107 is subjected to N 2 gas, NH 3 gas and N 2 gas. A plasma nitridation process is performed using a plasma including at least one of O 2 gas to form a silicon nitride layer 115 on the surface of the ozone TEOS film 107.

【0144】次に、図5(c)に示すように、オゾンT
EOS膜107及び絶縁膜103にFETのコンタクト
ホールを形成すると共に、オゾンTEOS膜107に容
量素子のコンタクトホールを形成した後、オゾンTEO
S膜107の上に全面に亘って、チタン膜、窒化チタン
膜、アルミニウム膜及び窒化チタン膜の積層膜からなる
金属膜を堆積し、その後、該金属膜をパターニングする
ことにより、下層の金属配線108を形成する。
Next, as shown in FIG.
After forming a contact hole of the FET in the EOS film 107 and the insulating film 103, and forming a contact hole of the capacitor in the ozone TEOS film 107, the ozone TEO is formed.
By depositing a metal film composed of a laminated film of a titanium film, a titanium nitride film, an aluminum film and a titanium nitride film over the entire surface of the S film 107, and then patterning the metal film, a lower metal wiring is formed. 108 is formed.

【0145】次に、図5(d)に示すように、プラズマ
CVD法により、下層の金属配線108の上に、例えば
シリコン窒化膜からなる層間絶縁膜109を堆積した
後、図示は省略しているが、層間絶縁膜109の上に上
層の金属配線を形成する。
Next, as shown in FIG. 5D, an interlayer insulating film 109 made of, for example, a silicon nitride film is deposited on the lower metal wiring 108 by a plasma CVD method. However, an upper metal wiring is formed on the interlayer insulating film 109.

【0146】第4の実施形態によると、絶縁膜103の
上に、プライマ液を含有するオゾンTEOS液体ソース
を供給してオゾンTEOS膜107を堆積するため、疎
水性を有するオゾンTEOS膜107をプロセスの増加
を招くことなく形成できる。また、プライマ剤の揮発を
抑制できるため、プラズマTEOS膜107中における
欠損を低減することができると共に、オゾンTEOS膜
107のステップカバレッジを向上させて該オゾンTE
OS膜107の絶縁性及び平坦性を向上させることがで
きる。
According to the fourth embodiment, the ozone TEOS film 107 having hydrophobicity is processed by supplying the ozone TEOS liquid source containing the primer liquid to deposit the ozone TEOS film 107 on the insulating film 103. It can be formed without increasing the number of layers. In addition, since the volatilization of the primer agent can be suppressed, defects in the plasma TEOS film 107 can be reduced, and the step coverage of the ozone TEOS film 107 can be improved to improve the ozone TEOS film.
The insulating property and flatness of the OS film 107 can be improved.

【0147】また、オゾンTEOS膜107の表面に形
成されているシリコン窒化層115は水分の拡散阻止能
力が高いため、オゾンTEOS膜107が長時間に亘っ
て大気中に曝されても、大気中の水分がオゾンTEOS
膜107を経由して容量絶縁膜105に拡散する事態を
防止できるので、均一性に優れた容量素子を得ることが
できる。
Further, since the silicon nitride layer 115 formed on the surface of the ozone TEOS film 107 has a high ability to prevent the diffusion of moisture, even if the ozone TEOS film 107 is exposed to the air for a long time, Of water is ozone TEOS
Since diffusion to the capacitor insulating film 105 via the film 107 can be prevented, a capacitor element with excellent uniformity can be obtained.

【0148】(第5の実施形態)以下、本発明の第5の
実施形態に係る半導体装置及びその製造方法について、
図6(a)〜(d)を参照しながら説明する。
(Fifth Embodiment) Hereinafter, a semiconductor device and a method of manufacturing the same according to a fifth embodiment of the present invention will be described.
This will be described with reference to FIGS.

【0149】まず、図6(a)に示すように、半導体基
板100上に、素子分離領域101及びFETのゲート
電極102を形成した後、半導体基板100の表面部に
FETの不純物拡散層(図示は省略している)等を形成
し、その後、素子分離領域101及びゲート電極102
の上に全面に亘って絶縁膜103を堆積する。
First, as shown in FIG. 6A, after an element isolation region 101 and a gate electrode 102 of an FET are formed on a semiconductor substrate 100, an impurity diffusion layer of the FET (not shown) is formed on the surface of the semiconductor substrate 100. Are omitted), and thereafter, the element isolation region 101 and the gate electrode 102 are formed.
An insulating film 103 is deposited over the entire surface.

【0150】次に、絶縁膜103の上における素子分離
領域102の上方に、容量下部電極104、高誘電体膜
又は高誘電体膜からなる容量絶縁膜105及び容量上部
電極106からなる容量素子を形成する。
Next, on the insulating film 103 and above the element isolation region 102, a capacitive element comprising a capacitive lower electrode 104, a high dielectric film or a capacitive insulating film 105 composed of a high dielectric film and a capacitive upper electrode 106 is formed. Form.

【0151】次に、図6(b)に示すように、絶縁膜1
03の上に容量素子を覆うように、不純物を含まないか
又はボロン及びリンのうちの少なくとも1つを含み15
0nm以下の厚さを持つシリコン酸化膜111を形成し
た後、オゾン濃度が相対的に低い第1のオゾンTEOS
法により、シリコン酸化膜111の上に膜中の水分が相
対的に多い下層のオゾンTEOS膜107aを成長さ
せ、その後、オゾン濃度が相対的に高い第2のオゾンT
EOS法により、下層のオゾンTEOS膜107aの上
に膜中の水分が相対的に少ない上層のオゾンTEOS膜
107bを成長させる。
Next, as shown in FIG.
03, containing at least one of boron and phosphorus so as to cover the capacitive element.
After forming a silicon oxide film 111 having a thickness of 0 nm or less, a first ozone TEOS having a relatively low ozone concentration is formed.
A lower ozone TEOS film 107a having a relatively high moisture content in the film is grown on the silicon oxide film 111 by a method, and then a second ozone T having a relatively high ozone concentration is formed.
By the EOS method, an upper ozone TEOS film 107b having relatively less moisture in the film is grown on the lower ozone TEOS film 107a.

【0152】次に、下層及び上層のオゾンTEOS膜1
07a、107bに対して、酸素雰囲気下における50
0℃〜650℃の温度下で1時間程度の熱処理を行な
う。このように熱処理を行なうと、上層のオゾンTEO
S膜107bが有するストレスを大きくすることができ
ると共に上層のオゾンTEOS膜107bの膜質を緻密
にすることができる。また、熱処理を酸素雰囲気下にお
いて行なうと、容量絶縁膜105に十分な量の酸素が補
給されるため、容量素子の特性が向上する。尚、熱処理
を行なう酸素雰囲気としては、酸素ガスの雰囲気であっ
てもよいし、酸素ガスと他のガスとの混合ガスの雰囲気
であってもよい。
Next, the lower and upper ozone TEOS films 1
07a and 107b in an oxygen atmosphere.
Heat treatment is performed at a temperature of 0 ° C. to 650 ° C. for about 1 hour. When the heat treatment is performed in this manner, the upper ozone TEO
The stress of the S film 107b can be increased, and the film quality of the upper ozone TEOS film 107b can be made dense. Further, when the heat treatment is performed in an oxygen atmosphere, a sufficient amount of oxygen is supplied to the capacitor insulating film 105, so that the characteristics of the capacitor are improved. Note that the oxygen atmosphere in which the heat treatment is performed may be an atmosphere of an oxygen gas or an atmosphere of a mixed gas of an oxygen gas and another gas.

【0153】前述のように、容量素子を覆う下層のオゾ
ンTEOS膜107aは、オゾン濃度が相対的に低い第
1のオゾンTEOS法により形成されるため、空孔等の
欠陥を有さず良好な膜質になると共に、膜中の水分が多
いため、絶縁膜103との密着性が向上する。
As described above, since the lower ozone TEOS film 107a covering the capacitive element is formed by the first ozone TEOS method having a relatively low ozone concentration, it does not have defects such as voids and is excellent. The film quality and the amount of moisture in the film are high, so that the adhesion to the insulating film 103 is improved.

【0154】また、上層のオゾンTEOS膜107b
は、オゾン濃度が相対的に高い第2のオゾンTEOS法
により形成されるため、膜中の水分が少なくなるので、
容量素子の容量絶縁膜105に与えるストレスが多くな
る。このため、容量絶縁膜105の自発分極特性が向上
するので、容量素子の特性が向上する。
The upper ozone TEOS film 107b
Is formed by the second ozone TEOS method in which the ozone concentration is relatively high, so that the moisture in the film is reduced.
Stress applied to the capacitor insulating film 105 of the capacitor increases. For this reason, the spontaneous polarization characteristics of the capacitor insulating film 105 are improved, so that the characteristics of the capacitor are improved.

【0155】ところで、容量絶縁膜105に良好に自発
分極を発生させるためには、熱処理後の上層のオゾンT
EOS膜107bのストレスとしては、5×103 N/
cm 2 以上且つ3.5×104 N/cm2 以下のテンサ
イルストレス(引張り応力)であることが好ましい。熱
処理後の上層のオゾンTEOS膜107bがこの範囲内
のテンサイルストレスを有していると、容量絶縁膜10
5の自発分極特性が向上するので、容量素子の特性が向
上する。
By the way, the spontaneous spontaneous spontaneous
In order to generate polarization, the upper layer of ozone T after heat treatment is used.
The stress of the EOS film 107b is 5 × 10ThreeN /
cm TwoAbove and 3.5 × 10FourN / cmTwoThe following tensor
It is preferably an il stress (tensile stress). heat
The upper ozone TEOS film 107b after the treatment is within this range.
Of the capacitor insulating film 10
5 improves the spontaneous polarization characteristics, thereby improving the characteristics of the capacitive element.
Up.

【0156】また、上層のオゾンTEOS膜107bの
厚さとしては、0.3μm〜0.6μmの範囲内である
ことが好ましい。上層のオゾンTEOS膜107aの厚
さが0.3μm未満であると、保護膜に求められる平坦
性が得られないので、上層のオゾンTEOS膜107b
の上に堆積される金属膜をパターニングして金属配線層
を形成する際にエッチング残り等が発生する恐れがあ
る。
The thickness of the upper ozone TEOS film 107b is preferably in the range of 0.3 μm to 0.6 μm. If the thickness of the upper ozone TEOS film 107a is less than 0.3 μm, the flatness required for the protective film cannot be obtained.
When a metal film deposited on the substrate is patterned to form a metal wiring layer, there is a possibility that etching residue or the like may occur.

【0157】第1のオゾンTEOS法におけるオゾンの
濃度としては、25g/m3 以下であればよく、20g
/m3 以下であることがより好ましい。オゾンの濃度が
25g/m3 以下であれば、下層のオゾンTEOS膜1
07aのセルフリフロー性によって、下層のオゾンTE
OS膜107aに欠陥等の欠損が発生しない。尚、オゾ
ンの濃度の下限としては、下層のオゾンTEOS膜10
7aが成長する範囲であればよい。
The concentration of ozone in the first ozone TEOS method may be 25 g / m 3 or less, and is 20 g / m 3 or less.
/ M 3 or less. If the ozone concentration is 25 g / m 3 or less, the lower ozone TEOS film 1
07a's self-reflow properties, lower ozone TE
No defect such as a defect occurs in the OS film 107a. Note that the lower limit of the ozone concentration is as follows.
What is necessary is just to be in the range where 7a grows.

【0158】第1のオゾンTEOS法におけるオゾンの
濃度を25g/m3 以下に設定するには、(オゾンの流
量/TEOSの流量)の値を3以下にすればよい。
In order to set the ozone concentration in the first ozone TEOS method to 25 g / m 3 or less, the value of (ozone flow rate / TEOS flow rate) may be set to 3 or less.

【0159】第2のオゾンTEOS法におけるオゾンの
濃度としては、130g/m3 以上であればよく、15
0g/m3 以上であることがより好ましい。オゾン濃度
が130g/m3 以上であれば、上層のオゾンTEOS
膜107bが容量絶縁膜105に十分なストレスを与え
ることができると共に、低水分含有量に起因して熱処理
時に上層のオゾンTEOS膜107bにクラックが発生
する事態を防止できる。尚、オゾン濃度の上限として
は、上層のオゾンTEOS膜107bが成長する範囲で
あればよい。
The concentration of ozone in the second ozone TEOS method may be 130 g / m 3 or more.
More preferably, it is 0 g / m 3 or more. If the ozone concentration is 130 g / m 3 or more, the upper ozone TEOS
The film 107b can give sufficient stress to the capacitor insulating film 105, and can prevent a crack from being generated in the upper ozone TEOS film 107b during the heat treatment due to the low moisture content. Note that the upper limit of the ozone concentration may be within a range in which the upper ozone TEOS film 107b grows.

【0160】第2のオゾンTEOS法におけるオゾンの
濃度を130g/m3 以上に設定するには、(オゾンの
流量/TEOSの流量)の値を15以上にすればよい。
In order to set the ozone concentration in the second ozone TEOS method to 130 g / m 3 or more, the value of (ozone flow rate / TEOS flow rate) may be set to 15 or more.

【0161】ところで、第2のオゾンTEOS法は40
0〜450℃の温度範囲で成膜することが好ましい。こ
のようにすると、上層のオゾンTEOS膜107bが有
するストレスを大きくすることができると共に上層のオ
ゾンTEOS膜107bの膜質を緻密にすることができ
る。
Incidentally, the second ozone TEOS method is 40
It is preferable to form a film in a temperature range of 0 to 450 ° C. By doing so, the stress of the upper ozone TEOS film 107b can be increased, and the film quality of the upper ozone TEOS film 107b can be made dense.

【0162】次に、図6(c)に示すように、下層及び
上層のオゾンTEOS膜107a、107b、シリコン
酸化膜111並びに絶縁膜103にFETのコンタクト
ホールを形成すると共に、下層及び上層のオゾンTEO
S膜107a、107b並びにシリコン酸化膜111に
容量素子のコンタクトホールを形成した後、下層及び上
層のオゾンTEOS膜107a、107bの上に全面に
亘って、チタン膜、窒化チタン膜、アルミニウム膜及び
窒化チタン膜の積層膜からなる金属膜を堆積し、その
後、該金属膜をパターニングすることにより、下層の金
属配線108を形成する。尚、下層の金属配線108に
対して、窒素雰囲気下における400℃の温度下で30
分間の熱処理を行なって、金属配線108の緻密化及び
低ストレス化を行なう。
Next, as shown in FIG. 6C, contact holes of the FET are formed in the lower and upper ozone TEOS films 107a and 107b, the silicon oxide film 111 and the insulating film 103, and the lower and upper ozone layers are formed. TEO
After forming a contact hole of a capacitor in the S films 107a and 107b and the silicon oxide film 111, a titanium film, a titanium nitride film, an aluminum film, and a nitride film are formed over the entire lower and upper ozone TEOS films 107a and 107b. A metal film made of a laminated film of a titanium film is deposited, and thereafter, the metal film is patterned to form a lower metal wiring 108. Note that the lower metal wiring 108 is heated at a temperature of 400 ° C. in a nitrogen atmosphere at a temperature of 30 ° C.
A minute heat treatment is performed to densify the metal wiring 108 and reduce stress.

【0163】次に、図6(d)に示すように、プラズマ
CVD法により、下層の金属配線108の上に、例えば
シリコン窒化膜からなる層間絶縁膜109を堆積した
後、図示は省略しているが、層間絶縁膜109の上に上
層の金属配線を形成する。
Next, as shown in FIG. 6D, an interlayer insulating film 109 made of, for example, a silicon nitride film is deposited on the lower metal wiring 108 by a plasma CVD method. However, an upper metal wiring is formed on the interlayer insulating film 109.

【0164】第5の実施形態によると、絶縁膜103上
に、下地依存性がないと共にオゾンTEOS膜とのなじ
み性に優れたシリコン酸化膜111を容量素子を覆うよ
うに形成したため、下層のオゾンTEOS膜107aの
下側に、容量素子及び絶縁膜103等のように材質が異
なる下地膜が存在していても、下層オゾンTEOS膜1
07aは、下地膜の影響を受けることなく良好に成長す
る。このため、シリコン酸化膜111、下層及び上層の
オゾンTEOS膜107a、107bを合わせた絶縁膜
の膜厚が均一になるので、容量素子は安定性及び長寿命
性に優れる。
According to the fifth embodiment, the silicon oxide film 111 which has no dependence on the underlying layer and has excellent conformability to the ozone TEOS film is formed on the insulating film 103 so as to cover the capacitor element. Even if a base film made of a different material such as a capacitor element and an insulating film 103 exists under the TEOS film 107a, the lower ozone TEOS film 1
07a grows well without being affected by the underlying film. Therefore, the thickness of the insulating film including the silicon oxide film 111 and the lower and upper ozone TEOS films 107a and 107b becomes uniform, so that the capacitance element is excellent in stability and long life.

【0165】図11は、保護膜が有するストレスと、容
量絶縁膜を構成する強誘電体膜の残留分極量との関係を
示している。図11において、●は保護膜としてノンド
ープの酸化シリコン膜(NSG膜)を用いた従来例の場
合を示し、○は保護膜として下層及び上層のオゾンTE
OS膜107a、107bを用いた第5の実施形態の場
合を示している。図11から分かるように、従来例で
は、容量絶縁膜はコンプレッシブストレスを受けている
ため、残留分極量が少ないが、第5の実施形態では、容
量絶縁膜がテンサイルストレスを受けているため、残留
分極量が多くなっている。
FIG. 11 shows the relationship between the stress of the protective film and the amount of remanent polarization of the ferroelectric film constituting the capacitive insulating film. In FIG. 11, ● shows the case of a conventional example using a non-doped silicon oxide film (NSG film) as the protective film, and ○ shows the lower and upper ozone TEs as the protective film.
The case of the fifth embodiment using OS films 107a and 107b is shown. As can be seen from FIG. 11, in the conventional example, the capacitance insulating film is subjected to the compressive stress, so that the amount of residual polarization is small, but in the fifth embodiment, the capacitance insulating film is subjected to the tensile stress. , The amount of remanent polarization increases.

【0166】図12(a)、(b)は、下層の金属配線
108と容量素子との間のリーク電流の大きさと発生頻
度との関係を示しており、図12(a)は、絶縁膜の上
にノンドープの酸化シリコン膜(NSG膜)を堆積し、
該酸化シリコン膜の上に下層の金属配線を形成した場合
(従来例)であり、図12(b)は、絶縁膜103の上
に、シリコン酸化膜111を介して下層及び上層のオゾ
ンTEOS膜107a、107bを堆積し、該下層及び
上層のオゾンTEOS膜107a、107bの上に下層
の金属配線108を形成した場合(第5の実施形態)で
ある。リーク電流値が0.01nAである良品の頻度
は、従来例では70%強であるのに対して、第5の実施
形態では100%である。
FIGS. 12A and 12B show the relationship between the magnitude and frequency of leakage current between the lower metal wiring 108 and the capacitor. FIG. 12A shows the insulating film. A non-doped silicon oxide film (NSG film)
FIG. 12B shows a case in which a lower metal wiring is formed on the silicon oxide film (conventional example). FIG. 12B shows the lower and upper ozone TEOS films on the insulating film 103 via the silicon oxide film 111. This is a case in which 107a and 107b are deposited and a lower metal wiring 108 is formed on the lower and upper ozone TEOS films 107a and 107b (fifth embodiment). The frequency of non-defective products having a leakage current value of 0.01 nA is slightly more than 70% in the conventional example, but is 100% in the fifth embodiment.

【0167】図13は、前記の従来例と第5の実施形態
(5×103 N/cm2 のストレスの場合及び3.5×
104 N/cm2 のストレスの場合)とにおける、容量
絶縁膜を構成する強誘電体膜の残留分極量(●で示す)
及び該容量絶縁膜を有する容量素子の絶縁耐圧(○で示
す)を示している。図13から分かるように、第5の実
施形態によると、従来例に比べて、残留分極量が8〜1
0μC/cm2 程度向上していると共に、絶縁耐圧は5
〜7V程度向上している。
FIG. 13 shows the conventional example and the fifth embodiment (in the case of a stress of 5 × 10 3 N / cm 2 and 3.5 × 10 3 N / cm 2 ).
At 10 4 For N / cm 2 stress) and the residual polarization of the ferroelectric film constituting the capacitive insulating film (indicated by ●)
And the withstand voltage (shown by ○) of the capacitive element having the capacitive insulating film. As can be seen from FIG. 13, according to the fifth embodiment, the amount of remanent polarization is 8 to 1 compared to the conventional example.
About 0 μC / cm 2 , and withstand voltage of 5
About 7V.

【0168】(第6の実施形態)以下、本発明の第6の
実施形態に係る半導体装置及びその製造方法について、
図7(a)〜(c)及び図8(a)〜(c)を参照しな
がら説明する。
(Sixth Embodiment) Hereinafter, a semiconductor device and a method of manufacturing the same according to a sixth embodiment of the present invention will be described.
This will be described with reference to FIGS. 7A to 7C and FIGS. 8A to 8C.

【0169】まず、図7(a)に示すように、半導体基
板100上に、素子分離領域101及びFETのゲート
電極102を形成した後、半導体基板100の表面部に
FETの不純物拡散層(図示は省略している)等を形成
し、その後、素子分離領域101及びゲート電極102
の上に全面に亘って絶縁膜103を堆積する。
First, as shown in FIG. 7A, after an element isolation region 101 and a gate electrode 102 of an FET are formed on a semiconductor substrate 100, an impurity diffusion layer of the FET (not shown) is formed on the surface of the semiconductor substrate 100. Are omitted), and thereafter, the element isolation region 101 and the gate electrode 102 are formed.
An insulating film 103 is deposited over the entire surface.

【0170】次に、絶縁膜103の上における素子分離
領域102の上方に、容量下部電極104、高誘電体膜
又は高誘電体膜からなる容量絶縁膜105及び容量上部
電極106からなる容量素子を形成する。
Next, on the insulating film 103 and above the element isolation region 102, a capacitive element composed of a capacitive lower electrode 104, a high dielectric film or a capacitive insulating film 105 composed of a high dielectric film and a capacitive upper electrode 106 is formed. Form.

【0171】次に、図7(b)に示すように、プラズマ
CVD法により、絶縁膜103の上に容量素子を覆うよ
うに、シリコン酸化膜等からなる第1のシリコン含有絶
縁膜(以下、第1のプラズマシリコン絶縁膜と称す
る。)112を形成した後、該第1のプラズマシリコン
絶縁膜112に対して第1のプラズマ処理を行なって、
第1のプラズマシリコン絶縁膜112の表面に第1の表
面処理層112aを形成する。
Next, as shown in FIG. 7B, a first silicon-containing insulating film (hereinafter, referred to as a silicon oxide film) made of a silicon oxide film or the like is formed on the insulating film 103 by plasma CVD so as to cover the capacitive element. After the formation of the first plasma silicon insulating film 112, the first plasma silicon insulating film 112 is subjected to a first plasma treatment,
A first surface treatment layer 112a is formed on a surface of the first plasma silicon insulating film 112.

【0172】次に、図7(c)に示すように、オゾン濃
度が相対的に低い第1のオゾンTEOS法により、第1
のプラズマシリコン絶縁膜112の上に膜中の水分が相
対的に多い下層のオゾンTEOS膜107aを成長さ
せ、その後、オゾン濃度が相対的に高い第2のオゾンT
EOS法により、下層のオゾンTEOS膜107aの上
に膜中の水分が相対的に少ない上層のオゾンTEOS膜
107bを成長させる。その後、下層及び上層のオゾン
TEOS膜107a、107bに対して、酸素雰囲気下
における500℃〜650℃の温度下で1時間程度の熱
処理を行なって、上層のオゾンTEOS膜107bが有
するストレスを大きくし且つ上層のオゾンTEOS膜1
07bの膜質を緻密にすると共に、容量絶縁膜105に
十分な量の酸素を補給する。
Next, as shown in FIG. 7 (c), the first ozone concentration is relatively low by the first ozone TEOS method.
A lower ozone TEOS film 107a having a relatively high moisture content in the film is grown on the plasma silicon insulating film 112, and then a second ozone T having a relatively high ozone concentration is formed.
By the EOS method, an upper ozone TEOS film 107b having relatively less moisture in the film is grown on the lower ozone TEOS film 107a. Thereafter, heat treatment is performed on the lower and upper ozone TEOS films 107a and 107b at a temperature of 500 ° C. to 650 ° C. for about 1 hour in an oxygen atmosphere to increase the stress of the upper ozone TEOS film 107b. And the upper ozone TEOS film 1
07b is made denser, and a sufficient amount of oxygen is supplied to the capacitor insulating film 105.

【0173】次に、図8(a)に示すように、プラズマ
CVD法により、上層のオゾンTEOS膜107bの上
に全面に亘ってシリコン酸化膜等からなる第2のシリコ
ン含有絶縁膜(以下、第2のプラズマシリコン絶縁膜と
称する。)113を形成した後、該第2のプラズマシリ
コン絶縁膜113に対して第2のプラズマ処理を行なっ
て、第2のプラズマシリコン絶縁膜113の表面に第2
の表面処理層113aを形成する。
Next, as shown in FIG. 8A, a second silicon-containing insulating film (hereinafter, referred to as a silicon oxide film) made of a silicon oxide film or the like is entirely formed on the upper ozone TEOS film 107b by a plasma CVD method. After forming the 113, a second plasma process is performed on the second plasma silicon insulating film 113 to form a second plasma silicon insulating film 113 on the surface of the second plasma silicon insulating film 113. 2
Of the surface treatment layer 113a is formed.

【0174】第1又は第2のプラズマ処理が、N2
ス、NH3 ガス、N2O ガス、O2 ガス、Arガス、C
2 ガス及びC26ガスの少なくとも1つを含むガスか
らなるプラズマを用いて行なうスパッタエッチングであ
ると、第1又は第2のプラズマシリコン絶縁膜112、
113の表面に、数十nmの高さを持つ凹凸部からなり
第1又は第2のプラズマシリコン絶縁膜112、113
の水分拡散阻止能力を向上させる表面処理層を形成する
ことができる。
The first or second plasma processing is performed by using N 2 gas, NH 3 gas, N 2 O gas, O 2 gas, Ar gas,
If the sputter etching is performed using plasma composed of a gas containing at least one of l 2 gas and C 2 F 6 gas, the first or second plasma silicon insulating film 112
The first or second plasma silicon insulating films 112 and 113 are formed of uneven portions having a height of several tens nm on the surface of
A surface treatment layer for improving the water diffusion inhibiting ability of the above can be formed.

【0175】また、第1又は第2のプラズマ処理が、N
2 ガス、NH3 ガス及びN2O ガスの少なくとも1つを
含むガスからなるプラズマを用いて行なう窒化処理であ
ると、第1又は第2のプラズマシリコン絶縁膜112、
113の表面に、水分の拡散阻止能力が高いシリコン窒
化層からなる表面処理層112aを形成することができ
る。
In addition, the first or second plasma processing is performed by N
If the nitriding process is performed using plasma composed of a gas containing at least one of two gases, NH 3 gas and N 2 O gas, the first or second plasma silicon insulating film 112
A surface treatment layer 112a made of a silicon nitride layer having a high moisture diffusion inhibiting ability can be formed on the surface of the substrate 113.

【0176】次に、図8(b)に示すように、第2のプ
ラズマシリコン絶縁膜113、下層及び上層のオゾンT
EOS膜107a、107b、第1のプラズマシリコン
絶縁膜112及び絶縁膜103にFETのコンタクトホ
ールを形成すると共に、第2のプラズマシリコン絶縁膜
113、下層及び上層のオゾンTEOS膜107a、1
07b及び第1のプラズマシリコン絶縁膜112に容量
素子のコンタクトホールを形成した後、第2のプラズマ
シリコン絶縁膜113の上に全面に亘って、チタン膜、
窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層
膜からなる金属膜を堆積し、その後、該金属膜をパター
ニングすることにより、下層の金属配線108を形成す
る。
Next, as shown in FIG. 8B, the second plasma silicon insulating film 113 and the lower and upper ozone T
The contact holes of the FET are formed in the EOS films 107a and 107b, the first plasma silicon insulating film 112 and the insulating film 103, and the second plasma silicon insulating film 113 and the lower and upper ozone TEOS films 107a and 107a are formed.
07b and the first plasma silicon insulating film 112, a contact hole of a capacitor is formed, and then a titanium film is formed over the entire surface of the second plasma silicon insulating film 113.
A metal film composed of a laminated film of a titanium nitride film, an aluminum film, and a titanium nitride film is deposited, and thereafter, the metal film is patterned to form a lower metal wiring 108.

【0177】次に、図8(c)に示すように、プラズマ
CVD法により、下層の金属配線108の上に、例えば
シリコン窒化膜からなる層間絶縁膜109を堆積した
後、図示は省略しているが、層間絶縁膜109の上に上
層の金属配線を形成する。
Next, as shown in FIG. 8C, an interlayer insulating film 109 made of, for example, a silicon nitride film is deposited on the lower metal wiring 108 by a plasma CVD method. However, an upper metal wiring is formed on the interlayer insulating film 109.

【0178】第6の実施形態によると、第5の実施形態
と同様、オゾンTEOS膜を、オゾン濃度が相対的に低
い第1のオゾンTEOS法により形成された下層のオゾ
ンTEOS膜107aと、オゾン濃度が相対的に高い第
2のオゾンTEOS法により形成された上層のオゾンT
EOS膜107bとの積層膜により構成したため、下層
のオゾンTEOS膜107aは、空孔等の欠陥を有さず
良好な膜質になると共に、膜中の水分が多いので、絶縁
膜103との密着性が向上すると共に、上層のオゾンT
EOS膜107bは、膜中の水分が少なくなるので、容
量素子の容量絶縁膜105に与えるストレスが多くな
る。このため、容量絶縁膜105の自発分極特性が向上
するので、容量素子の特性が向上する。
According to the sixth embodiment, similarly to the fifth embodiment, the ozone TEOS film is formed by the lower ozone TEOS film 107a formed by the first ozone TEOS method having a relatively low ozone concentration and the ozone TEOS film 107a. Upper ozone T formed by the second ozone TEOS method having a relatively high concentration
The lower layer of the ozone TEOS film 107a has good film quality without defects such as vacancies, and has a large amount of moisture in the film. And the upper layer ozone T
Since the EOS film 107b has less moisture in the film, the stress applied to the capacitor insulating film 105 of the capacitor increases. For this reason, the spontaneous polarization characteristics of the capacitor insulating film 105 are improved, so that the characteristics of the capacitor are improved.

【0179】また、第6の実施形態によると、第2の実
施形態と同様、絶縁膜103の上に容量素子を覆うよう
に、水分の拡散阻止能力が高い第1のプラズマシリコン
絶縁膜112を形成した後、該第1のプラズマシリコン
絶縁膜112の上に下層及び上層のプラズマTEOS膜
107a、107bを堆積するため、第1のプラズマシ
リコン絶縁膜112が下層及び上層のプラズマTEOS
膜107a、107bの内部の水分を容量絶縁膜105
まで拡散させることなくブロックするので、均一性に優
れた容量素子を得ることができる。
Further, according to the sixth embodiment, similarly to the second embodiment, the first plasma silicon insulating film 112 having a high capability of preventing diffusion of moisture is formed on the insulating film 103 so as to cover the capacitive element. After the formation, the first and second plasma silicon insulating films 112 are deposited on the first plasma silicon insulating film 112 to deposit the lower and upper plasma TEOS films 107a and 107b.
The moisture inside the films 107a and 107b is
Blocking is performed without diffusion to the maximum, so that a capacitor element having excellent uniformity can be obtained.

【0180】また、第6の実施形態によると、第2の実
施形態と同様、下層及び上層のオゾンTEOS膜107
a、107bの上に全面に亘って、水分の拡散阻止能力
が高い第2のプラズマシリコン絶縁膜113を形成する
ため、下層及び上層のオゾンTEOS膜107a、10
7bが長時間に亘って大気中に曝されても、大気中の水
分が下層及び上層のオゾンTEOS膜107a、107
bを経由して容量絶縁膜105に拡散する事態を防止で
きるので、均一性に優れた容量素子を得ることができ
る。
Further, according to the sixth embodiment, similarly to the second embodiment, the lower and upper ozone TEOS films 107 are formed.
In order to form a second plasma silicon insulating film 113 having a high moisture diffusion inhibiting ability over the entire surface of the first and second ozone TEOS films 107a and 107b,
Even if 7b is exposed to the air for a long time, the moisture in the air causes the lower and upper ozone TEOS films 107a, 107
Since diffusion to the capacitor insulating film 105 via the “b” can be prevented, a capacitor element having excellent uniformity can be obtained.

【0181】図14は、絶縁膜の上にノンドープの酸化
シリコン膜(NSG膜)を堆積し、該酸化シリコン膜の
上に下層の金属配線を形成した場合(従来例)と、絶縁
膜103の上に、シリコン酸化膜111を介して下層及
び上層のオゾンTEOS膜107a、107bを堆積
し、該下層及び上層のオゾンTEOS膜107a、10
7bの上に下層の金属配線108を形成した場合(第6
の実施形態)とにおける、容量絶縁膜を構成する強誘電
体膜の残留分極量(●で示す)及び該容量絶縁膜を有す
る容量素子の絶縁耐圧(○で示す)を示している。図1
4から分かるように、第6の実施形態によると、従来例
に比べて、残留分極量が10μC/cm2程度向上して
いると共に、絶縁耐圧は5V程度向上している。
FIG. 14 shows a case where a non-doped silicon oxide film (NSG film) is deposited on an insulating film and a lower metal wiring is formed on the silicon oxide film (conventional example). On the lower and upper ozone TEOS films 107a and 107b are deposited via a silicon oxide film 111, and the lower and upper ozone TEOS films 107a and 107b are deposited.
7b is formed on the lower metal wiring 108 (6th
2) and (3) the residual polarization amount (indicated by ●) of the ferroelectric film constituting the capacitive insulating film and the dielectric strength voltage (indicated by ○) of the capacitive element having the capacitive insulating film. Figure 1
As can be seen from FIG. 4, according to the sixth embodiment, the amount of remanent polarization is improved by about 10 μC / cm 2 and the withstand voltage is improved by about 5 V as compared with the conventional example.

【0182】図15は、第1及び第2のプラズマシリコ
ン絶縁膜112、113を備えている場合(●で示す)
と、第1及び第2のプラズマシリコン絶縁膜112、1
13を備えていない場合とにおける、放置日数と残留分
極量との関係を示している。図15から分かるように、
第1及び第2のプラズマシリコン絶縁膜112、113
を備えていると、10日間放置した後であっても、残留
分極量は殆ど変化していない。
FIG. 15 shows the case where the first and second plasma silicon insulating films 112 and 113 are provided (indicated by ●).
And the first and second plasma silicon insulating films 112, 1
13 shows the relationship between the number of days left and the amount of remanent polarization in the case where No. 13 is not provided. As can be seen from FIG.
First and second plasma silicon insulating films 112 and 113
, The amount of remanent polarization hardly changes even after standing for 10 days.

【0183】(第7の実施形態)以下、本発明の第7の
実施形態に係る半導体装置及びその製造方法について、
図9(a)〜(d)を参照しながら説明する。
(Seventh Embodiment) Hereinafter, a semiconductor device and a method of manufacturing the same according to a seventh embodiment of the present invention will be described.
This will be described with reference to FIGS.

【0184】まず、図9(a)に示すように、半導体基
板100上に、素子分離領域101及びFETのゲート
電極102を形成した後、半導体基板100の表面部に
FETの不純物拡散層(図示は省略している)等を形成
し、その後、素子分離領域101及びゲート電極102
の上に全面に亘って絶縁膜103を堆積する。
First, as shown in FIG. 9A, after an element isolation region 101 and a gate electrode 102 of an FET are formed on a semiconductor substrate 100, an impurity diffusion layer of the FET (not shown) is formed on the surface of the semiconductor substrate 100. Are omitted), and thereafter, the element isolation region 101 and the gate electrode 102 are formed.
An insulating film 103 is deposited over the entire surface.

【0185】次に、絶縁膜103の上における素子分離
領域102の上方に、容量下部電極104、高誘電体膜
又は高誘電体膜からなる容量絶縁膜105及び容量上部
電極106からなる容量素子を形成する。
Next, on the insulating film 103 and above the element isolation region 102, a capacitive element comprising a capacitive lower electrode 104, a high dielectric film or a capacitive insulating film 105 composed of a high dielectric film and a capacitive upper electrode 106 is formed. Form.

【0186】次に、図9(b)に示すように、絶縁膜1
03の上に容量素子を覆うように、不純物を含まないか
又はボロン及びリンのうちの少なくとも1つを含み15
0nm以下の厚さを持つシリコン酸化膜111を形成し
た後、該シリコン酸化膜111の上にヘキサメチルジシ
ラザンを供給して、シリコン酸化膜111の上に約2〜
5nmの厚さを持つ疎水性のプライマ層114を形成す
る。
Next, as shown in FIG.
03, containing at least one of boron and phosphorus so as to cover the capacitive element.
After a silicon oxide film 111 having a thickness of 0 nm or less is formed, hexamethyldisilazane is supplied on the silicon oxide film 111 so that about 2 to 2
A hydrophobic primer layer 114 having a thickness of 5 nm is formed.

【0187】次に、オゾン濃度が相対的に低い第1のオ
ゾンTEOS法により、プライマ層114の上に膜中の
水分が相対的に多い下層のオゾンTEOS膜107aを
成長させ、その後、オゾン濃度が相対的に高い第2のオ
ゾンTEOS法により、下層のオゾンTEOS膜107
aの上に膜中の水分が相対的に少ない上層のオゾンTE
OS膜107bを成長させる。その後、下層及び上層の
オゾンTEOS膜107a、107bに対して、酸素雰
囲気下における500℃〜650℃の温度下で1時間程
度の熱処理を行なって、上層のオゾンTEOS膜107
bが有するストレスを大きくし且つ上層のオゾンTEO
S膜107bの膜質を緻密にすると共に、容量絶縁膜1
05に十分な量の酸素を補給する。
Next, a lower ozone TEOS film 107a having a relatively large amount of moisture in the film is grown on the primer layer 114 by a first ozone TEOS method having a relatively low ozone concentration. The lower ozone TEOS film 107 by the second ozone TEOS method having a relatively high
The upper layer ozone TE, in which the moisture in the film is relatively low, on top of a
The OS film 107b is grown. After that, the lower and upper ozone TEOS films 107a and 107b are subjected to a heat treatment at a temperature of 500 ° C. to 650 ° C. for about 1 hour in an oxygen atmosphere, thereby obtaining an upper ozone TEOS film 107.
b increases the stress and the upper layer of ozone TEO
In addition to making the film quality of the S film 107b dense, the capacitance insulating film 1
Supply 05 with a sufficient amount of oxygen.

【0188】次に、図9(c)に示すように、下層及び
上層のオゾンTEOS膜107a、107b、プライマ
層114、シリコン酸化膜111及び絶縁膜103にF
ETのコンタクトホールを形成すると共に、下層及び上
層のオゾンTEOS膜107a、107b及びプライマ
層114及びシリコン酸化膜111に容量素子のコンタ
クトホールを形成した後、上層のオゾンTEOS膜10
7bの上に全面に亘って、チタン膜、窒化チタン膜、ア
ルミニウム膜及び窒化チタン膜の積層膜からなる金属膜
を堆積し、その後、該金属膜をパターニングすることに
より、下層の金属配線108を形成する。
Next, as shown in FIG. 9C, the lower and upper ozone TEOS films 107a and 107b, the primer layer 114, the silicon oxide film 111 and the insulating film 103
After forming a contact hole of ET and forming a contact hole of a capacitive element in the lower and upper ozone TEOS films 107a and 107b, the primer layer 114 and the silicon oxide film 111, an upper ozone TEOS film 10 is formed.
A metal film composed of a laminated film of a titanium film, a titanium nitride film, an aluminum film, and a titanium nitride film is deposited over the entire surface of the metal wiring 7b, and then the metal film is patterned to form a lower metal wiring 108. Form.

【0189】次に、図9(d)に示すように、プラズマ
CVD法により、下層の金属配線108の上に、例えば
シリコン窒化膜からなる層間絶縁膜109を堆積した
後、図示は省略しているが、層間絶縁膜109の上に上
層の金属配線を形成する。
Next, as shown in FIG. 9D, an interlayer insulating film 109 made of, for example, a silicon nitride film is deposited on the lower metal wiring 108 by a plasma CVD method. However, an upper metal wiring is formed on the interlayer insulating film 109.

【0190】第7の実施形態によると、第5の実施形態
と同様、オゾンTEOS膜を、オゾン濃度が相対的に低
い第1のオゾンTEOS法により形成された下層のオゾ
ンTEOS膜107aと、オゾン濃度が相対的に高い第
2のオゾンTEOS法により形成された上層のオゾンT
EOS膜107bとの積層膜により構成したため、下層
のオゾンTEOS膜107aは、空孔等の欠陥を有さず
良好な膜質になると共に、膜中の水分が多いので、絶縁
膜103との密着性が向上すると共に、上層のオゾンT
EOS膜107bは、膜中の水分が少なくなるので、容
量素子の容量絶縁膜105に与えるストレスが多くな
る。このため、容量絶縁膜105の自発分極特性が向上
するので、容量素子の特性が向上する。
According to the seventh embodiment, as in the fifth embodiment, the ozone TEOS film is formed by the lower ozone TEOS film 107a formed by the first ozone TEOS method having a relatively low ozone concentration and the ozone TEOS film 107a. Upper ozone T formed by the second ozone TEOS method having a relatively high concentration
The lower layer of the ozone TEOS film 107a has good film quality without defects such as vacancies, and has a large amount of moisture in the film. And the upper layer ozone T
Since the EOS film 107b has less moisture in the film, the stress applied to the capacitor insulating film 105 of the capacitor increases. For this reason, the spontaneous polarization characteristics of the capacitor insulating film 105 are improved, so that the characteristics of the capacitor are improved.

【0191】また、第7の実施形態によると、絶縁膜1
03上に、下地依存性がないと共にオゾンTEOS膜と
のなじみ性に優れたシリコン酸化膜111を容量素子を
覆うように形成し、該シリコン酸化膜111の上に疎水
性のプライマ層114を形成し、その後、該プライマ層
114の上に、下層及び上層のオゾンTEOS膜107
a、107bを堆積したため、下層及び上層のオゾンT
EOS膜107a、107bのステップカバレッジが向
上して該下層及び上層のオゾンTEOS膜107a、1
07bの絶縁性及び平坦性が向上すると共に、シリコン
酸化膜111、下層及び上層のオゾンTEOS膜107
a、107bを合わせた絶縁膜の膜厚が均一になるの
で、容量素子は安定性及び長寿命性に優れる。
Further, according to the seventh embodiment, the insulating film 1
On the silicon oxide film 111, a silicon oxide film 111, which has no dependency on the underlayer and has excellent conformability to the ozone TEOS film, is formed so as to cover the capacitance element, and a hydrophobic primer layer 114 is formed on the silicon oxide film 111. Then, on the primer layer 114, the lower and upper ozone TEOS films 107 are formed.
a and 107b were deposited, so that the lower and upper ozone T
The step coverage of the EOS films 107a, 107b is improved, and the lower and upper ozone TEOS films 107a, 107b,
07b has improved insulating properties and flatness, as well as the silicon oxide film 111, and the lower and upper ozone TEOS films 107.
Since the thickness of the insulating film including the layers a and 107b becomes uniform, the capacitor element is excellent in stability and long life.

【0192】図16(a)、(b)は、下層の金属配線
108と容量素子との間のリーク電流の大きさと発生頻
度との関係を示しており、図16(a)は、絶縁膜10
3の上にシリコン酸化膜111を介して、600nmの
厚さを有する下層及び上層のオゾンTEOS膜107
a、107bを堆積し、該下層及び上層のオゾンTEO
S膜107a、107bの上に下層の金属配線108を
形成した場合であり、図16(b)は、絶縁膜103の
上に、シリコン酸化膜111及び疎水性のプライマ層1
14を介して、600nmの厚さを有する下層及び上層
のオゾンTEOS膜107a、107bを堆積し、該下
層及び上層のオゾンTEOS膜107a、107bの上
に下層の金属配線108を形成した場合(第7の実施形
態)である。第7の実施形態によると、リーク電流値が
0.01nAである良品の頻度は100%である。
FIGS. 16A and 16B show the relationship between the magnitude and frequency of leakage current between the lower metal wiring 108 and the capacitor. FIG. 16A shows the insulating film. 10
3 and a lower and upper ozone TEOS film 107 having a thickness of 600 nm through a silicon oxide film 111.
a and 107b are deposited, and the lower and upper layers of ozone TEO are deposited.
FIG. 16B shows a case where a lower metal wiring 108 is formed on the S films 107a and 107b. FIG. 16B shows a case where the silicon oxide film 111 and the hydrophobic primer layer 1 are formed on the insulating film 103.
14, the lower and upper ozone TEOS films 107a and 107b having a thickness of 600 nm are deposited, and the lower metal wiring 108 is formed on the lower and upper ozone TEOS films 107a and 107b. Embodiment 7). According to the seventh embodiment, the frequency of non-defective products having a leakage current value of 0.01 nA is 100%.

【0193】(第8の実施形態)以下、本発明の第8の
実施形態に係る半導体装置及びその製造方法について、
図10(a)〜(d)を参照しながら説明する。
(Eighth Embodiment) Hereinafter, a semiconductor device and a method of manufacturing the same according to an eighth embodiment of the present invention will be described.
This will be described with reference to FIGS.

【0194】まず、図10(a)に示すように、半導体
基板100上に、素子分離領域101及びFETのゲー
ト電極102を形成した後、半導体基板100の表面部
にFETの不純物拡散層(図示は省略している)等を形
成し、その後、素子分離領域101及びゲート電極10
2の上に全面に亘って絶縁膜103を堆積する。
First, as shown in FIG. 10A, after an element isolation region 101 and an FET gate electrode 102 are formed on a semiconductor substrate 100, an impurity diffusion layer of the FET (shown in FIG. Are omitted), and thereafter, the element isolation region 101 and the gate electrode 10 are formed.
An insulating film 103 is deposited on the entire surface of the substrate 2.

【0195】次に、絶縁膜103の上における素子分離
領域102の上方に、容量下部電極104、高誘電体膜
又は高誘電体膜からなる容量絶縁膜105及び容量上部
電極106からなる容量素子を形成する。
Next, on the insulating film 103 and above the element isolation region 102, a capacitive element comprising a capacitive lower electrode 104, a high dielectric film or a capacitive insulating film 105 composed of a high dielectric film and a capacitive upper electrode 106 is formed. Form.

【0196】次に、図10(b)に示すように、絶縁膜
103の上に容量素子を覆うように、不純物を含まない
か又はボロン及びリンのうちの少なくとも1つを含み1
50nm以下の厚さを持つシリコン酸化膜111を形成
する。次に、シリコン酸化膜111の上に、5重量%の
プライマ液を含有しオゾン濃度が相対的に低い第1のオ
ゾンTEOS液体ソースを供給して、シリコン酸化膜1
11の上に膜中の水分が相対的に多い下層のオゾンTE
OS膜107aを形成した後、5重量%のプライマ液を
含有しオゾン濃度が相対的に高い第2のオゾンTEOS
液体ソースを供給して、下層のオゾンTEOS膜107
aの上に膜中の水分が相対的に少ない上層のオゾンTE
OS膜107bを形成する。
Next, as shown in FIG. 10B, on the insulating film 103, no impurities are contained or at least one of boron and phosphorus is contained so as to cover the capacitor.
A silicon oxide film 111 having a thickness of 50 nm or less is formed. Next, a first ozone TEOS liquid source containing 5% by weight of a primer liquid and having a relatively low ozone concentration is supplied onto the silicon oxide film 111 to form a silicon oxide film 1.
11 is a lower layer of ozone TE on which moisture in the film is relatively high.
After forming the OS film 107a, the second ozone TEOS containing 5% by weight of the primer liquid and having a relatively high ozone concentration
By supplying a liquid source, the lower ozone TEOS film 107
The upper layer ozone TE, in which the moisture in the film is relatively low, on top of a
An OS film 107b is formed.

【0197】次に、図10(c)に示すように、下層及
び上層のオゾンTEOS膜107a、107b、シリコ
ン酸化膜111並びに絶縁膜103にFETのコンタク
トホールを形成すると共に、下層及び上層のオゾンTE
OS膜107a、107b並びにシリコン酸化膜111
に容量素子のコンタクトホールを形成した後、下層及び
上層のオゾンTEOS膜107a、107bの上に全面
に亘って、チタン膜、窒化チタン膜、アルミニウム膜及
び窒化チタン膜の積層膜からなる金属膜を堆積し、その
後、該金属膜をパターニングすることにより、下層の金
属配線108を形成する。尚、下層の金属配線108に
対して、窒素雰囲気下における400℃の温度下で30
分間の熱処理を行なって、金属配線108の緻密化及び
低ストレス化を行なう。
Next, as shown in FIG. 10C, contact holes for the FET are formed in the lower and upper ozone TEOS films 107a and 107b, the silicon oxide film 111, and the insulating film 103, and the lower and upper ozone layers are formed. TE
OS films 107a and 107b and silicon oxide film 111
After forming a contact hole of a capacitive element, a metal film composed of a laminated film of a titanium film, a titanium nitride film, an aluminum film and a titanium nitride film is formed over the entire surface of the lower and upper ozone TEOS films 107a and 107b. By depositing, and then patterning the metal film, a lower metal wiring 108 is formed. Note that the lower metal wiring 108 is heated at a temperature of 400 ° C. in a nitrogen atmosphere at 30 ° C.
A minute heat treatment is performed to densify the metal wiring 108 and reduce stress.

【0198】次に、図10(d)に示すように、プラズ
マCVD法により、下層の金属配線108の上に、例え
ばシリコン窒化膜からなる層間絶縁膜109を堆積した
後、図示は省略しているが、層間絶縁膜109の上に上
層の金属配線を形成する。
Next, as shown in FIG. 10D, an interlayer insulating film 109 made of, for example, a silicon nitride film is deposited on the lower metal wiring 108 by a plasma CVD method. However, an upper metal wiring is formed on the interlayer insulating film 109.

【0199】第8の実施形態によると、プライマ液を含
有し、オゾン濃度が異なる2種類のオゾンTEOS液体
ソースを供給して、膜中の水分が相対的に多い下層のオ
ゾンTEOS膜107aと膜中の水分が相対的に少ない
上層のオゾンTEOS膜107bとを形成するため、そ
れぞれが疎水性を有する下層及び上層のオゾンTEOS
膜107a、107bをプロセスの増加を招くことなく
形成できる。
According to the eighth embodiment, two kinds of ozone TEOS liquid sources containing a primer liquid and having different ozone concentrations are supplied, and the lower ozone TEOS film 107a and the lower ozone TEOS film 107a having a relatively large amount of water in the film are supplied. In order to form the upper ozone TEOS film 107b in which the water content is relatively small, the lower and upper ozone TEOS each having hydrophobicity are formed.
The films 107a and 107b can be formed without increasing the number of processes.

【0200】図17(a)、(b)は、下層の金属配線
108と容量素子との間のリーク電流の大きさと発生頻
度との関係を示しており、図17(a)は、絶縁膜10
3の上にシリコン酸化膜111を介して、600nmの
厚さを有する下層及び上層のオゾンTEOS膜107
a、107bを堆積し、該下層及び上層のオゾンTEO
S膜107a、107bの上に下層の金属配線108を
形成した場合であり、図17(b)は、絶縁膜103の
上に、シリコン酸化膜111及び疎水性のプライマ層1
14を介して、600nmの厚さを有する下層及び上層
のオゾンTEOS膜107a、107bを堆積し、該下
層及び上層のオゾンTEOS膜107a、107bの上
に下層の金属配線108を形成した場合(第8の実施形
態)である。第8の実施形態によると、リーク電流値が
0.01nAである良品の頻度は100%である。
FIGS. 17A and 17B show the relationship between the magnitude and frequency of leakage current between the lower metal wiring 108 and the capacitor. FIG. 17A shows the insulating film. 10
3 and a lower and upper ozone TEOS film 107 having a thickness of 600 nm through a silicon oxide film 111.
a and 107b are deposited, and the lower and upper layers of ozone TEO are deposited.
FIG. 17B shows a case in which a lower metal wiring 108 is formed on the S films 107a and 107b. FIG. 17B shows a case where the silicon oxide film 111 and the hydrophobic primer layer 1 are formed on the insulating film 103.
14, the lower and upper ozone TEOS films 107a and 107b having a thickness of 600 nm are deposited, and the lower metal wiring 108 is formed on the lower and upper ozone TEOS films 107a and 107b. Eighth Embodiment). According to the eighth embodiment, the frequency of non-defective products having a leakage current value of 0.01 nA is 100%.

【0201】尚、第1〜第8の実施形態においては、下
層の金属配線108を、チタン膜、窒化チタン膜、アル
ミニウム膜及び窒化チタン膜の積層膜により形成した
が、これに代えて、チタン膜及びアルミニウム膜の積層
膜、又はチタン膜、アルミニウム膜及びチタンタングス
テン膜の積層膜により形成してもよい。
In the first to eighth embodiments, the lower metal wiring 108 is formed of a laminated film of a titanium film, a titanium nitride film, an aluminum film, and a titanium nitride film. It may be formed by a stacked film of a film and an aluminum film, or a stacked film of a titanium film, an aluminum film, and a titanium tungsten film.

【0202】[0202]

【発明の効果】本発明に係る半導体装置及びその製造方
法によると、容量素子はテンサイルストレスを有するオ
ゾンTEOS膜からなる保護膜により覆われるため、容
量素子を構成する高誘電体膜又は強誘電体膜からなる容
量絶縁膜に自発分極が十分に現われるので、容量素子の
特性が向上する。
According to the semiconductor device and the method of manufacturing the same according to the present invention, the capacitive element is covered with the protective film made of the ozone TEOS film having a tensile stress, so that the high dielectric film or the ferroelectric film constituting the capacitive element is formed. Since spontaneous polarization sufficiently appears in the capacitive insulating film made of the body film, the characteristics of the capacitive element are improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(d)は第1の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 1A to 1D are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a first embodiment.

【図2】(a)〜(c)は第2の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 2A to 2C are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a second embodiment.

【図3】(a)〜(c)は第2の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 3A to 3C are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a second embodiment.

【図4】(a)〜(d)は第3の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 4A to 4D are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a third embodiment.

【図5】(a)〜(d)は第4の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 5A to 5D are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a fourth embodiment.

【図6】(a)〜(d)は第5の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 6A to 6D are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a fifth embodiment.

【図7】(a)〜(c)は第6の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 7A to 7C are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a sixth embodiment.

【図8】(a)〜(c)は第6の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 8A to 8C are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a sixth embodiment.

【図9】(a)〜(d)は第7の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 9A to 9D are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a seventh embodiment.

【図10】(a)〜(d)は第8の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
FIGS. 10A to 10D are cross-sectional views illustrating steps of a method of manufacturing a semiconductor device according to an eighth embodiment.

【図11】保護膜が有するストレスと、容量絶縁膜を構
成する強誘電体膜の残留分極量との関係を示す特性図で
ある。
FIG. 11 is a characteristic diagram showing the relationship between the stress of the protective film and the amount of remanent polarization of the ferroelectric film forming the capacitive insulating film.

【図12】(a)、(b)は下層の金属配線と容量素子
との間のリーク電流の大きさと発生頻度との関係を示す
比較特性図である。
FIGS. 12A and 12B are comparative characteristic diagrams showing the relationship between the magnitude of leakage current and the frequency of occurrence between a lower metal wiring and a capacitor.

【図13】従来例及び第5の実施形態における、容量絶
縁膜を構成する強誘電体膜の残留分極量及び該容量絶縁
膜を有する容量素子の絶縁耐圧を示す特性図である。
FIG. 13 is a characteristic diagram showing a residual polarization amount of a ferroelectric film constituting a capacitance insulating film and a dielectric strength voltage of a capacitance element having the capacitance insulating film in the conventional example and the fifth embodiment.

【図14】従来例及び第6の実施形態における、容量絶
縁膜を構成する強誘電体膜の残留分極量及び該容量絶縁
膜を有する容量素子の絶縁耐圧を示す特性図である。
FIG. 14 is a characteristic diagram showing the amount of remanent polarization of a ferroelectric film constituting a capacitive insulating film and the withstand voltage of a capacitive element having the capacitive insulating film in the conventional example and the sixth embodiment.

【図15】第6の実施形態において、第1及び第2のプ
ラズマシリコン絶縁膜を備えている場合と備えていない
場合とにおける、放置日数と残留分極量との関係を示す
特性図である。
FIG. 15 is a characteristic diagram showing the relationship between the number of days left and the amount of remanent polarization when the first and second plasma silicon insulating films are provided and when they are not provided in the sixth embodiment.

【図16】(a)、(b)は下層の金属配線と容量素子
との間のリーク電流の大きさと発生頻度との関係を示す
比較特性図である。
FIGS. 16 (a) and (b) are comparative characteristic diagrams showing the relationship between the magnitude of leakage current and the frequency of occurrence between a lower metal wiring and a capacitor.

【図17】(a)、(b)は下層の金属配線と容量素子
との間のリーク電流の大きさと発生頻度との関係を示す
比較特性図である。
FIGS. 17A and 17B are comparative characteristic diagrams showing the relationship between the magnitude of leakage current between a lower metal wiring and a capacitor and the frequency of occurrence thereof. FIGS.

【図18】(a)〜(d)は従来の半導体装置の製造方
法の各工程を示す断面図である。
FIGS. 18A to 18D are cross-sectional views illustrating respective steps of a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

100 半導体基板 101 素子分離領域 102 ゲート電極 103 絶縁膜 104 容量下部電極 105 容量絶縁膜 106 容量上部電極 107 オゾンTEOS膜 107a 下層のオゾンTEOS膜 107b 上層のオゾンTEOS膜 108 下層の金属配線 109 層間絶縁膜 111 シリコン酸化膜 112 第1のプラズマシリコン絶縁膜 112a 第1の表面処理層 113 第2のプラズマシリコン絶縁膜 113a 第2の表面処理層 114 プライマ層 115 シリコン窒化層 REFERENCE SIGNS LIST 100 semiconductor substrate 101 element isolation region 102 gate electrode 103 insulating film 104 capacitor lower electrode 105 capacitor insulating film 106 capacitor upper electrode 107 ozone TEOS film 107a lower ozone TEOS film 107b upper ozone TEOS film 108 lower metal wiring 109 interlayer insulating film 111 silicon oxide film 112 first plasma silicon insulating film 112a first surface treatment layer 113 second plasma silicon insulation film 113a second surface treatment layer 114 primer layer 115 silicon nitride layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/318 H01L 27/10 444B (72)発明者 十代 勇治 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 Fターム(参考) 4K030 AA06 AA14 BA35 BA40 BA44 DA08 DA09 FA01 JA06 KA30 LA02 5F058 BA04 BA07 BA10 BA20 BD02 BD03 BD09 BD15 BF07 BF25 BF29 BF73 BF74 BH03 BJ01 BJ02 5F083 FR02 GA21 JA05 JA06 JA14 JA17 JA36 JA38 JA39 JA40 NA08 PR22 PR33 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/318 H01L 27/10 444B (72) Inventor Yuji Judai 1-1, Yukicho, Takatsuki-shi, Osaka Matsushita Electronics Corporation F term (reference) 4K030 AA06 AA14 BA35 BA40 BA44 DA08 DA09 FA01 JA06 KA30 LA02 5F058 BA04 BA07 BA10 BA20 BD02 BD03 BD09 BD15 BF07 BF25 BF29 BF73 BF74 BH03 BJ01 BJ02 5F083 JA02 JA05 JA06 JA06 JA40 NA08 PR22 PR33

Claims (38)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に順次形成された、容量下
部電極、高誘電体膜又は強誘電体膜からなる容量絶縁膜
及び容量上部電極からなる容量素子と、 前記容量素子を覆うように形成されたオゾンTEOS膜
からなる保護膜と、 前記保護膜の上に形成された配線層と、 前記配線層を覆うように形成された層間絶縁膜とを備え
ていることを特徴とする半導体装置。
A capacitor formed of a capacitor lower electrode, a capacitor insulating film made of a high dielectric film or a ferroelectric film, and a capacitor upper electrode formed sequentially on a semiconductor substrate; and a capacitor formed so as to cover the capacitor. A semiconductor device comprising: a protective film made of an ozone TEOS film; a wiring layer formed on the protective film; and an interlayer insulating film formed to cover the wiring layer.
【請求項2】 前記オゾンTEOS膜は、オゾン濃度が
相対的に低い第1のオゾンTEOS法により形成され、
膜中の水分が相対的に多い下層のオゾンTEOS膜と、
オゾン濃度が相対的に高い第2のオゾンTEOS法によ
り形成され、膜中の水分が相対的に少ない上層のオゾン
TEOS膜とからなることを特徴とする請求項1に記載
の半導体装置。
2. The ozone TEOS film is formed by a first ozone TEOS method having a relatively low ozone concentration,
A lower ozone TEOS film having a relatively high moisture content in the film,
2. The semiconductor device according to claim 1, comprising an upper ozone TEOS film formed by a second ozone TEOS method having a relatively high ozone concentration and having a relatively low moisture content in the film.
【請求項3】 前記上層のオゾンTEOS膜と前記配線
層との間に、プラズマCVDにより形成されたシリコン
含有絶縁膜を備えていることを特徴とする請求項2に記
載の半導体装置。
3. The semiconductor device according to claim 2, further comprising a silicon-containing insulating film formed by plasma CVD between said upper ozone TEOS film and said wiring layer.
【請求項4】 前記上層のオゾンTEOS膜の厚さは、
0.3nm以上で且つ0.6nm以下であることを特徴
とする請求項2に記載の半導体装置。
4. The thickness of the upper ozone TEOS film is:
3. The semiconductor device according to claim 2, wherein the thickness is not less than 0.3 nm and not more than 0.6 nm.
【請求項5】 前記容量素子と前記オゾンTEOS膜と
の間に、プラズマCVDにより形成されたシリコン含有
絶縁膜を備えていることを特徴とする請求項1に記載の
半導体装置。
5. The semiconductor device according to claim 1, further comprising a silicon-containing insulating film formed by plasma CVD between the capacitor and the ozone TEOS film.
【請求項6】 前記シリコン含有絶縁膜は、1.65以
下の屈折率を持つシリコン酸窒化膜であることを特徴と
する請求項5に記載の半導体装置。
6. The semiconductor device according to claim 5, wherein said silicon-containing insulating film is a silicon oxynitride film having a refractive index of 1.65 or less.
【請求項7】 前記容量素子と前記オゾンTEOS膜と
の間に疎水性のプライマ層を備えていることを特徴とす
る請求項1に記載の半導体装置。
7. The semiconductor device according to claim 1, further comprising a hydrophobic primer layer between said capacitance element and said ozone TEOS film.
【請求項8】 前記容量素子と前記オゾンTEOS膜と
の間に、不純物を含まないか又はボロン及びリンのうち
の少なくとも1つを含み150nm以下の厚さを持つシ
リコン酸化膜を備えていることを特徴とする請求項1に
記載の半導体装置。
8. A silicon oxide film containing no impurity or containing at least one of boron and phosphorus and having a thickness of 150 nm or less is provided between the capacitor and the ozone TEOS film. The semiconductor device according to claim 1, wherein:
【請求項9】 前記オゾンTEOS膜の表面には、シリ
コン窒化層が形成されていることを特徴とする請求項1
に記載の半導体装置。
9. A silicon nitride layer is formed on a surface of the ozone TEOS film.
3. The semiconductor device according to claim 1.
【請求項10】 前記オゾンTEOS膜と前記配線層と
の間に、プラズマCVDにより形成されたシリコン含有
絶縁膜を備えていることを特徴とする請求項1に記載の
半導体装置。
10. The semiconductor device according to claim 1, further comprising a silicon-containing insulating film formed by plasma CVD between the ozone TEOS film and the wiring layer.
【請求項11】 前記オゾンTEOS膜の厚さは、0.
3nm以上で且つ0.6nm以下であることを特徴とす
る請求項1に記載の半導体装置。
11. The ozone TEOS film has a thickness of 0.1 mm.
The semiconductor device according to claim 1, wherein the thickness is not less than 3 nm and not more than 0.6 nm.
【請求項12】 半導体基板上に、容量下部電極、高誘
電体膜又は強誘電体膜からなる容量絶縁膜及び容量上部
電極からなる容量素子を形成する工程と、 前記容量素子を覆うようにオゾンTEOS膜からなる保
護膜を形成する工程と、 前記保護膜の上に配線層を形成する工程と、 前記配線層を覆うように層間絶縁膜を形成する工程とを
備えていることを特徴とする半導体装置の製造方法。
12. A step of forming, on a semiconductor substrate, a capacitive element composed of a capacitive lower electrode, a capacitive insulating film composed of a high dielectric film or a ferroelectric film, and a capacitive upper electrode, and ozone covering the capacitive element. Forming a protective film made of a TEOS film; forming a wiring layer on the protective film; and forming an interlayer insulating film so as to cover the wiring layer. A method for manufacturing a semiconductor device.
【請求項13】 前記保護膜を形成する工程は、前記容
量素子を覆うように、オゾン濃度が相対的に低い第1の
オゾンTEOS法により下層のオゾンTEOS膜を形成
する工程と、前記下層のオゾンTEOS膜の上に、オゾ
ン濃度が相対的に高い第2のオゾンTEOS法により上
層のオゾンTEOS膜を形成する工程とを含むことを特
徴とする請求項12に記載の半導体装置の製造方法。
13. The step of forming the protective film includes: forming a lower ozone TEOS film by a first ozone TEOS method having a relatively low ozone concentration so as to cover the capacitive element; 13. The method of manufacturing a semiconductor device according to claim 12, further comprising: forming an upper ozone TEOS film on the ozone TEOS film by a second ozone TEOS method having a relatively high ozone concentration.
【請求項14】 前記第1のオゾンTEOS法における
オゾン濃度は25g/m3 以下であると共に、前記第2
のオゾンTEOS法におけるオゾン濃度は130g/m
3 以上であることを特徴とする請求項13に記載の半導
体装置の製造方法。
14. The ozone concentration in the first ozone TEOS method is 25 g / m 3 or less, and the second ozone
Ozone concentration in the TEOS method of ozone is 130 g / m
14. The method according to claim 13, wherein the number is three or more.
【請求項15】 前記第1のオゾンTEOS法は、(オ
ゾンの流量/TEOSの流量)の値が3以下の条件で行
なわれると共に、前記第2のオゾンTEOS法は、(オ
ゾンの流量/TEOSの流量)の値が15以上の条件で
行なわれることを特徴とする請求項13に記載の半導体
装置の製造方法。
15. The first ozone TEOS method is performed under the condition that the value of (ozone flow rate / TEOS flow rate) is 3 or less, and the second ozone TEOS method is performed by (ozone flow rate / TEOS flow rate). 14. The method according to claim 13, wherein the value of (flow rate) is 15 or more.
【請求項16】 前記上層のオゾンTEOS膜は、5×
103 N/cm2 〜3.5×104 N/cm2 のテンサ
イルストレスを有していることを特徴とする請求項13
に記載の半導体装置の製造方法。
16. The ozone TEOS film of the upper layer is 5 ×
14. It has a tensile stress of 10 3 N / cm 2 to 3.5 × 10 4 N / cm 2.
13. The method for manufacturing a semiconductor device according to item 5.
【請求項17】 前記容量素子を形成する工程と前記保
護膜を形成する工程との間に、プラズマCVDにより前
記容量素子を覆うようにシリコン含有絶縁膜を形成する
工程を備え、 前記保護膜を形成する工程は、前記オゾンTEOS膜を
前記シリコン含有絶縁膜の上に形成する工程を含むこと
を特徴とする請求項12に記載の半導体装置の製造方
法。
17. A method according to claim 17, further comprising a step of forming a silicon-containing insulating film by plasma CVD so as to cover the capacitive element, between the step of forming the capacitive element and the step of forming the protective film. 13. The method according to claim 12, wherein the forming includes a step of forming the ozone TEOS film on the silicon-containing insulating film.
【請求項18】 前記シリコン含有絶縁膜を形成する工
程は、前記シリコン含有絶縁膜の表面に対してプラズマ
処理を行なう工程を含むことを特徴とする請求項17に
記載の半導体装置の製造方法。
18. The method according to claim 17, wherein the step of forming the silicon-containing insulating film includes a step of performing a plasma treatment on a surface of the silicon-containing insulating film.
【請求項19】 前記プラズマ処理は、N2 ガス、NH
3 ガス、N2O ガス、O2 ガス、Arガス、Cl2 ガス
及びC26ガスの少なくとも1つを含むガスからなるプ
ラズマを用いて行なうスパッタエッチングであることを
特徴とする請求項18に記載の半導体装置の製造方法。
19. The plasma processing includes N 2 gas, NH
3 gas, N 2 O gas, O 2 gas, claim, characterized in that Ar gas, a sputter etching carried out by using plasma of a gas containing at least one of Cl 2 gas and C 2 F 6 gas 18 13. The method for manufacturing a semiconductor device according to item 5.
【請求項20】 前記シリコン含有絶縁膜を形成する工
程は、前記シリコン含有絶縁膜に対してプラズマ処理を
行なって、前記シリコン含有絶縁膜の表面にシリコン窒
化層を形成する工程を含むことを特徴とする請求項17
に記載の半導体装置の製造方法。
20. The step of forming the silicon-containing insulating film includes a step of performing a plasma treatment on the silicon-containing insulating film to form a silicon nitride layer on a surface of the silicon-containing insulating film. Claim 17
13. The method for manufacturing a semiconductor device according to item 5.
【請求項21】 前記プラズマ処理は、プラズマCVD
により形成された前記シリコン含有絶縁膜を大気に曝す
ことなく行なわれることを特徴とする請求項20に記載
の半導体装置の製造方法。
21. The plasma processing according to claim 19, wherein the plasma processing is plasma CVD.
21. The method of manufacturing a semiconductor device according to claim 20, wherein the method is performed without exposing the silicon-containing insulating film formed by the above to the atmosphere.
【請求項22】 前記容量素子を形成する工程と前記保
護膜を形成する工程との間に、前記容量素子を覆うよう
に疎水性のプライマ層を形成する工程を備え、前記保護
膜を形成する工程は、前記オゾンTEOS膜を前記プラ
イマ層の上に形成する工程を含むことを特徴とする請求
項12に記載の半導体装置の製造方法。
22. A step of forming a hydrophobic primer layer so as to cover the capacitance element between the step of forming the capacitance element and the step of forming the protection film, wherein the protection film is formed. The method according to claim 12, wherein the step includes forming the ozone TEOS film on the primer layer.
【請求項23】 前記プライマ層を形成する工程は、ヘ
キサメチルジシラザンを用いて行なうことを特徴とする
請求項22に記載の半導体装置の製造方法。
23. The method according to claim 22, wherein the step of forming the primer layer is performed using hexamethyldisilazane.
【請求項24】 前記容量素子を形成する工程と前記保
護膜を形成する工程との間に、前記容量素子を覆うよう
に、不純物を含まないか又はボロン及びリンのうちの少
なくとも1つを含み150nm以下の厚さを持つシリコ
ン酸化膜を形成する工程を備え、 前記保護膜を形成する工程は、前記オゾンTEOS膜を
前記シリコン酸化膜の上に形成する工程を含むことを特
徴とする請求項12に記載の半導体装置の製造方法。
24. Between the step of forming the capacitive element and the step of forming the protective film, do not include impurities or include at least one of boron and phosphorus so as to cover the capacitive element. Forming a silicon oxide film having a thickness of 150 nm or less, wherein forming the protective film includes forming the ozone TEOS film on the silicon oxide film. 13. The method for manufacturing a semiconductor device according to item 12.
【請求項25】 前記保護膜を形成する工程は、前記オ
ゾンTEOS膜の表面に対してプラズマ処理を行なっ
て、前記オゾンTEOS膜の表面にシリコン窒化層を形
成する工程を含むことを特徴とする請求項12に記載の
半導体装置の製造方法。
25. The step of forming the protective film includes a step of performing a plasma treatment on a surface of the ozone TEOS film to form a silicon nitride layer on a surface of the ozone TEOS film. A method for manufacturing a semiconductor device according to claim 12.
【請求項26】 前記保護膜を形成する工程と前記配線
層を形成する工程との間に、プラズマCVDにより前記
保護膜の上にシリコン含有絶縁膜を形成する工程を備
え、 前記配線層を形成する工程は、前記配線層を前記シリコ
ン含有絶縁膜の上に形成する工程を含むことを特徴とす
る請求項12に記載の半導体装置の製造方法。
26. A step of forming a silicon-containing insulating film on the protective film by plasma CVD between the step of forming the protective film and the step of forming the wiring layer, wherein forming the wiring layer 13. The method according to claim 12, wherein the step of forming includes a step of forming the wiring layer on the silicon-containing insulating film.
【請求項27】 前記シリコン含有絶縁膜を形成する工
程は、前記シリコン含有絶縁膜の表面に対してプラズマ
処理を行なう工程を含むことを特徴とする請求項26に
記載の半導体装置の製造方法。
27. The method according to claim 26, wherein the step of forming the silicon-containing insulating film includes a step of performing a plasma treatment on a surface of the silicon-containing insulating film.
【請求項28】 前記プラズマ処理は、N2 ガス、NH
3 ガス、N2O ガス、O2 ガス、Arガス、Cl2 ガス
及びC26ガスの少なくとも1つを含むガスからなるプ
ラズマを用いて行なうスパッタエッチングであることを
特徴とする請求項27に記載の半導体装置の製造方法。
28. The plasma processing includes N 2 gas, NH
28. Sputter etching performed by using plasma comprising a gas containing at least one of three gases, N 2 O gas, O 2 gas, Ar gas, Cl 2 gas and C 2 F 6 gas. 13. The method for manufacturing a semiconductor device according to item 5.
【請求項29】 前記シリコン含有絶縁膜を形成する工
程は、前記シリコン含有絶縁膜に対してプラズマ処理を
行なって、前記シリコン含有絶縁膜の表面にシリコン窒
化層を形成する工程を含むことを特徴とする請求項26
に記載の半導体装置の製造方法。
29. The step of forming the silicon-containing insulating film includes a step of performing a plasma treatment on the silicon-containing insulating film to form a silicon nitride layer on a surface of the silicon-containing insulating film. Claim 26
13. The method for manufacturing a semiconductor device according to item 5.
【請求項30】 前記プラズマ処理は、プラズマCVD
により形成された前記シリコン含有絶縁膜を大気に曝す
ことなく行なわれることを特徴とする請求項29に記載
の半導体装置の製造方法。
30. The plasma processing, comprising:
30. The method of manufacturing a semiconductor device according to claim 29, wherein the method is performed without exposing the silicon-containing insulating film formed by the above to the atmosphere.
【請求項31】 前記保護膜を形成する工程は、前記オ
ゾンTEOS膜に対して熱処理を施す工程を含むことを
特徴とする請求項12に記載の半導体装置の製造方法。
31. The method according to claim 12, wherein forming the protective film includes performing a heat treatment on the ozone TEOS film.
【請求項32】 前記熱処理は、500℃〜650℃の
温度下で行なわれることを特徴とする請求項31に記載
の半導体装置の製造方法。
32. The method according to claim 31, wherein the heat treatment is performed at a temperature of 500 ° C. to 650 ° C.
【請求項33】 前記熱処理は、酸素ガスを含む雰囲気
で行なわれることを特徴とする請求項31に記載の半導
体装置の製造方法。
33. The method according to claim 31, wherein the heat treatment is performed in an atmosphere containing oxygen gas.
【請求項34】 前記オゾンTEOS膜は、オゾン濃度
が130g/m3 以上であるオゾンTEOS法により形
成されることを特徴とする請求項12に記載の半導体装
置の製造方法。
34. The method according to claim 12, wherein the ozone TEOS film is formed by an ozone TEOS method having an ozone concentration of 130 g / m 3 or more.
【請求項35】 前記オゾンTEOS膜は、(オゾンの
流量/TEOSの流量)の値が15以上であるオゾンT
EOS法により形成されることを特徴とする請求項12
に記載の半導体装置の製造方法。
35. The ozone TEOS film, wherein the value of (flow rate of ozone / flow rate of TEOS) is 15 or more.
13. The method according to claim 12, wherein the first electrode is formed by an EOS method.
13. The method for manufacturing a semiconductor device according to item 5.
【請求項36】 前記オゾンTEOS膜は、5×103
N/cm2 〜3.5×104 N/cm2 のテンサイルス
トレスを有していることを特徴とする請求項12に記載
の半導体装置の製造方法。
36. The ozone TEOS film has a size of 5 × 10 3.
The method according to claim 12, wherein the semiconductor device has a tensile stress of N / cm 2 to 3.5 × 10 4 N / cm 2 .
【請求項37】 前記オゾンTEOS膜は、400℃〜
450℃の成膜温度で形成されることを特徴とする請求
項12に記載の半導体装置の製造方法。
37. The ozone TEOS film has a temperature of 400 ° C.
The method according to claim 12, wherein the semiconductor device is formed at a deposition temperature of 450 ° C.
【請求項38】 前記オゾンTEOS膜は、プライマ剤
とオゾンTEOS液とが混合されてなる混合ソースを用
いて形成されることを特徴とする請求項12に記載の半
導体装置の製造方法。
38. The method according to claim 12, wherein the ozone TEOS film is formed using a mixed source obtained by mixing a primer agent and an ozone TEOS liquid.
JP2000216869A 2000-07-18 2000-07-18 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3916383B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000216869A JP3916383B2 (en) 2000-07-18 2000-07-18 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000216869A JP3916383B2 (en) 2000-07-18 2000-07-18 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002033460A true JP2002033460A (en) 2002-01-31
JP3916383B2 JP3916383B2 (en) 2007-05-16

Family

ID=18712060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000216869A Expired - Fee Related JP3916383B2 (en) 2000-07-18 2000-07-18 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3916383B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190015B2 (en) 2004-02-16 2007-03-13 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2008513600A (en) * 2004-09-16 2008-05-01 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ Method for producing a silicon dioxide layer
JP2009111280A (en) * 2007-10-31 2009-05-21 Fujitsu Microelectronics Ltd Manufacturing method of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190015B2 (en) 2004-02-16 2007-03-13 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2008513600A (en) * 2004-09-16 2008-05-01 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ Method for producing a silicon dioxide layer
JP2009111280A (en) * 2007-10-31 2009-05-21 Fujitsu Microelectronics Ltd Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP3916383B2 (en) 2007-05-16

Similar Documents

Publication Publication Date Title
JP3027941B2 (en) Storage device using dielectric capacitor and manufacturing method
EP0887864B1 (en) Semiconductor device with capacitor and method for fabricating the same
US6282080B1 (en) Semiconductor circuit components and capacitors
US20090278231A1 (en) Semiconductor device and method for fabricating the same
JPH1117153A (en) Method for forming capacitor of semiconductor device
US20070134817A1 (en) Method for Manufacturing Ferroelectric Memory
JP2917916B2 (en) Semiconductor integrated circuit using ferroelectric and method of manufacturing the same
JP2001358314A (en) Semiconductor device, its manufacturing method and its manufacturing apparatus
KR100307884B1 (en) Method of fabricating semiconductor device with capacitor
JP2003273325A (en) Semiconductor device and method of manufacturing the same
JP2846310B1 (en) Semiconductor device and manufacturing method thereof
JP3276351B2 (en) Method for manufacturing semiconductor device
JP2002033460A (en) Semiconductor device and manufacturing method thereof
JP3466174B2 (en) Semiconductor device and manufacturing method thereof
US5943599A (en) Method of fabricating a passivation layer for integrated circuits
KR20030069864A (en) Method for fabricating a component, and component having a metal layer and an insulation layer
US20030132472A1 (en) Semiconductor device with a ferroelectric memory provided on a semiconductor substrate
JPH07169854A (en) Semiconductor device and manufacture of it
TWI304258B (en) Metal-insulator-metal (mim) structure and method for forming the same
JP4031854B2 (en) Method for manufacturing capacitor insulating film of semiconductor device
US20020022277A1 (en) Ferroelectric memory having dielectric layer of siof and method for fabricating the dielectric layer
US4840917A (en) Method of interface state reduction in MNOS capacitors
JP3395115B2 (en) Method for manufacturing semiconductor device
US7528435B2 (en) Semiconductor constructions
US7169658B2 (en) Method for formation of an ultra-thin film and semiconductor device containing such a film

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees