[go: up one dir, main page]

JP2002031818A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2002031818A
JP2002031818A JP2000216697A JP2000216697A JP2002031818A JP 2002031818 A JP2002031818 A JP 2002031818A JP 2000216697 A JP2000216697 A JP 2000216697A JP 2000216697 A JP2000216697 A JP 2000216697A JP 2002031818 A JP2002031818 A JP 2002031818A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
adhesive layer
manufacturing
fixed substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000216697A
Other languages
Japanese (ja)
Other versions
JP2002031818A5 (en
JP4727024B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Toru Takayama
徹 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000216697A priority Critical patent/JP4727024B2/en
Publication of JP2002031818A publication Critical patent/JP2002031818A/en
Publication of JP2002031818A5 publication Critical patent/JP2002031818A5/ja
Application granted granted Critical
Publication of JP4727024B2 publication Critical patent/JP4727024B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H10P72/7432

Landscapes

  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Lasers (AREA)

Abstract

(57)【要約】 【課題】 プラスチック支持体を用いて高性能な電気光
学装置を作製するための技術を提供する。 【解決手段】 第1固定基板101と樹脂基板からなる
素子形成基板103とを第1接着層で貼り合わせた後、
素子形成基板上にTFT素子及び画素電極を形成する。
それらの上に第2接着層107で樹脂基板からなる第2
固定基板106を貼り合わせ、液晶材料108を保持す
る。この状態でYAGレーザーを照射することにより第
2接着層107が除去され第1固定基板101が分離ま
たは剥離される。
(57) [Problem] To provide a technique for manufacturing a high-performance electro-optical device using a plastic support. SOLUTION: After bonding a first fixed substrate 101 and an element forming substrate 103 made of a resin substrate with a first adhesive layer,
A TFT element and a pixel electrode are formed on an element forming substrate.
A second adhesive layer 107 is formed on the second
The fixed substrate 106 is attached to hold the liquid crystal material 108. By irradiating a YAG laser in this state, the second adhesive layer 107 is removed, and the first fixed substrate 101 is separated or separated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本願発明は薄膜トランジスタ
(以下、TFTという)で構成された回路を有する半導
体装置およびその作製方法に関する。例えば、液晶表示
パネルに代表される電気光学装置およびその様な電気光
学装置を部品として搭載した電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a circuit constituted by thin film transistors (hereinafter, referred to as TFTs) and a method for manufacturing the same. For example, the present invention relates to an electro-optical device typified by a liquid crystal display panel and an electronic device equipped with such an electro-optical device as a component.

【0002】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。
[0002] In this specification, a semiconductor device generally refers to a device that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.

【0003】[0003]

【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜
トランジスタ(TFT)を構成する技術が注目されてい
る。薄膜トランジスタはICや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。
2. Description of the Related Art In recent years, a technique of forming a thin film transistor (TFT) using a semiconductor thin film (having a thickness of several to several hundred nm) formed on a substrate having an insulating surface has attracted attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and are particularly rapidly developed as switching elements for image display devices.

【0004】このような画像表示装置を利用したアプリ
ケーションは様々なものが期待されているが、特に携帯
機器への利用が注目されている。そのため、フレキシブ
ルなプラスチックフィルムの上にTFT素子を形成する
ことが試みられている。
Various applications using such an image display device are expected, and use of such devices for portable devices is particularly attracting attention. Therefore, it has been attempted to form a TFT element on a flexible plastic film.

【0005】しかしながら、プラスチックフィルムの耐
熱性が低いためプロセスの最高温度を低くせざるを得
ず、結果的にガラス基板上に形成する時ほど良好な電気
特性のTFTを形成できないのが現状である。そのた
め、プラスチックフィルムを用いた高性能な液晶表示装
置は実現されていない。
[0005] However, since the heat resistance of the plastic film is low, the maximum temperature of the process must be lowered, and as a result, it is impossible to form a TFT having better electric characteristics as when formed on a glass substrate. . Therefore, a high-performance liquid crystal display device using a plastic film has not been realized.

【0006】また、特開平8−288522号公報で
は、ガラス基板上に薄膜トランジスタを形成し、封止層
を介して樹脂基板を接着した後、ガラス基板を剥離する
技術が記載されている。この技術を用いた場合、TFT
の活性層が下地絶縁膜で保護されるのみとなっており、
TFTが劣化しやすいという問題が生じていた。
Japanese Patent Application Laid-Open No. 8-288522 describes a technique in which a thin film transistor is formed on a glass substrate, a resin substrate is bonded via a sealing layer, and then the glass substrate is peeled off. When this technology is used, TFT
Active layer is only protected by the base insulating film,
There has been a problem that the TFT is easily deteriorated.

【0007】また、特開平11−243209号公報で
は、分離層を設け、レーザー光によって分離層において
剥離を生じせしめた後、接着層を介して一次転写体に接
合し、さらに接着層を介して二次転写体を接合した後、
一次転写体を除去する技術が記載されている。この技術
を用いた場合においても、TFTの活性層が下地絶縁膜
のみで保護される状態が作製工程中に存在するため、傷
つきやすくなっており、TFTが劣化しやすいという問
題が生じていた。
In Japanese Patent Application Laid-Open No. H11-243209, after a separation layer is provided, separation is caused in the separation layer by a laser beam, and then the first transfer body is bonded via an adhesive layer. After joining the secondary transfer body,
Techniques for removing the primary transfer are described. Even when this technique is used, there is a problem that the active layer of the TFT is protected only by the base insulating film during the manufacturing process, so that the TFT is easily damaged and the TFT is easily deteriorated.

【0008】[0008]

【発明が解決しようとする課題】本願発明はプラスチッ
ク支持体(可撓性のプラスチックフィルムもしくはプラ
スチック基板を含む。)を用いて高性能な電気光学装置
を作製するための技術を提供することを課題とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a technique for manufacturing a high-performance electro-optical device using a plastic support (including a flexible plastic film or a plastic substrate). And

【0009】[0009]

【課題を解決するための手段】本願発明は、プラスチッ
クに比べて耐熱性のある第1固定基板の上にプラスチッ
ク支持体からなる素子形成基板を第1接着層で接着した
後、該素子形成基板上に必要な素子を形成し、該素子上
に第2固定基板を第2接着層で貼り合わせた後に液晶材
料を封止保持した後、第1固定基板を分離することを特
徴とする。
SUMMARY OF THE INVENTION According to the present invention, an element forming substrate made of a plastic support is adhered to a first fixing substrate having heat resistance as compared with plastic with a first adhesive layer, and then the element forming substrate is bonded. A required element is formed on the element, a second fixed substrate is bonded to the element with a second adhesive layer, the liquid crystal material is sealed and held, and then the first fixed substrate is separated.

【0010】なお、前記必要な素子とは、アクティブマ
トリクス型の電気光学装置ならば画素のスイッチング素
子として用いる半導体素子(典型的にはTFT)もしく
はMIM素子を指す。
[0010] The necessary elements refer to a semiconductor element (typically a TFT) or an MIM element used as a pixel switching element in the case of an active matrix type electro-optical device.

【0011】また、第1固定基板と素子形成基板との貼
り合わせ方法は、特に限定されないが、図1に示したよ
うに、第1固定基板に第1接着層を形成した後で素子形
成基板を貼り合わせる方法、あるいは素子形成基板に第
1接着層を形成した後で第1固定基板を貼り合わせる方
法を用いればよい。
The method for bonding the first fixed substrate and the element forming substrate is not particularly limited, but as shown in FIG. 1, after the first adhesive layer is formed on the first fixed substrate, the element forming substrate is bonded. Or a method of forming the first adhesive layer on the element forming substrate and then bonding the first fixed substrate.

【0012】また、プラスチック支持体からなる素子形
成基板及び第2固定基板としては厚さ10μm以上の樹
脂基板、例えばPES(ポリエチレンサルファイル)、
PC(ポリカーボネート)、PET(ポリエチレンテレ
フタレート)もしくはPEN(ポリエチレンナフタレー
ト)を用いることができる。なお、第1の固定基板上に
接着層を形成した後、その上に有機樹脂層(ポリイミド
層、ポリアミド層、ポリイミドアミド層、BCB(ベン
ゾシクロブテン)層等)を成膜したものを素子形成基板
と呼んでもよい。
As the element forming substrate and the second fixed substrate made of a plastic support, a resin substrate having a thickness of 10 μm or more, for example, PES (polyethylene sulfide),
PC (polycarbonate), PET (polyethylene terephthalate) or PEN (polyethylene naphthalate) can be used. After forming an adhesive layer on the first fixed substrate, an organic resin layer (polyimide layer, polyamide layer, polyimide amide layer, BCB (benzocyclobutene) layer, etc.) was formed thereon to form an element. It may be called a substrate.

【0013】また、素子形成基板としては、金属基板、
例えばステンレス基板を用いることもできる。その場合
は金属基板上に下地絶縁膜を形成して必要な素子を形成
すればよい。薄い金属基板(厚さ10〜200μm)を
用いることによって軽量化、薄型化が図れるとともに可
撓性を有する反射型の液晶表示装置を得ることできる。
Further, as the element forming substrate, a metal substrate,
For example, a stainless steel substrate can be used. In that case, a required element may be formed by forming a base insulating film over a metal substrate. By using a thin metal substrate (thickness: 10 to 200 μm), it is possible to obtain a reflection-type liquid crystal display device which can be reduced in weight and thickness and has flexibility.

【0014】また、第1固定基板を分離するのは、素子
形成基板上に必要な素子を形成し、第2固定基板を貼り
合わせた後に行うが、その手段としてレーザー光の照射
により第1接着層の全部または一部を気化させる方法を
用いる。また、レーザー光の照射に代えて、例えば、特
開平8−288522号公報に記載されたエッチングに
より第1固定基板を分離する方法や、第1接着層に対し
て流体(圧力が加えられた液体もしくは気体)を噴射す
ることにより第1固定基板を分離する方法(代表的には
ウォータージェット法)を用いてもよいし、これらを組
み合わせて用いてもよい。
The separation of the first fixed substrate is performed after forming necessary elements on the element forming substrate and bonding the second fixed substrate. A method of vaporizing all or a part of the layer is used. Also, instead of laser beam irradiation, for example, a method of separating the first fixed substrate by etching described in Japanese Patent Application Laid-Open No. 8-288522, or a method of applying a fluid (liquid under pressure) to the first adhesive layer Alternatively, a method (typically, a water jet method) of separating the first fixed substrate by injecting a gas may be used, or a combination thereof may be used.

【0015】レーザー光としては、パルス発振型または
連続発光型のエキシマレーザーやYAGレーザー、YV
4レーザーを用いることができる。図3(D)に示す
ようにレーザー光を裏面側から第1固定基板を通過させ
て第1接着層を照射して第1接着層のみを気化させて第
1固定基板を分離もしくは剥離する。従って、第1固定
基板としては少なくとも照射するレーザー光が通過する
基板、代表的には透光性を有する基板、例えばガラス基
板、石英基板等を用い、さらに素子形成基板よりも厚さ
の厚いものが好ましい。
As the laser light, a pulse oscillation type or continuous emission type excimer laser, YAG laser, YV
An O 4 laser can be used. As shown in FIG. 3D, a laser beam is passed through the first fixed substrate from the back surface and irradiates the first adhesive layer to vaporize only the first adhesive layer, thereby separating or separating the first fixed substrate. Therefore, as the first fixed substrate, at least a substrate through which a laser beam to be irradiated passes, typically, a substrate having a light-transmitting property, such as a glass substrate or a quartz substrate, is used. Is preferred.

【0016】本発明においては、レーザー光が第1固定
基板を通過させるため、レーザー光の種類と第1固定基
板を適宜選択する必要がある。例えば、第1固定基板と
して石英基板を用いるのであれば、YAGレーザー(基
本波(1064nm)、第2高調波(532nm)、第
3高調波(355nm)、第4高調波(266nm)あ
るいはエキシマレーザー(波長308nm)を用い、線
状ビームを形成し、石英基板を通過させればよい。な
お、エキシマレーザーはガラス基板を通過しない。従っ
て、第1固定基板としてガラス基板を用いるのであれば
YAGレーザーの基本波、第2高調波、または第3高調
波を用い、好ましくは第2高調波(波長532nm)を
用いて線状ビームを形成し、ガラス基板を通過させれば
よい。
In the present invention, since the laser beam passes through the first fixed substrate, it is necessary to appropriately select the type of the laser beam and the first fixed substrate. For example, if a quartz substrate is used as the first fixed substrate, a YAG laser (a fundamental wave (1064 nm), a second harmonic (532 nm), a third harmonic (355 nm), a fourth harmonic (266 nm), or an excimer laser) (Wavelength: 308 nm), a linear beam may be formed and passed through a quartz substrate, and an excimer laser does not pass through a glass substrate, so that if a glass substrate is used as the first fixed substrate, a YAG laser is used. A linear beam may be formed using the fundamental wave, the second harmonic, or the third harmonic, preferably using the second harmonic (wavelength: 532 nm), and may be transmitted through the glass substrate.

【0017】また、第1接着層としては有機物を用い、
好ましくは照射するレーザー光で全部または一部が気化
するものを用いる。また、効率よく第1接着層のみにレ
ーザー光を吸収させるために、第1接着層がレーザー光
を吸収する特性を有するもの、例えば、YAGレーザー
の第2高調波を用いる場合、有色、あるいは黒色(例え
ば、黒色着色剤を含む樹脂材料)のものを用いることが
望ましい。ただし、第1接着層は素子形成工程における
熱処理によって気化しないものを用いる。また、第1接
着層は単層であっても積層であってもよく、図2に示し
たように第1接着層と素子形成基板の間にアモルファス
シリコン膜またはDLC膜を設ける構成としてもよい。
Further, an organic material is used as the first adhesive layer,
Preferably, a laser beam which is entirely or partially vaporized by the irradiated laser beam is used. In order to efficiently absorb laser light only in the first adhesive layer, the first adhesive layer has a property of absorbing laser light, for example, when a second harmonic of a YAG laser is used, it is colored or black. (For example, a resin material containing a black colorant) is preferably used. However, a material that does not vaporize by heat treatment in the element formation step is used for the first adhesive layer. Further, the first adhesive layer may be a single layer or a stacked layer, and may have a structure in which an amorphous silicon film or a DLC film is provided between the first adhesive layer and the element formation substrate as shown in FIG. .

【0018】このような構成とすることによって、素子
形成基板の厚さが非常に薄い、具体的には50μm〜3
00μm、好ましくは150μm〜200μmの厚さの
基板を用いても、信頼性の高い液晶表示装置を得ること
ができる。また、従来ある公知の製造装置を用いて、こ
のように厚さの薄い基板上に素子形成を行うことは困難
であったが、本発明は第1固定基板に貼り合わせて素子
形成を行うため、装置の改造を行うことなく厚さの厚い
基板を用いた製造装置を使用することができる。また、
素子形成工程中において、素子形成基板を素子形成基板
上に形成される絶縁膜と、第1固定基板とで挟まれた状
態とすることで素子形成基板の耐熱性を向上させること
ができる。
With this configuration, the thickness of the element forming substrate is very small, specifically, 50 μm to 3 μm.
Even with a substrate having a thickness of 00 μm, preferably 150 μm to 200 μm, a highly reliable liquid crystal display device can be obtained. In addition, although it was difficult to form an element on such a thin substrate using a known known manufacturing apparatus, the present invention is intended to perform element formation by bonding to a first fixed substrate. In addition, a manufacturing apparatus using a thick substrate can be used without modifying the apparatus. Also,
During the element formation step, the heat resistance of the element formation substrate can be improved by holding the element formation substrate between the insulating film formed on the element formation substrate and the first fixed substrate.

【0019】本明細書で開示する発明の構成は、第1固
定基板と素子形成基板とを該素子形成基板に設けられた
第1接着層で貼り合わせ、該素子形成基板を貼り合わせ
た後に絶縁膜を形成し、該絶縁膜の上にTFT素子及び
画素電極を形成し、該画素電極の上に第2接着層で第2
固定基板を貼り合わせた後、レーザー光の照射により前
記第1接着層を除去して前記第1固定基板を分離するこ
とを特徴とする半導体装置の作製方法である。
According to the structure of the invention disclosed in this specification, a first fixed substrate and an element forming substrate are bonded to each other with a first adhesive layer provided on the element forming substrate, and the insulating is performed after the element forming substrate is bonded. A TFT element and a pixel electrode are formed on the insulating film, and a second adhesive layer is formed on the pixel electrode with a second adhesive layer.
A method for manufacturing a semiconductor device, comprising: after bonding a fixed substrate, removing the first adhesive layer by irradiating a laser beam to separate the first fixed substrate.

【0020】また、他の発明の構成は、第1固定基板と
素子形成基板とを前記固定基板に設けられた第1接着層
で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁
膜を形成し、該絶縁膜の上にTFT素子及び画素電極を
形成し、該画素電極の上に第2接着層で第2固定基板を
貼り合わせた後、レーザー光の照射により前記第1接着
層を除去して前記第1固定基板を分離することを特徴と
する半導体装置の作製方法である。
In another aspect of the invention, a first fixed substrate and an element forming substrate are attached to each other with a first adhesive layer provided on the fixed substrate, and an insulating film is formed after the element forming substrate is attached. Forming a TFT element and a pixel electrode on the insulating film, bonding a second fixed substrate on the pixel electrode with a second adhesive layer, and removing the first adhesive layer by irradiating a laser beam; And separating the first fixed substrate.

【0021】上記各構成において、前記画素電極と前記
第2固定基板との間に液晶材料を備え、前記液晶材料
は、前記素子形成基板と前記第2固定基板とを貼り合わ
せる前記第2接着層(シール材等)で保持することを特
徴とする半導体装置の作製方法。
In each of the above structures, a liquid crystal material is provided between the pixel electrode and the second fixed substrate, and the liquid crystal material is used for bonding the element forming substrate and the second fixed substrate to each other. (E.g., a sealing material).

【0022】また、上記各構成において、前記素子形成
基板と第1接着層の間には、非晶質シリコン薄膜を形成
してもよい。また、前記素子形成基板と第1接着層の間
には、ダイヤモンド状炭素薄膜を形成してもよい。
In each of the above structures, an amorphous silicon thin film may be formed between the element forming substrate and the first adhesive layer. Further, a diamond-like carbon thin film may be formed between the element forming substrate and the first adhesive layer.

【0023】また、上記各構成において、前記第1接着
層は、顔料や染料を用いて有色または黒色としてレーザ
ー光を吸収するようにしてもよい。
In each of the above structures, the first adhesive layer may be colored or black using a pigment or a dye to absorb the laser beam.

【0024】上記各構成において、前記素子形成基板及
び前記第2固定基板は有機樹脂からなる支持体(可撓性
のプラスチックフィルムもしくはプラスチック基板を含
む)であることを特徴としている。また、前記素子形成
基板及び前記第2固定基板としては、第1固定基板と比
べて厚さの薄いものを用いる。
In each of the above structures, the element forming substrate and the second fixed substrate are characterized by being supports (including a flexible plastic film or a plastic substrate) made of an organic resin. Further, as the element forming substrate and the second fixed substrate, those having a smaller thickness than the first fixed substrate are used.

【0025】また、上記各構成において、前記レーザー
光の照射は、線状ビームを形成して走査させて照射する
ことを特徴としており、前記レーザー光は、パルス発振
型または連続発光型のエキシマレーザーや、YAGレー
ザーや、YVO4レーザーを用いることができる。
Further, in each of the above structures, the laser beam is irradiated by forming a linear beam and scanning the laser beam, and the laser beam is a pulse oscillation type or continuous emission type excimer laser. Alternatively, a YAG laser or a YVO 4 laser can be used.

【0026】また、上記各構成において、前記レーザー
光の照射は、前記第1固定基板の裏面側から前記第1固
定基板を通過させて、前記第1固定基板の表面側に設け
られた前記第1接着層に前記レーザー光を照射すること
を特徴としている。従って、前記第1固定基板は、使用
するレーザー光を透過することが好ましい。
Further, in each of the above structures, the laser light is applied by passing the first fixed substrate from the back side of the first fixed substrate through the first fixed substrate and providing the laser light on the front surface of the first fixed substrate. The method is characterized in that the laser beam is applied to one adhesive layer. Therefore, it is preferable that the first fixed substrate transmits a laser beam to be used.

【0027】また、上記各構成に記載された半導体装置
とは、透過型の液晶表示装置または反射型の液晶表示装
置であることを特徴としている。
The semiconductor device described in each of the above structures is a transmission type liquid crystal display device or a reflection type liquid crystal display device.

【0028】[0028]

【発明の実施の形態】本願発明の実施形態について、以
下に説明する。
Embodiments of the present invention will be described below.

【0029】まず、第1固定基板101と素子形成基板
103とを貼り合わせるが、図1に示したように2通り
の貼り合わせ方法がある。
First, the first fixed substrate 101 and the element forming substrate 103 are bonded. As shown in FIG. 1, there are two bonding methods.

【0030】一つ目の方法は、第1固定基板101上に
第1接着層102を設けた後、第1固定基板101と素
子形成基板103とを貼り合わせる方法である。(図1
(A1))なお、貼り合わせ後の状態を図1(B1)に
示した。
The first method is to provide the first adhesive layer 102 on the first fixed substrate 101 and then bond the first fixed substrate 101 and the element forming substrate 103 together. (Figure 1
(A1)) The state after bonding is shown in FIG. 1 (B1).

【0031】また、二つ目の方法は、素子形成基板10
3に第1接着層102を設けた後、第1固定基板101
と素子形成基板103とを貼り合わせる方法である。
(図1(A2))なお、貼り合わせ後の状態を図1(B
2)に示した。
In the second method, the element forming substrate 10
3, after the first adhesive layer 102 is provided, the first fixed substrate 101
And the element formation substrate 103.
(FIG. 1 (A2)) The state after bonding is shown in FIG.
It was shown in 2).

【0032】また、ここでは図示しないが、第1固定基
板上に第1接着層を形成した後、その上に有機樹脂層
(ポリイミド層、ポリアミド層、ポリイミドアミド層
等)を成膜したものを素子形成基板と同等なものとして
もよい。
Although not shown here, after forming a first adhesive layer on a first fixed substrate, an organic resin layer (polyimide layer, polyamide layer, polyimide amide layer, etc.) is formed thereon. It may be equivalent to an element forming substrate.

【0033】また、図2(A)に示したように、第1接
着層202Bと素子形成基板203の間にa―Si(ア
モルファスシリコン)層202Aを設ける構成としても
よい。後の工程で、このa―Si層にレーザー光を照射
することにより第1固定基板201を剥離させてもよ
い。第1固定基板201が分離または剥離しやすいよう
にするため水素を多く含むa―Si層を用いることが好
ましい。レーザー光を照射することによりa―Si層に
含まれる水素を気化させて第1固定基板を分離または剥
離する。
As shown in FIG. 2A, an a-Si (amorphous silicon) layer 202A may be provided between the first adhesive layer 202B and the element forming substrate 203. In a later step, the first fixed substrate 201 may be separated by irradiating the a-Si layer with a laser beam. It is preferable to use an a-Si layer containing a large amount of hydrogen so that the first fixed substrate 201 is easily separated or separated. By irradiating a laser beam, hydrogen contained in the a-Si layer is vaporized to separate or separate the first fixed substrate.

【0034】また、図2(B)に示したように、第1接
着層205Bと素子形成基板206の間に、素子形成基
板206を保護するためのDLC膜(具体的にはダイヤ
モンドライクカーボン膜)を設けてもよい。なお、第1
固定基板204は、図1中に示した第1固定基板101
と同一である。
As shown in FIG. 2B, a DLC film (specifically, a diamond-like carbon film) for protecting the element formation substrate 206 is provided between the first adhesive layer 205B and the element formation substrate 206. ) May be provided. The first
The fixed substrate 204 is the first fixed substrate 101 shown in FIG.
Is the same as

【0035】この場合、素子形成基板の片面もしくは両
面に保護膜としてDLC膜を膜厚2〜50nmでコーテ
ィングしたものを用いてもよい。なお、DLC膜の成膜
はスパッタ法もしくはECRプラズマCVD法を用いれ
ばよい。DLC膜の特徴としては、1550cm-1くら
いに非対称のピークを有し、1300cm-1くらいに肩
をもつラマンスペクトル分布を有する。また、微小硬度
計で測定した時に15〜25GPaの硬度を示すという
特徴をもつ。このような炭素膜は、酸素および水の侵入
を防ぐとともに樹脂基板の表面を保護する役割を持つ。
こうして、外部からの水分や酸素等のによる劣化を促す
物質が侵入することを防ぐことができる。従って、信頼
性の高い液晶表示装置が得られる。
In this case, a device in which one or both surfaces of the element forming substrate are coated with a DLC film as a protective film with a thickness of 2 to 50 nm may be used. Note that the DLC film may be formed by a sputtering method or an ECR plasma CVD method. The characteristics of the DLC film has a peak of asymmetric about 1550 cm -1, a Raman spectrum distribution with a shoulder around 1300 cm -1. Further, it has a feature of exhibiting a hardness of 15 to 25 GPa when measured with a micro hardness tester. Such a carbon film has a role of preventing oxygen and water from entering and protecting the surface of the resin substrate.
Thus, it is possible to prevent a substance that promotes deterioration due to moisture, oxygen, or the like from entering from the outside. Therefore, a highly reliable liquid crystal display device can be obtained.

【0036】また、図2(C)に示したように、第1接
着層208Cと素子形成基板209の間に、素子形成基
板を保護するための第1DLC膜208Aと、第1固定
基板207が分離または剥離しやすいようにするための
第2DLC膜208Bを設けてもよい。このような第1
DLC膜208Aとしては水素を含まない成膜条件で成
膜したものを用い、第2DLC膜208Bとしては水素
を含む成膜条件で成膜したものを用いればよい。また、
第2DLC膜208Bにレーザー光を照射することによ
り膜中に含まれる水素を気化させて第1固定基板207
を分離または剥離させてもよい。
As shown in FIG. 2C, a first DLC film 208A for protecting the element forming substrate and a first fixed substrate 207 are provided between the first adhesive layer 208C and the element forming substrate 209. A second DLC film 208B for facilitating separation or separation may be provided. Such first
As the DLC film 208A, a film formed under hydrogen-free film formation conditions may be used, and as the second DLC film 208B, a film formed under hydrogen-containing film formation conditions may be used. Also,
By irradiating the second DLC film 208B with a laser beam, the hydrogen contained in the film is vaporized to form the first fixed substrate 207.
May be separated or separated.

【0037】上記各方法によって得られる貼り合わせ後
の状態を図3(A)に示した。ここでは、図1(B1)
及び図1(B2)と同一のものを例示する。なお、符号
は図1(B1)及び図1(B2)と同じ符号を用いた。
FIG. 3 (A) shows the state after bonding obtained by each of the above methods. Here, FIG. 1 (B1)
And the same as those in FIG. 1 (B2). Note that the same reference numerals as those in FIGS. 1B1 and 1B2 are used.

【0038】次いで、素子形成基板103上に下地絶縁
膜を形成した後、その下地絶縁膜上に必要な素子を形成
する。ここでは、駆動回路104とTFT素子及び画素
電極を有する画素部105を形成した例を示す。(図3
(B))
Next, after forming a base insulating film on the element forming substrate 103, necessary elements are formed on the base insulating film. Here, an example is shown in which a driving circuit 104 and a pixel portion 105 including a TFT element and a pixel electrode are formed. (FIG. 3
(B))

【0039】次いで、第2固定基板(対向基板)106
を第2接着層(シール材)107で貼り合わせる。(図
3(C))次ぎに液晶材料108を封止保持する。第2
固定基板106としては、樹脂基板を用いればよく、片
面もしくは両面に保護膜としてDLC膜を設けたものを
用いてもよい。
Next, a second fixed substrate (counter substrate) 106
Are bonded together with a second adhesive layer (sealant) 107. (FIG. 3C) Next, the liquid crystal material 108 is sealed and held. Second
As the fixed substrate 106, a resin substrate may be used, and a substrate provided with a DLC film as a protective film on one surface or both surfaces may be used.

【0040】次いで、裏面側からレーザー光を照射して
第1接着層102の全部または一部を気化させて第1固
定基板101を分離する。(図3(D))従って、第1
接着層102はレーザー光によって層内または界面にお
いて剥離現象が生じる物質を用いる。また、レーザー光
は第1固定基板101を通過して第1接着層で吸収する
ものを適宜選択する。例えば、第1固定基板として石英
基板を用いるのであれば、YAGレーザー(基本波(1
064nm)、第2高調波(532nm)、第3高調波
(355nm)、第4高調波(266nm)あるいはエ
キシマレーザー(波長308nm)を用い、線状ビーム
を形成し、石英基板を通過させればよい。なお、エキシ
マレーザーはガラス基板を通過しない。従って、第1固
定基板としてガラス基板を用いるのであればYAGレー
ザーの基本波、第2高調波、第3高調波を用いることが
でき、好ましくは第2高調波(波長532nm)を用い
て線状ビームを形成し、ガラス基板を通過させればよ
い。
Next, the first fixed substrate 101 is separated by irradiating a laser beam from the back side to vaporize all or a part of the first adhesive layer 102. (FIG. 3D) Therefore, the first
For the adhesive layer 102, a substance which causes a peeling phenomenon in a layer or at an interface by laser light is used. Further, a laser beam that passes through the first fixed substrate 101 and is absorbed by the first adhesive layer is appropriately selected. For example, if a quartz substrate is used as the first fixed substrate, a YAG laser (basic wave (1
064 nm), the second harmonic (532 nm), the third harmonic (355 nm), the fourth harmonic (266 nm) or an excimer laser (wavelength 308 nm) to form a linear beam and pass through a quartz substrate. Good. Note that the excimer laser does not pass through the glass substrate. Therefore, if a glass substrate is used as the first fixed substrate, a fundamental wave, a second harmonic, and a third harmonic of a YAG laser can be used, and a linear wave is preferably formed using the second harmonic (wavelength 532 nm). What is necessary is just to form a beam and let it pass through a glass substrate.

【0041】なお、レーザー照射して第1固定基板を分
離する工程は、第2固定基板を貼り合わせた後に行えば
よく、液晶の注入、封止の前に行ってもよい。
The step of separating the first fixed substrate by laser irradiation may be performed after the second fixed substrate is bonded, and may be performed before injecting and sealing the liquid crystal.

【0042】そして、最終的には、樹脂基板である素子
形成基板と樹脂基板である第2固定基板とで液晶材料が
挟まれた液晶表示装置が完成する。
Finally, a liquid crystal display device in which a liquid crystal material is sandwiched between an element forming substrate as a resin substrate and a second fixed substrate as a resin substrate is completed.

【0043】また、図17に示したように、樹脂基板で
ある素子形成基板103と樹脂基板である第2固定基板
106とで素子形成層(液晶材料、画素電極、及びTF
T素子を含む)を挟んだ液晶表示装置は、多少の応力が
発生しても破損しない柔軟性(フレキシビリティ)を有
している。図17(A)は曲率を与えていないときの状
態を示し、図17(B)は曲率を与えたときの状態を示
す。図17(B)において、素子形成基板には圧縮応力
が働き、第2固定基板には引張応力が働くが、素子形成
層においては、応力がほとんど働かず、中央部における
伸び縮みを±1μm以下とすることができる。なお、曲
率半径が10cmまでの曲率を与えても問題ない。
As shown in FIG. 17, the element forming substrate 103, which is a resin substrate, and the second fixed substrate 106, which is a resin substrate, have an element forming layer (liquid crystal material, pixel electrode, and TF).
The liquid crystal display device with the T element (including the T element) interposed therebetween has flexibility that does not break even if some stress is generated. FIG. 17A shows a state when no curvature is given, and FIG. 17B shows a state when a curvature is given. In FIG. 17B, a compressive stress acts on the element forming substrate and a tensile stress acts on the second fixed substrate, but the stress hardly acts on the element forming layer, and the expansion and contraction in the central portion is ± 1 μm or less. It can be. It should be noted that there is no problem even if the curvature radius is given up to 10 cm.

【0044】以上の構成でなる本願発明について、以下
に示す実施例でもってさらに詳細な説明を行うこととす
る。
The present invention having the above configuration will be described in more detail with reference to the following embodiments.

【0045】[0045]

【実施例】[実施例1]本実施例は、樹脂基板である素
子形成基板と樹脂基板である第2固定基板とで液晶材料
が挟まれた液晶表示装置の作製方法の一例を図3を用い
て示す。なお、ここでは、全ての工程を350℃以下、
好ましくは200℃以下で行うこととする。ただし、本
発明が本実施例に限定されないことはいうまでもない。
[Embodiment 1] In this embodiment, an example of a method for manufacturing a liquid crystal display device in which a liquid crystal material is sandwiched between an element forming substrate as a resin substrate and a second fixed substrate as a resin substrate will be described with reference to FIG. Shown below. Here, all the steps are performed at 350 ° C. or less,
Preferably, it is performed at 200 ° C. or lower. However, it goes without saying that the present invention is not limited to this embodiment.

【0046】まず、第1固定基板101としてガラス基
板を用いる。そして、実施の形態に示したいずれかの方
法を用いて、第1固定基板101と樹脂基板である素子
形成基板103とを第1接着層102で貼り合わせた。
(図3(A))
First, a glass substrate is used as the first fixed substrate 101. Then, the first fixed substrate 101 and the element forming substrate 103 which is a resin substrate were bonded to each other with the first adhesive layer 102 by using any of the methods described in the embodiments.
(FIG. 3 (A))

【0047】次いで、素子形成基板103上に下地絶縁
膜を形成した後、その下地絶縁膜上に必要な素子を形成
する。ここでは、駆動回路104とTFT素子及び画素
電極を有する画素部105を形成した例を示す。(図3
(B))
Next, after forming a base insulating film on the element forming substrate 103, necessary elements are formed on the base insulating film. Here, an example is shown in which a driving circuit 104 and a pixel portion 105 including a TFT element and a pixel electrode are formed. (FIG. 3
(B))

【0048】下地絶縁膜としては、低温で成膜が可能な
スパッタ法を用いて、膜組成において酸素元素より窒素
元素を多く含む酸化窒化シリコン膜と、膜組成において
窒素元素より酸素元素を多く含む酸化窒化シリコン膜を
積層形成した。
As a base insulating film, a silicon oxynitride film containing more nitrogen than oxygen in the film composition and a film containing more oxygen than nitrogen in the film composition are formed by a sputtering method capable of forming a film at a low temperature. A silicon oxynitride film was stacked.

【0049】次いで、下地絶縁膜上に半導体層を形成す
る。半導体層の材料に限定はないが、好ましくはシリコ
ンまたはシリコンゲルマニウム(SiXGe1-X(0<X
<1))合金などで形成すると良い。本実施例では、低
温で成膜が可能なスパッタ法を用いて非晶質シリコン膜
を形成し、レーザー結晶化法により結晶質シリコン膜を
形成した。レーザー結晶化法で結晶質半導体膜を作製す
る場合には、パルス発振型または連続発光型のエキシマ
レーザーやYAGレーザー、YVO4レーザーを用いる
ことができる。
Next, a semiconductor layer is formed on the base insulating film. Although the material of the semiconductor layer is not limited, preferably, silicon or silicon germanium (Si x Ge 1-x (0 <X
<1)) It is good to form with an alloy etc. In this embodiment, an amorphous silicon film is formed by a sputtering method capable of forming a film at a low temperature, and a crystalline silicon film is formed by a laser crystallization method. When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, a YAG laser, or a YVO 4 laser can be used.

【0050】次いで、半導体層を覆うゲート絶縁膜を形
成する。本実施例では、低温で成膜が可能なスパッタ法
を用いて酸化シリコン膜を形成した。
Next, a gate insulating film covering the semiconductor layer is formed. In this embodiment, a silicon oxide film is formed by a sputtering method capable of forming a film at a low temperature.

【0051】次いで、ゲート絶縁膜上に導電層を形成す
る。導電層は、導電膜を公知の手段(熱CVD法、プラ
ズマCVD法、減圧熱CVD法、蒸着法、またはスパッ
タ法等)により成膜した後、マスクを用いて所望の形状
にパターニングして形成する。
Next, a conductive layer is formed on the gate insulating film. The conductive layer is formed by forming a conductive film by a known means (a thermal CVD method, a plasma CVD method, a reduced pressure thermal CVD method, an evaporation method, a sputtering method, or the like), and then patterning the conductive film into a desired shape using a mask. I do.

【0052】次いで、イオン注入法またはイオンドーピ
ング法を用い、半導体層にn型を付与する不純物元素ま
たはp型を付与する不純物元素を適宜、添加してLDD
領域やソース領域やドレイン領域を形成する不純物領域
を形成する。
Next, an impurity element for imparting n-type or an impurity element for imparting p-type is appropriately added to the semiconductor layer by ion implantation or ion doping, and LDD is performed.
An impurity region which forms a region, a source region, and a drain region is formed.

【0053】その後、スパッタ法により作製される窒化
シリコン膜、窒化酸化シリコン膜、または酸化シリコン
膜により層間絶縁膜を形成する。また、添加された不純
物元素は活性化処理を行う。ここでは、レーザー光の照
射を行った。レーザー光の照射に代えて、350℃以下
の加熱処理で活性化を行ってもよい。
After that, an interlayer insulating film is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by a sputtering method. The added impurity element is activated. Here, laser light irradiation was performed. Activation may be performed by heat treatment at 350 ° C. or lower instead of laser light irradiation.

【0054】次いで、公知の技術を用いてソース領域ま
たはドレイン領域に達するコンタクトホールを形成した
後、ソース電極またはドレイン電極を形成しTFTを得
る。
Next, after forming a contact hole reaching the source region or the drain region by using a known technique, a source electrode or a drain electrode is formed to obtain a TFT.

【0055】次いで、公知の技術を用いて水素化処理を
行い、全体を水素化してnチャネル型TFTまたはpチ
ャネル型TFTが完成する。本実施例では比較的低温で
行うことが可能な水素プラズマを用いて水素化処理を行
った。
Next, hydrogenation is performed using a known technique, and the whole is hydrogenated to complete an n-channel TFT or a p-channel TFT. In this embodiment, the hydrogenation treatment is performed using hydrogen plasma which can be performed at a relatively low temperature.

【0056】次いで、スパッタ法により作製される窒化
シリコン膜、窒化酸化シリコン膜、または酸化シリコン
膜により層間絶縁膜を形成する。次いで、公知の技術を
用いて画素部のドレイン電極に達するコンタクトホール
を形成した後、ITO、SnO2等の透明導電膜からな
る画素電極を形成する。本実施例では一例として透過型
の液晶表示装置の例を示したが特に限定されない。例え
ば、画素電極の材料として反射性を有する金属材料を用
い、画素電極のパターニングの変更、または幾つかの工
程の追加/削除を適宜行えば反射型の液晶表示装置を作
製することが可能である。
Next, an interlayer insulating film is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by a sputtering method. Next, after forming a contact hole reaching the drain electrode of the pixel portion by using a known technique, a pixel electrode made of a transparent conductive film such as ITO or SnO 2 is formed. In this embodiment, an example of a transmissive liquid crystal display device is described as an example, but there is no particular limitation. For example, a reflective liquid crystal display device can be manufactured by using a reflective metal material as a material of a pixel electrode and changing the patterning of the pixel electrode or adding / deleting some steps as appropriate. .

【0057】次いで、画素部及び駆動回路に含まれる素
子を全て絶縁膜(配向膜等)で覆う。
Next, all the elements included in the pixel portion and the drive circuit are covered with an insulating film (such as an alignment film).

【0058】次いで、素子形成基板に形成された素子を
全て覆う絶縁膜と第2固定基板106とを第2接着層
(シール材)107で貼り合わせる。この後、液晶材料
を注入して封止する。(図3(C))第2固定基板10
6としては、樹脂基板を用いればよく、片面もしくは両
面に保護膜としてDLC膜を設けたものを用い、対向電
極と、液晶を配向させるための配向膜を備えている。
Next, an insulating film covering all the elements formed on the element forming substrate and the second fixed substrate 106 are bonded with a second adhesive layer (sealant) 107. Thereafter, a liquid crystal material is injected and sealed. (FIG. 3C) Second fixed substrate 10
As for 6, a resin substrate may be used. A resin substrate provided with a DLC film as a protective film on one or both sides is used, and is provided with a counter electrode and an alignment film for aligning liquid crystal.

【0059】次いで、裏面側からレーザー光を照射して
第1接着層102の全部または一部を気化させて第1固
定基板101を分離する。(図3(D))本実施例で
は、第1固定基板としてガラス基板を用いるため、YA
Gレーザーの基本波、第2高調波、第3高調波を用い
る。ここでは第2高調波(波長532nm)を用いて線
状ビームを形成し、第1固定基板101であるガラス基
板を通過させて第1接着層を照射した。
Next, the first fixed substrate 101 is separated by irradiating a laser beam from the back side to vaporize all or a part of the first adhesive layer 102. (FIG. 3D) In this embodiment, since a glass substrate is used as the first fixed substrate, YA
The fundamental wave, the second harmonic, and the third harmonic of the G laser are used. Here, a linear beam was formed using a second harmonic (wavelength: 532 nm), and the first adhesive layer was irradiated by passing through a glass substrate serving as the first fixed substrate 101.

【0060】そして、最終的には、樹脂基板である素子
形成基板と樹脂基板である第2固定基板とで液晶材料を
保持した液晶表示装置が完成した。スパッタ法を用いて
各膜(絶縁膜、半導体膜、導電膜等)を形成し、全ての
プロセスを350℃以下、好ましくは200℃以下で行
うことができる。
Finally, a liquid crystal display device in which a liquid crystal material is held by an element forming substrate as a resin substrate and a second fixed substrate as a resin substrate is completed. Each film (an insulating film, a semiconductor film, a conductive film, or the like) is formed by a sputtering method, and all processes can be performed at 350 ° C. or lower, preferably 200 ° C. or lower.

【0061】[実施例2]本実施例は、pチャネル型T
FTを作製する例であり、図4を用いて説明する。
[Embodiment 2] In this embodiment, a p-channel type T
This is an example of manufacturing an FT, which will be described with reference to FIGS.

【0062】まず、第1固定基板401と第1接着層4
02(分離層)で貼りつけた素子形成基板403上に下
地絶縁膜404を形成する。下地絶縁膜404として
は、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコ
ン膜(SiOx Ny )、またはこれらの積層膜等を10
0〜500nmの膜厚範囲で用いることができ、形成手
段としては熱CVD法、プラズマCVD法、蒸着法、ス
パッタ法、減圧熱CVD法等の形成方法を用いることが
できる。
First, the first fixed substrate 401 and the first adhesive layer 4
A base insulating film 404 is formed over the element formation substrate 403 attached with 02 (separation layer). As the base insulating film 404, a silicon oxide film, a silicon nitride film, a silicon nitride oxide film (SiOxNy), a laminated film of these, or the like is used.
The film can be used in a thickness range of 0 to 500 nm. As a forming means, a forming method such as a thermal CVD method, a plasma CVD method, an evaporation method, a sputtering method, and a reduced pressure thermal CVD method can be used.

【0063】本実施例では、低温で成膜が可能なスパッ
タ法を用いて、膜組成において酸素元素より窒素元素を
多く含む酸化窒化シリコン膜と、膜組成において窒素元
素より酸素元素を多く含む酸化窒化シリコン膜を積層形
成した。
In this embodiment, a silicon oxynitride film containing more nitrogen than oxygen in the film composition and an oxide containing more oxygen than nitrogen in the film composition are formed by a sputtering method capable of forming a film at a low temperature. A silicon nitride film was stacked.

【0064】なお、第1固定基板401と第1接着層4
02(分離層)で貼りつけた素子形成基板403は上記
実施形態で示した方法により作製されるいずれのものも
適用可能である。
The first fixed substrate 401 and the first adhesive layer 4
Any element manufactured by the method described in the above embodiment can be applied to the element formation substrate 403 attached with 02 (separation layer).

【0065】次いで、下地絶縁膜上に半導体層405を
形成する。半導体層405は、非晶質構造を有する半導
体膜を公知の手段(熱CVD法、プラズマCVD法、減
圧熱CVD法、蒸着法、またはスパッタ法等)により成
膜した後、公知の結晶化処理(レーザー結晶化法、熱結
晶化法、またはニッケルなどの触媒を用いた熱結晶化法
等)を行って得られた結晶質半導体膜を所望の形状にパ
ターニングして形成する。この半導体層405の厚さは
20〜100nm(好ましくは30〜60nm)の厚さ
で形成する。結晶質半導体膜の材料に限定はないが、好
ましくはシリコンまたはシリコンゲルマニウム(SiX
Ge1-X(0<X<1))合金などで形成すると良い。
本実施例では、低温で成膜が可能なスパッタ法を用いて
非晶質シリコン膜を形成し、レーザー結晶化法により結
晶質シリコン膜を形成した。レーザー結晶化法で結晶質
半導体膜を作製する場合には、パルス発振型または連続
発光型のエキシマレーザーやYAGレーザー、YVO4
レーザーを用いることができる。
Next, a semiconductor layer 405 is formed over the base insulating film. The semiconductor layer 405 is formed by forming a semiconductor film having an amorphous structure by a known means (a thermal CVD method, a plasma CVD method, a low-pressure thermal CVD method, an evaporation method, a sputtering method, or the like), and then performing a known crystallization treatment. (A laser crystallization method, a thermal crystallization method, a thermal crystallization method using a catalyst such as nickel, or the like), and the crystalline semiconductor film obtained is patterned into a desired shape. The thickness of the semiconductor layer 405 is 20 to 100 nm (preferably 30 to 60 nm). The material of the crystalline semiconductor film is not limited, but is preferably silicon or silicon germanium (Si x
It is preferable to use a Ge 1-X (0 <X <1)) alloy or the like.
In this embodiment, an amorphous silicon film is formed by a sputtering method capable of forming a film at a low temperature, and a crystalline silicon film is formed by a laser crystallization method. When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, a YAG laser, a YVO 4
Lasers can be used.

【0066】また、半導体層405を形成した後、TF
Tのしきい値を制御するために微量な不純物元素(ボロ
ンまたはリン)のドーピングを行ってもよい。
After the formation of the semiconductor layer 405, TF
In order to control the threshold value of T, a small amount of impurity element (boron or phosphorus) may be doped.

【0067】次いで、半導体層405を覆うゲート絶縁
膜406を形成する。ゲート絶縁膜406はプラズマC
VD法またはスパッタ法を用い、厚さを40〜150n
mとしてシリコンを含む絶縁膜で形成する。本実施例で
は、低温で成膜が可能なスパッタ法を用いて酸化シリコ
ン膜を形成した。(図4(A))
Next, a gate insulating film 406 covering the semiconductor layer 405 is formed. The gate insulating film 406 is made of plasma C
Using the VD method or the sputtering method, the thickness is 40 to 150 n
m is formed of an insulating film containing silicon. In this embodiment, a silicon oxide film is formed by a sputtering method capable of forming a film at a low temperature. (FIG. 4 (A))

【0068】次いで、ゲート絶縁膜406上に導電層4
08を形成する。導電層408は、導電膜を公知の手段
(熱CVD法、プラズマCVD法、減圧熱CVD法、蒸
着法、またはスパッタ法等)により成膜した後、マスク
407を用いて所望の形状にパターニングして形成す
る。導電層408の材料としては、Ta、W、Ti、M
o、Al、Cu、Cr、Ndから選ばれた元素、または
前記元素を主成分とする合金材料若しくは化合物材料で
形成してもよい。また、リン等の不純物元素をドーピン
グした多結晶シリコン膜に代表される半導体膜を用いて
もよい。また、AgPdCu合金を用いてもよい。本実
施例では、低温で成膜が可能なスパッタ法を用いてW膜
を成膜し、パターニングした。導電層408の端部はテ
ーパー状に形成する。エッチング条件は適宣決定すれば
良いが、例えば、Wの場合にはCF4とCl2の混合ガス
を用い、基板を負にバイアスすることにより良好にエッ
チングすることができる。
Next, the conductive layer 4 is formed on the gate insulating film 406.
08 is formed. The conductive layer 408 is formed by forming a conductive film by a known method (a thermal CVD method, a plasma CVD method, a low-pressure thermal CVD method, an evaporation method, a sputtering method, or the like), and then using a mask 407 to pattern the conductive film into a desired shape. Formed. As a material of the conductive layer 408, Ta, W, Ti, M
It may be formed of an element selected from o, Al, Cu, Cr, and Nd, or an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Further, an AgPdCu alloy may be used. In this embodiment, a W film is formed and patterned by a sputtering method capable of forming a film at a low temperature. The end of the conductive layer 408 is formed in a tapered shape. The etching conditions may be appropriately determined. For example, in the case of W, etching can be favorably performed by using a mixed gas of CF 4 and Cl 2 and negatively biasing the substrate.

【0069】次いで、図4(B)に示すように、自己整
合的にソース及びドレイン領域を形成する不純物領域
(p+領域)409を形成する。この不純物領域(p+
領域)409はイオンドープ法により形成し、ボロンに
代表される周期律表第13族の元素をドーピングする。
不純物領域(p+領域)409の不純物濃度は、1×1
20〜2×1021/cm3の範囲となるようにする。
Next, as shown in FIG. 4B, an impurity region (p + region) 409 for forming source and drain regions in a self-aligned manner is formed. This impurity region (p +
The region 409 is formed by an ion doping method, and is doped with an element of Group 13 of the periodic table represented by boron.
The impurity concentration of the impurity region (p + region) 409 is 1 × 1
The range is from 0 20 to 2 × 10 21 / cm 3 .

【0070】次に、図4(C)に示すように導電層40
8の端部が後退するようにエッチングして導電層410
を形成する。本実施例の構造ではこれをゲート電極とす
る。ゲート電極の形成には2回のエッチング工程を用い
るが、そのエッチング条件は適宣決定されるものであ
る。例えば、Wの場合にはCF4とCl2の混合ガスを用
い、基板を負にバイアスすることにより良好に端部がテ
ーパー形状に加工することができる。また、CF4とC
2に酸素を混合させることにより、下地と選択性良
く、Wの異方性エッチングエッチングをすることができ
る。
Next, as shown in FIG.
8 is etched so that the end of the conductive layer 410 is set back.
To form In the structure of this embodiment, this is used as a gate electrode. Two etching steps are used to form the gate electrode, and the etching conditions are appropriately determined. For example, in the case of W can be a mixed gas of CF 4 and Cl 2, better end by biasing the substrate to negative is processed into a tapered shape. CF 4 and C
By mixing oxygen with l 2 , anisotropic etching of W can be performed with good selectivity to the base.

【0071】その後、図4(D)に示すように、導電層
410をマスクとしてp型の不純物(アクセプタ)をド
ーピングし、自己整合的に不純物領域(p−領域)41
1を形成する。不純物領域(p−領域)411の不純物
濃度は、1×1017〜2×10 19/cm3の範囲となる
ようにする。
Thereafter, as shown in FIG.
Using p-type impurity (acceptor) as a mask 410
And impurity regions (p-regions) 41 in a self-aligned manner.
Form one. Impurity of impurity region (p-region) 411
The concentration is 1 × 1017~ 2 × 10 19/ CmThreeRange
To do.

【0072】その後、スパッタ法またはプラズマCVD
法により作製される窒化シリコン膜、窒化酸化シリコン
膜により層間絶縁膜413を形成する。また、添加され
た不純物元素は活性化のために350〜500℃の加熱
処理またはレーザー光の照射を行う。さらに、公知の技
術を用いて不純物領域(p+領域)に達するコンタクト
ホールを形成した後、ソース電極またはドレイン電極4
14を形成しTFTを得る。
Thereafter, a sputtering method or a plasma CVD
An interlayer insulating film 413 is formed using a silicon nitride film or a silicon nitride oxide film manufactured by a method. The added impurity element is subjected to heat treatment at 350 to 500 ° C. or laser light irradiation for activation. Further, after forming a contact hole reaching the impurity region (p + region) using a known technique, the source electrode or the drain electrode 4 is formed.
14 are formed to obtain a TFT.

【0073】最後に公知の技術を用いて水素化処理を行
い、全体を水素化してpチャネル型TFTが完成する。
(図4(E))本実施例では比較的低温で行うことが可
能な水素プラズマを用いて水素化処理を行った。
Finally, hydrogenation is performed using a known technique, and the whole is hydrogenated to complete a p-channel TFT.
(FIG. 4E) In this embodiment, the hydrogenation treatment was performed using hydrogen plasma which can be performed at a relatively low temperature.

【0074】半導体層にはチャネル形成領域412、不
純物領域(p−領域)で形成されるLDD(Lightly Do
ped Drain)領域411、不純物領域(p+領域)で形
成されるソースまたはドレイン領域409が形成されて
いる。ここでは、pチャネル型TFTをLDD構造で示
したが、勿論シングルドレインや、或いはLDDがゲー
ト電極とオーバーラップした構造で作製することもでき
る。本実施例で示すpチャネル型TFTを用いて基本論
理回路を構成したり、さらに複雑なロジック回路(信号
分割回路、D/Aコンバータ、オペアンプ、γ補正回路
など)をも構成することができ、さらにはメモリやマイ
クロプロセッサをも形成しうる。例えば、液晶表示装置
の駆動回路を全てpチャネル型TFTで構成することも
可能である。
An LDD (Lightly Doped) formed of a channel forming region 412 and an impurity region (p− region) is formed in the semiconductor layer.
A source or drain region 409 formed of a ped drain region 411 and an impurity region (p + region) is formed. Here, the p-channel TFT is shown with an LDD structure, but it can be of course also manufactured with a single drain or a structure in which the LDD overlaps with the gate electrode. A basic logic circuit can be formed using the p-channel type TFT described in this embodiment, or a more complicated logic circuit (a signal division circuit, a D / A converter, an operational amplifier, a gamma correction circuit, and the like) can be formed. Further, a memory or a microprocessor may be formed. For example, all the driving circuits of the liquid crystal display device can be configured by p-channel TFTs.

【0075】また、本実施例は実施例1と組み合わせる
ことが可能である。
This embodiment can be combined with the first embodiment.

【0076】[実施例3]本実施例は、nチャネル型T
FTを作製する例であり、図5を用いて説明する。な
お、図4(A)と図5(A)は同一であるため、同じ符
号を用い、ここでは作製工程の説明を省略する。
[Embodiment 3] In this embodiment, an n-channel type T
This is an example of manufacturing an FT, which will be described with reference to FIGS. Note that FIGS. 4A and 5A are the same, and thus the same reference numerals are used and description of the manufacturing process is omitted here.

【0077】実施例2に従って図5(A)の状態を得た
後、光露光プロセスによりレジストによるマスク415
を形成し、半導体膜405にイオン注入またはイオンド
ープ法によりn型の不純物(ドナー)をドーピングす
る。(図5(B))作製される不純物領域(n−領域)
416において、ドーピングされる濃度は1×1017
2×1019/cm3の範囲となるようにする。
After obtaining the state of FIG. 5A according to the second embodiment, a resist mask 415 is formed by a light exposure process.
Is formed, and the semiconductor film 405 is doped with an n-type impurity (donor) by ion implantation or ion doping. (FIG. 5B) Impurity region (n-region) to be manufactured
At 416, the doping concentration is between 1 × 10 17 and
The range is set to 2 × 10 19 / cm 3 .

【0078】次いで、絶縁膜406上には、タンタル、
タングステン、チタン、アルミニウム、モリブデンから
選ばれた一種または複数種の元素を成分とする導電性材
料でゲート電極417を形成する。(図5(C))ゲー
ト電極417の一部は不純物領域(n−領域)416と
ゲート絶縁膜を介して一部が重なるように形成する。
Next, on the insulating film 406, tantalum,
The gate electrode 417 is formed using a conductive material containing one or more elements selected from tungsten, titanium, aluminum, and molybdenum. (FIG. 5C) A part of the gate electrode 417 is formed so as to partially overlap with the impurity region (n− region) 416 via the gate insulating film.

【0079】その後、図5(D)に示すように、ゲート
電極417をマスクとしてn型の不純物(ドナー)をド
ーピングし、自己整合的に不純物領域(n+領域)41
8を形成する。不純物領域(n+領域)418の不純物
濃度は、1×1017〜2×1019/cm3の範囲となる
ようにする。
Thereafter, as shown in FIG. 5D, an n-type impurity (donor) is doped using the gate electrode 417 as a mask, and the impurity region (n + region) 41 is self-aligned.
8 is formed. The impurity concentration of the impurity region (n + region) 418 is set to be in a range of 1 × 10 17 to 2 × 10 19 / cm 3 .

【0080】その後、プラズマCVD法により作製され
る窒化シリコン膜、窒化酸化シリコン膜により層間絶縁
膜419を形成する。また、添加された不純物元素は活
性化のために350〜500℃の加熱処理またはレーザ
ー光の照射を行う。さらに、公知の技術を用いて不純物
領域(n+領域)に達するコンタクトホールを形成した
後、ソース電極またはドレイン電極420を形成しTF
Tを得る。
After that, an interlayer insulating film 419 is formed using a silicon nitride film and a silicon nitride oxide film manufactured by a plasma CVD method. The added impurity element is subjected to heat treatment at 350 to 500 ° C. or laser light irradiation for activation. Further, after forming a contact hole reaching the impurity region (n + region) by using a known technique, a source electrode or a drain electrode 420 is formed, and TF
Get T.

【0081】最後に公知の技術を用いて水素化処理を行
い、全体を水素化してnチャネル型TFTが完成する。
(図5(E))本実施例では比較的低温で行うことが可
能な水素プラズマを用いて水素化処理を行った。
Finally, hydrogenation is performed by using a known technique, and the whole is hydrogenated to complete an n-channel TFT.
(FIG. 5E) In this example, the hydrogenation treatment was performed using hydrogen plasma which can be performed at a relatively low temperature.

【0082】半導体層にはチャネル形成領域419、不
純物領域(n−領域)で形成されるLDD(Lightly Do
ped Drain)領域416、不純物領域(n+領域)で形
成されるソースまたはドレイン領域418が形成されて
いる。また、LDD領域416はゲート電極417とオ
ーバーラップして形成され、ドレイン端における電界の
集中を緩和して、ホットキャリアによる劣化を防いでい
る。勿論シングルドレインや、LDD構造でnチャネル
型TFTを作製することもできる。本実施例で示すnチ
ャネル型TFTを用いて基本論理回路を構成したり、さ
らに複雑なロジック回路(信号分割回路、D/Aコンバ
ータ、オペアンプ、γ補正回路など)をも構成すること
ができ、さらにはメモリやマイクロプロセッサをも形成
しうる。例えば、液晶表示装置の駆動回路を全てnチャ
ネル型TFTで構成することも可能である。
In the semiconductor layer, an LDD (Lightly Doped) formed by a channel forming region 419 and an impurity region (n-region) is formed.
A source or drain region 418 formed by a ped drain region 416 and an impurity region (n + region) is formed. Further, the LDD region 416 is formed so as to overlap with the gate electrode 417, and the concentration of the electric field at the drain end is reduced, thereby preventing deterioration due to hot carriers. Of course, an n-channel TFT having a single drain or LDD structure can also be manufactured. A basic logic circuit can be formed using the n-channel TFT shown in this embodiment, or a more complicated logic circuit (a signal division circuit, a D / A converter, an operational amplifier, a gamma correction circuit, and the like) can be formed. Further, a memory or a microprocessor may be formed. For example, all the driving circuits of the liquid crystal display device can be configured by n-channel TFTs.

【0083】また、本実施例は実施例1と組み合わせる
ことが可能である。
This embodiment can be combined with the first embodiment.

【0084】[実施例4]本実施例は、nチャネル型T
FTとpチャネル型TFTとを相補的に組み合わせたC
MOS回路を作製する例であり、図6、図7を用いて説
明する。
[Embodiment 4] In this embodiment, an n-channel type T
C that complementarily combines FT and p-channel TFT
This is an example of manufacturing a MOS circuit, which will be described with reference to FIGS.

【0085】実施例2に従って、第1固定基板と第1接
着層(分離層)で貼りつけた素子形成基板上に下地絶縁
膜を形成した後、半導体層501、502を形成する。
(図6(A))
According to the second embodiment, after a base insulating film is formed on an element forming substrate bonded to a first fixed substrate and a first adhesive layer (separation layer), semiconductor layers 501 and 502 are formed.
(FIG. 6 (A))

【0086】次いで、スパッタ法によりゲート絶縁膜5
03と第1導電膜504と第2導電膜505を形成す
る。(図6(B))本実施例では、第1導電膜504を
窒化タンタルまたはチタンで50〜100nmの厚さに
形成し、第2導電膜505をタングステンで100〜3
00nmの厚さに形成する。
Next, the gate insulating film 5 is formed by sputtering.
03, a first conductive film 504, and a second conductive film 505 are formed. (FIG. 6B) In this embodiment, the first conductive film 504 is formed of tantalum nitride or titanium to a thickness of 50 to 100 nm, and the second conductive film 505 is formed of tungsten to 100 to 3 nm.
It is formed to a thickness of 00 nm.

【0087】次に図6(C)に示すように、レジストに
よるマスク506を形成し、ゲート電極を形成するため
の第1のエッチング処理を行う。エッチング方法に限定
はないが、好適にはICP(Inductively Coupled Plas
ma:誘導結合型プラズマ)エッチング法を用いる。エッ
チング用ガスにCF4とCl2を混合し、0.5〜2P
a、好ましくは1Paの圧力でコイル型の電極に500
WのRF(13.56MHz)電力を投入してプラズマ
を生成して行う。基板側(試料ステージ)にも100W
のRF(13.56MHz)電力を投入し、実質的に負
の自己バイアス電圧を印加する。CF4とCl2を混合し
た場合にはタングステン膜、窒化タンタル膜及びチタン
膜の場合でも、それぞれ同程度の速度でエッチングする
ことができる。
Next, as shown in FIG. 6C, a mask 506 made of a resist is formed, and a first etching process for forming a gate electrode is performed. There is no limitation on the etching method, but preferably, ICP (Inductively Coupled Plas) is used.
ma: Inductively coupled plasma) etching method is used. Mixture of CF 4 and Cl 2 as etching gas, 0.5~2P
a, preferably 500 at the pressure of 1 Pa
The plasma is generated by applying RF (13.56 MHz) power of W. 100W on substrate side (sample stage)
(13.56 MHz) power, and a substantially negative self-bias voltage is applied. When CF 4 and Cl 2 are mixed, etching can be performed at substantially the same rate even in the case of a tungsten film, a tantalum nitride film, and a titanium film.

【0088】上記エッチング条件では、レジストによる
マスクの形状と、基板側に印加するバイアス電圧の効果
により端部をテーパー形状とすることができる。テーパ
ー部の角度は15〜45°となるようにする。また、ゲ
ート絶縁膜上に残渣を残すことなくエッチングするため
には、10〜20%程度の割合でエッチング時間を増加
させると良い。W膜に対する酸化窒化シリコン膜の選択
比は2〜4(代表的には3)であるので、オーバーエッ
チング処理により、酸化窒化シリコン膜が露出した面は
20〜50nm程度エッチングされる。こうして、第1
のエッチング処理により第1導電膜と第2導電膜から成
る第1形状の導電層507、508(第1の導電層50
7a、508aと第2導電層507b、508b)を形
成する。509はゲート絶縁膜であり、第1の形状の導
電層で覆われない領域は20〜50nm程度エッチング
され薄くなる。
Under the above etching conditions, the end can be tapered due to the shape of the resist mask and the effect of the bias voltage applied to the substrate side. The angle of the tapered portion is set to 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, the etching time may be increased by about 10 to 20%. Since the selectivity of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the exposed surface of the silicon oxynitride film is etched by about 20 to 50 nm by the over-etching process. Thus, the first
The first shape conductive layers 507 and 508 (the first conductive layer 50) including the first conductive film and the second conductive film
7a, 508a and second conductive layers 507b, 508b) are formed. Reference numeral 509 denotes a gate insulating film, and a region which is not covered with the first shape conductive layer is etched to be thin by about 20 to 50 nm.

【0089】次いで、レジストマスクをそのままの状態
としたまま、図6(D)に示すように第2のエッチング
処理を行う。エッチングはICPエッチング法を用い、
エッチングガスにCF4とCl2とO2を混合して、1P
aの圧力でコイル型の電極に500WのRF電力(1
3.56MHz)を供給してプラズマを生成する。基板
側(試料ステージ)には50WのRF(13.56MH
z)電力を投入し、第1のエッチング処理に比べ低い自
己バイアス電圧を印加する。このような条件によりタン
グステン膜を異方性エッチングし、第1の導電層である
窒化タンタル膜またはチタン膜を残存させるようにす
る。こうして、第2形状の導電層509、510(第1
の導電膜509a、510aと第2の導電膜509b、
510b)を形成する。511はゲート絶縁膜であり、
第2の形状の導電層509、510で覆われない領域は
除去された。なお、ここでは除去した例を示したが絶縁
膜を薄く残してもよい。
Next, a second etching process is performed while keeping the resist mask as it is, as shown in FIG. Etching is performed using ICP etching method.
Mix CF 4 , Cl 2 and O 2 in the etching gas
RF power of 500 W (1
(3.56 MHz) to generate plasma. 50 W RF (13.56 MH) on the substrate side (sample stage)
z) Power is applied and a self-bias voltage lower than that in the first etching process is applied. Under such conditions, the tungsten film is anisotropically etched so that the tantalum nitride film or the titanium film as the first conductive layer is left. Thus, the second shape conductive layers 509 and 510 (first
Conductive films 509a and 510a and a second conductive film 509b,
510b) is formed. 511 is a gate insulating film,
Regions not covered by the second shape conductive layers 509 and 510 were removed. Here, an example in which the insulating film is removed is shown, but the insulating film may be left thin.

【0090】そして、第1のドーピング処理を行いn型
の不純物(ドナー)をドーピングする。(図7(A))
その方法はイオンドープ法若しくはイオン注入法で行
う。n型を付与する不純物元素として15族に属する元
素、典型的にはリン(P)または砒素(As)を用い
る。この場合、第2形状の導電層509b、510bは
ドーピングする元素に対してマスクとなり、加速電圧を
適宣調節(例えば、70〜120keV)して、ゲート
絶縁膜511及び第2の導電膜509a、510aのテ
ーパ部を通過した不純物元素により不純物領域(n−領
域)512を形成する。例えば、不純物領域(n−領
域)におけるリン(P)濃度は1×1017〜1×1019
/cm3の範囲となるようにする。
Then, a first doping process is performed to dope an n-type impurity (donor). (FIG. 7 (A))
The method is performed by an ion doping method or an ion implantation method. As the impurity element imparting n-type, an element belonging to Group 15 of the periodic table, typically, phosphorus (P) or arsenic (As) is used. In this case, the second shape conductive layers 509b and 510b serve as a mask for the element to be doped, and the acceleration voltage is appropriately adjusted (for example, 70 to 120 keV), so that the gate insulating film 511 and the second conductive film 509a are formed. An impurity region (n-region) 512 is formed by the impurity element that has passed through the tapered portion 510a. For example, the concentration of phosphorus (P) in the impurity region (n− region) is 1 × 10 17 to 1 × 10 19.
/ Cm 3 .

【0091】次いで、マスクを除去した後、マスク51
3を形成して図7(B)に示すように第2のドーピング
処理を行う。第1のドーピング処理よりもドーズ量を上
げ低加速電圧の条件でn型の不純物(ドナー)をドーピ
ングする。例えば、加速電圧を20〜60keVとし、
1×1013〜5×1014/cm2のドーズ量で行い、不
純物領域(n+領域)514を形成する。例えば、不純
物領域(n+領域)におけるリン(P)濃度は1×10
20〜1×1021/cm3の範囲となるようにする。
Next, after removing the mask, the mask 51 is removed.
3 is formed, and a second doping process is performed as shown in FIG. An n-type impurity (donor) is doped under a condition that the dose is higher than that of the first doping process and the acceleration voltage is low. For example, the acceleration voltage is set to 20 to 60 keV,
An impurity region (n + region) 514 is formed at a dose of 1 × 10 13 to 5 × 10 14 / cm 2 . For example, the phosphorus (P) concentration in the impurity region (n + region) is 1 × 10
The range is from 20 to 1 × 10 21 / cm 3 .

【0092】そして、レジストを除去した後、図7
(C)に示すように、レジストによるマスク515を形
成し、pチャネル型TFTを形成する島状半導体層50
1にp型の不純物(アクセプタ)をドーピングする。典
型的にはボロン(B)を用いる。不純物領域(p+領
域)516、517の不純物濃度は2×1020〜2×1
21/cm3となるようにし、含有するリン濃度の1.
5〜3倍のボロンを添加して導電型を反転させる。
Then, after removing the resist, FIG.
As shown in (C), a mask 515 made of resist is formed, and the island-shaped semiconductor layer 50 for forming a p-channel TFT is formed.
1 is doped with a p-type impurity (acceptor). Typically, boron (B) is used. The impurity concentration of the impurity regions (p + regions) 516 and 517 is 2 × 10 20 to 2 × 1
0 21 / cm 3, and the contained phosphorus concentration of 1.
The conductivity type is reversed by adding 5 to 3 times boron.

【0093】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。第2形状の導電層509、
510はゲート電極となる。その後、図7(D)に示す
ように、窒化シリコン膜または酸化窒化シリコン膜から
成る保護絶縁膜518をプラズマCVD法で形成する。
そして導電型の制御を目的としてそれぞれの島状半導体
層に添加された不純物元素を活性化する工程を行う。
Through the above steps, impurity regions are formed in the respective island-like semiconductor layers. A second shape conductive layer 509,
Reference numeral 510 is a gate electrode. After that, as illustrated in FIG. 7D, a protective insulating film 518 including a silicon nitride film or a silicon oxynitride film is formed by a plasma CVD method.
Then, a step of activating the impurity element added to each of the island-shaped semiconductor layers is performed for the purpose of controlling the conductivity type.

【0094】さらに、窒化シリコン膜519を形成し、
水素化処理を行う。本実施例では比較的低温で行うこと
が可能な水素プラズマを用いて水素化処理を行った。
Further, a silicon nitride film 519 is formed,
Perform hydrotreating. In this embodiment, the hydrogenation treatment is performed using hydrogen plasma which can be performed at a relatively low temperature.

【0095】層間絶縁膜520は、ポリイミド、アクリ
ルなどの有機絶縁物材料で形成する。勿論、プラズマC
VD法でTEOS(Tetraethyl Ortho silicate)を用
いて形成される酸化シリコン膜を適用しても良いが、平
坦性を高める観点からは前記有機物材料を用いることが
望ましい。
The interlayer insulating film 520 is formed of an organic insulating material such as polyimide and acrylic. Of course, plasma C
Although a silicon oxide film formed using TEOS (Tetraethyl Ortho silicate) by the VD method may be used, it is preferable to use the organic material from the viewpoint of improving flatness.

【0096】次いで、コンタクトホールを形成し、アル
ミニウム(Al)、チタン(Ti)、タンタル(Ta)
などを用いて、ソース配線またはドレイン配線521〜
523を形成する。
Next, a contact hole is formed, and aluminum (Al), titanium (Ti), tantalum (Ta) is formed.
The source wiring or the drain wiring 521 to 521
523 are formed.

【0097】以上の工程で、nチャネル型TFTとpチ
ャネル型TFTとを相補的に組み合わせたCMOS回路
を得ることができる。
Through the above steps, a CMOS circuit in which an n-channel TFT and a p-channel TFT are complementarily combined can be obtained.

【0098】pチャネル型TFTにはチャネル形成領域
524、ソース領域またはドレイン領域として機能する
不純物領域516、517を有している。
[0098] The p-channel TFT has a channel formation region 524 and impurity regions 516 and 517 functioning as a source region or a drain region.

【0099】nチャネル型TFTにはチャネル形成領域
525、ゲート電極510と重なる不純物領域512a
(Gate Overlapped Drain:GOLD領域)、ゲート電
極の外側に形成される不純物領域512b(LDD領
域)とソース領域またはドレイン領域として機能する不
純物領域514を有している。
In an n-channel type TFT, a channel formation region 525 and an impurity region 512 a overlapping with the gate electrode 510 are formed.
(Gate Overlapped Drain: GOLD region), an impurity region 512b (LDD region) formed outside the gate electrode, and an impurity region 514 functioning as a source region or a drain region.

【0100】このようなCMOS回路は、アクティブマ
トリクス型の液晶表示装置の駆動回路を形成することを
可能とする。それ以外にも、このようなnチャネル型T
FTまたはpチャネル型TFTは、画素部を形成するト
ランジスタに応用することができる。
Such a CMOS circuit makes it possible to form a driving circuit for an active matrix type liquid crystal display device. In addition, such an n-channel type T
The FT or p-channel TFT can be applied to a transistor forming a pixel portion.

【0101】このようなCMOS回路を組み合わせるこ
とで基本論理回路を構成したり、さらに複雑なロジック
回路(信号分割回路、D/Aコンバータ、オペアンプ、
γ補正回路など)をも構成することができ、さらにはメ
モリやマイクロプロセッサをも形成することが可能であ
る。
A basic logic circuit can be formed by combining such CMOS circuits, or a more complicated logic circuit (signal division circuit, D / A converter, operational amplifier,
γ correction circuit), and a memory or a microprocessor can be formed.

【0102】また、本実施例は実施例1と組み合わせる
ことが可能である。
This embodiment can be combined with the first embodiment.

【0103】[実施例5]実施例3に示すnチャネル型T
FTは、チャネル形成領域となる半導体に周期表の15
族に属する元素(好ましくはリン)もしくは周期表の1
3族に属する元素(好ましくはボロン)を添加すること
によりエンハンスメント型とデプレッション型とを作り
分けることができる。
[Embodiment 5] The n-channel type T shown in Embodiment 3
FT is the value of 15 in the periodic table for a semiconductor to be a channel formation region.
Group element (preferably phosphorus) or 1 of the periodic table
By adding an element belonging to Group 3 (preferably boron), an enhancement type and a depletion type can be separately formed.

【0104】また、nチャネル型TFTを組み合わせて
NMOS回路を形成する場合、エンハンスメント型TF
T同士で形成する場合(以下、EEMOS回路という)
と、エンハンスメント型とデプレッション型とを組み合
わせて形成する場合(以下、EDMOS回路という)が
ある。
When an NMOS circuit is formed by combining n-channel TFTs, an enhancement type TF
When formed by T (hereinafter referred to as EEMOS circuit)
And an enhancement type and a depletion type (hereinafter referred to as an EDMOS circuit).

【0105】ここでEEMOS回路の例を図8(A)
に、EDMOS回路の例を図8(B)に示す。図8
(A)において、31、32はどちらもエンハンスメン
ト型のnチャネル型TFT(以下、E型NTFTとい
う)である。また、図8(B)において、33はE型N
TFT、34はデプレッション型のnチャネル型TFT
(以下、D型NTFTという)である。
Here, an example of the EEMOS circuit is shown in FIG.
FIG. 8B shows an example of the EDMOS circuit. FIG.
In (A), reference numerals 31 and 32 denote enhancement type n-channel TFTs (hereinafter, referred to as E-type NTFTs). In FIG. 8B, reference numeral 33 denotes an E-type N
TFT, 34 is a depletion type n-channel type TFT
(Hereinafter, referred to as D-type NTFT).

【0106】なお、図8(A)、(B)において、VDH
は正の電圧が印加される電源線(正電源線)であり、V
DLは負の電圧が印加される電源線(負電源線)である。
負電源線は接地電位の電源線(接地電源線)としても良
い。
In FIGS. 8A and 8B, VDH
Denotes a power supply line to which a positive voltage is applied (positive power supply line);
DL is a power supply line to which a negative voltage is applied (negative power supply line).
The negative power supply line may be a ground potential power supply line (ground power supply line).

【0107】さらに、図8(A)に示したEEMOS回
路もしくは図8(B)に示したEDMOS回路を用いて
シフトレジスタを作製した例を図9に示す。図9におい
て、40、41はフリップフロップ回路である。また、
42、43はE型NTFTであり、E型NTFT42の
ゲートにはクロック信号(CL)が入力され、E型NT
FT43のゲートには極性の反転したクロック信号(C
Lバー)が入力される。また、44で示される記号はイ
ンバータ回路であり、図9(B)に示すように、図8
(A)に示したEEMOS回路もしくは図8(B)に示
したEDMOS回路が用いられる。従って、液晶表示装
置の駆動回路を全てnチャネル型TFTで構成すること
も可能である。
FIG. 9 shows an example in which a shift register is manufactured using the EEMOS circuit shown in FIG. 8A or the EDMOS circuit shown in FIG. 8B. In FIG. 9, reference numerals 40 and 41 are flip-flop circuits. Also,
Reference numerals 42 and 43 denote E-type NTFTs. A clock signal (CL) is input to the gate of the E-type NTFT 42 and the E-type NTFT
The gate of the FT 43 has a clock signal (C
L bar) is input. The symbol indicated by 44 is an inverter circuit, and as shown in FIG.
The EEMOS circuit shown in FIG. 8A or the EDMOS circuit shown in FIG. Therefore, it is also possible to configure all the driving circuits of the liquid crystal display device with n-channel TFTs.

【0108】また、本実施例は実施例1または実施例3
と組み合わせることが可能である。
This embodiment corresponds to the first embodiment or the third embodiment.
It is possible to combine with

【0109】[実施例6]ここでは、上記実施例2〜5で
得られるTFTを用いて液晶表示装置を作製した例につ
いて図10〜図13を用い、以下に説明する。
[Embodiment 6] Here, an example in which a liquid crystal display device is manufactured using the TFTs obtained in Embodiments 2 to 5 will be described below with reference to FIGS.

【0110】同一の絶縁体上に画素部とそれを駆動する
駆動回路を有した液晶表示装置の例(但し液晶材料封止
前の状態)を図10に示す。なお、駆動回路には基本単
位となるCMOS回路を示し、画素部には一つの画素を
示す。このCMOS回路及び画素部のTFTは実施例4
に従えば得ることができる。
FIG. 10 shows an example of a liquid crystal display device having a pixel portion and a driving circuit for driving the pixel portion on the same insulator (however, before liquid crystal material sealing). Note that the driving circuit shows a CMOS circuit as a basic unit, and the pixel portion shows one pixel. The CMOS circuit and the TFT of the pixel portion are the same as those of the fourth embodiment.
It can be obtained by following.

【0111】図10において、601は第1固定基板、
602は第1接着層、603は素子形成基板であり、そ
の上にはnチャネル型TFT605とpチャネル型TF
T604からなる駆動回路608、nチャネル型TFT
からなる画素TFT606および保持容量607とが形
成されている。また、本実施例では、TFTはすべてト
ップゲート型TFTで形成されている。
In FIG. 10, reference numeral 601 denotes a first fixed substrate;
Reference numeral 602 denotes a first adhesive layer, 603 denotes an element forming substrate, on which an n-channel TFT 605 and a p-channel TF
Drive circuit 608 composed of T604, n-channel TFT
The pixel TFT 606 and the storage capacitor 607 are formed. Further, in this embodiment, all the TFTs are formed of top gate type TFTs.

【0112】pチャネル型TFT604とnチャネル型
TFT605の説明は実施例4を参照すれば良いので省
略する。また、nチャネル型TFTからなる画素TFT
606の説明は実施例1または実施例3を参照すればよ
いので省略する。また、画素TFT606はソース領域
およびドレイン領域の間に二つのチャネル形成領域を有
した構造(ダブルゲート構造)となっているが、実施例
3でのnチャネル型TFTの構造の説明を参照すれば容
易に理解できるので説明は省略する。なお、本実施例は
ダブルゲート構造に限定されることなく、チャネル形成
領域が一つ形成されるシングルゲート構造もしくは三つ
形成されるトリプルゲート構造であっても良い。
The description of the p-channel type TFT 604 and the n-channel type TFT 605 is omitted because Embodiment 4 can be referred to. Also, a pixel TFT composed of an n-channel TFT
The description of 606 can be made by referring to the first embodiment or the third embodiment, and will not be repeated. The pixel TFT 606 has a structure having two channel formation regions between a source region and a drain region (double gate structure). However, referring to the description of the structure of the n-channel TFT in Example 3, The description is omitted because it can be easily understood. Note that this embodiment is not limited to the double gate structure, and may have a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed.

【0113】また、本実施例では、画素TFTのドレイ
ン領域と接続する画素電極610を反射電極とした。そ
の画素電極610の材料としては、AlまたはAgを主
成分とする膜、またはそれらの積層膜等の反射性の優れ
た材料を用いることが望ましい。また、画素電極610
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。
In this embodiment, the pixel electrode 610 connected to the drain region of the pixel TFT is used as a reflection electrode. As the material of the pixel electrode 610, it is desirable to use a material having excellent reflectivity, such as a film containing Al or Ag as a main component or a laminated film thereof. In addition, the pixel electrode 610
It is preferable to increase the whiteness by adding a known process such as sandblasting or etching to make the surface uneven, prevent specular reflection, and scatter reflected light.

【0114】また、図12は、図10中の点線A−A’
で切断した断面図である。ゲート電極として機能する導
電層712は隣接する画素の保持容量の一方の電極を兼
ね、画素電極752と接続する半導体層753と重なる
部分で容量を形成している。また、ソース配線707と
画素電極724及び隣接する画素電極751との配置関
係は、画素電極724、751の端部をソース配線70
7上に設け、重なり部を形成することにより、迷光を遮
り遮光性を高めている。
FIG. 12 is a sectional view taken along a dotted line AA ′ in FIG.
It is sectional drawing cut | disconnected by. The conductive layer 712 functioning as a gate electrode also serves as one electrode of a storage capacitor of an adjacent pixel, and forms a capacitor in a portion overlapping with the semiconductor layer 753 connected to the pixel electrode 752. The arrangement relationship between the source wiring 707 and the pixel electrode 724 and the adjacent pixel electrode 751 is such that the ends of the pixel electrodes 724 and 751 are
By forming the overlapping portion on the base 7, stray light is blocked and light-shielding properties are enhanced.

【0115】図10の状態を得た後、画素電極610上
に配向膜を形成しラビング処理を行う。なお、本実施例
では配向膜を形成する前に、アクリル樹脂膜等の有機樹
脂膜をパターニングすることによって基板間隔を保持す
るための柱状のスペーサ(図示しない)を所望の位置に
形成した。また、柱状のスペーサに代えて、球状のスペ
ーサを基板全面に散布してもよい。
After obtaining the state shown in FIG. 10, an alignment film is formed on the pixel electrode 610, and a rubbing process is performed. In this example, before forming the alignment film, a columnar spacer (not shown) for maintaining the substrate interval was formed at a desired position by patterning an organic resin film such as an acrylic resin film. Instead of the columnar spacers, spherical spacers may be spread over the entire surface of the substrate.

【0116】次いで、第2固定基板(対向基板)を用意
する。次いで、対向基板第2固定基板上に着色層、遮光
層を形成した後、平坦化膜を形成する。次いで、平坦化
膜上に透明導電膜からなる対向電極を少なくとも画素部
に形成し、対向基板の全面に配向膜を形成し、ラビング
処理を施した。
Next, a second fixed substrate (counter substrate) is prepared. Next, after forming a coloring layer and a light-shielding layer on the counter substrate second fixed substrate, a planarizing film is formed. Next, a counter electrode made of a transparent conductive film was formed on at least the pixel portion over the flattening film, an alignment film was formed over the entire surface of the counter substrate, and rubbing treatment was performed.

【0117】そして、画素部と駆動回路が形成された素
子形成基板と第2固定基板とを第2接着層(本実施例で
はシール材)で貼り合わせる。第2接着層にはフィラー
が混入されていて、このフィラーと柱状スペーサによっ
て均一な間隔を持って2枚の基板が貼り合わせられる。
その後、両基板の間に液晶材料を注入し、封止剤(図示
せず)によって完全に封止する。液晶材料には公知の液
晶材料を用いれば良い。
Then, the element forming substrate on which the pixel portion and the driving circuit are formed and the second fixed substrate are bonded with a second adhesive layer (in this embodiment, a sealing material). A filler is mixed in the second adhesive layer, and the two substrates are bonded at a uniform interval by the filler and the columnar spacer.
Thereafter, a liquid crystal material is injected between the two substrates, and completely sealed with a sealing agent (not shown). A known liquid crystal material may be used as the liquid crystal material.

【0118】次いで、液晶の封止(または封入)工程ま
で行った後、実施の形態および実施例1に示したように
レーザー照射により第1固定基板を分離した。その後の
液晶表示装置の状態について図11を用いて説明する。
Next, after performing the step of sealing (or enclosing) the liquid crystal, the first fixed substrate was separated by laser irradiation as described in Embodiment Mode and Example 1. The subsequent state of the liquid crystal display device will be described with reference to FIG.

【0119】図11に示す上面図は、画素部、駆動回
路、FPC(フレキシブルプリント配線板:Flexible P
rinted Circuit)を貼り付ける外部入力端子、外部入力
端子と各回路の入力部までを接続する配線81などが形
成された素子形成基板と、カラーフィルタなどが設けら
れた対向基板82とがシール材83を介して貼り合わさ
れている。
FIG. 11 is a top view showing a pixel portion, a driving circuit, and an FPC (Flexible Printed Wiring Board: Flexible PWB).
A device forming substrate on which an external input terminal to which a rinted circuit is attached, a wiring 81 connecting the external input terminal to the input portion of each circuit, and the like, and a counter substrate 82 provided with a color filter and the like are made of a sealing material 83. Are pasted together.

【0120】ゲート側駆動回路84と重なるように第2
固定基板側に遮光層86aが設けられ、ソース側駆動回
路85と重なるように第2固定基板側に遮光層86bが
形成されている。また、画素部87上の第2固定基板側
に設けられたカラーフィルタ88は遮光層と、赤色
(R)、緑色(G)、青色(B)の各色の着色層とが各
画素に対応して設けられている。実際に表示する際に
は、赤色(R)の着色層、緑色(G)の着色層、青色
(B)の着色層の3色でカラー表示を形成するが、これ
ら各色の着色層の配列は任意なものとする。
The second driving circuit 84 overlaps with the gate driving circuit 84.
A light-shielding layer 86a is provided on the fixed substrate side, and a light-shielding layer 86b is formed on the second fixed substrate side so as to overlap with the source-side drive circuit 85. In the color filter 88 provided on the second fixed substrate side on the pixel portion 87, a light-shielding layer and colored layers of red (R), green (G), and blue (B) correspond to each pixel. It is provided. In actual display, a color display is formed by three colors of a red (R) coloring layer, a green (G) coloring layer, and a blue (B) coloring layer. It is optional.

【0121】ここでは、カラー化を図るためにカラーフ
ィルタ88を第2固定基板に設けているが特に限定され
ず、素子形成基板上に素子を作製する際、素子形成基板
上にカラーフィルタを形成してもよい。
Here, the color filter 88 is provided on the second fixed substrate in order to achieve colorization. However, the present invention is not particularly limited. When a device is manufactured on the element forming substrate, the color filter is formed on the element forming substrate. May be.

【0122】また、カラーフィルタにおいて隣り合う画
素の間には遮光層が設けられており、表示領域以外の箇
所を遮光している。また、ここでは、駆動回路を覆う領
域にも遮光層86a、86bを設けているが、駆動回路
を覆う領域は、後に液晶表示装置を電子機器の表示部と
して組み込む際、カバーで覆うため、特に遮光層を設け
ない構成としてもよい。また、素子形成基板上に必要な
素子を作製する際、素子形成基板に遮光層を形成しても
よい。
Further, a light-shielding layer is provided between adjacent pixels in the color filter, so that portions other than the display area are shielded from light. Here, the light-blocking layers 86a and 86b are provided also in a region covering the driving circuit. However, the region covering the driving circuit is covered with a cover when the liquid crystal display device is later incorporated as a display portion of an electronic device. A structure without a light-blocking layer may be employed. When a necessary element is manufactured over an element formation substrate, a light-shielding layer may be formed on the element formation substrate.

【0123】また、上記遮光層を設けずに、第2固定基
板と対向電極の間に、カラーフィルタを構成する着色層
を複数層重ねた積層で遮光するように適宜配置し、表示
領域以外の箇所(各画素電極の間隙)や、駆動回路を遮
光してもよい。
Further, without providing the above-mentioned light-shielding layer, between the second fixed substrate and the counter electrode, a colored layer constituting a color filter is appropriately arranged so as to be shielded from light by a stack of a plurality of layers, and the other than the display area is provided. A portion (a gap between each pixel electrode) and a driving circuit may be shielded from light.

【0124】また、外部入力端子にはベースフィルムと
配線から成るFPC89が異方性導電性樹脂で貼り合わ
されている。さらに補強板で機械的強度を高めている。
An FPC 89 composed of a base film and wiring is bonded to the external input terminal with an anisotropic conductive resin. Furthermore, the mechanical strength is enhanced by the reinforcing plate.

【0125】また、第2固定基板のみに偏光板(図示し
ない)を貼りつける。
A polarizing plate (not shown) is attached only to the second fixed substrate.

【0126】以上のようにして作製される液晶表示装置
は各種電子機器の表示部として用いることができる。
The liquid crystal display device manufactured as described above can be used as a display unit of various electronic devices.

【0127】また、本実施例は実施例1と組み合わせる
ことが可能である。
This embodiment can be combined with the first embodiment.

【0128】[実施例7]本実施例では実施例6に示した
液晶表示装置の回路構成例を図13に示す。
[Embodiment 7] In this embodiment, an example of a circuit configuration of the liquid crystal display device shown in Embodiment 6 is shown in FIG.

【0129】なお、図13(A)はアナログ駆動を行う
ための回路構成である。本実施例では、ソース側駆動回
路90、画素部91及びゲート側駆動回路92を有して
いる。なお、本明細書中において、駆動回路とはソース
側処理回路およびゲート側駆動回路を含めた総称であ
る。
FIG. 13A shows a circuit configuration for performing analog driving. In this embodiment, a source-side drive circuit 90, a pixel portion 91, and a gate-side drive circuit 92 are provided. In this specification, a drive circuit is a generic term including a source-side processing circuit and a gate-side drive circuit.

【0130】ソース側駆動回路90は、シフトレジスタ
90a、バッファ90b、サンプリング回路(トランス
ファゲート)90cを設けている。また、ゲート側駆動
回路92は、シフトレジスタ92a、レベルシフタ92
b、バッファ92cを設けている。なお、シフトレジス
タ90a、92aとしては図16に示したシフトレジス
タを用いれば良い。また、必要であればサンプリング回
路とシフトレジスタとの間にレベルシフタ回路を設けて
もよい。
The source side driving circuit 90 includes a shift register 90a, a buffer 90b, and a sampling circuit (transfer gate) 90c. The gate-side drive circuit 92 includes a shift register 92a, a level shifter 92
b, a buffer 92c is provided. Note that the shift registers shown in FIG. 16 may be used as the shift registers 90a and 92a. If necessary, a level shifter circuit may be provided between the sampling circuit and the shift register.

【0131】また、本実施例において、画素部91は複
数の画素を含み、その複数の画素に各々TFT素子が設
けられている。
In this embodiment, the pixel section 91 includes a plurality of pixels, and each of the plurality of pixels is provided with a TFT element.

【0132】これらソース側駆動回路90およびゲート
側駆動回路92を全てNチャネル型TFTで形成するこ
とができる。この場合、全ての回路は図8(A)に示し
たEEMOS回路を基本単位として形成されている。た
だし、従来のCMOS回路に比べると消費電力は若干上
がってしまう。
All of the source side drive circuit 90 and the gate side drive circuit 92 can be formed by N-channel TFTs. In this case, all circuits are formed using the EEMOS circuit shown in FIG. 8A as a basic unit. However, power consumption is slightly increased as compared with the conventional CMOS circuit.

【0133】また、これらソース側駆動回路90および
ゲート側駆動回路92を全てpチャネル型TFTで形成
することもできる。
Further, all of the source-side drive circuit 90 and the gate-side drive circuit 92 can be formed by p-channel TFTs.

【0134】なお、図示していないが、画素部91を挟
んでゲート側駆動回路92の反対側にさらにゲート側駆
動回路を設けても良い。
Although not shown, a gate-side drive circuit may be further provided on the side opposite to the gate-side drive circuit 92 with the pixel portion 91 interposed therebetween.

【0135】また、デジタル駆動させる場合は、図19
(B)に示すように、サンプリング回路の代わりにラッ
チ(A)93b、ラッチ(B)93cを設ければよい。
ソース側駆動回路93は、シフトレジスタ93a、ラッ
チ(A)93b、ラッチ(B)93c、D/Aコンバー
タ93d、バッファ93eを設けている。また、ゲート
側駆動回路95は、シフトレジスタ95a、レベルシフ
タ95b、バッファ95cを設けている。なお、シフト
レジスタ93a、95aとしては図9に示したシフトレ
ジスタを用いれば良い。また、必要であればラッチ
(B)93cとD/Aコンバータ93dとの間にレベル
シフタ回路を設けてもよい。
In the case of digital driving, FIG.
As shown in (B), a latch (A) 93b and a latch (B) 93c may be provided instead of the sampling circuit.
The source-side drive circuit 93 includes a shift register 93a, a latch (A) 93b, a latch (B) 93c, a D / A converter 93d, and a buffer 93e. The gate-side drive circuit 95 includes a shift register 95a, a level shifter 95b, and a buffer 95c. Note that the shift registers shown in FIG. 9 may be used as the shift registers 93a and 95a. If necessary, a level shifter circuit may be provided between the latch (B) 93c and the D / A converter 93d.

【0136】また、これらソース側駆動回路93および
ゲート側駆動回路95を全てNチャネル型TFTで形成
することができる。
Further, all of the source-side drive circuit 93 and the gate-side drive circuit 95 can be formed by N-channel TFTs.

【0137】また、これらソース側駆動回路93および
ゲート側駆動回路95を全てpチャネル型TFTで形成
することもできる。
Further, all of the source-side drive circuit 93 and the gate-side drive circuit 95 can be formed by p-channel TFTs.

【0138】なお、上記構成は、上記実施例2、3、ま
たは4に示した製造工程に従って実現することができ
る。また、本実施例では画素部と駆動回路の構成のみ示
しているが、本実施例の製造工程に従えば、メモリやマ
イクロプロセッサをも形成しうる。
The above configuration can be realized according to the manufacturing steps shown in the second, third, or fourth embodiment. Further, although only the configuration of the pixel portion and the drive circuit is shown in this embodiment, a memory or a microprocessor can be formed according to the manufacturing process of this embodiment.

【0139】[実施例8]本実施例では、画素部及び駆動
回路に使用するTFTを逆スタガ型TFTで構成した液
晶表示装置の例を図14に示す。図14(A)は、画素
部の画素の一つを拡大した上面図であり、図14(A)
において、点線A−A'で切断した部分が、図14
(B)の画素部の断面構造に相当する。
[Embodiment 8] In this embodiment, FIG. 14 shows an example of a liquid crystal display device in which TFTs used for a pixel portion and a driving circuit are constituted by inverted staggered TFTs. FIG. 14A is an enlarged top view of one of the pixels in the pixel portion.
In FIG. 14, the portion cut along the dotted line AA ′
This corresponds to the cross-sectional structure of the pixel portion in FIG.

【0140】図14(B)において、50aは第1固定
基板、51は第1接着層、50bは素子形成基板であ
り、まず、実施の形態に従い、第1固定基板50aと第
1接着層51(分離層)で貼りつけた素子形成基板50
bを用意する。なお、必要があれば素子形成基板上に下
地絶縁膜を形成してもよい。
In FIG. 14B, reference numeral 50a denotes a first fixed substrate, 51 denotes a first adhesive layer, and 50b denotes an element forming substrate. First, according to the embodiment, first fixed substrate 50a and first adhesive layer 51 are formed. Element forming substrate 50 bonded with (separation layer)
Prepare b. If necessary, a base insulating film may be formed over the element formation substrate.

【0141】画素部において、画素TFT部はNチャネ
ル型TFTで形成されている。基板上51にゲート電極
52が形成され、その上に窒化珪素からなる第1絶縁膜
53a、酸化珪素からなる第2絶縁膜53bが設けられ
ている。また、第2絶縁膜上には、活性層としてn+ 領
域54〜56と、チャネル形成領域57、58と、前記
n+ 型領域とチャネル形成領域の間にn- 型領域59、
60が形成される。また、チャネル形成領域57、58
は絶縁層61、62で保護される。絶縁層61、62及
び活性層を覆う第1の層間絶縁膜63にコンタクトホー
ルを形成した後、n+ 領域54に接続する配線64が形
成され、n+ 領域56に配線65が接続され、さらにそ
の上にパッシベーション膜66が形成される。そして、
その上に第2の層間絶縁膜67が形成される。さらに、
その上に第3の層間絶縁膜68が形成され、ITO、S
nO2等の透明導電膜からなる画素電極69が配線65
と接続される。また、70は画素電極69と隣接する画
素電極である。
In the pixel section, the pixel TFT section is formed by an N-channel TFT. A gate electrode 52 is formed on a substrate 51, on which a first insulating film 53a made of silicon nitride and a second insulating film 53b made of silicon oxide are provided. On the second insulating film, n + regions 54 to 56 as active layers, channel forming regions 57 and 58, an n− region 59 between the n + region and the channel forming region,
60 are formed. In addition, channel forming regions 57 and 58
Is protected by the insulating layers 61 and 62. After forming a contact hole in the first interlayer insulating film 63 covering the insulating layers 61 and 62 and the active layer, a wiring 64 connecting to the n + region 54 is formed, and a wiring 65 is connected to the n + region 56. A passivation film 66 is formed thereon. And
A second interlayer insulating film 67 is formed thereon. further,
A third interlayer insulating film 68 is formed thereon, and ITO, S
The pixel electrode 69 made of a transparent conductive film such as nO 2
Connected to Reference numeral 70 denotes a pixel electrode adjacent to the pixel electrode 69.

【0142】本実施例では一例として透過型の液晶表示
装置の例を示したが特に限定されない。例えば、画素電
極の材料として反射性を有する金属材料を用い、画素電
極のパターニングの変更、または幾つかの工程の追加/
削除を適宜行えば反射型の液晶表示装置を作製すること
が可能である。
In this embodiment, an example of a transmissive liquid crystal display device is shown as an example, but there is no particular limitation. For example, a metal material having reflectivity is used as a material of the pixel electrode, and the patterning of the pixel electrode is changed, or some steps are added / added.
If deletion is performed as appropriate, a reflective liquid crystal display device can be manufactured.

【0143】なお、本実施例では、画素部の画素TFT
のゲート配線をダブルゲート構造としているが、オフ電
流のバラツキを低減するために、トリプルゲート構造等
のマルチゲート構造としても構わない。また、開口率を
向上させるためにシングルゲート構造としてもよい。
In this embodiment, the pixel TFT in the pixel portion is
Has a double-gate structure, but a multi-gate structure such as a triple-gate structure may be used in order to reduce variation in off-state current. Further, a single gate structure may be used to improve the aperture ratio.

【0144】また、画素部の容量部は、第1絶縁膜及び
第2絶縁膜を誘電体として、容量配線71と、n+ 領域
56とで形成されている。
Further, the capacitance portion of the pixel portion is formed by the capacitance wiring 71 and the n + region 56 using the first insulating film and the second insulating film as dielectrics.

【0145】なお、図14で示した画素部はあくまで一
例に過ぎず、特に上記構成に限定されないことはいうま
でもない。
Note that the pixel portion shown in FIG. 14 is merely an example, and it is needless to say that the present invention is not particularly limited to the above configuration.

【0146】また、素子形成基板上の全てのTFTをN
チャネル型TFTとすることができる。素子形成基板上
の全てのTFTをNチャネル型TFTで構成すれば、P
チャネル型TFTを形成する工程を省略できるため、液
晶表示装置の製造工程を簡略化することができる。ま
た、それに伴って製造工程の歩留まりが向上し、液晶表
示装置の製造コストを下げることができる。
In addition, all TFTs on the element forming substrate are set to N
It can be a channel type TFT. If all the TFTs on the element forming substrate are composed of N-channel TFTs, P
Since the step of forming the channel type TFT can be omitted, the manufacturing steps of the liquid crystal display device can be simplified. In addition, the yield of the manufacturing process is improved, and the manufacturing cost of the liquid crystal display device can be reduced.

【0147】[実施例8]本実施例では、画素部及び駆動
回路に使用するTFTを全てNチャネル型TFTで構成
した液晶表示装置の例を図15に示す。なお、実施例6
の図10と同一である箇所に相当するところは同じ符号
を用いた。
[Embodiment 8] In this embodiment, FIG. 15 shows an example of a liquid crystal display device in which all the TFTs used for the pixel portion and the driver circuit are constituted by N-channel TFTs. Example 6
The same reference numerals are used for portions corresponding to the same portions as those in FIG.

【0148】図15において、601は第1固定基板、
602は第1接着層、603は素子形成基板であり、ま
ず、実施の形態に従い、第1固定基板601と第1接着
層602(分離層)で貼りつけた素子形成基板603上
に下地絶縁膜を形成する。
In FIG. 15, reference numeral 601 denotes a first fixed substrate;
Reference numeral 602 denotes a first adhesive layer, and 603, an element forming substrate. First, according to the embodiment, a base insulating film is formed on an element forming substrate 603 bonded to the first fixed substrate 601 and the first adhesive layer 602 (separation layer). To form

【0149】下地絶縁膜上にはNチャネル型TFT11
01、Nチャネル型TFT1102からなる駆動回路、
Nチャネル型TFTからなる画素TFT1103および
保持容量1104が形成されている。なお、Nチャネル
型TFTの説明は実施例3を参照すれば良いので省略す
る。
An N-channel TFT 11 is formed on the underlying insulating film.
01, a driving circuit including an N-channel TFT 1102,
A pixel TFT 1103 composed of an N-channel TFT and a storage capacitor 1104 are formed. Note that the description of the N-channel TFT is omitted since the third embodiment may be referred to.

【0150】ここでは、実施例6とは異なり、透過型の
液晶表示装置の例である。層間絶縁膜を形成した後、透
明導電膜からなる画素電極1107をパターニングによ
り形成した後、コンタクトホールを形成して画素電極1
107と画素TFT1103のドレイン領域とを接続す
る接続電極1108を形成した。また、同様にして画素
電極1107と保持容量1104における半導体領域と
を接続する接続電極1109を形成した。
Here, different from the sixth embodiment, this is an example of a transmission type liquid crystal display device. After forming an interlayer insulating film, a pixel electrode 1107 made of a transparent conductive film is formed by patterning, and a contact hole is formed to form a pixel electrode 1107.
A connection electrode 1108 for connecting the pixel 107 and the drain region of the pixel TFT 1103 was formed. Similarly, a connection electrode 1109 for connecting the pixel electrode 1107 to the semiconductor region in the storage capacitor 1104 was formed.

【0151】また、図15の状態を得た後、実施例6の
工程に従って、第2接着層で第2固定基板を貼り合わせ
た後、第1接着層602にレーザーを照射して第1固定
基板601を分離して、液晶表示装置を完成させればよ
い。
After the state shown in FIG. 15 is obtained, the second fixing substrate is bonded with the second adhesive layer according to the process of the sixth embodiment, and then the first adhesive layer 602 is irradiated with a laser to perform the first fixing. The liquid crystal display device may be completed by separating the substrate 601.

【0152】Nチャネル型TFTのみでゲート側駆動回
路およびソース側駆動回路を形成することにより画素部
および駆動回路をすべてNチャネル型TFTで形成する
ことが可能となる。従って、アクティブマトリクス型の
電気光学装置を作製する上でTFT工程の歩留まりおよ
びスループットを大幅に向上させることができ、製造コ
ストを低減することが可能となる。
By forming the gate-side driver circuit and the source-side driver circuit only with the N-channel TFT, the pixel portion and the driver circuit can all be formed with the N-channel TFT. Therefore, the yield and throughput of the TFT process in manufacturing an active matrix type electro-optical device can be significantly improved, and the manufacturing cost can be reduced.

【0153】なお、ソース側駆動回路もしくはゲート側
駆動回路のいずれか片方を外付けのICチップとする場
合にも本実施例は実施できる。
This embodiment can be implemented when either one of the source-side drive circuit and the gate-side drive circuit is an external IC chip.

【0154】また、本実施例では、E型NTFTのみを
用いて駆動回路を構成したがE型NTFTおよびD型N
TFTを組み合わせて形成してもよい。
In this embodiment, the driving circuit is constituted by using only the E-type NTFT.
It may be formed by combining TFTs.

【0155】[実施例9]本実施例では、画素部及び駆
動回路に使用するTFTを全てPチャネル型TFTで構
成した液晶表示装置の例を図16に示す。なお、実施例
6の図10と同一である箇所に相当するところは同じ符
号を用いた。
[Embodiment 9] In this embodiment, FIG. 16 shows an example of a liquid crystal display device in which TFTs used for a pixel portion and a driver circuit are all formed of P-channel TFTs. Note that the same reference numerals are used for portions corresponding to the same portions as those in FIG. 10 of the sixth embodiment.

【0156】図16において、601は第1固定基板、
602は第1接着層、603は素子形成基板であり、ま
ず、実施の形態に従い、第1固定基板601と第1接着
層602(分離層)で貼りつけた素子形成基板603上
に下地絶縁膜を形成する。
In FIG. 16, reference numeral 601 denotes a first fixed substrate;
Reference numeral 602 denotes a first adhesive layer, and 603, an element forming substrate. First, according to the embodiment, a base insulating film is formed on an element forming substrate 603 bonded to the first fixed substrate 601 and the first adhesive layer 602 (separation layer). To form

【0157】下地絶縁膜上にはPチャネル型TFT12
01、Pチャネル型TFT1202からなる駆動回路、
Pチャネル型TFTからなる画素TFT1203および
保持容量1204が形成されている。なお、Pチャネル
型TFTの説明は実施例2を参照すれば良いので省略す
る。
The P-channel type TFT 12 is formed on the underlying insulating film.
01, a driving circuit including a P-channel TFT 1202;
A pixel TFT 1203 made of a P-channel TFT and a storage capacitor 1204 are formed. Note that the description of the P-channel TFT is omitted because Embodiment 2 may be referred to.

【0158】ここでは、実施例6とは異なり、透過型の
液晶表示装置の例である。層間絶縁膜を形成した後、透
明導電膜からなる画素電極1207をパターニングによ
り形成した後、コンタクトホールを形成して画素電極1
207と画素TFT1203のドレイン領域とを接続す
る接続電極1208を形成した。また、同様にして画素
電極1207と保持容量1204における半導体領域と
を接続する接続電極1209を形成した。
Here, unlike the sixth embodiment, an example of a transmission type liquid crystal display device will be described. After forming an interlayer insulating film, a pixel electrode 1207 made of a transparent conductive film is formed by patterning, and then a contact hole is formed to form a pixel electrode 1207.
A connection electrode 1208 for connecting the drain region of the pixel TFT 1203 with the pixel electrode 207 was formed. Similarly, a connection electrode 1209 for connecting the pixel electrode 1207 to the semiconductor region in the storage capacitor 1204 was formed.

【0159】また、図16の状態を得た後、実施例6の
工程に従って、第2接着層で第2固定基板を貼り合わせ
た後、第1接着層602にレーザーを照射して第1固定
基板601を分離して、液晶表示装置を完成させればよ
い。
After the state shown in FIG. 16 is obtained, the second fixing substrate is bonded with the second adhesive layer according to the process of the sixth embodiment, and then the first adhesive layer 602 is irradiated with a laser to perform the first fixing. The liquid crystal display device may be completed by separating the substrate 601.

【0160】Pチャネル型TFTのみでゲート側駆動回
路およびソース側駆動回路を形成することにより画素部
および駆動回路をすべてPチャネル型TFTで形成する
ことが可能となる。従って、アクティブマトリクス型の
電気光学装置を作製する上でTFT工程の歩留まりおよ
びスループットを大幅に向上させることができ、製造コ
ストを低減することが可能となる。
By forming the gate-side driver circuit and the source-side driver circuit only with the P-channel TFT, the pixel portion and the driver circuit can all be formed with the P-channel TFT. Therefore, the yield and throughput of the TFT process in manufacturing an active matrix type electro-optical device can be significantly improved, and the manufacturing cost can be reduced.

【0161】なお、ソース側駆動回路もしくはゲート側
駆動回路のいずれか片方を外付けのICチップとする場
合にも本実施例は実施できる。
This embodiment can also be implemented when either the source side drive circuit or the gate side drive circuit is an external IC chip.

【0162】[実施例10]素子形成基板としては、金
属基板、例えばステンレス基板を用いることもできる。
本実施例は、その場合の例を以下に示す。
[Embodiment 10] As a device forming substrate, a metal substrate, for example, a stainless steel substrate may be used.
In this embodiment, an example in that case will be described below.

【0163】本実施例では、実施例1の素子形成基板と
して、ステンレス基板(厚さ10〜200μm)を用い
る。まず、実施の形態に従って第1固定基板とステンレ
ス基板とを第1接着層で貼り合わせる。
In this embodiment, a stainless steel substrate (thickness: 10 to 200 μm) is used as the element forming substrate of the first embodiment. First, according to the embodiment, the first fixed substrate and the stainless steel substrate are bonded with the first adhesive layer.

【0164】以降は、実施例1に従って、ステンレス基
板からなる素子形成基板上に下地絶縁膜を形成して必要
な素子を形成すればよい。なお、実施例1とは異なり、
耐熱性が高いステンレス基板を用いているため、実施例
1よりも高い温度(約500℃以下)でのプロセスを使
用してTFTを作製することができる。
Thereafter, according to the first embodiment, a necessary element may be formed by forming a base insulating film on an element forming substrate made of a stainless steel substrate. Note that, unlike the first embodiment,
Since a stainless steel substrate having high heat resistance is used, a TFT can be manufactured by using a process at a higher temperature (about 500 ° C. or lower) than in Example 1.

【0165】そして、第1固定基板を分離する際、ステ
ンレス基板を用いているため、レーザー光を照射しても
素子形成基板上に形成された素子に全く影響を与えるこ
となく第1固定基板を分離することができる。
When the first fixed substrate is separated, a stainless steel substrate is used. Therefore, even if laser light is irradiated, the first fixed substrate can be separated without affecting the elements formed on the element forming substrate at all. Can be separated.

【0166】また、ステンレス基板は遮光性を有してい
るため、本実施例の表示装置は、反射型の液晶表示装置
となる。
Further, since the stainless steel substrate has a light shielding property, the display device of this embodiment is a reflection type liquid crystal display device.

【0167】薄い金属基板(厚さ10〜200μm)を
用いることによって軽量化、薄型化が図れるとともに可
撓性を有する発光装置を得ることができる。また、金属
基板を用いているため、素子基板上に形成されたTFT
素子の放熱効果が得られる。
By using a thin metal substrate (having a thickness of 10 to 200 μm), a light-emitting device which can be reduced in weight and thickness and has flexibility can be obtained. In addition, since a metal substrate is used, a TFT formed on an element substrate is used.
A heat radiation effect of the element is obtained.

【0168】また、本実施例は、実施例1乃至9のいず
れか一と自由に組み合わせることが可能である。
This embodiment can be freely combined with any one of Embodiments 1 to 9.

【0169】[実施例11]本願発明を実施して形成さ
れた駆動回路や画素部は様々な電気光学装置(アクティ
ブマトリクス型液晶ディスプレイ、アクティブマトリク
ス型ELディスプレイ、アクティブマトリクス型ECデ
ィスプレイ)に用いることができる。即ち、それら電気
光学装置を表示部に組み込んだ電子機器全てに本願発明
を実施できる。
[Embodiment 11] A drive circuit and a pixel portion formed by implementing the present invention are used for various electro-optical devices (active matrix liquid crystal display, active matrix EL display, active matrix EC display). Can be. That is, the invention of the present application can be applied to all electronic devices in which these electro-optical devices are incorporated in a display unit.

【0170】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴ
ーグル型ディスプレイ)、カーナビゲーション、カース
テレオ、パーソナルコンピュータ、携帯情報端末(モバ
イルコンピュータ、携帯電話または電子書籍等)などが
挙げられる。それらの一例を図18及び図19に示す。
Examples of such electronic devices include a video camera, a digital camera, a head mounted display (goggle type display), a car navigation, a car stereo, a personal computer, a portable information terminal (a mobile computer, a mobile phone or an electronic book, etc.). Is mentioned. Examples of these are shown in FIGS.

【0171】図18(A)はパーソナルコンピュータで
あり、本体2001、画像入力部2002、表示部20
03、キーボード2004等を含む。本発明を画像入力
部2002、表示部2003やその他の駆動回路に適用
することができる。
FIG. 18A shows a personal computer, which includes a main body 2001, an image input section 2002, and a display section 20.
03, a keyboard 2004 and the like. The present invention can be applied to the image input unit 2002, the display unit 2003, and other driving circuits.

【0172】図18(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。本発明を表示部2102やその他の駆動回
路に適用することができる。
FIG. 18B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
6 and so on. The present invention can be applied to the display portion 2102 and other driver circuits.

【0173】図18(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示部2205等を含む。本発明は表示部2205やその
他の駆動回路に適用できる。
FIG. 18C shows a mobile computer (mobile computer), which includes a main body 2201, a camera section 2202, an image receiving section 2203, operation switches 2204, a display section 2205, and the like. The present invention can be applied to the display portion 2205 and other driving circuits.

【0174】図18(D)はゴーグル型ディスプレイで
あり、本体2301、表示部2302、アーム部230
3等を含む。本発明は表示部2302やその他の駆動回
路に適用することができる。
FIG. 18D shows a goggle type display, which comprises a main body 2301, a display section 2302, and an arm section 230.
3 and so on. The present invention can be applied to the display portion 2302 and other driving circuits.

【0175】図18(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示部2402、スピーカ部240
3、記録媒体2404、操作スイッチ2405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部2402やその
他の駆動回路に適用することができる。
FIG. 18E shows a player using a recording medium (hereinafter, referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a display section 2402, and a speaker section 240.
3, a recording medium 2404, an operation switch 2405, and the like. This player uses a DVD (D
digital Versatile Disc), CD
And the like, it is possible to perform music appreciation, movie appreciation, games, and the Internet. The present invention can be applied to the display portion 2402 and other driving circuits.

【0176】図18(F)はデジタルカメラであり、本
体2501、表示部2502、接眼部2503、操作ス
イッチ2504、受像部(図示しない)等を含む。本願
発明を表示部2502やその他の駆動回路に適用するこ
とができる。
FIG. 18F shows a digital camera, which includes a main body 2501, a display section 2502, an eyepiece section 2503, operation switches 2504, an image receiving section (not shown), and the like. The present invention can be applied to the display portion 2502 and other driving circuits.

【0177】図19(A)は携帯電話であり、本体29
01、音声出力部2902、音声入力部2903、表示
部2904、操作スイッチ2905、アンテナ2906
等を含む。本願発明を音声出力部2902、音声入力部
2903、表示部2904やその他の駆動回路に適用す
ることができる。
FIG. 19A shows a mobile phone,
01, audio output unit 2902, audio input unit 2903, display unit 2904, operation switch 2905, antenna 2906
And so on. The present invention can be applied to the audio output unit 2902, the audio input unit 2903, the display unit 2904, and other driving circuits.

【0178】図19(B)は携帯書籍(電子書籍)であ
り、本体3001、表示部3002、3003、記憶媒
体3004、操作スイッチ3005、アンテナ3006
等を含む。本発明は表示部3002、3003やその他
の駆動回路に適用することができる。
FIG. 19B shows a portable book (electronic book), which includes a main body 3001, display portions 3002 and 3003, a storage medium 3004, operation switches 3005, and an antenna 3006.
And so on. The present invention can be applied to the display units 3002 and 3003 and other driving circuits.

【0179】図19(C)はディスプレイであり、本体
3101、支持台3102、表示部3103等を含む。
本発明は表示部3103に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
FIG. 19C shows a display, which includes a main body 3101, a support 3102, a display portion 3103, and the like.
The present invention can be applied to the display portion 3103. The display of the present invention is particularly advantageous when the screen is enlarged, and is advantageous for a display having a diagonal of 10 inches or more (particularly 30 inches or more).

【0180】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例1〜10のど
のような組み合わせからなる構成を用いても実現するこ
とができる。
As described above, the applicable range of the present invention is extremely wide, and can be applied to electronic devices in all fields. Further, the electronic apparatus according to the present embodiment can be realized by using any combination of the embodiments 1 to 10.

【0181】[0181]

【発明の効果】本発明により樹脂基板である素子形成基
板と樹脂基板である第2固定基板とで素子形成層(液晶
材料、画素電極、およびTFT素子含む)を挟んだ表示
装置は、多少の応力が発生しても破損しない柔軟性(フ
レキシビリティ)を有している。
According to the present invention, a display device in which an element forming layer (including a liquid crystal material, a pixel electrode, and a TFT element) is sandwiched between an element forming substrate as a resin substrate and a second fixed substrate as a resin substrate, It has flexibility that it does not break even when stress is generated.

【0182】また、素子形成基板の厚さが非常に薄い、
具体的には50μm〜300μm、好ましくは150μ
m〜200μmの厚さの基板を用いても、信頼性の高い
液晶表示装置を得ることができる。
Further, the thickness of the element forming substrate is very small.
Specifically, 50 μm to 300 μm, preferably 150 μm
Even when a substrate having a thickness of m to 200 μm is used, a highly reliable liquid crystal display device can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 基板貼り合わせ工程を示す図。FIG. 1 is a view showing a substrate bonding step.

【図2】 貼り合わせた基板の状態を示す図。FIG. 2 is a diagram showing a state of a bonded substrate.

【図3】 作製工程を示す図。FIG. 3 illustrates a manufacturing process.

【図4】 pチャネル型TFTの作製工程を示す図。FIG. 4 is a diagram showing a manufacturing process of a p-channel TFT.

【図5】 nチャネル型TFTの作製工程を示す図。FIG. 5 is a diagram illustrating a manufacturing process of an n-channel TFT.

【図6】 CMOS回路を作製する工程を説明する
図。
FIG. 6 illustrates a process for manufacturing a CMOS circuit.

【図7】 CMOS回路を作製する工程を説明する
図。
FIG. 7 illustrates a process for manufacturing a CMOS circuit.

【図8】 NMOS回路の構成を示す図。FIG. 8 illustrates a structure of an NMOS circuit.

【図9】 シフトレジスタの構成を示す図。FIG. 9 illustrates a structure of a shift register.

【図10】 液晶表示装置の駆動回路及び画素部の断面
構造図。
FIG. 10 is a cross-sectional structure diagram of a driving circuit and a pixel portion of a liquid crystal display device.

【図11】 液晶表示装置の上面図。FIG. 11 is a top view of a liquid crystal display device.

【図12】 液晶表示装置の画素の上面図。FIG. 12 is a top view of a pixel of a liquid crystal display device.

【図13】 液晶表示装置の回路ブロック図。FIG. 13 is a circuit block diagram of a liquid crystal display device.

【図14】 液晶表示装置の画素部の上面図および断面
構造図。
14A and 14B are a top view and a cross-sectional structure diagram of a pixel portion of a liquid crystal display device.

【図15】 液晶表示装置の駆動回路及び画素部の断面
構造図。
FIG. 15 is a cross-sectional structure diagram of a driving circuit and a pixel portion of a liquid crystal display device.

【図16】 液晶表示装置の駆動回路及び画素部の断面
構造図。
FIG. 16 is a cross-sectional structural view of a driving circuit and a pixel portion of a liquid crystal display device.

【図17】 曲率を与えた状態を示す図。FIG. 17 is a diagram showing a state in which a curvature is given.

【図18】 電子機器の一例を示す図。FIG. 18 illustrates an example of an electronic device.

【図19】 電子機器の一例を示す図。FIG. 19 illustrates an example of an electronic device.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H01L 29/78 626C 5F110 H01S 3/00 627D Fターム(参考) 2H089 MA03Y NA39 NA53 NA58 QA12 QA16 TA01 TA05 TA09 2H090 HA04 HB03X HB06X HD01 JB03 JB11 JC07 LA03 2H092 HA02 JA24 JB56 MA31 MA37 NA27 PA01 PA04 RA10 5C094 AA31 AA36 BA03 BA43 CA19 CA24 DA07 DA12 DA14 DA15 EA04 EA06 EA07 EB02 FB12 FB14 FB15 GB10 HA05 HA08 HA10 5F072 AA06 AB01 AB20 YY06 5F110 AA17 BB02 BB04 BB05 CC02 CC08 DD01 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE23 EE28 EE43 EE44 EE45 FF02 FF03 FF09 FF28 FF30 GG01 GG02 GG13 GG25 GG32 GG41 GG43 GG44 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL02 HL03 HL04 HL07 HL11 HM13 HM15 NN22 NN23 NN24 NN27 NN34 NN35 NN72 NN78 PP03 PP34 QQ04 QQ11 QQ16 QQ19 QQ25 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01L 21/336 H01L 29/78 626C 5F110 H01S 3/00 627D F-term (Reference) 2H089 MA03Y NA39 NA53 NA53 NA58 QA12 QA16 TA01 TA05 TA09 2H090 HA04 HB03X HB06X HD01 JB03 JB11 JC07 LA03 2H092 HA02 JA24 JB56 MA31 MA37 NA27 PA01 PA04 RA10 5C094 AA31 AA36 BA03 BA43 CA19 CA24 DA07 DA12 DA14 DA15 EA04 EA06 EA07 HA10 EB02 FB07 AB10 FB02 AA17 BB02 BB04 BB05 CC02 CC08 DD01 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE23 EE28 EE43 EE44 EE45 FF02 FF03 FF09 FF28 FF30 NN01 GG02 GG13 GG25 GG32 J04 H23 GG43 GG43 GG43 GG43 HGG NN24 NN27 NN34 NN35 NN72 NN78 PP03 PP34 QQ04 QQ11 QQ16 QQ19 QQ25

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】第1固定基板と素子形成基板とを該素子形
成基板に設けられた第1接着層で貼り合わせ、該素子形
成基板を貼り合わせた後に絶縁膜を形成し、該絶縁膜の
上にTFT素子及び画素電極を形成し、該画素電極の上
に第2接着層で第2固定基板を貼り合わせた後、レーザ
ー光の照射により前記第1接着層を除去して前記第1固
定基板を分離することを特徴とする半導体装置の作製方
法。
A first fixing substrate and an element forming substrate are bonded to each other with a first adhesive layer provided on the element forming substrate, and an insulating film is formed after the element forming substrate is bonded; A TFT element and a pixel electrode are formed thereon, and a second fixing substrate is bonded on the pixel electrode with a second adhesive layer. Then, the first adhesive layer is removed by irradiating a laser beam. A method for manufacturing a semiconductor device, comprising separating a substrate.
【請求項2】第1固定基板と素子形成基板とを前記固定
基板に設けられた第1接着層で貼り合わせ、該素子形成
基板を貼り合わせた後に絶縁膜を形成し、該絶縁膜の上
にTFT素子及び画素電極を形成し、該画素電極の上に
第2接着層で第2固定基板を貼り合わせた後、レーザー
光の照射により前記第1接着層を除去して前記第1固定
基板を分離することを特徴とする半導体装置の作製方
法。
2. A method according to claim 1, wherein the first fixed substrate and the element forming substrate are bonded to each other with a first adhesive layer provided on the fixed substrate, and an insulating film is formed after bonding the element forming substrate. After forming a TFT element and a pixel electrode on the pixel electrode and bonding a second fixed substrate on the pixel electrode with a second adhesive layer, the first adhesive layer is removed by irradiating a laser beam to the first fixed substrate. And a method for manufacturing a semiconductor device.
【請求項3】請求項1または請求項2において、前記画
素電極と前記第2固定基板との間に液晶材料を備えるこ
とを特徴とする半導体装置の作製方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein a liquid crystal material is provided between the pixel electrode and the second fixed substrate.
【請求項4】請求項3において、前記液晶材料は、前記
素子形成基板と前記第2固定基板とを貼り合わせる前記
第2接着層で保持することを特徴とする半導体装置の作
製方法。
4. The method for manufacturing a semiconductor device according to claim 3, wherein the liquid crystal material is held by the second adhesive layer that bonds the element forming substrate and the second fixed substrate.
【請求項5】請求項1乃至4のいずれか一において、前
記第2接着層はシール材であることを特徴とする半導体
装置の作製方法。
5. The method for manufacturing a semiconductor device according to claim 1, wherein the second adhesive layer is a sealing material.
【請求項6】請求項1乃至5のいずれか一において、前
記素子形成基板と第1接着層の間には、非晶質シリコン
薄膜を形成することを特徴とする半導体装置の作製方
法。
6. The method for manufacturing a semiconductor device according to claim 1, wherein an amorphous silicon thin film is formed between the element forming substrate and the first adhesive layer.
【請求項7】請求項1乃至6のいずれか一において、前
記素子形成基板と第1接着層の間には、ダイヤモンド状
炭素薄膜を形成することを特徴とする半導体装置の作製
方法。
7. The method of manufacturing a semiconductor device according to claim 1, wherein a diamond-like carbon thin film is formed between the element forming substrate and the first adhesive layer.
【請求項8】請求項1乃至7のいずれか一において、前
記第1接着層は、有色であることを特徴とする半導体装
置の作製方法。
8. The method for manufacturing a semiconductor device according to claim 1, wherein the first adhesive layer is colored.
【請求項9】請求項1乃至7のいずれか一において、黒
色であることを特徴とする半導体装置の作製方法。
9. The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is black.
【請求項10】請求項1乃至9のいずれか一において、
前記素子形成基板及び前記第2固定基板は有機樹脂から
なる基板であることを特徴とする半導体装置の作製方
法。
10. The method according to claim 1, wherein
The method for manufacturing a semiconductor device, wherein the element forming substrate and the second fixed substrate are substrates made of an organic resin.
【請求項11】請求項1乃至10のいずれか一におい
て、前記第1固定基板は透光性を有する絶縁性基板であ
ることを特徴とする半導体装置の作製方法。
11. The method for manufacturing a semiconductor device according to claim 1, wherein the first fixed substrate is an insulating substrate having a light-transmitting property.
【請求項12】請求項1乃至11のいずれか一におい
て、前記レーザー光は、パルス発振型または連続発光型
のエキシマレーザーや、YAGレーザーや、YVO4
ーザーであることを特徴とする半導体装置の作製方法。
12. The semiconductor device according to claim 1, wherein the laser beam is a pulse oscillation type or continuous emission type excimer laser, a YAG laser, or a YVO 4 laser. Production method.
【請求項13】請求項1乃至11のいずれか一におい
て、前記レーザー光は、YAGレーザーの基本波、第2
高調波、または第3高調波であることを特徴とする半導
体装置の作製方法。
13. The laser light according to claim 1, wherein the laser light is a fundamental wave of a YAG laser,
A method for manufacturing a semiconductor device, which is a harmonic or a third harmonic.
【請求項14】請求項1乃至13のいずれか一におい
て、前記レーザー光の照射は、線状ビームを形成して走
査させて照射することを特徴とする半導体装置の作製方
法。
14. The method for manufacturing a semiconductor device according to claim 1, wherein the laser beam is irradiated by forming a linear beam and scanning the laser beam.
【請求項15】請求項1乃至14のいずれか一におい
て、前記レーザー光の照射は、前記第1固定基板の裏面
側から前記第1固定基板を通過させて、前記第1固定基
板の表面側に設けられた前記第1接着層に前記レーザー
光を照射することを特徴とする半導体装置の作製方法。
15. The first fixed substrate according to claim 1, wherein the laser light is applied by passing the first fixed substrate from the back surface of the first fixed substrate to the front surface of the first fixed substrate. Irradiating the laser beam to the first adhesive layer provided in the semiconductor device.
【請求項16】請求項1乃至15のいずれか一に記載さ
れた半導体装置とは、透過型の液晶表示装置であること
を特徴とする半導体装置の作製方法。
16. A method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is a transmissive liquid crystal display device.
【請求項17】請求項1乃至16のいずれか一に記載さ
れた半導体装置とは、反射型の液晶表示装置であること
を特徴とする半導体装置の作製方法。
17. A method for manufacturing a semiconductor device, wherein the semiconductor device according to any one of claims 1 to 16 is a reflective liquid crystal display device.
【請求項18】請求項1乃至17のいずれか一に記載さ
れた半導体装置とは、ビデオカメラ、デジタルカメラ、
ゴーグル型ディスプレイ、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末であることを特徴とす
る半導体装置の作製方法。
18. A semiconductor device according to claim 1, wherein the semiconductor device is a video camera, a digital camera,
A method for manufacturing a semiconductor device, which is a goggle-type display, a car navigation system, a personal computer, or a personal digital assistant.
JP2000216697A 2000-07-17 2000-07-17 Method for manufacturing semiconductor device Expired - Lifetime JP4727024B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000216697A JP4727024B2 (en) 2000-07-17 2000-07-17 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000216697A JP4727024B2 (en) 2000-07-17 2000-07-17 Method for manufacturing semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009181178A Division JP5292217B2 (en) 2009-08-04 2009-08-04 Method for manufacturing semiconductor device and method for manufacturing electronic book

Publications (3)

Publication Number Publication Date
JP2002031818A true JP2002031818A (en) 2002-01-31
JP2002031818A5 JP2002031818A5 (en) 2007-08-23
JP4727024B2 JP4727024B2 (en) 2011-07-20

Family

ID=18711924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000216697A Expired - Lifetime JP4727024B2 (en) 2000-07-17 2000-07-17 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4727024B2 (en)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004064018A1 (en) * 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. Separating method and method for manufacturing display device using the separating method
JP2007251080A (en) * 2006-03-20 2007-09-27 Fujifilm Corp Fixing method of plastic substrate, circuit board and manufacturing method thereof
WO2008020566A1 (en) * 2006-08-16 2008-02-21 Hitachi, Ltd. Semiconductor device, semiconductor device manufacturing method and display device
JP2008211191A (en) * 2007-02-02 2008-09-11 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2009021322A (en) * 2007-07-11 2009-01-29 Hitachi Displays Ltd Manufacturing method of semiconductor device
WO2009037797A1 (en) * 2007-09-20 2009-03-26 Sharp Kabushiki Kaisha Display device manufacturing method and laminated structure
WO2009107171A1 (en) * 2008-02-28 2009-09-03 シャープ株式会社 Method for manufacturing thin film multilayer device, method for manufacturing display device, and thin film multilayer device
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011040768A (en) * 2005-08-19 2011-02-24 Infineon Technologies Ag Gate-controlled fin-type resistive element to be used as electrostatic discharge protection element in electric circuit, and protective device for protecting inside of electric circuit from electrostatic discharge
US7972910B2 (en) 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
JP2011258907A (en) * 2010-06-04 2011-12-22 Samsung Mobile Display Co Ltd Thin-film transistor, display device with the same, and manufacturing method thereof
KR101162557B1 (en) * 2005-03-15 2012-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and electronic device having the same
JP2012128450A (en) * 2012-03-02 2012-07-05 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2013080857A (en) * 2011-10-05 2013-05-02 Dainippon Printing Co Ltd Method for manufacturing device with solid-state component
JP2013235276A (en) * 2013-06-10 2013-11-21 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US9006965B2 (en) 2008-07-10 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
JP2016058740A (en) * 2015-10-26 2016-04-21 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
WO2017002372A1 (en) * 2015-07-01 2017-01-05 シャープ株式会社 Method for manufacturing display device
JP2017108053A (en) * 2015-12-11 2017-06-15 株式会社Screenホールディングス Electronic device manufacturing method and laminate
JP2019033286A (en) * 2008-10-03 2019-02-28 株式会社半導体エネルギー研究所 Semiconductor device
JP6564555B1 (en) * 2018-02-27 2019-08-21 堺ディスプレイプロダクト株式会社 Flexible OLED device, manufacturing method thereof, and supporting substrate
WO2019167131A1 (en) * 2018-02-27 2019-09-06 堺ディスプレイプロダクト株式会社 Method for manufacturing flexible oled device and support substrate
JP2019207882A (en) * 2019-07-26 2019-12-05 堺ディスプレイプロダクト株式会社 Flexible OLED device, manufacturing method thereof, and supporting substrate
WO2019239835A1 (en) * 2018-06-15 2019-12-19 信越化学工業株式会社 Method for manufacturing microdisplay substrate
JP2023123468A (en) * 2014-02-07 2023-09-05 株式会社半導体エネルギー研究所 Display device
WO2024001125A1 (en) * 2022-07-01 2024-01-04 惠科股份有限公司 Display panel manufacturing method and display panel

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101585722B1 (en) * 2013-12-24 2016-01-14 주식회사 포스코 Method for menafacturing metal substrate having electronic device formed thereon and metal substrate using the same
CN105493287B (en) * 2015-09-18 2018-11-30 京东方科技集团股份有限公司 A kind of preparation method of flexible display apparatus

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254778A (en) * 1985-09-04 1987-03-10 Bando Chem Ind Ltd Pressure-sensitive adhesion composition and pressure-sensitive adhesive sheet
JPS63107073A (en) * 1986-06-26 1988-05-12 Matsushita Electric Ind Co Ltd Manufacturing method for thin film solar cells
JPH02218783A (en) * 1989-02-20 1990-08-31 Bando Chem Ind Ltd Pressure-sensitive adhesive composition
JPH04296061A (en) * 1991-03-25 1992-10-20 Sanyo Electric Co Ltd Manufacture of photovoltaic device
JPH07202424A (en) * 1993-12-28 1995-08-04 Nec Corp Production of multilayer wiring board
JPH08211378A (en) * 1994-08-22 1996-08-20 Dainippon Printing Co Ltd Film liquid crystal panel, base substrate and active matrix substrate used for production thereof, and production of film liquid crystal panel
JPH10125930A (en) * 1996-08-27 1998-05-15 Seiko Epson Corp Peeling method
JPH1161049A (en) * 1997-08-19 1999-03-05 Sekisui Chem Co Ltd Photo-peelable pressure-sensitive adhesive composition and photo-peelable pressure-sensitive adhesive tape
JP2000196243A (en) * 1998-12-28 2000-07-14 Fujitsu Ltd Method for manufacturing flexible multilayer circuit board
JP2000243943A (en) * 1999-02-23 2000-09-08 Seiko Epson Corp Method for manufacturing semiconductor device
JP2001267578A (en) * 2000-03-17 2001-09-28 Sony Corp Thin film semiconductor device and method of manufacturing the same
JP2002033464A (en) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd Method for fabricating semiconductor device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254778A (en) * 1985-09-04 1987-03-10 Bando Chem Ind Ltd Pressure-sensitive adhesion composition and pressure-sensitive adhesive sheet
JPS63107073A (en) * 1986-06-26 1988-05-12 Matsushita Electric Ind Co Ltd Manufacturing method for thin film solar cells
JPH02218783A (en) * 1989-02-20 1990-08-31 Bando Chem Ind Ltd Pressure-sensitive adhesive composition
JPH04296061A (en) * 1991-03-25 1992-10-20 Sanyo Electric Co Ltd Manufacture of photovoltaic device
JPH07202424A (en) * 1993-12-28 1995-08-04 Nec Corp Production of multilayer wiring board
JPH08211378A (en) * 1994-08-22 1996-08-20 Dainippon Printing Co Ltd Film liquid crystal panel, base substrate and active matrix substrate used for production thereof, and production of film liquid crystal panel
JPH10125930A (en) * 1996-08-27 1998-05-15 Seiko Epson Corp Peeling method
JPH1161049A (en) * 1997-08-19 1999-03-05 Sekisui Chem Co Ltd Photo-peelable pressure-sensitive adhesive composition and photo-peelable pressure-sensitive adhesive tape
JP2000196243A (en) * 1998-12-28 2000-07-14 Fujitsu Ltd Method for manufacturing flexible multilayer circuit board
JP2000243943A (en) * 1999-02-23 2000-09-08 Seiko Epson Corp Method for manufacturing semiconductor device
JP2001267578A (en) * 2000-03-17 2001-09-28 Sony Corp Thin film semiconductor device and method of manufacturing the same
JP2002033464A (en) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd Method for fabricating semiconductor device

Cited By (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299879B2 (en) 2003-01-15 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US7245331B2 (en) 2003-01-15 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US8508682B2 (en) 2003-01-15 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US9013650B2 (en) 2003-01-15 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US8830413B2 (en) 2003-01-15 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US8228454B2 (en) 2003-01-15 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
WO2004064018A1 (en) * 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. Separating method and method for manufacturing display device using the separating method
US7714950B2 (en) 2003-01-15 2010-05-11 Semiconductor Energy Laboratory Co., Ltd Peeling method and method for manufacturing display device using the peeling method
US8783577B2 (en) 2005-03-15 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
KR101162557B1 (en) * 2005-03-15 2012-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and electronic device having the same
US10236271B2 (en) 2005-03-15 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
US8492246B2 (en) 2005-06-03 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing integrated circuit device
US7972910B2 (en) 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8361845B2 (en) 2005-06-30 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011040768A (en) * 2005-08-19 2011-02-24 Infineon Technologies Ag Gate-controlled fin-type resistive element to be used as electrostatic discharge protection element in electric circuit, and protective device for protecting inside of electric circuit from electrostatic discharge
JP2007251080A (en) * 2006-03-20 2007-09-27 Fujifilm Corp Fixing method of plastic substrate, circuit board and manufacturing method thereof
JP2008072087A (en) * 2006-08-16 2008-03-27 Kyoto Univ SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND DISPLAY DEVICE
WO2008020566A1 (en) * 2006-08-16 2008-02-21 Hitachi, Ltd. Semiconductor device, semiconductor device manufacturing method and display device
US9184221B2 (en) 2007-02-02 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2017010053A (en) * 2007-02-02 2017-01-12 株式会社半導体エネルギー研究所 Method for manufacturing display device
US8994060B2 (en) 2007-02-02 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2008211191A (en) * 2007-02-02 2008-09-11 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US8199269B2 (en) 2007-07-11 2012-06-12 Hitachi Displays, Ltd. Method for manufacturing thin film transistors
JP2009021322A (en) * 2007-07-11 2009-01-29 Hitachi Displays Ltd Manufacturing method of semiconductor device
WO2009037797A1 (en) * 2007-09-20 2009-03-26 Sharp Kabushiki Kaisha Display device manufacturing method and laminated structure
US8168511B2 (en) 2007-09-20 2012-05-01 Sharp Kabushiki Kaisha Display device manufacturing method and laminated structure
WO2009107171A1 (en) * 2008-02-28 2009-09-03 シャープ株式会社 Method for manufacturing thin film multilayer device, method for manufacturing display device, and thin film multilayer device
US8236125B2 (en) 2008-02-28 2012-08-07 Sharp Kabushiki Kaisha Method for manufacturing thin film multilayer device, method for manufacturing display device, and thin film multilayer device
CN101903974B (en) * 2008-02-28 2012-07-25 夏普株式会社 Method for manufacturing thin film multilayer device, method for manufacturing display device
US9006965B2 (en) 2008-07-10 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US12191312B2 (en) 2008-07-10 2025-01-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
KR101553691B1 (en) * 2008-07-10 2015-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device
US11631702B2 (en) 2008-07-10 2023-04-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US10483288B2 (en) 2008-07-10 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US10916567B2 (en) 2008-07-10 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US10529741B2 (en) 2008-07-10 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US11574932B2 (en) 2008-10-03 2023-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US10573665B2 (en) 2008-10-03 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2019033286A (en) * 2008-10-03 2019-02-28 株式会社半導体エネルギー研究所 Semiconductor device
US12094884B2 (en) 2008-10-03 2024-09-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US10910408B2 (en) 2008-10-03 2021-02-02 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2011258907A (en) * 2010-06-04 2011-12-22 Samsung Mobile Display Co Ltd Thin-film transistor, display device with the same, and manufacturing method thereof
US8906719B2 (en) 2010-06-04 2014-12-09 Samsung Display Co., Ltd. Thin film transistor and display device using the same and method for manufacturing the same
JP2013080857A (en) * 2011-10-05 2013-05-02 Dainippon Printing Co Ltd Method for manufacturing device with solid-state component
JP2012128450A (en) * 2012-03-02 2012-07-05 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2013235276A (en) * 2013-06-10 2013-11-21 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP7506225B2 (en) 2014-02-07 2024-06-25 株式会社半導体エネルギー研究所 Display device
JP2023123468A (en) * 2014-02-07 2023-09-05 株式会社半導体エネルギー研究所 Display device
WO2017002372A1 (en) * 2015-07-01 2017-01-05 シャープ株式会社 Method for manufacturing display device
JP2016058740A (en) * 2015-10-26 2016-04-21 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
CN107039327A (en) * 2015-12-11 2017-08-11 株式会社斯库林集团 The manufacture method and layered product of electronic component
JP2017108053A (en) * 2015-12-11 2017-06-15 株式会社Screenホールディングス Electronic device manufacturing method and laminate
TWI705479B (en) * 2015-12-11 2020-09-21 日商斯庫林集團股份有限公司 Manufacturing method of electronic component and laminate
WO2019167131A1 (en) * 2018-02-27 2019-09-06 堺ディスプレイプロダクト株式会社 Method for manufacturing flexible oled device and support substrate
CN111788864A (en) * 2018-02-27 2020-10-16 堺显示器制品株式会社 Flexible OLED device, method for manufacturing the same, and support substrate
CN111727664A (en) * 2018-02-27 2020-09-29 堺显示器制品株式会社 Manufacturing method of flexible OLED device and support substrate
US10770672B2 (en) 2018-02-27 2020-09-08 Sakai Display Products Corporation Flexible OLED device, method for manufacturing same, and support substrate
US11183674B2 (en) 2018-02-27 2021-11-23 Sakai Display Products Corporation Method for manufacturing flexible OLED device and support substrate
JP6588186B1 (en) * 2018-02-27 2019-10-09 堺ディスプレイプロダクト株式会社 Method for manufacturing flexible OLED device and supporting substrate
WO2019167130A1 (en) * 2018-02-27 2019-09-06 堺ディスプレイプロダクト株式会社 Flexible oled device, method for manufacturing same, and support substrate
JP6564555B1 (en) * 2018-02-27 2019-08-21 堺ディスプレイプロダクト株式会社 Flexible OLED device, manufacturing method thereof, and supporting substrate
JP2019220511A (en) * 2018-06-15 2019-12-26 信越化学工業株式会社 Manufacturing method of substrate for microdisplay
WO2019239835A1 (en) * 2018-06-15 2019-12-19 信越化学工業株式会社 Method for manufacturing microdisplay substrate
JP2019207882A (en) * 2019-07-26 2019-12-05 堺ディスプレイプロダクト株式会社 Flexible OLED device, manufacturing method thereof, and supporting substrate
WO2024001125A1 (en) * 2022-07-01 2024-01-04 惠科股份有限公司 Display panel manufacturing method and display panel

Also Published As

Publication number Publication date
JP4727024B2 (en) 2011-07-20

Similar Documents

Publication Publication Date Title
JP2002031818A (en) Method for manufacturing semiconductor device
US10665610B2 (en) Semiconductor device, and manufacturing method thereof
KR100843301B1 (en) A semiconductor device and method of manufacturing the same
JP4869471B2 (en) Method for manufacturing semiconductor device
JP5292217B2 (en) Method for manufacturing semiconductor device and method for manufacturing electronic book
JP5764616B2 (en) Method for manufacturing semiconductor device
JP2001053287A (en) Semiconductor device and manufacturing method thereof
JP2002064107A (en) Method of manufacturing semiconductor
JP6378372B2 (en) Method for manufacturing semiconductor device
JP2020074368A (en) Method for manufacturing semiconductor device
JP6280969B2 (en) Method for manufacturing semiconductor device
JP6166761B2 (en) Method for manufacturing semiconductor device
JP2014211638A (en) Method for manufacturing semiconductor device
JP5608694B2 (en) Method for manufacturing semiconductor device
JP2018142721A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110413

R150 Certificate of patent or registration of utility model

Ref document number: 4727024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250