[go: up one dir, main page]

JP2002029891A - Silicon semiconductor substrate and manufacturing method thereof - Google Patents

Silicon semiconductor substrate and manufacturing method thereof

Info

Publication number
JP2002029891A
JP2002029891A JP2000214915A JP2000214915A JP2002029891A JP 2002029891 A JP2002029891 A JP 2002029891A JP 2000214915 A JP2000214915 A JP 2000214915A JP 2000214915 A JP2000214915 A JP 2000214915A JP 2002029891 A JP2002029891 A JP 2002029891A
Authority
JP
Japan
Prior art keywords
atoms
crystal
substrate
semiconductor substrate
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000214915A
Other languages
Japanese (ja)
Inventor
Hideki Yokota
秀樹 横田
Atsushi Ikari
敦 碇
Wataru Ohashi
渡 大橋
Masahiro Tanaka
正博 田中
Katsuhiko Nakai
克彦 中居
Hiroyuki Deai
博之 出合
Yasumitsu Ota
泰光 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic Japan Corp
Original Assignee
Wacker NSCE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker NSCE Corp filed Critical Wacker NSCE Corp
Priority to JP2000214915A priority Critical patent/JP2002029891A/en
Publication of JP2002029891A publication Critical patent/JP2002029891A/en
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】 【課題】 結晶品質に優れるシリコン半導体基板、及び
これを安価に高生産性で製造する方法を提供する。 【解決手段】 窒素を添加した融液からチョクラルスキ
ー法により育成したシリコン単結晶から作製されるシリ
コン半導体基板であって、該基板が2×10 14atom
s/cm3以上2×1016atoms/cm3以下の窒素
濃度、及び7×1017atoms/cm3以下の酸素濃
度を含有し、該基板の各種表面欠陥密度がFPD≦0.
1個/cm2、SEPD≦0.1個/cm2、及びOSF
≦0.1個/cm2であり、該基板の内部欠陥密度がL
STD≦1×105個/cm3であり、かつ該基板の酸化
膜耐圧特性がTZDB高Cモード合格率≧90%及びT
DDB合格率≧90%以上であることを特徴とするシリ
コン半導体基板およびその製造方法である。
(57) [Summary] PROBLEM TO BE SOLVED: To provide a silicon semiconductor substrate having excellent crystal quality, and
Provided is a method for producing the same at a low cost with high productivity. SOLUTION: Czochralski is performed from a melt to which nitrogen is added.
Of silicon single crystal grown by
A semiconductor substrate, wherein the substrate is 2 × 10 14atom
s / cmThreeMore than 2 × 1016atoms / cmThreeLess nitrogen
Concentration and 7 × 1017atoms / cmThreeLess oxygen concentration
Degree, and the surface defect density of the substrate is FPD ≦ 0.
1 piece / cmTwo, SEPD ≦ 0.1 / cmTwo, And OSF
≤0.1 pieces / cmTwoAnd the internal defect density of the substrate is L
STD ≦ 1 × 10FivePieces / cmThreeAnd oxidation of the substrate
Film breakdown voltage characteristics are TZDB high C mode pass rate ≧ 90% and T
DDB pass rate ≧ 90% or more
A semiconductor substrate and a method of manufacturing the same.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、表面の結晶欠陥が
少なく、デバイスの製造歩留まりが良好なシリコン半導
体基板およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon semiconductor substrate having few crystal defects on its surface and good device production yield, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体集積回路の製造には、チョクラル
スキー法(CZ法)により育成されたシリコン単結晶か
ら作られた基板が主に用いられている。シリコン単結晶
には、その結晶成長中に後述する種々の結晶欠陥が発生
し、この欠陥により集積回路の素子の動作を妨げられた
り、回路そのものが破壊されることが問題となってい
る。特に、最近は集積回路の素子のデザインルールが
0.15μm以下にまで微細化しており、従来では問題
とならなかった0.10μm以下の微細な欠陥まで問題
発生の原因となるようになった。そのため、結晶欠陥の
密度を低下させてデバイス活性領域から結晶欠陥を排除
したり、あるいは欠陥サイズをデバイス特性に影響を与
えないサイズ、一般的にはデザインルールの1/3以下
のサイズにまで微細化したりしなければならない。
2. Description of the Related Art In the manufacture of semiconductor integrated circuits, a substrate made of a silicon single crystal grown by the Czochralski method (CZ method) is mainly used. Various crystal defects described later occur in the silicon single crystal during the crystal growth, and the defects hinder the operation of the elements of the integrated circuit or destroy the circuit itself. In particular, recently, the design rule of an element of an integrated circuit has been miniaturized to 0.15 μm or less, and a fine defect of 0.10 μm or less, which was not a problem in the past, has caused a problem. Therefore, the density of the crystal defects is reduced to eliminate the crystal defects from the device active region, or the defect size is reduced to a size that does not affect the device characteristics, generally to a size less than 1/3 of the design rule. Must be made.

【0003】現在のデバイス製造の上で特に問題となっ
ている結晶成長欠陥は、ボイド及び転位ループである。
ボイドは、結晶成長界面からシリコン単結晶に過飽和に
取りこまれる空孔が凝集して、結晶中に八面体形状の空
洞が形成されたものであり、転位ループは、同様に結晶
成長界面からシリコン単結晶に取りこまれる自己格子間
原子がクラスターを形成したものである。
[0003] Crystal growth defects that are particularly problematic in current device fabrication are voids and dislocation loops.
Voids are formed by agglomeration of vacancies taken into the silicon single crystal from the crystal growth interface in supersaturation to form octahedral cavities in the crystal. Self-interstitial atoms incorporated into a single crystal form clusters.

【0004】Voronkovの理論(V.V.Vor
onkov;Journal ofCrystal G
rowth,59(1982)625−643)には、
結晶引上中に空孔あるいは自己格子間原子のどちらが過
飽和になるかは、結晶の引上げ速度V(mm/min)
及びシリコンの融点から1300℃までの温度範囲にお
ける引上げ軸方向の結晶内温度勾配の平均値G(℃/m
m)の比、V/Gの値により決まるとされている。V/
Gが約0.16mm2/℃min以上であれば、空孔が
過飽和になり、ボイドが発生する。逆に、V/Gが約
0.14mm2/℃min以下であると、自己格子間原
子が過飽和になり、転位ループが発生するようになる。
このボイドが発生する結晶育成条件で育成された結晶部
位は、空孔型欠陥領域と呼ばれ、転位ループが発生する
結晶育成条件で育成された結晶部位は、自己格子間型欠
陥領域と呼ばれる。また、空孔型欠陥領域よりもわずか
にV/Gが小さな(約0.15mm2/℃min)育成
条件で引き上げた結晶は、酸化誘起積層欠陥(OSF:
Oxidation induced Stackin
g Fault)の核が発生するため、OSF領域と呼
ばれ、さらに、このOSF領域よりもV/Gが低くかつ
自己格子間型欠陥領域よりもV/Gが高い条件で引き上
げた結晶には、欠陥がほとんど見られないため、N領域
と呼ばれる。
The theory of Voronkov (VVor)
onkov; Journal of Crystal G
rowt, 59 (1982) 625-643)
Whether the vacancies or self-interstitial atoms become supersaturated during crystal pulling depends on the crystal pulling speed V (mm / min).
And the average value G of the temperature gradient in the crystal in the pulling axis direction in the temperature range from the melting point of silicon to 1300 ° C. (C / m
m) and the value of V / G. V /
If G is about 0.16 mm 2 / ° C. min or more, the holes become supersaturated, and voids are generated. Conversely, if V / G is less than about 0.14 mm 2 / ° C. min, the self-interstitial atoms become supersaturated, and a dislocation loop occurs.
The crystal part grown under the crystal growth condition where voids are generated is called a vacancy type defect region, and the crystal part grown under the crystal growth condition where a dislocation loop is generated is called a self-interstitial type defect region. In addition, a crystal pulled under a growth condition in which V / G is slightly smaller than the vacancy type defect region (about 0.15 mm 2 / ° C. min) has an oxidation-induced stacking fault (OSF:
Oxidation induced Stackin
g Fault), which is called an OSF region. Further, a crystal pulled under the condition that the V / G is lower than the OSF region and the V / G is higher than the self-interstitial defect region is: It is called the N region because almost no defects are seen.

【0005】この知見によれば、N領域で結晶を作成す
れば欠陥のほとんど無い結晶が得られることになるが、
従来はシリコン単結晶ウエハ全域がN領域となるインゴ
ットを育成することが難しかった。これを解決した発明
として、特開平8−330316号公報には、チョクラ
ルスキー法で単結晶を育成する際に、引上げ速度をV
(mm/min)、シリコン融点から1300℃までの
温度範囲における温度勾配の平均値をG(℃/mm)と
するとき、V/G値を結晶中心位置と結晶外周から30
mmまでの位置との間では0.20〜0.22mm2
℃minとし、結晶外周から30mmまでの位置と結晶
外周位置との間では、0.20〜0.22mm2/℃m
inとするか、若しくは結晶外周に向かって漸次増加さ
せることを特徴とする方法が開示されている。これによ
り得られたシリコン単結晶ウエハは、赤外散乱欠陥、O
SFリング、転位クラスターをウエハ全面にわたって含
まない。しかしながら、この方法によっても、やはりV
/Gの許容幅は小さく、工業的に量産するのは技術的に
困難である。また、引上げ速度も従来の80%程度まで
低速にしなければならず、生産性が低いという問題があ
る。
According to this finding, if a crystal is formed in the N region, a crystal having almost no defects can be obtained.
Conventionally, it has been difficult to grow an ingot in which the entire region of a silicon single crystal wafer is an N region. As an invention to solve this problem, Japanese Patent Laid-Open Publication No. Hei 8-330316 discloses that when a single crystal is grown by the Czochralski method, the pulling speed is increased by V.
(Mm / min), and assuming that the average value of the temperature gradient in the temperature range from the silicon melting point to 1300 ° C. is G (° C./mm), the V / G value is 30 degrees from the crystal center position and the crystal outer periphery.
0.20 to 0.22 mm 2 /
° C min, and 0.20 to 0.22 mm 2 / ° Cm between the position from the outer periphery of the crystal to 30 mm and the outer peripheral position of the crystal.
or a method of gradually increasing toward the outer periphery of the crystal. The silicon single crystal wafer thus obtained has infrared scattering defects, O
SF rings and dislocation clusters are not included over the entire surface of the wafer. However, even with this method, V
The allowable range of / G is small, and it is technically difficult to mass-produce industrially. In addition, the pulling speed must be reduced to about 80% of the conventional speed, and there is a problem that productivity is low.

【0006】このように、単なる結晶育成条件の改善の
みでは、結晶品質と生産性を両立させることは難しい。
そこで、この問題の解決方法として、新たにシリコン単
結晶に窒素を添加する方法が用いられるようになった。
As described above, it is difficult to achieve both crystal quality and productivity by simply improving the crystal growth conditions.
In order to solve this problem, a method of newly adding nitrogen to a silicon single crystal has been used.

【0007】一般に、窒素を添加すると、空孔型欠陥領
域とOSF領域との境界のV/Gの値(窒素無添加の場
合は0.16mm2/℃・min)が添加量にしたがっ
て増加し、また自己格子間型欠陥領域とN領域との境界
のV/Gの値(窒素無添加の場合は0.14mm2/℃
・min)が減少することが知られている(1999年
春季、第46回応用物理学関係連合講演会、講演予稿集
No.1、P.471、29a−ZB−9)。また、窒
素添加結晶特有の欠陥として、結晶成長中に酸素析出物
が発生することが知られている(1999年春季、第4
6回応用物理学関係連合講演会、講演予稿集No.1、
P.468、29a−ZB−2)。
In general, when nitrogen is added, the value of V / G at the boundary between the vacancy type defect region and the OSF region (0.16 mm 2 / ° C. min in the case where nitrogen is not added) increases according to the amount of addition. And the value of V / G at the boundary between the self-interstitial defect region and the N region (0.14 mm 2 / ° C. when nitrogen is not added)
Min) is known to decrease (Spring 1999, The 46th Joint Lecture on Applied Physics, Proceedings No. 1, P.471, 29a-ZB-9). Further, it is known that an oxygen precipitate is generated during crystal growth as a defect peculiar to the nitrogen-added crystal (Spring 1999, No. 4).
Proceedings No. 6 1,
P. 468, 29a-ZB-2).

【0008】特開2000−7486号公報では、チョ
クラルスキー法によりシリコン単結晶を育成する際に、
単結晶中に6.5×1017atoms/cm3未満の濃
度の酸素と、5×1013atoms/cm3超の濃度の
窒素をドーピングするシリコン単結晶の製造方法、及び
単結晶が窒素でドーピングされ、前記単結晶の引上げ速
度をV、軸方向の単結晶と融液の間の温度勾配をG
(r)としたときのV/G(r)比が、少なくとも一部
において1.3×103cm2min-1-1より小さいこ
とを特徴とするシリコン単結晶の製造方法が開示されて
いる。
In Japanese Patent Application Laid-Open No. 2000-7486, when growing a silicon single crystal by the Czochralski method,
A method for producing a silicon single crystal in which a single crystal is doped with oxygen having a concentration of less than 6.5 × 10 17 atoms / cm 3 and nitrogen having a concentration of more than 5 × 10 13 atoms / cm 3 , and Doping, the pulling speed of the single crystal is V, and the temperature gradient between the single crystal and the melt in the axial direction is G
A method for producing a silicon single crystal, characterized in that the V / G (r) ratio when (r) is at least partially smaller than 1.3 × 10 3 cm 2 min -1 K -1 is disclosed. ing.

【0009】前者の方法では、窒素を添加することによ
り、空孔型欠陥と自己格子間型欠陥を同時に抑制し、酸
素濃度を6.5×1017atoms/cm3未満とする
ことによって、窒素添加により発生するOSFの形成も
大幅に抑制できるが、引上げ条件によっては、結晶中に
1×108個/cm3以上の高密度の酸素析出物が発生す
る。この酸素析出物はデバイスプロセスでの繰り返し熱
処理でも消滅せず、PNリークの悪化につながるため、
デバイス作製時に問題となる。後者の方法は、Si格子
間欠陥を抑制し、同時にOSFの形成も抑制することが
出来るが、前者と同様、引上げ条件によっては結晶育成
中に1×108個/cm3以上の高密度の酸素析出物が発
生し、デバイス作製時に問題となる。従って、両者の方
法ともに結晶品質の改善は不充分である。
In the former method, vacancy-type defects and self-interstitial-type defects are simultaneously suppressed by adding nitrogen, and the nitrogen concentration is reduced to less than 6.5 × 10 17 atoms / cm 3. Although the formation of OSF generated by the addition can be greatly suppressed, high-density oxygen precipitates of 1 × 10 8 / cm 3 or more are generated in the crystal depending on the pulling conditions. Since this oxygen precipitate does not disappear even by repeated heat treatment in the device process and leads to deterioration of PN leak,
This is a problem during device fabrication. The latter method can suppress Si interstitial defects and at the same time suppress the formation of OSF. However, as in the former method, depending on pulling conditions, a high density of 1 × 10 8 / cm 3 or more can be obtained during crystal growth. Oxygen precipitates are generated and pose a problem during device fabrication. Therefore, the improvement of the crystal quality is insufficient for both methods.

【0010】また、特開2000−7498号公報に
は、窒素添加を行わない場合に、OSFリングが単結晶
の中央で消滅する結晶引上げ速度をV(mm/mi
n)、シリコンの融点から1400℃の間の平均温度勾
配をG(K/mm)としたときに、結晶の引上げ速度V
をV〜V+0.062×Gの範囲とし、窒素をドープし
ながら結晶を引上げる方法が開示されている。この方法
によれば、結晶の全面から小ピットの排除された結晶を
成長させることができ、酸化膜耐圧特性に優れた極低欠
陥結晶を高生産性と高歩留まりで作製することができ
る。しかしながら、この方法でも、結晶の酸素濃度によ
っては、やはり高密度の酸素析出物が発生し、PNリー
クを悪化させて、デバイスの歩留まりの低下につながる
ため、結晶品質の改善は不充分である。
Japanese Patent Application Laid-Open No. 2000-7498 discloses that the crystal pulling speed at which the OSF ring disappears at the center of the single crystal when V is not added is V (mm / mi).
n), when the average temperature gradient between the melting point of silicon and 1400 ° C. is G (K / mm), the crystal pulling speed V
Is in the range of V to V + 0.062 × G, and a method of pulling a crystal while doping with nitrogen is disclosed. According to this method, a crystal without small pits can be grown from the entire surface of the crystal, and an extremely low defect crystal having excellent oxide film breakdown voltage characteristics can be manufactured with high productivity and high yield. However, even with this method, depending on the oxygen concentration of the crystal, high-density oxygen precipitates are also generated, which deteriorates the PN leak and lowers the yield of the device, so that the improvement of the crystal quality is insufficient.

【0011】このように、窒素を添加しない場合には、
単なる結晶育成条件の改善のみで結晶品質と生産性を両
立させることは難しい。そこで結晶に窒素を添加する方
法が用いられるようになったが、上記の従来用いられて
いる方法では、窒素添加により結晶育成中に形成される
酸素析出物の発生を防ぐ点について考察がされておら
ず、結晶品質の改善は不充分であった。
Thus, when nitrogen is not added,
It is difficult to achieve both crystal quality and productivity simply by improving the crystal growth conditions. Therefore, a method of adding nitrogen to a crystal has come to be used.However, in the above-described method conventionally used, it has been considered that the addition of nitrogen prevents generation of oxygen precipitates formed during crystal growth. No improvement in crystal quality was obtained.

【0012】[0012]

【発明が解決しようとする課題】本発明は、窒素を添加
したシリコン半導体基板において、窒素濃度、酸素濃度
と結晶育成条件の3つを制御することにより、従来法よ
りも表層無欠陥性に優れ、酸化膜耐圧特性にも優れたシ
リコン半導体基板とその製造方法を提供することを目的
とする。
SUMMARY OF THE INVENTION According to the present invention, a silicon semiconductor substrate to which nitrogen is added is controlled by controlling three of a nitrogen concentration, an oxygen concentration and a crystal growth condition, so that the surface defect-freeness is superior to the conventional method. It is another object of the present invention to provide a silicon semiconductor substrate having excellent oxide film breakdown voltage characteristics and a method of manufacturing the same.

【0013】[0013]

【課題を解決するための手段】我々は、前記目的を達す
るために窒素を添加したシリコン半導体基板の作製方法
について鋭意検討を重ね、以下のような構成により、結
晶品質に優れるシリコン半導体基板とその製造方法を提
供することが出来ることを見出して、本発明を完成させ
たものである。
Means for Solving the Problems To achieve the above object, we have intensively studied a method of manufacturing a silicon semiconductor substrate to which nitrogen has been added. The inventors have found that a manufacturing method can be provided, and have completed the present invention.

【0014】本発明は、窒素を添加した融液からチョク
ラルスキー法により育成したシリコン単結晶から作製さ
れるシリコン半導体基板であって、該基板が2×1014
atoms/cm3以上2×1016atoms/cm3
下の窒素濃度、及び1×10 17atoms/cm3以上
7×1017atoms/cm3(JEIDA)以下の酸
素濃度を含有し、該基板の表面欠陥密度がFPD≦0.
1個/cm2、SEPD≦0.1個/cm2、及びOSF
≦0.1個/cm2であり、該基板の内部欠陥密度がL
STD≦1×105個/cm3であり、かつ該基板の酸化
膜耐圧特性がTZDB高Cモード合格率≧90%及びT
DDB合格率≧90%以上であることを特徴とするシリ
コン半導体基板である。
According to the present invention, a chalk is prepared from a melt containing nitrogen.
Made from silicon single crystal grown by Ralsky method
A silicon semiconductor substrate, wherein the substrate is 2 × 1014
atoms / cmThreeMore than 2 × 1016atoms / cmThreeLess than
Lower nitrogen concentration, and 1 × 10 17atoms / cmThreethat's all
7 × 1017atoms / cmThree(JEIDA) The following acids
Element density, and the surface defect density of the substrate is FPD ≦ 0.
1 piece / cmTwo, SEPD ≦ 0.1 / cmTwo, And OSF
≤0.1 pieces / cmTwoAnd the internal defect density of the substrate is L
STD ≦ 1 × 10FivePieces / cmThreeAnd oxidation of the substrate
Film breakdown voltage characteristics are TZDB high C mode pass rate ≧ 90% and T
DDB pass rate ≧ 90% or more
A semiconductor substrate.

【0015】また本発明は、前記シリコン半導体基板に
おいて、直径換算で15nmよりも大きい酸素析出物が
存在せず、かつ酸素析出物の大きさに基板深さ方向の分
布が無いことを特徴とする前記記載のシリコン半導体基
板である。
Further, the present invention is characterized in that in the silicon semiconductor substrate, there is no oxygen precipitate larger than 15 nm in diameter conversion, and the size of the oxygen precipitate does not have a distribution in the substrate depth direction. A silicon semiconductor substrate as described above.

【0016】また本発明は、空孔型欠陥領域が結晶径の
中心で消滅する引上げ速度をV1(mm/min)、自
己格子間型欠陥領域が結晶の外周部に入る引上げ速度を
2(mm/min)とした場合に、単結晶の引上げ速
度V(mm/min)がV1≧V≧V2を満足する条件
で、窒素を添加した融液からチョクラルスキー法により
育成したシリコン単結晶から作製してなるシリコン半導
体基板であって、該基板が、2×1014atoms/c
3以上2×1016atoms/cm3以下の窒素濃度、
及び1×1017atoms/cm3以上7×1017at
oms/cm3(JEIDA)以下の酸素濃度を含有す
ることを特徴とするシリコン半導体基板である。
Further, according to the present invention, the pulling speed at which the vacancy type defect region disappears at the center of the crystal diameter is V 1 (mm / min), and the pulling speed at which the self-interstitial type defect region enters the outer periphery of the crystal is V 2. (Mm / min), silicon grown by a Czochralski method from a nitrogen-added melt under the condition that the single crystal pulling speed V (mm / min) satisfies V 1 ≧ V ≧ V 2. A silicon semiconductor substrate manufactured from a single crystal, wherein the substrate is 2 × 10 14 atoms / c.
a nitrogen concentration of not less than m 3 and not more than 2 × 10 16 atoms / cm 3 ,
And 1 × 10 17 atoms / cm 3 or more and 7 × 10 17 at
A silicon semiconductor substrate containing an oxygen concentration of oms / cm 3 (JEIDA) or less.

【0017】また本発明は、3×1017atoms/c
3以上3×1019atoms/cm3以下の窒素を添加
したシリコン融液からチョクラルスキー法により育成し
たシリコン単結晶を加工、研磨してシリコン半導体基板
を製造する方法であって、空孔型欠陥領域が結晶径の中
心で消滅する引上げ速度をV1(mm/min)、自己
格子間型欠陥領域が結晶の外周部に入る引上げ速度をV
2(mm/min)とした場合に、前記シリコン単結晶
の引上げ速度V(mm/min)がV1≧V≧V2を満足
する条件で育成し、該基板が1×1017atoms/c
3以上7×1017atoms/cm3(JEIDA)以
下の酸素濃度を含有することを特徴とするシリコン半導
体基板の製造方法である。
The present invention also provides 3 × 10 17 atoms / c
A method for producing a silicon semiconductor substrate by processing and polishing a silicon single crystal grown by a Czochralski method from a silicon melt to which nitrogen of m 3 or more and 3 × 10 19 atoms / cm 3 or less is added. The pulling speed at which the type defect region disappears at the center of the crystal diameter is V 1 (mm / min), and the pulling speed at which the self-interstitial type defect region enters the outer periphery of the crystal is V.
2 (mm / min), the silicon single crystal is grown under the condition that the pulling speed V (mm / min) satisfies V 1 ≧ V ≧ V 2 , and the substrate is 1 × 10 17 atoms / c.
A method for manufacturing a silicon semiconductor substrate, characterized by containing an oxygen concentration of not less than m 3 and not more than 7 × 10 17 atoms / cm 3 (JEIDA).

【0018】[0018]

【発明の実施の形態】以下、本発明について詳細に説明
する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail.

【0019】本発明の具体的な説明を行う前に、まず本
発明の結晶品質評価方法について説明する。
Before giving a specific description of the present invention, the crystal quality evaluation method of the present invention will be described first.

【0020】FPD(Flow Pattern De
fect)とは、得られた単結晶ウエハにSeccoエ
ッチングを施し、表面を微分干渉顕微鏡にて観察したと
きに見られるU字型のさざ波模様のことをさす。U字型
の起点となる頂点には、ボイド起因であれば直径数μm
の大きさの円形のピットが、転位ループ起因であれば直
径数〜数十μmの大きさの縁がぎざぎざなピットが見ら
れ、FPDがボイド起因か転位ループ起因であるかを区
別できる。本願発明においてFPDを評価する際には、
Seccoエッチング液としては体積比でHF(49質
量%):K2Cr27(1/6モル/リットル)=2:
1の混合比のものを用い、室温にて10分間エッチング
を行った。微分干渉顕微鏡による表面観察では、FPD
としてU字型のさざ波模様の起点となる頂点の個数を数
え、観察位置はウエハの中心位置、ウエハ半径をrとし
た時のウエハ中心からr/2の位置、及びウエハエッジ
から10mmの位置の3点とした。そして、この3点の
平均値をFPDの個数とした。
FPD (Flow Pattern De)
Fect) refers to a U-shaped ripple pattern observed when the obtained single crystal wafer is subjected to Secco etching and the surface is observed with a differential interference microscope. The vertex serving as the starting point of the U-shape has a diameter of several μm if it is caused by a void.
If a circular pit having a size of is caused by a dislocation loop, a pit having a jagged edge having a diameter of several to several tens μm is seen, and it can be distinguished whether the FPD is caused by a void or a dislocation loop. When evaluating FPD in the present invention,
As a Secco etching solution, HF (49% by mass): K 2 Cr 2 O 7 (1/6 mol / L) = 2 by volume ratio:
Using a mixture having a mixing ratio of 1, etching was performed at room temperature for 10 minutes. In the surface observation with the differential interference microscope, FPD
The number of vertices serving as the starting point of the U-shaped ripple pattern is counted, and the observation positions are the center position of the wafer, r / 2 position from the wafer center when the wafer radius is r, and 10 mm position from the wafer edge. Points. The average value of these three points was used as the number of FPDs.

【0021】SEPD(Secco Etch Pit
Defect)とは、得られた単結晶ウエハにFPD
と同様のSeccoエッチングを施し、表面を微分干渉
顕微鏡にて観察したときに見られるピットである。この
ピットは、ボイド起因であると考えられている。SEP
Dを評価する際には、FPDと同じSeccoエッチン
グを施した後、微分干渉顕微鏡による表面観察で大きさ
5μm以上のピットをSEPDとしてその個数を数え
た。観察位置もFPDの場合と同じ3点とし、この3点
の平均値をSEPDの個数とした。
SEPD (Secco Etch Pit)
Defect) means that the obtained single crystal wafer has an FPD
These pits are observed when the same Secco etching is performed and the surface is observed with a differential interference microscope. This pit is believed to be due to voids. SEP
When evaluating D, after performing the same Secco etching as the FPD, the number of pits having a size of 5 μm or more was counted as SEPD by surface observation with a differential interference microscope. The observation positions were also set to the same three points as in the case of the FPD, and the average value of the three points was used as the number of SEPDs.

【0022】OSFとは、得られた単結晶ウエハに水蒸
気酸化を行い、その後、ライトエッチをすることにより
観測される酸化誘起積層欠陥である。OSFを評価する
際には、1100℃で60分の水蒸気酸化を行い、ライ
トエッチを行った。ライトエッチ液は、HF(49wt
%)60ml+HNO3(63wt%)300ml+C
rO3(5モル/リットル)30ml+CH3COOH6
0ml+Cu(NO322g+H2O60mlの組成の
ものを用い、エッチング時間は90秒とした。その後、
ウエハ表面を微分干渉顕微鏡で観察し、OSFの密度を
測定した。
OSF is an oxidation-induced stacking fault observed when a single crystal wafer is subjected to steam oxidation and then lightly etched. When evaluating OSF, steam oxidation was performed at 1100 ° C. for 60 minutes, and light etching was performed. The light etchant is HF (49 wt.
%) 60 ml + HNO 3 (63 wt%) 300 ml + C
30 ml of rO 3 (5 mol / l) + CH 3 COOH 6
The etching time was 90 seconds using a composition of 0 ml + 2 g of Cu (NO 3 ) 2 +60 ml of H 2 O. afterwards,
The surface of the wafer was observed with a differential interference microscope, and the density of OSF was measured.

【0023】LSTD(Laser Scatteri
ng Tomography Defect)は、赤外
散乱により結晶欠陥を評価する方法であり、大きさ50
nm以上の結晶欠陥を検出することができる。測定は三
井金属製LSTDスキャナー(MO6)を用い、レーザ
ー波長は700nmで測定した。このレーザー波長で
は、表層から5μm深さまでの間に存在する赤外散乱体
の個数を測定できる。このレーザー波長でウエハ全面を
測定し、検出された欠陥の総数をウエハ面積と測定深さ
で割ることにより欠陥密度を求めた。
LSTD (Laser Scatteri)
ng Tomography Defect) is a method for evaluating crystal defects by infrared scattering, and has a size of 50 nm.
Crystal defects of nm or more can be detected. The measurement was performed using an LSTD scanner (MO6) manufactured by Mitsui Kinzoku Co., Ltd., and the laser wavelength was measured at 700 nm. At this laser wavelength, the number of infrared scatterers existing between the surface layer and a depth of 5 μm can be measured. The entire surface of the wafer was measured at this laser wavelength, and the defect density was determined by dividing the total number of detected defects by the wafer area and the measurement depth.

【0024】酸化膜耐圧評価では、TZDB(Time
Zero DielectricBreakdow
n)とTDDB(Time Dependent Di
electric Breakdown)特性を調べ
た。TZDBにおける高Cモード合格率の測定条件は、
酸化膜厚25nm、電極面積20mm2、判定電流10
0mA/cm2である。11MV/cm以上で絶縁破壊
するセルの割合を高Cモード合格率と定義する。また、
高Cモード合格率とは別に、Cモード合格率も調べた。
Cモード合格率の測定条件は、酸化膜厚25nm、電極
面積20mm2、判定電流1μA/cm2である。8MV
/cm以上で絶縁破壊するセルの割合をCモード合格率
とする。TDDB特性の測定は、酸化膜厚7nm、電極
面積20mm2であり、5mA/cm2のストレス電流を
連続して加えた。電界強度10MV/cmを上回った時
点で破壊と判定し、酸化膜がブレークダウンするまでに
酸化膜を通過した電化の総量Qbd=2C/cm2の時の
歩留まりをTDDB合格率とした。
In the oxide film breakdown voltage evaluation, TZDB (Time
Zero Dielectric Breakdown
n) and TDDB (Time Dependent Di)
(Electric Breakdown) characteristics were examined. The measurement conditions for the high C mode pass rate in TZDB are:
Oxide film thickness 25 nm, electrode area 20 mm 2 , judgment current 10
0 mA / cm 2 . The percentage of cells that break down above 11 MV / cm is defined as the high C mode pass rate. Also,
Apart from the high C mode pass rate, the C mode pass rate was also examined.
The measurement conditions for the C mode pass rate are an oxide film thickness of 25 nm, an electrode area of 20 mm 2 , and a determination current of 1 μA / cm 2 . 8MV
The ratio of cells that cause dielectric breakdown at / cm or more is defined as the C-mode pass rate. The measurement of the TDDB characteristic was such that the oxide film thickness was 7 nm, the electrode area was 20 mm 2 , and a stress current of 5 mA / cm 2 was continuously applied. The breakdown was determined when the electric field strength exceeded 10 MV / cm, and the yield when the total amount of electrification Q bd = 2 C / cm 2 passed through the oxide film until the oxide film was broken down was defined as the TDDB pass rate.

【0025】酸素析出物のサイズは、作製した試料を任
意の位置から透過型電子顕微鏡(TEM)にて測定し、
見られた酸素析出物の最も大きな対角長を酸素析出物サ
イズの直径換算値とした。
The size of the oxygen precipitate is measured from an arbitrary position of the prepared sample by a transmission electron microscope (TEM).
The largest diagonal length of the observed oxygen precipitate was defined as a diameter-converted value of the oxygen precipitate size.

【0026】本発明において、酸素濃度は赤外吸収法に
よりJEIDAの換算値(日本電子工業協会出典)を用
いて測定したものであり、窒素濃度は、2次イオン質量
分析装置(SIMS)を用いて測定し窒素をイオン注入
したリファレンスを基に測定値を換算したものである。
In the present invention, the oxygen concentration is measured by an infrared absorption method using a converted value of JEIDA (source from the Japan Electronics Industry Association), and the nitrogen concentration is measured using a secondary ion mass spectrometer (SIMS). The measured value is converted based on a reference obtained by ion implantation of nitrogen.

【0027】以下に、本発明について具体的に説明す
る。
Hereinafter, the present invention will be described specifically.

【0028】本発明者らは、従来の方法のように酸素濃
度と窒素濃度および結晶の育成条件をそれぞれ単独で制
御するのでは無く、酸素濃度および窒素濃度をそれぞれ
特定の濃度範囲にし、かつそれに適した引上げ条件で結
晶を育成することにより、窒素添加による欠陥発生抑制
効果を十分に生かし、同時に窒素添加による酸素析出物
形成を抑えることに成功した。そして、従来は困難であ
った、全ての結晶欠陥の密度をデバイス歩留まりに影響
のない程度に低減し、全ての結晶欠陥のサイズを縮小す
ることができる方法を見出して、本発明を完成させたも
のである。
The present inventors do not independently control the oxygen concentration, the nitrogen concentration, and the crystal growth conditions as in the conventional method. Instead, the oxygen concentration and the nitrogen concentration are set to specific ranges, respectively. By growing crystals under suitable pulling conditions, the effect of suppressing the generation of defects by adding nitrogen was fully utilized, and at the same time, the formation of oxygen precipitates by adding nitrogen was successfully suppressed. The present invention was completed by finding a method that can reduce the density of all crystal defects, which was difficult in the past, to such an extent that the device yield is not affected, and reduce the size of all crystal defects. Things.

【0029】デバイスの歩留まりに影響を与えない欠陥
の密度の条件としては、該基板の表面欠陥密度がFPD
≦0.1個/cm2、SEPD≦0.1個/cm2、及び
OSF≦0.1個/cm2であり、該基板の内部欠陥密
度がLSTD≦1×105個/cm3であり、かつ該基板
の酸化膜耐圧特性がTZDB高Cモード合格率≧90%
及びTDDB合格率≧90%以上であることが必要であ
る。
The condition of the defect density that does not affect the device yield is that the surface defect density of the substrate is FPD
≦ 0.1 defects / cm 2 , SEPD ≦ 0.1 defects / cm 2 , and OSF ≦ 0.1 defects / cm 2 , and the internal defect density of the substrate is LSTD ≦ 1 × 10 5 defects / cm 3 . And the withstand voltage characteristic of the oxide film of the substrate is TZDB high C mode pass rate ≧ 90%
And TDDB pass rate ≧ 90% or more.

【0030】FPDの正体であるボイドや転位ループ
は、ほぼ確実にデバイスの構造を破壊するため、FPD
の密度が0.1個/cm2よりも大きいと、デバイスの
大きさを例えば1cm2とすると、この欠陥による歩留
まり落ちは約10%にも達して、大きな問題となる。ま
た、SEPDの正体もボイドであり、ほぼ確実にデバイ
スの構造を破壊するため、SEPDの密度が0.1個/
cm2より大きい場合、デバイスの大きさを1cm2とし
たときの歩留まり落ちは約10%に達し、大きな問題と
なる。
Voids and dislocation loops, which are the identity of FPDs, almost certainly destroy the structure of the device.
If the device density is larger than 0.1 / cm 2, for example, if the size of the device is 1 cm 2 , the yield drop due to this defect reaches about 10%, which is a serious problem. In addition, the identity of SEPD is also void, and almost certainly destroys the structure of the device.
When the size is larger than cm 2 , the yield drop when the size of the device is 1 cm 2 reaches about 10%, which is a serious problem.

【0031】OSFは、直径10μmにもなる大きな欠
陥であり、確実にデバイスの構造を破壊する。従って、
上記と同様の理由により、0.1個/cm2以下にしな
ければならない。
The OSF is a large defect having a diameter as large as 10 μm and surely destroys the structure of the device. Therefore,
For the same reason as described above, it must be 0.1 / cm 2 or less.

【0032】LSTDの正体は、一部FPDやSEPD
として検出される欠陥を含み、その他に酸素析出物も含
まれる。酸素析出物はPNリークを悪化させ、歩留まり
落ちの原因となる。LSTD密度が1×105個/cm3
よりも大きければ、デバイスの大きさを1cm2とした
とき、ウエハ表面から深さ1μmまでに10個超のLS
TDがある計算になるが、LSTDは存在してもそれが
必ずデバイスの構造を破壊するわけではなく、デバイス
素子のどこにLSTDが存在するかにより、デバイスへ
の影響の大きさは異なる。しかしながら、デバイス活性
層の深さを5μmとして、活性層中に存在するLSTD
の総数が50個超、即ち、LSTD密度が1×105
/cm3よりも大きければ、大きな問題となる。
LSTD is partially identified by FPD and SEPD
As well as oxygen precipitates. Oxygen precipitates exacerbate the PN leak and cause the yield to drop. LSTD density of 1 × 10 5 / cm 3
If the size of the device is 1 cm 2 , more than 10 LSs can be obtained from the wafer surface to a depth of 1 μm.
Although the TD is a calculation, the existence of the LSTD does not necessarily destroy the structure of the device, and the magnitude of the effect on the device differs depending on where the LSTD exists in the device element. However, when the depth of the device active layer is 5 μm, the LSTD existing in the active layer is
If the total number exceeds 50, that is, if the LSTD density is larger than 1 × 10 5 / cm 3 , a serious problem occurs.

【0033】TZDB高Cモード及びTDDBの合格率
は、単結晶ウエハ表面に形成されたゲート酸化膜の健全
性を示す。従来の酸化膜耐圧の評価では、特開平11−
135511号公報や特開平11−322491号公報
にあるように、TZDBを用いるのが一般的であった。
しかしながら、近年フラッシュメモリの需要の増加に伴
い、高電界でのTZDB特性と並んで、長期信頼性、即
ちTDDB特性にも優れたウエハが必要となってきてい
る。そこで現在では、高電界でのTZDB特性として高
Cモード合格率≧90%、長期信頼性としてTDDB合
格率≧90%以上であることが必要とされている。
The pass rate of the TZDB high C mode and TDDB indicates the soundness of the gate oxide film formed on the surface of the single crystal wafer. In the evaluation of the conventional oxide film breakdown voltage, Japanese Patent Application Laid-Open
As described in JP-A-135511 and JP-A-11-324991, it was common to use TZDB.
However, with the recent increase in demand for flash memories, wafers having excellent long-term reliability, that is, TDDB characteristics, as well as TZDB characteristics under a high electric field, are required. Therefore, at present, it is required that the TZDB characteristics in a high electric field have a high C mode pass rate ≧ 90% and the long term reliability that the TDDB pass rate ≧ 90% or more.

【0034】従って、該基板の表面欠陥密度がFPD≦
0.1個/cm2、SEPD≦0.1個/cm2、及びO
SF≦0.1個/cm2であり、該基板の内部欠陥密度
がLSTD≦1×105個/cm3であり、かつ該基板の
酸化膜耐圧特性がTZDB高Cモード合格率≧90%及
びTDDB合格率≧90%以上の条件を満たせば、デバ
イス歩留まりに影響を与えない良質のシリコン半導体基
板といえる。
Therefore, the surface defect density of the substrate is FPD ≦
0.1 pieces / cm 2 , SEPD ≦ 0.1 pieces / cm 2 , and O
SF ≦ 0.1 defects / cm 2 , the internal defect density of the substrate is LSTD ≦ 1 × 10 5 defects / cm 3 , and the oxide film breakdown voltage characteristic of the substrate is TZDB high C mode pass rate ≧ 90% If the TDDB pass rate ≧ 90% or more is satisfied, it can be said that the silicon semiconductor substrate is a high-quality silicon semiconductor substrate that does not affect the device yield.

【0035】上記の欠陥密度を達成し、さらに窒素によ
るボイド欠陥の変容効果を利用して、ボイド欠陥による
デバイス破壊を起こしにくくするためには、窒素濃度を
2×1014atoms/cm3以上2×1016atom
s/cm3以下にし、かつ酸素濃度を1×1017ato
ms/cm3以上7×1017atoms/cm3(JEI
DA)以下とすることが必要である。
In order to achieve the above-mentioned defect density and to make it difficult for the device to be destroyed by the void defect by utilizing the effect of transforming the void defect by nitrogen, the nitrogen concentration is set to 2 × 10 14 atoms / cm 3 or more. × 10 16 atom
s / cm 3 or less and the oxygen concentration is 1 × 10 17 atom
ms / cm 3 or more 7 × 10 17 atoms / cm 3 (JEI
DA) It is necessary to do the following.

【0036】まず、窒素の欠陥抑制効果を発揮させるた
めの窒素濃度は、2×1014atoms/cm3以上2
×1016atoms/cm3以下でなければならない。
窒素濃度が2×1014atoms/cm3よりも低けれ
ば、窒素添加によるボイドおよび転位ループの抑制効果
は急激に弱くなり、窒素濃度が1×1013atoms/
cm3にまで低下すると、ボイドもしくは転位ループの
大きさ及び密度は、もはや窒素添加を行わない場合と変
わらない。一方で、窒素濃度が2×1016atoms/
cm3よりも高い場合には、シリコン結晶は有転位化
し、単結晶を育成することが出来ない。よって、窒素濃
度を2×1014atoms/cm3以上2×1016at
oms/cm3以下の範囲とすることにより、窒素の添
加によるボイドおよび転位ループの抑制効果が充分得ら
れ、かつ転位の無いシリコン単結晶を育成することがで
きる。
First, the nitrogen concentration for exerting the effect of suppressing the defect of nitrogen is 2 × 10 14 atoms / cm 3 or more.
× 10 16 atoms / cm 3 or less.
If the nitrogen concentration is lower than 2 × 10 14 atoms / cm 3, the effect of suppressing the voids and dislocation loops due to the addition of nitrogen sharply decreases, and the nitrogen concentration becomes 1 × 10 13 atoms / cm 3.
When reduced to cm 3 , the size and density of the voids or dislocation loops is no longer the same as without nitrogen addition. On the other hand, when the nitrogen concentration is 2 × 10 16 atoms /
If it is higher than cm 3 , the silicon crystal is dislocated, and a single crystal cannot be grown. Therefore, the nitrogen concentration is set to 2 × 10 14 atoms / cm 3 or more and 2 × 10 16 at.
When the content is within the range of oms / cm 3 or less, the effect of suppressing the voids and dislocation loops due to the addition of nitrogen is sufficiently obtained, and a silicon single crystal without dislocations can be grown.

【0037】また、酸素濃度が7×1017atoms/
cm3(JEIDA)より大きいと、窒素添加により発
生する酸素析出物のサイズが30nm以上となり、かつ
LSTDで測定される酸素析出物の密度が1×108
/cm3以上となるため、窒素添加により、かえってデ
バイスの歩留まりが低下するようになる。ただし、酸素
濃度が1×1017atoms/cm3(JEIDA)よ
りも低くなると、チョクラルスキー法による単結晶育成
は困難であり、また半導体基板の機械的強度が低下する
ため、実用上問題となる。
Further, when the oxygen concentration is 7 × 10 17 atoms /
If it is larger than 3 cm 3 (JEIDA), the size of oxygen precipitates generated by adding nitrogen becomes 30 nm or more, and the density of oxygen precipitates measured by LSTD becomes 1 × 10 8 / cm 3 or more. On the contrary, the addition lowers the yield of the device. However, when the oxygen concentration is lower than 1 × 10 17 atoms / cm 3 (JEIDA), it is difficult to grow a single crystal by the Czochralski method, and the mechanical strength of the semiconductor substrate is reduced. Become.

【0038】さらに、酸素濃度が7×1017atoms
/cm3(JEIDA)以下であっても、デバイスプロ
セスでの繰り返し熱処理によっては、酸素析出物が発生
するようになり、この析出物がデバイスを破壊すること
がある。このような状況を防ぐためには、酸素析出物の
サイズを15nm以下にすることが好ましい。酸素析出
物のサイズが15nm以下であれば、デバイスの熱処理
によってもウエハ表面の酸素析出物は成長せず、むしろ
消滅するようになるため、歩留まり悪化の原因とならな
い。また本発明の方法を用いることにより、酸素析出物
の大きさに基板深さ方向の分布が無いシリコン半導体基
板を得ることができ、デバイスの各種特性を向上させる
ことが可能である。
Further, when the oxygen concentration is 7 × 10 17 atoms
/ Cm 3 (JEIDA) or less, oxygen precipitates are generated by repeated heat treatment in the device process, and the precipitates may destroy the device. In order to prevent such a situation, the size of the oxygen precipitate is preferably set to 15 nm or less. If the size of the oxygen precipitate is 15 nm or less, the oxygen precipitate on the wafer surface does not grow even by the heat treatment of the device, but rather disappears, so that the yield does not deteriorate. Further, by using the method of the present invention, it is possible to obtain a silicon semiconductor substrate in which the size of the oxygen precipitate does not have a distribution in the substrate depth direction, and it is possible to improve various characteristics of the device.

【0039】このような半導体基板を作る方法として
は、例えば以下のような方法を用いることができる。即
ち、窒素濃度2×1014atoms/cm3以上2×1
16atoms/cm3以下、酸素濃度1×1017at
oms/cm3以上7×1017atoms/cm3(JE
IDA)以下の範囲の結晶を、OSF領域の引上条件で
作成する方法である。このためには、結晶を育成するに
当たって、予めこの窒素濃度、酸素濃度の範囲の結晶
を、引上速度を高速(例えば1.5mm/min以上)
から低速(例えば0.2mm/min以下)に順次変化
させて作成する。このように結晶を育成すると、図1に
示すような欠陥領域分布が、一本のインゴットの中に発
現する。このとき、引上速度を遅くしていったときに、
空孔型欠陥領域が結晶径の中心で消滅する速度V1と、
さらに自己格子間型欠陥領域が結晶の外周部に現れる引
上速度V2を求める。欠陥領域の判定基準としては、空
孔型欠陥領域は、ボイド起因のFPDもしくはSEPD
の密度が0.1個/cm2よりも大きい領域とし、自己
格子間型欠陥領域は、転位ループ起因のFPDの密度が
0.1個/cm2よりも大きい領域とすればよい。この
引上げ速度V1とV2との間、即ちV1≧V≧V2なる引上
げ速度Vでインゴットを育成することにより、OSF領
域の結晶が引上げられ、結晶欠陥の密度が低く、欠陥サ
イズも小さい結晶を得ることが出来る。
As a method for manufacturing such a semiconductor substrate, for example, the following method can be used. That is, the nitrogen concentration is 2 × 10 14 atoms / cm 3 or more and 2 × 1
0 16 atoms / cm 3 or less, oxygen concentration 1 × 10 17 at
oms / cm 3 or more 7 × 10 17 atoms / cm 3 (JE
IDA) This is a method in which crystals in the following range are formed under the OSF region pulling conditions. For this purpose, in growing the crystal, the crystal having the nitrogen concentration and the oxygen concentration in the range is pulled up at a high speed (for example, 1.5 mm / min or more).
From a low speed (for example, 0.2 mm / min or less). When the crystal is grown in this way, a defect region distribution as shown in FIG. 1 appears in one ingot. At this time, when the pulling speed was reduced,
The speed V 1 at which the vacancy type defect region disappears at the center of the crystal diameter,
Further obtaining the pulling rate V 2 which interstitial type defect region appears in the outer peripheral portion of the crystal. As a criterion for determining a defect area, a void-type defect area is determined by FPD or SEPD caused by voids.
May be a region where the density of FPDs is larger than 0.1 / cm 2 , and the self-interstitial defect region may be a region where the density of FPD due to dislocation loops is larger than 0.1 / cm 2 . By growing the ingot between the pulling speeds V 1 and V 2 , that is, at a pulling speed V satisfying V 1 ≧ V ≧ V 2 , the crystal in the OSF region is pulled up, the density of crystal defects is low, and the defect size is small. Small crystals can be obtained.

【0040】V1より大きい引上げ速度で結晶を引上げ
た結晶では、窒素添加によりボイドのサイズが見かけ上
小さくなっているが、実際には直径0.1μm以下の微
細なボイドが1×107個/cm3以上の高密度に存在し
ている。従って、V1よりも大きい引上げ速度で引き上
げた場合には、結晶中のボイドがデバイスを破壊して、
デバイス歩留まりの低下を引き起こす。
In the crystal obtained by pulling the crystal at a pulling speed higher than V 1, the size of the void is apparently reduced by the addition of nitrogen, but actually 1 × 10 7 fine voids having a diameter of 0.1 μm or less are obtained. / Cm 3 or higher. Therefore, when pulled at a greater pulling speed than V 1 was voids in the crystal destroying the device,
This causes a decrease in device yield.

【0041】V2より小さい引上げ速度で引上げた結晶
は、窒素添加により転位ループのサイズが小さくなって
いるが、実際には微細な転位ループが1×105個/c
3以上の高密度に存在している。従って、V2よりも小
さいVで引上げた場合は、この転位ループがデバイスを
破壊し、歩留まりの低下を引き起こす。
In the crystal pulled at a pulling speed smaller than V 2 , the size of the dislocation loop is reduced due to the addition of nitrogen, but actually 1 × 10 5 fine dislocation loops / c.
It exists at a high density of m 3 or more. Therefore, when pulled at a voltage V smaller than V 2 , the dislocation loop destroys the device and causes a reduction in yield.

【0042】融液に窒素を添加するための具体的な方法
としては、以下のような公知の方法によれば良い。すな
わち、原料融液に窒化珪素を添加する特開昭60-25
1190号公報に記載されている方法や、特開平5-2
94780号公報に示された窒素ガス雰囲気中で多結晶
原料を溶解する方法、あるいはその多結晶原料に窒素を
添加したFZシリコンや表面に窒化珪素膜を形成したウ
エハを混入する方法などを用いれば良い。本発明の必要
条件である、窒素濃度2×1014atoms/cm3
上2×1016atoms/cm3以下のシリコン半導体
基板を得るためには、3×1017atoms/cm3
上3×1019atoms/cm3以下の窒素を添加した
シリコン融液から、チョクラルスキー法により結晶を育
成すればよい。
As a specific method for adding nitrogen to the melt, the following known method may be used. More specifically, Japanese Patent Application Laid-Open No.
No. 1190, Japanese Unexamined Patent Publication No.
A method of dissolving a polycrystalline raw material in a nitrogen gas atmosphere disclosed in Japanese Patent No. 94780, or a method of mixing FZ silicon with nitrogen added to the polycrystalline raw material or a wafer having a silicon nitride film formed on the surface is used. good. In order to obtain a silicon semiconductor substrate having a nitrogen concentration of 2 × 10 14 atoms / cm 3 or more and 2 × 10 16 atoms / cm 3 or less, which is a necessary condition of the present invention, 3 × 10 17 atoms / cm 3 or more and 3 × 10 3 or more. A crystal may be grown by a Czochralski method from a silicon melt to which nitrogen of 19 atoms / cm 3 or less is added.

【0043】また、酸素析出物のサイズの微小化は、結
晶が室温まで冷却される速度を速めることにより実現で
きる。特に、1200℃以下、より好ましくは1150
℃以下から800℃までの冷却速度を速め、1150℃
から室温までの酸素の拡散距離(Dt)1/2が3μm以
下になるようにすればよい。ここで、Dは酸素の拡散係
数であり、D(T)=0.13exp(−2.53/k
T)cm2/secであり、kはボルツマン定数であ
り、Tは結晶の温度であり、冷却時間tの関数T(t)
として表される。従って、上記(Dt)1/2は、各時間
の(Dt)1/2を1150℃から室温まで結晶が冷却す
る時間全体に渡って、積分することにより求められる。
The size of the oxygen precipitate can be reduced by increasing the rate at which the crystal is cooled to room temperature. In particular, 1200 ° C. or less, more preferably 1150 ° C.
Increase cooling rate from below ℃ to 800 ℃, 1150 ℃
The diffusion distance (Dt) 1/2 of oxygen from the temperature to room temperature may be set to 3 μm or less. Here, D is a diffusion coefficient of oxygen, and D (T) = 0.13 exp (−2.53 / k)
T) cm 2 / sec, k is Boltzmann's constant, T is the temperature of the crystal, and the function T (t) of the cooling time t
It is expressed as Therefore, the (Dt) 1/2, the crystal of the time (Dt) 1/2 to room 1150 ° C. is throughout the time of cooling is determined by integrating.

【0044】[0044]

【実施例】チョクラルスキー法により以下の1)〜6)
の結晶を引き上げた。いずれの結晶も、同一の引上げ炉
を用いて育成した。約40kgのシリコン原料を溶解
し、直径155mmの約30kgのインゴットを作成
し、p型10Ωcmの(100)Si単結晶を得た。
EXAMPLES The following 1) to 6) were carried out by the Czochralski method.
Crystal was pulled up. All crystals were grown using the same pulling furnace. About 40 kg of a silicon raw material was dissolved to prepare an about 30 kg ingot having a diameter of 155 mm, and a p-type (100) Si single crystal of 10 Ωcm was obtained.

【0045】窒素の添加は、ノンドープのシリコンウエ
ハにCVD法により窒化膜を形成し、原料の溶解時に同
時に溶かすことにより実施した。結晶中の酸素濃度は、
赤外吸収法により、JEIDAの換算値を用いて測定し
た。結晶中の窒素濃度は、2次イオン質量分析装置(S
IMS)を用いて測定し、窒素をイオン注入したリファ
レンスを基に測定値を換算した。なお、以下において
は、当該窒素濃度の結晶に対しSeccoエッチングを
したときに、ボイド起因のFPDもしくはSEPDが
0.1個/cm2よりも多く見られる領域がウエハ中心
で消滅する引上げ速度をV1(mm/min)とし、転
位ループ起因のFPDが0.1個/cm2よりも多く見
られる領域がウエハエッジへと入ってくる速度をV
2(mm/min)とする。
The addition of nitrogen was performed by forming a nitride film on a non-doped silicon wafer by a CVD method and dissolving the raw materials at the same time. The oxygen concentration in the crystal is
It was measured by an infrared absorption method using a converted value of JEIDA. The nitrogen concentration in the crystal was measured using a secondary ion mass spectrometer (S
IMS), and the measured value was converted based on a reference into which nitrogen was ion-implanted. In the following, the crystal of the nitrogen concentration to when the Secco etching, the pulling speed region void due the FPD or SEPD is seen more than 0.1 pieces / cm 2 is extinguished at the wafer center V 1 (mm / min), and the speed at which the region where the FPD due to the dislocation loop is observed more than 0.1 / cm 2 enters the wafer edge is V.
2 (mm / min).

【0046】1)窒素添加を行わず、チョクラルスキー
法で単結晶を育成した。酸素濃度を6.6〜7.0×1
17atoms/cm3および2.0〜2.5×1017
atoms/cm3の2通りとし、結晶の引上げ速度V
を1.00mm/minとした。このとき、V1は0.
30mm/min、V2は0.35mm/minであ
り、V1以下V2以上の範囲となるVは存在しなかった。
1) A single crystal was grown by the Czochralski method without adding nitrogen. The oxygen concentration is 6.6-7.0 × 1
0 17 atoms / cm 3 and 2.0-2.5 × 10 17
atoms / cm 3 , and the crystal pulling speed V
Was set to 1.00 mm / min. At this time, V 1 is set to 0.
30 mm / min, V 2 is 0.35 mm / min, V to be V 1 or less V 2 or more ranges were not present.

【0047】2)原料融液中に、窒素を1.4×1017
atoms/cm3添加し、単結晶を育成した。結晶の
窒素濃度をSIMSで測定したところ、窒素濃度は、結
晶中に1×1014atoms/cm3であった。酸素濃
度を6.6〜7.0×1017atoms/cm3および
2.0〜2.5×1017atoms/cm3の2通りと
し、結晶の引上げ速度Vを0.60mm/minとし
た。当該窒素濃度でのV1は1.05mm/min、V2
は0.23mm/minであった。
2) Nitrogen was added to the raw material melt at 1.4 × 10 17
Atoms / cm 3 were added to grow a single crystal. When the nitrogen concentration of the crystal was measured by SIMS, the nitrogen concentration in the crystal was 1 × 10 14 atoms / cm 3 . The oxygen concentration was set to 6.6 to 7.0 × 10 17 atoms / cm 3 and 2.0 to 2.5 × 10 17 atoms / cm 3 , and the crystal pulling speed V was set to 0.60 mm / min. . V 1 at the nitrogen concentration is 1.05 mm / min, V 2
Was 0.23 mm / min.

【0048】3)原料融液中に、窒素を3×1017at
oms/cm3添加し、単結晶を育成した。結晶の窒素
濃度をSIMSで測定したところ、窒素濃度は、結晶中
に2×1014atoms/cm3であった。酸素濃度を
6.6〜7.0×1017atoms/cm3および2.
0〜2.5×1017atoms/cm3の2通りとし、
結晶の引上げ速度Vを1.45、1.40、0.80、
0.21及び0.20mm/minの5通りとした。当
該窒素濃度でのV1は1.40mm/min、V2は0.
21mm/minであった。
3) Nitrogen is added to the raw material melt at 3 × 10 17 at.
oms / cm 3 was added to grow a single crystal. When the nitrogen concentration of the crystals was measured by SIMS, the nitrogen concentration was 2 × 10 14 atoms / cm 3 in the crystal. The oxygen concentration is 6.6 to 7.0 × 10 17 atoms / cm 3 and 2.
0 to 2.5 × 10 17 atoms / cm 3 ,
The crystal pulling speed V is 1.45, 1.40, 0.80,
Five patterns of 0.21 and 0.20 mm / min were set. At the nitrogen concentration, V 1 is 1.40 mm / min, and V 2 is 0.
It was 21 mm / min.

【0049】4)原料融液中に、窒素を1.4×1018
atoms/cm3添加し、単結晶を育成した。結晶の
窒素濃度をSIMSで測定したところ、窒素濃度は、結
晶中に1×1015atoms/cm3であった。酸素濃
度を6.6〜7.0×1017atoms/cm3および
2.0〜2.5×1017atoms/cm3の2通りと
し、結晶の引上げ速度Vを1.50、0.80、0.0
7及び0.05mm/minの4通りとした。また、酸
素濃度を7.1〜7.5×1017atoms/cm3
し、結晶の引上げ速度Vを1.00mm/minの結晶
も育成した。当該窒素濃度でのV1は1.50mm/m
in超、V2は0.07mm/minであった。
4) Nitrogen was added to the raw material melt at 1.4 × 10 18
Atoms / cm 3 were added to grow a single crystal. When the nitrogen concentration of the crystal was measured by SIMS, the nitrogen concentration was 1 × 10 15 atoms / cm 3 in the crystal. The oxygen concentration was set to 6.6 to 7.0 × 10 17 atoms / cm 3 and 2.0 to 2.5 × 10 17 atoms / cm 3 , and the crystal pulling speed V was set to 1.50 and 0.80. , 0.0
7 and 0.05 mm / min. Further, a crystal having an oxygen concentration of 7.1 to 7.5 × 10 17 atoms / cm 3 and a crystal pulling speed V of 1.00 mm / min was also grown. V 1 at the nitrogen concentration is 1.50 mm / m
in more than, V 2 was 0.07mm / min.

【0050】5)原料融液中に、窒素を3×1019at
oms/cm3添加し、単結晶を育成した。結晶の窒素
濃度をSIMSで測定したところ、窒素濃度は、結晶中
に2×1016atoms/cm3となった。酸素濃度を
6.6〜7.0×1017atoms/cm3および2.
0〜2.5×1017atoms/cm3の2通りとし、
結晶の引上げ速度Vを1.50、0.80及び0.10
mm/minの3通りとした。当該窒素濃度でのV1
1.50mm/min超、V2は0.05mm/min
より小さかった。
5) Nitrogen is added to the raw material melt at 3 × 10 19 at.
oms / cm 3 was added to grow a single crystal. When the nitrogen concentration of the crystal was measured by SIMS, the nitrogen concentration was 2 × 10 16 atoms / cm 3 in the crystal. The oxygen concentration is 6.6 to 7.0 × 10 17 atoms / cm 3 and 2.
0 to 2.5 × 10 17 atoms / cm 3 ,
The crystal pulling speed V is 1.50, 0.80 and 0.10
mm / min. V 1 at the nitrogen concentration is more than 1.50 mm / min, and V 2 is 0.05 mm / min.
It was smaller.

【0051】6)原料融液中に、窒素を3.0×1019
atoms/cm3添加し、結晶を育成しようと試みた
が、酸素濃度を7.1〜7.5×1017atoms/c
3、6.6〜7.0×1017atoms/cm3および
2.0〜2.5×1017atoms/cm3の3通りと
も、育成途中で有転位化し、単結晶を引上げることがで
きなかった。平衡偏析係数から有転位化したときの窒素
の濃度を計算すると、結晶中に2.1×1016atom
s/cm3となった。
6) 3.0 × 10 19 nitrogen was added to the raw material melt.
An attempt was made to grow crystals by adding atoms / cm 3 , but the oxygen concentration was increased to 7.1 to 7.5 × 10 17 atoms / c.
In each of m 3 , 6.6 to 7.0 × 10 17 atoms / cm 3 and 2.0 to 2.5 × 10 17 atoms / cm 3 , dislocation occurs during the growth and the single crystal is pulled. Could not. When the concentration of nitrogen at the time of dislocation was calculated from the equilibrium segregation coefficient, 2.1 × 10 16 atoms were found in the crystal.
s / cm 3 .

【0052】上記のような酸素濃度、窒素濃度と引上げ
速度の組み合わせで、単結晶を育成し、これらを通常の
加工工程を経て、単結晶棒からミラーウエハへと加工し
た。
A single crystal was grown with the combination of the oxygen concentration, the nitrogen concentration and the pulling rate as described above, and was processed from a single crystal rod into a mirror wafer through a normal processing step.

【0053】上記各ウエハに対するFPD密度、SEP
D密度、OSF密度、LSTD、析出物サイズ、酸化膜
耐圧の各評価は、全て発明実施の形態において説明した
方法で行った。
FPD density and SEP for each of the above wafers
Each evaluation of D density, OSF density, LSTD, precipitate size, and oxide film breakdown voltage was all performed by the method described in the embodiment of the invention.

【0054】以上の評価結果について、表1に示す。Table 1 shows the above evaluation results.

【0055】[0055]

【表1】 [Table 1]

【0056】表1のNo.1は、酸素濃度が7.5×1
17atoms/cm3である以外は、窒素濃度及び引
上げ速度について、本発明の条件を満たしている。しか
しながら、酸化膜耐圧評価では、TZDB高Cモードあ
るいはTDDBのいずれも90%より低く、結晶品質は
充分改善していない。
No. 1 in Table 1. 1 means that the oxygen concentration is 7.5 × 1
Except for 0 17 atoms / cm 3 , the nitrogen concentration and the pulling rate satisfy the conditions of the present invention. However, in the oxide film breakdown voltage evaluation, both the TZDB high C mode and the TDDB are lower than 90%, and the crystal quality is not sufficiently improved.

【0057】表1のNo.2〜No.15のように、酸
素濃度を7×1017atoms/cm3以下に低下させ
ると、実施例の範囲内では、酸化膜耐圧の高Cモード合
格率およびTDDB合格率は、ともに90%以上の高い
値を示す。これは、酸素濃度を低下させたことにより、
酸素析出物の形成を抑制し、直径15nm以下の大きさ
まで酸素析出物が微細化して、酸化膜耐圧を悪化させな
くなったためである。窒素濃度が2×1014atoms
/cm3より低い場合には、ボイドもしくは転位ループ
を十分抑制できず、残留したボイドもしくは転位ループ
が酸化膜耐圧特性やリーク特性を悪化させ、デバイス歩
留まりの低下を引き起こす。また、窒素濃度が2×10
14atoms/cm3以上であっても、実施例よりもV
の大きいものではボイドが、また実施例よりもVの小さ
いものでは転位ループが、結晶中に残留し、これが酸化
膜耐圧特性やリーク特性を悪化させて、デバイス歩留ま
り低下の原因となる。このため、実施例よりもVの大き
いもの、もしくは小さいものの双方で、酸化膜耐圧評価
におけるTZDB高Cモード合格率およびTDDB合格
率は、いずれも90%より低くなっている。
No. 1 in Table 1. 2-No. When the oxygen concentration is reduced to 7 × 10 17 atoms / cm 3 or less as in 15, both the high C mode pass rate and the TDDB pass rate of the oxide film breakdown voltage are as high as 90% or more within the range of the embodiment. Indicates a value. This is due to the lower oxygen concentration
This is because the formation of oxygen precipitates is suppressed, and the oxygen precipitates are miniaturized to a size of 15 nm or less in diameter, and the breakdown voltage of the oxide film is not deteriorated. Nitrogen concentration is 2 × 10 14 atoms
If it is lower than / cm 3 , voids or dislocation loops cannot be sufficiently suppressed, and the remaining voids or dislocation loops deteriorate oxide film breakdown voltage characteristics and leak characteristics, causing a reduction in device yield. When the nitrogen concentration is 2 × 10
Even at 14 atoms / cm 3 or more, V
In the case of the one having a large V, voids are present, and in the case of a V smaller than that of the embodiment, dislocation loops remain in the crystal, which deteriorates the oxide breakdown voltage characteristics and leak characteristics, and causes a reduction in device yield. For this reason, the pass rate of the TZDB high C mode and the pass rate of the TDDB in the oxide film breakdown voltage evaluation are both lower than 90% in both cases where V is larger or smaller than that of the embodiment.

【0058】表のNo.16〜No.29に示したよう
に、酸素濃度をさらに低下させて2.0〜2.5×10
17atoms/cm3とすると、もはや酸素析出物は見
られなくなり、結晶品質はさらに良好となり、酸化膜耐
圧はTZDB高Cモード合格率、TDDB合格率とも1
00%となる。
No. in the table. 16-No. As shown in FIG. 29, the oxygen concentration was further reduced to 2.0 to 2.5 × 10
At 17 atoms / cm 3 , oxygen precipitates are no longer observed, the crystal quality is further improved, and the withstand voltage of the oxide film is 1 in both the TZDB high C mode pass rate and the TDDB pass rate.
00%.

【0059】以上より、全ての評価で良好な結晶品質を
示すのは、本発明による請求項の範囲内にある水準のも
のだけであった。
From the above, only those having a level within the scope of the claims according to the present invention exhibited good crystal quality in all evaluations.

【0060】[0060]

【発明の効果】以上説明したように、本発明によれば、
窒素を添加した融液からチョクラルスキー法により、酸
素濃度、引上げ条件を制御しつつ、育成されたシリコン
単結晶をウエハに加工することにより、表層無欠陥性に
優れ、かつ酸化膜耐圧特性にも優れたシリコン半導体基
板を得ることができる。また、本発明により、将来のデ
ザインルール微細化に対応する結晶品質を持つシリコン
半導体基板を、従来の製造コストと比較しても、大幅な
上昇をさせることなく生産することが出来る。
As described above, according to the present invention,
By processing the grown silicon single crystal into a wafer by controlling the oxygen concentration and pulling conditions by the Czochralski method from the nitrogen-added melt, the surface layer has excellent defect-free properties and has excellent oxide film breakdown voltage characteristics. Also, an excellent silicon semiconductor substrate can be obtained. Further, according to the present invention, it is possible to produce a silicon semiconductor substrate having a crystal quality corresponding to future miniaturization of design rules without significantly increasing the production cost even in comparison with the conventional production cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 窒素添加シリコン融液から、引上速度を高速
から低速に順次変化させてシリコン単結晶を育成した時
の、結晶軸を含む平面での欠陥分布を示す模式図であ
る。
FIG. 1 is a schematic diagram showing a defect distribution on a plane including a crystal axis when a silicon single crystal is grown from a nitrogen-added silicon melt by sequentially changing a pulling speed from a high speed to a low speed.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大橋 渡 千葉県富津市新富20−1 新日本製鐵株式 会社技術開発本部内 (72)発明者 田中 正博 千葉県富津市新富20−1 新日本製鐵株式 会社技術開発本部内 (72)発明者 中居 克彦 千葉県富津市新富20−1 新日本製鐵株式 会社技術開発本部内 (72)発明者 出合 博之 千葉県富津市新富20−1 新日本製鐵株式 会社技術開発本部内 (72)発明者 太田 泰光 千葉県富津市新富20−1 新日本製鐵株式 会社技術開発本部内 Fターム(参考) 4G077 AA02 BA04 CF10 EC10 EH09 HA12 5F053 AA12 AA43 BB24 BB57 FF05 GG01 HH04 KK10 RR03  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Wataru Ohashi 20-1 Shintomi, Futtsu-shi, Chiba Nippon Steel Corporation Technology Development Division (72) Inventor Masahiro Tanaka 20-1 Shintomi, Futtsu-shi, Chiba Made in New Japan Inside the Technology Development Division of the Iron & Steel Company (72) Katsuhiko Nakai 20-1 Shintomi, Futtsu-shi, Chiba Prefecture Inside the Technology Development Division of Nippon Steel Corporation (72) Hiroyuki Deai 20-1 Shintomi, Futtsu-shi, Chiba New Japan-made Within the Technology Development Division, Steel Corporation (72) Inventor Yasumitsu Ota 20-1 Shintomi, Futtsu-shi, Chiba F-term (Reference) within the Technology Development Division, Nippon Steel Corporation GG01 HH04 KK10 RR03

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 窒素を添加した融液からチョクラルスキ
ー法により育成したシリコン単結晶から作製されるシリ
コン半導体基板であって、該基板が2×10 14atom
s/cm3以上2×1016atoms/cm3以下の窒素
濃度、及び1×1017atoms/cm3以上7×10
17atoms/cm3以下の酸素濃度を含有し、該基板
の表面欠陥密度が、FPD≦0.1個/cm2、SEP
D≦0.1個/cm2、及びOSF≦0.1個/cm2
あり、該基板の内部欠陥密度がLSTD≦1×105
/cm3であり、かつ該基板の酸化膜耐圧特性が、TZ
DB高Cモード合格率≧90%、及びTDDB合格率≧
90%以上であることを特徴とするシリコン半導体基
板。
Czochralski from a melt to which nitrogen has been added.
Of silicon single crystal grown by
A semiconductor substrate, wherein the substrate is 2 × 10 14atom
s / cmThreeMore than 2 × 1016atoms / cmThreeLess nitrogen
Concentration, and 1 × 1017atoms / cmThreeMore than 7 × 10
17atoms / cmThreeThe substrate containing the following oxygen concentration:
Has a surface defect density of FPD ≦ 0.1 / cmTwo, SEP
D ≦ 0.1 / cmTwo, And OSF ≦ 0.1 / cmTwoso
Yes, the internal defect density of the substrate is LSTD ≦ 1 × 10FivePieces
/ CmThreeAnd the withstand voltage characteristic of the oxide film of the substrate is TZ.
DB high C mode pass rate ≧ 90% and TDDB pass rate ≧
A silicon semiconductor substrate characterized by being 90% or more
Board.
【請求項2】 前記シリコン半導体基板において、直径
換算で15nmよりも大きい酸素析出物が存在せず、か
つ酸素析出物の大きさに基板深さ方向の分布が無いこと
を特徴とする請求項1記載のシリコン半導体基板。
2. The method according to claim 1, wherein the silicon semiconductor substrate has no oxygen precipitate larger than 15 nm in diameter conversion, and the size of the oxygen precipitate has no distribution in the substrate depth direction. The silicon semiconductor substrate as described in the above.
【請求項3】 空孔型欠陥領域が結晶径の中心で消滅す
る引上げ速度をV1(mm/min)、自己格子間型欠
陥領域が結晶の外周部に入る引上げ速度をV 2(mm/
min)とした場合に、単結晶の引上げ速度V(mm/
min)がV1≧V≧V2を満足する条件で、窒素を添加
した融液からチョクラルスキー法により育成したシリコ
ン単結晶から作製してなるシリコン半導体基板であっ
て、該基板が、2×1014atoms/cm3以上2×
1016atoms/cm3以下の窒素濃度、及び1×1
17atoms/cm3以上7×1017atoms/c
3以下の酸素濃度を含有することを特徴とするシリコ
ン半導体基板。
3. The vacancy type defect region disappears at the center of the crystal diameter.
V1(Mm / min), self-interstitials
The pulling speed at which the recessed region enters the outer periphery of the crystal is V Two(Mm /
min), the single crystal pulling speed V (mm /
min) is V1≧ V ≧ VTwoAdd nitrogen under conditions that satisfy
Grown from the melt by the Czochralski method
A silicon semiconductor substrate fabricated from single crystal
And the substrate is 2 × 1014atoms / cmThreeMore than 2 ×
1016atoms / cmThreeThe following nitrogen concentration, and 1 × 1
017atoms / cmThreeMore than 7 × 1017atoms / c
mThreeSilico characterized by containing the following oxygen concentration
Semiconductor substrate.
【請求項4】 3×1017atoms/cm3以上3×
1019atoms/cm3以下の窒素を添加したシリコ
ン融液からチョクラルスキー法により育成したシリコン
単結晶を加工、研磨してシリコン半導体基板を製造する
方法であって、空孔型欠陥領域が結晶径の中心で消滅す
る引上げ速度をV1(mm/min)、自己格子間型欠
陥領域が結晶の外周部に入る引上げ速度をV2(mm/
min)とした場合に、前記シリコン単結晶の引上げ速
度V(mm/min)がV1≧V≧V2を満足する条件で
育成し、該基板が1×1017atoms/cm3以上7
×1017atoms/cm3以下の酸素濃度を含有する
ことを特徴とするシリコン半導体基板の製造方法。
4. 3 × 10 17 atoms / cm 3 or more and 3 ×
A method for manufacturing a silicon semiconductor substrate by processing and polishing a silicon single crystal grown by a Czochralski method from a silicon melt to which nitrogen of 10 19 atoms / cm 3 or less has been added, wherein the vacancy-type defect region is a crystal. The pulling speed at which the vanishes at the center of the diameter is V 1 (mm / min), and the pulling speed at which the self-interstitial defect region enters the outer periphery of the crystal is V 2 (mm / min).
min), the silicon single crystal is grown under the condition that the pulling speed V (mm / min) satisfies V 1 ≧ V ≧ V 2 , and the substrate is 1 × 10 17 atoms / cm 3 or more.
A method for manufacturing a silicon semiconductor substrate, characterized by containing an oxygen concentration of × 10 17 atoms / cm 3 or less.
JP2000214915A 2000-07-14 2000-07-14 Silicon semiconductor substrate and manufacturing method thereof Pending JP2002029891A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000214915A JP2002029891A (en) 2000-07-14 2000-07-14 Silicon semiconductor substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000214915A JP2002029891A (en) 2000-07-14 2000-07-14 Silicon semiconductor substrate and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2002029891A true JP2002029891A (en) 2002-01-29

Family

ID=18710417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000214915A Pending JP2002029891A (en) 2000-07-14 2000-07-14 Silicon semiconductor substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2002029891A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1881093A2 (en) 2006-02-21 2008-01-23 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
US7345353B2 (en) * 2005-12-30 2008-03-18 International Business Machines Corporation Silicon carrier having increased flexibility
US7629054B2 (en) 2006-01-19 2009-12-08 Sumco Corporation Single crystal silicon wafer for insulated gate bipolar transistors
US7846252B2 (en) 2005-06-09 2010-12-07 Sumco Corporation Silicon wafer for IGBT and method for producing same
WO2012120789A1 (en) * 2011-03-08 2012-09-13 信越半導体株式会社 Silicon single crystal wafer
US8460463B2 (en) 2008-08-28 2013-06-11 Sumco Corporation Silicon wafer and method for producing the same
JP2014072296A (en) * 2012-09-28 2014-04-21 Canon Inc Semiconductor device
JP2020526472A (en) * 2017-07-10 2020-08-31 ジルトロニック アクチエンゲゼルシャフトSiltronic AG Semiconductor wafers made from single crystal silicon and their manufacturing process
DE112013001054B4 (en) 2012-03-16 2022-12-15 Shin-Etsu Handotai Co., Ltd. Method of manufacturing a silicon single crystal wafer

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7846252B2 (en) 2005-06-09 2010-12-07 Sumco Corporation Silicon wafer for IGBT and method for producing same
US7345353B2 (en) * 2005-12-30 2008-03-18 International Business Machines Corporation Silicon carrier having increased flexibility
US7629054B2 (en) 2006-01-19 2009-12-08 Sumco Corporation Single crystal silicon wafer for insulated gate bipolar transistors
US8105436B2 (en) 2006-01-19 2012-01-31 Sumco Corporation Single crystal silicon wafer for insulated gate bipolar transistors and process for producing the same
EP1881093A2 (en) 2006-02-21 2008-01-23 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
EP1881093A3 (en) * 2006-02-21 2011-03-23 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
US8617311B2 (en) 2006-02-21 2013-12-31 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
US8460463B2 (en) 2008-08-28 2013-06-11 Sumco Corporation Silicon wafer and method for producing the same
JP2012188293A (en) * 2011-03-08 2012-10-04 Shin Etsu Handotai Co Ltd Silicon single crystal wafer
CN103429798A (en) * 2011-03-08 2013-12-04 信越半导体股份有限公司 Monocrystalline silicon wafer
WO2012120789A1 (en) * 2011-03-08 2012-09-13 信越半導体株式会社 Silicon single crystal wafer
KR20140044792A (en) * 2011-03-08 2014-04-15 신에쯔 한도타이 가부시키가이샤 Silicon single crystal wafer
CN106192000A (en) * 2011-03-08 2016-12-07 信越半导体股份有限公司 Silicon single crystal wafer
KR101715645B1 (en) * 2011-03-08 2017-03-13 신에쯔 한도타이 가부시키가이샤 Silicon single crystal wafer
DE112013001054B4 (en) 2012-03-16 2022-12-15 Shin-Etsu Handotai Co., Ltd. Method of manufacturing a silicon single crystal wafer
JP2014072296A (en) * 2012-09-28 2014-04-21 Canon Inc Semiconductor device
JP2020526472A (en) * 2017-07-10 2020-08-31 ジルトロニック アクチエンゲゼルシャフトSiltronic AG Semiconductor wafers made from single crystal silicon and their manufacturing process

Similar Documents

Publication Publication Date Title
US6299982B1 (en) Silicon single crystal wafer and method for producing silicon single crystal wafer
JP3943717B2 (en) Silicon single crystal wafer and manufacturing method thereof
JP5993550B2 (en) Manufacturing method of silicon single crystal wafer
JP3846627B2 (en) Silicon wafer, silicon epitaxial wafer, annealed wafer, and manufacturing method thereof
KR101341859B1 (en) Process for Producing Silicon Single Crystal Wafer
JP3919308B2 (en) Method for producing silicon single crystal with few crystal defects and silicon single crystal and silicon wafer produced by this method
WO2010119614A1 (en) Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
KR20010101189A (en) Silicon single-crystal wafer for epitaxial wafer, epitaxial wafer, methods for producing them, and evaluating method
KR20140001815A (en) Method of manufacturing silicon substrate, and silicon substrate
JPWO2001079593A1 (en) Silicon wafers, silicon epitaxial wafers, annealed wafers, and their manufacturing methods
KR100725671B1 (en) Silicon single crystal wafer with less crystal defect and manufacturing method thereof
JP2003327493A (en) Silicon single crystal wafer, epitaxial wafer and method for producing silicon single crystal
JP3634133B2 (en) Method for producing silicon single crystal with few crystal defects and silicon single crystal wafer
JP2003059932A (en) Method for manufacturing silicon single crystal wafer and silicon single crystal wafer
JP2002029891A (en) Silicon semiconductor substrate and manufacturing method thereof
JPH0656588A (en) Method for producing silicon single crystal
JP2004043256A (en) Silicon wafer for epitaxial growth, epitaxial wafer, and method of manufacturing the same
JP3771737B2 (en) Method for producing silicon single crystal wafer
TW200819561A (en) Process for producing p-doped and epitaxially coated semiconductor wafers from silicon
JP2007194232A (en) Method for producing silicon single crystal wafer
JP2003243404A (en) Method of manufacturing annealed wafer and annealed wafer
JP4218080B2 (en) Silicon single crystal wafer and manufacturing method thereof
JP4710603B2 (en) Annealed wafer and its manufacturing method
JP4085467B2 (en) Silicon wafer, silicon epitaxial wafer and manufacturing method thereof
JP2003073191A (en) Method of producing epitaxial wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070302

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A02 Decision of refusal

Effective date: 20091124

Free format text: JAPANESE INTERMEDIATE CODE: A02