JP2002016096A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2002016096A JP2002016096A JP2000192216A JP2000192216A JP2002016096A JP 2002016096 A JP2002016096 A JP 2002016096A JP 2000192216 A JP2000192216 A JP 2000192216A JP 2000192216 A JP2000192216 A JP 2000192216A JP 2002016096 A JP2002016096 A JP 2002016096A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- electrode
- forming
- photoresist
- photosensitive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/012—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置を回路基板に電気的および機械的
な接続を行う突起電極の構造およびその製造方法に関し
て半導体基板の大口径化に対応するためには製造工程上
必要な高額な装置を全て変更しなくてはならず莫大な設
備投資が必要となっていた。高額な設備を必要としない
で半導体基板の大口径化に対応した製造工程および高密
度でしかも高信頼性である半導体装置を安価で提供す
る。
【解決手段】 入出力端子となる電極パッド１４と、電
極パッドが露出するように開口部を設ける絶縁膜１６
と、電極パッド上に設ける突起電極２２とを有する半導
体装置であって、電極パッドは、下層の第１の電極パッ
ドと上層の第２の電極パッドからなるとともに、これら
の第１の電極パッドと第２の電極パッドとは異なる金属
材料で構成し、第１の電極パッドはアルミニウムからな
る半導体装置およびその製造方法。
PROBLEM TO BE SOLVED: To provide a structure of a protruding electrode for electrically and mechanically connecting a semiconductor device to a circuit board and a method of manufacturing the same, which are necessary in a manufacturing process in order to cope with an increase in the diameter of the semiconductor substrate. All of the expensive equipment had to be changed, requiring enormous capital investment. A manufacturing process corresponding to an increase in the diameter of a semiconductor substrate and a high-density and highly reliable semiconductor device are provided at low cost without requiring expensive equipment. An electrode film serving as an input / output terminal and an insulating film provided with an opening so that the electrode pad is exposed.
And a protruding electrode 22 provided on the electrode pad, wherein the electrode pad comprises a lower first electrode pad and an upper second electrode pad. A semiconductor device comprising a metal material different from that of a second electrode pad, wherein the first electrode pad is made of aluminum, and a method of manufacturing the same.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法にかんし、とくに半導体装置を回路基板に電
気的および機械的に接続を行なう突起電極構造とその構
造を形成するための製造方法とにかんする。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a projecting electrode structure for electrically and mechanically connecting a semiconductor device to a circuit board and a manufacturing method for forming the structure. Concerning.
【０００２】[0002]
【従来の技術】従来の技術における半導体装置における
突起電極の構造と、この構造を形成するための製造方法
を、図５〜図８の断面図をもちいて説明する。2. Description of the Related Art The structure of a bump electrode in a conventional semiconductor device and a manufacturing method for forming the structure will be described with reference to cross-sectional views of FIGS.
【０００３】〔従来技術における突起電極構造：図８〕
はじめに図８をもちいて従来技術の突起電極構造を説明
する。[Protrusion electrode structure in the prior art: FIG. 8]
First, a conventional bump electrode structure will be described with reference to FIG.
【０００４】図８にしめすように、半導体基板１２上に
電極パッド１４が開口するように絶縁膜１６を設ける。As shown in FIG. 8, an insulating film 16 is provided on a semiconductor substrate 12 so that an electrode pad 14 is opened.
【０００５】さらに、その電極パッド１４上に突起電極
２２を、下部電極１９を介して形成し、突起電極２２を
有する半導体装置としている。Further, a protruding electrode 22 is formed on the electrode pad 14 via the lower electrode 19 to obtain a semiconductor device having the protruding electrode 22.
【０００６】〔従来技術における突起電極の製造方法：
図５〜図８〕つぎにこの図８に示す従来の技術における
突起電極構造を形成するための製造方法を、図５〜図８
の断面図を用いて説明する。[Method of Manufacturing Protruding Electrode in Prior Art:
FIGS. 5 to 8] Next, a manufacturing method for forming a bump electrode structure according to the prior art shown in FIG. 8 will be described with reference to FIGS.
This will be described with reference to the sectional view of FIG.
【０００７】はじめに図５にしめすように、半導体基板
１２上の全面に、絶縁膜１６を形成し、フォトリソグラ
フィー処理とエッチング処理により、電極パッド１４が
露出するように開口部を有する絶縁膜１６を形成する。First, as shown in FIG. 5, an insulating film 16 is formed on the entire surface of the semiconductor substrate 12, and the insulating film 16 having an opening so that the electrode pad 14 is exposed is formed by photolithography and etching. Form.
【０００８】つぎに、共通電極膜１８を半導体基板１２
上の全面にスパッタリング法によって形成する。この共
通電極膜１８は、半導体基板１２側からチタニウム・タ
ングステン合金を０．０４μｍ〜０．２μｍ、および銅
を０．４μｍの厚さで順次形成する。Next, a common electrode film 18 is formed on the semiconductor substrate 12.
The entire upper surface is formed by a sputtering method. The common electrode film 18 is formed by sequentially forming a titanium-tungsten alloy in a thickness of 0.04 μm to 0.2 μm and copper in a thickness of 0.4 μm from the semiconductor substrate 12 side.
【０００９】この２層構造をもつ共通電極膜１８は、突
起電極を電解めっき法にて形成するときの電極としての
役割を有する。The common electrode film 18 having the two-layer structure has a role as an electrode when the projecting electrode is formed by the electrolytic plating method.
【００１０】その後、図６にしめすように、感光性樹脂
２０を回転塗布法により１７μｍの厚さで、半導体基板
１２上の全面に形成する。Thereafter, as shown in FIG. 6, a photosensitive resin 20 is formed on the entire surface of the semiconductor substrate 12 to a thickness of 17 μm by a spin coating method.
【００１１】その後、所定のフォトマスクを使用し、露
光装置を用いるフォトリソグラフィー処理により、突起
電極２２形成予定領域に開口を形成するように、感光性
樹脂２０をパターンニングする。この感光性樹脂２０
は、電解めっき処理におけるめっき阻止膜として機能す
る。Then, using a predetermined photomask, the photosensitive resin 20 is patterned by photolithography using an exposure apparatus so as to form an opening in a region where the bump electrode 22 is to be formed. This photosensitive resin 20
Functions as a plating prevention film in the electrolytic plating process.
【００１２】つぎに図７にしめすように、電解めっき処
理である金めっき処理によって突起電極２２を１０μｍ
〜１５μｍの厚さで、感光性樹脂２０の開口内の共通電
極膜１８上に形成する。Next, as shown in FIG. 7, the protruding electrode 22 is formed to a thickness of 10 μm by a gold plating process which is an electrolytic plating process.
A thickness of about 15 μm is formed on the common electrode film 18 in the opening of the photosensitive resin 20.
【００１３】その後、図８にしめすように、めっき処理
におけるめっき阻止膜として使用した感光性樹脂２０を
除去する。Thereafter, as shown in FIG. 8, the photosensitive resin 20 used as a plating stopper film in the plating process is removed.
【００１４】その後、突起電極２２をエッチングマスク
にして、その突起電極２２から露出する共通電極膜１８
をエッチング装置によってエッチングして、下部電極１
９をその突起電極２２下にパターン形成する。Thereafter, the common electrode film 18 exposed from the projecting electrode 22 is used as an etching mask using the projecting electrode 22 as an etching mask.
Is etched by an etching apparatus, and the lower electrode 1 is etched.
9 is patterned below the protruding electrode 22.
【００１５】その結果、その下部電極１９上に突起電極
２２を形成することができ、突起電極２２を有する半導
体装置を得る。As a result, the bump electrode 22 can be formed on the lower electrode 19, and a semiconductor device having the bump electrode 22 is obtained.
【００１６】その後、半導体装置のスクライブラインに
沿ってダイシング処理を行なうことにより、半導体基板
１２を切断処理を行ない、半導体チップを形成する。Thereafter, a dicing process is performed along a scribe line of the semiconductor device to cut the semiconductor substrate 12, thereby forming a semiconductor chip.
【００１７】このようにして、図５から図８を用いて説
明した製造方法によって、半導体基板１２のパッド電極
１４上に突起電極２２を有する半導体装置を形成する。Thus, a semiconductor device having the protruding electrodes 22 on the pad electrodes 14 of the semiconductor substrate 12 is formed by the manufacturing method described with reference to FIGS.
【００１８】[0018]
【発明が解決しようとする課題】しかしながら、従来技
術の半導体装置の製造方法における突起電極２２におい
ては、その製造工程が非常に長くなるとともに、共通電
極膜１８を被膜形成するためのスパッタリング装置、お
よび共通電極膜１８をパターンニングして下部電極１９
を形成するためのエッチング装置などの高価な装置が処
理工程上必要としている。However, in the bump electrode 22 in the conventional method of manufacturing a semiconductor device, the manufacturing process becomes extremely long, and a sputtering device for forming a film of the common electrode film 18; The common electrode film 18 is patterned to form a lower electrode 19.
Expensive equipment such as an etching equipment for forming the semiconductor is required in the processing steps.
【００１９】さらに今後、１枚の半導体基板１２からの
取り個数を増加させて効率を上げ、半導体チップ単価を
下げるために、半導体基板の大口径化が進んでいる。Further, in order to increase efficiency by increasing the number of semiconductor chips taken from one semiconductor substrate 12 and to reduce the unit cost of semiconductor chips, the diameter of semiconductor substrates is increasing.
【００２０】半導体基板の大口径化に対応するために
は、製造工程上必要な高額な装置をすべて変更しなくて
はならず、莫大な設備投資が必要となっていた。In order to cope with an increase in the diameter of a semiconductor substrate, all the expensive devices required in the manufacturing process have to be changed, and enormous capital investment has been required.
【００２１】そのため、設備投資をしたのち数年は、半
導体チップ単価に設備償却費が加算されることになり、
半導体装置の製造コストを低くすることが非常に困難で
あるという問題点がある。For several years after the capital investment, the equipment depreciation cost is added to the semiconductor chip unit price.
There is a problem that it is very difficult to reduce the manufacturing cost of the semiconductor device.
【００２２】〔発明の目的〕本発明の目的は、上記課題
を解決し、製造工程が短かく、高額な設備を必要としな
いで半導体基板の大口径化に対応するとともに、高密度
でしかも高信頼性である半導体装置の製造方法を提供す
ることである。[Object of the Invention] An object of the present invention is to solve the above-mentioned problems, to cope with an increase in the diameter of a semiconductor substrate with a short manufacturing process, without requiring expensive equipment, and at a high density and a high density. An object of the present invention is to provide a method for manufacturing a semiconductor device which is reliable.
【００２３】[0023]
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置およびその製造方法において
は、下記記載の手段を採用する。In order to achieve the above object, a semiconductor device and a method of manufacturing the same according to the present invention employ the following means.
【００２４】本発明の半導体装置においては、入出力端
子となる電極パッドと、その電極パッドが露出するよう
に開口部を設ける絶縁膜と、上記電極パッド上に設ける
突起電極とを有する半導体装置であって、上記電極パッ
ドは、下層の第１の電極パッドと上層の第２の電極パッ
ドからなるとともに、これらの第１の電極パッドと第２
の電極パッドとは異なる金属材料で構成し、上記第１の
電極パッドはアルミニウムからなることを特徴とする。In a semiconductor device according to the present invention, there is provided a semiconductor device having an electrode pad serving as an input / output terminal, an insulating film having an opening so as to expose the electrode pad, and a projecting electrode provided on the electrode pad. The electrode pad includes a lower first electrode pad and an upper second electrode pad, and the first electrode pad and the second electrode pad.
And the first electrode pad is made of aluminum.
【００２５】本発明の半導体装置においては、入出力端
子となる電極パッドと、その電極パッドが露出するよう
に開口部を設ける絶縁膜と、上記電極パッド上に設ける
突起電極と、その突起電極の表面を覆う酸化防止膜を有
する半導体装置であって、上記電極パッドは、下層の第
１の電極パッドと上層の第２の電極パッドからなるとと
もに、これらの第１の電極パッドと第２の電極パッドと
は異なる金属材料で構成し、上記第１の電極パッドはア
ルミニウムからなることを特徴とする。In the semiconductor device of the present invention, an electrode pad serving as an input / output terminal, an insulating film having an opening so as to expose the electrode pad, a protruding electrode provided on the electrode pad, and a A semiconductor device having an antioxidant film covering a surface, wherein the electrode pad includes a lower first electrode pad and an upper second electrode pad, and the first electrode pad and the second electrode pad. The first electrode pad is made of a metal material different from the pad, and the first electrode pad is made of aluminum.
【００２６】本発明の半導体装置の製造方法において
は、半導体基板上にアルミニウムからなる第１の電極パ
ッド材料と第１の電極パッド材料と異なる金属材料から
なる第２の電極パッド材料とを積層するように形成する
工程と、その第２の電極パッド材料上にフォトレジスト
を形成し、フォトリソグラフィー処理によって、そのフ
ォトレジストを電極パッド形状にパターンニングし、そ
のパターンニングしたフォトレジストをエッチングマス
クに使用して、上記第２の電極パッド材料と第１の電極
パッド材料とを順次エッチングして電極パッドを形成す
る工程と、上記半導体基板上の全面に絶縁膜を形成し、
その絶縁膜上にフォトレジストを形成し、フォトリソグ
ラフィー処理によって、そのフォトレジストに開口を形
成するようにパターンニングし、そのパターンニングし
たフォトレジストをエッチングマスクに使用して、上記
絶縁膜をエッチングして上記電極パッドが露出する開口
を形成する工程と、上記半導体基板上の全面に感光性樹
脂を形成する工程と、その感光性樹脂をフォトリソグラ
フィー処理して、上記電極パッドを露出させる開口部を
形成するように、その感光性樹脂をパターンニングする
工程と、上記電極パッド上に突起電極を無電解めっき処
理によって形成する工程と、上記感光性樹脂を除去する
工程とを有することを特徴とする。In the method of manufacturing a semiconductor device according to the present invention, a first electrode pad material made of aluminum and a second electrode pad material made of a metal material different from the first electrode pad material are laminated on a semiconductor substrate. And forming a photoresist on the second electrode pad material, patterning the photoresist into an electrode pad shape by photolithography, and using the patterned photoresist as an etching mask Forming an electrode pad by sequentially etching the second electrode pad material and the first electrode pad material, and forming an insulating film on the entire surface of the semiconductor substrate;
A photoresist is formed on the insulating film, patterned by photolithography so as to form an opening in the photoresist, and the insulating film is etched by using the patterned photoresist as an etching mask. Forming an opening through which the electrode pad is exposed, forming a photosensitive resin on the entire surface of the semiconductor substrate, and subjecting the photosensitive resin to photolithography to form an opening exposing the electrode pad. Patterning the photosensitive resin so as to form, forming a protruding electrode on the electrode pad by electroless plating, and removing the photosensitive resin. .
【００２７】本発明の半導体装置の製造方法において
は、半導体基板上にアルミニウムからなる第１の電極パ
ッド材料と第１の電極パッド材料と異なる金属材料から
なる第２の電極パッド材料とを積層するように形成する
工程と、その第２の電極パッド材料上にフォトレジスト
を形成し、フォトリソグラフィー処理によって、そのフ
ォトレジストを電極パッド形状にパターンニングし、そ
のパターンニングしたフォトレジストをエッチングマス
クに使用して、上記第２の電極パッド材料と第１の電極
パッド材料とを順次エッチングして電極パッドを形成す
る工程と、上記半導体基板上の全面に絶縁膜を形成し、
その絶縁膜上にフォトレジストを形成し、フォトリソグ
ラフィー処理によって、そのフォトレジスト開口を形成
するようにパターンニングし、そのパターンニングした
フォトレジストをエッチングマスクに使用して、上記絶
縁膜をエッチングして上記電極パッドが露出する開口を
形成する工程と、上記半導体基板上の全面に感光性樹脂
を形成する工程と、その感光性樹脂をフォトリソグラフ
ィー処理して、上記電極パッドを露出させる開口部を形
成するように、その感光性樹脂をパターンニングする工
程と、感光性樹脂表面を親水化処理する工程と、電極パ
ッド上に突起電極を無電解めっき処理によって形成する
工程と、感光性樹脂を除去する工程とを有することを特
徴とする。In the method of manufacturing a semiconductor device according to the present invention, a first electrode pad material made of aluminum and a second electrode pad material made of a metal material different from the first electrode pad material are stacked on a semiconductor substrate. And forming a photoresist on the second electrode pad material, patterning the photoresist into an electrode pad shape by photolithography, and using the patterned photoresist as an etching mask Forming an electrode pad by sequentially etching the second electrode pad material and the first electrode pad material, and forming an insulating film on the entire surface of the semiconductor substrate;
A photoresist is formed on the insulating film, patterned by photolithography to form the photoresist opening, and the insulating film is etched using the patterned photoresist as an etching mask. Forming an opening exposing the electrode pad, forming a photosensitive resin on the entire surface of the semiconductor substrate, and performing photolithography on the photosensitive resin to form an opening exposing the electrode pad Patterning the photosensitive resin, hydrophilizing the photosensitive resin surface, forming a protruding electrode on the electrode pad by electroless plating, and removing the photosensitive resin. And a process.
【００２８】本発明の半導体装置の製造方法において
は、半導体基板上にアルミニウムからなる第１の電極パ
ッド材料と第１の電極パッド材料と異なる金属材料から
なる第２の電極パッド材料とを積層するように形成する
工程と、その第２の電極パッド材料上にフォトレジスト
を形成し、フォトリソグラフィー処理によって、そのフ
ォトレジストを電極パッド形状にパターンニングし、そ
のパターンニングしたフォトレジストをエッチングマス
クに使用して、上記第２の電極パッド材料と第１の電極
パッド材料とを順次エッチングして電極パッドを形成す
る工程と、上記半導体基板上の全面に絶縁膜を形成し、
その絶縁膜上にフォトレジストを形成し、フォトリソグ
ラフィー処理によって、そのフォトレジスト開口を形成
するようにパターンニングし、そのパターンニングした
フォトレジストをエッチングマスクに使用して、上記絶
縁膜をエッチングして上記電極パッドが露出する開口を
形成する工程と、上記半導体基板上の全面に感光性樹脂
を形成する工程と、その感光性樹脂をフォトリソグラフ
ィー処理して、上記電極パッドを露出させる開口部を形
成するように、その感光性樹脂をパターンニングする工
程と、上記電極パッド上に突起電極を無電解めっき処理
によって形成する工程と、上記感光性樹脂を除去する工
程と、上記突起電極表面に酸化防止層を無電解めっき処
理によって形成する工程とを有することを特徴とする。In the method of manufacturing a semiconductor device according to the present invention, a first electrode pad material made of aluminum and a second electrode pad material made of a metal material different from the first electrode pad material are laminated on a semiconductor substrate. And forming a photoresist on the second electrode pad material, patterning the photoresist into an electrode pad shape by photolithography, and using the patterned photoresist as an etching mask Forming an electrode pad by sequentially etching the second electrode pad material and the first electrode pad material, and forming an insulating film on the entire surface of the semiconductor substrate;
A photoresist is formed on the insulating film, patterned by photolithography to form the photoresist opening, and the insulating film is etched using the patterned photoresist as an etching mask. Forming an opening exposing the electrode pad, forming a photosensitive resin on the entire surface of the semiconductor substrate, and performing photolithography on the photosensitive resin to form an opening exposing the electrode pad Patterning the photosensitive resin, forming a projecting electrode on the electrode pad by electroless plating, removing the photosensitive resin, and preventing oxidation of the surface of the projecting electrode. Forming a layer by electroless plating.
【００２９】本発明の半導体装置の製造方法において
は、半導体基板上にアルミニウムからなる第１の電極パ
ッド材料と第１の電極パッド材料と異なる金属材料から
なる第２の電極パッド材料とを積層するように形成する
工程と、その第２の電極パッド材料上にフォトレジスト
を形成し、フォトリソグラフィー処理によって、そのフ
ォトレジストを電極パッド形状にパターンニングし、そ
のパターンニングしたフォトレジストをエッチングマス
クに使用して、上記第２の電極パッド材料と第１の電極
パッド材料とを順次エッチングして電極パッドを形成す
る工程と、上記半導体基板上の全面に絶縁膜を形成し、
その絶縁膜上にフォトレジストを形成し、フォトリソグ
ラフィー処理によって、そのフォトレジスト開口を形成
するようにパターンニングし、そのパターンニングした
フォトレジストをエッチングマスクに使用して、上記絶
縁膜をエッチングして上記電極パッドが露出する開口を
形成する工程と、上記半導体基板上の全面に感光性樹脂
を形成する工程と、その感光性樹脂をフォトリソグラフ
ィー処理して、上記電極パッドを露出させる開口部を形
成するようにその感光性樹脂をパターンニングする工程
と、上記感光性樹脂表面を親水化処理する工程と、上記
電極パッド表面に突起電極を選択的にめっき処理によっ
て形成する工程と、上記感光性樹脂を除去する工程と、
上記突起電極表面に酸化防止層を無電解めっき処理によ
って形成する工程とを有することを特徴とする。In the method of manufacturing a semiconductor device according to the present invention, a first electrode pad material made of aluminum and a second electrode pad material made of a metal material different from the first electrode pad material are laminated on a semiconductor substrate. And forming a photoresist on the second electrode pad material, patterning the photoresist into an electrode pad shape by photolithography, and using the patterned photoresist as an etching mask Forming an electrode pad by sequentially etching the second electrode pad material and the first electrode pad material, and forming an insulating film on the entire surface of the semiconductor substrate;
A photoresist is formed on the insulating film, patterned by photolithography to form the photoresist opening, and the insulating film is etched using the patterned photoresist as an etching mask. Forming an opening exposing the electrode pad, forming a photosensitive resin on the entire surface of the semiconductor substrate, and performing photolithography on the photosensitive resin to form an opening exposing the electrode pad Patterning the photosensitive resin so that the photosensitive resin surface is hydrophilically treated, selectively forming a projecting electrode on the electrode pad surface by plating, and Removing
Forming an antioxidant layer on the surface of the bump electrode by electroless plating.
【００３０】〔作用〕本発明による半導体装置構造およ
びその製造方法においては、絶縁膜の開口内で露出する
電極パッド上に突起電極を無電解めっき処理によって形
成している。[Operation] In the semiconductor device structure and the method of manufacturing the same according to the present invention, the protruding electrodes are formed on the electrode pads exposed in the openings of the insulating film by electroless plating.
【００３１】そのために、電極パッドを積層構造とし、
上層の電極パッドを構成する金属被膜として、その表面
に無電解めっき処理にてめっき膜が形成されやすい金属
材料から構成する。For this purpose, the electrode pads have a laminated structure,
The metal film constituting the upper electrode pad is made of a metal material on which a plating film is easily formed by electroless plating.
【００３２】このことによって、従来技術における電解
めっき処理におけるめっき電極として機能する共通電極
膜の被膜形成工程、および突起電極形成後、その突起電
極をエッチングマスクにして共通電極膜をエッチングし
て下部電極を形成する工程をなくすことができる。Thus, the step of forming a film of the common electrode film functioning as a plating electrode in the electrolytic plating process in the prior art, and forming the projection electrode, and then etching the common electrode film using the projection electrode as an etching mask to form the lower electrode Can be eliminated.
【００３３】したがって、本発明では、従来技術より工
程数を削減することができる。Therefore, in the present invention, the number of steps can be reduced as compared with the prior art.
【００３４】またさらに、従来の半導体装置の製造方法
にて必要であった共通電極膜を被膜形成するためのスパ
ッタリング装置、および共通電極膜をエッチングするた
めのエッチング装置などの高価な製造設備を必要としな
い。Further, expensive manufacturing equipment such as a sputtering apparatus for forming a film of the common electrode film and an etching apparatus for etching the common electrode film, which are required in the conventional method for manufacturing a semiconductor device, is required. And not.
【００３５】さらに、本発明の半導体装置およびその製
造方法を採用すれば、半導体基板の大口径化に対応する
ためには、装置の変更を最小限にすることができ、半導
体チップの単価を下げることが可能となる。Further, by employing the semiconductor device and the method of manufacturing the same according to the present invention, in order to cope with the increase in the diameter of the semiconductor substrate, the change of the device can be minimized, and the unit cost of the semiconductor chip can be reduced. It becomes possible.
【００３６】[0036]
【発明の実施の形態】つぎに図面を用いて本発明を実施
するための最良の形態における半導体装置およびその製
造方法を説明する。図１〜図４は本発明の半導体装置お
よびその製造方法をしめす断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a semiconductor device and a method of manufacturing the same according to the best mode for carrying out the present invention will be described with reference to the drawings. 1 to 4 are cross-sectional views showing a semiconductor device and a method of manufacturing the same according to the present invention.
【００３７】以下、図１、図２、図３、および図４を用
いて本発明の実施形態における突起電極の構造と、その
構造を製造するための形成方法を説明する。Hereinafter, the structure of the bump electrode according to the embodiment of the present invention and a forming method for manufacturing the structure will be described with reference to FIGS. 1, 2, 3 and 4.
【００３８】〔本発明の半導体装置の構造説明：図４〕
まずはじめに、図４を用いて本発明の実施形態における
突起電極の構造を説明する。[Structural Description of Semiconductor Device of the Present Invention: FIG. 4]
First, the structure of the bump electrode according to the embodiment of the present invention will be described with reference to FIG.
【００３９】図４に示すように、半導体基板１２上の、
入出力端子である電極パッド１４が露出する開口部を有
する絶縁膜１６を設ける。As shown in FIG. 4, on the semiconductor substrate 12,
An insulating film 16 having an opening through which an electrode pad 14 serving as an input / output terminal is exposed is provided.
【００４０】この電極パッド１４は、積層構造とし、下
層はアルミニウムで構成し、上層はこのアルミニウムと
異なる金属材料である、銅や、ニッケルや、あるいはこ
れらの銅またはニッケルを主成分とする合金で構成す
る。The electrode pad 14 has a laminated structure. The lower layer is made of aluminum, and the upper layer is made of a metal material different from aluminum, such as copper, nickel, or an alloy mainly containing copper or nickel. Constitute.
【００４１】下層の電極パッド材料であるアルミニウム
はその表面に無電解めっき処理にてめっき膜が形成され
ないが、上層の電極パッド材料である前述のような金属
膜はその表面に無電解めっき処理にてめっき膜が形成さ
れる。Aluminum, which is a lower electrode pad material, has no plating film formed on its surface by electroless plating, but the above-mentioned metal film, which is an upper electrode pad material, has its surface subjected to electroless plating. Thus, a plating film is formed.
【００４２】すなわち、本発明の半導体装置における上
層の電極パッド材料としては、無電解めっき処理にてめ
っき被膜が形成されやすい金属材料を選択して使用す
る。That is, as the material of the upper electrode pad in the semiconductor device of the present invention, a metal material on which a plating film is easily formed by electroless plating is selected and used.
【００４３】さらに、その電極パッド１４の上層の金属
膜上に、側壁がストレート形状の突起電極２２を設け
る。Further, a protruding electrode 22 having a straight side wall is provided on the upper metal film of the electrode pad 14.
【００４４】この突起電極２２材料としては、リンを含
むニッケル合金、銅、スズ、鉛−スズ合金、ハンダのな
かから選ばれるひとつまたは複数からなる。The material of the protruding electrode 22 is one or more selected from a nickel alloy containing phosphorus, copper, tin, a lead-tin alloy, and solder.
【００４５】またさらに、その突起電極２２表面を覆う
酸化防止層２４を設ける。この酸化防止層２４は、金
（Ａｕ）からなる。Further, an antioxidant layer 24 covering the surface of the protruding electrode 22 is provided. This oxidation prevention layer 24 is made of gold (Au).
【００４６】なお、突起電極２２を金（Ａｕ）で構成す
る場合は、酸化防止層２４は形成しなくてもよい。When the protruding electrode 22 is made of gold (Au), the antioxidant layer 24 need not be formed.
【００４７】このように、本発明の半導体装置における
突起電極２２は、パッド電極１４上に直接設けている。As described above, the bump electrode 22 in the semiconductor device of the present invention is provided directly on the pad electrode 14.
【００４８】このために、従来必要であった共通電極膜
が不要となり、その共通電極膜を被膜形成するためのス
パッタリング装置が本発明では必要としない。For this reason, the common electrode film which has been required conventionally becomes unnecessary, and the present invention does not require a sputtering apparatus for forming a film of the common electrode film.
【００４９】また突起電極２２の表面を覆うように酸化
防止膜２４を形成する構成、あるいはその突起電極２２
を金（Ａｕ）で構成する構造を採用しており、本発明の
半導体装置では信頼性が向上し、高密度でしかも安価な
設備で大口径の半導体基板にも対応した半導体装置を提
供することができる。A structure in which an antioxidant film 24 is formed so as to cover the surface of the bump electrode 22 or the bump electrode 22
The present invention provides a semiconductor device which has improved reliability, is high-density, is inexpensive, and can accommodate a large-diameter semiconductor substrate. Can be.
【００５０】〔本発明の半導体装置の製造方法説明：図
１〜図４〕つぎに図４に示す突起電極構造を得るための
製造方法を、図１から図４を使用して説明する。[Description of Manufacturing Method of Semiconductor Device of the Present Invention: FIGS. 1 to 4] Next, a manufacturing method for obtaining the bump electrode structure shown in FIG. 4 will be described with reference to FIGS.
【００５１】まずはじめに図１にしめすように、所定の
能動素子や受動素子を形成した半導体基板１２上に、電
極パッド材料として、下層のアルミニウムからなる第１
の電極パッド材料と、銅からなる第２の電極パッド材料
とを順次積層するように形成する。First, as shown in FIG. 1, on a semiconductor substrate 12 on which predetermined active elements and passive elements have been formed, a first layer made of aluminum as a lower layer is formed as an electrode pad material.
And an electrode pad material made of copper are sequentially laminated.
【００５２】このとき、銅からなる第２の電極パッド材
料は、すくなくとも１００ｎｍ程度の膜厚で形成すれば
よい。At this time, the second electrode pad material made of copper may be formed with a thickness of at least about 100 nm.
【００５３】この第１の電極パッド材料と第２の電極パ
ッド材料とは、スパッタリング装置内で連続して被膜形
成する。The first electrode pad material and the second electrode pad material are continuously formed in a sputtering apparatus.
【００５４】すなわち、アルミニウムを被膜形成したの
ち、スパッタリング装置の真空状態を維持したまま、連
続して銅を被膜形成する。That is, after forming a film of aluminum, a film of copper is continuously formed while maintaining the vacuum state of the sputtering apparatus.
【００５５】このように、第１の電極パッド材料と第２
の電極パッド材料とを、スパッタリング装置内で連続し
て被膜形成すると、アルミニウムと銅とのあいだに酸化
膜が形成されない。As described above, the first electrode pad material and the second
When an electrode pad material is continuously formed with a film in a sputtering apparatus, an oxide film is not formed between aluminum and copper.
【００５６】そのために、電極パッド上に形成する突起
電極との接続抵抗値を充分に低くすることができる。Therefore, the connection resistance value with the protruding electrode formed on the electrode pad can be sufficiently reduced.
【００５７】なお、第１の電極パッド材料と第２の電極
パッド材料とを、スパッタリング装置内で連続して被膜
形成できない場合は、下層のアルミニウムを形成したの
ち、上層の銅を形成する前にスパッタリング装置内でバ
ックスパッタ処理を行ない、アルミニウム表面に形成さ
れた酸化膜である酸化アルミニウム膜をエッチング除去
すればよい。In the case where the first electrode pad material and the second electrode pad material cannot be continuously formed in a sputtering apparatus, a lower layer of aluminum is formed before forming an upper layer of copper. A back sputtering process may be performed in a sputtering apparatus to remove an aluminum oxide film which is an oxide film formed on an aluminum surface by etching.
【００５８】第１の電極パッド材料であるアルミニウム
は、純アルミニウムでもよいし、アルミニウム−シリコ
ン合金や、アルミニウム−シリコン−銅合金などのアル
ミニウム合金も使用することができる。Aluminum as the first electrode pad material may be pure aluminum, or an aluminum alloy such as an aluminum-silicon alloy or an aluminum-silicon-copper alloy may be used.
【００５９】つぎに、第２の電極パッド材料である銅膜
上に、フォトレジスト（図示せず）を回転塗布法によっ
て形成する。Next, a photoresist (not shown) is formed on the copper film as the second electrode pad material by a spin coating method.
【００６０】その後、所定のフォトマスクを用いて、露
光処理と現像処理とを行ない、そのフォトレジストを電
極パッド１４の形状にパターンニングする。Thereafter, an exposure process and a development process are performed using a predetermined photomask, and the photoresist is patterned into a shape of the electrode pad 14.
【００６１】つぎに、そのパターンニングしたフォトレ
ジストをエッチングマスクに使用して、第２の電極パッ
ド材料と第１の電極パッド材料とを順次エッチングし
て、電極パッド１４をパターン形成する。Next, using the patterned photoresist as an etching mask, the second electrode pad material and the first electrode pad material are sequentially etched to form the electrode pads 14 in a pattern.
【００６２】その後、エッチングマスクとして使用した
フォトレジストを除去する。Thereafter, the photoresist used as the etching mask is removed.
【００６３】この第１の電極パッド材料と第２の電極パ
ッド材料とパターン形成するとき、電極パッド１４を形
成するだけでなく、半導体基板１２に形成した能動素子
や受動素子間を接続する配線も、この第１の電極パッド
材料と第２の電極パッド材料との積層膜から形成しても
よい。When forming a pattern with the first electrode pad material and the second electrode pad material, not only are the electrode pads 14 formed, but also the wiring connecting the active elements and the passive elements formed on the semiconductor substrate 12. Alternatively, it may be formed from a laminated film of the first electrode pad material and the second electrode pad material.
【００６４】つぎに、アルミニウムと銅との積層膜から
なる電極パッド１４を被覆するように、半導体基板１２
の全面に絶縁膜１６を形成する。Next, the semiconductor substrate 12 is covered so as to cover the electrode pad 14 made of a laminated film of aluminum and copper.
An insulating film 16 is formed on the entire surface of the substrate.
【００６５】この絶縁膜１６は、窒化シリコン（Ｓｉ
Ｎ）膜をプラズマ化学的気相成長法により、半導体基板
１２上の全面に１μｍの厚さで形成する。The insulating film 16 is made of silicon nitride (Si
N) A film is formed with a thickness of 1 μm on the entire surface of the semiconductor substrate 12 by a plasma chemical vapor deposition method.
【００６６】この絶縁膜１６は、窒化シリコン膜以外
に、二酸化シリコン膜や、その二酸化シリコン膜に不純
物を添加した膜や、酸化タンタル膜や、酸化アルミニウ
ム膜などの無機膜でも適用可能であり、さらにまたポリ
イミド膜などの有機膜も適用することができる。The insulating film 16 is not limited to a silicon nitride film, and may be a silicon dioxide film, a film obtained by adding an impurity to the silicon dioxide film, or an inorganic film such as a tantalum oxide film or an aluminum oxide film. Further, an organic film such as a polyimide film can be used.
【００６７】さらに絶縁膜１６の形成方法としては、プ
ラズマ化学的気相成長法以外に、スパッタリング法でも
形成可能である。The insulating film 16 can be formed by a sputtering method other than the plasma chemical vapor deposition method.
【００６８】その後、図１には図示しないが、フォトレ
ジストを回転塗布法によって、絶縁膜１６上の全面に形
成し、所定のフォトマスクを用いて、そのフォトレジス
トの露光処理を行ない、さらにその後、現像処理を行な
って、そのフォトレジストをパターンニングする。Thereafter, although not shown in FIG. 1, a photoresist is formed on the entire surface of the insulating film 16 by a spin coating method, and the photoresist is exposed using a predetermined photomask. Then, development processing is performed to pattern the photoresist.
【００６９】そしてそのパターンニングしたフォトレジ
ストをエッチングマスクとして使用して、絶縁膜１６を
エッチングして、電極パッド１４が露出するようにパタ
ーンニングする。Then, using the patterned photoresist as an etching mask, the insulating film 16 is etched and patterned so that the electrode pads 14 are exposed.
【００７０】このとき、絶縁膜１６は、図１に示すよう
に、電極パッド１４の周縁部でオーバーラップするよう
にパターン形成する。At this time, as shown in FIG. 1, the insulating film 16 is formed in a pattern so as to overlap the peripheral portion of the electrode pad 14.
【００７１】その後、エッチングマスクとして使用した
フォトレジストを除去する。Thereafter, the photoresist used as the etching mask is removed.
【００７２】つぎに、感光性樹脂２０を回転塗布法によ
り、絶縁膜１６上の全面に２０μｍ〜３０μｍの厚さで
形成する。Next, the photosensitive resin 20 is formed on the entire surface of the insulating film 16 to have a thickness of 20 μm to 30 μm by a spin coating method.
【００７３】この感光性樹脂２０は、突起電極を無電解
めっき処理により形成するとき、めっき阻止膜として機
能する。The photosensitive resin 20 functions as a plating prevention film when the protruding electrodes are formed by electroless plating.
【００７４】つぎに、図２に示すように、所定のフォト
マスクを用いて感光性樹脂２０の露光処理を行ない、そ
の後、現像処理を行なうことによって、電極パッド１４
が露出するように、感光性樹脂２０に開口部を形成する
ようにパターンニングする。Next, as shown in FIG. 2, exposure processing of the photosensitive resin 20 is performed using a predetermined photomask, and then development processing is performed, so that the electrode pads 14 are formed.
Is patterned so that an opening is formed in the photosensitive resin 20 so that is exposed.
【００７５】この感光性樹脂２０の開口部が突起電極形
成予定領域である。すなわち、感光性樹脂２０の形成領
域は、めっき阻止膜として機能する。The opening of the photosensitive resin 20 is a region where a protruding electrode is to be formed. That is, the formation region of the photosensitive resin 20 functions as a plating prevention film.
【００７６】その後、半導体基板１２をプラズマアッシ
ング装置内に配置し、その装置内に酸素ガスを導入し
て、プラズマを発生させて、酸素プラズマ雰囲気中に感
光性樹脂２０をさらし、感光性樹脂２０の表面の親水化
処理を行う。Thereafter, the semiconductor substrate 12 is placed in a plasma ashing apparatus, oxygen gas is introduced into the apparatus, plasma is generated, and the photosensitive resin 20 is exposed to an oxygen plasma atmosphere. Is subjected to a hydrophilic treatment.
【００７７】この親水化処理によって、感光性樹脂２０
表面にたいするめっき液の濡れ性が向上する。By this hydrophilic treatment, the photosensitive resin 20
The wettability of the plating solution on the surface is improved.
【００７８】この感光性樹脂２０表面の親水化処理を行
わないで、次工程のめっきを行うと感光性樹脂２０のめ
っき液の濡れ性が不充分であるため、感光性樹脂２０の
小さな開口部にめっき液が完全に浸透せず、気泡となっ
て突起電極２２が形成できない部分が発生してしまう。If the surface of the photosensitive resin 20 is not subjected to a hydrophilic treatment and is subjected to plating in the next step, the wettability of the plating solution of the photosensitive resin 20 is insufficient. The plating solution does not completely penetrate into the plating solution, resulting in air bubbles and a portion where the protruding electrode 22 cannot be formed.
【００７９】なお、感光性樹脂２０の開口寸法が大き
い、すなわち突起電極２２の平面パターン形状が大きけ
れば、この酸素プラズマによる感光性樹脂２０の表面の
親水化処理は行なわなくても、めっき液が感光性樹脂２
０の開口内に浸透し、突起電極２２が形成できない部分
が発生するという不都合は発生しない。If the opening size of the photosensitive resin 20 is large, that is, if the planar pattern shape of the protruding electrode 22 is large, the plating solution can be used even if the surface of the photosensitive resin 20 is not hydrophilized by the oxygen plasma. Photosensitive resin 2
There is no inconvenience that the portion penetrates into the opening 0 and the protruding electrode 22 cannot be formed.
【００８０】その後、図３にしめすように、無電解めっ
き処理を行なうことにより、リンを含むニッケル合金を
１０μｍ〜１５μｍの厚さで、感光性樹脂２０の開口内
に形成する。Thereafter, as shown in FIG. 3, an electroless plating process is performed to form a nickel alloy containing phosphorus with a thickness of 10 μm to 15 μm in the opening of the photosensitive resin 20.
【００８１】このとき、めっきは電極パッド１４上層の
銅表面にのみ選択的に行なわれ、感光性樹脂２０が開口
された電極パッド１４の銅表面だけにめっき膜を形成す
ることができる。At this time, plating is selectively performed only on the copper surface of the upper layer of the electrode pad 14, and a plating film can be formed only on the copper surface of the electrode pad 14 where the photosensitive resin 20 is opened.
【００８２】このとき、リンを含むニッケル合金の無電
解めっきは、感光性樹脂２０の開口部内のみ、すなわち
感光性樹脂２０の厚さ以下にめっき膜を形成することに
よって、断面形状が矩形状のストレートウォール形状の
突起電極２２が形成できる。At this time, the electroless plating of the nickel alloy containing phosphorus is performed only in the opening of the photosensitive resin 20, that is, by forming the plating film not more than the thickness of the photosensitive resin 20, so that the cross-sectional shape is rectangular. A straight wall-shaped projection electrode 22 can be formed.
【００８３】突起電極２２材料としては、リンを含むニ
ッケル合金以外に、金、銅、スズ、鉛−スズ合金、また
はハンダも適用可能であり、さらにこれらの材料を複数
積層してもよい。As the material of the protruding electrode 22, gold, copper, tin, lead-tin alloy, or solder can be used in addition to the nickel alloy containing phosphorus, and a plurality of these materials may be laminated.
【００８４】つぎに、図４にしめすように、無電解めっ
き処理におけるめっき阻止膜として使用した感光性樹脂
２０を除去する。Next, as shown in FIG. 4, the photosensitive resin 20 used as a plating stopper film in the electroless plating process is removed.
【００８５】さらにその後、無電解めっき処理を行なっ
て、金（Ａｕ）からなる酸化防止層２４を、リンを含む
ニッケル合金からなる突起電極２２の表面を被覆するよ
うに形成する。After that, an electroless plating process is performed to form an antioxidant layer 24 made of gold (Au) so as to cover the surface of the bump electrode 22 made of a nickel alloy containing phosphorus.
【００８６】この酸化防止層２４は、０．１μｍ〜０．
２μｍと、ごく薄い厚さで形成すればよい。The antioxidant layer 24 has a thickness of 0.1 μm to 0.1 μm.
It may be formed with a very thin thickness of 2 μm.
【００８７】なお、突起電極２２を金（Ａｕ）で形成し
たときは、この酸化防止層２４は形成しなくてもよい。When the protruding electrode 22 is formed of gold (Au), the antioxidant layer 24 need not be formed.
【００８８】さらにこの後、ダイシングブレードにてダ
イシング加工を行ない、半導体基板１２のスクライブラ
インに沿って切断加工し、半導体チップを得る。Thereafter, dicing is performed with a dicing blade, and cut along the scribe line of the semiconductor substrate 12 to obtain a semiconductor chip.
【００８９】本発明の突起電極の形成方法では、共通電
極膜形成工程と、突起電極を形成したのちその突起電極
から露出する共通電極膜のエッチング工程とをなくすこ
とができる。In the method of forming a bump electrode according to the present invention, the step of forming the common electrode film and the step of etching the common electrode film exposed from the bump electrode after forming the bump electrode can be eliminated.
【００９０】すなわち、従来技術における電解めっき処
理におけるめっき電極として機能する共通電極膜の被膜
形成工程、および突起電極形成後、その突起電極をエッ
チングマスクにして共通電極膜をエッチングして下部電
極を形成する工程をなくすことができる。That is, a step of forming a film of a common electrode film functioning as a plating electrode in the electroplating process in the prior art, and forming a projection electrode, and then etching the common electrode film using the projection electrode as an etching mask to form a lower electrode Step can be eliminated.
【００９１】したがって、本発明の突起電極の形成方法
では、従来技術より工程数を削減することができる。Therefore, in the method of forming a bump electrode according to the present invention, the number of steps can be reduced as compared with the prior art.
【００９２】またさらに、本発明の突起電極の形成方法
により形成した半導体装置においては、めっき電極とし
て使用した共通電極膜を形成しないで、無電解めっき法
により突起電極を形成している。Further, in the semiconductor device formed by the method of forming a bump electrode of the present invention, the bump electrode is formed by electroless plating without forming the common electrode film used as the plating electrode.
【００９３】このことにより、本発明の突起電極の形成
方法では、共通電極膜の被膜形成処理工程、およびその
共通電極膜のエッチング処理工程を行なうことなく、突
起電極を形成することができる。Thus, in the method of forming a bump electrode according to the present invention, the bump electrode can be formed without performing the film forming process of the common electrode film and the etching process of the common electrode film.
【００９４】したがって、高価なスパッタリング装置、
エッチング装置、および電解めっき装置などを使用する
ことなく、突起電極を有する半導体装置を形成すること
が可能となる。Therefore, an expensive sputtering apparatus,
A semiconductor device having a protruding electrode can be formed without using an etching device, an electrolytic plating device, and the like.
【００９５】さらに、本発明では微細ピッチ接続に対応
する突起電極を有する半導体装置を簡便に形成すること
が可能となるとともに、製造設備費を大幅に節減できる
半導体装置およびその製造方法を提供することが可能と
なる。Further, the present invention provides a semiconductor device having a projection electrode corresponding to a fine pitch connection, which can be easily formed, and which can greatly reduce manufacturing equipment costs, and a method of manufacturing the same. Becomes possible.
【００９６】なお、以上説明した本発明の実施形態で
は、突起電極２２の断面形状が矩形状のストレートウォ
ール形状の例で説明したが、断面形状がマッシュルーム
形状の突起電極２２も、本発明の半導体装置の製造方法
により形成することができる。In the embodiment of the present invention described above, the example in which the cross-sectional shape of the protruding electrode 22 is a rectangular straight wall is described. However, the protruding electrode 22 having a mushroom cross-sectional shape is also applicable to the semiconductor of the present invention. It can be formed by a method for manufacturing a device.
【００９７】この断面形状がマッシュルーム形状の突起
電極２２は、感光性樹脂２０の厚さを越えるまでめっき
膜の形成を行なえば、容易に形成することができる。The projection electrode 22 having a mushroom-shaped cross section can be easily formed by forming a plating film until the thickness exceeds the thickness of the photosensitive resin 20.
【００９８】さらにまた、電極パッドの上層金属材料と
して銅を用いた実施の形態について説明したが、銅以外
に、ニッケル、あるいはこれらの銅またはニッケルを主
成分とする合金も本発明では適用することができる。Further, the embodiment using copper as the upper metal material of the electrode pad has been described. In addition to copper, nickel or an alloy containing copper or nickel as a main component is also applicable to the present invention. Can be.
【００９９】[0099]
【発明の効果】以上の説明から明らかなように、本発明
による半導体装置の製造方法においては、絶縁膜の開口
内で露出する電極パッド上に、突起電極を無電解めっき
処理によって直接形成している。As is apparent from the above description, in the method of manufacturing a semiconductor device according to the present invention, a protruding electrode is directly formed by electroless plating on an electrode pad exposed in an opening of an insulating film. I have.
【０１００】このことによって、従来技術における電解
めっき処理におけるめっき電極として機能する共通電極
膜の被膜形成工程、および突起電極形成後、その突起電
極をエッチングマスクにして共通電極膜をエッチングし
て下部電極を形成する工程をなくすことができる。Thus, the step of forming a film of the common electrode film functioning as a plating electrode in the electroplating process in the prior art, and forming the projection electrode, and then etching the common electrode film using the projection electrode as an etching mask to form the lower electrode Can be eliminated.
【０１０１】したがって、本発明の突起電極の形成方法
では、従来技術より工程数を削減することができる。Therefore, in the method of forming a bump electrode according to the present invention, the number of steps can be reduced as compared with the prior art.
【０１０２】またさらに、従来の半導体装置の製造方法
にて必要であった共通電極膜を被膜形成するためのスパ
ッタリング装置、および共通電極膜をエッチングするた
めのエッチング装置などの高価な製造設備を必要としな
い。Further, expensive manufacturing equipment such as a sputtering apparatus for forming a film of the common electrode film and an etching apparatus for etching the common electrode film, which are required in the conventional method of manufacturing a semiconductor device, is required. And not.
【０１０３】さらに、本発明の突起電極の形成方法を採
用すれば、半導体基板の大口径化に対応するためには、
装置の変更を最小限にすることができ、半導体チップの
単価を下げることが可能となる。Further, if the method of forming a bump electrode according to the present invention is adopted, in order to cope with an increase in the diameter of a semiconductor substrate,
Changes in the device can be minimized, and the unit price of the semiconductor chip can be reduced.
【図１】本発明の実施の形態における半導体装置および
その製造方法を示す断面図である。FIG. 1 is a cross-sectional view illustrating a semiconductor device and a method of manufacturing the same according to an embodiment of the present invention.
【図２】本発明の実施の形態における半導体装置および
その製造方法を示す断面図である。FIG. 2 is a sectional view showing a semiconductor device and a method for manufacturing the same according to an embodiment of the present invention;
【図３】本発明の実施の形態における半導体装置および
その製造方法を示す断面図である。FIG. 3 is a cross-sectional view illustrating the semiconductor device and the method of manufacturing the same according to the embodiment of the present invention;
【図４】本発明の実施の形態における半導体装置および
その製造方法を示す断面図である。FIG. 4 is a cross-sectional view illustrating the semiconductor device and the method of manufacturing the same according to the embodiment of the present invention;
【図５】従来の技術における半導体装置およびその製造
方法を示す断面図である。FIG. 5 is a cross-sectional view illustrating a semiconductor device and a method of manufacturing the same in a conventional technique.
【図６】従来の技術における半導体装置およびその製造
方法を示す断面図である。FIG. 6 is a cross-sectional view showing a semiconductor device and a method of manufacturing the same in a conventional technique.
【図７】従来の技術における半導体装置およびその製造
方法を示す断面図である。FIG. 7 is a cross-sectional view showing a semiconductor device and a method of manufacturing the same in a conventional technique.
【図８】従来の技術における半導体装置およびその製造
方法を示す断面図である。FIG. 8 is a cross-sectional view showing a semiconductor device and a method of manufacturing the same in a conventional technique.
１２：半導体基板 １４：電極パッド
１６：絶縁膜 １８：共通電極膜 １９：下部電極
２０：感光性樹脂 ２２：突起電極 ２４：酸化防止層12: Semiconductor substrate 14: Electrode pad
16: Insulating film 18: Common electrode film 19: Lower electrode
20: photosensitive resin 22: protruding electrode 24: antioxidant layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｓ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/92 604S
Claims (10)
と、 上記電極パッド上に設ける突起電極とを有する半導体装
置であって、 上記電極パッドは、下層の第１の電極パッドと上層の第
２の電極パッドからなるとともに、これらの第１の電極
パッドと第２の電極パッドとは異なる金属材料で構成
し、 上記第１の電極パッドはアルミニウムからなることを特
徴とする半導体装置。1. A semiconductor device comprising: an electrode pad serving as an input / output terminal; an insulating film providing an opening so as to expose the electrode pad; and a protruding electrode provided on the electrode pad. Comprises a first electrode pad in the lower layer and a second electrode pad in the upper layer, and the first electrode pad and the second electrode pad are formed of different metal materials. A semiconductor device comprising aluminum.
と、 上記電極パッド上に設ける突起電極と、 その突起電極の表面を覆う酸化防止膜を有する半導体装
置であって、 上記電極パッドは、下層の第１の電極パッドと上層の第
２の電極パッドからなるとともに、これらの第１の電極
パッドと第２の電極パッドとは異なる金属材料で構成
し、 上記第１の電極パッドはアルミニウムからなることを特
徴とする半導体装置。2. An electrode pad serving as an input / output terminal, an insulating film providing an opening so as to expose the electrode pad, a protruding electrode provided on the electrode pad, and an antioxidant film covering a surface of the protruding electrode. Wherein the electrode pad comprises a lower layer first electrode pad and an upper layer second electrode pad, and a metal material different from the first electrode pad and the second electrode pad. Wherein the first electrode pad is made of aluminum.
金、銅、スズ、鉛−スズ合金、ハンダのなかから選ばれ
るひとつまたは複数である請求項１、または２記載の半
導体装置。3. The semiconductor device according to claim 1, wherein the bump electrode is one or more selected from a nickel alloy containing phosphorus, copper, tin, a lead-tin alloy, and solder.
装置。5. The semiconductor device according to claim 1, wherein a side wall of the bump electrode has a straight shape.
る請求項１、または２記載の半導体装置。6. The semiconductor device according to claim 1, wherein the second electrode pad is made of copper, nickel, or an alloy containing these as main components.
１の電極パッド材料と、その第１の電極パッド材料と異
なる金属材料からなる第２の電極パッド材料とを積層す
るように形成する工程と、 その第２の電極パッド材料上にフォトレジストを形成
し、フォトリソグラフィー処理によって、そのフォトレ
ジストを電極パッド形状にパターンニングし、そのパタ
ーンニングしたフォトレジストをエッチングマスクに使
用して、上記第２の電極パッド材料と第１の電極パッド
材料とを順次エッチングして電極パッドを形成する工程
と、 上記半導体基板上の全面に絶縁膜を形成し、その絶縁膜
上にフォトレジストを形成し、フォトリソグラフィー処
理によって、そのフォトレジストに開口を形成するよう
にパターンニングし、そのパターンニングしたフォトレ
ジストをエッチングマスクに使用して、上記絶縁膜をエ
ッチングして上記電極パッドが露出する開口を形成する
工程と、 上記半導体基板上の全面に感光性樹脂を形成する工程
と、 その感光性樹脂をフォトリソグラフィー処理して、上記
電極パッドを露出させる開口部を形成するように、その
感光性樹脂をパターンニングする工程と、 上記電極パッド上に突起電極を無電解めっき処理によっ
て形成する工程と、 上記感光性樹脂を除去する工程とを有することを特徴と
する半導体装置の製造方法。7. a step of forming a first electrode pad material made of aluminum and a second electrode pad material made of a metal material different from the first electrode pad material on a semiconductor substrate so as to be laminated; A photoresist is formed on the second electrode pad material, the photoresist is patterned into an electrode pad shape by a photolithography process, and the patterned photoresist is used as an etching mask to form the second photoresist. Forming an electrode pad by sequentially etching the electrode pad material and the first electrode pad material; forming an insulating film on the entire surface of the semiconductor substrate; forming a photoresist on the insulating film; The process is patterned to form openings in the photoresist, and the patterning is performed. Using a photoresist as an etching mask, etching the insulating film to form an opening exposing the electrode pad; forming a photosensitive resin on the entire surface of the semiconductor substrate; A photolithography process, a step of patterning the photosensitive resin so as to form an opening exposing the electrode pad, and a step of forming a projecting electrode on the electrode pad by electroless plating, And a step of removing the photosensitive resin.
１の電極パッド材料と、その第１の電極パッド材料と異
なる金属材料からなる第２の電極パッド材料とを積層す
るように形成する工程と、 その第２の電極パッド材料上にフォトレジストを形成
し、フォトリソグラフィー処理によって、そのフォトレ
ジストを電極パッド形状にパターンニングし、そのパタ
ーンニングしたフォトレジストをエッチングマスクに使
用して、上記第２の電極パッド材料と第１の電極パッド
材料とを順次エッチングして電極パッドを形成する工程
と、 上記半導体基板上の全面に絶縁膜を形成し、その絶縁膜
上にフォトレジストを形成し、フォトリソグラフィー処
理によって、そのフォトレジスト開口を形成するように
パターンニングし、そのパターンニングしたフォトレジ
ストをエッチングマスクに使用して、上記絶縁膜をエッ
チングして上記電極パッドが露出する開口を形成する工
程と、 上記半導体基板上の全面に感光性樹脂を形成する工程
と、 その感光性樹脂をフォトリソグラフィー処理して、上記
電極パッドを露出させる開口部を形成するように、その
感光性樹脂をパターンニングする工程と、 感光性樹脂表面を親水化処理する工程と、 電極パッド上に突起電極を無電解めっき処理によって形
成する工程と、 感光性樹脂を除去する工程とを有することを特徴とする
半導体装置の製造方法。8. A step of forming a first electrode pad material made of aluminum and a second electrode pad material made of a metal material different from the first electrode pad material on a semiconductor substrate so as to be laminated, A photoresist is formed on the second electrode pad material, the photoresist is patterned into an electrode pad shape by a photolithography process, and the patterned photoresist is used as an etching mask to form the second photoresist. Forming an electrode pad by sequentially etching the electrode pad material and the first electrode pad material; forming an insulating film on the entire surface of the semiconductor substrate; forming a photoresist on the insulating film; The process is patterned to form the photoresist openings, and the patterned Using a photoresist as an etching mask, etching the insulating film to form an opening exposing the electrode pad; forming a photosensitive resin on the entire surface of the semiconductor substrate; A step of patterning the photosensitive resin so as to form an opening for exposing the electrode pad by photolithography, a step of hydrophilizing the photosensitive resin surface, and a step of forming a projecting electrode on the electrode pad. A method for manufacturing a semiconductor device, comprising: a step of forming by electroless plating; and a step of removing a photosensitive resin.
１の電極パッド材料と、その第１の電極パッド材料と異
なる金属材料からなる第２の電極パッド材料とを積層す
るように形成する工程と、 その第２の電極パッド材料上にフォトレジストを形成
し、フォトリソグラフィー処理によって、そのフォトレ
ジストを電極パッド形状にパターンニングし、そのパタ
ーンニングしたフォトレジストをエッチングマスクに使
用して、上記第２の電極パッド材料と第１の電極パッド
材料とを順次エッチングして電極パッドを形成する工程
と、 上記半導体基板上の全面に絶縁膜を形成し、その絶縁膜
上にフォトレジストを形成し、フォトリソグラフィー処
理によって、そのフォトレジスト開口を形成するように
パターンニングし、そのパターンニングしたフォトレジ
ストをエッチングマスクに使用して、上記絶縁膜をエッ
チングして上記電極パッドが露出する開口を形成する工
程と、 上記半導体基板上の全面に感光性樹脂を形成する工程
と、 その感光性樹脂をフォトリソグラフィー処理して、上記
電極パッドを露出させる開口部を形成するように、その
感光性樹脂をパターンニングする工程と、 上記電極パッド上に突起電極を無電解めっき処理によっ
て形成する工程と、 上記感光性樹脂を除去する工程と、 上記突起電極表面に酸化防止層を無電解めっき処理によ
って形成する工程とを有することを特徴とする半導体装
置の製造方法。9. forming a first electrode pad material made of aluminum and a second electrode pad material made of a metal material different from the first electrode pad material on a semiconductor substrate so as to be laminated; A photoresist is formed on the second electrode pad material, the photoresist is patterned into an electrode pad shape by a photolithography process, and the patterned photoresist is used as an etching mask to form the second photoresist. Forming an electrode pad by sequentially etching the electrode pad material and the first electrode pad material; forming an insulating film on the entire surface of the semiconductor substrate; forming a photoresist on the insulating film; The process is patterned to form the photoresist openings, and the patterned Using a photoresist as an etching mask, etching the insulating film to form an opening exposing the electrode pad; forming a photosensitive resin on the entire surface of the semiconductor substrate; Performing a photolithography process to pattern the photosensitive resin so as to form an opening exposing the electrode pad; and forming a projecting electrode on the electrode pad by electroless plating. A method for manufacturing a semiconductor device, comprising: a step of removing a photosensitive resin; and a step of forming an antioxidant layer on the surface of the bump electrode by electroless plating.
第１の電極パッド材料と、その第１の電極パッド材料と
異なる金属材料からなる第２の電極パッド材料とを積層
するように形成する工程と、 その第２の電極パッド材料上にフォトレジストを形成
し、フォトリソグラフィー処理によって、そのフォトレ
ジストを電極パッド形状にパターンニングし、そのパタ
ーンニングしたフォトレジストをエッチングマスクに使
用して、上記第２の電極パッド材料と第１の電極パッド
材料とを順次エッチングして電極パッドを形成する工程
と、 上記半導体基板上の全面に絶縁膜を形成し、その絶縁膜
上にフォトレジストを形成し、フォトリソグラフィー処
理によって、そのフォトレジスト開口を形成するように
パターンニングし、そのパターンニングしたフォトレジ
ストをエッチングマスクに使用して、上記絶縁膜をエッ
チングして上記電極パッドが露出する開口を形成する工
程と、 上記半導体基板上の全面に感光性樹脂を形成する工程
と、 その感光性樹脂をフォトリソグラフィー処理して、上記
電極パッドを露出させる開口部を形成するようにその感
光性樹脂をパターンニングする工程と、 上記感光性樹脂表面を親水化処理する工程と、 上記電極パッド表面に突起電極を選択的にめっき処理に
より形成する工程と、 上記感光性樹脂を除去する工程と、 上記突起電極表面に酸化防止層を無電解めっき処理によ
って形成する工程とを有することを特徴とする半導体装
置の製造方法。10. A step of forming a first electrode pad material made of aluminum and a second electrode pad material made of a metal material different from the first electrode pad material on a semiconductor substrate so as to be laminated. A photoresist is formed on the second electrode pad material, the photoresist is patterned into an electrode pad shape by a photolithography process, and the patterned photoresist is used as an etching mask to form the second photoresist. Forming an electrode pad by sequentially etching the electrode pad material and the first electrode pad material; forming an insulating film on the entire surface of the semiconductor substrate; forming a photoresist on the insulating film; The process is patterned to form the photoresist openings and the patterning is performed. Using a photoresist as an etching mask, etching the insulating film to form an opening exposing the electrode pad; forming a photosensitive resin on the entire surface of the semiconductor substrate; Patterning the photosensitive resin so as to form an opening for exposing the electrode pad by photolithography, a step of hydrophilizing the surface of the photosensitive resin, and a projection on the surface of the electrode pad. A semiconductor device comprising: a step of selectively forming an electrode by plating; a step of removing the photosensitive resin; and a step of forming an antioxidant layer on the surface of the bump electrode by electroless plating. Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000192216A JP2002016096A (en) | 2000-06-27 | 2000-06-27 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000192216A JP2002016096A (en) | 2000-06-27 | 2000-06-27 | Semiconductor device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002016096A true JP2002016096A (en) | 2002-01-18 |
Family
ID=18691379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000192216A Pending JP2002016096A (en) | 2000-06-27 | 2000-06-27 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002016096A (en) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124130A (en) * | 2007-11-16 | 2009-06-04 | Hwabeak Engineering Co Ltd | Copper pillar-tin bump formed on semiconductor chip and method for forming the same |
| JP2009158593A (en) * | 2007-12-25 | 2009-07-16 | Tessera Interconnect Materials Inc | Bump structure and manufacturing method thereof |
| US7863739B2 (en) | 2001-03-05 | 2011-01-04 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US7902679B2 (en) | 2001-03-05 | 2011-03-08 | Megica Corporation | Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump |
| US7960270B2 (en) | 2002-01-07 | 2011-06-14 | Megica Corporation | Method for fabricating circuit component |
| US8021921B2 (en) | 2002-10-25 | 2011-09-20 | Megica Corporation | Method of joining chips utilizing copper pillar |
| US8067837B2 (en) | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
| JP2012044180A (en) * | 2010-08-18 | 2012-03-01 | Samsung Electro-Mechanics Co Ltd | Board with fine pitch bump and method of manufacturing the same |
| US8178967B2 (en) | 2001-09-17 | 2012-05-15 | Megica Corporation | Low fabrication cost, high performance, high reliability chip scale package |
| US8294279B2 (en) | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
| US8481418B2 (en) | 2002-05-01 | 2013-07-09 | Megica Corporation | Low fabrication cost, high performance, high reliability chip scale package |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| US8884448B2 (en) | 2007-09-28 | 2014-11-11 | Tessera, Inc. | Flip chip interconnection with double post |
| US8901733B2 (en) | 2001-02-15 | 2014-12-02 | Qualcomm Incorporated | Reliable metal bumps on top of I/O pads after removal of test probe marks |
| US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
| US12211809B2 (en) | 2020-12-30 | 2025-01-28 | Adeia Semiconductor Bonding Technologies Inc. | Structure with conductive feature and method of forming same |
-
2000
- 2000-06-27 JP JP2000192216A patent/JP2002016096A/en active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8901733B2 (en) | 2001-02-15 | 2014-12-02 | Qualcomm Incorporated | Reliable metal bumps on top of I/O pads after removal of test probe marks |
| US8368213B2 (en) | 2001-03-05 | 2013-02-05 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US7863739B2 (en) | 2001-03-05 | 2011-01-04 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US7902679B2 (en) | 2001-03-05 | 2011-03-08 | Megica Corporation | Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump |
| US8072070B2 (en) | 2001-03-05 | 2011-12-06 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US8158508B2 (en) | 2001-03-05 | 2012-04-17 | Megica Corporation | Structure and manufacturing method of a chip scale package |
| US9369175B2 (en) | 2001-09-17 | 2016-06-14 | Qualcomm Incorporated | Low fabrication cost, high performance, high reliability chip scale package |
| US8178967B2 (en) | 2001-09-17 | 2012-05-15 | Megica Corporation | Low fabrication cost, high performance, high reliability chip scale package |
| US7960270B2 (en) | 2002-01-07 | 2011-06-14 | Megica Corporation | Method for fabricating circuit component |
| US8890336B2 (en) | 2002-01-07 | 2014-11-18 | Qualcomm Incorporated | Cylindrical bonding structure and method of manufacture |
| US8461679B2 (en) | 2002-01-07 | 2013-06-11 | Megica Corporation | Method for fabricating circuit component |
| US8481418B2 (en) | 2002-05-01 | 2013-07-09 | Megica Corporation | Low fabrication cost, high performance, high reliability chip scale package |
| US8421222B2 (en) | 2002-10-25 | 2013-04-16 | Megica Corporation | Chip package having a chip combined with a substrate via a copper pillar |
| US8021921B2 (en) | 2002-10-25 | 2011-09-20 | Megica Corporation | Method of joining chips utilizing copper pillar |
| US8067837B2 (en) | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
| US8742582B2 (en) | 2004-09-20 | 2014-06-03 | Megit Acquisition Corp. | Solder interconnect on IC chip |
| US8294279B2 (en) | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
| US8884448B2 (en) | 2007-09-28 | 2014-11-11 | Tessera, Inc. | Flip chip interconnection with double post |
| JP2009124130A (en) * | 2007-11-16 | 2009-06-04 | Hwabeak Engineering Co Ltd | Copper pillar-tin bump formed on semiconductor chip and method for forming the same |
| JP2009158593A (en) * | 2007-12-25 | 2009-07-16 | Tessera Interconnect Materials Inc | Bump structure and manufacturing method thereof |
| US9397063B2 (en) | 2010-07-27 | 2016-07-19 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| JP2012044180A (en) * | 2010-08-18 | 2012-03-01 | Samsung Electro-Mechanics Co Ltd | Board with fine pitch bump and method of manufacturing the same |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9818713B2 (en) | 2015-07-10 | 2017-11-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10892246B2 (en) | 2015-07-10 | 2021-01-12 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US11710718B2 (en) | 2015-07-10 | 2023-07-25 | Adeia Semiconductor Technologies Llc | Structures and methods for low temperature bonding using nanoparticles |
| US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
| US12027487B2 (en) | 2016-10-27 | 2024-07-02 | Adeia Semiconductor Technologies Llc | Structures for low temperature bonding using nanoparticles |
| US12211809B2 (en) | 2020-12-30 | 2025-01-28 | Adeia Semiconductor Bonding Technologies Inc. | Structure with conductive feature and method of forming same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002016096A (en) | Semiconductor device and manufacturing method thereof | |
| US6958546B2 (en) | Method for dual-layer polyimide processing on bumping technology | |
| US6583039B2 (en) | Method of forming a bump on a copper pad | |
| US6258705B1 (en) | Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip | |
| US6818539B1 (en) | Semiconductor devices and methods of fabricating the same | |
| US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| JP2004103738A (en) | Semiconductor device and manufacturing method thereof | |
| JP2000260803A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001332577A (en) | Method for manufacturing semiconductor device | |
| JP2001257226A (en) | Semiconductor integrated circuit device | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| US10163842B2 (en) | Semiconductor structure and manufacturing method thereof | |
| US7053490B1 (en) | Planar bond pad design and method of making the same | |
| JP2007220959A (en) | Semiconductor device and manufacturing method thereof | |
| US20060087040A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP5170915B2 (en) | Manufacturing method of semiconductor device | |
| US7384873B2 (en) | Manufacturing process of semiconductor device | |
| JP2003218151A (en) | Method of forming electroless plating bump, semiconductor device and method of manufacturing the same | |
| US20050250304A1 (en) | Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions | |
| KR100325925B1 (en) | Method for making a structured metalization for a semiconductor wafer | |
| JP3308105B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JPH11354578A (en) | Semiconductor device and manufacturing method thereof | |
| JP3298570B2 (en) | Method for manufacturing semiconductor device | |
| JP3526529B2 (en) | Method for manufacturing semiconductor device |