[go: up one dir, main page]

JP2002009003A - Semiconductor substrate, manufacturing method thereof, and light emitting element - Google Patents

Semiconductor substrate, manufacturing method thereof, and light emitting element

Info

Publication number
JP2002009003A
JP2002009003A JP2000194865A JP2000194865A JP2002009003A JP 2002009003 A JP2002009003 A JP 2002009003A JP 2000194865 A JP2000194865 A JP 2000194865A JP 2000194865 A JP2000194865 A JP 2000194865A JP 2002009003 A JP2002009003 A JP 2002009003A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
manufacturing
layer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000194865A
Other languages
Japanese (ja)
Inventor
Takeshi Miki
剛 三樹
Shoji Sarayama
正二 皿山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2000194865A priority Critical patent/JP2002009003A/en
Publication of JP2002009003A publication Critical patent/JP2002009003A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 結晶欠陥の少ない高品質かつ大面積のIII族
窒化物の半導体基板およびその作製方法および発光素子
を提供する。 【解決手段】 エピタキシャル成長用基板101上に中
間層103を形成した後、中間層103上にIII族窒化
物エピタキシャル層104を形成して、半導体基板を作
製する半導体基板の作製方法であって、III族窒化物エ
ピタキシャル層104を形成後、中間層103の熱分解
温度以上の温度で熱処理を施す。
(57) Abstract: Provided is a high-quality, large-area, group III nitride semiconductor substrate having few crystal defects, a method for manufacturing the same, and a light-emitting element. A method of manufacturing a semiconductor substrate, comprising: forming an intermediate layer on an epitaxial growth substrate, forming a group III nitride epitaxial layer on the intermediate layer, and manufacturing a semiconductor substrate. After forming the group III nitride epitaxial layer 104, heat treatment is performed at a temperature equal to or higher than the thermal decomposition temperature of the intermediate layer 103.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光通信用半導体レ
ーザや光ディスク用光源などに利用される半導体基板お
よびその作製方法および発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate used for a semiconductor laser for optical communication and a light source for an optical disk, a method for manufacturing the same, and a light emitting device.

【0002】[0002]

【従来の技術】従来、青色のLEDは、赤色や緑色のL
EDに比べて輝度が小さく実用化に難点があったが、近
年、一般式InAlGaNで表されるGaN系化合物半
導体において、低温AlNバッファー層、あるいは低温
GaNバッファー層を用いることによる結晶成長技術の
向上と、Mgをドープした低抵抗のp型半導体層が得ら
れたことにより、高輝度青色LEDが実用化され、さら
には、実用化には至らないが室温で連続発振する半導体
レーザが実現された。
2. Description of the Related Art Conventionally, a blue LED is a red or green LED.
Although the brightness was lower than that of the ED, there was a problem in practical use. However, in recent years, in a GaN-based compound semiconductor represented by the general formula InAlGaN, the crystal growth technology has been improved by using a low-temperature AlN buffer layer or a low-temperature GaN buffer layer. And a low-resistance p-type semiconductor layer doped with Mg were obtained, so that a high-brightness blue LED was put to practical use, and a semiconductor laser that did not reach practical use but continually oscillated at room temperature was realized. .

【0003】一般に、高品質の半導体層を基板上にエピ
タキシャル成長させる場合には、基板と半導体層の格子
定数や熱膨張係数が同程度である必要がある。しかしな
がら、GaN系半導体については、これらを同時に満足
する基板が現在世の中には存在しない。
In general, when a high-quality semiconductor layer is epitaxially grown on a substrate, it is necessary that the substrate and the semiconductor layer have substantially the same lattice constant and thermal expansion coefficient. However, with respect to GaN-based semiconductors, there is no substrate in the world that satisfies these simultaneously.

【0004】現在、GaNバルク単結晶を作製する試み
がなされているが、いまだに数ミリ程度のものしか得ら
れていないのが実状であり、実用化には程遠い状態であ
る。
[0004] At present, attempts have been made to produce bulk GaN single crystals, but only a few millimeters have been obtained, and they are still far from practical use.

【0005】従って、GaN系では、一般に、サファイ
ア,MgAl24スピネル,SiCのようなGaN系半
導体と格子定数や熱膨張係数の大きく異なる異種基板を
用い、結晶成長を行い、レーザ素子を作製している。
[0005] Therefore, in the case of a GaN-based device, a crystal element is generally grown using a heterogeneous substrate having a lattice constant and a thermal expansion coefficient that are significantly different from those of a GaN-based semiconductor such as sapphire, MgAl 2 O 4 spinel, or SiC, thereby producing a laser device. are doing.

【0006】しかるに、異種基板を用いる場合には、結
晶欠陥,光共振器端面形成,電極形成,放熱性という問
題が有り、実用的なレーザ素子を作製することは未だ実
現されていない。
However, when a heterogeneous substrate is used, there are problems such as crystal defects, formation of an end face of an optical resonator, formation of an electrode, and heat dissipation, and a practical laser device has not yet been manufactured.

【0007】以下、これらの問題を簡単に説明する。結
晶欠陥に関しては、サファイア,MgAl24スピネ
ル,SiCのようなGaN系半導体とは格子定数や熱膨
張係数の大きく異なる異種基板を用いて結晶成長を行な
うと、格子不整合により導入される転位密度が108
1010cm-2と非常に大きく、また、異種基板とGaN
系半導体との熱膨張係数との違いにより、歪みやクラッ
クが発生するなど、実用的な半導体レーザを作製するの
に必要な品質を有する結晶成長は困難であった。
Hereinafter, these problems will be briefly described. Regarding crystal defects, when crystal growth is performed using a heterogeneous substrate having a lattice constant and a thermal expansion coefficient that are significantly different from those of GaN-based semiconductors such as sapphire, MgAl 2 O 4 spinel, and SiC, dislocations introduced by lattice mismatch Density of 10 8 or more
It is very large at 10 10 cm -2 and GaN
It is difficult to grow a crystal having a quality necessary for producing a practical semiconductor laser, such as generation of distortion and cracks due to a difference from a thermal expansion coefficient of the system semiconductor.

【0008】また、光共振器端面形成に関しては、異種
基板とGaN系化合物半導体のへき開面は必ずしも一致
しているわけではないので、従来のAlGaAs系等の
レーザのように、へき開法で平行かつ平滑な光共振器端
面を形成することが困難であった。
Further, regarding the formation of the optical resonator end face, since the cleavage planes of the heterosubstrate and the GaN-based compound semiconductor do not always coincide with each other, they are parallel and cleaved by a cleavage method like a conventional AlGaAs-based laser. It has been difficult to form a smooth optical resonator end face.

【0009】従って、GaN系では、ドライエッチング
や、サファイア等の基板を薄く研磨し、基板をへき開す
ることで、GaN系結晶を割るなどの方法で、光共振器
端面を作製している。
Therefore, in the case of the GaN system, the end face of the optical resonator is manufactured by a method such as cracking a GaN-based crystal by dry-etching or thinly polishing a substrate such as sapphire and cleaving the substrate.

【0010】ここで、ドライエッチングを使用する方法
では、作製プロセスにおいて、ドライエッチング用マス
クの形成,ドライエッチング,マスク除去等の工程が必
要とされ、複雑化していた。さらには、GaN系化合物
半導体のドライエッチング技術は未だ確立されていない
ため、形成された共振器ミラーには、縦筋状の凹凸が生
じ、また、テーパー状に形成されるなど、その平滑性,
平行性,垂直性は未だ十分ではなかった。また、ドライ
エッチングで共振器ミラーを形成した場合には、共振器
ミラー端面の前方に基板がテラスとして残るため、この
テラスによって光が反射され、ビーム形状が単峰になら
なかった。
Here, the method using dry etching is complicated because the manufacturing process requires steps such as formation of a dry etching mask, dry etching, and mask removal. Furthermore, since the dry etching technology of the GaN-based compound semiconductor has not been established yet, the formed resonator mirror has unevenness such as vertical streaks and is formed in a tapered shape.
Parallelism and perpendicularity were not yet enough. In addition, when the resonator mirror was formed by dry etching, the substrate remained as a terrace in front of the end face of the resonator mirror, so that light was reflected by the terrace, and the beam shape did not become a single peak.

【0011】また、サファイア等の基板を薄く研磨し、
基板をへき開することで、GaN系結晶を割るなどの方
法で、光共振器端面を形成する方法では、GaN系結晶
と基板とのへき開面のずれから、光共振器端面は凹凸が
大きく平滑にはならないので、レーザーのしきい値電流
の増加を招いていた。
Further, a substrate such as sapphire is polished thinly,
In the method of forming the optical resonator facet by cleaving the substrate to break the GaN-based crystal, the optical resonator facet has large irregularities due to a shift in the cleavage face between the GaN-based crystal and the substrate. Therefore, the threshold current of the laser was increased.

【0012】また、電極形成に関しては、一般的に使用
されているサファイア基板が絶縁性であるため、基板裏
面から電極をとることができなかった。そのため、電極
は素子表面に形成されることになり、従来のAlGaA
s系等のレーザーのように基板裏面に電極を形成しダイ
ボンディングするような実装ができず、さらには、電極
のスペースの分だけチップ面積が大きくなるといった問
題もあった。また、n側の電極形成のために、n型層を
露出するためのドライエッチングが必要とされるので、
レーザ素子の作製工程が複雑化していた。
Further, regarding the formation of the electrodes, since the sapphire substrate generally used is insulative, the electrodes cannot be taken from the back surface of the substrate. Therefore, the electrodes are formed on the element surface, and the conventional AlGaAs
There is a problem that mounting such as forming an electrode on the back surface of a substrate and die bonding cannot be performed like a laser of an s type or the like, and further, a chip area is increased by a space of the electrode. In addition, since dry etching for exposing the n-type layer is required for forming the n-side electrode,
The manufacturing process of the laser element has been complicated.

【0013】また、放熱性に関しては、一般的に使用さ
れているサファイア基板の熱伝導性の悪さから、高温動
作あるいは大出力動作では、寿命は極端に短かった。
As for heat dissipation, the life is extremely short in high-temperature operation or high-power operation due to the poor thermal conductivity of a sapphire substrate generally used.

【0014】以上の問題点を解決するため、低欠陥密度
の高品質GaN厚膜によってGaN基板を作製する技術
が開発されている。
In order to solve the above problems, a technique for manufacturing a GaN substrate with a high quality GaN thick film having a low defect density has been developed.

【0015】例えば、特開平10−326912号公
報,特開平10−326751号公報,特開平10−3
12971号公報,特開平11−4048号公報には、
異種基板上にマスクを用いてGaNを選択成長し、さら
に結晶成長を続けることで、マスクを埋め込み、基板全
面に平坦なGaN厚膜を形成する技術が開示されてい
る。
For example, JP-A-10-326912, JP-A-10-326751, and JP-A-10-3
JP-A-12971 and JP-A-11-4048 disclose:
A technique has been disclosed in which GaN is selectively grown on a heterogeneous substrate using a mask and crystal growth is continued to embed the mask to form a flat GaN thick film over the entire surface of the substrate.

【0016】図6は特開平10−312971号公報に
示されているGaN厚膜基板の作製方法を説明するため
の図である。
FIG. 6 is a view for explaining a method of manufacturing a GaN thick film substrate disclosed in Japanese Patent Application Laid-Open No. 10-312971.

【0017】図6を参照すると、先ず、サファイア等の
異種基板11に、GaN等のIII−V族化合物半導体膜
12を積層し、その上に、SiO2等からなる数μm幅
のマスク14を作製し、GaN等のIII−V族化合物半
導体を選択成長させる成長領域13を形成する(図6
(a))。
Referring to FIG. 6, first, a III-V compound semiconductor film 12 such as GaN is laminated on a heterogeneous substrate 11 such as sapphire, and a mask 14 having a width of several μm made of SiO 2 or the like is formed thereon. Then, a growth region 13 for selectively growing a III-V compound semiconductor such as GaN is formed.
(A)).

【0018】次いで、成長領域13にGaN等のIII−
V族化合物半導体を選択成長させファセット構造15を
作製する(図6(b))。
Next, a III-
A facet structure 15 is manufactured by selectively growing a group V compound semiconductor (FIG. 6B).

【0019】III−V族化合物半導体の成長をさらに続
けると、ファセット15は横方向に成長し、マスク14
上を覆う(図6(c))。
When the growth of the group III-V compound semiconductor is further continued, the facet 15 grows laterally and the mask 14
Cover the top (FIG. 6 (c)).

【0020】さらに成長を続けると、隣接するIII−V
族化合物半導体15は合体し、溝が埋まる(図6
(d))。
As the growth continues, the adjacent III-V
The group III compound semiconductors 15 are united and the grooves are filled (FIG. 6).
(D)).

【0021】さらに成長を続けると、III−V族化合物
半導体15の表面は平坦化し、基板全面に平坦なIII−
V族化合物半導体厚膜が形成される(図6(e))。
As the growth is further continued, the surface of the group III-V compound semiconductor 15 is flattened, and
A group V compound semiconductor thick film is formed (FIG. 6E).

【0022】上述の各公報に示されている技術によれ
ば、異種基板上に選択成長した部分の結晶層には、基板
界面で発生した貫通転位の密度が高いが、マスク上を横
方向にラテラル成長した部分では貫通転位の密度は激減
し高品質の結晶となっている。さらに、この上に選択成
長とラテラル成長を繰り返すことで、ウエハー全面で、
転位の少ない高品質のGaN厚膜が形成することが出来
る。また、この技術によれば、100μm以上の厚いG
aNを成長しても、熱膨張係数差に起因するクラックが
入らないので、異種基板を除去しても基板として利用で
きる厚さのGaN厚膜を成長することが出来る。
According to the techniques disclosed in each of the above publications, the density of threading dislocations generated at the substrate interface is high in the crystal layer of the portion selectively grown on the heterogeneous substrate, but the crystal layer extends laterally over the mask. In the laterally grown portion, the density of threading dislocations has been drastically reduced, resulting in a high-quality crystal. Furthermore, by repeating selective growth and lateral growth on this, over the entire surface of the wafer,
A high-quality GaN thick film with few dislocations can be formed. Further, according to this technology, a thick G of 100 μm or more is used.
Even if aN is grown, cracks due to a difference in thermal expansion coefficient do not occur, so that a GaN thick film having a thickness usable as a substrate can be grown even if a heterogeneous substrate is removed.

【0023】そして、上述の各公報の技術では、光共振
器端面,電極形成,放熱性の問題の解決のため、最終的
に、異種基板とマスクを除去し、GaN基板を形成して
いる。異種基板とマスク材料の除去は、研磨あるいは熱
衝撃を利用する方法によっている。
In the techniques disclosed in the above publications, finally, the GaN substrate is formed by removing the dissimilar substrate and the mask in order to solve the problems of the optical resonator end face, electrode formation, and heat dissipation. Removal of the dissimilar substrate and the mask material depends on a method utilizing polishing or thermal shock.

【0024】特開平10−312971号公報,特開平
11−4048号公報には、異種基板とマスク材料を除
去したGaN基板上に、レーザ構造を積層して作製した
GaN系半導体レーザが開示されている。
JP-A-10-312971 and JP-A-11-4048 disclose a GaN-based semiconductor laser produced by laminating a laser structure on a GaN substrate from which a different kind of substrate and a mask material have been removed. I have.

【0025】図7は特開平11−4048号公報に示さ
れている半導体レーザを示す図である。図7において、
窒化物半導体基板(GaN基板)40は、図6に示した
工程と同様に、サファイア基板上に、選択成長マスクを
介して、SiをドープしたGaNを厚く成長した後、サ
ファイア基板,選択成長マスクを研磨して除去し、Si
ドープGaN基板のみとし、作製している。
FIG. 7 is a view showing a semiconductor laser disclosed in JP-A-11-4048. In FIG.
As shown in FIG. 6, a nitride semiconductor substrate (GaN substrate) 40 is formed by thickly growing GaN doped with Si on a sapphire substrate via a selective growth mask, and then growing the sapphire substrate and the selective growth mask. By polishing to remove Si
It is manufactured using only a doped GaN substrate.

【0026】そして、図7の半導体レーザでは、このG
aN基板40の上に、レーザ構造となる窒化物半導体層
を成長させている。レーザの積層構造は、n型GaNか
らなる第2のバッファー層41、n型In0.1Ga0.9
からなるクラック防止層42、n型Al0.2Ga0.8N/
GaN超格子からなるn側クラッド層43、n型GaN
からなるn側光ガイド層44、In0.05Ga0.95N/I
0.2Ga0.8N多重量子井戸構造の活性層45、p型A
0.3Ga0.7Nからなるp側キャップ層46、p型Ga
Nからなるp側光ガイド層47、p型Al0.2Ga0.8
/GaN超格子からなるp側クラッド層48、p型Ga
Nからなるp側コンタクト層49を順次積層して形成さ
れている。
In the semiconductor laser shown in FIG.
On the aN substrate 40, a nitride semiconductor layer having a laser structure is grown. The lamination structure of the laser includes a second buffer layer 41 made of n-type GaN, n-type In 0.1 Ga 0.9 N
Crack prevention layer 42 of n-type Al 0.2 Ga 0.8 N /
N-side cladding layer 43 made of GaN superlattice, n-type GaN
N-side light guide layer 44 of In 0.05 Ga 0.95 N / I
Active layer 45 of n 0.2 Ga 0.8 N multiple quantum well structure, p-type A
The p-side cap layer 46 of l 0.3 Ga 0.7 N, p-type Ga
P-side light guide layer 47 made of N, p-type Al 0.2 Ga 0.8 N
-Side cladding layer 48 composed of / GaN superlattice, p-type Ga
It is formed by sequentially laminating p-side contact layers 49 made of N.

【0027】そして、p側コンタクト層49,p側クラ
ッド層48の一部をドライエッチングして、幅4μmの
リッジストライプを形成する。リッジストライプを形成
する位置は、選択成長マスクがあった直上の結晶部分で
ある。この位置合わせは、サファイア基板と選択成長マ
スクが除去されているため、窒化物半導体素子成長前に
起点となる目印をGaN基板側に入れて行っている。リ
ッジストライプ上にはNi/Auからなるp側電極51
が形成され、n型GaN基板の裏面には、Ti/Alか
らなるn側電極53が形成されている。そして、レーザ
ー共振器端面は、n型GaN基板のM面をへき開するこ
とで形成されている。
Then, the p-side contact layer 49 and a part of the p-side cladding layer 48 are dry-etched to form a ridge stripe having a width of 4 μm. The position where the ridge stripe is formed is the crystal portion immediately above the selective growth mask. Since the sapphire substrate and the selective growth mask have been removed, a mark serving as a starting point is placed on the GaN substrate before growing the nitride semiconductor device. A p-side electrode 51 made of Ni / Au is formed on the ridge stripe.
Is formed, and an n-side electrode 53 made of Ti / Al is formed on the back surface of the n-type GaN substrate. The end face of the laser resonator is formed by cleaving the M-plane of the n-type GaN substrate.

【0028】その他のGaN厚膜基板の作製技術として
は、例えば特開平7−202265号公報、特開平7−
165498号公報に示されている技術が知られてお
り、この技術は、サファイア基板の上にZnOよりなる
バッファ層を形成し、その上にGaN系半導体を成長さ
せた後、バッファ層を溶解除去し、基板とGaN系半導
体を分離して作製するものである。
Other techniques for producing a GaN thick film substrate include, for example, Japanese Patent Application Laid-Open Nos. 7-202265 and
A technique disclosed in Japanese Patent Application Publication No. 165498 is known. In this technique, a buffer layer made of ZnO is formed on a sapphire substrate, a GaN-based semiconductor is grown thereon, and then the buffer layer is dissolved and removed. Then, the substrate and the GaN-based semiconductor are separately manufactured.

【0029】また、特開平10−229218号公報に
は、第1の基板上にGaN系半導体が形成された第1の
ウエハーと第2の基板上にGaN系半導体が形成された
第2のウエハーとを用意し、前記第1と第2のウエハー
とをそれぞれのGaN系半導体同士が密着するようにし
て接着した後、第1の基板と第2の基板とを研磨除去す
る方法が示されている。
Japanese Unexamined Patent Publication No. 10-229218 discloses a first wafer having a GaN-based semiconductor formed on a first substrate and a second wafer having a GaN-based semiconductor formed on a second substrate. And bonding the first and second wafers so that the respective GaN-based semiconductors are in close contact with each other, and then polishing and removing the first substrate and the second substrate. I have.

【0030】[0030]

【発明が解決しようとする課題】上述したように、低温
バッファー層の技術や、選択成長とラテラル成長の組み
合わせによる低欠陥基板の作製技術により、サファイア
等の異種基板上への高品質GaN系化合物半導体の結晶
成長が可能となり、GaN系半導体レーザの室温近傍で
の低出力動作時の長寿命化が図られている。さらには、
GaN基板が作製され、この基板を用いることによりG
aN系半導体レーザの特性の改善が見込まれつつある。
As described above, a high-quality GaN-based compound on a heterogeneous substrate such as sapphire can be obtained by the technology of a low-temperature buffer layer and the technology of manufacturing a low-defect substrate by a combination of selective growth and lateral growth. The semiconductor crystal can be grown, and the life of the GaN-based semiconductor laser is prolonged during low-power operation near room temperature. Moreover,
A GaN substrate is manufactured, and by using this substrate, G
Improvements in characteristics of aN-based semiconductor lasers are expected.

【0031】しかしながら、工業的に実用できる大面
積,高品質のGaN基板は、未だ実現されていないのが
実状である。その結果、高出力動作する実用的なレーザ
ーも未だ実現されていない。
However, a large-area, high-quality GaN substrate that can be industrially used has not been realized yet. As a result, a practical laser that operates at a high output has not yet been realized.

【0032】また、特開平10−326912号公報、
特開平10−326751号公報、特開平10−312
971号公報、特開平11−4048号公報に示されて
いるGaN基板の作製方法では、厚いGaNを成長して
もクラックは発生しないが、GaNと異種基板との熱膨
張係数差により、ウエハーに反りが生じる。このため、
直径2インチ程度の異種基板を全面均一に研磨すること
は困難であり、たとえ、直径2インチ程度の基板上に高
品質のGaN厚膜を成長しても、異種基板研磨のために
は、10mm程度に分割する必要が有り、大型のGaN
基板は作製できなかった。すなわち、従来のような基板
の研磨除去の方法では、大面積のGaN基板を作製する
ことは困難である。また、この反りのために、異種基板
研磨の過程でGaN層に欠陥が導入されるなどして、結
晶性が悪くなり、その上に作製した半導体レーザのしき
い電流密度が増加するなど、半導体レーザの特性は必ず
しも良いものではない。
Further, Japanese Patent Application Laid-Open No. 10-326912,
JP-A-10-326751, JP-A-10-312
In the method of manufacturing a GaN substrate disclosed in Japanese Patent Application Laid-Open No. 971 and Japanese Patent Application Laid-Open No. 11-4048, no crack occurs even when a thick GaN is grown. Warpage occurs. For this reason,
It is difficult to uniformly polish a heterogeneous substrate having a diameter of about 2 inches over the entire surface. Even if a high-quality GaN thick film is grown on a substrate having a diameter of about 2 inches, a 10 mm Large GaN
A substrate could not be made. That is, it is difficult to produce a large-area GaN substrate by the conventional method of polishing and removing the substrate. In addition, due to the warpage, defects are introduced into the GaN layer in the process of polishing a heterogeneous substrate, thereby deteriorating the crystallinity and increasing the threshold current density of the semiconductor laser fabricated thereon. Laser characteristics are not always good.

【0033】また、第1と第2のウエハーとをそれぞれ
のGaN系半導体同士が密着するようにして接着した
後、第1の基板と第2の基板とを除去する特開平10−
229218号公報に示されている方法では、基板とG
aN系半導体との熱膨張係数の違いによって、GaNを
厚く成長するとウエハーが反るため、大面積のウエハー
では、ウエハー全面でGaN系半導体同士が完全に密着
しないこともある。また、密着の過程でクラックが入る
場合もある。さらに、第1の基板と第2の基板を研磨除
去するため、1枚のGaN基板を作製するのに2枚の高
価な基板を使うことになり高コストになるなどの問題も
ある。
Further, after bonding the first and second wafers so that the respective GaN-based semiconductors are in close contact with each other, the first substrate and the second substrate are removed.
In the method disclosed in Japanese Patent No. 229218, the substrate and the G
Due to the difference in the coefficient of thermal expansion from the aN-based semiconductor, when the GaN is grown to a large thickness, the wafer warps. Therefore, in the case of a large-area wafer, the GaN-based semiconductor may not completely adhere to the entire surface of the wafer. In addition, cracks may occur in the process of close contact. In addition, since the first substrate and the second substrate are polished and removed, two expensive substrates are used for manufacturing one GaN substrate, resulting in a high cost.

【0034】また、基板の研磨除去を要しないGaN基
板を作製する特開平7−202265号公報、特開平7
−165498号公報に示されている技術では、薄膜の
ZnOよりなるバッファ層を溶解除去するのに非常に長
時間を要し、実用化は難しい。
In addition, Japanese Patent Application Laid-Open Nos. 7-202265 and 7-1995 produce a GaN substrate that does not require polishing and removal of the substrate.
In the technique disclosed in JP-A-165498, it takes a very long time to dissolve and remove the buffer layer made of ZnO as a thin film, and it is difficult to put it into practical use.

【0035】一方、熱衝撃を利用して異種基板を分離す
る方法においても、熱衝撃による欠陥の導入の問題は研
磨の場合と同様であり、高品質のGaN基板を作製する
ことは困難である。
On the other hand, in the method of separating different kinds of substrates using thermal shock, the problem of introducing defects due to thermal shock is the same as in polishing, and it is difficult to produce a high-quality GaN substrate. .

【0036】本発明は、これら従来のGaN系半導体基
板の作製方法の問題点を解決し、結晶欠陥の少ない高品
質かつ大面積のIII族窒化物の半導体基板およびその作
製方法および発光素子を提供することを目的としてい
る。
The present invention solves the problems of the conventional method of manufacturing a GaN-based semiconductor substrate, and provides a high-quality and large-area group III nitride semiconductor substrate having few crystal defects, a method of manufacturing the same, and a light emitting device. It is intended to be.

【0037】[0037]

【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明は、エピタキシャル成長用基板
上に中間層を形成した後、中間層上にIII族窒化物エピ
タキシャル層を形成して、半導体基板を作製する半導体
基板の作製方法であって、III族窒化物エピタキシャル
層を形成後、中間層の熱分解温度以上の温度で熱処理を
施すことを特徴としている。
In order to achieve the above-mentioned object, according to the present invention, an intermediate layer is formed on an epitaxial growth substrate, and then a group III nitride epitaxial layer is formed on the intermediate layer. A method of manufacturing a semiconductor substrate, wherein a heat treatment is performed at a temperature equal to or higher than a thermal decomposition temperature of an intermediate layer after forming a group III nitride epitaxial layer.

【0038】また、請求項2記載の発明は、請求項1記
載の半導体基板の作製方法において、前記熱処理は、II
I族窒化物エピタキシャル層の劣化する温度以下の温度
でなされることを特徴としている。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor substrate according to the first aspect, the heat treatment is performed by using II.
It is performed at a temperature lower than the temperature at which the group I nitride epitaxial layer deteriorates.

【0039】また、請求項3記載の発明は、エピタキシ
ャル成長用基板上に中間層を形成した後、中間層の上部
にIII族窒化物エピタキシャル層が選択的に成長する領
域とIII族窒化物エピタキシャル層が選択的に成長しな
い領域とを混在して形成し、III族窒化物エピタキシャ
ル層が選択的に成長する領域にIII族窒化物エピタキシ
ャル層を成長させて、半導体基板を作製する半導体基板
の作製方法であって、III族窒化物エピタキシャル層が
選択的に成長する領域にIII族窒化物エピタキシャル層
を成長させた後、熱処理を施すことを特徴としている。
Further, according to a third aspect of the present invention, after forming an intermediate layer on the substrate for epitaxial growth, a region where the group III nitride epitaxial layer is selectively grown is formed on the intermediate layer. A method of manufacturing a semiconductor substrate, in which a region where a group III nitride epitaxial layer is selectively grown is formed, and a group III nitride epitaxial layer is grown in a region where a group III nitride epitaxial layer is selectively grown, thereby manufacturing a semiconductor substrate. Wherein a heat treatment is performed after growing the group III nitride epitaxial layer in a region where the group III nitride epitaxial layer is selectively grown.

【0040】また、請求項4記載の発明は、請求項1ま
たは請求項3記載の半導体基板の作製方法において、前
記中間層は、InNまたはInNの混晶よりなることを
特徴としている。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor substrate according to the first or third aspect, the intermediate layer is made of InN or a mixed crystal of InN.

【0041】また、請求項5記載の発明は、請求項1,
請求項3,請求項4のいずれか一項に記載の半導体基板
の作製方法において、前記中間層は、超格子構造により
形成されることを特徴としている。
The invention described in claim 5 is the first invention.
The method for manufacturing a semiconductor substrate according to any one of claims 3 and 4, wherein the intermediate layer is formed with a superlattice structure.

【0042】また、請求項6記載の発明は、請求項4記
載の半導体基板の作製方法において、前記中間層が超格
子構造により形成される場合に、前記熱処理は、III族
窒化物エピタキシャル層が形成された後、中間層の超格
子構造を構成するいずれかの層の分解温度以上の温度で
なされることを特徴としている。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor substrate according to the fourth aspect, when the intermediate layer is formed by a superlattice structure, the heat treatment is performed by using a group III nitride epitaxial layer. It is characterized in that, after being formed, the temperature is higher than the decomposition temperature of any of the layers constituting the superlattice structure of the intermediate layer.

【0043】また、請求項7記載の発明は、請求項5記
載の半導体基板の作製方法において、超格子構造を作製
するまでの成膜方法と、超格子構造作製後の成膜方法と
を異ならせることを特徴としている。
According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor substrate according to the fifth aspect, the film forming method up to forming the superlattice structure is different from the film forming method after forming the superlattice structure. It is characterized by

【0044】また、請求項8記載の発明は、請求項1乃
至請求項6のいずれか一項に記載の半導体基板の作製方
法において、III族窒化物エピタキシャル層とエピタキ
シャル成長用基板とを一体としたものを半導体基板とす
ることを特徴としている。
According to an eighth aspect of the present invention, in the method of manufacturing a semiconductor substrate according to any one of the first to sixth aspects, the group III nitride epitaxial layer and the substrate for epitaxial growth are integrated. It is characterized in that the substrate is a semiconductor substrate.

【0045】また、請求項9記載の発明は、請求項1乃
至請求項6のいずれか一項に記載の半導体基板の作製方
法において、III族窒化物エピタキシャル層をエピタキ
シャル成長用基板から取り外したものを半導体基板とす
ることを特徴としている。
According to a ninth aspect of the present invention, there is provided the method of manufacturing a semiconductor substrate according to any one of the first to sixth aspects, wherein the group III nitride epitaxial layer is removed from the epitaxial growth substrate. It is characterized in that it is a semiconductor substrate.

【0046】また、請求項10記載の発明は、請求項1
乃至請求項9のいずれか一項に記載の半導体基板の作製
方法によって作製された半導体基板である。
The invention according to claim 10 is the first invention.
A semiconductor substrate manufactured by the method for manufacturing a semiconductor substrate according to claim 9.

【0047】また、請求項11記載の発明は、請求項1
0記載の半導体基板上に形成された発光素子である。
The eleventh aspect of the present invention provides the first aspect of the present invention.
0 is a light emitting element formed on the semiconductor substrate described in FIG.

【0048】[0048]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0049】本発明の第1の実施形態は、エピタキシャ
ル成長用基板上に中間層を形成した後、中間層上にIII
族窒化物エピタキシャル層を形成して、半導体基板を作
製する半導体基板の作製方法であって、III族窒化物エ
ピタキシャル層を形成後、中間層の熱分解温度以上の温
度で熱処理を施すことを特徴としている。
In the first embodiment of the present invention, after forming an intermediate layer on a substrate for epitaxial growth,
A method of manufacturing a semiconductor substrate, comprising forming a group III nitride epitaxial layer and manufacturing a semiconductor substrate, wherein a heat treatment is performed at a temperature equal to or higher than a thermal decomposition temperature of the intermediate layer after forming the group III nitride epitaxial layer. And

【0050】すなわち、エピタキシャル成長用基板とエ
ピタキシャル層とが異種材料である場合には、エピタキ
シャル成長用基板上にエピタキシャル層を成長させる
と、熱膨張係数の差などの影響により、エピタキシャル
成長用基板とエピタキシャル層との間には応力が発生す
る。本発明では、エピタキシャル成長用基板上に中間層
を形成した後、中間層上にIII族窒化物エピタキシャル
層を形成し、III族窒化物エピタキシャル層を形成後、
中間層の熱分解温度以上の温度で半導体基板に熱処理を
施すことで、エピタキシャル成長用基板とエピタキシャ
ル層を分離し、エピタキシャル成長用基板とエピタキシ
ャル層との間に発生する応力を緩和するようにしてい
る。なお、ここで述べている分離とは、物理的に2つの
構成要素に分ける(すなわちエピタキシャル成長用基板
からエピタキシャル層を取り外す)ことのみを表すので
はなく、異種界面による応力緩和等の力学的な意味での
分離を含んでおり、形態としてエピタキシャル成長用基
板とエピタキシャル層とが一体であるか否かによるもの
ではない。
That is, when the epitaxial growth substrate and the epitaxial layer are made of different materials, if the epitaxial layer is grown on the epitaxial growth substrate, the epitaxial growth substrate and the epitaxial layer may be affected by a difference in thermal expansion coefficient. A stress is generated between them. In the present invention, after forming an intermediate layer on the substrate for epitaxial growth, forming a Group III nitride epitaxial layer on the intermediate layer, after forming a Group III nitride epitaxial layer,
By subjecting the semiconductor substrate to heat treatment at a temperature equal to or higher than the thermal decomposition temperature of the intermediate layer, the epitaxial growth substrate and the epitaxial layer are separated from each other, and the stress generated between the epitaxial growth substrate and the epitaxial layer is relaxed. The term “separation” as used herein does not mean only physically dividing into two components (that is, removing the epitaxial layer from the substrate for epitaxial growth), but also has a mechanical meaning such as stress relaxation due to a heterogeneous interface. This does not depend on whether the epitaxial growth substrate and the epitaxial layer are integrated or not.

【0051】このように、本発明によれば、中間層を介
在させることでエピタキシャル成長用基板とエピタキシ
ャル層とを分離して、エピタキシャル成長用基板とエピ
タキシャル層との間に発生する応力を緩和し、基板の反
り等応力に起因する不具合を解消することができる。
As described above, according to the present invention, by separating the epitaxial growth substrate and the epitaxial layer by interposing the intermediate layer, the stress generated between the epitaxial growth substrate and the epitaxial layer is reduced. Inconvenience caused by stress such as warpage can be solved.

【0052】図1は本発明の第1の実施形態の半導体基
板の具体的な作製工程例を示す図である。図1を参照す
ると、先ず、エピタキシャル成長用基板としてAl23
基板101を用意する(図1(a))。なお、基板10
1の方位はc−面を用いているが、他の面方位でも良
い。
FIG. 1 is a view showing a specific example of a manufacturing process of a semiconductor substrate according to the first embodiment of the present invention. Referring to FIG. 1, Al 2 O 3 is first used as a substrate for epitaxial growth.
A substrate 101 is prepared (FIG. 1A). The substrate 10
The direction 1 uses the c-plane, but may be another plane direction.

【0053】次いで、基板101上にMOCVD法によ
りGaNの低温バッファー層(図示せず)を積層後、S
iドープn−GaN膜102(膜厚が1μm)を成膜す
る(図1(b))。次いで、n−GaN膜102上に、
中間層としてInGaN層103(厚さが0.2μm)
を成膜する(図1(c))。引き続き、MOCVD法に
より、エピタキシャル層としてSiドープn−GaN層
104を所望の厚さ(例えば5μmの厚さ)に成長させ
る(図1(d))。
Next, after a low-temperature buffer layer (not shown) of GaN is laminated on the substrate 101 by MOCVD,
An i-doped n-GaN film 102 (having a thickness of 1 μm) is formed (FIG. 1B). Next, on the n-GaN film 102,
InGaN layer 103 (0.2 μm thick) as an intermediate layer
Is formed (FIG. 1C). Subsequently, the Si-doped n-GaN layer 104 is grown to a desired thickness (for example, a thickness of 5 μm) as an epitaxial layer by MOCVD (FIG. 1D).

【0054】このようにしてエピタキシャル層104を
成長させた後、窒素雰囲気で中間層(InGaN層)1
03が熱分解する温度以上の温度(例えば1050℃)
でアニールすることにより、InGaN層103の熱分
解は速やかに進展する。アニール温度からの冷却時に生
じる熱応力により、部分分解したInGaN層(中間
層)103を挟む、Al23基板101側とn−GaN
エピタキシャル層104側のそれぞれの異種界面におい
て選択的に応力緩和が起こり、反りのない異種基板(エ
ピタキシャル成長用基板101)上に成長したGaN基
板104が得られる。
After the epitaxial layer 104 is grown in this manner, the intermediate layer (InGaN layer) 1 is formed in a nitrogen atmosphere.
Temperature above the temperature at which 03 thermally decomposes (eg, 1050 ° C)
, The thermal decomposition of the InGaN layer 103 progresses quickly. The Al 2 O 3 substrate 101 side and n-GaN sandwiching the partially decomposed InGaN layer (intermediate layer) 103 due to thermal stress generated at the time of cooling from the annealing temperature
Stress relaxation occurs selectively at each heterogeneous interface on the epitaxial layer 104 side, and the GaN substrate 104 grown on a heterogeneous substrate (epitaxial growth substrate 101) without warpage is obtained.

【0055】なお、本発明の半導体基板の作製方法にお
いて、前記熱処理は、III族窒化物エピタキシャル層の
劣化する温度以下の温度でなされるのが良い。
In the method of manufacturing a semiconductor substrate according to the present invention, the heat treatment is preferably performed at a temperature lower than a temperature at which the group III nitride epitaxial layer deteriorates.

【0056】すなわち、中間層の熱分解は、分解温度以
上であれば、温度が高いほど速やかに進行するが、10
00℃を越える高温では、同時に、III族窒化物(Ga
N)エピタキシャル層にもN空孔を生成し、結晶の劣化
が発生する。このため、III族窒化物エピタキシャル層
の材質に依存した結晶劣化温度以下の温度での熱処理に
より、速やかな応力緩和と結晶表面の劣化抑制との両方
を図ることができる。
That is, if the thermal decomposition of the intermediate layer is higher than the decomposition temperature, the higher the temperature, the faster the thermal decomposition.
At a high temperature exceeding 00 ° C., the group III nitride (Ga
N) N vacancies are also generated in the epitaxial layer, and crystal deterioration occurs. Therefore, both the rapid stress relaxation and the suppression of the deterioration of the crystal surface can be achieved by the heat treatment at a temperature equal to or lower than the crystal deterioration temperature depending on the material of the group III nitride epitaxial layer.

【0057】また、上述の作製工程例では、中間層10
3をInGaNで形成したが、中間層103の材質は、
InGaNに限定されるものではなく、分解温度の低い
他の結晶およびその混晶材料を用いることも可能であ
る。
In the above-described example of the manufacturing process, the intermediate layer 10
3 was made of InGaN, but the material of the intermediate layer 103 was
It is not limited to InGaN, and other crystals having a low decomposition temperature and mixed crystal materials thereof can be used.

【0058】例えば、中間層は、InNまたはInNの
混晶により構成することもできる。
For example, the intermediate layer can be made of InN or a mixed crystal of InN.

【0059】InNは750℃程度の低温で分解でき、
この温度は、III族窒化物エピタキシャル層の劣化する
温度以下の温度である。従って、InNを中間層に用い
る場合には、III族窒化物エピタキシャル層を形成後、
中間層の熱分解温度以上の温度で熱処理を施すときに、
この温度を、III族窒化物エピタキシャル層の劣化する
温度以下の温度にすることができる。
InN can be decomposed at a low temperature of about 750 ° C.
This temperature is lower than the temperature at which the group III nitride epitaxial layer deteriorates. Therefore, when InN is used for the intermediate layer, after forming the group III nitride epitaxial layer,
When performing heat treatment at a temperature higher than the thermal decomposition temperature of the intermediate layer,
This temperature can be set to a temperature equal to or lower than the temperature at which the group III nitride epitaxial layer deteriorates.

【0060】具体的に、図1の作製工程例と同様の作製
工程例において、中間層としてInN層103(厚さが
0.2μm)を成膜し、750〜950℃,30分程度
(典型的には800℃,30分)の熱処理を施すことに
より、応力緩和がなされ、基板表面の劣化が抑制された
反りのない異種基板上に成長したGaN基板が得られ
た。
More specifically, in an example of the manufacturing process similar to the example of the manufacturing process shown in FIG. 1, an InN layer 103 (thickness: 0.2 μm) is formed as an intermediate layer, and is formed at 750 to 950 ° C. for about 30 minutes (typically). By applying a heat treatment at 800 ° C. for 30 minutes, stress was relaxed, and a GaN substrate grown on a non-warped heterogeneous substrate in which the deterioration of the substrate surface was suppressed was obtained.

【0061】また、本発明において、中間層には、超格
子構造を用いることができる。そして、中間層が超格子
構造により形成される場合に、前記熱処理は、III族窒
化物エピタキシャル層が形成された後、中間層の超格子
構造を構成するいずれかの層の分解温度以上の温度でな
されるのが良い。
In the present invention, a super lattice structure can be used for the intermediate layer. Then, when the intermediate layer is formed by a superlattice structure, the heat treatment is performed after the formation of the group III nitride epitaxial layer, at a temperature equal to or higher than the decomposition temperature of any of the layers constituting the superlattice structure of the intermediate layer. Good to be done in.

【0062】超格子構造は、薄膜の異種材料を重ね合わ
せることにより構成されており、その異種界面は同一結
晶内よりもより小さな剪断応力に対し応力緩和挙動を示
す。さらに、熱処理により超格子構造中の何れかの層を
熱処理により分解し、さらに剪断応力が容易に緩和す
る。従って、エピタキシャル成長用基板とエピタキシャ
ル層の格子不整合と熱膨張係数の差による応力は、超格
子構造の部分分解した異種界面で選択的に緩和する。ま
た、大面積の基板ほど応力の絶対値が大きく、効果的に
応力緩和が進展する。
The superlattice structure is formed by laminating different materials of a thin film, and the different interfaces exhibit a stress relaxation behavior with respect to a smaller shear stress than in the same crystal. Further, any layer in the superlattice structure is decomposed by the heat treatment, and the shear stress is easily alleviated. Therefore, the stress due to the lattice mismatch between the substrate for epitaxial growth and the epitaxial layer and the difference in the coefficient of thermal expansion are selectively relaxed at the partially decomposed heterogeneous interface of the superlattice structure. In addition, the larger the substrate, the larger the absolute value of the stress, and the stress relaxation progresses effectively.

【0063】図2は、中間層に超格子構造を用いる場合
の半導体基板の作製工程例を示す図である。図2を参照
すると、先ず、Al23基板201を用意する(図2
(a))。なお、基板201の方位はc−面を用いている
が、他の面方位でも良い。
FIG. 2 is a view showing an example of a manufacturing process of a semiconductor substrate when a super lattice structure is used for an intermediate layer. Referring to FIG. 2, first, an Al 2 O 3 substrate 201 is prepared (FIG. 2).
(a)). Although the c-plane is used for the orientation of the substrate 201, another orientation may be used.

【0064】次いで、基板201上にMOCVD法によ
りGaNの低温バーファー層(図示せず)を積層後、S
iドープのn−GaN膜202(膜厚が1μm)を成膜
する(図2(b))。
Next, a low-temperature GaN buffer layer (not shown) of GaN is laminated on the substrate 201 by MOCVD.
An i-doped n-GaN film 202 (1 μm in thickness) is formed (FIG. 2B).

【0065】このようにして、Siドープのn−GaN
膜202を成膜後、中間層として、InGaN(厚さ2
0nm)/GaN(厚さ20nm)の超格子構造203
を形成する(図2(c))。
Thus, the Si-doped n-GaN
After forming the film 202, InGaN (thickness 2
0 nm) / GaN (20 nm thick) superlattice structure 203
Is formed (FIG. 2C).

【0066】次いで、MOCVD法によりエピタキシャ
ル層としてのSiドープn−GaN層204を成長し
て、半導体基板を作製する(図2(d))。
Next, a semiconductor substrate is manufactured by growing a Si-doped n-GaN layer 204 as an epitaxial layer by MOCVD (FIG. 2D).

【0067】このようにして、半導体基板を形成後、チ
ャンバー内において窒素雰囲気で750〜950℃,3
0分程度(典型的には800℃,30分)の熱処理を行
うことで、InGaN/GaN超格子構造204の部分
分解した異種界面において選択的に応力緩和が起こり、
反りのない異種基板(エピタキシャル成長用基板20
1)上のGaN基板204が得られる。
After forming the semiconductor substrate in this manner, the semiconductor substrate is heated at 750-950 ° C., 3
By performing a heat treatment for about 0 minutes (typically, 800 ° C., 30 minutes), stress is selectively relaxed at a partially decomposed heterogeneous interface of the InGaN / GaN superlattice structure 204,
A warp-free substrate (epitaxial growth substrate 20)
1) An upper GaN substrate 204 is obtained.

【0068】また、本発明の第2の実施形態は、エピタ
キシャル成長用基板上に中間層を形成した後、中間層の
上部にIII族窒化物エピタキシャル層が選択的に成長す
る領域とIII族窒化物エピタキシャル層が選択的に成長
しない領域とを混在して形成し、III族窒化物エピタキ
シャル層が選択的に成長する領域にIII族窒化物エピタ
キシャル層を成長させて、半導体基板を作製する半導体
基板の作製方法であって、III族窒化物エピタキシャル
層が選択的に成長する領域にIII族窒化物エピタキシャ
ル層を成長させた後、熱処理を施すことを特徴としてい
る。
Further, in the second embodiment of the present invention, after an intermediate layer is formed on an epitaxial growth substrate, a region where a group III nitride epitaxial layer is selectively grown is formed on the intermediate layer. A region where the epitaxial layer does not grow selectively is formed, and a group III nitride epitaxial layer is grown in a region where the group III nitride epitaxial layer grows selectively, thereby forming a semiconductor substrate. The method is characterized by performing a heat treatment after growing a group III nitride epitaxial layer in a region where a group III nitride epitaxial layer is selectively grown.

【0069】ここで、III族窒化物エピタキシャル層が
選択的に成長する領域とは、基板の原子配列によるポテ
ンシャルに基づき膜の原子配列が決定し、エピタキシャ
ル成長用基板に対し垂直に成長する領域である。また、
III族窒化物エピタキシャル層が選択成長しない領域と
は、III族窒化物エピタキシャル層が全く結晶成長しな
いか、エピタキシャル成長用基板の原子配列によるポテ
ンシャルに無関係に3次元成長する領域である。
Here, the region where the group III nitride epitaxial layer selectively grows is a region where the atomic arrangement of the film is determined based on the potential due to the atomic arrangement of the substrate and grows perpendicularly to the epitaxial growth substrate. . Also,
The region where the group III nitride epitaxial layer is not selectively grown is a region where the group III nitride epitaxial layer does not grow at all or grows three-dimensionally regardless of the potential due to the atomic arrangement of the substrate for epitaxial growth.

【0070】この第2の実施形態では、III族窒化物エ
ピタキシャル層がエピタキシャル成長を開始すると、基
板上の選択成長する領域に基板に対し垂直方向にIII族
窒化物エピタキシャル層が成長し、次第に選択的に成長
しない領域上へ横方向にも成長し始め、やがて基板表面
を被覆する。垂直方向に成長した部位は基板全体に直接
成長した結晶と同様の欠陥密度であるが、横方向に成長
している部位では欠陥は結晶表面には貫通せず、垂直方
向に成長している部位よりも結晶表面の欠陥密度は低減
される。
In the second embodiment, when the group III nitride epitaxial layer starts epitaxial growth, the group III nitride epitaxial layer grows in a region on the substrate where it is selectively grown, in a direction perpendicular to the substrate, and gradually grows selectively. It begins to grow laterally on the region that does not grow, and eventually covers the substrate surface. The portion grown vertically has the same defect density as the crystal grown directly on the entire substrate, but the portion grown vertically does not penetrate the crystal surface and grows vertically. Thus, the defect density on the crystal surface is reduced.

【0071】しかし、エピタキシャル成長用基板とエピ
タキシャル層とが異種材料である場合には、熱膨張率の
差などの影響により、エピタキシャル成長用基板とエピ
タキシャル層との間には応力が発生する。この第2の実
施形態では、エピタキシャル成長用基板とエピタキシャ
ル層との間にある中間層を熱分解し、この応力を緩和す
ることで、低欠陥密度かつ応力フリーのエピタキシャル
層を半導体基板として得ることができる。
However, when the substrate for epitaxial growth and the epitaxial layer are made of different materials, a stress is generated between the substrate for epitaxial growth and the epitaxial layer due to a difference in thermal expansion coefficient and the like. In the second embodiment, it is possible to obtain a low defect density and stress-free epitaxial layer as a semiconductor substrate by thermally decomposing an intermediate layer between the epitaxial growth substrate and the epitaxial layer and relaxing the stress. it can.

【0072】図3は本発明の第2の実施形態の半導体基
板の具体的な作製工程例を示す図である。図3を参照す
ると、先ず、Al23基板301を用意する(図3
(a))。なお、基板301の方位はc−面を用いてい
るが、他の面方位でも良い。
FIG. 3 is a view showing a specific example of a manufacturing process of a semiconductor substrate according to the second embodiment of the present invention. Referring to FIG. 3, first, an Al 2 O 3 substrate 301 is prepared (FIG.
(A)). Although the c-plane is used for the orientation of the substrate 301, other orientations may be used.

【0073】次いで、基板301上にMOCVD法によ
りGaNの低温バーファー層(図示せず)を積層後、S
iドープのn−GaN膜302(膜厚が1μm)を成膜
する(図3(b))。
Then, after a low-temperature GaN buffer layer (not shown) of GaN is laminated on the substrate 301 by MOCVD,
An i-doped n-GaN film 302 (having a thickness of 1 μm) is formed (FIG. 3B).

【0074】このようにして、Siドープのn−GaN
膜202を成膜後、中間層として、InGaN(厚さ1
0nm)/GaN(厚さ20nm)の超格子構造303
を形成する(図3(c))。
Thus, the Si-doped n-GaN
After the film 202 is formed, InGaN (thickness 1) is used as an intermediate layer.
0 nm) / GaN (20 nm thick) superlattice structure 303
Is formed (FIG. 3C).

【0075】次いで、MOCVD法によりSiドープn
−GaN膜(n−GaNエピタキシャル層)304を成
長する(図3(d))。
Next, the Si-doped n
A GaN film (n-GaN epitaxial layer) 304 is grown (FIG. 3D).

【0076】しかる後、n−GaN膜304上にSiO
2マスク層305(厚さ1.5μm)を成膜し、フォトレ
ジストを塗布し、フォトリソグラフィーにより所望のパ
ターンにパターニングし、バッファードフッ酸によりS
iO2マスク層305をエッチングする(図3
(e))。
Thereafter, the SiO 2 is deposited on the n-GaN film 304.
( 2) A mask layer 305 (thickness: 1.5 μm) is formed, a photoresist is applied, and a desired pattern is formed by photolithography.
Etching the iO 2 mask layer 305 (FIG. 3)
(E)).

【0077】次いで、MOCVD法によりSiドープn
−GaNエピタキシャル層306を選択成長し、マスク
層305の開口面を被覆してさらに、横方向への成長を
行う(図3(f))。さらに、Siドープn−GaNエ
ピタキシャル層306を選択成長し続けることにより、
基板全体のSiドープn−GaNエピタキシャル層30
6が合体し、単一のn−GaN基板307が形成される
(図3(g))。
Next, the Si-doped n
-The GaN epitaxial layer 306 is selectively grown, covers the opening surface of the mask layer 305, and is further grown in the lateral direction (FIG. 3 (f)). Further, by continuing to selectively grow the Si-doped n-GaN epitaxial layer 306,
Si-doped n-GaN epitaxial layer 30 over entire substrate
6 are united to form a single n-GaN substrate 307 (FIG. 3 (g)).

【0078】このようにして、Siドープn−GaNエ
ピタキシャル層を成長後、チャンバー内において窒素雰
囲気で750〜950℃,30分程度(典型的には80
0℃,30分)の熱処理を行うことで、InGaN/G
aN超格子構造303の部分分解した異種界面におい
て、選択的に応力緩和が起こり、反りのない異種基板上
のGaN基板308が得られる(図3(h))。
After growing the Si-doped n-GaN epitaxial layer in this way, in a chamber at 750 to 950 ° C. for about 30 minutes (typically 80 ° C.) in a nitrogen atmosphere.
(0 ° C., 30 minutes).
At the heterogeneous interface in which the aN superlattice structure 303 is partially decomposed, stress relaxation occurs selectively, and a GaN substrate 308 on a heterogeneous substrate without warpage is obtained (FIG. 3 (h)).

【0079】なお、超格子構造による分離を行なう上述
の半導体基板の作製方法において、超格子構造(中間
層)を作製するまでの成膜方法と、超格子構造(中間
層)作製後の成膜方法とを異ならせることもできる。す
なわち、上述の作製工程において、超格子構造までの作
製工程では、比較的成長条件が遅く、各層の厚み等の制
御が容易な方法、例えばMOCVD法やMBE法が適し
ていると考えられる。比較的成長条件が遅く、各層の厚
み等の制御が容易な方法により超格子構造までを作成す
ることにより効果的に応力緩和の効果が得られる。しか
し、超格子構造の作製後は、成膜速度が速く安価な成膜
方法を採用することにより、より安価に半導体基板を作
製することが可能となる。このように、中間層を成長す
るまでと中間層成長後とで異なる成長方法を採用するこ
とで、低コストプロセスを用いながら、高品位結晶を得
ることができる。
In the above-described method for manufacturing a semiconductor substrate in which separation is performed using a superlattice structure, a film forming method up to forming a superlattice structure (intermediate layer) and a film forming method after forming a superlattice structure (intermediate layer) The method can be different. That is, in the above-described manufacturing process, in the manufacturing process up to the superlattice structure, it is considered that a method in which the growth conditions are relatively slow and the thickness of each layer is easily controlled, for example, the MOCVD method or the MBE method is suitable. By creating a superlattice structure by a method in which the growth conditions are relatively slow and the thickness of each layer is easily controlled, the effect of stress relaxation can be obtained effectively. However, after the superlattice structure is manufactured, a semiconductor substrate can be manufactured at a lower cost by adopting an inexpensive film forming method with a high film forming speed. As described above, by adopting different growth methods before the intermediate layer is grown and after the intermediate layer is grown, high-quality crystals can be obtained while using a low-cost process.

【0080】図4は超格子構造(中間層)を作製するま
での成膜方法と、超格子構造(中間層)作製後の成膜方
法とを異ならせる場合の半導体基板の作製工程例を示す
図である。
FIG. 4 shows an example of a manufacturing process of a semiconductor substrate in the case where the film forming method up to forming the superlattice structure (intermediate layer) is different from the film forming method after forming the superlattice structure (intermediate layer). FIG.

【0081】図4を参照すると、先ず、Al23基板4
01を用意する(図4(a))。なお、基板401の方
位はc−面を用いているが、他の面方位でも良い。次い
で、基板401上にMOCVD法によりGaNの低温バ
ーファー層を積層後、Siドープn−GaN膜402
(膜厚が1μm)を成膜する(図4(b))。
Referring to FIG. 4, first, the Al 2 O 3 substrate 4
01 is prepared (FIG. 4A). Although the c-plane is used for the orientation of the substrate 401, other orientations may be used. Next, after stacking a low-temperature burfer layer of GaN on the substrate 401 by MOCVD, the Si-doped n-GaN film 402 is formed.
(FIG. 4 (b)).

【0082】このようにしてSiドープn−GaN膜4
02を成長後、InGaN(厚さ20nm)/GaN
(厚さ20nm)の超格子構造403を形成する(図4
(c))。
Thus, the Si-doped n-GaN film 4
02 after growing InGaN (20 nm thick) / GaN
A superlattice structure 403 having a thickness of 20 nm is formed (FIG. 4).
(C)).

【0083】次いで、MOCVD法によりSiドープn
−GaN膜404を選択成長する(図4(d))。
Next, the Si-doped n
-The GaN film 404 is selectively grown (FIG. 4D).

【0084】しかる後、n−GaN膜404上にSiN
xマスク層405(厚さ1.5μm)を成膜し、フォトレ
ジストを塗布し、フォトリソグラフィーにより所望のパ
ターンにパターニングし、RIEを用いCF4によりS
iNxマスク層405をエッチングする(図4
(e))。
Thereafter, the SiN film is formed on the n-GaN film 404.
An x mask layer 405 (thickness: 1.5 μm) is formed, a photoresist is applied, patterning is performed to a desired pattern by photolithography, and S is formed by CF 4 using RIE.
Etching the iN x mask layer 405 (FIG. 4)
(E)).

【0085】しかる後、HVPE法により100μm/
h程度の速度でSiドープn−GaNエピタキシャル層
406を高速に選択成長しマスク開口面を被覆し、横方
向への成長を行う(図4(f))。さらに、Siドープ
n−GaNエピタキシャル層406を選択成長し続ける
ことにより基板全体のSiドープn−GaNエピタキシ
ャル層406が合体し、単一のGaN基板407が形成
される(図4(g))。
After that, 100 μm /
The Si-doped n-GaN epitaxial layer 406 is selectively grown at a speed of about h at a high speed to cover the mask opening surface and grow laterally (FIG. 4 (f)). Further, by continuing selective growth of the Si-doped n-GaN epitaxial layer 406, the Si-doped n-GaN epitaxial layer 406 of the entire substrate is united to form a single GaN substrate 407 (FIG. 4 (g)).

【0086】このようにして、Siドープn−GaNエ
ピタキシャル層を成長後、チャンバー内において窒素雰
囲気で750〜950℃,30分程度(典型的には80
0℃,30分)の熱処理を行うことで、InGaN/G
aN超格子構造403の部分分解した異種界面におい
て、選択的に応力緩和が起こり、反りのない異種基板上
のGaN基板408が得られる(図4(h))。
After growing the Si-doped n-GaN epitaxial layer in this way, in a nitrogen atmosphere in a chamber at 750-950 ° C. for about 30 minutes (typically 80 ° C.).
(0 ° C., 30 minutes).
At the heterogeneous interface where the aN superlattice structure 403 is partially decomposed, stress relaxation occurs selectively, and a GaN substrate 408 on a heterogeneous substrate without warpage is obtained (FIG. 4 (h)).

【0087】なお、図1,図2,図3,図4の作製工程
例において、層構成や各層の組成等の構成およびプロセ
スの詳細は上述したものに限定されるものではなく、他
の構成,プロセスを取ることも可能である。
In the manufacturing process examples shown in FIGS. 1, 2, 3 and 4, the details of the structure and process such as the layer structure and the composition of each layer are not limited to those described above. , It is also possible to take a process.

【0088】また、図1,図2,図3,図4の作製工程
例では、GaN系薄膜をMOCVD法により成膜した
が、MBE法を用いれば、GaN系の薄膜に限らず、す
べての層,膜の構成を形成可能であり、また、HVPE
法,昇華法を用いれば、中間層以降の層,膜の構成を形
成することが可能である。
In the manufacturing process examples shown in FIGS. 1, 2, 3 and 4, a GaN-based thin film is formed by the MOCVD method. However, when the MBE method is used, not only the GaN-based thin film but also all the GaN-based thin films are used. Layer and film configurations can be formed.
If the sublimation method or the sublimation method is used, it is possible to form the structure of layers and films after the intermediate layer.

【0089】また、図1,図2,図3,図4の作製工程
例は、GaN系半導体基板に限らず、熱膨張係数の違い
の大きな系での基板の作製全般,格子不整合系の基板作
製全般に適用可能である。
The manufacturing process examples shown in FIGS. 1, 2, 3 and 4 are not limited to the GaN-based semiconductor substrate, but are generally used for manufacturing a substrate having a large difference in thermal expansion coefficient. The present invention is applicable to general substrate fabrication.

【0090】また、図1,図2,図3,図4の作製工程
例で挙げた熱処理条件は、GaN基板に関する条件の一
例であり、他の材料よりなる基板に対する応用も可能で
あり、この場合には、熱処理条件は、図1,図2,図
3,図4の作製工程例で挙げた条件に限定されるもので
はない。
The heat treatment conditions given in the example of the manufacturing process shown in FIGS. 1, 2, 3 and 4 are examples of the conditions for the GaN substrate, and can be applied to a substrate made of another material. In this case, the heat treatment conditions are not limited to the conditions described in the example of the manufacturing process in FIGS. 1, 2, 3, and 4.

【0091】また、本発明の半導体基板は、上述したよ
うに、エピタキシャル成長用基板とエピタキシャル成長
用基板上に成長するIII族窒化物エピタキシャル層とが
分離されている。ここで、分離とは、異種界面による応
力の緩和等の力学的な意味での分離を表している。すな
わち、エピタキシャル成長用基板とIII族窒化物エピタ
キシャル層との間の応力は緩和されており、反りや応力
に起因する転位の導入は解消されている。しかし、III
族窒化物エピタキシャル層は、基板から取り外されてい
ないため(図2の作製工程例を参照)、III族窒化物エ
ピタキシャル層とエピタキシャル成長用基板とは一体の
ものとして取り扱いが可能であり、この場合には、エピ
タキシャル成長用基板による全体の強度確保が可能とな
る。
In the semiconductor substrate of the present invention, as described above, the substrate for epitaxial growth and the group III nitride epitaxial layer grown on the substrate for epitaxial growth are separated. Here, separation refers to separation in a mechanical sense such as relaxation of stress due to a heterogeneous interface. That is, the stress between the epitaxial growth substrate and the group III nitride epitaxial layer is relaxed, and the introduction of dislocation due to warpage or stress is eliminated. But III
Since the group III nitride epitaxial layer has not been removed from the substrate (see the example of the manufacturing process in FIG. 2), the group III nitride epitaxial layer and the substrate for epitaxial growth can be handled as an integral body. Can secure the entire strength by the epitaxial growth substrate.

【0092】すなわち、III族窒化物エピタキシャル層
とエピタキシャル成長用基板とが一体である場合には、
結晶成長工程やデバイス作製工程において、半導体基板
の取り扱いが容易となり、かつ、反りの無い大面積の低
コストの半導体基板を提供することができる。すなわ
ち、III族窒化物エピタキシャル層を成長後、格子緩和
し歪みが低減された状態のIII族窒化物エピタキシャル
層とエピタキシャル成長用基板とを一体のままとするこ
とで、反りのない大面積の基板を得るとともに、デバイ
ス形成プロセス中、エピタキシャル成長用基板をIII族
窒化物エピタキシャル層の支持基板とすることができ、
取り扱いが容易となる。また、支持基板があることで、
III族窒化物エピタキシャル層の厚みを薄くすることも
可能となり、より低コストな半導体基板を得ることがで
きる。
That is, when the group III nitride epitaxial layer and the substrate for epitaxial growth are integrated,
In a crystal growth step or a device manufacturing step, a semiconductor substrate can be easily handled, and a large-area, low-cost semiconductor substrate without warpage can be provided. In other words, after growing the group III nitride epitaxial layer, by leaving the group III nitride epitaxial layer and the substrate for epitaxial growth in a state where the lattice is relaxed and the strain is reduced, a large-area substrate without warpage is obtained. During the device formation process, the substrate for epitaxial growth can be used as a support substrate for the group III nitride epitaxial layer,
Handling becomes easy. Also, with the support substrate,
The thickness of the group III nitride epitaxial layer can be reduced, and a semiconductor substrate with lower cost can be obtained.

【0093】また、これとは反対に、III族窒化物エピ
タキシャル層をエピタキシャル成長用基板から取り外し
て、半導体基板とすることもできる(図3の作製工程例
を参照)。この場合には、半導体基板は、エピタキシャ
ル成長用基板上に厚膜のIII族窒化物エピタキシャル層
を選択成長させ、かつ、エピタキシャル成長用基板とII
I族窒化物エピタキシャル層とを分離した構成となる。
なお、この場合、分離とは、前述した異種界面での応力
緩和のための分離の意味に加え、エピタキシャル成長用
基板から取り外した後、厚膜のIII族窒化物エピタキシ
ャル層自体の剛性により、III族窒化物エピタキシャル
層単体を半導体基板として用いることを意味している。
On the contrary, the group III nitride epitaxial layer can be removed from the substrate for epitaxial growth and used as a semiconductor substrate (see a manufacturing process example in FIG. 3). In this case, the semiconductor substrate selectively grows a thick group III nitride epitaxial layer on the substrate for epitaxial growth, and
The structure is separated from the group I nitride epitaxial layer.
In this case, the term “separation” means not only the above-described separation for relaxing stress at the heterogeneous interface, but also the group III nitride epitaxial layer itself after removal from the substrate for epitaxial growth. This means that the nitride epitaxial layer alone is used as a semiconductor substrate.

【0094】このように、III族窒化物エピタキシャル
層をエピタキシャル成長用基板から取り外して半導体基
板とすることにより、エピタキシャル成長用基板とIII
族窒化物エピタキシャル層とが物理的に分離され、応力
が緩和されて、大面積のIII族窒化物半導体基板が得ら
れる。また、エピタキシャル成長用基板とIII族窒化物
エピタキシャル層全体で格子緩和が進展することから、
エピタキシャル成長用基板からIII族窒化物エピタキシ
ャル層を容易に取り外すことが可能となる。これによ
り、高品質かつ大面積のGaN系半導体基板を提供する
ことができる。
As described above, by removing the group III nitride epitaxial layer from the substrate for epitaxial growth and forming a semiconductor substrate, the substrate for epitaxial growth and the III
A group III nitride semiconductor layer is physically separated from the group III nitride epitaxial layer, stress is relieved, and a large-area group III nitride semiconductor substrate is obtained. In addition, since lattice relaxation progresses on the entire substrate for epitaxial growth and the group III nitride epitaxial layer,
The group III nitride epitaxial layer can be easily removed from the substrate for epitaxial growth. Thereby, a high-quality and large-area GaN-based semiconductor substrate can be provided.

【0095】そして、上述した本発明の半導体基板上に
発光素子を形成することができる。
Then, a light emitting element can be formed on the above-described semiconductor substrate of the present invention.

【0096】図5は本発明の半導体基板上に形成される
発光素子の一例を示す図である。なお、図5の例では、
発光素子は、半導体レーザー素子として構成され、III
族窒化物エピタキシャル層をエピタキシャル成長用基板
から取り外したものを半導体基板としたもの(GaN自
立基板)を用いたものとなっている。
FIG. 5 is a view showing an example of a light emitting element formed on a semiconductor substrate of the present invention. In the example of FIG. 5,
The light emitting device is configured as a semiconductor laser device, III
A semiconductor substrate (GaN free-standing substrate) obtained by removing the group III nitride epitaxial layer from the substrate for epitaxial growth is used.

【0097】すなわち、図5の発光素子は、MOCVD
法により、n−GaN半導体基板(自立基板)502上
に、n−GaNバッファー層503を介して、n−In
0.1Ga0.9Nクラック防止層504、n−Al0.1Ga
0.9Nクラッド層505、n−GaNガイド層506、
活性層としてIn0.15Ga0.85N/GaN 2周期より
なるDQW構造507、p−GaNガイド層508、p
−Al0.1Ga0.9Nクラッド層509、p−GaNコン
タクト層510が順に成膜され、p−電極メタル512
は電流狭窄用のSiO2絶縁層511を介して成膜され
ている。また、n−電極メタル501は、導電性基板5
02を用いているので、図5のように、基板502の裏
面に形成可能で、従って、フェースダウン実装が可能と
なる。また、基板そのものが劈開性を持ち、かつ、素子
を形成するエピタキシャル層と結晶方位が一致するた
め、この発光素子の端面は劈開により容易に形成され
る。
That is, the light emitting device shown in FIG.
The n-GaN semiconductor substrate (self-supporting substrate) 502 is separated by an n-GaN buffer layer 503 into n-In
0.1 Ga 0.9 N crack prevention layer 504, n-Al 0.1 Ga
0.9 N cladding layer 505, n-GaN guide layer 506,
DQW structure 507 composed of two periods of In 0.15 Ga 0.85 N / GaN as active layers, p-GaN guide layer 508, p
-Al 0.1 Ga 0.9 N clad layer 509 and p-GaN contact layer 510 are formed in this order, and p-electrode metal 512 is formed.
Is formed via an SiO 2 insulating layer 511 for current confinement. The n-electrode metal 501 is connected to the conductive substrate 5.
5, since it can be formed on the back surface of the substrate 502 as shown in FIG. 5, face-down mounting is possible. In addition, since the substrate itself has cleavage properties and the crystal orientation matches the epitaxial layer forming the element, the end face of the light emitting element is easily formed by cleavage.

【0098】図5は発光素子の一例を示したものであ
り、本発明は、発光素子の構造および製造方法に限定さ
れるものではない。
FIG. 5 shows an example of the light emitting device, and the present invention is not limited to the structure and the manufacturing method of the light emitting device.

【0099】[0099]

【発明の効果】以上に説明したように、請求項1,請求
項2記載の発明によれば、エピタキシャル成長用基板上
に中間層を形成した後、中間層上にIII族窒化物エピタ
キシャル層を形成して、半導体基板を作製する半導体基
板の作製方法であって、III族窒化物エピタキシャル層
を形成後、中間層の熱分解温度以上の温度で熱処理を施
すので、応力を緩和し、これにより、残存歪みが低減し
て、反りやクラックのない大面積結晶化が得られると共
に、転位の進展・増殖等の挙動が緩和された高品質基板
を得ることができる。
As described above, according to the first and second aspects of the present invention, after forming an intermediate layer on an epitaxial growth substrate, a group III nitride epitaxial layer is formed on the intermediate layer. Then, in a method of manufacturing a semiconductor substrate to manufacture a semiconductor substrate, after forming a Group III nitride epitaxial layer, heat treatment is performed at a temperature equal to or higher than the thermal decomposition temperature of the intermediate layer, so that stress is relaxed, The residual strain is reduced, large-area crystallization free of warpage and cracks can be obtained, and a high-quality substrate in which the behavior such as dislocation development and multiplication can be reduced.

【0100】特に、請求項2記載の発明によれば、請求
項1記載の半導体基板の作製方法において、前記熱処理
は、III族窒化物エピタキシャル層の劣化する温度以下
の温度でなされるので、残存歪みを低減し、反りやクラ
ックのない大面積結晶かつ転位の進展・増殖等の挙動が
緩和された高品質のIII族窒化物半導体基板を得ること
ができるという請求項1の効果に加え、さらに、基板表
面の劣化も低減されたIII族窒化物半導体基板を得るこ
とができる。
In particular, according to the second aspect of the present invention, in the method of manufacturing a semiconductor substrate according to the first aspect, the heat treatment is performed at a temperature equal to or lower than a temperature at which the group III nitride epitaxial layer deteriorates. In addition to the effect of claim 1, it is possible to obtain a high-quality group III nitride semiconductor substrate having reduced distortion, a large-area crystal free from warpage and cracks, and having a reduced behavior such as propagation and propagation of dislocations. Thus, it is possible to obtain a group III nitride semiconductor substrate in which the deterioration of the substrate surface is reduced.

【0101】また、請求項3記載の発明によれば、エピ
タキシャル成長用基板上に中間層を形成した後、中間層
の上部にIII族窒化物エピタキシャル層が選択的に成長
する領域とIII族窒化物エピタキシャル層が選択的に成
長しない領域とを混在して形成し、III族窒化物エピタ
キシャル層が選択的に成長する領域にIII族窒化物エピ
タキシャル層を成長させて、半導体基板を作製する半導
体基板の作製方法であって、III族窒化物エピタキシャ
ル層が選択的に成長する領域にIII族窒化物エピタキシ
ャル層を成長させた後、熱処理を施すので、残存歪みを
低減し、反りやクラックのない大面積結晶かつ転位の進
展・増殖等の挙動が緩和された高品質のIII族窒化物半
導体基板を得ることができるとともに、格子歪み系の材
料での格子歪みに起因する高密度の転位を低減すること
ができる。よって、残存歪みの低減により、反りやクラ
ックのない大面積化,高品質の半導体基板が得られると
共に、格子歪みに起因した転位の密度が低くかつ転位の
進展・増殖等の挙動が緩和された低欠陥密度の半導体基
板が得られる。
According to the third aspect of the present invention, after forming the intermediate layer on the substrate for epitaxial growth, the region where the group III nitride epitaxial layer is selectively grown is formed on the intermediate layer. A region where the epitaxial layer does not grow selectively is formed, and a group III nitride epitaxial layer is grown in a region where the group III nitride epitaxial layer grows selectively, thereby forming a semiconductor substrate. A manufacturing method in which a group III nitride epitaxial layer is grown selectively in a region where the group III nitride epitaxial layer is selectively grown, and then subjected to a heat treatment, so that residual strain is reduced, and a large area without warpage or cracks is formed. It is possible to obtain a high-quality group III nitride semiconductor substrate in which the behavior of crystal and dislocation propagation / proliferation is alleviated, and to achieve high density due to lattice strain in lattice strain materials. It is possible to reduce the dislocation. Therefore, by reducing the residual strain, a large-area, high-quality semiconductor substrate free of warpage and cracks can be obtained, and the dislocation density due to the lattice strain is low, and the behavior of the dislocation progression and proliferation, etc., has been reduced. A semiconductor substrate having a low defect density can be obtained.

【0102】また、請求項4記載の発明によれば、請求
項1または請求項3記載の半導体基板の作製方法におい
て、前記中間層は、InNまたはInNの混晶よりなる
ので、残存歪みの低減により、反りやクラックのない大
面積結晶化が得られると共に転位の進展・増殖等の挙動
が緩和された高品質基板が得られるという請求項1,請
求項3の効果に加え、基板表面の劣化がさらに低減され
たIII族窒化物半導体基板が得ることができる。すなわ
ち、中間層を熱分解し両界面間の応力を解放するために
は中間層が熱分解する温度まで熱処理温度を上げなけれ
ばならない。熱処理によるエピタキシャル膜表面のN空
孔生成に起因する結晶欠陥を抑制するには、できる限り
低温かつ速やかな熱処理を行う必要がある。請求項4記
載の発明では、750℃程度の低温で分解可能なInN
を中間層に用いることで、基板表面の劣化がさらに低減
されたIII族窒化物半導体基板が得ることができる。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor substrate according to the first or third aspect, the intermediate layer is made of InN or a mixed crystal of InN, so that the residual strain is reduced. In addition to the effects of claim 1 and claim 3, a large-area crystallization free of warpage and cracks can be obtained, and a high-quality substrate with reduced behavior such as the development and propagation of dislocations can be obtained. Is further reduced, thereby obtaining a group III nitride semiconductor substrate. That is, in order to thermally decompose the intermediate layer and release the stress between both interfaces, the heat treatment temperature must be raised to a temperature at which the intermediate layer is thermally decomposed. In order to suppress crystal defects caused by the generation of N vacancies on the surface of the epitaxial film due to the heat treatment, it is necessary to perform the heat treatment at a temperature as low as possible and promptly. According to the fourth aspect of the present invention, InN decomposable at a low temperature of about 750 ° C
By using for the intermediate layer, a group III nitride semiconductor substrate with further reduced deterioration of the substrate surface can be obtained.

【0103】また、請求項5,請求項6記載の発明によ
れば、前記中間層が超格子構造により形成されるので、
より残存歪みの小さな高品質かつ大面積の半導体基板を
得ることができる。すなわち、格子歪み系の材料での基
板作製にあたり、エピタキシャル成長後の熱処理により
超格子構造の何れかの層を熱分解することにより、格子
歪みおよび基板との熱膨張係数の差による応力を、超格
子構造中の部分分解した異種材料界面間での選択的な応
力緩和により低減することができる。そして、超格子構
造による応力緩和は、超格子構造の層面に対して平行な
剪断応力に対してこれを緩和するように働く。この方向
は格子歪みにより生じる応力の働く方向であり、また、
熱膨張率の差による応力の働く方向でもある。従って、
第一に低温で熱分解する材料を用いることにより、第二
に小さな剪断応力に対して格子緩和挙動を示すように、
超格子構造を設計することにより、より残存歪みの小さ
な高品質かつ大面積の半導体基板を得ることができる。
また、超格子構造を構成する各層を臨界膜厚以下に設定
することにより、格子定数が大きく異なる材料を用いる
ことも可能となり、前記の2つの指針を満たすより広い
材料系の選択が可能となる。
According to the fifth and sixth aspects of the present invention, since the intermediate layer is formed by a super lattice structure,
A high-quality and large-area semiconductor substrate with smaller residual distortion can be obtained. That is, in producing a substrate using a lattice-strain-based material, by thermally decomposing one of the layers of the superlattice structure by heat treatment after epitaxial growth, the stress due to the lattice distortion and the difference in the coefficient of thermal expansion between the substrate and the superlattice is reduced. It can be reduced by selective stress relaxation between interfaces of dissimilar materials of partially decomposed structure. Then, the stress relaxation by the superlattice structure acts to relieve the shear stress parallel to the layer surface of the superlattice structure. This direction is the direction in which the stress caused by the lattice strain acts.
This is also the direction in which stress acts due to the difference in the coefficient of thermal expansion. Therefore,
First, by using a material that decomposes at low temperature, secondly, it shows lattice relaxation behavior for small shear stress,
By designing a superlattice structure, a high-quality and large-area semiconductor substrate with smaller residual distortion can be obtained.
In addition, by setting each layer constituting the superlattice structure to be equal to or less than the critical film thickness, it is possible to use a material having a significantly different lattice constant, and to select a wider material system satisfying the above two guidelines. .

【0104】また、請求項7記載の発明によれば、請求
項5記載の半導体基板の作製方法において、超格子構造
を作製するまでの成膜方法と、超格子構造作製後の成膜
方法とを異ならせるので、高品位かつ大面積の半導体基
板を、より低コストで得ることができる。すなわち、半
導体基板を安価に作製するには、成膜速度が速く低コス
トな成膜方法を採用する必要がある。しかし、成膜速度
の速い成長法は超格子の作成には膜厚のコントロールや
混晶の組成比の制御等に難点があり、十分な応力緩和の
効果が得られない。そこで、超格子構造を作るまでの工
程を成長速度が遅く、膜厚の制御が容易な方法を用いて
作成することで、超格子構造以降の成膜に成膜速度の速
い安価な成膜方法を用いても、高品位結晶を得ることが
可能となり、高品位かつ大面積の半導体基板を、より低
コストで得ることができる。
According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor substrate according to the fifth aspect, a film forming method up to forming a superlattice structure, a film forming method after forming a superlattice structure, Therefore, a high-quality and large-area semiconductor substrate can be obtained at lower cost. That is, in order to manufacture a semiconductor substrate at a low cost, it is necessary to adopt a film forming method with a high film forming speed and a low cost. However, the growth method with a high film-forming rate has difficulty in controlling the film thickness and controlling the composition ratio of the mixed crystal in forming the superlattice, and cannot provide a sufficient stress relaxation effect. Therefore, the process up to the formation of the superlattice structure is formed using a method with a low growth rate and easy control of the film thickness. Even if is used, a high-quality crystal can be obtained, and a high-quality and large-area semiconductor substrate can be obtained at lower cost.

【0105】また、請求項8記載の発明によれば、請求
項1乃至請求項6のいずれか一項に記載の半導体基板の
作製方法において、III族窒化物エピタキシャル層とエ
ピタキシャル成長用基板とを一体としたものを半導体基
板とするようにしており、エピタキシャル層成長後、格
子緩和し歪みが低減された状態のエピタキシャル層とエ
ピタキシャル成長用基板とを一体のままとすることで、
反りのない大面積の半導体基板を得ることができると共
に、結晶成長工程やデバイス(例えば、半導体レーザー
などの発光素子等)の形成工程において、エピタキシャ
ル成長用基板をエピタキシャル層の支持基板とすること
ができ、半導体基板の取り扱いが容易となる。また、支
持基板があることで、エピタキシャル層の厚さを薄くす
ることも可能となり、より低コストな半導体基板を得る
ことができる。
According to an eighth aspect of the present invention, in the method of manufacturing a semiconductor substrate according to any one of the first to sixth aspects, the group III nitride epitaxial layer and the substrate for epitaxial growth are integrated. After the epitaxial layer growth, by leaving the epitaxial layer and the substrate for epitaxial growth in a state where the lattice is relaxed and the strain is reduced,
A semiconductor substrate having a large area without warpage can be obtained, and a substrate for epitaxial growth can be used as a substrate for supporting an epitaxial layer in a crystal growth step or a step of forming a device (for example, a light emitting element such as a semiconductor laser). In addition, the handling of the semiconductor substrate becomes easy. In addition, the presence of the supporting substrate also enables the thickness of the epitaxial layer to be reduced, so that a lower-cost semiconductor substrate can be obtained.

【0106】また、請求項9記載の発明によれば、請求
項1乃至請求項6のいずれか一項に記載の半導体基板の
作製方法において、III族窒化物エピタキシャル層をエ
ピタキシャル成長用基板から取り外したものを半導体基
板とするので、デバイス(例えば半導体レーザーなどの
発光素子等)の形成に必要な共振器端面形成のための劈
開性を確保し、また、フェースダウン実装のための裏面
電極形成(導電性基板)を達成することができ、さらに
は、ホモエピタキシャル成長により素子中の欠陥密度が
低減され、素子の長寿命・高出力化が達成される。な
お、エピタキシャル成長用基板とエピタキシャル層全体
で格子緩和が進展することから、エピタキシャル成長用
基板からエピタキシャル層を容易に取り外すことが可能
となる。
According to a ninth aspect of the present invention, in the method of manufacturing a semiconductor substrate according to any one of the first to sixth aspects, the group III nitride epitaxial layer is removed from the epitaxial growth substrate. Since the semiconductor substrate is used as a semiconductor substrate, the cleavage property for forming the cavity end face necessary for forming a device (for example, a light emitting element such as a semiconductor laser) is secured, and the formation of a back electrode (conductive layer) for face-down mounting is ensured. Substrate), and the defect density in the device is reduced by homoepitaxial growth, thereby achieving a long life and high output of the device. Since the lattice relaxation progresses in the epitaxial growth substrate and the entire epitaxial layer, the epitaxial layer can be easily removed from the epitaxial growth substrate.

【0107】また、請求項10記載の発明によれば、請
求項1乃至請求項9のいずれか一項に記載の半導体基板
の作製方法によって作製された半導体基板であるので、
残存歪みを低減し、反りやクラックのない大面積結晶か
つ転位の進展・増殖等の挙動が緩和された高品質のIII
族窒化物半導体基板を提供することができる。
According to a tenth aspect of the present invention, there is provided a semiconductor substrate manufactured by the method of manufacturing a semiconductor substrate according to any one of the first to ninth aspects.
High quality III with reduced residual strain, large area crystal without warpage and cracks, and reduced dislocation growth / growth behavior III
A group nitride semiconductor substrate can be provided.

【0108】また、請求項11記載の発明によれば、請
求項10記載の半導体基板上に形成された発光素子であ
るので、結晶欠陥の密度の低くかつ反りのない大面積の
半導体基板により、長寿命の発光素子を低コストで提供
できる。また、半導体基板として、エピタキシャル成長
用基板から取り外した導電性を有するエピタキシャル層
を用いる場合には、裏面に電極を形成する従来の発光素
子構造が可能となり、フェースダウン実装が可能となる
ことから、放熱性に優れた発光素子を提供できる。
According to the eleventh aspect of the present invention, since the light emitting element is formed on the semiconductor substrate according to the tenth aspect, a large-area semiconductor substrate having a low density of crystal defects and no warpage can be provided. A long-life light-emitting element can be provided at low cost. In addition, when a conductive epitaxial layer removed from a substrate for epitaxial growth is used as a semiconductor substrate, a conventional light-emitting element structure in which an electrode is formed on the back surface can be used, and face-down mounting is possible. A light-emitting element having excellent properties can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態の半導体基板の作製工
程例を示す図である。
FIG. 1 is a diagram illustrating an example of a manufacturing process of a semiconductor substrate according to a first embodiment of the present invention.

【図2】中間層に超格子構造を用いる場合の半導体基板
の作製工程例を示す図である。
FIG. 2 is a diagram illustrating an example of a manufacturing process of a semiconductor substrate when a superlattice structure is used for an intermediate layer.

【図3】本発明の第2の実施形態の半導体基板の作製工
程例を示す図である。
FIG. 3 is a diagram illustrating an example of a manufacturing process of a semiconductor substrate according to a second embodiment of the present invention.

【図4】超格子構造(中間層)を作製するまでの成膜方
法と、超格子構造(中間層)作製後の成膜方法とを異な
らせる場合の半導体基板の作製工程例を示す図である。
FIG. 4 is a diagram illustrating an example of a manufacturing process of a semiconductor substrate in a case where a film formation method until a superlattice structure (intermediate layer) is manufactured is different from a film formation method after the superlattice structure (intermediate layer) is manufactured. is there.

【図5】本発明の半導体基板上に形成される発光素子の
一例を示す図である。
FIG. 5 is a diagram showing an example of a light emitting element formed on a semiconductor substrate of the present invention.

【図6】従来の半導体基板の作製方法を説明するための
図である。
FIG. 6 is a view for explaining a conventional method for manufacturing a semiconductor substrate.

【図7】従来の半導体レーザを示す図である。FIG. 7 is a diagram showing a conventional semiconductor laser.

【符号の説明】[Explanation of symbols]

101 Al23基板 102 n−GaN膜 103 InGaN層 104 n−GaNエピタキシャル層 201 Al23基板 202 n−GaN膜 203 超格子構造 204 n−GaNエピタキシャル層 301 Al23基板 302 n−GaN膜 303 超格子構造 304 n−GaNエピタキシャル層 305 SiO2マスク層 306 n−GaNエピタキシャル層 307 n−GaN基板 308 n−GaN基板 401 Al23基板 402 n−GaN膜 403 超格子構造 404 n−GaN膜 405 SiNxマスク層 406 n−GaNエピタキシャル層 407 GaN基板 408 GaN基板 501 n−電極メタル 502 n−GaN半導体基板 503 n−GaNバッファー層 504 n−InGaNクラック防止層 505 n−AlGaNクラッド層 506 n−GaNガイド層 507 DQW活性層 508 p−GaNガイド層 509 p−AlGaNクラッド層 510 p−GaNコンタクト層 511 SiO2絶縁層 512 p−電極メタルReference Signs List 101 Al 2 O 3 substrate 102 n-GaN film 103 InGaN layer 104 n-GaN epitaxial layer 201 Al 2 O 3 substrate 202 n-GaN film 203 Superlattice structure 204 n-GaN epitaxial layer 301 Al 2 O 3 substrate 302 n- GaN film 303 super lattice structure 304 n-GaN epitaxial layer 305 SiO 2 mask layer 306 n-GaN epitaxial layer 307 n-GaN substrate 308 n-GaN substrate 401 Al 2 O 3 substrate 402 n-GaN film 403 super lattice structure 404 n -GaN layer 405 SiN x mask layer 406 n-GaN epitaxial layer 407 GaN substrate 408 GaN substrate 501 n-electrode metal 502 n-GaN semiconductor substrate 503 n-GaN buffer layer 504 n-InGaN crack preventing layer 505 n-A GaN clad layer 506 n-GaN guide layer 507 DQW active layer 508 p-GaN guide layer 509 p-AlGaN cladding layer 510 p-GaN contact layer 511 SiO 2 insulating layer 512 p-electrode metal

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA40 CA05 CA34 CA40 CA46 CA73 5F045 AA04 AB09 AB14 AB17 AB32 AB33 AF04 AF09 AF13 AF20 BB12 CA09 CB02 DA54 DA69 DB02 GB05 HA16 5F073 AA71 AA74 AA89 BA01 BA06 CA07 CB05 CB07 DA05 EA28 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F041 AA40 CA05 CA34 CA40 CA46 CA73 5F045 AA04 AB09 AB14 AB17 AB32 AB33 AF04 AF09 AF13 AF20 BB12 CA09 CB02 DA54 DA69 DB02 GB05 HA16 5F073 AA71 AA74 AA89 BA01 BA06 CA07 CB05 CB07

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 エピタキシャル成長用基板上に中間層を
形成した後、中間層上にIII族窒化物エピタキシャル層
を形成して、半導体基板を作製する半導体基板の作製方
法であって、III族窒化物エピタキシャル層を形成後、
中間層の熱分解温度以上の温度で熱処理を施すことを特
徴とする半導体基板の作製方法。
1. A method of manufacturing a semiconductor substrate, comprising: forming an intermediate layer on an epitaxial growth substrate, forming a group III nitride epitaxial layer on the intermediate layer, and manufacturing a semiconductor substrate. After forming the epitaxial layer,
A method for manufacturing a semiconductor substrate, comprising performing heat treatment at a temperature equal to or higher than a thermal decomposition temperature of an intermediate layer.
【請求項2】 請求項1記載の半導体基板の作製方法に
おいて、前記熱処理は、III族窒化物エピタキシャル層
の劣化する温度以下の温度でなされることを特徴とする
半導体基板の作製方法。
2. The method of manufacturing a semiconductor substrate according to claim 1, wherein the heat treatment is performed at a temperature equal to or lower than a temperature at which the group III nitride epitaxial layer deteriorates.
【請求項3】 エピタキシャル成長用基板上に中間層を
形成した後、中間層の上部にIII族窒化物エピタキシャ
ル層が選択的に成長する領域とIII族窒化物エピタキシ
ャル層が選択的に成長しない領域とを混在して形成し、
III族窒化物エピタキシャル層が選択的に成長する領域
にIII族窒化物エピタキシャル層を成長させて、半導体
基板を作製する半導体基板の作製方法であって、III族
窒化物エピタキシャル層が選択的に成長する領域にIII
族窒化物エピタキシャル層を成長させた後、熱処理を施
すことを特徴とする半導体基板の作製方法。
3. After forming an intermediate layer on the substrate for epitaxial growth, a region where the group III nitride epitaxial layer selectively grows and a region where the group III nitride epitaxial layer does not grow selectively are formed on the intermediate layer. Are formed together,
A method of manufacturing a semiconductor substrate, comprising: growing a group III nitride epitaxial layer in a region where a group III nitride epitaxial layer is selectively grown, and manufacturing a semiconductor substrate, wherein the group III nitride epitaxial layer is selectively grown. III
A method for manufacturing a semiconductor substrate, comprising performing a heat treatment after growing a group III nitride epitaxial layer.
【請求項4】 請求項1または請求項3記載の半導体基
板の作製方法において、前記中間層は、InNまたはI
nNの混晶よりなることを特徴とする半導体基板の作製
方法。
4. The method for manufacturing a semiconductor substrate according to claim 1, wherein said intermediate layer is made of InN or IN.
A method for manufacturing a semiconductor substrate, comprising a mixed crystal of nN.
【請求項5】 請求項1,請求項3,請求項4のいずれ
か一項に記載の半導体基板の作製方法において、前記中
間層は、超格子構造により形成されることを特徴とする
半導体基板の作製方法。
5. The method of manufacturing a semiconductor substrate according to claim 1, wherein said intermediate layer is formed by a superlattice structure. Method of manufacturing.
【請求項6】 請求項4記載の半導体基板の作製方法に
おいて、前記中間層が超格子構造により形成される場合
に、前記熱処理は、III族窒化物エピタキシャル層が形
成された後、中間層の超格子構造を構成するいずれかの
層の分解温度以上の温度でなされることを特徴とする半
導体基板の作製方法。
6. The method of manufacturing a semiconductor substrate according to claim 4, wherein when the intermediate layer is formed with a superlattice structure, the heat treatment is performed after forming a group III nitride epitaxial layer. A method for manufacturing a semiconductor substrate, which is performed at a temperature equal to or higher than a decomposition temperature of any one of layers constituting a superlattice structure.
【請求項7】 請求項5記載の半導体基板の作製方法に
おいて、超格子構造を作製するまでの成膜方法と、超格
子構造作製後の成膜方法とを異ならせることを特徴とす
る半導体基板の作製方法。
7. The method for manufacturing a semiconductor substrate according to claim 5, wherein a film forming method before forming a superlattice structure is different from a film forming method after forming a superlattice structure. Method of manufacturing.
【請求項8】 請求項1乃至請求項6のいずれか一項に
記載の半導体基板の作製方法において、III族窒化物エ
ピタキシャル層とエピタキシャル成長用基板とを一体と
したものを半導体基板とすることを特徴とする半導体基
板の作製方法。
8. The method for manufacturing a semiconductor substrate according to claim 1, wherein a semiconductor substrate is obtained by integrating a group III nitride epitaxial layer and a substrate for epitaxial growth. A method for manufacturing a semiconductor substrate.
【請求項9】 請求項1乃至請求項6のいずれか一項に
記載の半導体基板の作製方法において、III族窒化物エ
ピタキシャル層をエピタキシャル成長用基板から取り外
したものを半導体基板とすることを特徴とする半導体基
板の作製方法。
9. The method of manufacturing a semiconductor substrate according to claim 1, wherein the semiconductor substrate is obtained by removing the group III nitride epitaxial layer from the epitaxial growth substrate. Of manufacturing a semiconductor substrate.
【請求項10】 請求項1乃至請求項9のいずれか一項
に記載の半導体基板の作製方法によって作製された半導
体基板。
10. A semiconductor substrate manufactured by the method for manufacturing a semiconductor substrate according to claim 1.
【請求項11】 請求項10記載の半導体基板上に形成
された発光素子。
11. A light emitting device formed on the semiconductor substrate according to claim 10.
JP2000194865A 2000-06-23 2000-06-23 Semiconductor substrate, manufacturing method thereof, and light emitting element Pending JP2002009003A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000194865A JP2002009003A (en) 2000-06-23 2000-06-23 Semiconductor substrate, manufacturing method thereof, and light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000194865A JP2002009003A (en) 2000-06-23 2000-06-23 Semiconductor substrate, manufacturing method thereof, and light emitting element

Publications (1)

Publication Number Publication Date
JP2002009003A true JP2002009003A (en) 2002-01-11

Family

ID=18693622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194865A Pending JP2002009003A (en) 2000-06-23 2000-06-23 Semiconductor substrate, manufacturing method thereof, and light emitting element

Country Status (1)

Country Link
JP (1) JP2002009003A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040040901A (en) * 2002-11-08 2004-05-13 엘지전자 주식회사 METHOD FOR MANUFACTURING GaN SUBSTRATE USING THERMALLY DECOMPOSED BUFFER LAYER
JP2007528587A (en) * 2003-07-08 2007-10-11 ソウル ナショナル ユニバーシティー インダストリー ファウンデーション Method for growing nitride semiconductor epitaxial layer
JP2009140965A (en) * 2007-12-03 2009-06-25 Sumitomo Electric Ind Ltd Epitaxial wafer and method for producing epitaxial wafer
WO2010116596A1 (en) * 2009-03-30 2010-10-14 信越半導体株式会社 Method for manufacturing free-standing iii nitride semiconductor substrate, and substrate for growing iii nitride semiconductor layer
WO2011155092A1 (en) * 2010-06-08 2011-12-15 住友電気工業株式会社 Group iii nitride semiconductor laser element, and method of manufacturing group iii nitride semiconductor laser element
JP2012023396A (en) * 2011-10-06 2012-02-02 Sumitomo Electric Ind Ltd Epitaxial wafer, and method for producing epitaxial wafer
JP2013216509A (en) * 2012-04-05 2013-10-24 Nippon Telegr & Teleph Corp <Ntt> Method of manufacturing nitride semiconductor layer and nitride semiconductor growth substrate
JP2015199616A (en) * 2014-04-04 2015-11-12 古河機械金属株式会社 Manufacturing method of free-standing substrate

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040040901A (en) * 2002-11-08 2004-05-13 엘지전자 주식회사 METHOD FOR MANUFACTURING GaN SUBSTRATE USING THERMALLY DECOMPOSED BUFFER LAYER
JP2007528587A (en) * 2003-07-08 2007-10-11 ソウル ナショナル ユニバーシティー インダストリー ファウンデーション Method for growing nitride semiconductor epitaxial layer
JP2009140965A (en) * 2007-12-03 2009-06-25 Sumitomo Electric Ind Ltd Epitaxial wafer and method for producing epitaxial wafer
WO2010116596A1 (en) * 2009-03-30 2010-10-14 信越半導体株式会社 Method for manufacturing free-standing iii nitride semiconductor substrate, and substrate for growing iii nitride semiconductor layer
JP2010235347A (en) * 2009-03-30 2010-10-21 Shin Etsu Handotai Co Ltd Group III nitride semiconductor free-standing substrate manufacturing method and group III nitride semiconductor layer growth substrate
JP2011258716A (en) * 2010-06-08 2011-12-22 Sumitomo Electric Ind Ltd Group iii nitride semiconductor laser element, method of manufacturing the same
WO2011155092A1 (en) * 2010-06-08 2011-12-15 住友電気工業株式会社 Group iii nitride semiconductor laser element, and method of manufacturing group iii nitride semiconductor laser element
US8420419B2 (en) 2010-06-08 2013-04-16 Sumitomo Electric Industries, Ltd. Group-III nitride semiconductor laser device, and method for fabricating group-III nitride semiconductor laser device
US8594145B2 (en) 2010-06-08 2013-11-26 Sumitomo Electric Industries, Ltd. Group-III nitride semiconductor laser device, and method for fabricating group-III nitride semiconductor laser device
US8929416B2 (en) 2010-06-08 2015-01-06 Sumitomo Electric Industries, Ltd. Group-III nitride semiconductor laser device, and method for fabricating group-III nitride semiconductor laser device
JP2012023396A (en) * 2011-10-06 2012-02-02 Sumitomo Electric Ind Ltd Epitaxial wafer, and method for producing epitaxial wafer
JP2013216509A (en) * 2012-04-05 2013-10-24 Nippon Telegr & Teleph Corp <Ntt> Method of manufacturing nitride semiconductor layer and nitride semiconductor growth substrate
JP2015199616A (en) * 2014-04-04 2015-11-12 古河機械金属株式会社 Manufacturing method of free-standing substrate

Similar Documents

Publication Publication Date Title
JP3770014B2 (en) Nitride semiconductor device
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP4204163B2 (en) Manufacturing method of semiconductor substrate
JP2008109066A (en) Light emitting element
JPH10321910A (en) Semiconductor light emitting device
JP3460581B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP4015865B2 (en) Manufacturing method of semiconductor device
JP3087829B2 (en) Method for manufacturing nitride semiconductor device
JP2001111174A (en) Semiconductor element substrate, method of manufacturing the same, and semiconductor element using the semiconductor element substrate
CN116802349A (en) Semiconductor substrate and manufacturing method, manufacturing device, electronic component and electronic equipment
JPH11260737A (en) Manufacture of semiconductor substrate and semiconductor light emitting element
JP5128335B2 (en) GaN-based semiconductor substrate, manufacturing method thereof, and semiconductor device
JP4043087B2 (en) Nitride semiconductor device manufacturing method and nitride semiconductor device
JP2002009003A (en) Semiconductor substrate, manufacturing method thereof, and light emitting element
JP2000068609A (en) Semiconductor substrate and semiconductor laser
JP2001144378A (en) Compound semiconductor light emitting device and method of manufacturing the same
JP2003124576A (en) Nitride semiconductor substrate and growth method thereof
JP2001007394A (en) Semiconductor substrate, method of manufacturing the same, and semiconductor light emitting device
JP4631214B2 (en) Manufacturing method of nitride semiconductor film
JP4141076B2 (en) Method for manufacturing group III nitride semiconductor substrate
JPH10303505A (en) Gallium nitride based semiconductor light emitting device and method of manufacturing the same
JP2000216502A (en) Method for manufacturing nitride semiconductor device
JP2002329672A (en) Method for manufacturing single substrate made of nitride semiconductor
JP2000299530A (en) Semiconductor light-emitting device
JP2002261370A (en) Method for manufacturing nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306