JP2002009058A - エッチング方法 - Google Patents
エッチング方法Info
- Publication number
- JP2002009058A JP2002009058A JP2000191378A JP2000191378A JP2002009058A JP 2002009058 A JP2002009058 A JP 2002009058A JP 2000191378 A JP2000191378 A JP 2000191378A JP 2000191378 A JP2000191378 A JP 2000191378A JP 2002009058 A JP2002009058 A JP 2002009058A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- process gas
- film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P50/242—
-
- H10W20/087—
-
- H10P50/287—
-
- H10W20/082—
-
- H10W20/088—
-
- H10W20/071—
-
- H10W20/077—
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
造を得る。 【解決手段】 有機LowK膜208とその上に形成さ
れたマスク層210とを被エッチング層とし,有機Lo
wK膜層にショルダ部を有するデュアルダマシン構造
を,少なくとも2つ以上の混合ガスを用いて,ドライエ
ッチングで形成する方法において,第1のプロセスガス
によりマスク層をエッチングした後,引き続き前記第1
のプロセスガスにより有機LowK膜層を所定の深さま
でエッチングする第1の工程と,第1の工程より後で,
第2のプロセスガスにより有機LowK膜層をエッチン
グする第2の工程を実施する。第1工程により,ビア側
壁に保護壁を形成できるので,トレンチとビアとの接合
領域に形成されるショルダーロスを軽減できる。
Description
関する。
い,多層構造を有する半導体装置の製造技術が急速に発
展している。多層構造を有する半導体装置の場合には,
水平方向に展開する各素子を接続するトレンチ配線とと
もに,垂直方向に展開する各素子を接続するビアホール
配線を形成する必要がある。その際に,集積回路の高速
化を図るために,最近では,配線材料としては,低抵抗
でエレクトロマイグレーション耐性に優れた銅を用い,
さらに層間絶縁材料として低誘電率を確保できるSiL
KTM(米国ダウケミカル社製品)などの有機LowK
材料が使用されている。
銅により配線パターンを形成する際には,金属CMP技
術を利用して配線埋め込みを行う,いわゆるダマシン構
造が採用されている。さらに,最近では,水平方向に展
開する各素子を接続するトレンチ配線と垂直方向に展開
する各素子を接続するビア配線とを同時に作りこむ,い
わゆるデュアルダマシン構造の半導体素子が普及してき
ている。
アルダマシン構造の作りこみ技術においては,有機Lo
wK膜から成る層間絶縁膜に形成されたトレンチにさら
にビアを形成する際に,トレンチとビアとの接合部分
(ビア縁部分)にショルダーロス,いわゆる肩落ちが生
じやすかった。このような肩落ちが生じたビアに配線を
施した場合には,隣接するビア配線間の電気容量が大き
くなり,所望の電気特性が確保できないという問題点が
あった。
形成する際の上記問題点に鑑みてなされたものであり,
有機LowK膜から成る層間絶縁膜に形成されたトレン
チにさらにビアを形成する場合など,有機LowK膜層
にショルダ部を有する構造を作りこむ際に,そのショル
ダ部に肩落ちが生じにくく,したがって後工程において
配線を埋め込んだ場合に,所望の形状および寸法の配線
構造を形成することが可能な,新規かつ改良されたエッ
チング方法を提供することを目的としている。
に,本発明によれば,有機LowK膜とその上に形成さ
れたマスク層とを被エッチング層とし,有機LowK膜
層にショルダ部を有するデュアルダマシン構造を,少な
くとも2つ以上のプロセスガスを用いて,ドライエッチ
ングで形成する新規かつ改良された方法が提供される。
明は,第1のプロセスガスによりマスク層をエッチング
した後,引き続き第1のプロセスガスにより有機Low
K膜層を所定の深さまでエッチングする第1の工程と,
第1の工程より後で,第2のプロセスガスにより有機L
owK膜層をエッチングする第2の工程とを含むことを
特徴としている。
は,第1のプロセスガスによりシリコンナイトライド層
をエッチングした後,引き続き前記第1のプロセスガス
により有機LowK膜層を少なくともデュアルダマシン
構造のショルダ部に相当する深さまでエッチングする第
1の工程と,前記第1の工程より後で,第2のプロセス
ガスにより有機LowK膜層をエッチングする第2の工
程とを含むことを特徴としている。
記第1のプロセスガスが少なくともCとFとを含むこと
が好ましく,さらに前記第1のプロセスガスがCF4と
O2とArとのプロセスガスであることが好ましい。
NとHとを含むことが好ましく,さらに前記第2のプロ
セスガスがN2とH2との混合ガスであることが好まし
い。
マシン構造形成時に,第1のプロセスガス,例えばCF
4とO2とArとの混合ガスでマスク層,例えばSiN
層をエッチングした後に,引き続き有機LowK膜を所
定の厚さ,例えば少なくともデュアルダマシン構造のシ
ョルダ部に相当する深さまでエッチングすることによ
り,保護壁,例えばC−F系のポリマがビア側壁に堆積
する。その後,第2のプロセスガス,例えばN2とH2
との混合ガスによりトレンチ部をエッチングする際に,
堆積したポリマが保護壁として作用して,ビアとトレン
チの接合部のショルダーロス(肩落ち)を抑制する作用
を示す。その結果,ショルダ部は理想的な直角に近い形
状に形成され,所望の電気特性を有する配線構造を得る
ことができる。
ら,本発明にかかるエッチング方法の好適な実施形態に
ついて説明する。なお以下の説明および添付図面におい
て,略同一の機能構成を有する部材については同一の符
号を付することにより重複説明を省略することにする。
かかるエッチング方法を実施するためのエッチング装置
の一例として平行平板型のプラズマエッチング装置の概
略構成について説明する。
地された処理容器102内には,処理室104が形成さ
れており,この処理室104内には,上下動自在なサセ
プタを構成する下部電極106が配置されている。下部
電極106の上部には,高圧直流電源108に接続され
た静電チャック110が設けられており,この静電チャ
ック110の上面に被処理体,例えば半導体ウェハ(以
下,「ウェハ」と称する。)Wが載置される。さらに,
下部電極106上に載置されたウェハWの周囲には,絶
縁性のフォーカスリング112が配置されている。ま
た,下部電極106には,整合器118を介して高周波
電源120が接続されている。
処理室104の天井部には,多数のガス吐出孔122a
を備えた上部電極122が配置されている。上部電極1
22と処理容器102との間には絶縁体123が介装さ
れ電気的に絶縁されている。また,上部電極122に
は,整合器119を介してプラズマ生成高周波電力を出
力する高周波電源121が接続されている。また,ガス
吐出孔122aには,ガス供給管124が接続され,さ
らにそのガス供給管124には,第1のプロセスガス,
例えば少なくともCとFとを含むガス,さらに具体的に
はCF4とO2とArを供給する第1のプロセスガス供
給系126a,126b,126cと,第2のプロセス
ガス,例えば少なくともNとHとを含むガス,さらに具
体的にはN2とH2を供給する第2のプロセスガス供給
系126d,126eが接続されている。
6b,126cには,開閉バルブ132a,132b,
132cと流量調整バルブ134a,134b,134
cを介して第1のプロセスガスを供給するCF4ガス供
給源136a,O2ガス供給源136b,Arガス供給
源136cがそれぞれ接続されている。また,第2のプ
ロセスガス供給系126d,126eには,開閉バルブ
132d,132eと流量調整バルブ134d,134
eを介して第2のプロセスガスを供給するN2ガス供給
源136d,H2ガス供給源136eがそれぞれ接続さ
れている。
の真空引き機構と連通する排気管150が接続されてお
り,その真空引き機構の作動により,処理室104内を
所定の減圧雰囲気に維持することができる。
施の形態にかかるデュアルダマシン構造を形成する工程
について図2,図3および図4を参照しながら説明す
る。なお,図示の例は,上層回路パターンを下層回路パ
ターンのCu配線204に接続するビア配線と上層回路
パターン同士のトレンチ配線を同時に作りこむ工程を示
している。
02には下層回路パターンのCu配線204が形成され
ている。さらにSiLKTM層202の上部には保護膜と
してのSiN層206,層間絶縁膜層を構成する有機L
owK膜としてのSiLkTM層208,さらにトレンチ
およびビアを形成するためのハードマスク層としての第
1のハードマスクであるところのSiN層210および
第2のハードマスクであるところの酸化膜層212が形
成されている。
チ形成用のフォトレジスト(PR)層を形成し,所定の
リソグラフィ工程により,トレンチ用PRパターン21
4を形成する。さらに,図2(c)に示すように,上記
トレンチ用PRパターン214を用いて,Oxide層
212をエッチングし,トレンチ用ハードマスクを形成
するとともに,残余のフォトレジスト層214をアッシ
ングして除去する。
成用のフォトレジスト(PR)層を形成し,所定のリソ
グラフィ工程により,ビア用PRパターン216を形成
する。そして,図3(b)に示すように,このビア用P
Rパターン216を用いて,まずSiN層210をエッ
チングし,ビア用ハードマスクを形成するとともに,こ
のビア用ハードマスクを用いて有機LowK膜であるS
iLKTM層208にビアをエッチングしていく。
る際に,本実施の形態によれば,ハードマスクであるS
iNと有機LowK膜であるSiLKTMに対してエッチ
ング性を有する第1のプロセスガス,例えばCF4とO
2とArとの混合ガスで,SiN層をエッチングした後
に,引き続き有機LowK膜を所定の厚さ,例えば少な
くともデュアルダマシン構造のショルダ部に相当する深
さまでオーバーエッチングする。かかる処理により,有
機LowK膜に形成されるビアの側壁部分に,保護壁,
例えばC−F系のポリマを堆積させることができる。
程),ビア用PRパターン216をアッシングするとと
もに,SiLKTM層208にビアホールをさらに掘り進
める。その際に,本実施の形態によれば,ハードマスク
層に対して高い選択比を示す第2のプロセスガス,例え
ばN2とH2との混合ガスにより,ビア用PRパターン
216のアッシングとSiLKTM層208のエッチング
行われる。
程),Oxideに対して高い選択比を示す第3のプロ
セスガス,例えばCH2F2とO2とArとの混合ガス
を用いて,Oxide層212をハードマスクとして,
SiN層210をエッチングして,Oxide層212
とSiN層210から成るトレンチ用ハードマスク21
0/212を形成する。
程),再び処理ガスをハードマスク層に対して高い選択
比を示す第2のプロセスガスに切り換えて,トレンチ用
ハードマスク210/212によりSiLKTM層208
をエッチングして,ビアの上部にトレンチを形成すると
ともに,ビアをSiN層206の上部にまで掘り下げ
る。
ロセスガスによりトレンチをエッチングする際に,本実
施の形態によれば,工程によりビア側壁に堆積したポ
リマが保護壁として作用する。その結果,ビアとトレン
チの接合部のショルダーロス(肩落ち)を抑制する効果
が得られる。
程),再び処理ガスをハードマスク,SiLKTM 及び
Cuに対して高い選択比を示す第3のプロセスガスに切
り換えて,Cu配線206の上部に形成されているSi
N層206をエッチングして,ビアを貫通させる。
に造りこむデュアルダマシン構造が完成する。さらに,
不図示のCuまたはCuを含む金属をトレンチとビアに
埋め込むことにより,配線工程が完了する。
本実施の形態にかかるエッチング方法の特徴が良く分か
るように,〜の各工程によりエッチングまたはアッ
シングされる対象部位を〜の符号と対応させて示す
とともに,各層の参考膜厚を示している。図5を参照す
ればわかるように,本実施の形態によれば,ビア形成用
のビア用PRパターンにより,第1のプロセスガスを用
いて,SiN層をエッチングする際に,意図的にオーバ
ーエッチングを行い,SiLKTM層に所定深さのビアを
同時に形成する。そして,この工程で形成されるSiL
KTM層に形成されるビア(’の部位)を,後工程によ
り形成されるトレンチの深さ(の部位)よりも深く掘
り下げることにより,側壁に保護壁が形成されたビアを
予め形成することが可能となる。その結果,後工程にお
いてトレンチを形成する際に,トレンチとビアとの接合
部のショルダーロスを効果的に防止することが可能とな
るのである。
法の効果について理解するために,図6および図7を参
照しながら,SiNビアエッチング時間とショルダーロ
スとの関係について説明する。
れるトレンチとビアとの接合部にはショルダー部Sが形
成される。このショルダー部Sは,直角に形成されるの
がもっとも好ましい。しかしながら,実際には,ビア形
成時にショルダー部もエッチングされて,ショルダーロ
ス(肩落ち)が生じてしまう。このショルダーロスの程
度は,図6に示す,a値とb値で表すことが可能であ
り,a値とb値が小さいほどの良好な形状であるという
ことができる。
ッチング時間との関係を示す。図示の通り,ビアエッチ
ング時間が長いほど,ショルダーロスが軽減されること
が分かる。これは,従来のようにSiN層(図5の部
分)のみをエッチングするのではなく,SiN層のビア
エッチング終了後に,さらにトレンチが形成されるSi
LKTM層の領域にまでビアエッチングを継続することに
より,ビア側壁部に保護壁が形成された結果であると推
測される。
る有機LowK膜の加工側壁部への保護壁の形成につい
て,図8〜図10を参照しながら,さらに説明を加え
る。図8〜図10に示す図表に示す例は,第1のプロセ
スガスによりSiN層のエッチングを行った後に引き続
きSiLKTM層のオーバーエッチングを行う第1工程
と,第2のプロセスガスによりSiLKTM層のエッチン
グ行う第2工程を順次行って配線溝を形成した場合の結
果を示すものである。ただし,slot24は,第1工
程を約20秒,第2工程を約60秒行った場合(すなわ
ち,オーバーエッチング時間が短い)を示し,slot
25は,第1工程を約60秒,第2工程を約30秒行っ
た場合(すなわち,オーバーエッチング時間が長い)を
それぞれ示している。
5のそれぞれの場合について,光電子分光法(XPS)
を用い電子の結合エネルギーを測定した生データが示さ
れている。ここでは, 試料を傾けて,配線溝の側壁の
みからの電子の結合エネルギーを測定した。これによ
り,SilKTMの加工側面の状態を調べることができ
る。今実験における傾け角は30度程度とした。図8に
示すように,各プロファイルの左斜面において,slo
t25(実線)がslot24(点線)よりも高い値を
示している。これは,オーバーエッチング時間が長いほ
ど,CHF−CH 2成分やCHF−CHF成分が増えて
いることを意味する。なお,各プロファイルの右斜面に
おいて,slot24(点線)がslot25(実線)
よりも高い値を示しているのは,CF4処理時間が長い
ために,SiLK構造が変化したためだと考えられる。
を加工し,slot24およびslot25のそれぞれ
の場合について,C−C化合物,CHF−CH2化合
物,CHF−CHF化合物のそれぞれについてピークを
分離したものである。図9を参照すれば,CHF−CH
2成分やCHF−CHF成分の量的比較において,sl
ot24(点線)よりもslot25(実線)の方が多
いことが,さらによく分かる。
る。図10は,CHF−CH2,あるいはCHF−CH
Fのピーク面積からブランクレベルのピーク面積を引
き,C−C(SiLK)のピーク面積を100として,
これに対するそれぞれのピーク面積の比率を求めたもの
である。図10に示す通り,オーバーエッチング時間が
長いslot25の方が,オーバーエッチング時間が短
いslot24よりもCHF−CH2やCHF−CHF
に相当する光電子強度比率が高くなっており,結果的に
強固な保護壁がビア側壁に形成されることが分かる。
NTM層のエッチングに引き続き所定深さまでSiLKTM
層のオーバーエッチングを行うことにより,ビア側壁部
分に保護壁を形成し,トレンチとビアの接合部分のショ
ルダー領域に生じるショルダーロスを軽減することが可
能である。なお,この保護壁は有機アミン系あるいはフ
ッ化アンモニウム添加有機溶剤を用いる洗浄工程で除去
する。
形態にかかるエッチング方法について説明したが,本発
明はかかる例に限定されない。当業者であれば,特許請
求の範囲に記載された技術的範囲の範疇内において各種
の変更例または修正例に想到し得ることは明らかであ
り,それらについても当然に本発明の技術的範囲に属す
るものと了解される。
方法を実施するための装置として図1に示すプラズマエ
ッチング装置を例にあげて説明したが,本発明はかかる
例に限定されない。例えば,平行平板型エッチング装置
のほかにも,各種プラズマ減を利用したエッチング装置
を適用することが可能であることはいうまでもない。
owK膜としてSiLKTMを用いた例を挙げて説明した
が,本発明はかかる例に限定されない。有機LowK膜
としては,ポリフッ化ナフタレンポリマー膜,マレイミ
ドベンゾシクロブテンポリマー膜,ポリパーフロロシク
ロブテンアロマティックエーテル膜,ポリイミド膜,ポ
リアリルエーテル膜,パリレン膜,水素化ダイアモンド
膜あるいはポリテトラフルオロエチレンにも適用でき
る。さらに,有機高分子膜中にシリカが一部置換添加さ
れているようなジビニルシロキサンベンゾシクロブテン
ポリマー膜,シリカ添加ポリイミド膜などにも適用でき
る。
LowK膜の上に形成されるマスク層として,第1のハ
ードマスクとしてSiNおよび第2のハードマスクとし
てOxideを例に挙げて説明したが,本発明はかかる
例に限定されない。有機LowK膜の上に形成されるマ
スク層,いわゆるハードマスクとしては,第1のハード
マスクとしてシリコン窒化膜(SiN)以外に,シリコ
ン酸化膜(SiO2),シリコンカーバイト(Si
C),ポーラスシリコン窒化膜,シリコン酸窒化膜(S
iON),アルミナイトライド(AlN)あるいはシリ
カ膜といった絶縁膜の他に,チタンナイトライド(Ti
N),タンタルナイトライド(TaN)といった金属窒
化膜やチタンカーバイト膜(TiC)を用いることがで
きる。但し,TiN膜やTaN膜といった導電性窒化膜
を用いた場合には,かかる配線溝とビアに銅を埋め込ん
だ後,導電性窒化膜を化学機械研磨法やドライエッチン
グ法で除去する必要がある。また,第2のハードマスク
としてシリコン酸化膜(SiO2)以外にシリコン窒化
膜(SiN)ポーラスシリカ膜,シリコンカーバイト
膜,シリコン酸窒化膜といった絶縁膜やチタンナイトラ
イド(TiN),タンタルナイトライド(TaN)とい
った金属窒化膜やチタンカーバイト膜(TiC)を用い
ることができる。これらのハードマスクの選定において
肝要なことは,(1)第1のハードマスクと第2のハー
ドマスクの材料が異なることと,および(2)少なくと
も第1のハードマスクが少なくともCとFとを含む混合
ガスでエッチングされ,引き続きエッチングされる下地
有機lowK膜へのビアホール形成時に保護壁が堆積す
ることである。
工程によるオーバーエッチングを,トレンチとビアの接
合部であるショルダー領域を越える深さまで行った場合
を例に挙げて説明したが,本発明はかかる例に限定され
ない。オーバーエッチングの量および時間は,最終製品
に要求されるスペックに応じて任意に設定可能であり,
上記ショルダー領域に達しない深さのオーバーエッチン
グを行った場合であっても,ある程度のショルダーロス
軽減の効果を得ることが可能である。
プロセスガスとして,CF4とO2とArの混合ガスを
用いた場合を例に挙げて説明したが,本発明はかかる例
に限定されない。第1のプロセスガスとしては,この他
にCHF3,C4F8,CH 2F2,C4F6やC5F
8といったフルオロカーボンガスと酸素と希ガスの混合
ガスで,有機LowK膜エッチング時にC−Fを含む保
護壁を形成するものであればよい。
プロセスガスとして,N2とH2との混合ガスを用いた
場合を例に挙げて説明したが,本発明はかかる例に限定
されない。第2のプロセスガスとしては,この他にアン
モニア(NH3ガス)あるいはN2H4でもよい。第2
のプロセスガスとして肝要なことは,有機LowK膜に
対してエッチング選択性が高く,同時にフォトレジスト
に対してもエッチング性があり,一方ハードマスクおよ
び銅配線上の保護膜(SiN膜206)に対してエッチ
ング選択性が低い(エッチングレートが相対的に小さ
い)ことである。なお,上記保護膜206として,シリ
コンカーバイトやポーラスシリコン窒化膜であってもよ
い。
限定されない。有機LowK膜とその上に形成されたマ
スク層とを被エッチング層とし,前記有機LowK膜層
にショルダ部を有するデュアルダマシン構造において,
第1のプロセスガスによりマスク層をエッチングした
後,引き続き有機LowK膜層を所定の深さまでエッチ
ングすることによりC−F系のポリマをビア側面に堆積
させた後で,第2のプロセスガスによりトレンチ部をエ
ッチングする際に,前記堆積したポリマを保護壁として
作用さして,ビアとトレンチの接合部のショルダーロス
を抑制する処理方法であればよく,第1のプロセスガス
による処理より後で,第2のプロセスガスによる処理を
行う前或は第2のプロセスガスによる処理を行った後
に,如何なるプロセスガスを用いることも限定しない。
成によれば,デュアルダマシン構造形成時に,第1のプ
ロセスガス,例えばCF4とO2とArとの混合ガスで
マスク層,例えばSiN層をエッチングした後に,引き
続き有機LowK膜を所定の厚さ,例えば少なくともデ
ュアルダマシン構造のショルダ部に相当する深さまでエ
ッチングすることにより,保護壁,例えばC−F系のポ
リマがビア側壁に堆積する。その後,第2のプロセスガ
ス,例えばN2とH2との混合ガスによりトレンチ部を
エッチングする際に,前記堆積したポリマが保護壁とし
て作用して,ビアとトレンチの接合部のショルダーロス
(肩落ち)を抑制する作用を示す。その結果,ショルダ
部は理想的な直角に近い形状に形成され,所望の配線構
造を得ることができる。
図である。
ある。
ある。
ある。
概略構成図である。
の状態を示す説明図である。
を示すグラフである。
25)と短い場合(slot24)とのC1s軌道光電
子強度を示すグラフである。
25)と短い場合(slot24)とのC1s軌道光電
子スペクトルをSiLKTM,CHF−CH2,CHF−
CHFのそれぞれにピーク分離した結果を示すグラフで
ある。
HFの光電子強度比率を表である。
Claims (11)
- 【請求項1】 有機LowK膜とその上に形成されたマ
スク層とを被エッチング層とし,前記有機LowK膜層
にショルダ部を有するデュアルダマシン構造を,少なく
とも2つ以上のプロセスガスを用いて,ドライエッチン
グで形成する方法において,第1のプロセスガスにより
前記マスク層をエッチングした後,引き続き前記第1の
プロセスガスにより前記有機LowK膜層を所定の深さ
までエッチングする第1の工程と,前記第1の工程より
後で,第2の混合ガスにより有機LowK膜層をエッチ
ングする第2の工程とを含むことを特徴とする,デュア
ルダマシン構造のエッチング方法。 - 【請求項2】 前記第1のプロセスガスが少なくともC
とFとを含むことを特徴とする,請求項1に記載のエッ
チング方法。 - 【請求項3】 前記第1のプロセスガスがCF4とO2
とArとの混合ガスであることを特徴とする,請求項1
に記載のエッチング方法。 - 【請求項4】 前記第2のプロセスガスが少なくともN
とHとを含むことを特徴とする,請求項1,2または3
のいずれかに記載のエッチング方法。 - 【請求項5】 前記第2のプロセスガスがN2とH2と
の混合ガスであることを特徴とする,請求項1,2また
は3のいずれかに記載のエッチング方法。 - 【請求項6】 有機LowK膜とその上に形成されたマ
スク層とを被エッチング層とし,有機LowK膜層にシ
ョルダ部を有するデュアルダマシン構造を,少なくとも
2つ以上のプロセスガスを用いて,ドライエッチングで
形成する方法において,第1のプロセスガスによりシリ
コン化合物絶縁層をエッチングした後,引き続き前記第
1の混合ガスにより有機LowK膜層を少なくともデュ
アルダマシン構造のショルダ部に相当する深さ以上まで
エッチングする第1の工程と,前記第1の工程より後
で,第2のプロセスガスにより有機LowK膜層をエッ
チングする第2の工程とを含むことを特徴とする,デュ
アルダマシン構造のエッチング方法。 - 【請求項7】 前記シリコン化合物絶縁層がシリコンナ
イトライド,シリコンオキシナイトライドあるいはシリ
コンカーバイト,さらにはこれらの混合物である請求項
6に記載のエッチング方法。 - 【請求項8】 前記第1のプロセスガスが少なくともC
とFとを含むことを特徴とする,請求項6に記載のエッ
チング方法。 - 【請求項9】 前記第1のプロセスガスがCF4とO2
とArとの混合ガスであることを特徴とする,請求項6
に記載のエッチング方法。 - 【請求項10】 前記第2のプロセスガスが少なくとも
NとHとを含むことを特徴とする,請求項6,7,8ま
たは9のいずれかに記載のエッチング方法。 - 【請求項11】 前記第2のプロセスガスがN2とH2
との混合ガスであることを特徴とする,請求項6,7,
8または9のいずれかに記載のエッチング方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000191378A JP4477750B2 (ja) | 2000-06-26 | 2000-06-26 | エッチング方法 |
| PCT/JP2001/005442 WO2002001619A1 (en) | 2000-06-26 | 2001-06-26 | Etching method |
| US10/312,292 US7030028B2 (en) | 2000-06-26 | 2001-06-26 | Etching method |
| KR1020027017662A KR20030021180A (ko) | 2000-06-26 | 2001-06-26 | 에칭 방법 |
| TW090115401A TW514965B (en) | 2000-06-26 | 2001-06-26 | Etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000191378A JP4477750B2 (ja) | 2000-06-26 | 2000-06-26 | エッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009058A true JP2002009058A (ja) | 2002-01-11 |
| JP4477750B2 JP4477750B2 (ja) | 2010-06-09 |
Family
ID=18690687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000191378A Expired - Fee Related JP4477750B2 (ja) | 2000-06-26 | 2000-06-26 | エッチング方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7030028B2 (ja) |
| JP (1) | JP4477750B2 (ja) |
| KR (1) | KR20030021180A (ja) |
| TW (1) | TW514965B (ja) |
| WO (1) | WO2002001619A1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006503425A (ja) * | 2002-10-14 | 2006-01-26 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 基板に構造を異方性エッチングするためのプラズマ装置及び方法 |
| JP2006261269A (ja) * | 2005-03-16 | 2006-09-28 | Yamaha Corp | 接続孔形成法 |
| JP2007266291A (ja) * | 2006-03-28 | 2007-10-11 | Tokyo Electron Ltd | 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。 |
| WO2009154173A1 (ja) * | 2008-06-17 | 2009-12-23 | 株式会社アルバック | 多段型基板の製造方法 |
| US8071473B2 (en) | 2007-08-17 | 2011-12-06 | Tokyo Electron Limited | Semiconductor device manufacturing method and storage medium |
| JP2012064713A (ja) * | 2010-09-15 | 2012-03-29 | Toshiba Corp | 半導体装置の製造方法 |
| US8263498B2 (en) | 2006-03-28 | 2012-09-11 | Tokyo Electron Limited | Semiconductor device fabricating method, plasma processing system and storage medium |
| KR20190015132A (ko) * | 2017-08-03 | 2019-02-13 | 도쿄엘렉트론가부시키가이샤 | 피처리체를 처리하는 방법 |
| CN110112079A (zh) * | 2019-04-29 | 2019-08-09 | 中国电子科技集团公司第十三研究所 | 台阶样块的刻蚀工艺参数评价方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101202636B1 (ko) * | 2004-02-09 | 2012-11-19 | 고에키자이단호진 고쿠사이카가쿠 신고우자이단 | 반도체 장치의 제조 방법 및 절연막의 에칭 방법 |
| JP4723871B2 (ja) * | 2004-06-23 | 2011-07-13 | 株式会社日立ハイテクノロジーズ | ドライエッチング装置 |
| US7569478B2 (en) * | 2005-08-25 | 2009-08-04 | Tokyo Electron Limited | Method and apparatus for manufacturing semiconductor device, control program and computer storage medium |
| US8547986B2 (en) * | 2007-04-30 | 2013-10-01 | Apple Inc. | System and method for resource block-specific control signaling |
| US8580694B2 (en) * | 2011-08-25 | 2013-11-12 | United Microelectronics Corp. | Method of patterning hard mask layer for defining deep trench |
| US9601348B2 (en) * | 2014-03-13 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method of forming same |
| US9245763B2 (en) * | 2014-03-13 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming patterns using multiple lithography processes |
| US9761436B2 (en) | 2014-06-30 | 2017-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming patterns using multiple lithography processes |
| JP2015198135A (ja) * | 2014-03-31 | 2015-11-09 | 株式会社東芝 | 半導体装置の製造方法 |
| US11002063B2 (en) * | 2018-10-26 | 2021-05-11 | Graffiti Shield, Inc. | Anti-graffiti laminate with visual indicia |
| US20210066064A1 (en) * | 2019-08-30 | 2021-03-04 | Applied Materials, Inc. | Methods and apparatus for cleaning metal contacts |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW374224B (en) * | 1998-04-03 | 1999-11-11 | United Microelectronics Corp | Dual damascene process for manufacturing low k dielectrics |
| US6284149B1 (en) * | 1998-09-18 | 2001-09-04 | Applied Materials, Inc. | High-density plasma etching of carbon-based low-k materials in a integrated circuit |
| JP2000114373A (ja) | 1998-10-08 | 2000-04-21 | Toshiba Corp | 半導体装置の製造方法 |
| TW400619B (en) * | 1999-03-05 | 2000-08-01 | United Microelectronics Corp | The manufacture method of dual damascene structure |
| JP3282607B2 (ja) | 1999-03-16 | 2002-05-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6017817A (en) * | 1999-05-10 | 2000-01-25 | United Microelectronics Corp. | Method of fabricating dual damascene |
| US6309962B1 (en) * | 1999-09-15 | 2001-10-30 | Taiwan Semiconductor Manufacturing Company | Film stack and etching sequence for dual damascene |
-
2000
- 2000-06-26 JP JP2000191378A patent/JP4477750B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-26 WO PCT/JP2001/005442 patent/WO2002001619A1/ja not_active Ceased
- 2001-06-26 TW TW090115401A patent/TW514965B/zh not_active IP Right Cessation
- 2001-06-26 KR KR1020027017662A patent/KR20030021180A/ko not_active Withdrawn
- 2001-06-26 US US10/312,292 patent/US7030028B2/en not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006503425A (ja) * | 2002-10-14 | 2006-01-26 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 基板に構造を異方性エッチングするためのプラズマ装置及び方法 |
| JP2006261269A (ja) * | 2005-03-16 | 2006-09-28 | Yamaha Corp | 接続孔形成法 |
| JP2007266291A (ja) * | 2006-03-28 | 2007-10-11 | Tokyo Electron Ltd | 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。 |
| US8263498B2 (en) | 2006-03-28 | 2012-09-11 | Tokyo Electron Limited | Semiconductor device fabricating method, plasma processing system and storage medium |
| US8071473B2 (en) | 2007-08-17 | 2011-12-06 | Tokyo Electron Limited | Semiconductor device manufacturing method and storage medium |
| WO2009154173A1 (ja) * | 2008-06-17 | 2009-12-23 | 株式会社アルバック | 多段型基板の製造方法 |
| JPWO2009154173A1 (ja) * | 2008-06-17 | 2011-12-01 | 株式会社アルバック | 多段型基板の製造方法 |
| JP2012064713A (ja) * | 2010-09-15 | 2012-03-29 | Toshiba Corp | 半導体装置の製造方法 |
| KR20190015132A (ko) * | 2017-08-03 | 2019-02-13 | 도쿄엘렉트론가부시키가이샤 | 피처리체를 처리하는 방법 |
| JP2019029619A (ja) * | 2017-08-03 | 2019-02-21 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| KR102678853B1 (ko) | 2017-08-03 | 2024-06-26 | 도쿄엘렉트론가부시키가이샤 | 피처리체를 처리하는 방법 |
| CN110112079A (zh) * | 2019-04-29 | 2019-08-09 | 中国电子科技集团公司第十三研究所 | 台阶样块的刻蚀工艺参数评价方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4477750B2 (ja) | 2010-06-09 |
| KR20030021180A (ko) | 2003-03-12 |
| US7030028B2 (en) | 2006-04-18 |
| US20040063331A1 (en) | 2004-04-01 |
| WO2002001619A1 (en) | 2002-01-03 |
| TW514965B (en) | 2002-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11018021B2 (en) | Curing photo resist for improving etching selectivity | |
| JP2002009058A (ja) | エッチング方法 | |
| US7166535B2 (en) | Plasma etching of silicon carbide | |
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| US8282842B2 (en) | Cleaning method following opening etch | |
| US6797633B2 (en) | In-situ plasma ash/treatment after via etch of low-k films for poison-free dual damascene trench patterning | |
| US20220059403A1 (en) | Removing Polymer Through Treatment | |
| US7129171B2 (en) | Selective oxygen-free etching process for barrier materials | |
| EP1233449A2 (en) | A method of fabricating a semiconductor device | |
| TW200532766A (en) | Method of removing resist, semiconductor device manufactured by the method | |
| US9263331B2 (en) | Method for forming self-aligned contacts/vias with high corner selectivity | |
| JP2002124568A (ja) | デュアルダマシン構造のエッチング方法 | |
| JP2002525840A (ja) | 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス | |
| KR20050088076A (ko) | 캡층을 갖는 반도체 상호연결 구조물 상에 금속층을피착하는 방법 | |
| JP2003100718A (ja) | エッチング方法 | |
| US20060286793A1 (en) | Stacked structure for forming damascene structure, method of fabricating the stacked structure, and damascene process | |
| JP4298975B2 (ja) | 半導体素子の製造方法 | |
| US20230050514A1 (en) | Method for forming interconnect structure | |
| CN1868039A (zh) | 在光刻胶去除过程中最小化阻障材料损失的方法 | |
| US6737349B2 (en) | Method of forming a copper wiring in a semiconductor device | |
| US20070095787A1 (en) | Etching processes using c4f8 for silicon dioxide and cf4 for titanium nitride | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| US20200091055A1 (en) | Interconnect structure with low resistivity and method for forming the same | |
| JP2007508697A (ja) | 一酸化二窒素を使用したエッチバック方法 | |
| JP2006073612A (ja) | レジスト除去方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090916 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |