[go: up one dir, main page]

JP2002007162A - Debug method for printed mounted board and printed mounted board - Google Patents

Debug method for printed mounted board and printed mounted board

Info

Publication number
JP2002007162A
JP2002007162A JP2000193466A JP2000193466A JP2002007162A JP 2002007162 A JP2002007162 A JP 2002007162A JP 2000193466 A JP2000193466 A JP 2000193466A JP 2000193466 A JP2000193466 A JP 2000193466A JP 2002007162 A JP2002007162 A JP 2002007162A
Authority
JP
Japan
Prior art keywords
debug
printed circuit
setting
circuit board
debugging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000193466A
Other languages
Japanese (ja)
Inventor
Yoshihiko Hirabayashi
義彦 平林
Yoshiya Okazaki
祥也 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzuka Fuji Xerox Manufacturing Co Ltd
Original Assignee
Suzuka Fuji Xerox Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzuka Fuji Xerox Manufacturing Co Ltd filed Critical Suzuka Fuji Xerox Manufacturing Co Ltd
Priority to JP2000193466A priority Critical patent/JP2002007162A/en
Publication of JP2002007162A publication Critical patent/JP2002007162A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PROBLEM TO BE SOLVED: To search for the cause of any failure related with start by inspecting respective parts on a printed mounted board even when the program of a product itself is not started. SOLUTION: When a board 10 to be inspected is not started in the start process of a program to be used for a product, the process is switched to a debug program having the start process for giving start the highest priority as much as possible so that the cause of the failure of hardware related with the start can be estimated. That is, the debug method of board 10 to be inspected for operating the setting of control devices arranged in the board 10 to be inspected from a terminal 1 through a serial communication port 3 comprises a step for operating initialization necessary for the control of the control devices using the serial communication port 3 after a power is supplied to the board 10 to be inspected and a step for operating the setting of the control devices from the terminal 1 through the serial communication port 3 after the initialization is operated, and the control devices are started.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プリント実装基板
のデバッグ方法等に係り、特にプリント実装基板の量産
工程において、プリント実装基板が期待通りに動作しな
い場合の原因追求に有効なデバッグ方法およびデバッグ
対策を施したプリント実装基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for debugging a printed circuit board, and more particularly to a debugging method and a debugging method effective in pursuing a cause when the printed circuit board does not operate as expected in a mass production process of the printed circuit board. The present invention relates to a printed circuit board on which measures have been taken.

【0002】[0002]

【従来の技術】プリント実装基板の量産時の組み立て不
良や部品不良で、実装基板に使用されている製品の起動
プログラムが起動しないために製品が正常に動作しない
又は立ち上がらない場合、従来では部品を個々に検査す
る検査治具であるインサーキットテスターを使用した
り、あるいは、実際に電気を通電してオシロスコープに
て、基本的な電気信号の異常の有無を確認する方法が用
いられていた。また、これらの方法を利用しても原因が
わからない場合には、従来、インサーキットエミュレー
タ(In Circuit Emulator、以下略してICE)という検
査治具を用いたデバッグ方法も用いられていた。
2. Description of the Related Art If a product does not operate normally or does not start up due to an assembly failure or a component failure during mass production of a printed circuit board, the product used for the mounting board does not start up. A method has been used in which an in-circuit tester, which is an inspection jig for individual inspection, is used, or an electric oscilloscope is used to actually check the presence or absence of an abnormality in a basic electric signal with an oscilloscope. In addition, when the cause is not known even by using these methods, a debugging method using an inspection jig called an in-circuit emulator (hereinafter abbreviated as ICE) has been used conventionally.

【0003】このICEは、CPUの動作をモニタしな
がら制御することにより、ソフトウェアやハードウェア
のデバッグを確実に短期間で行うことを目的とした、マ
イコンシステムの開発機器である。このICEを被検査
基板であるプリント実装基板に接続することにより、製
品の起動プログラムとは別の任意の起動プロセスで被検
査基板のCPUをコントロールし、起動状態にすること
ができる。そのために、このICEを用いることで、被
検査基板の起動プログラムが起動しない場合であっても
ハードウェアのデバッグである原因追求を行うことが可
能となる。
[0003] The ICE is a microcomputer system development device for controlling software while monitoring the operation of the CPU so as to reliably debug software and hardware in a short period of time. By connecting this ICE to the printed circuit board, which is the board to be inspected, the CPU of the board to be inspected can be controlled to be in an activated state by an arbitrary activation process different from the activation program of the product. Therefore, by using this ICE, it is possible to pursue the cause, which is hardware debugging, even when the startup program of the board to be inspected does not start.

【0004】また、デバッグシステムにおける従来技術
として、特開平4−332051号公報には、シャドウ
メモリと呼ばれる読み書き可能なメモリ(RAM)に、デ
バッグソフトとアプリケーションソフトとを転送し、ア
プリケーションソフトをデバッグする技術について開示
されている。また、特開平11−65884号公報に
は、フラッシュROMに書き込まれたデバッグソフトを
起動させ、通信端末装置によりフラッシュROMに格納
したアプリケーションソフトをデバッグする技術が開示
されている。更に、特開平9−34864号公報には、
希少な通信専用ポートを使わず、シングルチップマイク
ロコンピュータ自体の端子(ポート)でACL端子・TE
ST端子と呼ばれる専用の外部接続端子を基板に設け、
専用端末装置で外部からコントロールすることにより、
シングルチップマイクロコンピュータの内蔵ROMに格
納したアプリケーションソフトをデバッグする技術が開
示されている。
As a prior art in a debugging system, Japanese Patent Laid-Open Publication No. Hei 4-332501 discloses that debug software and application software are transferred to a readable / writable memory (RAM) called a shadow memory to debug the application software. The technology is disclosed. Further, Japanese Patent Application Laid-Open No. 11-65884 discloses a technique in which debug software written in a flash ROM is started, and application software stored in the flash ROM is debugged by a communication terminal device. Further, JP-A-9-34864 discloses that
The terminal (port) of the single chip microcomputer itself does not use the rare communication dedicated port, and the ACL terminal and TE
A dedicated external connection terminal called ST terminal is provided on the board,
By controlling externally with a dedicated terminal device,
A technique for debugging application software stored in a built-in ROM of a single-chip microcomputer has been disclosed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前述の
オシロスコープを使用する方法は、丹念に一つ一つの電
気信号を見て判断しなければならないので、量産工程に
おけるデバッグには必ずしも適さない。また、前述のI
CEを使用するにあたっては、CPUが数種類存在する
場合にはICE自体もCPU毎に用意する必要がある。
このICEは非常に高価なものであることから、製品の
量産工程用の検査治具として専用に準備することはコス
トアップとなり妥当ではない。また、ICEを使用する
場合には、プリント実装基板上にICEとの接続用端子
が設けられている必要がある。試作段階ではプローブ等
の配線で繋ぐことのできるICE接続専用のソケットや
コネクタ等をプリント基板上に実装することが可能であ
るが、試作から量産に移行した際には、コストダウン等
の理由からソケットやコネクタが未実装になる場合が多
く、ICEの接続自体が困難になるという問題が生じて
いた。
However, the above-described method using an oscilloscope is not necessarily suitable for debugging in a mass production process because judgment must be made by carefully looking at each electric signal. In addition, the aforementioned I
When using CE, if there are several types of CPUs, the ICE itself must be prepared for each CPU.
Since this ICE is very expensive, it is not appropriate to prepare it exclusively as an inspection jig for a mass production process of a product because the cost increases. In the case where ICE is used, it is necessary that terminals for connection to the ICE be provided on the printed circuit board. In the prototype stage, it is possible to mount sockets and connectors etc. dedicated to ICE connection that can be connected with wiring such as probes on the printed circuit board, but when shifting from trial production to mass production, due to cost reduction etc. In many cases, sockets and connectors are not mounted, and there has been a problem that the ICE connection itself becomes difficult.

【0006】また、特開平4−332051号公報、特
開平11−65884号公報、および特開平9−348
64号公報に開示されている技術では、アプリケーショ
ンソフトに対するデバッグは可能であるが、実装基板自
体の組み立て不良や部品不良というものに対しては検査
を行うことができない。このために、実装基板に使用さ
れている製品の起動プログラム自体が起動せず、製品が
正常に動作しない場合には、不良個所を推測することが
できず、また、不良箇所を特定することが困難であっ
た。
Also, Japanese Patent Application Laid-Open Nos. 4-332501, 11-65884, and 9-348
In the technology disclosed in Japanese Patent Application Publication No. 64, it is possible to debug application software, but it is not possible to perform inspection for defective assembly or defective components of the mounting board itself. For this reason, if the product startup program itself used on the mounting board does not start up and the product does not operate normally, it is not possible to estimate the location of the defect, and it is not possible to specify the location of the defect. It was difficult.

【0007】本発明は以上のような技術的課題を解決す
るためになされたものであって、その目的とするところ
は、量産工程にて、実装基板上における個々の部品の検
査を安価に行うことにある。また、他の目的は、製品の
プログラム自体が起動しない場合であっても実装基板上
における個々の部品検査を可能とし、起動に関わる不具
合原因を追求することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above technical problems, and an object of the present invention is to inspect individual components on a mounting board at low cost in a mass production process. It is in. Another object of the present invention is to enable individual component inspection on a mounting board even when a product program itself does not start, and to pursue a cause of a defect related to the start.

【0008】[0008]

【課題を解決するための手段】かかる目的のもと、本発
明は、製品に使用されるプログラムの起動プロセスでは
プリント実装基板が起動しない場合に、可能な限り起動
させることを最優先にした起動プロセスを有するデバッ
グプログラムに切り替えて起動させ、起動に関わるハー
ドウェアの不具合原因を推測できるように構成したこと
に特徴がある。即ち、本発明は、量産されるプリント実
装基板に対し、外部の端末から通信ポートを介してこの
プリント実装基板に設けられた制御デバイスの設定を行
うプリント実装基板のデバッグ方法であって、プリント
実装基板に対する電源投入後、通信ポートを用いた制御
デバイスの制御に必要な初期化設定を行うステップと、
この初期化設定を行い制御デバイスが起動した後に、端
末から通信ポートを介して制御デバイスの設定を行うス
テップとを含むことを特徴としている。
SUMMARY OF THE INVENTION In view of the foregoing, the present invention provides a method of starting up a printed circuit board that is not started up in a process of starting up a program used in a product. It is characterized in that it is configured to switch to a debug program having a process and to start it, and to be able to infer the cause of a hardware failure related to the start. That is, the present invention relates to a method for debugging a printed circuit board, which sets a control device provided on the mass-produced printed circuit board from an external terminal via a communication port, the method comprising: After turning on the power to the board, performing initialization settings necessary for controlling the control device using the communication port,
And setting the control device from the terminal via the communication port after performing the initialization setting and starting the control device.

【0009】ここで、この初期化設定を行うステップ
は、プリント実装基板のメモリに格納されたデバッグ用
ソフトウェアを起動させて初期化設定を行うことを特徴
とすれば、ICE等を使用する際のコストの上昇を防ぐ
一方で、プリント実装基板のデバッグを容易にすること
ができる点で好ましい。また、この制御デバイスの設定
を行うステップは、起動に関する初期化設定が行われた
後に、予め決められた手順に従い、制御デバイスを設定
するためのコマンド/ステータス群を端末から順次送受
信することを特徴とすることができる。
Here, the step of performing the initialization setting is characterized by starting the debugging software stored in the memory of the printed circuit board and performing the initialization setting. This is preferable in that the increase in cost can be prevented, and the debugging of the printed circuit board can be facilitated. Further, the step of setting the control device is characterized in that, after initialization setting relating to activation is performed, a command / status group for setting the control device is sequentially transmitted and received from the terminal according to a predetermined procedure. It can be.

【0010】一方、他の観点から本発明を把えると、本
発明は、製品のプログラム自体が起動しないプリント実
装基板のデバッグ方法であって、メモリに格納されたデ
バッグプログラムから起動させることを優先させた起動
プロセスによって最低限の初期化を行い、このデバッグ
プログラムに基づいて、起動プロセスによって起動され
た後にプリント実装基板の実動作仕様に合わせて各デバ
イスを設定することを特徴としている。この最低限の初
期化では、例えば、デバッグプログラムのメインルーチ
ンを起動するのに必要な最低限のレジスタ群が設定され
る。
On the other hand, if the present invention is grasped from another viewpoint, the present invention relates to a method of debugging a printed circuit board in which a product program itself does not start, and gives priority to starting from a debug program stored in a memory. A minimum initialization is performed by the started process, and each device is set based on the debug program after starting by the start process according to the actual operation specification of the printed circuit board. In this minimum initialization, for example, a minimum group of registers required to activate the main routine of the debug program is set.

【0011】また、本発明は、複数のデバイスを備える
と共に、接続される通信端末によってデバッグが実行さ
れるプリント実装基板であって、通信端末とのインター
フェイスに接続される通信ポートと、デバッグモードと
アプリケーションモードとの切り替えを認識する入力ポ
ートと、起動させることを優先させた起動プロセスを含
むデバッグソフトウェアが格納されたメモリと、複数の
デバイスを制御するCPUとを備え、このCPUは、入
力ポートによりデバッグモードへの切り替えを認識した
場合には、メモリに格納されたデバッグソフトウェアに
よって起動プロセスに関する初期化設定を実行すること
を特徴としている。
The present invention also provides a printed circuit board having a plurality of devices, wherein debugging is performed by a communication terminal connected thereto, wherein the communication port is connected to an interface with the communication terminal; An input port for recognizing switching to an application mode, a memory storing debug software including a boot process with priority given to booting, and a CPU for controlling a plurality of devices. When switching to the debug mode is recognized, the initialization setting relating to the start-up process is executed by the debug software stored in the memory.

【0012】ここで、このメモリは、製品のアプリケー
ションソフトウェアとは別にデバッグソフトウェアを格
納し、このデバッグソフトウェアは、起動させることを
優先させた起動プロセスからなるデバッグプログラム
と、起動された後に複数のデバイスを任意に初期化する
プログラムとを含むことを特徴とすることができる。こ
のデバッグソフトウェアが格納されるメモリは、例えば
ROM等によって実現されるが、物理的にアプリケーシ
ョンソフトウェアと同一のメモリに格納されている場合
の他、物理的には別のROM等に格納されるように構成
することもできる。但し、同一のROM等に格納すれ
ば、別のROM等を設ける場合に比べてコストダウンが
図れる点で好ましい。
Here, the memory stores debug software separately from the application software of the product. The debug software includes a debug program having a boot process with priority given to boot, and a plurality of devices after boot. And a program for arbitrarily initializing. The memory in which the debug software is stored is realized by, for example, a ROM or the like. Can also be configured. However, storing in the same ROM or the like is preferable in that cost can be reduced as compared with the case where another ROM or the like is provided.

【0013】[0013]

【発明の実施の形態】以下、添付図面に示す実施の形態
に基づいてこの発明を詳細に説明する。 ◎実施の形態1 図1は、実施の形態1における被検査基板を検査するシ
ステムの全体構成を説明するための図である。同図にお
いて、符号1は外部から操作してデバイスの各設定を実
行するための端末であり、この端末1としては、例えば
汎用的なパソコン等を用いることができる。符号10は
被検査基板であり、量産工程において動作保証が要求さ
れるプリント実装基板が対象となる。本実施の形態で
は、端末1と被検査基板10との接続に際し、RS23
2C、RS422、JTAG等のシリアル通信ケーブル
2を採用している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail based on an embodiment shown in the accompanying drawings. First Embodiment FIG. 1 is a diagram for explaining the overall configuration of a system for inspecting a substrate to be inspected according to a first embodiment. In the figure, reference numeral 1 denotes a terminal for executing various settings of the device by operating from the outside. As the terminal 1, for example, a general-purpose personal computer or the like can be used. Reference numeral 10 denotes a substrate to be inspected, which is a printed circuit board for which operation guarantee is required in a mass production process. In the present embodiment, when connecting the terminal 1 and the substrate 10 to be inspected,
A serial communication cable 2 such as 2C, RS422, or JTAG is employed.

【0014】プリント実装基板である被検査基板10上
には、中央演算装置であるCPU12が設けられてい
る。図1ではCPU12が1つの例を示しているが、複
数のCPUが積載されていても構わない。このCPU1
2には、端末1に接続されたシリアル通信ケーブル2と
接続されるシリアル通信ポート3が備えられている。こ
のシリアル通信ポート3を用いることで、汎用的なパソ
コン等からなる端末1からのコントロールが容易となる
が、使用するポートには特に制限が無く、パラレルポー
トを用いても構わない。
A CPU 12 as a central processing unit is provided on a substrate to be inspected 10 which is a printed circuit board. FIG. 1 shows one example of the CPU 12, but a plurality of CPUs may be loaded. This CPU1
2 has a serial communication port 3 connected to a serial communication cable 2 connected to the terminal 1. The use of the serial communication port 3 facilitates control from the terminal 1 composed of a general-purpose personal computer or the like, but the port used is not particularly limited, and a parallel port may be used.

【0015】また、被検査基板10には、デバッグモー
ドかアプリケーションモードかを切り替えるモード切替
スイッチ11が設けられている。CPU12には、この
モード切替スイッチ11からの信号を受信するための入
力ポート4を備えている。更に、被検査基板10には、
通常の製品の状態で動作するアプリケーションソフトと
被検査基板10のデバッグを行うために使用されるデバ
ッグソフトの両方のプログラムが格納されたROM1
3、メインメモリとしてプログラムやデータ等を記憶す
ることのできるRAM14、および被検査基板10が動
作するために機能する複数のデバイス1〜nを備えてい
る。CPU12とROM13、RAM14、デバイス1
〜nからなる各ブロックは、各々アドレスバスおよびデ
ータバスにより接続されている。
The substrate 10 to be inspected is provided with a mode switch 11 for switching between a debug mode and an application mode. The CPU 12 has an input port 4 for receiving a signal from the mode changeover switch 11. Further, the inspection target substrate 10 includes
ROM 1 that stores both programs of application software that operates in a normal product state and debug software used to debug substrate under test 10
3. The main memory includes a RAM 14 that can store programs, data, and the like, and a plurality of devices 1 to n that function to operate the substrate under test 10. CPU 12, ROM 13, RAM 14, device 1
To n are connected by an address bus and a data bus, respectively.

【0016】本実施の形態におけるROM13には、前
述のように、アプリケーションソフト以外にデバッグ用
のソフトも一緒焼き付けられている。このROM13に
組み込まれたアプリケーションソフトとデバッグソフト
のどちらを起動させるかは、モード切替スイッチ11に
よって制御される。即ち、モード切替スイッチ11がO
Nになり、入力ポート4の状態が例えばLowになった
場合、CPU12はROM13のデバッグソフトによっ
て起動される。また、モード切替スイッチ11がOFF
であり、入力ポート4の状態が例えばHighである場
合、CPU12はROM13のアプリケーションソフト
を読み出して動作することが可能である。
As described above, in addition to the application software, debugging software is also burned into the ROM 13 in the present embodiment. Whether to activate the application software or the debug software incorporated in the ROM 13 is controlled by the mode switch 11. That is, the mode changeover switch 11 is
When it becomes N and the state of the input port 4 becomes, for example, Low, the CPU 12 is started by the debug software in the ROM 13. Also, the mode switch 11 is turned off.
When the state of the input port 4 is, for example, High, the CPU 12 can read the application software in the ROM 13 and operate.

【0017】次に、本実施の形態における処理の流れを
説明する。図2(a)、(b)は実施の形態1における全体
処理を説明するためのフローチャートであり、図2(a)
は必要最低限の設定を全て一度にまとめて行う場合につ
いての処理の流れを、図2(b)は初期状態で入力ポート
4の設定のみを行って、最初に行う設定をなるべく軽く
した場合の処理の流れを示している。
Next, the flow of processing in this embodiment will be described. FIGS. 2A and 2B are flowcharts for explaining the overall processing in the first embodiment.
FIG. 2B shows a flow of processing when all necessary minimum settings are collectively performed at one time. FIG. 2B shows a case where only initial setting of the input port 4 is performed and the initial setting is reduced as much as possible. The flow of the processing is shown.

【0018】図2(a)にて、まず、電源が投入された
後、被検査基板10のシステムの起動がスタートした直
後に必要最低限の設定がなされる(ステップ101)。こ
の、必要最低限の設定については、後に詳述するが、被
検査基板10が起動され、外部の端末1からの操作を可
能にする設定である。例えば、バスのサイズとしての幅
の設定やポートの設定等、これがないとシリアル通信ポ
ート3すらも読みに行くことができないといった内容に
ついての設定である。次にモード切替スイッチ11から
の信号によって、入力ポート4がLowレベルか否かが
判断される(ステップ102)。入力ポート4に入力され
たレベルがLowであった場合は、ROM13に格納さ
れたデバッグソフトが起動され、端末1によって各デバ
イス(デバイス1〜n)の設定が行われる(ステップ10
3)。即ち、端末1がシリアル通信ケーブル2および通
信ポート3を介して必要に応じて自由に各デバイス(デ
バイス1〜n)の設定を行う。また、入力ポート4がH
ighレベルであった場合には、ROM13に格納され
た通常の製品のアプリケーションソフトが起動され、被
検査基板10上に設けられた各デバイス(デバイス1〜
n)の自動設定がなされる(ステップ104)。被検査基
板10上に設けられた全てのデバイスの設定が正常に終
了することで、被検査基板10の起動時における初期設
定の一連のプロセスが終了する。
In FIG. 2A, first, after the power is turned on, the minimum necessary settings are made immediately after the start of the system of the substrate 10 to be inspected (step 101). The minimum necessary setting will be described later in detail, but is a setting that enables the substrate to be inspected 10 to be activated and allows operation from the external terminal 1. For example, settings such as setting of a width as a bus size, setting of a port, and the like cannot read even the serial communication port 3 without it. Next, whether or not the input port 4 is at the low level is determined based on a signal from the mode changeover switch 11 (step 102). If the level input to the input port 4 is Low, the debug software stored in the ROM 13 is activated, and the terminal 1 sets each device (devices 1 to n) (step 10).
3). That is, the terminal 1 freely sets each device (devices 1 to n) via the serial communication cable 2 and the communication port 3 as needed. Also, input port 4 is H
In the case of the high level, application software of a normal product stored in the ROM 13 is started, and each device (device 1 to device 1) provided on the inspection target substrate 10 is activated.
The automatic setting of n) is performed (step 104). When the settings of all the devices provided on the substrate to be inspected 10 are completed normally, a series of processes of initial setting when the substrate to be inspected 10 is started is completed.

【0019】図2(b)に示す処理の流れでは、まず、電
源が投入された後、被検査基板10のシステムの起動が
スタートした直後にCPU12が入力ポート4を認識す
るための設定がなされる(ステップ111)。次にモード
切替スイッチ11からの信号によって、入力ポート4が
Lowレベルであるか否かが判断される(ステップ11
2)。入力ポート4に入力されたレベルがLowであっ
た場合は、必要最低限の設定が行われる(ステップ11
3)。必要最低限の設定が終了すると、ROM13に格
納されたデバッグソフトが起動され、端末1によって各
デバイス(デバイス1〜n)の設定が行われる(ステップ
114)。即ち、端末1がシリアル通信ケーブル2およ
び通信ポート3を介して必要に応じて自由に各デバイス
(デバイス1〜n)の設定を行う。入力ポート4がHig
hレベルであった場合には、ROM13に格納された通
常のアプリケーションソフトが起動され、被検査基板1
0上に設けられた各デバイス(デバイス1〜n)の自動設
定がなされる(ステップ115)。被検査基板10上に設
けられた全てのデバイスの設定が正常に終了すること
で、被検査基板10の起動時における初期設定の一連の
プロセスが終了する。
In the processing flow shown in FIG. 2B, first, after the power is turned on, the setting for the CPU 12 to recognize the input port 4 is made immediately after the start of the system of the substrate 10 to be inspected. (Step 111). Next, whether or not the input port 4 is at the low level is determined based on a signal from the mode changeover switch 11 (step 11).
2). If the level input to the input port 4 is Low, the minimum necessary setting is performed (step 11).
3). When the necessary minimum settings are completed, the debug software stored in the ROM 13 is activated, and the terminal 1 sets each device (devices 1 to n) (step 114). That is, the terminal 1 can freely connect each device via the serial communication cable 2 and the communication port 3 as necessary.
(Devices 1 to n) are set. Input port 4 is High
If the level is the h level, the normal application software stored in the ROM 13 is started, and
Automatic setting of each device (devices 1 to n) provided on 0 is performed (step 115). When the settings of all the devices provided on the substrate to be inspected 10 are completed normally, a series of processes of initial setting when the substrate to be inspected 10 is started is completed.

【0020】このように、図2(b)に示す処理によれ
ば、通常のモードであるかデバッグモードであるかに係
わらず、まず最初に入力ポート4の設定が行われる。そ
の後、モードの判定を行い、デバッグモードの場合は、
起動させるための必須条件であるポートの読み込みやデ
ータの書き込み等の必要最低限の設定が行われる。その
後、シリアル通信ポート3に繋がれた端末1からの操作
により、CPU12が順次設定されてハードウェアのデ
バッグ処理が実行される。通常モードの場合は製品用の
アプリケーションソフトウェアが起動され、各種設定が
なされて、通常の処理が実行されることになる。
As described above, according to the processing shown in FIG. 2B, the setting of the input port 4 is performed first regardless of the normal mode or the debug mode. After that, the mode is determined, and in the case of the debug mode,
Necessary minimum settings such as reading of ports and writing of data, which are essential conditions for activation, are performed. After that, the CPU 12 is sequentially set by the operation from the terminal 1 connected to the serial communication port 3, and the hardware debugging process is executed. In the case of the normal mode, application software for a product is started, various settings are made, and normal processing is executed.

【0021】次に、図2(a)のステップ101および図
2(b)のステップ113に示した、必要最低限の設定に
ついて詳述する。図3は、必要最低限の設定として、本
実施の形態における起動時に設定されるレジスタを示し
た図表である。前述したように、この必要最低限の設定
は、被検査基板10を起動させるために、CPU12が
被検査基板10上に設けられたデバイスを認識するため
の必須な設定である。そのために、最低限、モード切替
スイッチ11からの信号を受け付ける入力ポート4と、
端末1からの操作を可能にするシリアル通信ポート3だ
けでも認識しなければならない。本実施の形態では、必
要最低限の設定として、BCR1(バスコントロールレ
ジスタ1)、PACRL2(ポートA・IOレジスタL
2)、PBCR1(ポートBコントロールレジスタ1)、
PBCR2(ポートBコントロールレジスタ2)、PDC
RH1(ポートDコントロールレジスタH1)、PDCR
H2(ポートDコントロールレジスタH2)、SMR0
(シリアルモードレジスタ0)、BRR0(ビットレート
レジスタ0)、SCR0(シリアルコントロールレジスタ
0)、SSR0(シリアルステータスレジスタ0)、の1
0個のレジスタが設けられている。
Next, the minimum necessary settings shown in step 101 of FIG. 2A and step 113 of FIG. 2B will be described in detail. FIG. 3 is a table showing registers that are set at the time of startup in the present embodiment as minimum settings. As described above, the minimum required setting is an essential setting for the CPU 12 to recognize a device provided on the substrate to be inspected 10 in order to activate the substrate to be inspected 10. Therefore, at least, an input port 4 for receiving a signal from the mode changeover switch 11;
It is necessary to recognize only the serial communication port 3 that enables operation from the terminal 1. In the present embodiment, BCR1 (bus control register 1), PACRL2 (port A / IO register L
2), PBCR1 (port B control register 1),
PBCR2 (Port B control register 2), PDC
RH1 (Port D control register H1), PDCR
H2 (port D control register H2), SMR0
(Serial mode register 0), BRR0 (Bit rate register 0), SCR0 (Serial control register 0), SSR0 (Serial status register 0)
Zero registers are provided.

【0022】このBCR1の設定データではバスサイズ
が設定され、PACRL2の設定データではTXD0
(CPUの受信データ用の入力ポート)、RXD0(CP
Uの送信データ用の出力ポート)が設定される。PBC
R1の設定データではアドレスバスの21ピンと20ピ
ンの使用が設定され、PBCR2の設定データではアド
レスバスの19ピンと16ピンの使用が設定される。ま
た、PDCRH1の設定データではデータバスの31ピ
ンと24ピンの使用が設定され、PDCRH2の設定デ
ータではデータバスの23ピンと16ピンの使用が設定
される。以下SMR0からSSR0までは通信に関わる
部分の設定になる。SMR0で設定される設定データで
はデータ長などの通信仕様が設定され、BRR0の設定
データで、CPU12の動作Clockが28MHzの
場合に、通信速度が9600bpsとなるように設定さ
れる。また、SCR0の設定データによって送受信の許
可がなされ、SSR0の設定データによってステータス
がクリアされる。
In the setting data of BCR1, the bus size is set, and in the setting data of PACRL2, TXD0 is set.
(Input port for receiving data of CPU), RXD0 (CP
U transmission data output port) is set. PBC
The setting data of R1 sets the use of pins 21 and 20 of the address bus, and the setting data of PBCR2 sets the use of pins 19 and 16 of the address bus. The setting data of the PDCRH1 uses the pins 31 and 24 of the data bus, and the setting data of the PDCRH2 uses the pins 23 and 16 of the data bus. Hereinafter, from SMR0 to SSR0, a part related to communication is set. In the setting data set in SMR0, communication specifications such as data length are set, and in the setting data of BRR0, when the operation clock of the CPU 12 is 28 MHz, the communication speed is set to 9600 bps. In addition, transmission / reception is permitted by the setting data of SCR0, and the status is cleared by the setting data of SSR0.

【0023】この被検査基板10の起動時に設定される
バスのサイズや通信ポートの設定は、基板の種類等によ
っても異なる。その為に、バスのサイズや通信ポートに
対する設定は、必ずしもCPU12の初期状態のままで
使えるとは限らないので、本実施の形態で示すような必
要最低限の設定という段階が必要になる。前述の図3に
示した必要最低限の設定は一例であり、CPU12の各
初期設定値が全て設定データと同じようになっている場
合には前述の必要最低限の設定は不要になる。
The size of the bus and the setting of the communication port which are set at the time of starting the board to be inspected 10 differ depending on the type of the board and the like. For this reason, the settings for the bus size and the communication port cannot always be used in the initial state of the CPU 12, so a necessary minimum setting stage as shown in the present embodiment is required. The above-mentioned minimum setting shown in FIG. 3 is an example, and when all the initial setting values of the CPU 12 are the same as the setting data, the above-mentioned minimum setting becomes unnecessary.

【0024】以上の必要最低限の設定が全て終了する
と、プリント実装基板である被検査基板10は、端末1
からシリアル通信ケーブル2を介してコントロールでき
る状態となる。前述の必要最低限の設定を行っている途
中で起動が終了してしまい、アプリケーションソフトも
デバッグソフトも起動できないような状態であるとすれ
ば、必要最低限の設定におけるプロセスの途中に、根本
的な問題があると推測することができる。必要最低限の
設定が全て正常に終了したか否かは、CPU12のシリ
アル通信ポート3からシリアル通信ケーブル2を介して
端末1と通信できるか否かで判断することが可能であ
る。
When all of the above minimum necessary settings have been completed, the board to be inspected 10, which is a printed circuit board, is
Can be controlled via the serial communication cable 2. If the startup is terminated while the minimum settings described above are being performed and the application software and debug software cannot be started, a fundamental process will be required during the process with the minimum settings. It can be assumed that there is a problem. Whether or not all necessary minimum settings have been completed normally can be determined based on whether or not communication with the terminal 1 can be performed from the serial communication port 3 of the CPU 12 via the serial communication cable 2.

【0025】通常の製品の状態で、アプリケーションソ
フトによってCPU12が起動される場合には、必要最
低限の設定以降が次々に早いタイミングで設定されてい
くことから、何処に問題があるのかを判別することが困
難である。そこで、本実施の形態におけるデバッグソフ
トでは、1段目のデバッグプログラムにより必要最低限
の設定が全て終了したところで一旦停止し、その後、2
段目のデバッグプログラムを実行させ、CPU12のシ
リアル通信ポート3に接続された端末1によって、各デ
バイス(デバイス1〜n)を一つ一つ順番に設定して行く
ように構成されている。
When the CPU 12 is started by application software in a normal product state, since the setting after the minimum setting is set one after another at an early timing, it is determined where the problem is. It is difficult. Therefore, the debug software according to the present embodiment temporarily stops when all the necessary minimum settings have been completed by the first-stage debug program, and then stops the program.
The terminal is connected to the serial communication port 3 of the CPU 12 so as to execute the debug program at the lower stage and to set each device (devices 1 to n) one by one.

【0026】ここで、端末1によって順次設定される値
の一例を説明する。図4は、端末1によって順次設定さ
れる設定ファイルの一例を示した図表である。ここで
は、本実施の形態で設定されるレジスタとして、BCR
2(バスコントロールレジスタ2)、WCR1(ウェイト
コントロールレジスタ1)、DCR(DRAMエリアコン
トロールレジスタ)、RTCSR(リフレッシュタイマコ
ントロール/ステータスレジスタ)、RTCNT(リフレ
ッシュタイマカウンタ)、RTCOR(リフレッシュタイ
ムコンスタントレジスタ)、PBCR2(ポートBコント
ロールレジスタ2)、PACRH(ポートAコントロール
レジスタH)を挙げている。
Here, an example of values sequentially set by the terminal 1 will be described. FIG. 4 is a chart showing an example of a setting file sequentially set by the terminal 1. Here, BCR is used as a register set in this embodiment.
2 (bus control register 2), WCR1 (wait control register 1), DCR (DRAM area control register), RTCSR (refresh timer control / status register), RTCNT (refresh timer counter), RTCOR (refresh time constant register), PBCR2 (Port B control register 2) and PACRH (port A control register H).

【0027】このBCR2の設定データではアイドルサ
イクルの設定、WCR1の設定データではウェイト(W
AIT)の設定、DCRの設定データではDRAMエリ
アの設定がなされる。また、RTCSRの設定データで
はリフレッシュの設定、RTCNTの設定データではリ
フレッシュカウンタクリアがなされ、RTCORの設定
データではリフレッシュタイムが設定される。更に、P
BCR2の設定データではRDWR、CASH、CAS
L、RASが設定され、PACRHの設定データではW
RHH、WRHL、CASHH、CASHL、WAIT
が設定される。
The setting data of BCR2 sets an idle cycle, and the setting data of WCR1 sets a wait (W
AIT) setting and DCR setting data set the DRAM area. The refresh setting is performed in the setting data of the RTCSR, the refresh counter is cleared in the setting data of the RTCNT, and the refresh time is set in the setting data of the RTCOR. Further, P
In the setting data of BCR2, RDWR, CASH, CAS
L and RAS are set, and W is set in the PACRH setting data.
RHH, WRHL, CASHH, CASHL, WAIT
Is set.

【0028】このように、本実施の形態によれば、予め
アプリケーションソフトとデバッグソフトをROM13
に、焼き付けて格納しておくことによって、モード切替
スイッチ11の切り替えによって簡単にアプリケーショ
ンモードとデバッグモードに入ることが可能となる。ま
た、ROM13に格納されたデバッグソフトが予め格納
されているので、オシロスコープやICE等の特別な検
査治具を使用することなく、被検査基板10のデバッグ
を行うことができる。更に、ICEを使用しないことに
よって、デバッグに要する手間が大幅に省けると同時
に、大きなコストダウンを図ることも可能となる。ま
た、図4に示したレジスタの値を端末1から順番に設定
していく過程の中で、途中で動かなくなるデバイスがあ
れば、その部分の部品に問題があることが容易に推測で
き、不具合個所を特定することができる。
As described above, according to the present embodiment, the application software and the debug software are stored in the ROM 13 in advance.
Then, by burning and storing, it is possible to easily enter the application mode and the debug mode by switching the mode switch 11. Further, since the debug software stored in the ROM 13 is stored in advance, the substrate 10 to be inspected can be debugged without using a special inspection jig such as an oscilloscope or an ICE. Further, by not using the ICE, the labor required for debugging can be greatly reduced, and the cost can be greatly reduced. In the process of sequentially setting the register values shown in FIG. 4 from the terminal 1, if there is a device that does not move halfway, it can be easily inferred that there is a problem with the parts in that part, The location can be specified.

【0029】◎実施の形態2 実施の形態1では、アプリケーションソフトとデバッグ
ソフトを被検査基板10上のROM13に一緒に格納す
る例について説明した。実施の形態2では、デバッグソ
フトをROMには一緒には組み込まず、通常のアプリケ
ーションソフトだけを格納して被検査基板を検査するシ
ステムについて説明する。尚、実施の形態1と同様の構
成については同様の符号を用い、ここではその詳細な説
明を省略する。
Second Embodiment In the first embodiment, an example has been described in which the application software and the debug software are stored together in the ROM 13 on the board under test 10. In the second embodiment, a system for inspecting a substrate to be inspected by storing only normal application software without incorporating debug software into the ROM will be described. Note that the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted here.

【0030】図5は、実施の形態2における被検査基板
を検査するシステムの全体構成を説明する図である。同
図において、符号20は被検査基板であり、量産工程に
おいて動作保証が要求されるプリント実装基板が対象と
なる。この被検査基板20には、中央演算装置であるC
PU22、被検査基板20における通常の製品の状態で
動作するアプリケーションソフトが組み込まれたアプリ
ケーション用ROM23、アプリケーション用ROM2
3および後述するデバッグ用ROM26を接続すること
のできるROMソケット24、メインメモリとしてプロ
グラムやデータ等を記憶することのできるRAM25、
被検査基板20が動作するために必要なデバイス1〜n
を備えている。この被検査基板20上の各ブロックは、
アドレスバス、データバスにより接続されている。
FIG. 5 is a diagram illustrating the overall configuration of a system for inspecting a substrate to be inspected according to the second embodiment. In the figure, reference numeral 20 denotes a substrate to be inspected, which is a printed circuit board for which operation guarantee is required in a mass production process. The substrate to be inspected 20 includes a central processing unit C
PU 22, application ROM 23 incorporating application software that operates in a normal product state on inspected substrate 20, application ROM 2
3, a ROM socket 24 to which a debugging ROM 26 to be described later can be connected, a RAM 25 as a main memory capable of storing programs and data,
Devices 1 to n required for operation of the substrate to be inspected 20
It has. Each block on the substrate to be inspected 20 is
They are connected by an address bus and a data bus.

【0031】符号21はデバッグ用基板である。このデ
バッグ用基板21は、デバッグソフトが組み込まれたデ
バッグ用ROM26、ORゲート27、モード切替スイ
ッチ28とで構成されている。このデバッグ用ROM2
6は、アプリケーション用ROM23の代わりに被検査
基板20のROMソケット24と接続することができ
る。また、デバッグ用ROM26は、ROMソケット2
4の直下に取り付ける/CE端子以外の端子は並列に配
線されている。モード切替スイッチ28は、デバッグモ
ードのときにON、通常のアプリケーションモードのと
きにOFFとなるように構成されている。また、アプリ
ケーション用ROM23がROMソケット24に実装さ
れた場合には、モード切替スイッチ28がOFF側とな
るように構成されている。尚、デバッグ用ROM26に
格納されているデバッグソフトの内容は、実施の形態1
とモード切り替えの処理を除き同様である。
Reference numeral 21 denotes a debugging board. The debugging board 21 includes a debugging ROM 26 in which debugging software is incorporated, an OR gate 27, and a mode switch 28. This debug ROM2
6 can be connected to the ROM socket 24 of the board under test 20 instead of the application ROM 23. The debugging ROM 26 is a ROM socket 2
Terminals other than the / CE terminal attached immediately below 4 are wired in parallel. The mode switch 28 is configured to be turned on in the debug mode and turned off in the normal application mode. When the application ROM 23 is mounted on the ROM socket 24, the mode changeover switch 28 is set to the OFF side. The contents of the debug software stored in the debug ROM 26 are the same as those of the first embodiment.
And the same except for the mode switching process.

【0032】図6は、実施の形態2における検査治具の
構成を説明するための図である。同図において、符号4
0はマイクロスイッチであり、図5に示すモード切替ス
イッチ28として機能している。また、この検査治具
は、基板押さえ蓋41、フィクスチャー上板42、ピン
ソケット43、変換基板44、固定用スペーサ45を備
えている。このマイクロスイッチ40は、被検査基板2
0のROMソケット24にアプリケーション用ROM2
3が装着されている場合にその高さによってレバーが上
昇し、装着されていない場合にレバーが下降すること
で、モードの切り替えを可能としている。デバッグ用基
板21に設けられたデバッグ用ROM26の端子は、変
換基板44およびピンソケット43を経由してROMソ
ケット24の入力端子に接続されている。フィクスチャ
ー上板42とデバッグ用基板21との間隔は、固定用ス
ペーサ45によって一定に保つことができる。
FIG. 6 is a diagram for explaining the configuration of the inspection jig according to the second embodiment. In FIG.
Reference numeral 0 denotes a microswitch, which functions as the mode switch 28 shown in FIG. The inspection jig includes a substrate holding lid 41, a fixture upper plate 42, a pin socket 43, a conversion substrate 44, and a fixing spacer 45. The microswitch 40 is connected to the substrate 2 to be inspected.
0 ROM socket 24 for application ROM2
When 3 is mounted, the lever is raised by its height, and when it is not mounted, the lever is lowered, thereby enabling mode switching. The terminal of the debug ROM 26 provided on the debug board 21 is connected to the input terminal of the ROM socket 24 via the conversion board 44 and the pin socket 43. The distance between the fixture upper plate 42 and the debug board 21 can be kept constant by the fixing spacer 45.

【0033】まず、検査治具にアプリケーション用RO
M23が装着されていない被検査基板20が装着される
と、マイクロスイッチ40のレバーが下がった状態とな
り、モード切替スイッチ28がONであるとしてデバッ
グモードに入る。このデバッグモードでは、デバッグ用
基板21に設けられたデバッグ用ROM26から変換基
板44およびピンソケット43を経由してデバッグプロ
グラムが読み出され、デバッグ処理が実行される。一
方、検査治具にアプリケーション用ROM23が装着さ
れている被検査基板20が装着されると、アプリケーシ
ョン用ROM23の厚さによってマイクロスイッチ40
のレバーが上昇し、モード切替スイッチ28がOFFで
あるとしてアプリケーションモードに入る。
First, RO for an application is set on an inspection jig.
When the substrate to be inspected 20 to which the M23 is not mounted is mounted, the lever of the microswitch 40 is lowered, and the mode changeover switch 28 is turned on to enter the debug mode. In this debug mode, the debug program is read from the debug ROM 26 provided on the debug board 21 via the conversion board 44 and the pin socket 43, and the debug processing is executed. On the other hand, when the test substrate 20 on which the application ROM 23 is mounted is mounted on the inspection jig, the micro switch 40 is changed depending on the thickness of the application ROM 23.
Is raised, and the mode changeover switch 28 is turned off to enter the application mode.

【0034】このように、図6に示す検査治具によれ
ば、量産される被検査基板20の検査の際に、特別なコ
ネクタ等を設ける必要がなく、被検査基板20を装着す
るだけで通電させ、デバッグプログラムを実行させるこ
とが可能となる。また、ROMソケット24にアプリケ
ーション用ROM23が載っているか否かを自動的に判
断することによって論理の信号のLow/Highも自
動的に切り替えることができるため、ROMのアドレス
の割り当てが重複しないように制御することも同時に可
能である。また、ROMソケット24に対してアプリケ
ーション用ROM23とデバッグ用ROM26における
抜き差しの手間を省くことができる。
As described above, according to the inspection jig shown in FIG. 6, it is not necessary to provide a special connector or the like at the time of inspecting the mass-produced substrate 20 to be inspected. The power can be turned on and the debug program can be executed. Further, by automatically determining whether or not the application ROM 23 is mounted on the ROM socket 24, the logic signal Low / High can be automatically switched, so that the assignment of the ROM address is not duplicated. Control is also possible at the same time. Further, it is possible to eliminate the trouble of inserting and removing the ROM socket 24 between the application ROM 23 and the debug ROM 26.

【0035】図7は、実施の形態2における処理を説明
するためのフローチャートである。まず、電源が投入さ
れた後、被検査基板20のシステムを起動する。ここ
で、モード切替スイッチ28によって、アプリケーショ
ン用ROM23が被検査基板20に実装されているか否
かが判断される(ステップ201)。被検査基板20上に
アプリケーション用ROM23が実装されていなかった
場合、デバッグモードとなり、デバッグ用ROM26に
格納されたデバッグ用プログラムが起動され、必要最低
限の設定がなされる(ステップ202)。その後、デバッ
グ用ROM26格納されたデバッグ用プログラムに基づ
き、端末1によって各デバイス(デバイス1〜n)の設定
が行われる(ステップ203)。即ち、端末1がシリアル
通信ケーブル2および通信ポート3を介して必要に応じ
て自由に各デバイス(デバイス1〜n)の設定を行う。ま
た、ステップ201で、アプリケーション用ROM23
が実装されていると判断される場合には、アプリケーシ
ョン用ROM23に格納されている通常の製品のアプリ
ケーションソフトが起動し、被検査基板20上に設けら
れた各デバイス(デバイス1〜n)の自動設定が実行され
る(ステップ204)。被検査基板20上に設けられた全
てのデバイスの設定が正常に終了することで、被検査基
板20の起動時における初期設定の一連のプロセスが終
了する。
FIG. 7 is a flowchart for explaining the processing in the second embodiment. First, after the power is turned on, the system of the inspection target substrate 20 is started. Here, it is determined by the mode changeover switch 28 whether or not the application ROM 23 is mounted on the board 20 to be inspected (step 201). If the application ROM 23 is not mounted on the test board 20, the debug mode is set, the debug program stored in the debug ROM 26 is started, and the minimum necessary settings are made (step 202). Thereafter, based on the debugging program stored in the debugging ROM 26, the terminal 1 sets each device (devices 1 to n) (step 203). That is, the terminal 1 freely sets each device (devices 1 to n) via the serial communication cable 2 and the communication port 3 as needed. In step 201, the application ROM 23
If it is determined that is implemented, the application software of a normal product stored in the application ROM 23 is started, and the automatic operation of each device (devices 1 to n) provided on the substrate 20 to be inspected is performed. The setting is executed (step 204). When the setting of all the devices provided on the inspection target substrate 20 ends normally, a series of processes of the initial setting at the time of starting the inspection target substrate 20 ends.

【0036】以上説明したように、実施の形態2によれ
ば、実施の形態1と異なり、実装基板上のROMにアプ
リケーションソフトとデバッグソフトを同時に組み込む
必要が無い。このようにアプリケーションソフトとデバ
ッグソフトを分割することにより、製品に実装されるR
OM(アプリケーション用ROM23)の記憶容量を少な
くすることができ、また、プリント実装基板である被検
査基板20上に余分な分岐を設ける必要がなくなる。
As described above, according to the second embodiment, unlike the first embodiment, there is no need to simultaneously incorporate application software and debug software into the ROM on the mounting board. By dividing the application software and the debug software in this way, R
The storage capacity of the OM (the application ROM 23) can be reduced, and there is no need to provide an extra branch on the board to be inspected 20, which is a printed circuit board.

【0037】図8は、実施の形態2における被検査基板
を検査する他のシステム構成を説明するための図であ
る。図8に示すシステムでは、図5のシステム構成に設
けられているROMソケット24を用いずに、デバッグ
時にはデバッグ用ROM35を被検査基板30に取り付
け、デバッグの終了後に、通常の製品の状態で動作する
アプリケーションソフトが組み込まれたアプリケーショ
ン用ROM32を実装するものである。このデバッグ方
法を達成するために、図8に示すシステムでは、量産工
程において動作保証が要求される被検査基板30に、中
央演算装置であるCPU31、論理回路部33、メイン
メモリとしてプログラムやデータ等を記憶することので
きるRAM34、被検査基板30が動作するために必要
なデバイス1〜nを備えている。
FIG. 8 is a diagram for explaining another system configuration for inspecting a substrate to be inspected in the second embodiment. In the system shown in FIG. 8, the debugging ROM 35 is attached to the board 30 to be inspected during debugging without using the ROM socket 24 provided in the system configuration of FIG. An application ROM 32 in which application software to be installed is incorporated is mounted. In order to achieve this debugging method, in the system shown in FIG. 8, a CPU 31 as a central processing unit, a logic circuit unit 33, a program and data as main memory , And devices 1 to n required for the operation of the substrate 30 to be inspected.

【0038】また、このシステムでは、被検査基板30
の外部に、ORゲート36、モード切替スイッチ37を
備えている。デバッグ時に用いられるデバッグ用ROM
35は、前述と同様に、必要最低限の設定と、基板の実
動作仕様に合わせた初期設定との2段構成からなるデバ
ッグプログラムが格納されている。モード切替スイッチ
37は、デバッグモードのときにON、通常のアプリケ
ーションモードのときにOFFとなるように構成されて
いる。このシステムでは、モード切替スイッチ37、O
Rゲート36、論理回路部33を設けることによって、
デバッグ用ROM35の有無を判断し、デバッグ用RO
M35が動作するデバッグモードとアプリケーション用
ROM32が動作するアプリケーションモードとの切り
替えを行うことが可能となる。図8に示すようなシステ
ム構成によれば、比較的高価なROMソケット24を用
いることなく、デバッグソフトとアプリケーションソフ
トを切り替えることが可能となる。
In this system, the inspection target substrate 30
, An OR gate 36 and a mode changeover switch 37 are provided. Debug ROM used for debugging
As described above, the debug program 35 has a two-stage configuration of a minimum necessary setting and an initial setting according to the actual operation specifications of the board. The mode changeover switch 37 is configured to be turned on in the debug mode and turned off in the normal application mode. In this system, the mode changeover switch 37, O
By providing the R gate 36 and the logic circuit unit 33,
The presence or absence of the debug ROM 35 is determined, and the debug RO
It is possible to switch between the debug mode in which the M35 operates and the application mode in which the application ROM 32 operates. According to the system configuration as shown in FIG. 8, it is possible to switch between debug software and application software without using a relatively expensive ROM socket 24.

【0039】以上、詳述したように、実施の形態1およ
び2によれば、製品のプログラム自身が起動しない場合
で、起動プロセスと部品不良などのハードウェアの問題
が密接に関係する場合であっても、ICE等を用いるこ
となく不具合の原因を適切に追求することが可能とな
る。また、各実施の形態に用いられるデバッグプログラ
ムは、製品プログラムとは別に必要時に切り替えて使用
され、更に、プリント実装基板を起動させることを最優
先とすることで、2段構成となっている。即ち、起動R
OMでの初期化によって必要最低限の設定を行い、起動
ROMでの起動後、通信端末により、基板の実動作仕様
に合わせた初期設定等、任意に初期化がなされる。これ
によって、何処まで、どのようにして初期化でき、動作
したかを認識することによって、不具合箇所を適切に推
測することが可能となる。
As described in detail above, according to the first and second embodiments, the case where the product program itself does not start up, and the case where the startup process and hardware problems such as component failure are closely related. However, it is possible to appropriately pursue the cause of the failure without using the ICE or the like. In addition, the debug program used in each embodiment is switched and used when needed separately from the product program, and has a two-stage configuration by giving top priority to starting the printed circuit board. That is, activation R
The minimum necessary settings are made by the initialization in the OM, and after the startup in the boot ROM, the communication terminal arbitrarily performs initialization such as the initial setting according to the actual operation specifications of the board. Thus, by recognizing how far and how the initialization and operation have been performed, it is possible to appropriately infer the defective portion.

【0040】[0040]

【発明の効果】以上説明したように、本発明によれば、
製品のプログラム自体が起動しない場合であってもプリ
ント実装基板上における個々の部品検査を可能とし、起
動に関わる不具合原因を追求することができる。
As described above, according to the present invention,
Even when the product program itself does not start, it is possible to inspect individual components on the printed circuit board, and to pursue a cause of trouble related to the start.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施の形態1における被検査基板を検査する
システムの全体構成を説明するための図である。
FIG. 1 is a diagram for describing an overall configuration of a system for inspecting a substrate to be inspected according to a first embodiment;

【図2】 (a)、(b)は実施の形態1における全体処理
を説明するためのフローチャートである。
FIGS. 2A and 2B are flowcharts for explaining the overall processing in the first embodiment.

【図3】 必要最低限の設定として、本実施の形態にお
ける起動時に設定されるレジスタを示した図表である。
FIG. 3 is a table showing registers set at the time of startup according to the present embodiment as minimum settings.

【図4】 端末によって順次設定される設定ファイルの
一例を示した図表である。
FIG. 4 is a table showing an example of a setting file sequentially set by a terminal.

【図5】 実施の形態2における被検査基板を検査する
システムの全体構成を説明する図である。
FIG. 5 is a diagram illustrating an overall configuration of a system for inspecting a substrate to be inspected according to a second embodiment.

【図6】 実施の形態2における検査治具の構成を説明
するための図である。
FIG. 6 is a diagram for explaining a configuration of an inspection jig according to a second embodiment.

【図7】 実施の形態2における処理を説明するための
フローチャートである。
FIG. 7 is a flowchart illustrating a process according to the second embodiment.

【図8】 実施の形態2における被検査基板を検査する
他のシステム構成を説明するための図である。
FIG. 8 is a diagram for explaining another system configuration for inspecting a substrate to be inspected in the second embodiment.

【符号の説明】[Explanation of symbols]

1…端末、2…シリアル通信ケーブル、3…シリアル通
信ポート、4…入力ポート、10…被検査基板、11…
モード切替スイッチ、12…CPU、13…ROM、1
4…RAM、20…被検査基板、21…デバッグ用基
板、22…CPU、23…アプリケーション用ROM、
24…ROMソケット、25…RAM、26…デバッグ
用ROM、27…ORゲート、28…モード切替スイッ
チ、30…被検査基板、31…CPU、32…アプリケ
ーション用ROM、33…論理回路部、34…RAM、
35…デバッグ用ROM、36…ORゲート、37…モ
ード切替スイッチ、40…マイクロスイッチ、41…基
板押さえ蓋、42…フィクスチャー上板、43…ピンソ
ケット、44…変換基板、45…固定用スペーサ
DESCRIPTION OF SYMBOLS 1 ... Terminal, 2 ... Serial communication cable, 3 ... Serial communication port, 4 ... Input port, 10 ... Board to be inspected, 11 ...
Mode switch, 12 CPU, 13 ROM, 1
4 RAM, 20 board to be inspected, 21 board for debugging, 22 CPU, 23 ROM for application,
24 ROM socket, 25 RAM, 26 debugging ROM, 27 OR gate, 28 mode switch, 30 substrate to be inspected, 31 CPU, 32 application ROM, 33 logic circuit, 34 RAM,
35: Debug ROM, 36: OR gate, 37: Mode switch, 40: Micro switch, 41: Board holding lid, 42: Fixture upper plate, 43: Pin socket, 44: Conversion board, 45: Fixing spacer

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 量産されるプリント実装基板に対し、外
部の端末から通信ポートを介して当該プリント実装基板
に設けられた制御デバイスの設定を行うプリント実装基
板のデバッグ方法であって、 前記プリント実装基板に対する電源投入後、前記通信ポ
ートを用いた前記制御デバイスの制御に必要な初期化設
定を行うステップと、 前記初期化設定を行い前記制御デバイスが起動した後
に、前記端末から前記通信ポートを介して前記制御デバ
イスの設定を行うステップとを含むことを特徴とするプ
リント実装基板のデバッグ方法。
1. A method of debugging a printed circuit board, wherein setting of a control device provided on a mass-produced printed circuit board from an external terminal via a communication port is performed, the method comprising: After turning on the power to the board, performing an initialization setting required for controlling the control device using the communication port, and after performing the initialization setting and starting the control device, from the terminal through the communication port Performing the setting of the control device by using the above method.
【請求項2】 前記初期化設定を行うステップは、前記
プリント実装基板のメモリに格納されたデバッグ用ソフ
トウェアを起動させて当該初期化設定を行うことを特徴
とする請求項1記載のプリント実装基板のデバッグ方
法。
2. The printed circuit board according to claim 1, wherein, in the step of performing the initialization setting, the initialization setting is performed by starting debug software stored in a memory of the printed circuit board. How to debug.
【請求項3】 前記制御デバイスの設定を行うステップ
は、起動に関する初期化設定が行われた後に、予め決め
られた手順に従い、当該制御デバイスを設定するための
コマンド/ステータス群を前記端末から順次送受信する
ことを特徴とする請求項1記載のプリント実装基板のデ
バッグ方法。
3. The step of setting the control device includes, after initialization setting relating to startup is performed, sequentially executing a command / status group for setting the control device from the terminal according to a predetermined procedure. The method for debugging a printed circuit board according to claim 1, wherein the debugging is performed.
【請求項4】 製品のプログラム自体が起動しないプリ
ント実装基板のデバッグ方法であって、 メモリに格納されたデバッグプログラムから起動させる
ことを優先させた起動プロセスによって最低限の初期化
を行い、 前記デバッグプログラムに基づいて、前記起動プロセス
によって起動された後に前記プリント実装基板の実動作
仕様に合わせて各デバイスを設定することを特徴とする
プリント実装基板のデバッグ方法。
4. A method for debugging a printed circuit board on which a product program itself does not start, wherein a minimum initialization is performed by a start process giving priority to starting from a debug program stored in a memory. A method for debugging a printed circuit board, wherein each device is set in accordance with an actual operation specification of the printed circuit board after being activated by the activation process based on a program.
【請求項5】 複数のデバイスを備えると共に、接続さ
れる通信端末によってデバッグが実行されるプリント実
装基板であって、 前記通信端末とのインターフェイスに接続される通信ポ
ートと、 デバッグモードとアプリケーションモードとの切り替え
を認識する入力ポートと、 起動させることを優先させた起動プロセスを含むデバッ
グソフトウェアが格納されたメモリと、 前記複数のデバイスを制御するCPUとを備え、 前記CPUは、前記入力ポートにより前記デバッグモー
ドへの切り替えを認識した場合には、前記メモリに格納
された前記デバッグソフトウェアによって前記起動プロ
セスに関する初期化設定を実行することを特徴とするプ
リント実装基板。
5. A printed circuit board comprising a plurality of devices and being debugged by a communication terminal connected thereto, comprising: a communication port connected to an interface with the communication terminal; a debug mode and an application mode. An input port for recognizing switching, a memory storing debug software including a boot process that prioritizes booting, and a CPU for controlling the plurality of devices. When the switch to the debug mode is recognized, an initialization setting related to the start-up process is executed by the debug software stored in the memory.
【請求項6】 前記メモリは、製品のアプリケーション
ソフトウェアとは別に前記デバッグソフトウェアを格納
し、 前記デバッグソフトウェアは、起動させることを優先さ
せた前記起動プロセスからなるデバッグプログラムと、
起動された後に前記複数のデバイスを任意に初期化する
プログラムとを含むことを特徴とする請求項5記載のプ
リント実装基板。
6. The memory stores the debug software separately from application software of a product, wherein the debug software includes a debug program including the start process with priority given to start.
6. The printed circuit board according to claim 5, further comprising: a program for arbitrarily initializing the plurality of devices after being activated.
JP2000193466A 2000-06-27 2000-06-27 Debug method for printed mounted board and printed mounted board Pending JP2002007162A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000193466A JP2002007162A (en) 2000-06-27 2000-06-27 Debug method for printed mounted board and printed mounted board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000193466A JP2002007162A (en) 2000-06-27 2000-06-27 Debug method for printed mounted board and printed mounted board

Publications (1)

Publication Number Publication Date
JP2002007162A true JP2002007162A (en) 2002-01-11

Family

ID=18692456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000193466A Pending JP2002007162A (en) 2000-06-27 2000-06-27 Debug method for printed mounted board and printed mounted board

Country Status (1)

Country Link
JP (1) JP2002007162A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399752C (en) * 2004-05-21 2008-07-02 华为技术有限公司 Test system and method for single board of digital communication signal processing
US8904235B2 (en) 2011-01-12 2014-12-02 Toyota Jidosha Kabushiki Kaisha Online debug system and online debug method for information processing device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399752C (en) * 2004-05-21 2008-07-02 华为技术有限公司 Test system and method for single board of digital communication signal processing
US8904235B2 (en) 2011-01-12 2014-12-02 Toyota Jidosha Kabushiki Kaisha Online debug system and online debug method for information processing device

Similar Documents

Publication Publication Date Title
EP1451599B1 (en) Method and apparatus for embedded built-in self-test (bist) of electronic circuits and systems
JP4335999B2 (en) Semiconductor integrated circuit device with built-in processor
US8122445B2 (en) Processing system capable of downloading firmware code and being tested at same site during MP phase
CN109596974B (en) Multi-layer stacked 3D-SIP chip testing method
US20020062461A1 (en) Method and system for testing microprocessor based boards in a manufacturing environment
JPH1139189A (en) Integrated circuit device and device and method for checking circuit
CN113315675B (en) White box switch U-Boot automatic testing method, system and storage medium
US6421798B1 (en) Chipset-based memory testing for hot-pluggable memory
TW201316342A (en) Method for testing parameters of memory bank and testing device
US8015448B2 (en) System and method for conducting BIST operations
WO2024217208A1 (en) System and method for configuring fpga, device, and storage medium
US7360137B2 (en) Flash programmer for programming NAND flash and NOR/NAND combined flash
CN106681877A (en) Chip debugging system and method and system chip
CN112798942A (en) Chip batch test method and system
CN112015579A (en) Computer device and detection method of basic input and output system
CN116166486A (en) Chip mass production testing method and system
JP3200565B2 (en) Microprocessor and inspection method thereof
JP2002007162A (en) Debug method for printed mounted board and printed mounted board
CN110118925B (en) Core board testing method and system
CN115934432A (en) A Multifunctional Test Method for DSP Chip
KR20050121376A (en) Test device for semiconductor device and method of testing semiconductor device by using the test device
TW201316166A (en) Method for testing parameters of CPU and testing device
US7702480B2 (en) Manufacturing test and programming system
CN112395224B (en) Data processing method and system, concatenation device and electronic equipment
US6598193B1 (en) System and method for testing component IC chips